JP5840527B2 - Circuit board - Google Patents

Circuit board Download PDF

Info

Publication number
JP5840527B2
JP5840527B2 JP2012035568A JP2012035568A JP5840527B2 JP 5840527 B2 JP5840527 B2 JP 5840527B2 JP 2012035568 A JP2012035568 A JP 2012035568A JP 2012035568 A JP2012035568 A JP 2012035568A JP 5840527 B2 JP5840527 B2 JP 5840527B2
Authority
JP
Japan
Prior art keywords
circuit board
shunt resistor
conductor
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012035568A
Other languages
Japanese (ja)
Other versions
JP2013170947A (en
Inventor
祐治 日吉
祐治 日吉
阿久津 進
進 阿久津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2012035568A priority Critical patent/JP5840527B2/en
Publication of JP2013170947A publication Critical patent/JP2013170947A/en
Application granted granted Critical
Publication of JP5840527B2 publication Critical patent/JP5840527B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Description

本発明は、シャント抵抗を備えた回路基板に関する。   The present invention relates to a circuit board provided with a shunt resistor.

従来、回路パターンが形成された回路基板において、高圧、大電流といった大出力を実現する場合、回路パターンの厚みを増して配線抵抗を下げる技術(1)が知られている。また、絶縁板の表裏面に回路パターンが形成された回路基板では、大電流が流れる部品間の回路パターンにスルーホールを設け、当該スルーホールにジャンパ線を挿入してはんだ付けする技術(2)が知られている(例えば、特許文献1参照)。さらに、回路パターンに導体ワイヤを接続して電流容量を増やす技術(3)が提案されている。   2. Description of the Related Art Conventionally, in a circuit board on which a circuit pattern is formed, a technique (1) is known in which when a high output such as a high voltage or a large current is realized, the wiring resistance is reduced by increasing the thickness of the circuit pattern. In addition, in a circuit board having circuit patterns formed on the front and back surfaces of an insulating plate, a technique for providing a through hole in a circuit pattern between components through which a large current flows, and soldering by inserting a jumper wire into the through hole (2) Is known (see, for example, Patent Document 1). Furthermore, a technique (3) for increasing a current capacity by connecting a conductor wire to a circuit pattern has been proposed.

特許第3827158号公報Japanese Patent No. 3827158

しかしながら、回路パターンの厚みを増やす場合(1)には、回路パターンに用いる導電性材料(例えば、銅)の使用量が増えるため、コストが高くなってしまう。また、ジャンパ線をはんだ付けする場合(2)には、電流経路としてのスルーホールを多数設けなければならず、回路基板が大型化してしまう。さらに、並列に接続された複数の回路部品と、これらの回路部品に直列に接続した電流検出用のシャント抵抗とが回路パターンに接続された回路基板において、複数の回路部品とシャント抵抗とを繋ぐように導体ワイヤを抵抗回路パターンに接続する場合(3)には、一部の導体ワイヤを直線状に接続することができず、複数の回路部品とシャント抵抗との間の抵抗が異なるため、各回路部品からシャント抵抗に流れる電流がアンバランスとなり、その結果、電流検出を正確に行うことができないおそれがある。
本発明は、上述した事情に鑑みてなされたものであり、電流のアンバランスを防止可能とした回路基板を提供することを目的とする。
However, when the thickness of the circuit pattern is increased (1), the amount of conductive material (for example, copper) used for the circuit pattern is increased, which increases the cost. Further, when soldering the jumper wires (2), a large number of through holes as current paths must be provided, and the circuit board becomes large. Further, in the circuit board in which a plurality of circuit components connected in parallel and a shunt resistor for current detection connected in series to these circuit components are connected to the circuit pattern, the plurality of circuit components and the shunt resistor are connected. When connecting the conductor wires to the resistor circuit pattern as described above (3), some of the conductor wires cannot be connected in a straight line, and the resistance between the plurality of circuit components and the shunt resistor is different. Current flowing from each circuit component to the shunt resistor becomes unbalanced, and as a result, current detection may not be performed accurately.
The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a circuit board capable of preventing current imbalance.

上記目的を達成するために、本発明は、回路パターンの電流容量を増やす導体が設けられ、電流検出用のシャント抵抗が前記回路パターンに接続された回路基板において、前記シャント抵抗に、前記回路パターンに接続される入力端子、及び出力端子の対を複数設け、前記シャント抵抗の各入力端子に流入する電流密度、或いは各出力端子から流出する電流の電流密度を等しくする位置に前記導体を接続したことを特徴とする。
上記構成によれば、シャント抵抗に入力端子及び出力端子の対を複数設けたため、例えば、並列に接続された複数の回路部品にシャント抵抗を接続した場合にも、導体を直線状に配置することが可能となる。また、シャント抵抗は、複数の端子に流れる電流密度が均一でないと抵抗値が大きくなるが、シャント抵抗の各入力端子に流入する電流密度、或いは各出力端子から流出する電流の電流密度を等しくする位置に導体を接続したため、見かけ上の抵抗値の増加を防止できる。
In order to achieve the above object, the present invention provides a circuit board in which a conductor for increasing a current capacity of a circuit pattern is provided, and a shunt resistor for current detection is connected to the circuit pattern. A plurality of pairs of input terminals and output terminals connected to each other are provided, and the conductor is connected to a position where current density flowing into each input terminal of the shunt resistor or current density flowing out from each output terminal is made equal. It is characterized by that.
According to the above configuration, since a plurality of pairs of input terminals and output terminals are provided in the shunt resistor, for example, even when the shunt resistor is connected to a plurality of circuit components connected in parallel, the conductors are arranged linearly. Is possible. In addition, the resistance value of the shunt resistor increases if the current density flowing through the plurality of terminals is not uniform, but the current density flowing into each input terminal of the shunt resistor or the current density flowing out from each output terminal is made equal. Since the conductor is connected to the position, an increase in the apparent resistance value can be prevented.

上記構成において、前記シャント抵抗は、前記回路パターンの上空に前記入力端子から前記出力端子に至る電流経路を有してもよい。
上記構成によれば、シャント抵抗の実装面積が小さくなるので、回路基板を小型化できる。
In the above configuration, the shunt resistor may have a current path from the input terminal to the output terminal above the circuit pattern.
According to the above configuration, since the mounting area of the shunt resistor is reduced, the circuit board can be reduced in size.

上記構成において、前記回路パターンが形成された基板層と、前記導体のパターンが形成された導体層とを積層してもよい。
上記構成によれば、基板層と導体層を積層することで導体を回路基板に設けることができるので、回路基板に導体を個別に取り付ける場合に比べ、回路基板を容易に形成できる。
The said structure WHEREIN: You may laminate | stack the board | substrate layer in which the said circuit pattern was formed, and the conductor layer in which the said conductor pattern was formed.
According to the above configuration, since the conductor can be provided on the circuit board by laminating the board layer and the conductor layer, the circuit board can be easily formed as compared with the case where the conductor is individually attached to the circuit board.

本発明によれば、シャント抵抗に入力端子及び出力端子の対を複数設けたため、例えば、並列に接続された複数の回路部品にシャント抵抗を接続した場合にも、導体を直線状に配置することが可能となり、電流のアンバランスを防止できる。また、シャント抵抗の各入力端子に流入する電流密度、或いは各出力端子から流出する電流の電流密度を等しくする位置に導体を接続したため、シャント抵抗の見かけ上の抵抗値の増加を防止できる。   According to the present invention, since a plurality of pairs of input terminals and output terminals are provided in the shunt resistor, for example, even when the shunt resistor is connected to a plurality of circuit components connected in parallel, the conductor is arranged in a straight line. This can prevent current imbalance. Further, since the conductor is connected at a position where the current density flowing into each input terminal of the shunt resistor or the current density flowing out from each output terminal is made equal, an increase in the apparent resistance value of the shunt resistor can be prevented.

また、シャント抵抗は、回路パターンの上空に入力端子から出力端子に至る電流経路を有するため、シャント抵抗の実装面積が小さくなるので、回路基板を小型化できる。   Further, since the shunt resistor has a current path from the input terminal to the output terminal above the circuit pattern, the mounting area of the shunt resistor is reduced, and the circuit board can be downsized.

また、回路基板が、回路パターンが形成された基板層と、導体のパターンが形成された導体層とを積層して構成されるため、基板層と導体層を積層することで導体を回路基板に設けることができるので、回路基板に導体を個別に取り付ける場合に比べ、回路基板を容易に形成できる。   In addition, since the circuit board is configured by laminating a substrate layer on which a circuit pattern is formed and a conductor layer on which a conductor pattern is formed, the conductor is formed on the circuit board by laminating the substrate layer and the conductor layer. Since it can be provided, the circuit board can be easily formed as compared with the case where the conductors are individually attached to the circuit board.

本発明の実施の形態に係る回路基板を使用したモータ駆動装置の電気的構成を示す図である。It is a figure which shows the electrical constitution of the motor drive device using the circuit board which concerns on embodiment of this invention. パワードライブユニットを基板の上面側から示す斜視図である。It is a perspective view which shows a power drive unit from the upper surface side of a board | substrate. パワードライブユニットを基板の下面側から示す斜視図である。It is a perspective view which shows a power drive unit from the lower surface side of a board | substrate. シャント抵抗を示す図であり、(A)は正面図、(B)は側面図、(C)は展開図である。It is a figure which shows shunt resistance, (A) is a front view, (B) is a side view, (C) is an expanded view. 回路基板の一部を示す模式図である。It is a schematic diagram which shows a part of circuit board. 回路基板を模式的に示す断面図である。It is sectional drawing which shows a circuit board typically.

以下、図面を参照して本発明の実施の形態について説明する。
図1は、本実施の形態に係る回路基板を使用したモータ駆動装置の電気的構成を示す図である。
このモータ駆動装置1は、電気自動車或いはハイブリッド自動車に搭載される車載装置であり、制御装置(能動部)として機能する電子制御ユニット(Electronic Control Unit:ECU)10と、実際に、車両駆動用のモータ(駆動源)30を駆動する能動部(パワーモジュールとも称する)として機能するパワードライブユニット(Power Drive Unit:PDU)20とを備え、電子制御ユニット10とパワードライブユニット20との接続は、複数本(本構成では6本)のハーネス(配線)UH,UL,VH,VL,WH,WLで行われる。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a diagram showing an electrical configuration of a motor driving device using a circuit board according to the present embodiment.
This motor drive device 1 is an in-vehicle device mounted on an electric vehicle or a hybrid vehicle, and an electronic control unit (ECU) 10 that functions as a control device (active unit), and actually for driving a vehicle. A power drive unit (Power Drive Unit: PDU) 20 that functions as an active unit (also referred to as a power module) that drives the motor (drive source) 30 is provided. The electronic control unit 10 and the power drive unit 20 are connected in a plurality ( In this configuration, six harnesses (wirings) UH, UL, VH, VL, WH, WL are used.

パワードライブユニット20は、電子制御ユニット10の制御の下、スイッチング素子(トランジスタ31H,31L)を用いた電流制御により駆動源であるモータ30を駆動する電力変換ユニットであり、入力側の高圧側入力端子13と低圧側入力端子14とに、車載バッテリーである外部電源12が接続され、出力側のU相出力端子15、V相出力端子16及びW相出力端子17に、三相交流式のモータ30が接続される。
このパワードライブユニット20は、高圧側入力端子13と低圧側入力端子14との間に設けられ、外部電源12から供給された直流電源の平滑化を行う平滑コンデンサ22と、外部電源12から供給される直流電流を、交流のモータ駆動電流に変換し、モータ30に出力するインバーター回路23と、インバーター回路23のトランジスタ31H,31Lを各々駆動するゲート駆動回路24を配置したゲート駆動基板25とを備えている。
The power drive unit 20 is a power conversion unit that drives a motor 30 as a drive source by current control using switching elements (transistors 31H and 31L) under the control of the electronic control unit 10, and is a high-voltage side input terminal on the input side. 13 and the low-voltage side input terminal 14 are connected to an external power supply 12 that is an in-vehicle battery, and a three-phase AC motor 30 is connected to the U-phase output terminal 15, V-phase output terminal 16, and W-phase output terminal 17 on the output side. Is connected.
The power drive unit 20 is provided between the high-voltage side input terminal 13 and the low-voltage side input terminal 14, and is supplied from the external power supply 12 and a smoothing capacitor 22 that smoothes the DC power supplied from the external power supply 12. An inverter circuit 23 that converts a direct current into an alternating current motor drive current and outputs it to the motor 30; and a gate drive substrate 25 on which a gate drive circuit 24 that drives the transistors 31H and 31L of the inverter circuit 23 are arranged. Yes.

インバーター回路23は、パルス幅変調(PWM)によるPWMインバーターであり、U相、V相、W相の相毎に対をなす高電位側トランジスタ31Hと低電位側トランジスタ31Lとをブリッジ接続し、複数(本構成では6個)のトランジスタ31H,31Lを、ゲート駆動回路24によってオン/オフする。
各トランジスタ31H,31Lには、パワー半導体である絶縁ゲート型トランジスタ(IGBT)、MOSFETなどのスイッチングトランジスタ(スイッチング素子)が用いられる。
The inverter circuit 23 is a PWM inverter based on pulse width modulation (PWM), and bridge-connects a high potential side transistor 31H and a low potential side transistor 31L that form a pair for each of the U phase, V phase, and W phase. The gate drive circuit 24 turns on / off the transistors 31H and 31L (six in this configuration).
For each of the transistors 31H and 31L, a switching transistor (switching element) such as an insulated gate transistor (IGBT) or MOSFET that is a power semiconductor is used.

各相の高電位側トランジスタ31Hは、高電位側に接続されてハイサイドアームを構成し、各相の低電位側トランジスタ31Lは、低電位側に接続されてローサイドアームを構成する。
各トランジスタ31H,31Lのコレクタ−エミッタ間には、転流ダイオード32H,32Lが接続され、転流ダイオード32H,32Lには、トランジスタ31H,31Lがオフの間にトランジスタ31H,31Lのエミッタ側からコレクタ側に電流が流れるように構成される。
The high potential side transistor 31H of each phase is connected to the high potential side to constitute a high side arm, and the low potential side transistor 31L of each phase is connected to the low potential side to constitute a low side arm.
The commutation diodes 32H and 32L are connected between the collectors and emitters of the transistors 31H and 31L. The commutation diodes 32H and 32L are connected to the collectors from the emitter side of the transistors 31H and 31L while the transistors 31H and 31L are off. It is comprised so that an electric current may flow into the side.

本実施の形態では、トランジスタ31H及び転流ダイオード32Hと、ならびに、トランジスタ31L及び転流ダイオード32Lとが各相のパワー素子33UH,33UL,33VH,33VL,33WH,33WL(以下、33UH〜33WLと記載する。)を構成している。パワー素子33UH〜33WLは、図1では図示を省略するが、それぞれ複数(本実施の形態では、4つ)ずつ設けられている。
各相には、電流検出用のシャント抵抗40が設けられている。
In the present embodiment, the transistor 31H and the commutation diode 32H, and the transistor 31L and the commutation diode 32L include power elements 33UH, 33UL, 33VH, 33VL, 33WH, and 33WL (hereinafter referred to as 33UH to 33WL) for each phase. ). Although not shown in FIG. 1, the power elements 33UH to 33WL are provided in plural (four in this embodiment).
Each phase is provided with a shunt resistor 40 for current detection.

ゲート駆動回路24には、電子制御ユニット10からの制御信号が入力される。より具体的には、ゲート駆動回路24は、U相、V相、W相の相毎に対で設けられており、U相のゲート駆動回路24には、ハーネスUH,ULを介してU相の制御信号が入力され、V相のゲート駆動回路24には、ハーネスVH,VLを介してV相の制御信号が入力され、W相のゲート駆動回路24には、ハーネスWH,WLを介してW相の制御信号が入力される。   A control signal from the electronic control unit 10 is input to the gate drive circuit 24. More specifically, the gate drive circuit 24 is provided in pairs for each of the U-phase, V-phase, and W-phase, and the U-phase gate drive circuit 24 is connected to the U-phase via harnesses UH and UL. The V-phase gate drive circuit 24 receives the V-phase control signal via the harnesses VH and VL, and the W-phase gate drive circuit 24 passes the harnesses WH and WL. A W-phase control signal is input.

各ゲート駆動回路24は、トランジスタ31H,31Lの各々にゲート電圧を供給可能であり、入力された制御信号により各トランジスタ31H,31Lのゲート電圧をオン(Hiレベル)/オフ(Lowレベル)に制御することで、各トランジスタ31H,31Lをスイッチングさせ、U相出力端子15からU相電流を出力させ、V相出力端子16からV相電流を出力させ、W相出力端子17からW相電流を出力させる。
つまり、パワードライブユニット20には、相毎に2本のハーネスUH〜WLが接続され、これらハーネスUH〜WLを介して、相毎に対の制御信号が入力されて各相の電流が生成出力されるようになっている。
Each gate drive circuit 24 can supply a gate voltage to each of the transistors 31H and 31L, and controls the gate voltage of each of the transistors 31H and 31L to be on (Hi level) / off (Low level) by the input control signal. Thus, the transistors 31H and 31L are switched, the U-phase current is output from the U-phase output terminal 15, the V-phase current is output from the V-phase output terminal 16, and the W-phase current is output from the W-phase output terminal 17. Let
That is, two harnesses UH to WL are connected to the power drive unit 20 for each phase, and a pair of control signals are input to each phase via these harnesses UH to WL to generate and output a current for each phase. It has become so.

図2は、パワードライブユニット20を上面側から示す斜視図である。図3は、パワードライブユニット20を下面側から示す斜視図である。図4は、シャント抵抗40を示す図であり、図4(A)は正面図、図4(B)は側面図、図4(C)は展開図である。
パワードライブユニット20は、平滑コンデンサ22や、パワー素子33UH〜33WL、シャント抵抗40等の電子部品を配置する略矩形状の回路基板21を備えている。この回路基板21は、図示は省略するが、制御装置や車両駆動用モータ等の機器と配線接続されるようになっている。なお、図2及び図3では、回路基板21の短辺の手前を前側、奥を後側、長辺の左方を左側、右方を右側とする。
FIG. 2 is a perspective view showing the power drive unit 20 from the upper surface side. FIG. 3 is a perspective view showing the power drive unit 20 from the lower surface side. 4A and 4B are diagrams showing the shunt resistor 40. FIG. 4A is a front view, FIG. 4B is a side view, and FIG. 4C is a development view.
The power drive unit 20 includes a substantially rectangular circuit board 21 on which electronic components such as a smoothing capacitor 22, power elements 33UH to 33WL, and a shunt resistor 40 are arranged. Although not shown in the figure, the circuit board 21 is connected to devices such as a control device and a vehicle driving motor. 2 and 3, the front side of the short side of the circuit board 21 is the front side, the back side is the rear side, the left side of the long side is the left side, and the right side is the right side.

平滑コンデンサ22は、複数(本実施の形態では、5つ)の電解コンデンサ26と、1つのフィルムコンデンサ27を備えて構成されている。複数の電解コンデンサ26は、回路基板21の短手方向略中央部において、回路基板21の長手方向に沿って一列に配置されている。電解コンデンサ26は、回路基板21の短手方向一方側(前側)の2つが隣接するとともに、回路基板21の短手方向他方側(後側)の2つが隣接して配置されている。フィルムコンデンサ27は、回路基板21の後側に位置する一の隅部に配置されている。電解コンデンサ26及びフィルムコンデンサ27はそれぞれ略円柱状に形成され、電解コンデンサ26は軸を上下方向に向けて、フィルムコンデンサ27は軸を水平方向(左右方向)に向けて回路基板21に配置されている。   The smoothing capacitor 22 includes a plurality (five in the present embodiment) of electrolytic capacitors 26 and one film capacitor 27. The plurality of electrolytic capacitors 26 are arranged in a line along the longitudinal direction of the circuit board 21 at a substantially central portion in the short-side direction of the circuit board 21. Two electrolytic capacitors 26 are disposed adjacent to one side (front side) in the short direction of the circuit board 21 and adjacent to the other side (rear side) in the short direction of the circuit board 21. The film capacitor 27 is disposed at one corner located on the rear side of the circuit board 21. The electrolytic capacitor 26 and the film capacitor 27 are each formed in a substantially cylindrical shape. The electrolytic capacitor 26 is disposed on the circuit board 21 with the axis directed in the vertical direction and the film capacitor 27 oriented in the horizontal direction (left-right direction). Yes.

配列されたフィルムコンデンサ27の一方側(左側)には、回路基板21の前側から高電位側のパワー素子33VH,33WH,33UHが配置され、フィルムコンデンサ27の他方側(右側)には、前側から低電位側のパワー素子33VL,33WL,33ULが配置されている。パワー素子33UH〜33WLは、略板状に形成され、平面部33が回路基板21の長手方向に沿うように縦置き配置されている。これにより、パワー素子を回路基板21に平置き配置する場合に比べ、パワー素子33UH〜33WLの実装面積が小さくなるので、回路基板21を小型化できる。   On one side (left side) of the arranged film capacitors 27, power elements 33VH, 33WH, 33UH on the high potential side from the front side of the circuit board 21 are arranged, and on the other side (right side) of the film capacitors 27 from the front side. Low-potential side power elements 33VL, 33WL, and 33UL are arranged. The power elements 33 </ b> UH to 33 </ b> WL are formed in a substantially plate shape, and are arranged vertically so that the flat portion 33 extends along the longitudinal direction of the circuit board 21. As a result, the mounting area of the power elements 33UH to 33WL is reduced as compared with the case where the power elements are placed flat on the circuit board 21, so that the circuit board 21 can be downsized.

4つのパワー素子33UHのうち、2つのパワー素子33UHは隣接して一体に設けられ、これら2つのパワー素子33UHに対向して残り2つのパワー素子33UHが隣接して一体に設けられている。パワー素子33VH,33WH,33UL,33VL,33WLについても、パワー素子33UHと同様の配置構成となっているため、説明を省略する。
パワー素子33UL,33VL,33WL(以下、33UL〜33WLと記載する。)の下流側(グラウンド側)には、当該パワー素子33UL〜33WLに対して略直角にシャント抵抗40が配置されている。より詳細には、一のシャント抵抗40はパワー素子33VL,33WL間に配置され、二のシャント抵抗40はパワー素子33WL,33UL間に配置され、三のシャント抵抗40はパワー素子33ULと回路基板21の後側の短辺との間に配置されている。
Of the four power elements 33UH, the two power elements 33UH are integrally provided adjacent to each other, and the remaining two power elements 33UH are integrally provided adjacent to the two power elements 33UH. Since the power elements 33VH, 33WH, 33UL, 33VL, and 33WL have the same arrangement configuration as that of the power element 33UH, description thereof is omitted.
On the downstream side (ground side) of the power elements 33UL, 33VL, and 33WL (hereinafter referred to as 33UL to 33WL), a shunt resistor 40 is disposed substantially perpendicular to the power elements 33UL to 33WL. More specifically, one shunt resistor 40 is disposed between the power elements 33VL and 33WL, the second shunt resistor 40 is disposed between the power elements 33WL and 33UL, and the third shunt resistor 40 includes the power element 33UL and the circuit board 21. It is arranged between the rear short side.

シャント抵抗40は、図4に示すように、アーチ状の本体41を備え、この本体41の一端には複数(本実施の形態では、5つ)の入力端子42が、他端には複数(本実施の形態では、5つ)の出力端子43が取り付けられている。シャント抵抗40は、図3に示すように、本体41の平面部44が回路基板21の短手方向に沿うように、縦置き配置されている。   As shown in FIG. 4, the shunt resistor 40 includes an arch-shaped main body 41, a plurality of (in this embodiment, five) input terminals 42 at one end of the main body 41, and a plurality ( In the present embodiment, five output terminals 43 are attached. As shown in FIG. 3, the shunt resistor 40 is vertically arranged so that the flat portion 44 of the main body 41 is along the short direction of the circuit board 21.

この回路基板21ではシャント抵抗をグラウンド側に配置する構成となっているため、一般的な板状のシャント抵抗(10W程度)を回路基板21に平置き配置してしまうと、回路基板21の長手方向の寸法が大きくなるとともに、回路基板21のデットスペースが大きくなってしまう。そこで、本実施の形態では、上記のように、シャント抵抗40を、その入力端子42から出力端子43に至る電流経路が部品実装面(回路基板21の表裏面)の上空を通るようにアーチ状に形成し、回路基板21に縦置き配置しているため、回路基板21の長手方向におけるシャント抵抗40の実装面積を小さくすることができ、回路基板21を小型化できる。また、シャント抵抗40をアーチ状にすることで、電流経路を確保できるので、大電流化及び高放熱化を実現できる。また、電流経路としてのスルーホールが不要となるので、回路基板21を小型化できる。   Since the circuit board 21 has a configuration in which the shunt resistor is arranged on the ground side, if a general plate-like shunt resistor (about 10 W) is placed flat on the circuit board 21, the length of the circuit board 21 is increased. As the direction dimension increases, the dead space of the circuit board 21 increases. Therefore, in the present embodiment, as described above, the shunt resistor 40 is arched so that the current path from the input terminal 42 to the output terminal 43 passes over the component mounting surface (the front and back surfaces of the circuit board 21). Since the circuit board 21 is vertically arranged on the circuit board 21, the mounting area of the shunt resistor 40 in the longitudinal direction of the circuit board 21 can be reduced, and the circuit board 21 can be downsized. In addition, since the current path can be secured by making the shunt resistor 40 arched, a large current and a high heat dissipation can be realized. Further, since a through hole as a current path becomes unnecessary, the circuit board 21 can be reduced in size.

なお、平滑コンデンサ22や、パワー素子33UH〜33WL、シャント抵抗40等の電子部品は、それらの端子22A,33A,42,43が回路基板21の挿通孔22B,33B,42B,43Bに挿通されて実装されるTHD(Through Hole mount Device)型の部品である。これらの電子部品は、挿通孔22B,33B,42B,43Bの周りに形成されたランド58(図5参照)に半田付けされることで、回路基板21に固定される。   Note that the terminals 22A, 33A, 42, and 43 of the electronic components such as the smoothing capacitor 22, the power elements 33UH to 33WL, and the shunt resistor 40 are inserted through the insertion holes 22B, 33B, 42B, and 43B of the circuit board 21, respectively. A THD (Through Hole Mount Device) type component to be mounted. These electronic components are fixed to the circuit board 21 by being soldered to lands 58 (see FIG. 5) formed around the insertion holes 22B, 33B, 42B, and 43B.

図5は回路基板21の一部を示す模式図である。図6は回路基板21を模式的に示す断面図である。
回路基板21は、複数(本実施の形態では、3つ)の絶縁層51の間及び外表面に、例えば銅箔等の基板層52A,52Bを積層して構成されている。各基板層52A,52Bには回路パターン53が形成され、内層の基板層52Aには導体ワイヤ(導体)56が接続されている。内層の基板層52Aに面する側の絶縁層51には、導体ワイヤ56に対応する位置に、複数の凹部54が形成されており、絶縁層51と基板層52Aとを積層することで、凹部54内に導体ワイヤ56に配置される。導体ワイヤ56の厚さによっては、凹部54が形成された部分の絶縁層51の厚さが薄くなるため、必要に応じて当該絶縁層51を厚くすればよい。このように、回路基板21の内層に導体ワイヤ56を設けているため、導体ワイヤ56の実装に部品実装面を使用することがなく、回路基板21の大型化を抑えつつ、電流容量を大きくすることができる。
外表面の基板層52Bには、上述した半田付け用のランド58が形成されている。ランド58はその他の基板層52Bの回路パターン53に導通しており、平滑コンデンサ22や、パワー素子33UH〜33WL、シャント抵抗40等の電子部品は、端子22A,33A,42,43がランド58に半田付けされることで、その他の基板層52Bの回路パターン53に電気的に接続されている。
FIG. 5 is a schematic diagram showing a part of the circuit board 21. FIG. 6 is a cross-sectional view schematically showing the circuit board 21.
The circuit board 21 is configured by laminating, for example, substrate layers 52A and 52B such as copper foil between a plurality (three in the present embodiment) of insulating layers 51 and on the outer surface. A circuit pattern 53 is formed on each of the substrate layers 52A and 52B, and a conductor wire (conductor) 56 is connected to the inner substrate layer 52A. The insulating layer 51 on the side facing the inner substrate layer 52A is formed with a plurality of recesses 54 at positions corresponding to the conductor wires 56. By stacking the insulating layer 51 and the substrate layer 52A, the recesses 54 are formed. The conductor wire 56 is disposed in the 54. Depending on the thickness of the conductor wire 56, the thickness of the insulating layer 51 in the portion where the concave portion 54 is formed becomes thin. Therefore, the insulating layer 51 may be thickened as necessary. As described above, since the conductor wire 56 is provided in the inner layer of the circuit board 21, the component mounting surface is not used for mounting the conductor wire 56, and the current capacity is increased while suppressing an increase in size of the circuit board 21. be able to.
The soldering lands 58 described above are formed on the substrate layer 52B on the outer surface. The land 58 is electrically connected to the circuit pattern 53 of the other substrate layer 52B, and the electronic components such as the smoothing capacitor 22, the power elements 33UH to 33WL, and the shunt resistor 40 have terminals 22A, 33A, 42, and 43 on the land 58. By being soldered, it is electrically connected to the circuit pattern 53 of the other substrate layer 52B.

導体ワイヤ56は、回路パターン53の電流容量を増やす細い箔状の導体であり、例えば、銅製の薄板状ワイヤを用いて構成されている。なお、図5では、説明のため、導体ワイヤ56及びランド58を同一平面上に示し、導体ワイヤ56のパターンを網掛けで図示している。また、図5では、パワー素子33ULの下流側に配置されるシャント抵抗40に係る導体ワイヤ56の配置構成について図示するが、パワー素子33VL,33WLの下流側に配置されるシャント抵抗40に係る導体ワイヤ56についても略同一の構成であるため、説明を省略する。さらに、各パワー素子33ULからシャント抵抗40に流れる電流の容量を増やす導体ワイヤ56に導体ワイヤ56A〜56Dと符号を付して各々を区別するものとする。   The conductor wire 56 is a thin foil-like conductor that increases the current capacity of the circuit pattern 53, and is configured using, for example, a copper thin plate-like wire. In FIG. 5, the conductor wire 56 and the land 58 are shown on the same plane and the pattern of the conductor wire 56 is shown by shading for the sake of explanation. 5 illustrates the arrangement configuration of the conductor wire 56 related to the shunt resistor 40 arranged on the downstream side of the power element 33UL, the conductor related to the shunt resistor 40 arranged on the downstream side of the power elements 33VL and 33WL. Since the wire 56 has substantially the same configuration, the description thereof is omitted. Furthermore, the conductor wires 56 that increase the capacity of the current flowing from each power element 33UL to the shunt resistor 40 are labeled with the conductor wires 56A to 56D to distinguish them.

図5に示すように、導体ワイヤ56A〜56Dは、パワー素子33ULの配列方向(回路基板21の長手方向)と平行に配置されている。このように、パワー素子33UH〜33WLを回路基板21の長手方向に沿って縦置き配置するとともに、パワー素子33UL〜33WLに対して略直角にシャント抵抗40を配置して、導体ワイヤ56を、パワー素子33UL〜33WLの配列方向と平行に配置することで、最小の部品実装面積で回路を構成することができるので、回路基板21を小型化できる。   As shown in FIG. 5, the conductor wires 56 </ b> A to 56 </ b> D are arranged in parallel with the arrangement direction of the power elements 33 UL (the longitudinal direction of the circuit board 21). As described above, the power elements 33UH to 33WL are vertically disposed along the longitudinal direction of the circuit board 21, and the shunt resistor 40 is disposed substantially at right angles to the power elements 33UL to 33WL. By arranging the elements 33UL to 33WL in parallel with the arrangement direction of the elements, a circuit can be configured with a minimum component mounting area, and thus the circuit board 21 can be reduced in size.

また、シャント抵抗40に入力端子42及び出力端子43の対を複数設けているため、導体ワイヤ56A〜56Dを、各パワー素子33ULからシャント抵抗40に直線状に設けることができる。これにより、導体ワイヤ56A〜56Dのいずれかを曲線状や折れ線状に配置する場合に比べ、各パワー素子33ULからシャント抵抗40の入力端子42間の抵抗を略同等とすることができるので、シャント抵抗40に入る電流密度を均等化することができ、電流を正確に検出できる。   In addition, since the shunt resistor 40 is provided with a plurality of pairs of the input terminal 42 and the output terminal 43, the conductor wires 56A to 56D can be linearly provided from the power elements 33UL to the shunt resistor 40. As a result, the resistance between each power element 33UL and the input terminal 42 of the shunt resistor 40 can be made substantially equal as compared with the case where any of the conductor wires 56A to 56D is arranged in a curved line or a broken line. The current density entering the resistor 40 can be equalized, and the current can be detected accurately.

導体ワイヤ56は、図6に示すように、接続点60を介して基板層52Aと電気的に接続されている。この接続点60は、回路パターン53と導体ワイヤ56とが上下に重なる部分において、例えば溶接により回路パターン53と導体ワイヤ56とを電気的に接続した導体部である。   As shown in FIG. 6, the conductor wire 56 is electrically connected to the substrate layer 52 </ b> A through the connection point 60. The connection point 60 is a conductor portion in which the circuit pattern 53 and the conductor wire 56 are electrically connected, for example, by welding at a portion where the circuit pattern 53 and the conductor wire 56 overlap each other.

ところで、図5を参照し、シャント抵抗40は、複数の出力端子43から流出する電流の合流地点P間の距離が異なっていると、各出力端子43から流出する電流の電流密度に差異が生じる。より詳細には、出力端子43から合流地点Pへの距離が長くなるほど、電流が流れにくくなる。
そこで、本実施の形態では、合流地点Pから遠方の端子付近(図5の例では、合流地点Pから遠方の2つの挿通孔42B1近傍)に接続点60Aを設けて導体ワイヤ56を接続している。このように、シャント抵抗40の出力端子43から流出する電流の電流密度を等しくする位置に接続点60を設けたため、シャント抵抗40の見かけ上の抵抗値の増加を防止できる。
By the way, referring to FIG. 5, when the distance between the junction points P of the currents flowing out from the plurality of output terminals 43 is different, the shunt resistor 40 has a difference in the current density of the current flowing out from each output terminal 43. . More specifically, the longer the distance from the output terminal 43 to the merge point P, the less the current flows.
Therefore, in the present embodiment, a connection point 60A is provided near the terminal far from the merge point P (in the vicinity of the two insertion holes 42B1 far from the merge point P in the example of FIG. 5), and the conductor wire 56 is connected. Yes. Thus, since the connection point 60 is provided at a position where the current density of the current flowing out from the output terminal 43 of the shunt resistor 40 is equal, an increase in the apparent resistance value of the shunt resistor 40 can be prevented.

以上説明したように、本実施の形態によれば、シャント抵抗40に、回路パターン53に接続される入力端子42、及び出力端子43の対を複数設け、シャント抵抗40の各入力端子42に流入する電流密度、或いは各出力端子43から流出する電流の電流密度を等しくする位置に導体ワイヤ56を接続する構成とした。シャント抵抗40に入力端子42及び出力端子43の対を複数設けたため、例えば、並列に接続された複数の回路部品(33UL〜33WL)にシャント抵抗40を接続した場合にも、導体ワイヤ56を直線状に配置することが可能となり、複数の入力端子42及び出力端子43に流れる電流のアンバランスを防止できる。また、シャント抵抗40は、電流密度が均一でないと抵抗値が大きくなるが、シャント抵抗40の各入力端子42に流入する電流密度、或いは各出力端子43から流出する電流の電流密度を等しくする位置に導体ワイヤ56を接続したため、シャント抵抗40の見かけ上の抵抗値の増加を防止できる。   As described above, according to the present embodiment, the shunt resistor 40 is provided with a plurality of pairs of the input terminal 42 and the output terminal 43 connected to the circuit pattern 53, and flows into each input terminal 42 of the shunt resistor 40. The conductor wire 56 is connected to a position where the current density of the current flowing out from the output terminals 43 is equalized. Since the shunt resistor 40 is provided with a plurality of pairs of the input terminal 42 and the output terminal 43, for example, even when the shunt resistor 40 is connected to a plurality of circuit components (33UL to 33WL) connected in parallel, the conductor wire 56 is straight. Therefore, it is possible to prevent the current flowing through the plurality of input terminals 42 and output terminals 43 from being unbalanced. Further, the shunt resistor 40 has a large resistance value if the current density is not uniform, but the position where the current density flowing into each input terminal 42 of the shunt resistor 40 or the current density flowing out from each output terminal 43 is made equal. Since the conductor wire 56 is connected to the shunt resistor 40, an increase in the apparent resistance value of the shunt resistor 40 can be prevented.

また、本実施の形態によれば、シャント抵抗40は、回路パターン53(部品実装面)の上空に入力端子42から出力端子43に至る電流経路を有するため、シャント抵抗40の実装面積が小さくなるので、回路基板21を小型化できる。   Further, according to the present embodiment, the shunt resistor 40 has a current path from the input terminal 42 to the output terminal 43 above the circuit pattern 53 (component mounting surface), so that the mounting area of the shunt resistor 40 is reduced. Therefore, the circuit board 21 can be reduced in size.

但し、上記実施の形態は本発明の一態様であり、本発明の趣旨を逸脱しない範囲において適宜変更可能であるのは勿論である。
例えば、上記実施の形態では、回路基板21に貫通孔61を形成し、この貫通孔61を用いて回路パターン53と導体ワイヤ56とを接続する接続点60を形成していたが、回路パターン53と導体ワイヤ56とが接続されれば、必ずしも回路基板21を貫通させる必要はない。回路パターン53と導体ワイヤ56とを溶接により接続したが、回路パターン53と導体ワイヤ56との接続はこれに限定されるものではない。
However, the above embodiment is an aspect of the present invention, and it is needless to say that the embodiment can be appropriately changed without departing from the gist of the present invention.
For example, in the above embodiment, the through hole 61 is formed in the circuit board 21, and the connection point 60 for connecting the circuit pattern 53 and the conductor wire 56 is formed using the through hole 61. If the conductor wire 56 is connected, it is not always necessary to penetrate the circuit board 21. Although the circuit pattern 53 and the conductor wire 56 are connected by welding, the connection between the circuit pattern 53 and the conductor wire 56 is not limited to this.

また、上記実施の形態では、基板層52Aに導体ワイヤ56を溶接していたが、回路パターン53が形成された基板層52A,52Bと、導体ワイヤ56のパターンが形成された導体層とを積層する構成としてもよい。この構成により、基板層52A,52Bと導体層を積層することで導体ワイヤ56を回路基板21に設けることができるので、回路基板21に導体ワイヤ56を個別に取り付ける場合に比べ、回路基板21を容易に形成できる。   In the above embodiment, the conductor wire 56 is welded to the substrate layer 52A. However, the substrate layers 52A and 52B on which the circuit pattern 53 is formed and the conductor layer on which the pattern of the conductor wire 56 is formed are laminated. It is good also as composition to do. With this configuration, since the conductor wires 56 can be provided on the circuit board 21 by laminating the substrate layers 52A and 52B and the conductor layers, the circuit board 21 can be compared with the case where the conductor wires 56 are individually attached to the circuit board 21. Can be easily formed.

1 モータ駆動装置
20 パワードライブユニット
21 回路基板
40 シャント抵抗
42 入力端子
43 出力端子
53 回路パターン
56 導体ワイヤ(導体)
DESCRIPTION OF SYMBOLS 1 Motor drive device 20 Power drive unit 21 Circuit board 40 Shunt resistor 42 Input terminal 43 Output terminal 53 Circuit pattern 56 Conductor wire (conductor)

Claims (2)

回路パターンの電流容量を増やす導体が設けられ、電流検出用のシャント抵抗が前記回路パターンに接続された回路基板において、
前記シャント抵抗に、前記回路パターンに接続される入力端子、及び出力端子の対を複数設け、前記シャント抵抗の各入力端子に流入する電流密度、或いは各出力端子から流出する電流の電流密度を等しくする位置に前記導体を接続したことを特徴とする回路基板。
In a circuit board provided with a conductor that increases the current capacity of the circuit pattern, and a shunt resistor for current detection is connected to the circuit pattern,
The shunt resistor is provided with a plurality of pairs of input terminals and output terminals connected to the circuit pattern, and the current density flowing into each input terminal of the shunt resistor or the current density flowing out from each output terminal is equal. A circuit board characterized in that the conductor is connected to a position to be operated.
前記シャント抵抗は、前記回路パターンの上空に前記入力端子から前記出力端子に至る電流経路を有することを特徴とする請求項1に記載の回路基板。   The circuit board according to claim 1, wherein the shunt resistor has a current path from the input terminal to the output terminal above the circuit pattern.
JP2012035568A 2012-02-21 2012-02-21 Circuit board Expired - Fee Related JP5840527B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012035568A JP5840527B2 (en) 2012-02-21 2012-02-21 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012035568A JP5840527B2 (en) 2012-02-21 2012-02-21 Circuit board

Publications (2)

Publication Number Publication Date
JP2013170947A JP2013170947A (en) 2013-09-02
JP5840527B2 true JP5840527B2 (en) 2016-01-06

Family

ID=49264973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012035568A Expired - Fee Related JP5840527B2 (en) 2012-02-21 2012-02-21 Circuit board

Country Status (1)

Country Link
JP (1) JP5840527B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214407A (en) * 1991-11-06 1993-05-25 Hewlett-Packard Company High performance current shunt
JPH09293601A (en) * 1996-04-26 1997-11-11 Koyo Electron Ind Co Ltd Resistor
JP3826749B2 (en) * 2001-08-22 2006-09-27 株式会社日立製作所 Power converter with shunt resistor
JP2011018759A (en) * 2009-07-08 2011-01-27 Koa Corp Shunt resistor
DE102010030317B4 (en) * 2010-06-21 2016-09-01 Infineon Technologies Ag Circuit arrangement with shunt resistor

Also Published As

Publication number Publication date
JP2013170947A (en) 2013-09-02

Similar Documents

Publication Publication Date Title
US9425707B2 (en) Inverter device capable of appropriately fixing a power module having a switching element and a smoothing capacitor in a limited region
US9780684B2 (en) Power converter
EP2590309B1 (en) Semiconductor power module
JPWO2017046940A1 (en) Integrated electric power steering system
JP6288769B2 (en) Semiconductor power module, power conversion device, and moving body using the same
JP6848073B2 (en) Main circuit wiring member and power converter
JP2012217263A (en) Inverter device
US9385631B2 (en) Inverter unit
JP2006210500A (en) Semiconductor device for electric power
JP2013099213A (en) Inverter device
JP2014056951A (en) Electronic circuit device
JP2005261035A (en) Semiconductor device
JP4538474B2 (en) Inverter device
JP3173511U (en) Semiconductor device
JP4572247B2 (en) Hybrid vehicle
JP2015053410A (en) Semiconductor module
US20120307468A1 (en) Electronic apparatus
JP5840527B2 (en) Circuit board
JP6658915B2 (en) Power converter
JP6493171B2 (en) Power converter
JP6699535B2 (en) Circuit board
JP2005192328A (en) Semiconductor device
JP5846929B2 (en) Power semiconductor module
EP3258589B1 (en) Circuit module and inverter device using same
JP2010021188A (en) Semiconductor power conversion module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151111

R150 Certificate of patent or registration of utility model

Ref document number: 5840527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees