JP5837923B2 - 動きセンサ、方法、および迅速に利得を較正することができる動きセンサを設けるコンピュータ読み取り可能記憶媒体 - Google Patents

Description

本発明は、動きセンサに関し、更に特定すれば、迅速に利得を較正するためにチャネル振幅差プロセッサを有する動きセンサに関する。

従来技術

強磁性体の物品および／または磁性体の物品を検出する磁場センサ（例えば、回転センサ）が知られている。強磁性体の物品または磁性体の物品に伴う磁場は、ホール・エレメントまたは磁気抵抗エレメントのような、磁場検知エレメントによって検出され、この磁場検知エレメントは、検出された磁場に比例する信号（即ち、磁場信号）を供給する。構成の中には、この磁場信号が電気信号である場合もある。

磁場センサは、磁場信号を処理して出力信号を生成する。構成の中には、ピーク（正のピークおよび／または負のピーク）に近い閾値、または他の何らかのレベル、例えば、磁場信号のゼロ交差点に近い閾値を磁場信号が交差する毎に、この出力信号が状態を変化させるものがある。したがって、この出力信号は、強磁性体（例えば、鉄系）または磁性体の物体、例えば、ギアまたはリング・マグネット（いずれもが鉄製であってもなくてもよい）の回転速度を示すエッジ・レート(edge rate)または周期を有する。

磁場センサの用途の１つに、硬質磁性体ギアまたは軟質強磁性体ギアのいずれであれ、回転する強磁性体ギアの各歯の接近および後退を検出することがあげられる。特定的な構成の中には、リング・マグネットが、極性が交互する磁気領域（永久磁性体または硬質磁性体）を有し、このリング・マグネットが強磁性体のギアに結合されるか、またはそれ自体で使用され、磁場センサが、このリング・マグネットの磁気領域の接近および後退に応答するものがある。他の構成では、固定磁石に近接してギアが配置され、このギアが回転すると、磁場センサが磁場の摂動(perturbation)に応答するものがある。このような構成は、近接センサまたは動きセンサとも呼ばれている。回転が検出される場合、この構成は回転センサと呼ぶことができる。本明細書において用いる場合、「検出器」および「センサ」という用語は、実質的に同じものを意味するために用いられることとする。

ピーク−ピーク割合検出器（または閾値検出器）と呼ばれることもある磁場センサの一種では、１つ以上の閾値レベルが、ピーク−ピーク磁場信号のそれぞれの割合に等しくなっている。このようなピーク−ピーク割合検出器の１つが、"Detection of Passing Magnetic Articles While Periodically Adapting Detection Threshold"（検出閾値の周期的適合化を併せた、通過磁性体物品の検出）と題し、本発明の譲受人に譲渡された米国特許第５，９１７，３２０号に記載されている。

他の磁場センサの一種に、傾斜作動検出器(slope-activated detector)（または、ピーク参照検出器、または省略してピーク検出器）と呼ばれることもあるものがあり、この磁場センサが米国特許第６，０９１，２３９号に記載されている。米国特許第６，０９１，２３９号は、"Detection Of Passing Magnetic Articles With a Peak Referenced Threshold Detector"（ピーク参照閾値検出器を用いた、通過する磁性体物品の検出）と題し、これも本発明の譲受人に譲渡されている。ピーク参照磁場センサでは、閾値信号が、磁場信号の正および負のピーク（即ち、ピークおよびバレー）とは、所定量だけ異なる。つまり、この種の磁場センサでは、磁場信号が磁場信号のピークまたはバレーから所定量だけ遠ざかると、出力信号は状態を変化させる。

尚、以上で述べた閾値検出器および以上で述べたピーク検出器は、双方共、磁場信号の正および負のピークを特定することができる回路を有することは言うまでもない。しかしながら、閾値検出器およびピーク検出器は、各々、異なる方法で、検出したピークを用いる。

磁場信号の正および負のピークを精度高く検出するために、磁場センサは、磁場信号の少なくとも一部を追跡することができる。この目的のために、通例では、１つ以上のディジタル／アナログ変換器（ＤＡＣ）を用いて、磁場信号を追跡する追跡信号を生成することができる。例えば、先に引用した米国特許第５，９１７，３２０号および第６，０９１，２３９号では、２つのＤＡＣが用いられており、１つ（ＰＤＡＣ）は磁場信号の正のピークを検出するためにあり、他の１つ（ＮＤＡＣ）は磁場信号の負のピークを検出するためにある。

強磁性体の物体に伴う磁場、および結果的に得られる磁場信号は、この強磁性体の物体、例えば、回転する強磁性体ギアと、磁場検知エレメント（１つまたは複数）、例えば、近接検出器において用いられるホール・エレメントとの間の距離に比例する。本明細書では、この距離を「エア・ギャップ」(air gap)と呼ぶ。エア・ギャップが広がるにつれて、磁場検知エレメントは、回転する強磁性体のギアから受ける磁場が小さくなって行き、したがって、回転する強磁性体のギアの歯が通過することによって生成される磁場の変化も小さくなる。

近接検出器は、強磁性体の物体（例えば、回転する強磁性体のギア）が回転するだけでなく振動するシステムにおいて用いられている。通常動作において回転軸を中心に回転可能な強磁性体のギアに対して、振動は少なくとも２つの振動成分を有することができる。第１の振動成分は、「回転振動」に対応し、強磁性体のギアはその回転軸を中心として前後に振動する。第２の振動成分は、「並進振動」に対応し、前述のエア・ギャップの寸法が振動する。回転振動および並進振動は、強磁性体のギアが通常動作において回転していない他の状態でも発生する可能性がある。第１および第２の振動成分は、別々でもまたは組み合わせでも、近接検出器から出力信号を生成することができ、この出力信号は、強磁性体のギアが通常動作で回転していないときでも、強磁性体のギアの回転を示す。

回転振動および並進振動を検出し、これらに応答するように構成された近接検出器は、例えば、２００８年４月２９日に発行された米国特許第７，３６５，５３０号、２００９年９月２２日に発行された米国特許第７，５９２，８０１号、２００９年１１月２４日に発行された米国特許第７，６２２，９１４号、２００７年８月７日に発行された米国特許第７，２５３，６１４号、および２００８年１２月１８日に出願された米国特許出願第１２／３３８，０４８号に記載されている。これらの各々は、本発明の譲受人に譲渡されている。

近接検出器は、自動車の車輪の回転速度を判定するために、自動車のアンチロック・ブレーキ・システム（ＡＢＳ）に応用されている。また、近接検出器は、トランスミッション・ギアの回転速度を判定して、所定のシフト点においてトランスミッションをシフトさせるため、そして他の自動車システムの機能を実行するために自動車のトランスミッションにも応用されている。

磁場検知エレメントによって振動中に生成される磁場信号は、振動の性質に依存する特性を有することができる。例えば、自動車のトランスミッションにおいて用いると、自動車のエンジンの始動中、近接検出器は主に回転振動を受けることが多く、第１波形を有する磁場信号を生成しがちとなる。対照的に、エンジンのアイドル中には、近接検出器は主に並進振動を受けることが多く、第２波形を有する磁場信号を生成しがちとなる。振動の間に生成された磁場信号は、時間によって変化する可能性があり、また用途によって、例えば、自動車の型式によって変化する可能性もある。

尚、多くの機械的組立体はサイズおよび位置に製造許容度があることは言うまでもない。例えば、近接検出器が組立体において用いられる場合、エア・ギャップが製造許容度を有する可能性があり、このために強磁性体の物体が通常動作で回転しているときに近接検出器において用いられている磁場検知エレメントによって検知される磁場にばらつきが生じ、更に磁場信号において対応するばらつきが生ずる。また、エア・ギャップは、機械的組立体において摩耗が生ずると、経時的に変化する可能性があることも言うまでもない。

ある種の磁気センサは、１種類以上の初期化または較正を、例えば、センサの起動または電力投入(power up)に近い時点で、またそれ以外では所望に応じてときどき実行する。ある形式の較正では、前述の閾値レベルがその間に決定される。較正の形式によっては、較正が行われる時間間隔が、磁場信号の所定サイクル数にしたがって決定される場合がある。このため、速い磁場信号に対して（例えば、速い回転ギアに対して）、較正に利用可能な時間が短くなる(small)。移動または回転が素早く、較正に利用可能な時間が短い用途では、回転検出器を適正に較正できない虞れがあり、即ち、閾値を適正に決定できない虞れがある。

振動に応答して生成された磁場信号の特性は、その多くが、通常動作において強磁性体の物体の回転中に生成された磁場信号の特性と同一、または同様である可能性がある。例えば、振動中に生成された磁場信号の周波数は、通常動作の回転中に生成された磁場信号の周波数と同一または同様である可能性がある。他の例として、振動に応答して生成された磁場信号の振幅は、通常動作の回転中に生成された磁場信号の振幅と同様である可能性がある。したがって、従来の近接検出器は、振動に応答して、そして通常動作における回転に応答して、の双方で出力信号を生成する。このため、近接検出器からの出力信号は、振動に応答して生成されても、また通常動作における回転に応答して生成されても、同じに見える可能性がある。

システム、例えば、近接検出器が用いられている自動車システムの動作にとって、振動しか存在しないときに、近接検出器からの出力信号を、通常動作における回転に伴うものであるとシステムが解釈することは、不都合(adverse)になる虞れがある。例えば、車輪の回転を検出するために近接検出器を用いるアンチロック・ブレーキ・システムが、出力信号が振動のみによると思われるときに、近接検出器からの出力信号を、車輪の回転を示すと解釈する虞れがある。したがって、アンチロック・ブレーキ・システムは、意図するように動作しない可能性がある。

また、通常動作における回転に応答してではなく、振動に応答して近接検出器の較正を行うことも、望ましくない場合がある。較正については、以下で更に説明する。従来の近接検出器は、通常動作における回転に応答して生成された磁場信号を、振動に応答して生成された磁場信号と区別することができないので、近接検出器は、振動を受けている望ましくない時点において較正を行うかもしれず、したがって、精度の低い較正となる虞れがある。

ノイズ（電気または振動によるノイズ）のために、動きセンサが出力信号のエッジを精度高く位置決めできないことがある。このエッジの位置は、検知対象物体の回転の絶対度数を現す。また、このようなノイズのために、動きセンサは、特に、振動が最も大きくなる電力投入時の付近において、エッジが精度高く位置付けされておらず精度の低い出力信号を生成するおそれがある。

このため、出力信号において、エッジの位置付け（またはその他の回転角度の表現）を改良した動きセンサを提供することが望まれている。

特許請求する発明の動きセンサ、方法、およびコンピュータ読み取り可能媒体は、動きセンサによって生成された出力信号におけるエッジの位置付け（またはその他の回転角度の表現）を改良した動きセンサを提供する。この動きセンサは、一旦出力信号の精度が高いと見なされたなら、出力信号において方向情報を提供する。動きセンサは、迅速かつ正確に較正することになる。

本発明の一態様によれば、動きセンサは、物体に伴う磁場を示す複数の磁場信号を生成するように構成されている複数の磁場検知エレメントを含む。また、この動きセンサは、複数のＡＧＣ回路を含む。これらのＡＧＣ回路は、複数の磁場信号を現すそれぞれの複数の信号を受け取るように結合され、それぞれ複数の利得調節出力信号を生成するように構成されている。また、この動きセンサは、複数のＡＧＣ回路のそれぞれの利得を制御するための複数のＡＧＣ制御信号を生成するように構成されているＡＧＣプロセッサも含む。また、この動きセンサは振幅差プロセッサも含む。この振幅差プロセッサは、複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号を現す第１信号と、複数のＡＧＣ制御信号の内第２ＡＧＣ制御信号を現す第２信号とを受け取るように構成されている。この振幅差プロセッサは、第１信号の値が、第２信号の値よりも所定量だけ異なる利得を表すか否か検出するように構成されており、そしてこの検出に応答して、利得差を示すAMP_DIFF_FLAG信号を生成するように構成されている。このAMP_DIFF_FLAG信号に応答して、ＡＧＣプロセッサは、複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値を、ＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づけるように構成されている。

本発明の他の態様によれば、物体の動きを検出する方法は、その物体に伴う磁場を示す複数の磁場信号を生成するステップを含む。また、この方法は、複数の磁場信号を表す複数の利得調節信号を生成するステップも含む。また、この方法は、複数の利得調節出力信号のそれぞれの利得を制御するために複数のＡＧＣ制御信号を生成するステップも含む。また、この方法は、複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値が、複数のＡＧＣ制御信号の内第２ＡＧＣ制御信号の値よりも所定量だけ高い利得を表すか否か検出するステップも含む。また、この方法は、検出に応答して、複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値をＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づけるステップも含む。

本発明の他の態様によれば、物体の動き検知を行うためのコンピュータ読み取り可能コードを有するコンピュータ読み取り可能記憶媒体は、物体に伴う磁場を示す複数の磁場信号を受け取る命令を含む。また、このコンピュータ読み取り可能記憶媒体は、複数の磁場信号を表す複数の利得調節信号を生成する命令も含む。また、このコンピュータ読み取り可能記憶媒体は、複数の利得調節出力信号のそれぞれの利得を制御するために複数のＡＧＣ制御信号を生成する命令も含む。また、このコンピュータ読み取り可能記憶媒体は、複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値が、複数のＡＧＣ制御信号の内第２ＡＧＣ制御信号の値よりも所定量だけ高い利得を表すか否か検出する命令も含む。また、このコンピュータ読み取り可能記憶媒体は、検出に応答して、複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値をＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づける命令も含む。

以上の構成によって、動きセンサは、振動を受けているときであっても、当該動きセンサの２つのチャネルに対して、一層精度の高い利得構成を行うことができる。また、動きセンサは、一層迅速な利得較正を遂行することができる。

本発明の以上の特徴、そして本発明自体は、以下の添付図面の詳細な説明から、一層深く理解されよう。
図１は、２つの状態プロセッサ、振動プロセッサ、自動オフセット調節（ＡＯＡ）および自動利得制御（ＡＧＣ）プロセッサ、２つのオフセットおよび利得調節回路、ならびに出力プロトコル・プロセッサを有する動きセンサを示すブロック図である。 図２は、状態ロジック・モジュールおよび状態ピーク・ロジック・モジュールを含む、図１の２つの状態プロセッサの内１つを更に詳細に示すブロック図である。 図３は、チャネル振幅差プロセッサ、右および左チャネル変曲（inflection)プロセッサ、方向変更プロセッサ、検出変化_PKプロセッサ、検出変化_RMプロセッサ、信号位相プロセッサ、右および左チャネル更新ジャンプ・プロセッサ、右および左チャネルPOSCOMP検証(validation)プロセッサ、ならびに右および左チャネルPOSCOMP_PK検証プロセッサを含む、図１の振動プロセッサの部分を示すブロック図である。 図４は、ＢＵＲＰ動作モードにおける図１のＡＯＡ／ＡＧＣプロセッサの動作のプロセスを示すフロー・チャートである。 図５は、図３のチャネル振幅差プロセッサの動作を含む、較正動作モードにおける図１のＡＯＡ／ＡＧＣプロセッサの動作のプロセスを示すフロー・チャートである。 図５Ａは、振動と関連があり、更に図３の振幅差プロセッサおよび図５のプロセスと関連のある、図１の動きセンサの信号波形を示すグラフである。 図５Ｂは、振動と関連があり、更に図３の振幅差プロセッサおよび図５のプロセスと関連のある、図１の動きセンサの信号波形を示すグラフである。 図６は、継続動作モード(running mode of operation)における図１のＡＯＡ／ＡＧＣプロセッサの動作のプロセスを示すフロー・チャートである。 図７は、DIFF信号（ディジタルDDIFF信号またはディジタルIDDIFF信号も表す）、および図１の動きセンサの関連する状態を示すグラフである。 図７Ａは、図１の動きセンサによって、図７のDIFF信号から得られたPOSCOMP信号およびPOSCOMP_PK信号を示すグラフである。 図８は、図１の動きセンサ、特に図２の状態ロジック・モジュールと関連のある一連の状態を示す状態図である。 図９は、変曲（方向の変化）が起こったときのDIFF信号、および図１の動きセンサの関連する状態を示すグラフである。 図９Ａは、図１の動きセンサによって図１０のDIFF信号から得られたPOSCOMP信号およびPOSCOMP_PK信号、ならびに状態を示すグラフである。 図１０は、図３の変曲プロセッサにおいて用いることができる変曲処理を示すフロー・チャートである。 図１１は、図３の方向変化プロセッサにおいて用いることができる方向変化処理を示すフロー・チャートである。 図１２は、図３の方向変化_PKプロセッサにおいて用いることができる方向変化_PK処理を示すフロー・チャートである。 図１３は、図３の方向変化_RMプロセッサにおいて用いることができる方向変化_RM処理を示すフロー・チャートである。 図１４は、図３の信号位相プロセッサにおいて用いることができる信号位相処理を示すフロー・チャートである。 図１５は、図３のピーク更新ジャンプ・プロセッサにおいて用いることができる信号ピーク・ジャンプ処理を示すフロー・チャートである。 図１６は、図３のPOSCOMP検証プロセッサにおいて用いることができるPOSCOMP検証処理を示すフロー・チャートである。 図１６Ａは、図３のPOSCOMP_PK検証プロセッサにおいて用いることができるPOSCOMP_PK検証処理を示すフロー・チャートである。 図１７は、図２の状態ピーク・ロジック・モジュールにおいて用いることができる状態ピーク処理を示すフロー・チャートである。 図１８は、DIFF信号および方向検証枠を示すグラフである。 図１８Ａは、DIFF信号および変更した方向検証枠を示すグラフである。 図１９は、図１９Ａおよび図１９Ｂと併せて、図１８Ａの変更した方向検証枠を生成するプロセスを示すフロー・チャートである。 図１９Ａは、図１９および図１９Ｂと併せて、図１８Ａの変更した方向検証枠を生成するプロセスを示すフロー・チャートである。 図１９Ｂは、図１９および図１９Ａと併せて、図１８Ａの変更した方向検証枠を生成するプロセスを示すフロー・チャートである。

本発明について述べる前に、いくつかの導入概念および用語について説明する。本明細書において用いる場合、「磁場検知エレメント」という用語は、磁場を検知することができる様々な種類の電子エレメントを記述するために用いられる。磁場検知エレメントは、ホール効果エレメント、磁気抵抗エレメント、または磁気トランジスタ(magnetotransistor)とすることができるが、これらに限定されるのではない。周知のように、ホール効果エレメントには異なる種類、例えば、平面ホール・エレメント、垂直ホール・エレメント、円形ホール・エレメントがある。また、周知のように、磁気抵抗エレメントには異なる種類、例えば、異方性磁気抵抗（ＡＭＲ）エレメント、巨大磁気抵抗（ＧＭＲ）エレメント、トンネリング磁気抵抗（ＴＭＲ）エレメント、アンチモン化インジウム（ＩｎＳｂ）エレメント、および磁気トンネル接合（ＭＴＪ）エレメントがある。

周知のように、前述の磁場検知エレメントの一部は、磁場検知エレメントを支持する基板に対して平行に、最大感度の軸を有することが多く、前述の磁場検知エレメントの他のものは、磁場検知エレメントを支持する基板に対して垂直に最大感度の軸を有することが多い。具体的には、全部ではないが、多くの種類の磁気抵抗エレメントは基板に対して平行に最大感度の軸を有することが多く、全部ではないが、多くの種類のホール・エレメントは、基板に対して垂直に感度の軸を有することが多い。

本明細書において用いる場合、「磁場センサ」という用語は、磁場検知エレメントを含む回路を記述するために用いられる。磁場センサは、種々の用途において用いられ、電流搬送導体によって搬送される電流によって発生する磁場を検知する電流センサ、強磁性体または磁性体の物体の近接を検知する磁気スイッチまたは近接検出器、通過する強磁性体の物品、例えば、強磁性体のギアのリング・マグネットまたは歯の磁気ドメインを検知する回転検出器（回転センサまたは動きセンサ）、ならびに磁場の磁場密度を検知する磁場センサが含まれるが、これらに限定されるのではない。しかしながら、本明細書において記載する回路および技法は、物体の動きを検出することができるあらゆる磁場センサ、即ち、あらゆる動きセンサにも適用される。

本明細書において用いる場合、「回転振動」という用語は、回転軸を中心とする物体の前後の回転を意味する。この物体は、通常動作において回転軸を中心に単一方向に回転するように構成されている。本明細書において用いる場合、「並進振動」という用語は、物体の並進、および／または概略的に回転軸に対して垂直な方向にこの物体によって生成された磁場を検出するために用いられる磁場センサの並進を意味する。尚、回転振動および並進振動は双方共、磁場センサに信号を生成させることができることは、認められてしかるべきである。

図１を参照すると、動きセンサの一例１０２は、３つの磁場センサ１０４ａ〜１０４ｃを含み、各々、回転するギア１００の通過する歯、具体的には、回転ギア１００の歯に応答して、それぞれの磁場検知エレメント信号を生成するように構成されている。回転ギア１００の歯１００ａは、一例に過ぎない。また、動きセンサ１０２は、右チャネル増幅器１０６および左チャネル増幅器１２２も含む。「右」および「左」という用語は、任意の識別子であり、右チャネルおよび左チャネルに寄与する磁場検知エレメントの異なる物理的位置を示す。

動きセンサ１０２は、オフセットおよび利得調節回路１０８、１２４を含むことができる。オフセットおよび利得調節回路１０８、１２４は、望ましくないＤＣオフセットを除去し、増幅器１０６、１２２によってそれぞれ供給される信号１０６ａ、１２２ａに対して調節可能な利得を与える。オフセットおよび利得調節回路１０８、１２４は、それぞれ、R_DIFF信号１０８ａおよびL_DIFF信号１２４ａを生成する。代替実施形態の中には、動きセンサ１０２がオフセット回路のみまたは利得調節回路のみを含む場合もある。

オフセットおよび利得調節回路１０８、１２４について、ここでは詳しく説明しない。しかしながら、オフセットおよび利得調節回路１０８、１２４は、２００６年１１月２１日に発行された米国特許第７，１３８，７９３号に記載されている形式とすることができる。この特許は、本発明の譲受人に譲渡されている。

R_DIFF信号１０８ａおよびL_DIFF信号１２４ａを、ここでは、磁場信号と呼び、磁場検知エレメント１０４ａ〜１０４ｃによって検知される磁場に応答する。R_DIFF信号１０８ａは、磁場検知エレメント１０４ａ、１０４ｂが受ける磁場を表し、L_DIFF信号１２４ａは、磁場検知エレメント１０４ｂ、１０４ｃが受ける磁場を表す。

動きセンサ１０２は、アナログ／ディジタル変換器（ＡＤＣ）１１０を含むことができる。 アナログ／ディジタル変換器１１０は、R_DIFF信号１０８ａを受け取るように結合され、右チャネル・ディジタルDIFF信号R_DDIFF１１０ａを生成するように構成されている。他のアナログ／ディジタル変換器（ＡＤＣ）１２６が、L_DIFF信号１２４ａを受け取るように結合され、左チャネル・ディジタルDIFF信号L_DDIFF１２６ａを生成するように構成されている。R_DDIFF信号１１０ａおよびL_DDIFF信号１２６ａも、ここでは、磁場信号と呼ぶ。

動きセンサ１０２は、第１状態プロセッサ１１２を含むことができる。第１状態プロセッサ１１２は、R_DDIFF信号１１０ａを受け取るように結合され、R_DDIFF信号１１０ａと関連のある複数の状態を示す右チャネル状態信号R_STATE_SMを含む、複数の信号を生成するように構成されている。ここで、各状態は、R_DDIFF信号１１０ａがそれぞれの時間期間中に収まる信号値の範囲を示す。

また、第１状態プロセッサ１１２は、R_POSCOMP信号１１２ａも生成するように構成されている。R_POSCOMP信号１１２ａは、以下の論述から、R_STATE_SM信号の所定の状態に従う状態遷移を有する２状態信号であることが理解されよう。

同様に、動きセンサ１０２は、第２状態プロセッサ１２８を含むことができる。第２状態プロセッサ１２８は、L_DDIFF信号１２６ａを受け取るように結合され、L_DDIFF信号１２６ａと関連のある複数の状態を示す左チャネル状態信号L_STATE_SMを含む複数の信号を生成するように構成されている。ここで、各状態は、それぞれの時間期間中にL_DDIFF信号１２６ａが収まる信号値の範囲を示す。

また、第２状態プロセッサ１２８は、L_POSCOMP信号１２８ａも生成するように構成されている。L_POSCOMP信号１２８ａは、以下の論述から、L_STATE_SM信号の所定の状態に従う状態遷移を有する２状態信号であることが理解されよう。

信号状態については、以下で図２、図３、図７、および図８と関連付けて更に詳しく説明する。

また、状態プロセッサ１１２、１２８は、それぞれ、R_STATE_PEAK信号およびL_STATE_PEAK信号を生成するように構成されている。これらについては、以下で図１７と関連付けて更に説明するが、R_STATE_SMおよびL_STATE_SM信号に類似するが、状態間における望ましくない低減されたチャター(chatter)の量を有する。

また、状態プロセッサ１１２、１２８は、それぞれ、R_PPEAK信号およびL_PPEAK信号を生成するように構成されている。これらについては、図２と関連付けて以下で更に説明するが、それぞれ、R_DDIFF信号およびL_DDIFF信号の正のピークの大きさを示す信号である。

また、状態プロセッサ１１２、１２８は、それぞれ、R_NPEAK信号およびL_NPEAK信号を生成するように構成されている。これらについては、図２と関連付けて以下で更に説明するが、それぞれ、R_DDIFF信号およびL_DDIFF信号の負のピークの大きさを示す信号である。

また、状態プロセッサ１１２、１２８は、それぞれ、R_POSCOMP_PK信号およびL_POSCOMP_PK信号を生成するように構成されている。これらについては、図７Ａ、図９Ａ、および図１０と関連付けて更に説明するが、R_POSCOMP信号およびL_POSCOMP１１２ａ、１２８ａに類似するが、異なるタイミングを有する信号である。

動きセンサ１０２は、振動プロセッサ１１６を含むことができる。振動プロセッサ１１６は、R_POSCOMP信号１１２ａ、L_POSCOMP信号１２８ａ、R_STATE_SM信号、L_STATE_SM信号、R_STATE_PEAK信号、L_STATE_PEAK信号、R_PPEAK信号、L_PPEAK信号、R_NPEAK信号、L_NPEAK信号、R_POSCOMP_PK信号、およびL_POSCOMP_PK信号を受け取るように結合されている。

また、振動プロセッサ１１６は、右および左チャネル自動利得制御信号１１４ｄ、１１４ｆの値をそれぞれ表す、R_AGC信号１１４ａおよびL_AGC信号１１４ｂを受け取るように結合されている。振動プロセッサ１１６は、１つ以上のFLAG信号（二進インディケータ）１１６ａ、および振幅差フラグ信号(AMP_DIFF_FLAG信号）１１６ｂを生成するように構成されており、これらの各々は、物体１００の振動を示すこと、または物体１００に振動がないことを示すことができる。

実施形態の中には、振動プロセッサ１１６が２つ以上の振動サブプロセッサを含むことができる場合もある。振動サブプロセッサについては、図３と関連付けて以下で説明するが、その各々は、振動を検出することができ、FLAG信号１１６ａ、１１６ｂに寄与することができる。例えば、各FLAG信号は、１つ以上の振動ビットに寄与することができ、各振動ビットは振動を示す。振動プロセッサ１１６については、図３、図５〜図５Ｂ、および図９〜図１６Ａと関連付けて以下で更に詳しく説明する。

また、動きセンサ１０２は、自動オフセット調節（ＡＯＡ）プロセッサ１１４を自動利得制御（ＡＧＣ）プロセッサ１１４と共に含むことができる。ここでは、これらを纏めて、ＡＯＡ／ＡＧＣプロセッサ１１４と呼ぶ。ＡＯＡ／ＡＧＣプロセッサ１１４は、R_DDIFF信号１１０ａ、L_DDIFF信号１２６ａ、および振幅差フラグ信号AMP_DIFF_FLAG１１６ｂを受け取るように結合されている。ＡＯＡ／ＡＧＣプロセッサ１１４は、オフセットおよび利得調節モジュール１０８、１２４の利得およびオフセットを制御するために、それぞれ、右および左チャネル利得制御信号１１４ｄ、１１４ｆ、ならびに、それぞれ、右および左チャネル・オフセット制御信号１１４ｃ、１１４ｅを生成するように構成されている。また、ＡＯＡ／ＡＧＣプロセッサ１１４は、それぞれ、信号R_AGCおよびL_AGC１１４ａ、１１４ｂを生成するように構成されている。これらは、それぞれ、利得制御信号１１４ｄ、１１４ｆを表す信号である。代替実施形態の中には、ＡＯＡ／ＡＧＣプロセッサ１１４が、代わりに、ＡＯＡプロセッサまたはＡＧＣプロセッサのみである場合もある。

動きセンサ１０２は、出力プロトコル・プロセッサ１１８を含むことができる。出力プロトコル・プロセッサ１１８は、R_POSCOMP信号１１２ａ、L_POSCOMP信号１２８ａ、およびFLAG信号１１６ａを受け取るように構成されている。出力プロトコル・プロセッサ１１８は、ギア１００の動き(回転）を示し、更に磁場検知エレメント１０４ａ〜１０４ｃおよび／またはギア１０２の１つ以上の振動を示す動き信号１１８ａを生成するように構成されている。

出力プロトコル・プロセッサ１１８は、R_POSCOMP信号１１２ａ、L_POSCOMP信号１２８ａ、およびFLAG信号１１６ａを処理して動き信号１１８ａを生成するように構成されている方向検証プロセッサ(direction validation processor)１２０を含むことができる。

実施形態の中には、動き信号１１８ａが、ギア１００の回転速度に関する周波数と、ギア１００の回転方向を示す２つのパルス幅から選択した１つとを有する１ビット・ディジタル信号である場合もある。実施形態の中には、FLAG信号１１６ａが振動を示すときに動き信号１１８ａが無効にされる(blanked)（即ち、インアクティブになる）場合もある。実施形態の中には、動きセンサ１０２に最初に電力を投入したときに、有効時間まで動き信号１１８ａが無効にされ（またそうでなければ回転方向を示さない）、その後アクティブになる場合もある。有効時間の識別については、図１８、図１８Ａ、および図１９〜図１９Ｂと関連付けて以下で説明する。しかしながら、他の実施形態では、動き信号１１８ａはギア１００の回転の態様(aspect)を他の方法で示すことができ、前述した振動を他の方法で表すこともできる。

プロトコルが異なる出力信号の例が、２００８年７月３１日に出願された米国特許出願第１２，１８３，３６７号、２００４年１１月９日に発行された米国特許第６，８１５，９４４号、および２００６年４月１１日に発行された米国特許第７，０２６，８０８号に記載されている。

実施形態の中には、動きセンサ１０２が、先に説明した種々のプロセッサおよびモジュール、ならびに以下で説明する種々のプロセスを実現するように構成されている、電子素子、例えば、ゲートを有するカスタム電子デバイスで構成される場合もある。他の実施形態の中には、動きセンサ１０２が、中央演算装置１３２およびメモリ１３０（コンピュータ読み取り可能記憶媒体）、例えば、プログラム・メモリで構成された構造を有し、先に説明した種々のプロセッサおよびモジュール、ならびに以下で説明する種々のプロセスを実現するように構成されている場合もある。

これより図２を参照すると、状態プロセッサ１５０は、図１の状態プロセッサ１１２、１２８のそれぞれと同一または同様とすることができるが、ここでは、図１の左または右チャネルの一方のみについて示されている。状態プロセッサ１５０は、DDIFF信号１５２を受け取るように結合されている。DDIFF信号１５２は、図１のR_DDIFF信号１１０ａまたはL_DDIFF信号１２６ａと同一または同様とすることができる。図２では、状態プロセッサ１５０は右および左チャネルで同一とすることができるので、右および左チャネルの指示（ＲおよびＬ）は省略されている。

実施形態の中には、状態プロセッサ１５０が内挿補間およびフィルタリング・モジュール１５４を含むことができる場合もある。このモジュール１５４は、DDIFF信号１５２を受け取るように結合され、内挿補間ディジタルDIFF信号（IDDIFF)１５４ａを生成するように構成されている。この内挿補間およびフィルタリングは、種々の方法で実行し、DDIFF信号１５２よりも分解能およびサンプリング・レートが高いIDDIFF信号１５４ａを得ることができる。実施形態の中には、DDIFF信号１５２が、毎秒３００，０００サンプルのサンプル・レートを有し、各サンプルが９ビット・ワードである場合もある。実施形態の中には、IDDIFF信号１５４ａが、毎秒約２７０万サンプル（DDIFFのレートの９倍）のサンプル・レートを有し、各サンプルが９ビット・ワードである場合もある。

実施形態の中には、補間およびフィルタ・モジュール１５４が、

という伝達関数について、段１−ｚ^−９、１−ｚ^−９、×９、１／（１−ｚ^−１）、１／（１−ｚ^−１）、および１／８１を有する、６段縦続積分櫛形（ＣＩＣ：cascaded integrator comb）（二次ＣＩＣ）内挿補間フィルタを実行する場合もある。

また、他の種類の内挿補間およびフィルタ・モジュール、例えば、線形内挿補間フィルタ、二次内挿補間フィルタ、または指数内挿補間フィルタも用いることができる。

状態プロセッサ１５０は、PPEAKレジスタ１５８（実施形態の中には、カウンタとすることができる場合もある）を含む。PPEAKレジスタ１５８は、第１論理回路１５６の制御の下で、カウントを保持すること、あるいはカウントを増やすまたは減らすことができる。第１論理回路１５６は、POSCOMP信号１８２ａ（図１のR_POSCOMP信号１１２ａまたはL_POSCOMP信号１２８ａと同一または同様とすることができる）、および比較器１６４が生成する比較器出力信号１６４ａに応答する。PPEAKレジスタ１５８は、IDDIFF信号１５４ａの正のピークを追跡するPPEAK信号１５８ａに寄与する値を保持する。

同様に、状態プロセッサ１５０は、NPEAKレジスタ１６０（実施形態の中には、カウンタとすることができる場合もある）も含む。NPEAKレジスタ１６０は、第２論理回路１６２の制御の下で、カウントを保持すること、あるいはカウントを増やすまたは減らすことができる。第２論理回路１６２は、POSCOMP信号１８２ａに、および比較器１６６が生成する比較器出力信号１６６ａに応答する。NPEAKレジスタ１６０は、IDDIFF信号１５４ａの負のピークを追跡するNPEAK信号１６０ａに寄与する値を保持する。比較器１６４、１６６は、ディジタル信号を受け取るように結合され、ディジタル出力信号を生成するように構成されているディジタル比較器である。

PPEAK信号１５８ａおよびNPEAK信号１６０ａの生成については、図７と関連付けて以下で更に説明する。しかしながら、ここでは、PPEAK信号１５８ａおよびNPEAK信号１６０ａは通常はＤＣディジタル信号であり、PPEAK信号１５８ａとNPEAK信号１６０ａとの間の差が、IDDIFF信号１５４ａのピーク−ピーク振幅を表すことを言えば十分である。

また、状態プロセッサ１５０は、PPEAK信号１５８ａおよびNPEAK信号１６０ａを受け取るように結合されているディジタル閾値生成器１６８も含むことができる。STATE FLAG信号１８０ａの制御の下で、ディジタル閾値生成器１６８は、IDDIFF信号１５４ａのピーク−ピーク振幅から決定された割合とした、選択閾値信号１６８ａ、１６８ｂを生成するように構成されている。例えば、１つの時間期間では、閾値信号１６８ａ、１６８ｂは、それぞれ、IDDIFF信号１５４ａのピーク−ピーク振幅のほぼ３１．２５％および３７．５０％とすることができる。

２つの閾値信号１６８ａ、１６８ｂ（THRESH_AおよびTHRESH_Bとも呼ぶ）は、それぞれ、ディジタル比較器である比較器１７２、１７０によって受け取られる。また、比較器１７０、１７２はIDDIFF信号１５４ａを受け取るようにも結合されている。比較器１７０は、COMP_B比較信号１７０ａを生成するように構成されており、比較器１７２は、COMP_A比較信号１７２ａを生成するように構成されている。尚、比較器１７０、１７２は枠比較器(frame comparator)として動作し、信号１７０ａ、１７２ａから、IDDIFF信号１５４ａが閾値THRESH_A１６８ａとTHRESH_B１６８ｂとの間にあるか否か推論することができることは認められよう。

THRESH_AおよびTHRESH_B信号１６８ａ、１６８ｂは、１６対の値１８０ｂの内１つとなるように選択された１対のディジタル値を表す。したがって、いずれの時点においても、比較器１７０、１７２は、１６の値の範囲１８０ｂの内どれにIDDIFF信号１５４ａが存在するか特定することができる。範囲１８０ｂは、ここでは、IDDIFF信号１５４ａの状態（または、対応するDIFFまたはDDIFF信号の状態）とも言う。

また、状態プロセッサ１５０は、COMP_AおよびCOMP_B信号１７２ａ、１７０ａをそれぞれ受け取るように結合されている状態ロジック・モジュール１７４も含むことができる。状態ロジック・モジュール１７４については、図７および図８と関連付けて以下で更に詳しく説明する。しかしながら、ここでは、状態ロジック・モジュール１７４が、前述のCOMP_AおよびCOMP_B信号１７２ａ、１７０ａと関連のある状態情報をデコードして、４ビットSTATE_SM信号１７４ａを供給することを言えば十分であろう。STATE_SM信号１７４ａは、IDDIFF信号１５４ａが進む状態、即ち、範囲を示す。

状態ロジック・モジュール１７４は、STATE_SMレジスタ１８８に結合されている状態ロジック・プロセッサ１８６を含むことができる。STATE_SMレジスタ１８８は、STATE_SM信号１７４ａの値を保持する（例えば、一度に１つの値、累進的に）ように構成されている。

また、状態プロセッサ１５０は、STATE_SM信号１７４ａおよびPOSCOMP_PK信号１７８を受け取るように結合されている状態ピーク・ロジック・モジュール１７６も含むことができる。これについては、図７、図７Ａ、図９、図９Ａ、および図１０と関連付けて以下で更に詳しく説明する。状態ピーク・ロジック・モジュール１７６は、STATE_PEAK信号１７６ａを生成するように構成されている。STATE_PEAK信号１７６ａは、STATE_SM信号１７４ａと同様であるが、遷移誤差（チャター）が少ない遷移を有する。遷移誤差については、図７および図７Ａと関連付けて以下で更に詳しく説明する。

状態ピーク・ロジック・モジュール１７６は、STATE_PEAK信号１７６ａの値を保持するように構成されている、STATE_PEAKレジスタ１９２に結合されている状態ピーク・ロジック・プロセッサ１９０を含むことができる。

また、状態プロセッサ１５０は、STATE_SM信号１７４ａを受け取るように結合されている４：１６デコーダ１８０も含むことができる。この４：１６デコーダ１８０は、１６個の制御信号、即ち、図示のようなSTATE FLAG１８０ａの内１つを供給するように構成されている。これらのフラグのそれぞれは、複数の振幅範囲１８０ｂの中から特定の振幅範囲を示す。振幅範囲１８０ｂは、IDDIFF信号１５４ａ信号のピーク−ピーク範囲の割合として表される。

特定の振幅範囲１８０ｂが示されているが、振幅範囲は、図示のもとのとは異なることもでき、線形に構成される必要はないことは言うまでもない。

また、状態プロセッサ１５０はデコーダ１８２も含むことができる。デコーダ１８２は、STATE_SM信号１７４ａを受け取るように結合され、STATE_SM信号１７４ａ内部における状態遷移の内特定の状態遷移の時点において遷移を有するPOSCOMP信号１８２ａを生成するように構成されている。

また、状態プロセッサ１５０は、クロック生成回路１８４も含むことができる。クロック生成回路１８４は、状態ロジック・モジュールおよび状態プロセッサ１５０の中にある他のプロセッサおよびモジュールをクロック駆動するために、クロック信号ＣＬＫ１８４ａを供給する。

これより図３を参照する。振動プロセッサ２００は、図１の振動プロセッサ１１６と同一または同様とすることができる。振動プロセッサ２００は、図１と関連付けて先に説明したように、図１の動きセンサ１０２の右および左チャネルから多くの信号を受け取るように結合されている。振動プロセッサ２００は、種々の入力信号を処理し、複数のフラグ信号を生成するように構成されている。これらのフラグ信号は１ビットの２状態信号とすることができる。

具体的には、振動プロセッサ２００は、チャネル振幅差プロセッサ２０２を含むことができる。チャネル振幅差プロセッサ２０２は、図１の右および左利得制御信号１１４ｄ、１１４ｆを表す信号R_AGCおよびL_AGCを受け取るように構成されており、更に、図１のR_DDIFF信号１１０ａおよびL_DDIFF信号１２６ａを受け取るように結合されている。チャネル振幅差プロセッサ２０２は、右および左利得制御信号１１４ｄ、１１４ｆが所定量を超えて異なることを表すAMP_DIFF_FLAG信号を生成するように構成されており、これらの信号は、図１の物体１００の振動を表すのに役立つ。チャネル振幅差プロセッサ２０２の動作については、図５〜図５Ｂと関連付けて以下で更に詳しく説明する。

また、振動プロセッサ２００は、右および左変曲プロセッサ２０４、２０６もそれぞれ含むことができる。右変曲プロセッサ２０４は、図１のR_STATE_SM信号（図２のSTATE_SM信号１７４ａも参照のこと）、および図１のR_STATE_PEAK信号（図２のSTATE_PEAK信号１７６ａも参照のこと）を受け取るように結合されている。右変曲プロセッサ２０４は、図１の物体１００の方向変化を示すR_INFLECTION_FLAG信号を生成するように構成されており、更に図１のR_POSCOMP_PK信号も生成するように構成されている（図２のPOSCOMP_PK信号も参照のこと）。

左変曲プロセッサ２０６は、図１のL_STATE_SM信号（図２のSTATE_SM信号１７４ａも参照のこと）、および図１のL_STATE_PEAK信号（図２のSTATE_PEAK信号１７６ａも参照のこと）を受け取るように結合されている。左変曲プロセッサ２０６は、図１の物体１００の方向変化を示すL_INFLECTION_FLAG信号を生成するように構成されており、更に図１のL_POSCOMP_PK信号も生成するように構成されている（図２のPOSCOMP_PK信号１７８も参照のこと）。

R_POSCOMP_PK信号およびL_POSCOMP_PK信号の生成については、図７、図７Ａ、および図１０と関連付けて以下で更に詳しく説明する。変曲プロセッサ２０４、２０６の動作については、図９、図９Ａ、および図１０と関連付けて以下で更に説明する。

また、振動プロセッサ２００は、方向変更プロセッサ２０８も含むことができる。方向変更プロセッサ２０８は、図１のR_POSCOMP信号１１２ａおよびL_POSCOMP信号１２８ａを受け取るように結合されている（図２のPOSCOMP信号１８２ａも参照のこと）。方向変更プロセッサ２０８は、図１の物体１００の方向変化を示すDIR_CHANGE_FLAG信号を生成するように構成されている。方向変更プロセッサ２０８の動作については、図１１と関連付けて以下で更に説明する。

また、振動プロセッサ２００は、方向変化＿ＰＫプロセッサ２１０も含むことができる。方向変化＿ＰＫプロセッサ２１０は、図１のR_POSCOMP_PK信号およびL_POSCOMP_PK信号を受け取るように結合されている（図２のPOSCOMP_PK信号１７８および右変曲プロセッサ２０４によって生成されたR_POSCOMP_PK信号、ならびに図３の左変曲プロセッサ２０６によって生成されたL_POSCOMP_PK信号も参照のこと）。方向変化＿ＰＫプロセッサ２１０は、図１の物体１００の方向変化を示すDIR_CHANGE_PK_FLAG信号を生成するように構成されている。方向変化＿ＰＫプロセッサ２１０の動作については、図１２と関連付けて以下で更に説明する。

また、振動プロセッサ２００は、方向変化＿ＲＭ（継続モード）プロセッサ２１２も含むことができる。方向変化＿ＲＭプロセッサ２１２は、R_POSCOMP信号、L_POSCOMP信号、R_POSCOMP_PK信号、およびL_POSCOMP_PK信号を受け取るように結合されている。方向変化＿ＲＭプロセッサ２１２は、図１の物体１００の方向変化を示すDIR_CHANGE_RM_FLAG信号を生成するように構成されている。方向変化＿ＲＭプロセッサ２１２の動作については、図１３と関連付けて以下で更に説明する。

また、振動プロセッサ２００は、信号位相プロセッサ２１４も含むことができる。信号位相プロセッサ２１４は、図１のR_POSCOMP_PK信号、L_POSCOMP_PK信号、R_STATE_PK信号、L_STATE_PK信号、R_STATE_SM信号、およびL_STATE_SM信号を受け取るように結合されている（図２のSTATE_PEAK信号１７６ａおよびSTATE_SM信号１７４ａも参照のこと）。信号位相プロセッサ２１４は、右および左チャネルの信号の位相が近づき過ぎていることを示す、したがって図１の物体の振動を示すTOO_CLOSE_FLAG信号を生成するように構成されている。信号位相プロセッサ２１４の動作については、図１４と関連付けて以下で更に説明する。

また、振動プロセッサ２００は、右および左ピーク更新ジャンプ・プロセッサ２１６、２１８もそれぞれ含むことができる。右ピーク更新ジャンプ・プロセッサ２１６は、図１のR_PPEAK信号およびR_NPEAK信号を受け取るように結合されている（図２のPPEAKおよびNPEAK信号１５８ａ、１６０ａも参照のこと）。左ピーク更新ジャンプ・プロセッサ２１８は、図１のL_PPEAK信号およびL_NPEAK信号を受け取るように結合されている（図２のPPEAKおよびNPEAK信号１５８ａ、１６０ａもそれぞれ参照のこと）。右ピーク更新ジャンプ・プロセッサ２１６は、右チャネル磁場信号の振幅が増大して大き過ぎることを示すR_PEAK_CLAMP_FLAG信号、および右チャネル磁場信号の振幅が小さすぎることを示すR_PEAK_IN_FLAG信号を生成するように構成されている。左ピーク更新ジャンプ・プロセッサ２１８は、左チャネル磁場信号の振幅が増大して大き過ぎることを示すL_PEAK_CLAMP_FLAG信号、および左チャネル磁場信号の振幅が小さすぎることを示すL_PEAK_IN_FLAG信号を生成するように構成されている。ピーク更新ジャンプ・プロセッサ２１６、２１８の動作については、図１５と関連付けて以下で更に説明する。

また、振動プロセッサ２００は、右および左POSCOMP検証プロセッサ２２０、２２２もそれぞれ含むことができる。右および左POSCOMP検証プロセッサ２２０、２２２は、種々の入力信号を受け取るように結合されている。これは、図１６と関連付けた以下の論述から明らかになろう。右POSCOMP検証プロセッサ２２０は、適正なR_POSCOMP信号を示すR_POSCOMP_OK_FLAG信号を生成するように構成されている。左POSCOMP検証プロセッサ２２２は、適正なL_POSCOMP信号を示すL_POSCOMP_OK_FLAG信号を生成するように構成されている。POSCOMP検証プロセッサ２２０、２２２の動作については、図１６と関連付けて以下で更に説明する。

また、振動プロセッサ２００は、右および左POSCOMP_PK検証プロセッサ２２４、２２６もそれぞれ含むことができる。右および左POSCOMP_PK検証プロセッサ２２４、２２６は、種々の入力信号を受け取るように結合されている。これは、図１６Ａと関連付けた以下の論述から明らかになろう。右POSCOMP_PK検証プロセッサ２２４は、適正なR_POSCOMP_PK信号を示すR_POSCOMP_PK_OK_FLAG信号を生成するように構成されている。左POSCOMP_PK検証プロセッサ２２６は、適正なL_POSCOMP_PK信号を示すL_POSCOMP_PK_OK_FLAG信号を生成するように構成されている。POSCOMP_PK検証プロセッサ２２４、２２６の動作については、図１６Ａと関連付けて以下で更に説明する。

尚、図４、図５、図６、図１０〜図１７、および図１９は、図１の動きセンサ１０２において実現され、以下で検討する技法に対応するフローチャートを示すことは認められてしかるべきである。矩形のエレメント（図４におけるエレメント２５６によって代表される）は、ここでは「処理ブロック」と呼ばれ、コンピュータ・ソフトウェア命令、または命令の集合体を表す。菱形のエレメント（図４におけるエレメント２６０によって代表される）は、ここでは「判断ブロック」と呼ばれ、処理ブロックによって表されたコンピュータ・ソフトウェア命令の実行に影響を及ぼすコンピュータ・ソフトウェア命令、または命令の集合体を表す。

あるいは、処理および判断ブロックは、ディジタル信号プロセッサ回路または特定用途集積回路（ＡＳＩＣ）のような、機能的に同等な回路によって実行されるステップを表す。流れ図は、いずれの特定のプログラミング言語の構成規則(syntax)を図示するのではない。むしろ、流れ図は、当業者が回路を製作するため、または特定の装置に必要とされる処理を実行するコンピュータ・ソフトウェアを生成するために必要な機能的情報を図示する。尚、ループおよび変数の初期化、一時変数の使用というような、多くの慣例的なプログラム・エレメントは示されていないことを注記しておく。本明細書において特に示されない限り、記述するブロックの特定のシーケンスは例示に過ぎず、本発明の主旨から逸脱することなく様々に変更可能であることは、当業者には認められよう。つまり、特段述べられていなければ、以下で説明するブロックは順序が決まっておらず、可能であれば、これらのステップは便利な順序または望ましい順序であればいずれでも実行できることを意味する。

図４、図５、および図６は、図１のＡＯＡ／ＡＧＣプロセッサ１１４、振動プロセッサ１１６、ならびにオフセットおよび利得調節モジュール１０８、１２４と関連のあるプロセスを示す。

これより図４を参照すると、プロセス２５０は、最初に電力を図１の動きセンサ１０２に印加した後に開始することができ、ここでは、ＢＵＲＰ動作モードと呼ぶ。プロセス２５０は、右または左チャネルの一方のみに注目する。プロセス２５０は、右および左チャネル双方に、直列または並列のいずれでも適用できることは言うまでもない。

プロセス２５０は、ブロック２５２において開始し、ここで目標枠を確定する。特定的な一実施形態では、約５０最下位ビット（ＬＳＢ）の目標枠を選択し、この目標枠は、DDIFF信号が取ることができる値の動作範囲の中央付近に中心が置かれる（図１のR_DDIFF信号１１０ａおよび／またはL_DDIFF信号１２６ａ）。特定的な一実施形態では、DDIFF信号は９ビットを有し、つまりDDIFF信号の全範囲は５１１最下位ビットとなる。ＢＵＲＰ動作モードの間、それぞれのDDIFF信号がＡＯＡ／ＡＧＣプロセッサ１１４（図１）ならびにオフセットおよび利得調節モジュール１０８、１２４（図１）の動作によって動かされ、目標枠内における動作範囲の中心付近に来るようにすることが望ましい。

DDIFF信号が目標枠内にない場合、ブロック２５６において、図１のＡＯＡプロセッサ１１４の動作によってＡＯＡ(即ち、ＤＩＦＦ信号のオフセット）を調節する。実施形態の中には、ブロック２５６において、図１のオフセット制御信号１１４ｃ、１１４ｅの一方または双方を、DDIFF信号が目標枠からどれだけ離れているかに応じることができるカウント数だけ、例えば、１カウントだけ調節し、DDIFF信号を目標枠に向けて強制的に動かす。

ブロック２６０は、約３３ミリ秒の待機期間２５８の間に現れる。ブロック２６０において、DDIFF信号を検査して、待機期間におけるいずれかの時点でDDIFF信号が目標枠に入ったか否か確認する。DDIFF信号が、待機期間２５８におけるいずれかの時点で、目標枠に入った場合、プロセス２５０は終了する。

ブロック２６０において、DDIFF信号が待機期間２５８の間に目標枠に入らなかった場合、プロセスはブロック２６２に進み、ＡＯＡ（自動オフセット調節）が調節範囲の終端にあるか否か確認する。ＡＯＡがその調節範囲の終端にない場合、プロセスはブロック２５６に戻る。

ブロック２６２において、ＡＯＡがその調節範囲の終端にある場合、プロセスは代わりにブロック２６４に進む。

ブロック２６４において、目標枠を約３２０最下位ビットに広げる。この目標枠は、DDIFF信号の値の動作範囲の中央付近に中心が置かれる。

ブロック２６６において、DDIFF信号が新たな目標枠内にあるか否か判断する。DDIFF信号が新たな目標枠内にある場合、本プロセスは終了する。DDIFF信号が新たな目標枠内にない場合、本プロセスはブロック２６８に進み、ここで、ＡＯＡの代わりにＡＧＣを調節して、DDIFF信号を新たな目標枠に向けて動かす。実施形態の中には、ブロック２６８において、図１の利得制御信号１１４ｄ、１１４ｆの一方または双方を、DDIFF信号が目標枠からどれだけ離れているかに応じることができるカウント数だけ、例えば、１カウントだけ調節し、DDIFF信号を新たな目標枠に向かって強制的に動かす場合もある。

ブロック２７２は、約３３ミリ秒の待機期間２７０の間に現れる。ブロック２７２において、DDIFF信号を検査して、待機期間２７０におけるいずれかの時点で、DDIFF信号が目標枠に入ったか否か確認する。DDIFF信号が、待機期間２７０におけるいずれかの時点で、目標枠に入った場合、プロセス２５０は終了する。

ブロック２７２において、DDIFF信号が待機期間２７０の間に目標枠に入らなかった場合、プロセスはブロック２７４に進む。ここで、ＡＧＣがその調節範囲の終端にあるか否か確認する。ＡＧＣがその調節範囲の終端にない場合、プロセス２５０はブロック２６８に戻る。ブロック２７４において、ＡＧＣがその調節範囲の終端にある場合、プロセス２５０は終了する。

これより図５を参照すると、図４と関連付けて先に説明したＢＵＲＰ動作モードの後、ＡＧＣおよびＡＯＡは、較正モードおよび対応するプロセス３００に入る。プロセス３００は、ブロック３０２において開始し、ここで、約３２０最下位ビットの学習枠を選択する。学習枠は、DDIFF信号の最大範囲の中心に置かれ、実施形態の中には、５１１最下位ビット範囲に対して９ビットを有する場合もある。

プロセス３００は、ブロック３０４に進み、ここでDDIFF信号が、図４のＢＵＲＰモードの後に第１信号ピークに既に達したか否か判定を行う。第１ピークは、種々の方法で確認することができる。特定的な一実施形態では、第１ピークは、DDIFF信号が学習枠の上限および学習枠の下限双方と交差した時点において確認される。

本質的に、ブロック３０４において、DDIFF信号が正および負の限度双方を一旦交差しただけで、DDIFF信号は、学習枠を超えた正および負双方の偏位(excursion)を有したことになり、DDIFF信号を範囲内に持って行くために、学習枠は利得調節を必要とする。これらの規準(criteria)を用いて、利得調節が第１信号ピークに対して行われる。

図４のＢＵＲＰモードの後にDDIFF信号がなおも第１ピーク以内にある場合、プロセスはブロック３２４に進み、ここで図１の右および左チャネルの利得制御信号１１４ｄ、１１４ｆのＡＧＣカウントが、３よりも大きく異なるか否か判定を行う。ＡＧＣカウントが３よりも大きく異なる場合、本プロセスはブロック３２６に進み、図１および図３のAMP_DIFF_FLAG信号をセットする。

ブロック３２８において、利得が高い方のチャネルのＡＧＣカウントを、利得が低い方のチャネルのＡＧＣカウントに向けて減少させる。この調節の理由は、図５Ａおよび図５Ｂと関連付けた以下の論述から一層明白となろう。実施形態の中には、ブロック３２８において、利得が高い方のチャネルのＡＧＣカウントを、利得が低い方のチャネルのＡＧＣカウントに等しくなるように減少させる場合もある。他の実施形態では、利得が高い方のチャネルのＡＧＣカウントを、利得が低い方のチャネルの所定カウント、例えば、３以内になるように減少させる場合もある。

ブロック３３０において、AMP_DIFF_FLAG信号をクリアする。

ブロック３２４において、２つのチャネルのＡＧＣカウントが３よりも大きく異ならない場合、本プロセスはブロック３０６に進む。ブロック３０４において、DDIFF信号がその第１ピークよりも後ろにある場合も、プロセス３００はブロック３０６に進む。

残りのブロックでは、右または左チャネルのみについて論ずるが、前述のように、本ロジックは並列または直列に双方のチャネルに適用することができる。

ブロック３０６において、DDIFF信号が学習枠の上限よりも高い場合または学習枠の下限よりも低い場合、DDIFFは大きすぎる（利得が高すぎる）ので、本プロセスはブロック３０８に進み、ここでＡＧＣカウント（例えば、図１のそれぞれの利得制御信号１１４ｄまたは１１４ｆのＡＧＣカウント）を減少させる。

ブロック３１０において、ＡＯＡ、即ち、オフセット制御信号（例えば、図１のそれぞれのオフセット制御信号１１４ｃまたは１１４ｅの）を、ブロック３０８のＡＧＣ調節に応じた量だけ調節することができる。

ＡＯＡ刻みサイズは、DDIFF信号のボルトを単位とし、ＡＧＣ利得の関数である。ＡＧＣ調節を行うときに、ＡＯＡを用いて、ＡＧＣ調節によって生ずる電圧と同様の電圧だけDDIFF信号を動かすことによって、信号正規化(signal normalization)を一定にすることができる。所与の利得において予期されるＡＯＡの電圧刻みサイズ、および所与のＡＧＣ調節によって予期される電圧の移動双方を用いて、可能なＡＧＣ調節毎にＡＯＡカウントを調節すべき量に関して、表を予め計算しておくことができる。その実施態様は、参照表とすることができる。

ブロック３１２において、プロセス３００は約２８ミリ秒だけ待機し、次いでブロック３０６に戻る。

ブロック３０６において、DDIFF信号が学習枠の上限よりも上ではなく、学習枠の下限よりも下でもない場合、本プロセスはブロック３１４に進み、ここで図２の既定数のエッジがPOSCOMP信号１８２ａにおいて検出されたか否か判定を行う。この既定数は、何らかの振動が検出されたか否かに応じて、動的に決定される数である。この既定数については、図１９〜図１９Ｂと関連付けた以下の論出から一層良く理解されよう。一実施形態では、この既定数はPOSCOMP信号の３つ以上のエッジであることを言えば、ここでは十分であろう。

既定数のPOSCOMPエッジが既に現れている場合、本プロセスは終了する。既定数のエッジが未だ現れていない場合、本プロセスはブロック３０６に戻り、更にＡＧＣおよびＡＯＡ調節を行うことができる。

尚、少なくともブロック３２４〜３３０は、図３のチャネル振幅差プロセッサ２０２によって実行できることは明白であろう。しかしながら、その他の機能の区分(partitioning)も可能である。

これより図５Ａを参照すると、グラフ３２０は、ガウスを単位とした磁場強度を表す縦軸と、任意の時間単位とした横目盛りとを有する。グラフ３２０は、２つの信号を含む。第１信号３２２は、例えば、図１の動きセンサ１０２の右チャネルに寄与する磁場検知エレメント１０４ａ、１０４ｂが受ける第１磁場を表す。第２磁場信号３２４は、例えば、図１の動きセンサ１０２の左チャネルに寄与する磁場検知エレメント１０４ｂ、１０４ｃが受ける第２磁場を表す。

第１信号３２２は、角度φ_１およびφ_２の間の図１のギア１００の回転角度の間に存在する部分３２２ａを含む。第２信号３２４は、角度φ_１およびφ_２の間の図１のギア１００の回転角度の間に存在する部分３２４ａを含む。尚、図１のギア１００が回転振動を受ける場合、この回転振動は、角度φ_１およびφ_２の間における前後の回転(back and forth rotation)に対応することができる。つまり、信号３２２、３２４の他の部分は実際には現れないが、それにも拘わらず、ギア１００が完全に回転するかのように、明確化のために点線で示されている。

これより図５Ｂを参照すると、グラフ３３０は、任意の電圧単位とした縦軸と、任意の時間単位とした横軸とを有する。グラフ３３０は、ギア１００の存在時に、このギアが図５Ａの角度φ_１およびφ_２の間で回転振動を受けるときに、図１の動きセンサ１０２によって生成される信号３３２を含む。具体的には、信号３３２は図１のL_DIFF信号１２４ａに対応することができる。尚、図１のギア１００は完全に一回転しないが、それでもギア１００の動きによって、図１のL_DIFF信号１２４ａを生成し、結果的にL_DIFF信号３３２を生成することは理解されてしかるべきである。

また、グラフ３３６も、任意の電圧単位として縦軸と、任意の時間単位とした横軸とを有する。グラフ３３６は、ギア１００の存在時に、このギアが図５Ａの角度φ_１およびφ_２の間で回転振動を受けるときに、図１の動きセンサ１０２によって同様に生成される信号３３８を含む。具体的には、信号３３８は、図１のR_DIFF信号１０８ａに対応することができる。尚、図１のギア１００は完全に一回転しないが、それでもギア１００の動きによって、図１の変動するR_DIFF信号１０８ａを生成し、結果的にR_DIFF信号３３８を生成することは理解されてしかるべきである。

尚、R_DIFF信号３３８は、L_DIFF信号３３２よりも小さい振幅を有することは明らかである。この振幅の違いは、図５Ａの信号領域３２２ａ、３２４ａの傾きが異なることから生ずる。回転振動が図５Ａの角度φ_１およびφ_２の間以外のギア角度で生じる場合、信号３３２および３３８の他の相対的振幅が生成されることは、認められてしかるべきである。。

尚、振幅が異なるL_DIFFおよびR_DIFF信号３３２、３３８は、それぞれ、図１のギア１００の振動を表し、つまり、異なる振幅が十分に異なる場合、振動を検出するために用いることができることは、認められてしかるべきである。

このように、図５のボックス３２４〜３３０は、較正動作モードの間における振動時に、図１の動きセンサ１０２の２つのチャネルのＡＧＣ設定を補正するために用いられ、振動によって２つのチャネル間における振幅の不一致が生ずることは、明白なはずである。

また、図５のボックス３２４〜３３０によって、振動がない場合でも、図１の動きセンサ１０２の較正を高速化することができる。更に、ＡＧＣカウントの差が、ブロック３２８において小さくなっても、本プロセスは、振動を検出するため、そしてブロック３２８においてAMP_DIFF_FLAG信号を設定するために用いることができる。

これより図６を参照すると、図４のＢＵＲＰ動作モードの後、そして図５の較正動作モードの後に、図１の動きセンサ１０２の２つのチャネルのＡＧＣおよびＡＯＡを制御するために、プロセス３５０が用いられる。プロセス３５０は、継続動作モード(running mode of operation)の間に行われ、右または左チャネルの内一方について、以下では説明する。

ブロック３５２において、約４４０最下位ビットの学習枠を選択する。この学習枠は、DIFF信号の最大範囲の中心に置かれ、実施形態の中には、５１１最下位ビット範囲に対して９ビットを有する場合がある。

ブロック３５４において、ピーク・カウンタを０にリセットする。ピーク・カウンタは、学習枠の外側でDDIFF信号が検出されたときをカウントするために用いられる。

ブロック３５６において、プロセス３５０は、図２のPOSCOMP信号１８２ａの状態が、プロセス３５０が最後にブロック３５６に遭遇して以降変化したか否か確認する。

POSCOMP信号の状態に変化がない場合、本プロセスはブロック３５８に進み、ここでDDIFF信号が学習枠内部にあるか否か判定を行う。ブロック３５８において、DDIFF信号が学習枠の外側、上または下にある場合、本プロセスはブロック３６０に進む。

ブロック３６０において、ピーク・カウンタに保持されている値が０または１である場合、本プロセスはブロック３６２に進み、ここでＡＯＡ制御信号を調節する。例えば、関連のあるDDIFF信号を学習枠に向かって動かすために、図１のオフセット制御信号１１４ｃ、１１４ｅの一方または双方を調節し、本プロセスはブロック３５６に戻る。

ブロック３５６において、POSCOMP信号の状態に変化があった場合、本プロセスはブロック３６８に進み、ここでPOSCOMP信号の状態が最後に切り替わって以降、DDIFF信号が学習枠を超過したことがあるか否か確認し、そしてＡＧＣ調節が行われていないことを確認する。以上のことが真である場合、本プロセスはブロック３６９に進み、ここでピーク・カウンタを１だけ増加させる。次いで、プロセスはブロック３５６に戻る。

ブロック３６０において、ピーク・カウンタが１よりも大きい値を保持している場合、本プロセスはブロック３６４に進み、ここでＡＧＣ制御信号を減少させる（利得を低くする）。例えば、関連のあるDDIFF信号を学習枠に向かって動かすために、図１の利得制御信号１１４ｄ、１１４ｆの内一方または双方を減少させる。ブロック３６６において、ブロック３６４において行ったＡＧＣ調節にしたがって、ＡＯＡも調節する。次いで、本プロセスはブロック３５４に戻る。

ブロック３６８において、ブロック３６８の前述の条件が真でない場合、本プロセスはブロック３５４に戻る。

これより図７を参照すると、グラフは、ボルトを単位とする電圧を表す縦軸と、任意の時間を単位とする横軸とを有する。信号３７２は、DIFF信号、例えば、図１のR_DIFF信号１０８ａまたはL_DIFF信号１２４ａの内一方を表す。また、信号３７２はDDIFF信号も表し、例えば、図１のR_DDIFF信号１１０ａまたはL_DDIFF信号１２６ａの内一方を表すが、アナログ形態となっている。更に特定すると、信号３７２は、図２のIDDIFF信号１５４ａを表すことができる。

信号３７２は、図７におけるSTATE0からSTATE15までで識別される複数の状態を通過する。状態３７４ａ、３７４ｂはこれらを表す。各状態は、ある範囲の値を示し、DIFF信号（アナログ信号）に関してアナログ値の範囲を示し、DDIFF信号（ディジタル信号）に関してディジタル値の範囲を示し、更にIDDIFF信号（ディジタル信号）に関しても、ディジタル値の範囲を示す。一方、これらのディジタル値の範囲は、DIFF信号のアナログ値の範囲を示す。

STATE0からSTATE15と関連付けられた値の範囲の例（DIFF信号、DDIFF信号、またはIDDIFF信号のピーク−ピーク範囲の割合）は、図２におけるエレメント１８０ｂのように特定される。

状態信号３９２は、DIFF信号が時間の経過と共に移って行く状態を表し、図２のSTATE_SM信号１７４ａと同一または同様である。つまり、図示のDIFF信号３７２は、あるときにはSTATE0にあり、他のときにはSTATE1にある等となる。尚、DIFF信号３７２の正のピークにおいて、STATE15に達し、エレメント３９２ａとして識別されることは理解されよう。DIFF信号３７２は、STATE15における線３７４ａよりも上に進み続けることができ、DIFF信号がSTATE15、３７２ａよりも下に低下するまで、DIFF信号３７２はSTATE15、３９２ａ内に居続ける。

領域３７６ａ、３７６ｂを有する信号３７６は、図２のPPEAK信号１５８ａを表す。領域３７８ａ、３７８ｂを含む信号３７８は、図２のNPEAK信号１６０ａを表す。PPEAK信号３７６は、DIFF信号３７２の正のピークの振幅を表す値を概ね保持する。NPEAK信号３７８は、DIFF信号３７２の負のピークの振幅を表す値を概ね保持する。

領域３７６ａ、３７６ｂは、図２のロジック１５６および比較器１６４の動作によって、PPEAK信号３７６がカウントする時点、言い換えると、下方に遷移してDIFF信号３７２を再度捕らえる時点、そしてPPEAK信号３７６がカウントする時点、言い換えると、再度上方に遷移してDIFF信号３７２の正のピークを捕らえる時点を表す。同様に、領域３７８ａ、３７８ｂは、図２のロジック１６２および比較器１６６の動作によって、NPEAK信号３７８がカウントする時点、言い換えると、上方に遷移してDIFF信号３７２を再度捕らえる時点、そしてNPEAK信号３７８がカウントする時点、言い換えると、下方に再度遷移してDIFF信号３７２の負のピークを捕らえる時点を表す。

点３８０ａ、３８０ｂは、DIFF信号が第１０状態STATE10から第１１状態STATE11に遷移する時点を示す。点３８２ａ、３８２ｂは、DIFF信号が第５状態STATE5から第４状態STATE4に遷移する時点を示す。

尚、領域３７６ａ、３７６ｂの開始は、それぞれ、点３８０ａ、３８０ｂと一致することは明白であろう。また、領域３７８ａ、３７８ｂの開始が、それぞれ、点３８２ａ、３８２ｂと一致することも明白であろう。図７Ａと関連付ける以下の論述から、点３８０ａ、３８０ｂ、３８２ａ、３８２ｂは、POSCOMP信号の遷移とも一致することが明白になるであろう。

点３８４ａ、３８４ｂは、DIFF信号のSTATE15から、STATE15よりも４つ下への変化、即ち、状態差３９０によって表される、STATE11への変化を示す。点３８６ａ、３８６ｂは、DIFF信号のSTATE0から、STATE0よりも４状態上への変化、即ち、状態差３８８によって示される、STATE4への変化を示す。尚、図７Ａと関連付ける以下の論述から、点３８４ａ、３８４ｂ、３８６ａ、３８６ｂは、POSCOMP_PK信号の遷移とも一致することが明白となろう。

状態チャター３９２によって代表される、何らかの状態チャター（不適切な状態遷移）が、状態遷移の間に現れる可能性がある。状態遷移チャターは、図２のSTATE_SM信号１７４ａに伴う。図２の状態ピーク・ロジック・モジュール１７６によって、以下で説明するプロセスによって、この状態遷移チャターを本質的に低減または排除し、状態チャターを低減した、または状態チャターがない図２のSTATE_PEAK信号１７６ａが得られる。

これより図７Ａを参照すると、グラフ４００は、ボルトを単位とする電圧を表す縦軸と、任意の時間を単位とする横軸とを有し、時間が図７の横軸と一致している。

信号４０２は、図２のＰＯＳＣＯＭＰ信号１８２ａを表す。先に説明したように、ＰＯＳＣＯＭＰ信号４０２の遷移４０４ａ、４０４ｂおよび４０６ａ、４０６ｂは、図７の状態遷移および関連のある点３８０ａ、３８０ｂ、および３８２ａ、３８２ｂと一致し、これらから得られる（図２のデコーダ１８２によって）。

信号４０８は、点線で示されており、図２のＰＯＳＣＯＭＰ＿ＰＫ信号１７８を表す。これは、図１０と関連付けて以下で説明するプロセスの間に生成される。先に説明したように、ＰＯＳＣＯＭＰ＿ＰＫ信号４０８の遷移４１０ａ、４１０ｂおよび４１２ａ、４１２ｂは、図７の状態遷移および関連のある点３８４ａ、３８４ｂおよび３８６ａ、３８６ｂと一致し、これらから得られる(図１０のプロセスによって）。

これより図８を参照すると、図７の状態遷移が、状態ロジック・モジュール４３０内における状態図フォーマットで示されている。これは、図２の状態ロジック・モジュール１７４と同一または同様とすることができる。状態ロジック・モジュール４３０は、COMP_A信号４３４、COMP_B信号４３２、およびクロック信号４３６を受け取る。これらは、図２のCOMP_A信号１７２ａ、COMP_B信号１７０ａ、およびクロック信号１８４ａと同一または同様とすることができる。

各バブル(bubble)の中には、状態数０〜１５の内それぞれ１つが示されているが、二進フォーマットとなっており、図２に示した値の範囲の例１８０ｂにしたがって、各状態に付随する値の限度も一緒に示されている。COMP_A信号およびCOMP_B信号の状態は、状態ロジック・モジュール４３０内において示される。

COMP_B信号４３２の状態が０から１に遷移すると、ロジックは上方に遷移する。COMP_A信号の状態が０から１に遷移すると、ロジックは下方に遷移する。

状態ロジック・プロセッサ４３０は、STATE_SM信号４３８を生成するように構成されている。STATE_SM信号４３８は、図２のSTATE_SM信号１７４ａと同一または同様とすることができる。

状態遷移は、前述したチャターを有する可能性があり、適正な状態に達するまでの、最初に一方向（上または下）の遷移、次いで他の方向、前後の遷移として表すことができる。この状態チャターは、例えば、COMP_A信号４３４および／またはCOMP_B信号４３２上のノイズから生ずる可能性があり、このノイズは、例えば、図２のIDDIFF信号１５４ａ上のノイズから生ずる可能性がある。

これより図９を参照すると、グラフ５００は、ボルトを単位とする電圧を表す縦軸と、任意の時間単位とした横軸とを有する。信号５０２は、DIFF信号、例えば、図１のR_DIFF信号１０８ａまたはL_DIFF信号１２４ａの一方を表す。また、信号５０２は、DDIFF信号、例えば、図１のR_DDIFF信号１１０ａまたはL_DDIFF信号１２６ａの一方も表す。

図７におけると同様、信号５０２は、図７においてSTATE0からSTATE15として識別された、複数の状態を通過する。これらの状態の内、状態５０４ａ、５０４ｂが代表となっている。各状態は、ある範囲の値を示し、DIFF信号（アナログ信号）に関してアナログ値の範囲を示し、DDIFF信号（ディジタル信号）に関してディジタル値の範囲を示し、更にIDDIFF信号（ディジタル信号）に関しても、ディジタル値の範囲を示す。一方、これらのディジタル値の範囲は、DIFF信号のアナログ値の範囲を示す。

前述のように、STARTE0からSTATE15までと関連付けられた値の範囲例（DIFF信号、DDIFF信号、またはIDDIFF信号のピーク−ピーク範囲の割合）を、図２におけるエレメント１８０ｂのように特定する。

状態信号５４４は、DIFF信号が時間の経過と共に移って行く状態を表し、図２のSTATE_SM信号１７４ａと同一または同様である。つまり、図示のDIFF信号５０２は、あるときにはSTATE0にあり、他のときにはSTATE1にある等となる。尚、DIFF信号５０２は、変曲５４２を有することが、図７のDIFF信号３７２とは異なる。変曲点５４２は、DIFF信号５０２のサイクル中の変化(mid-cycle change)を示し、方向変化、例えば、図１の物体１００の回転方向変化によって生ずる可能性があり、あるいは物体１００の回転振動から生ずる可能性がある。

領域５０６ａ、５０６ｂを有する信号５０６は、図２のPPEAK信号１５８ａを表す。領域５０８ａを含む信号５０８は、図２のNPEAK信号１６０ａを表す。PPEAK信号５０６は、通常、DIFF信号５０２の正のピークの振幅を表す値を保持する。NPEAK信号５０８は、通常、DIFF信号５０２の負のピークの振幅を表す値を保持する。

領域５０６ａ、５０６ｂは、図２のロジック１５６および比較器１６４の動作によって、PPEAK信号５０６がカウントする時点、言い換えると、下方に遷移してDIFF信号５０２を再度捕らえる時点、そしてPPEAK信号５０６がカウントする時点、言い換えると、再度上方に遷移してDIFF信号５０２の正のピークを捕らえる時点を表す。同様に、領域５０８ａは、図２のロジック１６２および比較器１６６の動作によって、NPEAK信号５０８がカウントする時点、言い換えると、上方に遷移してDIFF信号５０２を再度捕らえる時点、そしてNPEAK信号５０８がカウントする時点、言い換えると、下方に再度遷移してDIFF信号５０２の負のピークを捕らえる時点を表す。

点５１０ａ、５１０ｂは、DIFF信号５０２が第１０状態STATE10から第１１状態STATE11に遷移する時点を示す。点５１２ａは、DIFF信号５０２が第５状態STATE5から第４状態STATE4に遷移する時点を示すが、点５１０ａの後のみである。

尚、領域５０６ａ、５０６ｂの開始は、それぞれ、点５１０ａ、５１０ｂと一致することは明白であろう。また、領域５０８ａの開始が、点５１２ａと一致することも明白であろう。図９Ａと関連付ける以下の論述から、点５１０ａ、５１２ａ、５１０ｂは、POSCOMP信号の遷移とも一致することが明白になるであろう。

点５１４ａ、５１４ｂは、DIFF信号５０２についてのSTATE15から、STATE15よりも４つ下への変化、即ち、状態差５２４によって表される、STATE11への変化を示す。点５１６ａ、５１６ｂは、DIFF信号５０２のSTATE0から、STATE0よりも４状態上への変化、即ち、状態差５２０、５２２によって示される、STATE4への変化を示す。尚、図９Ａと関連付ける以下の論述から、点５１４ａ、５１４ｂ、５１６ａ、５１６ｂは、POSCOMP_PK信号の遷移とも一致することが明白となろう。

追加の点５１８は、DIFF信号２０８についてSTATE8から、STATE8よりも４つ下への変化、即ち、状態差５２６によって表される、STATE4への変化を示す。尚、点５１４ａ、５１４ｂ、および５１８は、各々、状態信号５４４が４状態だけ低下する時点を示すことは、認められてしかるべきである。点５１６ａ、５１６ｂは、各々、状態信号５４４が４状態だけ上昇する時点を表す。

尚、図９Ａと関連付けた以下の論述から、点５１８はPOSCOMP_PK信号の遷移とも一致することは明白となろう。

状態チャター５４０によって代表される、何らかの状態チャター（不適切な状態遷移）が、状態遷移の間に現れる可能性がある。状態遷移チャターは、図２のSTATE_SM信号１７４ａに伴う。図２の状態ピーク・ロジック・モジュール１７６によって、以下で説明するプロセスによってこの状態遷移チャターを本質的に低減または排除し、状態チャターを低減した、または状態チャターがない図２のSTATE_PEAK信号１７６ａが得られる。

これより図９Ａを参照すると、グラフ５５０は、ボルトを単位とする電圧を表す縦軸と、任意の時間を単位とする横軸とを有し、時間が図９の横軸と一致している。

信号５５２は、図２のPOSCOMP信号１８２ａを表す。先に説明したように、POSCOMP信号５０２の遷移５５４ａ、５５４ｂおよび５５６ａは、図９の状態遷移および関連のある点５１０ａ、５１０ｂ、５１２ａと一致し、これらから得られる（図２のデコーダ１８２によって）。

信号５５８は、点線で示されており、図２のPOSCOMP_PK信号１７８を表す。これは、図１０と関連付けて以下で説明するプロセスの間に生成される。先に説明したように、POSCOMP_PK信号５５８の遷移５６０ａ、５６０ｂ、５６２ａ、５６２ｂは、図９の状態遷移および関連のある点５１４ａ、５１８、５１４ｂ、５１６ａ、５１６ｂと一致し、これらから得られる(図１０のプロセスによって）。

図１０から図１７は、振動を識別するために用いられるプロセスを表す。本明細書において説明する区分(partitioning)では、これらのプロセスは、図３の振動プロセッサ２００内に示した種々の振動サブプロセッサ２０４〜２２６によって実行される。振動プロセッサ２００は、図１の振動プロセッサ１１６と同一または同様とすることができる。しかしながら、本明細書において示す区分は、明確化のために示す、機能区分の一例に過ぎないことは認められてしかるべきである。図３の振動サブプロセッサ２０２〜２２６は、いずれも図１の異なるブロック内、例えば、図１のＡＯＡ／ＡＧＣプロセッサ１１４内、または図１の状態プロセッサ１１２、１２８内において具体化することもできる。

図１０〜図１７のプロセスの各々は、「開始」ブロックによって開始される。開始ブロックは、図１の動きセンサ１０２に最初に電力を投入する時点、またはその後におけるいずれかの時点、例えば、図５のプロセスによって代表される較正モードの終了時を表すことができる。

前述のように、図３のチャネル振幅差プロセッサ２０２によって実行されるプロセスは、図５のプロセス３００によって代表され、特に図５のブロック３２４〜３３０によって代表される。

これより図１０を参照すると、図３の右変曲プロセッサ２０４によって、右チャネル（例えば、図１参照）についてプロセス例４５０を実行することができる。プロセス例４５０は、図３の左変曲プロセッサ２０６によって、左チャネル（例えば、図１参照）についても実行することができる。２つのチャネルに対する動作は、直列または並列のいずれでも実行することができる。プロセス４５０について、以下では一方のチャネル、右または左に関して説明する。プロセス４５０は、変曲を識別するため、したがって図１の物体１００の方向の変化を識別するために用いることができ、これは異常状態(fault condition)または振動を示す。また、プロセス４５０によって、POSCOMP_PK信号の遷移も見つけられる。

プロセス４５０は、変曲、例えば、図９の変曲５４２を識別することに関する。これは、見かけ上のまたは実際の方向変化、例えば、図１の物体１００の見かけ上の回転方向の変化によって引き起こされるDIFF、DDIFF、および／またはIDDIFF信号の変化である。見かけ上の方向変化は、物体１００の振動による可能性がある。見かけ上の方向変化は、図９および図９Ａと関連付けて先に示したように、DIFF、DDIFF、およびIDDIFF信号の突然の位相変化によってその特徴が表されることが多い。

プロセス４５０は、ブロック４５２において開始し、ここでPOSCOMP_PK信号（例えば、図１のPOSCOMP_PK信号、図２のPOSCOMP_PK信号１７８、図３のPOSCOMP_PK信号、または図９ＡのPOSCOMP_PK信号５５８）が高(high)か否か識別する。POSCOMP_PK信号が高でない（即ち、低(low)である）場合、本プロセスはブロック４５４に進む。

ブロック４５４において、STATE_PEAK信号、例えば、図２のSTATE_PEAK信号１７６ａからSTATE_SM信号、例えば、図９の状態信号５４４によって表される図２のSTATE_SM信号１７４ａを減算した値が３よりも大きいか否か識別する。言い換えると、これらの状態が４以上異なるということである。STATE_PEAK信号の生成については、図１７と関連付けて以下で更に詳しく説明する。ここでは、図９の状態差５２４、５２６によって、少なくとも４状態の差が表されることを言えば十分であろう。

状態差が３よりも大きい場合、本プロセスはブロック４５６に進み、ここでPOSCOMP_PK信号を反対状態、即ち、高状態に切り替える（例えば、図９Ａのエッジ５６０ｂに関する図９の点５１８を参照のこと）。

ブロック４５８において、STATE_SM信号によって識別される現在の状態が、１０以下である場合、本プロセスはブロック４６０に進み、ここでINFLECTION_FLAG信号をトリガする。INFLECTION_FLAG信号は、図３の変曲フラグ信号の１つと同一または同様とすることができる。次いで、本プロセス４５０はブロック４５２に戻る。

本明細書において用いる場合、「トリガされる」(triggered)という用語は、フラグ信号の一時的な状態変化を意味し、その後フラグ信号はその元の状態に戻る。トリガ状態は、例えば、図２のクロック信号１８４ａの１サイクルの間存在することができる。

ブロック４５２において、POSCOMP_PK信号が高である場合、本プロセスはブロック４６２に進み、ここでSTATE_SM信号からSTATE_PEAK信号を減算した値が３よりも大きいか否か識別する。言い換えると、これらの状態が４以上異なるか否か識別する。

状態差が３よりも大きい場合、本プロセスはブロック４６４に進み、ここでPOSCOMP_PK信号を反対状態、即ち、低状態に切り替える。（例えば、図９Ａのエッジ５６２ｂに関する図９の点５１６ｂを参照のこと）。

ブロック４６６において、STATE_SM信号によって識別される現在の状態が５よりも大きい場合、本プロセスはブロック４６８に進み、ここでINFLECTION_FLAG信号をトリガし、プロセス４５０はブロック４５２に戻る。

ブロック４５４、４５８、４６２、４６６において、示された状態が偽である場合、本プロセスはブロック４５２に戻る。

尚、POSCOMP_PK信号のエッジは、プロセス４５０の結果であることは認められてしかるべきである。

プロセス４５０は、DDFFまたはIDDIFF信号を連続的に走査して変曲を調べ、変曲が検出された場合、右または左チャネルのINFLECTION_FLAGをトリガすることができる。プロセス４５０は、POSCOMP_PK信号を連続的に生成することができる。

これより図１１を参照すると、プロセス例５７０は、図３の方向変更プロセッサ２０８によって実行することができる。プロセス５７０は、２つのチャネル、右および左について、直列または並列のいずれでも実行することができる。以下では、プロセス５７０について、双方のチャンネルに関して説明する。一般に、図１のR_POSCOMP信号１１２ａと図１のL_POSCOMP信号１２８ａとの間の相対位相（プラスまたはマイナス）は、図１の物体１００の回転方向を示し、相対位相の変化、特に相対位相の符号の変化は物体１００の回転方向の変化を示すことは認められてしかるべきである。プロセス５７０は、図１の物体１００の方向変化を識別するために用いられ、この方向変化は、異常状態または振動を示す。

プロセス５７０は、ブロック５７２において開始し、ここでL_POSCOMP信号においてエッジが検出された場合、プロセス５７０はブロック５７４に進む。

ブロック５７４において、検出された動きの方向（R_POSCOMP信号とL_POSCOMP信号との間の位相の符号）が、L_POSCOMP信号の最後のエッジ以降に変化したのである場合、本プロセスはブロック５７６に進む。

ブロック５７６において、右および左チャネル双方に対する「方向検証エッジ・カウンタ」が０よりも大きいか否か判定を行う。方向検証エッジ・カウンタについては、図１９〜図１９Ｂのブロック１０２２と関連付けて説明する。本質的に、方向検証エッジ・カウンタは、図１９〜図１９Ｂのプロセスによって右または左チャネルのいずれかにおいて振動が検出されているときには０にリセットされる。

ブロック５７６において、L_POSCOMPエッジが最初のエッジである場合、本プロセスはブロック５７８に進む。

ブロック５７８において、L_POSCOMP信号およびR_POSCOMP信号が、例えば、図１６のプロセスによって検証されているか否か判定を行う。双方が検証されている場合、図３のPOSCOMP_OK_FLAGの双方をセットする。双方が検証されている場合、本プロセスはブロック５８０に進む。

ブロック５８０において、右および左チャネル双方に十分な振幅があるか否か判定を行う。この判定は、種々の方法で行うことができる。特定的な一実施形態では、PPEAK信号（図２の１５８ａ）とNPEAK信号（図２の１６０ａ）との間の差を所定の閾値と比較することができる。

ブロック５８０において、双方のチャネルの振幅が十分に大きいと判定された場合、本プロセスはブロック５８２に進み、ここで図３のDIR_CHANGE_PK_FLAG信号をトリガし、本プロセスはブロック５７２に進む。

ブロック５７２において、L_POSCOMPエッジが検出されない場合、本プロセスはブロック５８４に進み、ここで、R_POSCOMP信号においてエッジが検出された場合、プロセス５７０はブロック５８６に進む。

ブロック５８６において、R_POSCOMP信号の最後のエッジ以降、検出された動きの方向（R_POSCOMP信号とL_POSCOMP信号との間の位相の符号）が変化している場合、本プロセスはブロック５７６に進む。

ブロック５８４において、R_POSCOMPエッジがない（そして、L_POSCOMPエッジもない）場合、プロセス５７０はブロック５８８に進む。

ブロック５８８において、一方のチャネル上において合計３つのPOSCOMPおよびPOSCOMP_PKエッジの組み合わせがあり、他方のチャネル上にはPOSCOMPまたはPOSCOMP_PKのエッジがないか否か判定を行う。この条件が真である場合、本プロセスはブロック５８２に進み、ここでDIR_CHANGE_RM_FLAG信号をトリガする。この条件が偽である場合、プロセス５７０はブロック５７２に戻る。

ブロック５７４〜５８０、５８６、または５８８のいずれかの条件が偽である場合、本プロセスはブロック５７２に戻る。

これより図１２を参照すると、プロセス例６００を図３の方向変化＿ＰＫプロセッサ２１０によって実行することができる。プロセス６００は、２つのチャネル、右および左について、直列または並列のいずれでも実行することができる。プロセス６００について、以下では双方のチャネルに関して説明する。プロセス６００は、図１の物体１００の方向変化を識別するために用いられ、この方向変化は異常状態または振動を示す。

本プロセスはブロック６０２において開始し、L_POSCOMP_PK信号においてエッジが検出された場合、プロセス６００はブロック６０４に進む。

ブロック６０４において、L_POSCOMP_PK信号の最後のエッジ以降、検出された動きの方向（R_POSCOMP信号とL_POSCOMP信号との間の位相の符号）が変化している場合、プロセス６００はブロック６０６に進む。

ブロック６０６において、「方向検証エッジ・カウンタ」が、エッジが検出されたチャネルに対して、０よりも大きいか否か判定を行う。方向検証エッジ・カウンタについては、図１９〜図１９Ｂのブロック１０２２と関連付けて説明する。

ブロック６０６において、図１９〜図１９Ｂの方向検証カウンタ（ＣＮＴ）が、エッジが検出されたチャネルに対して０よりも大きい場合、プロセス６００はブロック６０８に進む。

ブロック６０８において、ブロック６０２またはブロック６０４においてエッジが検出されたチャネル、右または左に対して、POSCOMP_PK信号が検証されているか否か（POSCOMP_PK_OK_FLAGがセットされている。図３参照）判定を行う。

ブロック６１０において、右および左チャネル双方に十分な振幅があるか否か判定を行う。この判定は、種々の方法で行うことができる。特定的な一実施形態では、PPEAK信号(図２の１５８ａ）とNPEAK信号（図２の１６０ａ）との間の差を所定の閾値と比較することができる。

ブロック６１０において、双方のチャネルの振幅が十分高いと判定された場合、本プロセスはブロック６１２に進み、ここで図３のDIR_CHANGE_FLAG信号をトリガし、本プロセスはブロック６０２に進む。

ブロック６０２において、L_POSCOMP_PKエッジが検出されない場合、本プロセスはブロック６１４に進み、ここでR_POSCOMP_PK信号においてエッジが検出された場合、プロセス６００は、ブロック６１６に進む。

ブロック６１６において、検出された動きの方向（R_POSCOMP信号とL_POSCOMP信号との間の位相の符号）が、R_POSCOMP_PK信号の最後のエッジ以降変化している場合、本プロセスはブロック６０８に進む。

ブロック６１４において、R_POSCOMP_PKエッジがない（そして、L_POSCOMP_PKエッジもない）場合、プロセス６００はブロック６０２に戻る。

ブロック６０４〜６１０、６１４、６１６のいずれかの条件が偽である場合、本プロセスはブロック６０２に戻る。

これより図１３を参照すると、図３の方向変化＿ＲＭ（継続モード）プロセッサ２１２によって、プロセス例６５０を実行することができる。プロセス６５０は、２つのチャネル、右および右について、直列または並列のいずれでも実行することができる。プロセス６５０について、以下では双方のチャネルに関して説明する。プロセス６５０は、図１の物体１００の方向変化を識別するために用いられ、方向変化は異常状態または振動を示す。

プロセス６５０は、ブロック６５２において開始し、ここで右および左チャネル双方のPOSCOMP_PK信号を検査する。右または左チャネルのいずれかのPOSCOMP_PK信号においてエッジ（遷移）が検出された場合、プロセス６５０はブロック６５４に進む。

ブロック６５４において、右および左チャネルにおけるPOSCOMP信号の最後の２つのエッジの順序（右、左）（即ち、位相の符号）を、右および左チャネルにおけるPOSCOMP_PK信号の最後の２つのエッジの順序と比較する。最後の２つのPOSCOMP_PK信号のエッジは、ブロック６５２において検出されたばかりの１つを含む。POSCOMP信号の順序がPOSCOMP_PK信号の順序とは異なる場合、本プロセスはブロック６５６に進む。

ブロック６５６において、例えば、図１６のプロセス８００によって右および左チャネル双方においてPOSCOMP信号が検証された場合、本プロセスはブロック６５８に進み、ここでDIR_CHANGE_FLAG信号（図３）を一時的にトリガし、例えば、図２のクロック信号１８４ａの１サイクルの間トリガし、次いで本プロセスはブロック６５２に戻る。

ブロック６５２において、右または左チャネルのいずれでもPOSCOMP_PK信号においてエッジが検出されない場合、本プロセスはブロック６６０に進み、ここでPOSCOMP信号を検査する。ブロック６６０において、右または左チャネルのいずれかでPOSCOMP信号において遷移が検出された場合、本プロセスはブロック６６２に進む。

ブロック６６２において、右および左チャネルにおけるPOSCOMP_PK信号の最後の２つのエッジの順序（右、左）（即ち、位相の符号）を、右および左チャネルにおけるPOSCOMP信号の最後の２つのエッジの順序と比較する。最後の２つのPOSCOMPエッジは、ブロック６６０において検出されたばかりの１つを含む。順序がPOSCOMP信号およびPOSCOMP_PK信号で異なる場合、本プロセスはブロック６６４に進む。

ブロック６６４において、例えば、図１６Ａのプロセス８５０によってPOSCOMP_PK信号が右および左チャネル双方において検証されている場合、本プロセスはブロック６６６に継続する。

ブロック６６６において、右および左チャネルのSTATE_PK状態信号において示される状態が異なるか否か判定を行う。状態が異なる場合、本プロセスはブロック６５６に進む。２つのチャネルにおいて状態が異ならない場合、プロセス６５０はブロック６５２に戻る。

ブロック６６０において、右または左チャネルのいずれでもPOSCOMP信号においてエッジが検出されない場合、プロセス６５０はブロック６５２に戻る。ブロック６５２、６６０は、右または左チャネルのいずれかのPOSCOMP_PK信号またはPOSCOMP信号のいずれかにおいて遷移が検出されるまで、基本的に繰り返す。

ブロック６６２において、POSCOMP_PK信号における遷移の順序が、ブロック６６０において検出された遷移を有するPOSCOMP信号における遷移の順序と異ならない場合、本プロセスはブロック６５２に戻る。

ブロック６６４において、POSCOMP_PK信号が検証されてＯＫになっていない場合、プロセス６５０はブロック６５２に戻る。

ブロック６５４または６５６の条件が真でない場合、本プロセスはブロック６５２に戻る。

これより図１４を参照すると、図３の信号位相プロセッサ２１４によってプロセス例７００を実行することができる。プロセス７００は、２つのチャネル、右および左について、直列または並列のいずれでも実行することができる。プロセス７００について、以下では双方のチャネルに関して説明する。プロセス７００は、異常状態または振動を示すように、十分な大きさの右および左チャネル間における位相不一致を識別するために用いられる。

プロセス７００は、ブロック７０２において開始し、ここで右および左チャネル双方の信号振幅（図１および図２のDIFF信号、DDIFF信号、またはIDDIFF信号）が十分な振幅を有するか否か判定を行う。このような判定は、図１１のブロック５８０と関連付けて先に説明した。右および左チャネル双方の振幅が十分である場合、プロセス７００はブロック７０４に進む。

ブロック７０４において、右および左チャネル双方のSTATE_SM信号双方が、右および左チャネルのSTATE_SM信号の少なくとも２回の状態変化に対して同じ勾配（上向きまたは下向きの状態変化）を示しているか否か判定を行う。この条件が真である場合、本プロセスはブロック７０６に進む。

ブロック７０６において、右および左チャネル双方のSTATE_SM信号が、右および左チャネルの関連のあるSTATE_PEAK信号から３状態離れているか否か判定を行う。この条件が偽である場合、本プロセスはブロック７０８に進む。

ブロック７０８において、右および左チャネル双方のSTATE_SM信号が、右および左チャネルの関連のあるSTATE_PEAK信号から２状態離れているか否か判定を行う。この条件が偽である場合、本プロセスはブロック７１０に進む。

ブロック７１０において、右および左チャネルのPOSCOMP_PK信号が低であるか否か、そして右および左チャネルのSTATE_SM信号が状態４または５を示すか否か判定を行う。この条件が偽である場合、本プロセスはブロック７１２に進む。

ブロック７１２において、右および左チャネルのPOSCOMP_PK信号が高であるか否か、そして右および左チャネルのSTATE_SM信号が状態１０または１１を示すか否か判定を行う。この条件が偽である場合、本プロセスはブロック７１４に進む。

ブロック７１４において、ブロック７０４と同様に、右および左チャネル双方のSTATE_SM信号が、右および左チャネルのSTATE_SM信号の少なくとも２回の状態変化に対して同じ勾配（上向きまたは下向きの状態変化）を示しているか否か判定を行う。この条件が偽である場合、本プロセスはブロック７１６に進む。

ブロック７１６において、右および左チャネル双方のSTATE_SM信号が、関連のあるSTATE_PEAK信号から１状態以下だけ離れているか否か判定を行う。この条件が真である場合、本プロセスはブロック７２６に進み、ここで図３のTOO_CLOSE_FLAG信号をクリアする、即ち、偽にセットする。

ブロック７０６において、ブロック７０６と関連付けて先に記載した条件が真である場合、本プロセスはブロック７１８に進む。ブロック７１８において、右または左チャネルのSTATE_SM信号が状態４または１１を示す場合、図３のTOO_CLOSE_FLAG信号を真にセットする。次いで、本プロセスはブロック７０２に戻る。

ブロック７０８において、ブロック７０８と関連付けて先に記載した条件が真である場合、本プロセスはブロック７２０に進む。ブロック７２０において、右または左チャネルのSTATE_SM信号が状態３または１２を示す場合、TOO_CLOSE_FLAG信号を真にセットする。次いで、本プロセスはブロック７０２に戻る。

ブロック７１０において、ブロック７１０と関連付けて先に記載した条件が真である場合、本プロセスはブロック７２２に進む。ブロック７２２において、TOO_CLOSE_FLAG信号を真にセットする。次いで、本プロセスはブロック７０２に戻る。

ブロック７１２において、ブロック７１２と関連付けて先に記載した条件が真である場合、本プロセスはブロック７２４に進む。ブロック７２４において、TOO_CLOSE_FLAG信号を真にセットする。次いで、本プロセスはブロック７０２に戻る。

ブロック７０２において、ブロック７０２と関連付けて先に記載した条件が偽である場合、本プロセスはブロック７２６に進む。

ブロック７０４において、ブロック７０４と関連付けて先に記載した条件が偽である場合、本プロセスはブロック７１０に進む。

ブロック７１４または７１６と関連付けて先に記載した条件がそれぞれ真および偽である場合、本プロセスはブロック７０２に戻る。

これより図１５を参照すると、図３のピーク更新ジャンプ・プロセッサ２１６、２１８によって、プロセス例７５０を実行することができる。プロセス７５０は、２つのチャネル、右および左について、直列または並列のいずれでも実行することができる。プロセス７５０について、以下では１つのチャネルのみに関して説明する。プロセス７５０は、異常状態または振動を示すために、十分な大きさの右または左チャネル（DIFF信号、DDIFF信号、またはIDDIFF信号）における振幅ジャンプ(amplitude jump)を識別するために用いられる。

本プロセスは、ブロック７５２において開始し、ここでPPEAK信号１５８ａ（図２）とNPEAK信号１６０ａ（図２）との間の差を取り、ピーク−ピーク大きさ（ＰＰ）値を得ることによって、信号の大きさ（DIFF信号、DDIFF信号、またはIDDIFF信号）を計算する。ブロック７５４において、第１差値（DELTA1）をＰＰ値の３３％として計算する。ブロック７５６において、第２差値（DELTA2）をＰＰ値の１１％として計算する。

ブロック７５８において、次の正ピーク値（PEAK+1)が、直前の正ピーク値（PEAK)に第１差値（DELTA1）を加算した値以上か否か判定を行う。この条件が真である場合、本プロセスはブロック７６０に進み、ここで図３のPEAK_CLAMP_FLAG信号をセットし、本プロセスはブロック７６２に進む。この条件が偽である場合も、本プロセスはブロック７６２に進む。

ブロック７６２において、次の正ピーク値（PEAK+1)が、直前の正ピーク値（PEAK)から第２差値（DELAT2）を減算した値以下であるか否か判定を行う。この条件が真である場合、本プロセスはブロック７６４に進み、ここで図３のPEAK_IN_FLAG信号をセットし、本プロセスはブロック７６６に進む。この条件が偽である場合も、本プロセスはブロック７６６に進む。

ブロック７６６において、次の負ピーク値（NPEAK+1)が、直前の負ピーク値（NPEAK)から第１差値（DELAT１）を減算した値以上であるか否か判定を行う。この条件が真である場合、本プロセスはブロック７６８に進み、ここで図３のPEAK_CLAMP_FLAG信号をセットし、本プロセスはブロック７７０に進む。この条件が偽である場合も、本プロセスはブロック７７０に進む。

ブロック７７０において、次の負ピーク値（NPEAK+1)が、直前の負ピーク値（NPEAK)に第２差値（DELAT2）を加算した値以下であるか否か判定を行う。この条件が真である場合、本プロセスはブロック７７２に進み、ここで図３のPEAK_IN_FLAG信号をセットし、本プロセスはブロック７７４に進む。この条件が偽である場合も、本プロセスはブロック７７４に進む。

ブロック７７４において、プロセス７５０は、処理しているチャネルにおいて次のPOSCOMPの立ち上がりエッジを待つ。

ブロック７７６において、PPEAK値が次のPPEAK値を取り、ブロック７７８において、NPEAK値が次のNPEAK値を取る。ブロック７８０において、ブロック７６０、７６４、７６８、または７２７においてセットしたいずれのフラグもクリアする。次いで、本プロセスはブロック７５２に戻る。

これより図１６を参照すると、図３のPOSCOMP検証プロセッサ２２０、２２２によって、プロセス例８００を実行することができる。プロセス８００は、２つのチャネル、右および左チャネルについて、直列または並列のいずれでも実行することができる。プロセス８００について、以下では１つのチャネルのみ関して説明するが、ブロックの一部では他方のチャネルを用いる。プロセス８００は、適正なPOSCOMP信号を識別するために用いられる。適正でないPOSCOMP信号は、異常または振動状態を示す可能性がある。

プロセス８００は、ブロック８０２において開始し、ここで右および左チャネル双方の信号振幅（図１および図２のDIFF信号、DDIFF信号、またはIDDIFF信号）が十分な振幅を有するか否か判定を行う。このような判定は、図１１のブロック５８０と関連付けて先に説明した。右および左チャネル双方の振幅が十分である場合、プロセス８００はブロック８０４に進む。

ブロック８０４において、図１の動きセンサ１０２が現在、図４と関連付けて先に説明したＢＵＲＰ動作モードにあるか否か判定を行う。ＢＵＲＰ動作モードは、動きセンサ１０２が最初に電力を受けた後直ぐに現れることができる。動きセンサ１０２が現在ＢＵＲＰ動作モードにない場合、プロセス８００はブロック８０６に進む。

ブロック８０６において、動きセンサ１０２が現在、図５と関連付けて先に説明した較正動作モードにあるか否か判定し、更にＡＯＡ／ＡＧＣイベントが発生したか否か判定を行う。較正動作モードは、動きセンサ１０２がＢＵＲＰ動作モードに入った後直ぐに、または他の時点において入ることができる。動きセンサ１０２が現在較正動作モードにない場合、プロセス８００はブロック８０８に進む。

ブロック８０８において、図３および図１５のPEAK_CLAMP_FLAG信号が、検証中のチャネル、右または左において検出されたか否か判定を行う。PEAK_CLAMP_FLAG信号が検出されない場合、本プロセスはブロック８１０に進む。

ブロック８１０において、図３および図１２のDIR_CHANGE_PK_FLAG信号が検出されたか（セットされているか）否か判定を行う。DIR_CHANGE_PK_FLAG信号が検出されない場合、本プロセスはブロック８１１に進む。

ブロック８１１において、図３および図１３のDIR_CHANGE_RM_FLAG信号が検出されたか（セットされているか）否か判定を行う。DIR_CHANGE_RM_FLAG信号が検出されない場合、本プロセスはブロック８１２に進む。

ブロック８１２において、POSCOMP信号のエッジ（遷移）が、検証中のチャネル、右または左において検出されたか否か判定を行う。POSCOMPエッジが検出された場合、本プロセスはブロック８１４に進む。

ブロック８１４において、右および左チャネルのSTATE_PK信号によって示される状態が異なるか否か判定を行う。示される状態が異なる場合、本プロセスはブロック８１６に進み、ここで検証中のチャネル、右または左においてPOSCOMP_OK_FLAG信号をセットする。POSCOMP_OK_FLAG信号をセットすることは、POSCOMP信号が検証されたことを示す。次いで、プロセス８００はブロック８０２に戻る。

ブロック８０２における条件が偽である場合、またはブロック８０４〜８１１のいずれかの条件が真である場合、プロセス８００はブロック８１８に進み、ここで検証中のチャネル、右または左においてPOSCOMP_OK_FLAG信号をクリアして、POSCOMP信号が検証されていないことを示し、次いでプロセス８００はブロック８０２に戻る。

ブロック８１２および８１４における条件が偽である場合、本プロセスはブロック８０２に戻る。

これより図１６Ａを参照すると、図３のPOSCOMP_PK検証プロセッサ２２４、２２６によってプロセス例８５０を実行することができる。プロセス８５０は、２つのチャネル、右および左に対して、直列または並列のいずれでも実行することができる。プロセス８５０について、以下では１つのチャネルのみに関して説明するが、ブロックの一部では他方のチャネルも用いる。プロセス８５０は、適正なPOSCOMP_PK信号を識別するために用いられる。適正でないPOSCOMP_PK信号は、異常または振動状態を示す可能性がある。

プロセス８５０は、ブロック８５２において開始し、ここで右および左チャネル双方の信号振幅（図１および図２のDIFF信号、DDIFF信号、またはIDDIFF信号）が十分な振幅を有するか否か判定を行う。このような判定は、図１１のブロック５８０と関連付けて先に説明した。右および左チャネル双方の振幅が十分である場合、プロセス８５０はブロック８５４に進む。

ブロック８５４において、図１の動きセンサ１０２が現在、図４と関連付けて先に説明したＢＵＲＰ動作モードにあるか否か判定を行う。ＢＵＲＰ動作モードは、動きセンサ１０２が最初に電力を受けた後直ぐに現れることができる。動きセンサ１０２が現在ＢＵＲＰ動作モードにない場合、プロセス８５０はブロック８５６に進む。

ブロック８５６において、図３および図１０のINFLECTION_FLAG信号が、検証中のチャネル、右または左において検出されたか否か判定を行う。INFLECTION_FLAG信号が検出されない場合、プロセス８５０はブロック８５８に進む。

ブロック８５８において、図３および図１５のPEAK_CLAMP_FLAG信号が、検証中のチャネル、右または左において検出されたか否か判定を行う。PEAK_CLAMP_FLAG信号が検出されない場合、本プロセスはブロック８６０に進む。
ブロック８６０において、図３および図１１のDIR_CHANGE_FLAG信号が検出されたか（セットされているか）否か判定を行う。DIR_CHANGE_FLAG信号が検出されないと判定された場合、本プロセスはブロック８６２に進む。

ブロック８６２において、図３および図１３のDIR_CHANGE_RM_FLAG信号が検出されたか（セットされているか）否か判定を行う。DIR_CHANGE_RM_FLAG信号が検出されない場合、本プロセスはブロック８６４に進む。

ブロック８６４において、POSCOMP_PK信号のエッジ（遷移）が、検証中のチャネル、右または左において検出されたか（設定されているか）否か判定を行う。POSCOMP_PKエッジが検出された場合、プロセス８５０はブロック８６６に進む。

ブロック８６６において、検証中のチャネル、右または左において、POSCOMP_PK_OK_FLAG信号をセットする。POSCOMP_PK_OK_FLAG信号をセットすることは、POSCOMP_PK信号が検証されたことを示す。次いで、プロセス８５０はブロック８５２に戻る。

ブロック８５２における条件が偽である場合、またはブロック８５４〜８６２のいずれかの条件が真である場合、プロセス８５０はブロック８６８に進み、ここでPOSCOMP_PK_OK_FLAG信号をクリアし、POSCOMP_PK信号が検証されていないことを示し、次いでプロセス８５０はブロック８５２に戻る。

ブロック８６４の条件が偽である場合、プロセスはブロック８５２に戻る。

これより図１７を参照すると、図２のSTATE_SM信号１７４ａから図２のSTATE_PEAK信号１７６ａを生成するために、プロセス９００を用いることができる。先に述べたように、STATE_PEAK信号１７６ａは、STATE_SM信号１７４ａに存在するかもしれない状態チャターから、状態チャターが低減されている。

プロセス９００は、ステップ９０２において開始し、ここで図２、図７Ａ、図９Ａ、および図１０のPOSCOMP_PK信号が高状態（１）にあるか否か判定を行う。POSCOMP_PK信号が高状態にない場合、プロセス９００はブロック９０４に進む。

ブロック９０４において、STATE_SM信号によって示される状態が、STATE_PEAK信号によって示される状態よりも大きいか否か判定を行う。この条件が真である場合、プロセス９００はブロック９０６に進む。

ブロック９０６において、STATE_PEAK信号を、STATE_SM信号に等しくセットし、プロセスはブロック９０２に戻る。つまり、ブロック９０６において、STATE_PEAK信号の遷移を生成する。

ブロック９０４において、条件が偽である場合、プロセス９００はブロック９０２に戻る。

ブロック９０２において、条件が真である場合、本プロセスはブロック９０８に進む。

ブロック９０８において、STATE_SM信号によって示される状態が、STATE_PEAK信号によって示される状態よりも少ないか否か判定を行う。この条件が真である場合、プロセス９００はブロック９０６に進む。この条件が偽である場合、プロセス９００はブロック９０２に戻る。

尚、STATE_PEAK信号において低減されたチャターを、STATE_SM信号におけるチャターと比較することによって、状態の境界（例えば、図２の１８０ｂを参照）、即ち、他の方法で可能になるものよりも間隔が狭い状態を用いることが可能になることは、理解されてしかるべきである。端的に図２を参照すると、STATE_SM信号１７４ａにおけるチャターは、特に適用された閾値THRESH_A１６８ａおよびTHRESH_B１６８ｂの間隔が狭いときに、COMP_A信号１７２ａおよびCOMP_B信号１７０ａに遷移として現れるIDDIFF信号１５４ａにおけるノイズの影響を受ける。図１７のプロセスは、図２の２つの比較器１７０、１７２へのヒステリシスの適用と同様の機能を設けることにより、２つの閾値THRESH_A１６８ａおよびTHRESH_B１６８ｂの間隔を一層狭めることを可能にする。

間隔を一層狭められた状態を設けることによって、図１のPOSCOMP_PK信号１１２ａ、１２８ａのエッジを一層精度高く（時間について）位置決め(placement)することが可能になる（例えば、図７および図７Ａを参照のこと）。POSCOMP信号のエッジ（遷移）は、図１の物体１００の絶対回転角度に直接関係があるので、図１７のプロセス９００は、STATE_PEAK信号を得ることによって、物体１００の絶対回転角度の一層正確な知識を与える。

これより図１８を参照すると、グラフ９２０は、任意の単位の振幅を目盛りとする縦軸と、任意の単位の時間を目盛りとする横軸とを有する。信号９２２は、図１のDIFF信号１０８ａ、１２４ａの１つ、またはアナログ形態の図１のDDIFF信号１１０ａ、１２６ａの１つ、またはアナログ形態の図２のIDDIFF信号１５４ａを表す。

第１時点９２８は、サイクル９２４の第１所定数、例えば、図１の動きセンサ１０２に電力を投入した後の３サイクルを表す。図１の振動プロセッサ１１６によって振動が検出されない場合、実施形態の中には、図１の出力プロトコル・プロセッサ１１８が時点９２８（時点９２８は有効な時点とすることができる）においてアクティブな出力信号１１８ａを生成することができる場合もある。しかしながら、振動プロセッサ１１６によって振動が検出された場合、他の所定数のサイクル９２６を第１所定サイクル数９２４に加算して、時点９３０（新たな有効時点）までアクティブな出力信号１１８ａを遅らせることができる。振動がもはや検出されなくなり、アクティブな出力信号１１８ａをしかるべく遅延させることができるような時点まで、第１所定サイクル数の倍数を第１所定サイクル数９２４に加算することができる。

この構成では、アクティブな出力信号１１８ａを、不必要に長い可能性がある量だけ遅延させることが理解されよう。

尚、アクティブな出力信号１１８ａはできるだけ素早く供給することが望ましいことは認められよう。

これより図１８Ａを参照すると、グラフ９４０は、振幅の任意の単位を目盛りとする縦軸と、任意の単位の時間を目盛りとする横軸とを有する。信号９４２は、図１のDIFF信号１０８ａ、１２４ａの１つ、またはアナログ形態の図１のDDIFF信号１１０ａ、１２６ａの１つ、またはアナログ形態の図２のIDDIFF信号１５４ａを表す。

第１時点９４８は、所定数のサイクル、例えば、図１の動きセンサ１０２に電力を投入した後の３サイクルを表す。時点０から時点９４８までに、図１の振動プロセッサ１１６によって振動が検出されない場合、時点９４８は有効な時点となり、実施形態の中には、図１の出力プロトコル・プロセッサ１１８が検証済みの出力信号を生成できる場合もある。この検証済みの出力信号はアクティブな出力信号１１８ａであり、時点９４８においては、検証されていない出力信号が先行している。この検証されていない出力信号は、時点９４８以前におけるインアクティブな出力信号である可能性がある。

しかしながら、振動プロセッサ１１６によって振動が検出された場合、時点９４８よりも後に有効な時点が現れることができる。振動検出は、DIFF信号の振幅変化９４２が生ずる時点９５２において行われることが示される。

所定のサイクル数９４４を表す時点９４８よりも前に図１の振動プロセッサ１１６によって振動が検出された場合、「既定」時間期間９５４を検出時点９５２に(from)加算し、出力信号１１８ａの検証を時点９５０まで遅らせることができる。時点９５０の前には、検証されていない出力信号が先行している。言い換えると、新たな有効時点が時点９５０において現れる。既定時間期間９５４（またはサイクル数）は、検出される振動の個々の特性（例えば、振動の種類、振動の持続期間）にしたがって決定することができる。これについては、以下で図１９〜図１９Ｂを参照して説明する。

実施形態の中には、既定時間期間９５４が、検出される振動の個々の特性にしたがって決定された、DIFF信号９４２（または、図示しない、POSCOMP信号）のあるサイクル数を含むことができる場合がある。他の実施形態では、既定時間期間９５４は、DIFF信号のサイクルとは無関係な、検出される振動の個々の特性と関係のある時間期間とすることができる場合もある。

この構成は、図１８の構成よりも、所望通りの少ない時間量だけ、出力信号１１８ａの検証を遅らせるということが理解されよう。言い換えると、有効な時点９５０は、図１８の有効な時点９３０の前に現れる。

以上で説明した構成は、時点９５０（または９４８）の前では検証されない出力信号を「インアクティブ」と記述し、時点９５０（または９４８）以降の検証された出力信号を「アクティブ」と記述したが、図１の出力プロトコル・プロセッサ１１８は、更に一般的に、時点９５０（または９４８）（ここでは「有効時点」と呼ぶ）の前には第１特性を有する出力信号１１８ａを供給することができ、時点９５０（または９４８）の後には第２の異なる特性を有する出力信号１１８ａを供給することができることは理解されよう。

代替実施形態の中には、有効時点９５０の前における第１特性（即ち、検証されていない信号）が、方向情報を含まないことができ（しかし、実施形態の中には、動き速度情報を含むことができる場合もある）、時点９５０後における第２の異なる特性（即ち、検証された信号）が、検証された方向情報と動き速度情報とを含むことができる場合もある。他の代替実施形態の中には、有効時点９５０の前における第１特性（即ち、検証されていない信号）が、推定の（検証されていない）方向情報および動き速度情報を含むことができ、時点９５０の後における第２の異なる特性（即ち、検証された信号）が、検証されている方向情報および動き速度情報を含むことができる場合もある。

図１と関連付けて先に説明したように、プロトコルが異なる出力信号例が、２００８年７月３１日に出願された米国特許出願第１２，１８３，３６７号、２００４年１１月９日に発行された米国特許第６，８１５，９４４号、および２００６年４月１１日に発行された米国特許第７，０２６，８０８号に記載されている。

これより図１９〜図１９Ｂを参照すると、これらは併せてプロセス１０００を記述する。プロセス１０００は、並列に実行する複数のプロセスを含む。第１プロセスは、ブロック１００２〜１０１０を含む。第２プロセスは、ブロック１０１２〜１０５２（図１９〜図１９Ｂ）を含む。プロセス１０００は、図１８Ａの時点９５０を識別するために用いることができる（既定時間９４６、または所定サイクル数９４４に加算される、既定サイクル数９４６を含む）。この時点で、図１の出力信号１１８ａがアクティブになり、言い方を変えると、図１の物体１００の動きの方向を示すようになる。

ブロック１００２において、プロセス１０００はいずれかのチャネル、右または左においてPOSCOMP信号のエッジを待つ。一旦POSCOMP信号においてエッジが検出されたなら、本プロセスはブロック１００４に進み、ここでカウント（ＣＮＴ）（POSCOMPエッジのカウント）を１増加させる。

ブロック１００６において、カウント（ＣＮＴ）が４以上であるか否か判定を行う。このカウントが４以下である場合、プロセス１０００はブロック１００８に進み、ここでVALID信号を０にセットし、図１の出力信号１１８ａが未だ有効でないことを示す。この場合、実施形態の中には、アクティブな出力信号１１８ａ（図１）が抑制されている場合もある。本プロセスはブロック１００２に戻る。

ブロック１００６において、カウント（ＣＮＴ）が４以上である場合、VALID信号を１にセットし、図１の出力信号１１８ａが有効であることを示す。この場合、アクティブな出力信号１１８ａを生成することができる。ブロック１０１０のVALID＝１は、図１８Ａの有効時点９５０が現れたことを表す。

ブロック１０１２〜１０５２の並列プロセスによってカウント（ＣＮＴ）を４のカウントまで増大させること、または増大させないことができる。

ブロック１０１２、１０１４、１０１６、１０１８、および１０２０において、電力オン信号、R_INFLECTION FLAG信号（図３および図１０）、L_INFLECTION_FLAG信号（図３および図１０）、DIR_CHANGE_FLAG信号（図３および図１１）、またはTOO_CLOSE_FLAG信号（図３および図１４）がそれぞれ異常状態を示すか否か判定を行う。列挙した信号のいずれかが異常状態を示す場合、本プロセスはブロック１０２２に進み、ここでカウント（ＣＮＴ）を０にセットし、プロセス１０００はブロック１００２に戻る。

列挙した信号のいずれもが異常状態を示さない場合、本プロセスは図１９Ａのブロック１０２４、１０２６、１０２８、および１０３０に進み、ここでDIR_CHANGE_PK_FLAG信号（図３および図１２）、DIR_CHANGE_RM_FLAG信号（図３および図１３）、R_PEAK_IN_FLAG信号（図３および図１５）、またはL_PEAK_IN_FLAG信号（図３および図１５）が、それぞれ、異常状態を示すか否か判定を行う。列挙した信号のいずれかが異常状態を示す場合、本プロセスはブロック１０３４に進み、ここでカウント（ＣＮＴ）が１よりも大きいか否か判定を行う。カウントが１よりも大きい場合、本プロセスはブロック１０３２に進み、ここでカウント（ＣＮＴ）を１にセットし、本プロセスは図１９Ｂのブロック１０３６、１０３８、１０４０、１０４２、１０４４、１０４６、１０４８に進む。

列挙した信号のいずれもが異常状態を示さない場合も、本プロセスは図１９Ｂのブロック１０３６、１０３８、１０４０、１０４２、１０４４、１０４６、１０４８に進む。

ブロック１０３６、１０３８、１０４０、１０４２、１０４４、１０４６、１０４８において、AMP_DIFF_FLAG信号（図３および図５）、R_PEAK_CLAMP_FLAG信号（図３および図１５）、L_PEAK_CLAMP_FLAG信号（図３および図１５）、R_POSCOMP_OK_FLAG信号（図３および図１６）、L_POSCOMP_OK_FLAG信号（図３および図１６）、R_POSCOMP_PK_OK_FLAG信号（図３および図１６Ａ）、またはL_POSCOMP_PK_OK_FLAG信号（図３および図１６Ａ）が、それぞれ、異常状態を示すか否か判定を行う。列挙した信号のいずれかが異常状態を示す場合、本プロセスはブロック１０５０に進み、ここでカウント（ＣＮＴ）が２よりも大きいか否か判定を行う。

ブロック１０５０において、カウント（ＣＮＴ）が２よりも大きい場合、本プロセスはブロック１０５２に進み、ここでカウント（ＣＮＴ）を２にセットし、本プロセスは図１９のブロック１００２に戻る。ブロック１０５２において、カウント（ＣＮＴ）が２以下である場合も、本プロセスはブロック１００２に戻る。

列挙した信号のいずれもが異常状態を示さない場合も本プロセスはブロック１００２に進む。

尚、特定の振動サブプロセッサについて図３で説明したが、その出力が図１９〜図１９Ｂのプロセスにおいて用いられることは認められよう。他の振動サブプロセッサおよび関連のあるプロセスも用いることができる。振動サブプロセッサの出力は、図１９〜図１９Ｂのロジックとは異なるロジックを用いても、図１８Ｂの既定時間９４６を識別することができる。

以上で説明したプロセスにおいて、種々の遅延時間、種々のカウント値、種々の振幅枠、および種々のその他の数値パラメータについて説明した。以上のプロセスは、本発明から逸脱することなく、これら説明した特定の数値パラメータから逸脱することができることは認められよう。

以上、本発明の好ましい実施形態について説明したので、今では当業者には、これらの概念を組み込んだ他の実施形態も用いることができることは明らかであろう。加えて、本発明の一部として含まれているソフトウェアは、コンピュータ読み取り可能記憶媒体を含むコンピュータ・プログラム生産物において具体化することができる。例えば、このようなコンピュータ読み取り可能記憶媒体は、ハード・ドライブ・デバイス、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、またはコンピュータ・ディスケットのような、コンピュータ読み取り可能プログラム・コード・セグメントが格納されている読み取り可能メモリ・デバイスを含むことができる。コンピュータ読み取り可能送信媒体は、光、有線、またはワイヤレスのいずれかで、プログラム・コード・セグメントがディジタル信号またはアナログ信号として搬送される通信リンクを含むことができる。したがって、本発明は、記載した実施形態に限定されるのではなく、添付した請求項の主旨および範囲によってのみ限定されてしかるべきであることを申し述べる。

本明細書において引用した全ての特許、特許出願、刊行物、および引例は、引用したことによって、その全体が明示的に本願にも含まれるものとする。

Claims (24)

1. 動きセンサであって、
   物体に伴う磁場を示す複数の磁場信号を生成するように構成されている複数の磁場検知エレメントと、
   前記複数の磁場信号を表す複数の信号をそれぞれ受け取るように結合され、それぞれ複数の利得調節出力信号を生成するように構成されている複数のＡＧＣ回路と、
   前記複数のＡＧＣ回路のそれぞれの利得を制御するために、複数のＡＧＣ制御信号を生成するように構成されているＡＧＣプロセッサと、
   前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号を表す第１信号と、前記複数のＡＧＣ制御信号の内第２ＡＧＣ制御信号を表す第２信号とを受け取るように結合されているチャネル振幅差プロセッサであって、このチャネル振幅差プロセッサが、前記第１信号の値が、前記第２信号の値よりも所定量だけ異なる利得を表すか否か検出するように構成されており、この検出に応答して前記異なる利得を示すAMP_DIFF_FLAG信号を生成するように構成されており、前記AMP_DIFF_FLAG信号に応答して、前記ＡＧＣプロセッサが、前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値を前記ＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づけるように構成されている、チャネル振幅差プロセッサと、
   を備えている、動きセンサ。
2. 請求項１記載の動きセンサにおいて、前記チャネル振幅差プロセッサが、更に、前記複数の利得調節出力信号の内第１利得調節出力信号の正および負のピークを識別するように構成されており、前記複数の利得調節出力信号の内第１利得調節出力信号の識別された正または負のピークが所定のピークである場合にのみ、前記ＡＧＣプロセッサが、前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値を前記ＡＧＣ制御信号の内第２ＡＧＣ制御信号に近づけるように構成されている、動きセンサ。
3. 請求項２記載の動きセンサにおいて、前記所定のピークが、電力が最初に前記動きセンサに印加された時点の後に来る時間における第１ピークである、動きセンサ。
4. 請求項３記載の動きセンサにおいて、前記チャネル振幅差プロセッサが、更に、上限および下限を有するLEARN振幅枠を生成し、前記利得調節出力信号の内前記第１利得調節出力信号が前記上限または下限の内少なくとも一方と交差する前に現れる前記第１ピークを識別するように構成されている、動きセンサ。
5. 請求項４記載の動きセンサにおいて、前記チャネル振幅差プロセッサが、更に、前記利得調節出力信号の内前記第１利得調節出力信号が前記上限および下限の双方と交差する前に現れる前記第１ピークを識別するように構成されている、動きセンサ。
6. 請求項４記載の動きセンサであって、更に、前記複数の磁場信号を表す他のそれぞれの複数の信号を受け取るように結合され、それぞれの複数のオフセット調節出力信号を生成するように構成されている複数のＡＯＡ回路を備えており、前記動きセンサが、更に、前記複数のＡＯＡ回路のそれぞれのＤＣオフセットを制御するために複数のＡＯＡ制御信号を生成するように構成されており、前記ＡＯＡ回路のそれぞれが、前記複数のＡＧＣ回路のそれぞれと直列に結合されている、動きセンサ。
7. 請求項１記載の動きセンサにおいて、前記チャネル振幅差プロセッサが、更に、前記複数の磁場信号の内少なくとも１つのサイクルを識別するように構成されており、前記ＡＧＣプロセッサが、更に、前記識別されたサイクルが所定のサイクルである場合にのみ、前記複数のＡＧＣ制御信号の内前記第１ＡＧＣ制御信号の値を変化させて、その値を前記ＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づけるように構成されている、動きセンサ。
8. 請求項７記載の動きセンサにおいて、前記所定のサイクルが、電力を最初に前記動きセンサに印加した時点の後に来る時間における第１サイクルである、動きセンサ。
9. 物体の動きを検出する方法であって、
   前記物体に伴う磁場を示す複数の磁場信号を生成するステップと、
   前記複数の磁場信号を表す複数の利得調節信号を生成するステップと、
   前記複数の利得調節信号のそれぞれの利得を制御するために、複数のＡＧＣ制御信号を生成するステップと、
   前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値が、前記複数のＡＧＣ制御信号の内第２ＡＧＣ制御信号の値よりも所定量だけ高い利得を表すか否か検出するステップと、
   前記検出に応答して、前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値を前記ＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づけるステップと、を備えている、方法。
10. 請求項９記載の方法において、前記値を変化させるステップが、
    前記複数の利得調節信号の内第１利得調節信号の正および負ピークを識別するステップと、
    前記複数の利得調節信号の内第１利得調節信号の識別された正または負ピークが所定のピークである場合にのみ、前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値を前記ＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づけるステップと、
    を備えている、方法。
11. 請求項１０記載の方法において、前記正および負ピークを識別するステップが、電力が最初に前記動きセンサに印加された時点の後に来る時間において第１ピークを識別するステップを含む、方法。
12. 請求項１１記載の方法において、前記第１ピークを識別するステップが、
    上限および下限を有するLEARN振幅枠を生成するステップと、
    前記利得調節信号の内前記第１利得調節信号が前記上限または下限の内少なくとも一方を交差する前に現れる前記第１ピークを識別するステップと、
    を含む、方法。
13. 請求項１２記載の方法において、前記第１ピークを識別するステップが、
    前記利得調節信号の内前記第１利得調節信号が前記上限および下限の双方を交差する前に現れる前記第１ピークを識別するステップを含む、方法。
14. 請求項１２記載の方法であって、更に、
    前記複数の磁場信号を表す複数のオフセット調節信号を生成するステップと、
    前記複数のオフセット調節信号のそれぞれのＤＣオフセットを制御するために、複数のＡＯＡ制御信号を生成するステップと、
    を備えている、方法。
15. 請求項９記載の方法であって、更に、
    前記複数の磁場信号の内少なくとも１つのサイクルを識別するステップと、
    識別されたサイクルが所定のサイクルである場合にのみ、前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値を、前記ＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づけるステップと、
    を備えている、方法。
16. 請求項１５記載の方法において、前記識別されたサイクルが、電力が最初に前記動きセンサに印加された時点の後に来る時間における第１サイクルである、方法。
17. 物体の動き検出を行うためのコンピュータ読み取り可能コードを有するコンピュータ読み取り可能記憶媒体であって、
    前記物体に伴う磁場を示す複数の磁場信号を受け取る命令と、
    前記複数の磁場信号を表す複数の利得調節信号を生成する命令と、
    前記複数の利得調節信号のそれぞれの利得を制御するために、複数のＡＧＣ制御信号を生成する命令と、
    前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値が、前記複数のＡＧＣ制御信号の内第２ＡＧＣ制御信号の値よりも所定量だけ高い利得を表すか否か検出する命令と、
    前記検出に応答して、前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値を前記ＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づける命令と、
    を備えている、コンピュータ読み取り可能記憶媒体。
18. 請求項１７記載のコンピュータ読み取り可能記憶媒体において、前記値を変化させる命令が、
    前記複数の利得調節信号の内第１利得調節信号の正および負ピークを識別する命令と、
    前記複数の利得調節信号の内第１利得調節信号の識別された正または負ピークが所定のピークである場合にのみ、前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値を前記ＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づける命令と、
    を備えている、コンピュータ読み取り可能記憶媒体。
19. 請求項１８記載のコンピュータ読み取り可能記憶媒体において、前記正および負ピークを識別する命令が、電力が最初に前記動きセンサに印加された時点の後に来る時間において第１ピークを識別する命令を含む、コンピュータ読み取り可能記憶媒体。
20. 請求項１９記載のコンピュータ読み取り可能記憶媒体において、前記第１ピークを識別する命令が、
    上限および下限を有するLEARN振幅枠を生成する命令と、
    前記利得調節信号の内前記第１利得調節信号が前記上限または下限の内少なくとも一方を交差する前に現れる前記第１ピークを識別する命令と、
    を含む、コンピュータ読み取り可能記憶媒体。
21. 請求項２０記載のコンピュータ読み取り可能記憶媒体において、前記第１ピークを識別する命令が、
    前記利得調節信号の内前記第１利得調節信号が前記上限および下限の双方を交差する前に現れる前記第１ピークを識別する命令を含む、コンピュータ読み取り可能記憶媒体。
22. 請求項２０記載のコンピュータ読み取り可能記憶媒体であって、更に、
    前記複数の磁場信号を表す複数のオフセット調節信号を生成する命令と、
    前記複数のオフセット調節信号のそれぞれのＤＣオフセットを制御するために、複数のＡＯＡ制御信号を生成する命令と、
    を備えている、コンピュータ読み取り可能記憶媒体。
23. 請求項１７記載のコンピュータ読み取り可能記憶媒体であって、更に、
    前記複数の磁場信号の内少なくとも１つのサイクルを識別する命令と、
    識別されたサイクルが所定のサイクルである場合にのみ、前記複数のＡＧＣ制御信号の内第１ＡＧＣ制御信号の値を変化させて、その値を、前記ＡＧＣ制御信号の内第２ＡＧＣ制御信号の値に近づける命令と、
    を備えている、コンピュータ読み取り可能記憶媒体。
24. 請求項２３記載のコンピュータ読み取り可能記憶媒体において、前記識別されたサイクルが、電力が最初に前記動きセンサに印加された時点の後に来る時間における第１サイクルである、コンピュータ読み取り可能記憶媒体。

Images