JP5834495B2 - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- JP5834495B2 JP5834495B2 JP2011118837A JP2011118837A JP5834495B2 JP 5834495 B2 JP5834495 B2 JP 5834495B2 JP 2011118837 A JP2011118837 A JP 2011118837A JP 2011118837 A JP2011118837 A JP 2011118837A JP 5834495 B2 JP5834495 B2 JP 5834495B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- layers
- undoped
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、窒化物半導体素子に関する。 The present invention relates to a nitride semiconductor device.
窒化物半導体は、例えば、高輝度青色LED、純緑色LEDの材料として、フルカラーLEDディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源で実用化されている。LEDの構造としては種々知られており、例えば、n側窒化物半導体層及びp側窒化物半導体層が、それぞれ組成の異なる多層膜によって形成された構造などがある(例えば、特許文献1)。
ここに記載された窒化物半導体素子では、活性層に接して又は近接して、互いに異なる組成等のn型多層膜層及びp型多層膜層を形成することにより、Vf(素子の順方向電圧)の低下及び静電耐圧を向上させることができる。
Nitride semiconductors have been put to practical use in various light sources such as full-color LED displays, traffic signal lights, and image scanner light sources as materials for high-brightness blue LEDs and pure green LEDs, for example. Various structures of LEDs are known. For example, there is a structure in which an n-side nitride semiconductor layer and a p-side nitride semiconductor layer are formed of multilayer films having different compositions (for example, Patent Document 1).
In the nitride semiconductor device described herein, an n-type multilayer film layer and a p-type multilayer film layer having different compositions or the like are formed in contact with or in proximity to the active layer, whereby Vf (forward voltage of the element) is formed. ) And the electrostatic withstand voltage can be improved.
しかし、上記活性層に接した又は近接したn型多層膜層はn型不純物がドーピングされているため、アンドープである場合と比べ、逆バイアス印加時に漏洩電流が発生しやすくなるという問題が依然として存在する。 However, since the n-type multilayer layer in contact with or close to the active layer is doped with n-type impurities, there still remains a problem that leakage current is more likely to occur when a reverse bias is applied than in the case of undoped. To do.
本発明は、上記課題に鑑みなされたものであり、低Vf化を図りながら、逆バイアス印加時の漏洩電流を確実に防止することができ、高輝度及び高光束を有する信頼性の高い窒化物半導体素子を提供することを目的とする。 The present invention has been made in view of the above problems, and can reliably prevent a leakage current when a reverse bias is applied while reducing Vf, and has high luminance and high luminous flux and a highly reliable nitride. An object is to provide a semiconductor device.
本発明の窒化物半導体素子は、
n側窒化物半導体層、活性層及びp側窒化物半導体層がこの順に積層された窒化物半導体素子であって、
前記n側窒化物半導体は、n型コンタクト層、アンドープ半導体層及びn型多層膜層がこの順に積層されてなり、
該n型多層膜層が、20層以上の層からなり、50nm以上500nm以下の総膜厚を有することを特徴とする。
この窒化物半導体素子では、以下の1以上を備えることが好ましい。
活性層が、90nm以上200nm以下の総膜厚を有する。
前記n側窒化物半導体層側に基板を備え、かつ該基板とn型コンタクト層との間に、転位密度が1×107〜5×109cm−2である第1窒化物半導体層を備え、該第1窒化物半導体層が、1μm以上10μm以下の膜厚を有する。
前記第1窒化物半導体層は、前記基板側よりも前記n型コンタクト層側において転位密度が低い。
前記第1窒化物半導体層は、異なる成膜温度で形成された少なくとも2層を有する。
前記第1窒化物半導体層は、全ガス流量に対するNH3流量の割合が異なる条件下で形成された少なくとも2層を有する。
前記アンドープ半導体層は、アンドープGaN層である。
前記アンドープ半導体層は、アンドープ層とSiドープ層とが交互に積層されてなる。
The nitride semiconductor device of the present invention is
A nitride semiconductor device in which an n-side nitride semiconductor layer, an active layer, and a p-side nitride semiconductor layer are stacked in this order,
The n-side nitride semiconductor is formed by laminating an n-type contact layer, an undoped semiconductor layer, and an n-type multilayer film layer in this order,
The n-type multilayer film layer is composed of 20 or more layers and has a total film thickness of 50 nm to 500 nm.
The nitride semiconductor element preferably includes one or more of the following.
The active layer has a total film thickness of 90 nm to 200 nm.
A first nitride semiconductor layer having a substrate on the n-side nitride semiconductor layer side and having a dislocation density of 1 × 10 7 to 5 × 10 9 cm −2 between the substrate and the n-type contact layer; And the first nitride semiconductor layer has a thickness of 1 μm to 10 μm.
The first nitride semiconductor layer has a dislocation density lower on the n-type contact layer side than on the substrate side.
The first nitride semiconductor layer has at least two layers formed at different film formation temperatures.
The first nitride semiconductor layer has at least two layers formed under different conditions in which the ratio of the NH 3 flow rate to the total gas flow rate is different.
The undoped semiconductor layer is an undoped GaN layer.
The undoped semiconductor layer is formed by alternately laminating undoped layers and Si doped layers.
本発明によれば、低Vf化を図りながら、逆バイアス印加時の漏洩電流を確実に防止することができ、高輝度及び高光束を有する信頼性の高い窒化物半導体素子を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the leakage current at the time of reverse bias application can be prevented reliably, aiming at low Vf, and the reliable nitride semiconductor device which has a high brightness | luminance and a high luminous flux can be provided. .
以下、本件発明の好ましい実施形態について図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための窒化物半導体素子を例示するものであって、本発明は窒化物半導体素子を以下のものに特定しない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies a nitride semiconductor element for embodying the technical idea of the present invention, and the present invention does not specify the nitride semiconductor element as follows. Furthermore, in the following description, the same name and symbol indicate the same or the same members, and detailed description thereof will be omitted as appropriate.
本発明の窒化物半導体素子は、いわゆるLEDと称されるものであり、図1に示すように、主として、基板1上に、n側窒化物半導体層14、活性層8及びp側窒化物半導体層15がこの順に積層されて構成されている。なお、基板1は、最終形態においては存在しなくてもよい。
さらに、p側窒化物半導体層15は、その上面の略全面に接続された全面電極11及びこの全面電極の一部に接続されたp電極12を有している。n型コンタクト層5は、その上に積層されたn側窒化物半導体層、活性層8、p側窒化物半導体層15の各一部が除去されて、露出しており、その露出した面にn電極13が接続されている。
なお、図示されないが、基板1、半導体層の側面及び上面の一部、任意に、電極上の側面及び上面の一部には、保護膜が形成されている。
ここでの「一部」とは、面内における一部(領域の一部)及び膜厚方向の一部の双方を含む。
The nitride semiconductor device of the present invention is a so-called LED. As shown in FIG. 1, the n-side nitride semiconductor layer 14, the active layer 8, and the p-side nitride semiconductor are mainly formed on the
Further, the p-side
Although not shown, a protective film is formed on a part of the side surface and upper surface of the
Here, “part” includes both part in the plane (part of the region) and part in the film thickness direction.
n側及びp側窒化物半導体層14、15並びに活性層8は、例えば、式(A)
InxAlyGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1) (A)
で示される化合物半導体によって形成さすることができる。これに加えて、III族元素としてBが一部に置換されたものを用いてもよいし、V族元素としてNの一部をP、Asで置換されたものを用いてもよい。
n側窒化物半導体層は、活性層に対して、n型不純物として、Si、Ge、Sn、S、O、Ti、Zr、CdなどのIV族元素又はVI族元素等を1種類以上含有している層が配置されている側の積層層の総称である。なかでも、n型不純物としては、Si、Snが好ましい。
p側窒化物半導体層は、活性層に対して、p型不純物として、Mg、Zn、Be、Mn、Ca、Sr等層が配置されている側の積層層の総称である。
これらのn型及びp型不純物は、例えば、5×1016/cm3〜1×1021/cm3程度の濃度範囲で含有されていることが好ましい。ただし、n側及びp側窒化物半導体層の全ての層が必ずしもn型又はp型の不純物を含有していなくてもよい。
The n-side and p-side
In x Al y Ga 1-x -y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) (A)
It can form with the compound semiconductor shown by these. In addition to this, an element in which B is partially substituted as a group III element may be used, or an element in which a part of N is substituted with P or As may be used as a group V element.
The n-side nitride semiconductor layer contains at least one group IV element or group VI element such as Si, Ge, Sn, S, O, Ti, Zr, and Cd as an n-type impurity with respect to the active layer. It is a general term for the laminated layer on the side where the layer is disposed. Of these, Si and Sn are preferable as the n-type impurity.
The p-side nitride semiconductor layer is a general term for a stacked layer on the side where Mg, Zn, Be, Mn, Ca, Sr and the like are disposed as p-type impurities with respect to the active layer.
These n-type and p-type impurities are preferably contained in a concentration range of, for example, about 5 × 10 16 / cm 3 to 1 × 10 21 / cm 3 . However, all of the n-side and p-side nitride semiconductor layers do not necessarily contain n-type or p-type impurities.
〔n側窒化物半導体層14〕
n側窒化物半導体層14は、基板1側から、n型コンタクト層5、アンドープ半導体層6及びn型多層膜層7がこの順に積層されている。
[N-side nitride semiconductor layer 14]
In the n-side nitride semiconductor layer 14, the n-type contact layer 5, the undoped semiconductor layer 6, and the n-type
(n型コンタクト層5)
n型コンタクト層5としては、その組成は特に限定されるものではなく、例えば、Al比率が0.2以下のAlGaN又はGaNからなる層が好ましく、単一層からなる層がより好ましい。このような組成にすると、結晶欠陥の少ない窒化物半導体層が得やすい。
n型コンタクト層5の膜厚は特に限定されるものではなく、例えば、1μm程度以上、好ましくは3μm程度以上とすることができる。
n型コンタクト層5は、n型不純物を含有しており、その濃度は、窒化物半導体の結晶性を悪化しない程度に高いことが好ましい。例えば、1×1018/cm3以上、5×1021/cm3以下が挙げられる。
(N-type contact layer 5)
The composition of the n-type contact layer 5 is not particularly limited. For example, a layer made of AlGaN or GaN having an Al ratio of 0.2 or less is preferable, and a layer made of a single layer is more preferable. With such a composition, it is easy to obtain a nitride semiconductor layer with few crystal defects.
The film thickness of the n-type contact layer 5 is not particularly limited, and can be, for example, about 1 μm or more, preferably about 3 μm or more.
N-type contact layer 5 contains an n-type impurity, and its concentration is preferably high enough not to deteriorate the crystallinity of the nitride semiconductor. For example, it is 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less.
(アンドープ半導体層6)
アンドープ半導体層6としては、例えば、上述した式(A)からなる層が挙げられる。なかでも、アンドープ半導体層6は、GaN、x及び/又はyが0.2以下のAlyGa1−x−yN、InxGa1−x−yNが好ましく、さらに、GaNからなる層を含むことが好ましい。このような組成により、結晶欠陥の少ない窒化物半導体層が容易に得られる。アンドープ半導体層6は、単層で形成されていてもよいが、多層膜によって形成されていることが好ましい。
アンドープ半導体層6が多層膜で形成される場合、その全ての層の組成が同じでなくもよく、部分的に、傾斜的に、段階的に又は交互にその組成が変化してもよい。
また、アンドープ半導体層6が多層膜で形成される場合、その全ての層が、n型不純物を含有しない、アンドープ層とすることは必要ではなく、少なくとも1層がアンドープ層であればよい。
不純物が含有されている層が2層以上含まれる場合、その不純物濃度は必ずしも同じでなく、互いに又は少なくとも1層が異なっていてもよい。例えば、その不純物濃度は、3×1018/cm3以上が挙げられ、5×1018/cm3以上が好ましい。n型不純物濃度の上限は特に限定されないが、結晶性が悪くなりすぎない程度、例えば、5×1021/cm3以下が好ましい。このような不純物濃度とすることにより、発光出力の向上とVfの低下との双方を向上させることができる。
特に、アンドープ半導体層6が多層膜で形成される場合、同じ組成のアンドープ層とドープ層とが交互に積層された層であることが好ましい。これらの交互の積層層は、例えば、3層以上であることが好ましく、5層程度以下であることが適しており、アンドープ層とドープ層とのいずれが最下層及び/又は最上層であってもよい。
(Undoped semiconductor layer 6)
As the undoped semiconductor layer 6, for example, a layer composed of the above-described formula (A) can be given. Among these, the undoped semiconductor layer 6 is preferably Al y Ga 1-xy N or In x Ga 1-xy N having GaN, x and / or y of 0.2 or less, and further, a layer made of GaN. It is preferable to contain. With such a composition, a nitride semiconductor layer with few crystal defects can be easily obtained. The undoped semiconductor layer 6 may be formed of a single layer, but is preferably formed of a multilayer film.
When the undoped semiconductor layer 6 is formed of a multilayer film, the composition of all the layers may not be the same, and the composition may change partially, in a gradient, stepwise, or alternately.
Further, when the undoped semiconductor layer 6 is formed of a multilayer film, it is not necessary for all the layers to be undoped layers that do not contain n-type impurities, and at least one layer may be an undoped layer.
When two or more layers containing impurities are included, the impurity concentration is not necessarily the same, and at least one layer may be different from each other. For example, the impurity concentration is 3 × 10 18 / cm 3 or more, and preferably 5 × 10 18 / cm 3 or more. The upper limit of the n-type impurity concentration is not particularly limited, but is preferably such that the crystallinity does not deteriorate too much, for example, 5 × 10 21 / cm 3 or less. By setting such an impurity concentration, it is possible to improve both the light emission output and the decrease in Vf.
In particular, when the undoped semiconductor layer 6 is formed of a multilayer film, it is preferable that undoped layers and doped layers having the same composition are alternately stacked. These alternate laminated layers are, for example, preferably 3 layers or more, and preferably 5 layers or less, and any of the undoped layer and the doped layer is the lowermost layer and / or the uppermost layer. Also good.
なお、本明細書において「アンドープ」とは、成膜時に、上述したp型又はn型の不純物を導入することなく形成された層であって、成膜後及び/又は製造工程における熱処理等によって上下層から拡散されて不純物が混入された層を意味するのではない。つまり、不純物濃度が1×1017/cm3程度以下に留められている層を、実質的に「アンドープ」の層と称する。 In this specification, “undoped” refers to a layer formed without introducing the above-described p-type or n-type impurities at the time of film formation, and after the film formation and / or by heat treatment or the like in the manufacturing process. It does not mean a layer diffused from the upper and lower layers and mixed with impurities. In other words, a layer having an impurity concentration of about 1 × 10 17 / cm 3 or less is substantially referred to as an “undoped” layer.
アンドープ半導体層6を、比較的高濃度の不純物がドープされたn型コンタクト層5上に配置することにより、下地の結晶性が良くなるため、次に成長させるn型多層膜層7が成長し易くなり、さらにn型多層膜層7上に、結晶性の良好な活性層8を成長させることが可能となる。これにより、窒化物半導体素子として、Vfを低下させることが可能となる。
By disposing the undoped semiconductor layer 6 on the n-type contact layer 5 doped with a relatively high concentration of impurities, the underlying crystallinity is improved, so that the n-
アンドープ半導体層6は、例えば、膜厚が5nm程度以上であることが好ましい。これによって、静電耐圧を向上させることができる。好ましくは、100nm程度以上、さらに好ましくは、300nm程度以上である。また、製造効率と静電耐圧とのバランスを考慮すると、500nm程度以下であることが適している。
アンドープ半導体層6が多層膜で形成される場合、例えば、アンドープ層及びn型不純物ドープ層の膜厚は、それぞれ同じであってもよいし、少なくとも1層が異なっていてもよい。多層膜を構成する個々の層の膜厚は、特に限定されないが、例えば、5〜500nmが適しており、好ましくは5〜300nmであり、より好ましくは5〜200nmである。多層膜の膜厚をこの範囲とすることにより、Vfの最適化と静電耐圧の向上との双方を良好にバランスさせることができる。
For example, the undoped semiconductor layer 6 preferably has a thickness of about 5 nm or more. Thereby, the electrostatic withstand voltage can be improved. Preferably, it is about 100 nm or more, more preferably about 300 nm or more. In consideration of the balance between the production efficiency and the electrostatic withstand voltage, the thickness is preferably about 500 nm or less.
When the undoped semiconductor layer 6 is formed of a multilayer film, for example, the thicknesses of the undoped layer and the n-type impurity doped layer may be the same, or at least one layer may be different. Although the film thickness of each layer which comprises a multilayer film is not specifically limited, For example, 5-500 nm is suitable, Preferably it is 5-300 nm, More preferably, it is 5-200 nm. By setting the film thickness of the multilayer film within this range, it is possible to satisfactorily balance both optimization of Vf and improvement of electrostatic withstand voltage.
この多層膜は、その組成及び/又は膜厚及び/又は不純物濃度等によって、積層される位置により、素子の諸特性に与える影響が異なる場合がある。そのために、これらの要因と、各層が大きく関与するであろう素子特性を考慮して、アンドープ層又はドープ層の組成及び/又は膜厚及び/又は不純物濃度を段階的に変化させるなどして、良好な特性に調整することが好ましい。このような調整を行なうことにより、全体として種々の素子特性を良好に維持させながら、特に発光出力及び静電耐圧を著しく向上させることが可能となる(例えば、特開2000−232237号公報参照)。 Depending on the composition, the film thickness, and / or the impurity concentration, the multilayer film may have different effects on the characteristics of the device depending on the position where it is stacked. Therefore, in consideration of these factors and element characteristics that each layer will be greatly involved in, the composition and / or film thickness and / or impurity concentration of the undoped layer or doped layer are changed stepwise, etc. It is preferable to adjust to good characteristics. By performing such adjustment, it is possible to remarkably improve the light emission output and electrostatic withstand voltage in particular while maintaining various element characteristics as a whole (see, for example, Japanese Patent Laid-Open No. 2000-232237). .
(n型多層膜層7)
n型多層膜層7は、組成の異なる少なくとも2種類以上の元素からなる窒化物半導体、例えば、上述した式(A)からなる層が挙げられる。特に、n型多層膜層7は、超格子多層膜によって形成されていることが好ましく、AlzGa1−zN(0≦z<1)(第1層)とInpGa1−pN(0<p<1)(第2層)との2種類の組成からなる層が交互に積層された超格子層がより好ましい。第1層及び第2層は、いずれが最下層及び/又は最上層であってもよい。ただし、必ずしも第1層同士、第2層同士、第1層及び第2層の全ての層の組成が同じでなくもよく、部分的に、傾斜的に、段階的に又は交互にその組成が変化してもよい。なかでも、第1層同士及び第2層同士が、同じ組成の層であることが好ましい。
(N-type multilayer film layer 7)
Examples of the n-type
第1層は、zが小さいほど、つまりアルミニウム含量が小さいほど、結晶性が良好になるため、z=0であるGaNからなる層が好ましい。
第2層は、pが0.5以下の層が好ましく、pが0.2以下の層がより好ましい。
なかでも、n型多層膜層7としては、第1層がGaNであり、第2層においてpが0.2以下のInpGa1−pNである超格子多層膜が好ましい。
The first layer is preferably a layer made of GaN with z = 0 because the smaller z, that is, the smaller the aluminum content, the better the crystallinity.
The second layer is preferably a layer having p of 0.5 or less, and more preferably a layer having p of 0.2 or less.
Among these, as the n-type
n型多層膜層7は、組成の異なる層(好ましくは上述した第1層及び第2層)をそれぞれ10層以上積層した、合計20層以上の積層膜であることが適しており、それぞれ20層以上(合計で40層以上)の積層膜であることが好ましい。第1層と第2層との積層数の上限は特に限定されないが、例えば、500層以下が適しており、200層以下、100層以下が好ましい。このようなn型多層膜層を配置することにより、Vfの効果的な低下を実現することができる。
n型多層膜層7を構成する単一層(つまり、第1層又は第2層)の膜厚は特に限定されないが、少なくとも1種類の単一層の膜厚を、10nm以下とすることが適しており、7nm以下が好ましく、5nm以下がより好ましい。このように単一層の膜厚を薄くすることにより、多層膜層が超格子構造となるとともに、弾性臨界膜厚以下となり、多層膜層における各単一層の結晶性が良好となる。よって、積層が進むにつれて、より結晶性を向上させることができ、さらなる光出力の向上を実現させることができる。
さらに、n型多層膜層7を構成する全ての単一層、好ましくは、上述した第1層及び第2層は、両方とも10nm以下とすることが好ましく、7nm以下がより好ましく、5nm以下がさらに好ましい。n型多層膜層6を構成する層の膜厚をこの範囲とすることにより、上述した結晶性をより向上させることができる。
The n-type
The film thickness of the single layer (that is, the first layer or the second layer) constituting the n-type
Further, all the single layers constituting the n-type
n型多層膜層7は、特に限定されないが、総膜厚が、50nm程度以上とすることが適しており、65nm程度以上が好ましく、75nm程度以上、80nm程度以上がより好ましく、さらに、90nm程度以上がより一層好ましい。総膜厚の上限は特に限定されないが、製造効率と特性の向上を考慮して、500nm程度以下が挙げられ、400nm程度以下が好ましい。総膜厚をこの範囲とすることにより、結晶性が良好となり、素子の出力を向上させることができる。
The n-type
n型多層膜層7は、その全ての層にn型不純物が含有されていなくてもよく、少なくとも1層にn型不純物が含有されていればよい。例えば、上述した第1層及び第2層のいずれか一方のみにn型不純物が含有されていなくてもよいし、全ての層にn型不純物が含有されていてもよい。この場合、不純物の種類及び濃度は、いずれも、全ての層において同一でなくてもよく、互いに又は少なくとも1層が異なっていてもよい。例えば、上述した第1層及び第2層の双方にn型不純物がドープされ、隣接する窒化物半導体層同士で濃度が異なる変調ドープを採用することにより、光出力をより向上させることができる傾向がある。
不純物濃度は、5×1016/cm3以上、3×1018/cm3以上が挙げられ、5×1018/cm3以上が好ましい。n型不純物濃度の上限は特に限定されないが、結晶性が悪くなりすぎない程度、例えば、5×1021/cm3以下又は1×1020/cm3以下が好ましい。このような不純物濃度とすることにより、よりVfを低下させることができる。
The n-type
Examples of the impurity concentration include 5 × 10 16 / cm 3 or more and 3 × 10 18 / cm 3 or more, and 5 × 10 18 / cm 3 or more is preferable. The upper limit of the n-type impurity concentration is not particularly limited, but is preferably such that the crystallinity is not deteriorated too much, for example, 5 × 10 21 / cm 3 or less or 1 × 10 20 / cm 3 or less. By setting such an impurity concentration, Vf can be further reduced.
n型多層膜層7の成膜方法は、特に限定されず、公知の成膜方法、例えば、MOVPE、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等のいずれを利用してもよい。成膜温度は、特に限定されないが、好ましくは850℃以上、より好ましくは900℃以上である。これにより、より結晶性を良好とすることができる。
The film formation method of the n-type
〔活性層8〕
活性層8としては、少なくともInを含んでなる窒化物半導体、好ましくはInjGa1-jN(0≦j<1)を含む井戸層と、障壁層とを有する単一量子井戸構造又は多重量子井戸構造のものが挙げられる。特に、井戸層は、iが0.1〜0.2程度が好ましく、障壁層は、jが0が好ましい。活性層8では、井戸層及び障壁層は、いずれが最下層及び/又は最上層であってもよい。
活性層8は、例えば、90nm程度以上の総膜厚であることが適しており、100〜200nm程度であることが好ましい。この厚みの範囲内で、窒化物半導体素子における所望の波長等を考慮して、障壁層及び井戸層の各積層数、積層順等を調整することにより、逆バイアス印加時の漏洩電流を効果的に低減することができる。
[Active layer 8]
The active layer 8 has a single quantum well structure or multiple layers including a nitride semiconductor containing at least In, preferably a well layer containing In j Ga 1-j N (0 ≦ j <1), and a barrier layer. The thing of a quantum well structure is mentioned. In particular, i is preferably about 0.1 to 0.2 for the well layer, and j is preferably 0 for the barrier layer. In the active layer 8, the well layer and the barrier layer may be either the lowermost layer and / or the uppermost layer.
For example, the active layer 8 is suitably about 90 nm or more in total thickness, and preferably about 100 to 200 nm. Within this thickness range, the leakage current when applying reverse bias is effectively controlled by adjusting the number of barrier layers and well layers, the order of stacking, etc., taking into account the desired wavelength of the nitride semiconductor device. Can be reduced.
〔p側窒化物半導体層15〕
p側窒化物半導体層15は、例えば、活性層側から順に、p側クラッド層9、p型コンタクト層10を含むことが好ましい。
(p側クラッド層9)
p側クラッド層9としては、p型不純物を含有する、上述した式(A)からなる単一層又はバンドギャップエネルギーの異なる少なくとも2層の積層層又は超格子多層膜が挙げられる。なかでも、AlbGa1-b N(0≦b≦1)からなる単一層又はバンドギャップエネルギーの異なる少なくとも2層の半導体層の積層層が好ましい。
p側クラッド層9は、p型不純物濃度が、例えば、1×1022/cm3程度以下が好ましく、5×1020/cm3程度以下がより好ましい。p型不純物濃度の下限は特に限定されないが、5×1016/cm3程度以上が適している。
積層層又は超格子多層膜においては、全ての層にp型不純物が含有されていなくてもよい。また、各層又は一部の層においてp型不純物濃度が異なっていてもよいし、同じでもよい。
p側クラッド層9の膜厚は特に限定されるものではなく、10nm程度以上が挙げられる。また、積層層又は超格子多層膜では、単一の窒化物半導体層の膜厚を、10nm程度以下とすることが好ましく、7nm程度以下、5nm程度以下とすることがより好ましい。薄膜で形成することにより、多層膜層が超格子構造となり、多層膜層の結晶性を向上させることができる。その結果、p型不純物を添加した場合にキャリア濃度が大きく抵抗率の小さい層が得られ、素子のVf及びしきい値等が低下し易い傾向がある。これによって、低消費電力で良好な発光出力を得ることができる。
[P-side nitride semiconductor layer 15]
The p-side
(P-side cladding layer 9)
Examples of the p-side cladding layer 9 include a single layer composed of the above-mentioned formula (A) containing p-type impurities, or at least two laminated layers having different band gap energies or a superlattice multilayer film. Among these, a single layer made of Al b Ga 1-b N (0 ≦ b ≦ 1) or a stacked layer of at least two semiconductor layers having different band gap energies is preferable.
The p-side cladding layer 9 has a p-type impurity concentration of, for example, preferably about 1 × 10 22 / cm 3 or less, and more preferably about 5 × 10 20 / cm 3 or less. The lower limit of the p-type impurity concentration is not particularly limited, but about 5 × 10 16 / cm 3 or more is suitable.
In the laminated layer or the superlattice multilayer film, the p-type impurity may not be contained in all the layers. Further, the p-type impurity concentration in each layer or a part of the layers may be different or the same.
The film thickness of the p-side cladding layer 9 is not particularly limited, and may be about 10 nm or more. In the laminated layer or the superlattice multilayer film, the thickness of the single nitride semiconductor layer is preferably about 10 nm or less, more preferably about 7 nm or less and about 5 nm or less. By forming the thin film, the multilayer film layer has a superlattice structure, and the crystallinity of the multilayer film layer can be improved. As a result, when a p-type impurity is added, a layer having a high carrier concentration and a low resistivity is obtained, and the Vf, threshold value, etc. of the device tend to decrease. Thereby, a favorable light emission output can be obtained with low power consumption.
(p型コンタクト層10)
p型コンタクト層10は、例えば、上述した式(A)で表される窒化物半導体からなる層が挙げられ、なかでも、GaN、Al比率0.2以下のAlGaN、In比率0.2以下のInGaNからなる層が好ましく、GaNからなる層がより好ましい。これらの組成は、電極材料と良好なオーミックコンタクトを得ることができる。
p型コンタクト層10の膜厚は特に限定されるものではなく、例えば、50nm程度以上であることが好ましく、60nm程度以上であることがより好ましい。
不純物濃度は、例えば、1×1018/cm3以上、5×1021/cm3以下が挙げられる。
(P-type contact layer 10)
Examples of the p-type contact layer 10 include a layer made of a nitride semiconductor represented by the above-described formula (A). Among them, GaN, AlGaN having an Al ratio of 0.2 or less, and In ratio of 0.2 or less. A layer made of InGaN is preferred, and a layer made of GaN is more preferred. These compositions can provide good ohmic contact with the electrode material.
The film thickness of the p-type contact layer 10 is not particularly limited, and is preferably about 50 nm or more, and more preferably about 60 nm or more.
Examples of the impurity concentration include 1 × 10 18 / cm 3 or more and 5 × 10 21 / cm 3 or less.
〔基板1〕
上述した窒化物半導体層は、通常、基板1上に形成されている。
基板1としては、C面、R面又はA面を主面とするサファイア、その他、スピネル(MgA12O4)のような絶縁性の基板の他、SiC(6H、4H、3Cを含む)、Si、ZnO、GaAs、GaN等の半導体基板を用いることができる。
[Substrate 1]
The nitride semiconductor layer described above is usually formed on the
As the
基板1上には、バッファ層2が形成されていることが好ましい。
バッファ層2としては、例えば、GadAl1−dN(0<d≦1)からなる窒化物半導体が挙げられ、Al混晶比が0.3以下が好ましく、Al混晶比が0.2以下の層がより好ましい。Alの割合が小さい組成ほど結晶性の改善が顕著となる。より好ましくはGaNからなるバッファ層2が挙げられる。また、バッファ層2は最終的に除去することもできるし、それ自体省略することもできる。
バッファ層2は、0.002〜0.5μm程度の膜厚であることが好ましく、0.05〜0.2μm程度、さらに0.01〜0.02μm程度の膜厚であることが好ましい。この範囲とすることにより、窒化物半導体の結晶モフォロジーが良好となり、バッファ層2上に成長させる窒化物半導体の結晶性が改善される。バッファ層2を成長させる場合の温度は、200〜900℃とすることが適しており、400〜800℃の範囲に調整することが好ましい。これにより、良好な多結晶を形成することができ、この多結晶を種結晶として、バッファ層2上に成長させる窒化物半導体の結晶性を良好にすることができる。
A buffer layer 2 is preferably formed on the
Examples of the buffer layer 2 include a nitride semiconductor made of Ga d Al 1-d N (0 <d ≦ 1). The Al mixed crystal ratio is preferably 0.3 or less, and the Al mixed crystal ratio is 0.1. Two or less layers are more preferred. The smaller the Al content, the more remarkable the improvement in crystallinity. More preferred is a buffer layer 2 made of GaN. Further, the buffer layer 2 can be finally removed, or can be omitted by itself.
The buffer layer 2 preferably has a thickness of about 0.002 to 0.5 μm, preferably about 0.05 to 0.2 μm, and more preferably about 0.01 to 0.02 μm. By setting it within this range, the crystal morphology of the nitride semiconductor is improved, and the crystallinity of the nitride semiconductor grown on the buffer layer 2 is improved. The temperature for growing the buffer layer 2 is suitably 200 to 900 ° C., and preferably adjusted to a range of 400 to 800 ° C. Thereby, a good polycrystal can be formed, and the crystallinity of the nitride semiconductor grown on the buffer layer 2 can be made good by using this polycrystal as a seed crystal.
〔第1窒化物半導体層16〕
基板1とn型コンタクト層5との間、特に、上述したバッファ層2を形成する場合には、バッファ層2とn型コンタクト層5との間に、転位密度が1×107〜5×109cm−2である第1窒化物半導体層16を備えていることが適している。第1窒化物半導体層16はGaN層であることが好ましいが、Al1−xGaxN層(0<x<1)としてもよい。
この第1窒化物半導体層16は、単一層でなくてもよく、例えば、2層以上の積層構造であってもよい。積層構造としては、基板側から、転位密度が低減された低転位層3、ピットを減少させるためのピット埋込層4と称する層が積層された積層構造が挙げられる。また、この積層構造の上又は下に、任意の中間層が配置していてもよい。第1窒化物半導体層16は、いずれの層構造であっても、成膜が進むにつれて、結晶性が良好となり、成膜初期よりも成膜終期に成膜された側(又は層)の転位密度が低い。従って、概して、ピット埋込層4が、低転位層3よりも転位密度が低く、低転位層3内ではピット埋込層4側においてより転位密度が低く、ピット埋込層4内では、低転位層3側においてより転位密度が高い。
[First Nitride Semiconductor Layer 16]
When the buffer layer 2 described above is formed between the
The first
第1窒化物半導体層16は、積層構造として形成される場合、双方とも組成は同一であるが、例えば、成膜方法の違いによって、両者を区別することができる。例えば、上述したような公知の成膜方法において、低転位層3とピット埋込層4とが、さらに任意の層が、異なる成膜温度で形成された層が挙げられる。成膜温度は、成膜初期よりも成膜終期において高くすることが適している。従って、低転位層3の成膜温度よりも、ピット埋込層4の成膜温度を高くすることが好ましい。
また、成膜時における全ガス流量に対するNH3流量の割合が異なる条件下で形成された層が挙げられる。全ガス流量に対するNH3流量の割合は、成膜初期よりも成膜終期において高くすることが適している。従って、低転位層3のNH3流量の割合よりも、ピット埋込層4のNH3流量の割合を高くすることが好ましい。
なお、第1窒化物半導体層16は、実質的に不純物を含有していない。
When the first
The ratio of NH 3 flow rate be mentioned layers formed under different conditions to the total gas flow rate during deposition. It is suitable that the ratio of the NH 3 flow rate to the total gas flow rate is higher at the end of film formation than at the initial stage of film formation. Therefore, it is preferable that the NH 3 flow rate of the pit buried
The first
第1窒化物半導体層16の厚みは、例えば、1μm程度以上であることが好ましく、2μm程度以上、3μm程度以上であることがより好ましく、10μm程度以下であることが好ましく、5μm程度以下であることがより好ましい。
The thickness of the first
低転位層3は、例えば、膜厚が500〜5000nm程度が挙げられ、1000〜3000nm程度が好ましい。特に、低転位層は、その終端(活性層側)の転位密度が1×107〜5×108cm−2であることが好ましく、5×10〜3×108cm−2であることがより好ましい。
この低転位層を成膜する方法としては、当該分野で公知の方法にいずれを利用してもよい。例えば、成長中の全供給ガス流量に対するNH3ガスの割合を、30%程度以下に制御し及び/又は成長速度を200nm/分程度以下と制御する方法が挙げられる。さらに、成膜時の温度を、800〜1400℃程度の温度範囲とすることが好ましい。
For example, the
As a method for forming this low dislocation layer, any method known in the art may be used. For example, a method of controlling the ratio of NH 3 gas to the total supply gas flow rate during growth to about 30% or less and / or controlling the growth rate to about 200 nm / min or less can be mentioned. Furthermore, it is preferable to set the temperature during film formation to a temperature range of about 800 to 1400 ° C.
ピット埋込層4は、例えば、膜厚が500〜5000nm程度が挙げられ、1000〜3000nm程度が好ましい。特に、ピット埋込層は、低転位層よりも転位密度が低く、かつ、ピットの発生が極力低減された層である。
このピット埋込層を成膜する方法としては、当該分野で公知の方法にいずれを利用してもよい。さらに、成膜時の温度を、低転位層の成膜温度よりも高い温度、例えば、850〜1450℃程度の温度範囲とすることが好ましい。
The
As a method for forming the pit buried layer, any method known in the art may be used. Furthermore, the temperature during film formation is preferably higher than the film formation temperature of the low dislocation layer, for example, in a temperature range of about 850 to 1450 ° C.
〔電極11、12、13〕
本発明の窒化物半導体素子において用いられる全面電極、p電極及びn電極は、その単一層の組成、積層構造の組成及び積層順序、膜厚等、特に限定されず、当該分野で公知のもののいずれをも採用することができる。
特に、全面電極は、光の取出効率を考慮して、活性層から出射される光を吸収しない材料によって形成されることが好ましく、例えば、導電性酸化物(ITO等)等が挙げられる。
〔保護膜〕
保護膜としては、特にその材料及び膜厚は限定されないが、例えば、SiO2、ZrO2、TiO2、Al2O3、Nb2O5、AlN、AlGaN等からなる単層膜又は多層膜等が挙げられる。その膜厚は適宜調整することが好ましい。
[
The entire surface electrode, p electrode and n electrode used in the nitride semiconductor device of the present invention are not particularly limited, such as the composition of the single layer, the composition and order of the laminated structure, and the film thickness. Can also be adopted.
In particular, the entire surface electrode is preferably formed of a material that does not absorb light emitted from the active layer in consideration of light extraction efficiency, and examples thereof include a conductive oxide (ITO or the like).
〔Protective film〕
The material and film thickness of the protective film are not particularly limited, but for example, a single layer film or a multilayer film made of SiO 2 , ZrO 2 , TiO 2 , Al 2 O 3 , Nb 2 O 5 , AlN, AlGaN, or the like Is mentioned. The film thickness is preferably adjusted as appropriate.
以下に、本発明の窒化物半導体素子の実施例を説明するが、本発明は以下の実施例に限定されるものではない。
実施例1
この実施例の窒化物半導体素子は、サファイアからなる基板1上に、
アンドープAlGaNからなるバッファ層2(膜厚:約15nm)、
アンドープGaNからなる低転位層3(膜厚:約1.5μm)、
アンドープGaNからなるピット埋込層4(膜厚:約2.0μm)、
下から順に、Siを9×1018/cm3ドープしたGaNからなるn型コンタクト層(膜厚:4.2μm)、アンドープGaN層(膜厚:145nm)、Siを2×1018/cm3ドープしたGaN層(膜厚:10nm)、アンドープGaN層(膜厚:145nm)、Siを1.5×1019/cm3ドープしたGaN層(膜厚:30nm)、アンドープGaN層(膜厚:5nm)が順に積層されたアンドープ半導体層6、
Siを2.5×1018/cm3ドープしたGaN層p(膜厚:4nm)を積層した上に、アンドープIn0.02Ga0.98N層q(膜厚:2nm)、Siを2.5×1018/cm3ドープしたGaN層p(膜厚:4nm)がこの順で、GaN層qとGaN層pの積層を繰り返した合計121層の超格子構造からなるn型多層膜層7(膜厚:364nm)、
Siを5×1018/cm3ドープしたGaNからなる障壁層e(膜厚:約4nm)、アンドープGaNからなる障壁層f(膜厚:約3.5nm)を積層した上に、アンドープIn0.2Ga0.8Nからなる井戸層g(膜厚:約3.3nm)及びアンドープGaNからなる障壁層h(膜厚:約4.4nm)の積層構造において井戸層fを15層及び障壁層hを15層交互に積層した多重量子井戸構造よりなる活性層8(膜厚:膜厚123nm)、
Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nからなるp側クラッド層9(膜厚:約25nm)及び
下から順に、アンドープGaNからなる層(膜厚:約50nm)、Mgを1×1020/cm3ドープしたp型GaNからなる層(膜厚:約50nm)及びMgを5×1020/cm3ドープしたp型GaNからなる層(膜厚:約15nm)が順に積層されたp型コンタクト層10がこの順に積層されて構成されており、一部のp側窒化物半導体層、活性層及びn側窒化物半導体層が除去されて、n型コンタクト層5の表面が露出されている。
p型コンタクト層10上のほぼ全面には、ITOからなる透光性の全面電極11と、その上に形成されたTi、Rh及びAuを含むp電極12が形成されており、露出したn型コンタクト層5上の表面にはp電極12と同じ積層材料からなるn電極13が形成されている。
Examples of the nitride semiconductor device of the present invention will be described below, but the present invention is not limited to the following examples.
Example 1
The nitride semiconductor device of this example is formed on a
Buffer layer 2 made of undoped AlGaN (film thickness: about 15 nm),
Low dislocation layer 3 (film thickness: about 1.5 μm) made of undoped GaN,
Pit buried
From the bottom, an n-type contact layer (film thickness: 4.2 μm) made of GaN doped with 9 × 10 18 / cm 3 of Si, an undoped GaN layer (film thickness: 145 nm), and Si of 2 × 10 18 / cm 3 Doped GaN layer (film thickness: 10 nm), undoped GaN layer (film thickness: 145 nm), GaN layer doped with 1.5 × 10 19 / cm 3 of Si (film thickness: 30 nm), undoped GaN layer (film thickness: 5 nm) are sequentially stacked, an undoped semiconductor layer 6;
A GaN layer p (film thickness: 4 nm) doped with 2.5 × 10 18 / cm 3 of Si was stacked, an undoped In 0.02 Ga 0.98 N layer q (film thickness: 2 nm), and Si 2 .5 × 10 18 / cm 3 doped GaN layer p (film thickness: 4 nm) in this order, an n-type multilayer film layer having a superlattice structure with a total of 121 layers in which the GaN layer q and the GaN layer p are stacked 7 (film thickness: 364 nm),
A barrier layer e (film thickness: about 4 nm) made of GaN doped with Si of 5 × 10 18 / cm 3 and a barrier layer f (film thickness: about 3.5 nm) made of undoped GaN are stacked, and then undoped In 0. .2 In the stacked structure of the well layer g (thickness: about 3.3 nm) made of Ga 0.8 N and the barrier layer h (thickness: about 4.4 nm) made of undoped GaN, 15 well layers f and barriers are formed. Active layer 8 (film thickness: film thickness: 123 nm) having a multiple quantum well structure in which 15 layers h are alternately stacked;
P-side cladding layer 9 (film thickness: about 25 nm) made of p-type Al 0.2 Ga 0.8 N doped with 1 × 10 20 / cm 3 of Mg, and a layer made of undoped GaN (film thickness: about 50 nm) in order from the bottom, A layer made of p-type GaN doped with 1 × 10 20 / cm 3 Mg (film thickness: about 50 nm) and a layer made of p-type GaN doped with 5 × 10 20 / cm 3 Mg (film thickness: about 15 nm) The p-type contact layers 10 stacked in this order are stacked in this order, and a part of the p-side nitride semiconductor layer, the active layer, and the n-side nitride semiconductor layer are removed, and the n-type contact layer 5 The surface is exposed.
On almost the entire surface of the p-type contact layer 10, a light-transmitting full-
このような窒化物半導体素子は、以下の方法によって製造することができる。
(基板1)
サファイア(C面)からなる基板1をMOCVDの反応容器内にセットし、水素を流しながら、基板1の温度を900℃〜1200℃程度まで上昇させ、基板のクリーニングを行う。
(バッファ層2)
続いて、温度を400℃〜800℃まで下げ、キャリアガスに水素、原料ガスにアンモニア、TMG(トリメチルガリウム)及びTMA(トリメチルアルミニウム)を用い、基板上にアンドープAlGaNからなるバッファ層2を約15nmの膜厚で成長させる。
Such a nitride semiconductor device can be manufactured by the following method.
(Substrate 1)
The
(Buffer layer 2)
Subsequently, the temperature is lowered to 400 ° C. to 800 ° C., hydrogen is used as the carrier gas, ammonia, TMG (trimethylgallium) and TMA (trimethylaluminum) are used as the carrier gas, and a buffer layer 2 made of undoped AlGaN is formed on the substrate at about 15 nm. Growing with a film thickness of
(第1窒化物半導体層16)
以下のように、低転位層3及びピット埋込層4からなる第1窒化物半導体層16を形成する。
(低転位層3)
バッファ層2成長後、TMGのみ止めて、温度を800℃〜1400℃程度まで上昇させる。原料ガスにTMG、アンモニアガスを用い、アンドープGaNからなる低転位層3を約1.5μmの膜厚で成長させる。このとき全ガス流量に対するアンモニアガス流量の割合を約30%にする。
(ピット埋込層4)
続いて、温度850℃〜1450℃程度で、原料ガスにTMG、アンモニアガスを用い、アンドープGaNからなるピット埋込層4を約2.0μmの膜厚で成長させる。このとき全ガス流量に対するアンモニアガス流量の割合を約60%にする。
(First Nitride Semiconductor Layer 16)
As described below, the first
(Low dislocation layer 3)
After the growth of the buffer layer 2, only TMG is stopped and the temperature is raised to about 800 ° C to 1400 ° C. Using TMG and ammonia gas as source gas, a
(Pit embedded layer 4)
Subsequently, at a temperature of about 850 ° C. to 1450 ° C., TMG and ammonia gas are used as the source gas, and the pit buried
(nコンタクト層5)
次に、同じく原料ガスにTMG、アンモニアガス、不純物ガスにシランガスを用い、Siを9×1018/cm3ドープしたGaNからなるn型コンタクト層5を約4.2μmの膜厚で成長させる。
(N contact layer 5)
Next, the n-type contact layer 5 made of GaN doped with 9 × 10 18 / cm 3 of Si is similarly grown to a thickness of about 4.2 μm using TMG, ammonia gas as the source gas, and silane gas as the impurity gas.
(アンドープ半導体層6)
次いで、800℃〜1400℃程度で、原料ガスにTMG、アンモニアガス、不純物ガスの有無をシランガスの有無により制御して、アンドープGaN層(膜厚:145nm)、Siを2.5×1018/cm3ドープしたGaN層(膜厚:10nm)、アンドープGaN層(膜厚:145nm)、Siを1.5×1019/cm3ドープしたGaN層(膜厚:30nm)、アンドープGaN層(膜厚:5nm)を順に成長させる。
(Undoped semiconductor layer 6)
Next, at about 800 ° C. to 1400 ° C., the presence or absence of TMG, ammonia gas, and impurity gas in the source gas is controlled by the presence or absence of silane gas, and an undoped GaN layer (film thickness: 145 nm), Si is 2.5 × 10 18 / cm 3 doped GaN layer (film thickness: 10 nm), undoped GaN layer (film thickness: 145 nm), Si 1.5 × 10 19 / cm 3 doped GaN layer (film thickness: 30 nm), undoped GaN layer (film) (Thickness: 5 nm) is grown in order.
(n型多層膜層7)
続いて、温度800℃〜1000℃程度で、TMG、TMI(トリメチルインジウム)、アンモニアを用い、Siを2.5×1018/cm3ドープしたGaN層p(膜厚:4nm)を積層した上に、アンドープIn0.02Ga0.98N層q(膜厚:2nm)、Siを2.5×1018/cm3ドープしたGaN層p(膜厚:4nm)がこの順で、GaN層pとGaN層qの積層を繰り返した合計121層の超格子構造からなるn型多層膜層7(膜厚:364nm)を成長させる。
(N-type multilayer film layer 7)
Subsequently, a GaN layer p (film thickness: 4 nm) doped with 2.5 × 10 18 / cm 3 of Si using TMG, TMI (trimethylindium), and ammonia at a temperature of about 800 ° C. to 1000 ° C. In addition, an undoped In 0.02 Ga 0.98 N layer q (film thickness: 2 nm), and a GaN layer p (film thickness: 4 nm) doped with 2.5 × 10 18 / cm 3 of Si are arranged in this order. An n-type multilayer film layer 7 (film thickness: 364 nm) having a superlattice structure with a total of 121 layers in which the p and GaN layers q are stacked is grown.
(活性層8)
次に、Siを含むGaNよりなる障壁層eを約4nm成長させ、アンドープGaNよりなる障壁層fを約3.5nmの膜厚で成長させる。その後、TMG、TMI、アンモニアを用いアンドープIn0.2Ga0.8Nよりなる井戸層gを約3.3nm及びアンドープGaNよりなる障壁層hを約4.4nmの膜厚でそれぞれ15層交互に積層して、総膜厚123nmの多重量子井戸構造よりなる活性層8を成長させる。
(Active layer 8)
Next, a barrier layer e made of GaN containing Si is grown about 4 nm, and a barrier layer f made of undoped GaN is grown to a thickness of about 3.5 nm. After that, using TMG, TMI, and ammonia, the well layer g made of undoped In 0.2 Ga 0.8 N is alternately formed in a thickness of about 3.3 nm, and the barrier layer h made of undoped GaN is formed in an alternating thickness of about 4.4 nm. Then, an active layer 8 having a multiple quantum well structure with a total film thickness of 123 nm is grown.
(p側クラッド層9)
次に、TMG、TMA、アンモニア、Cp2 Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nからなるp側クラッド層9を約25nmの膜厚で成長させる。
(p型コンタクト層10)
続いて、温度900℃〜1000℃程度で、TMG、TMA、アンモニアを用い、アンドープのGaNからなる層を約50nmの膜厚で成長させ、この上に、TMG、アンモニア、Cp2Mgを用い、Mgを1×1020/cm3ドープしたp型GaNからなる層を約50nmの膜厚で、さらにその上にMgを5×1020/cm3ドープしたp型GaNからなる層を約15nmの膜厚で成長させる。
(P-side cladding layer 9)
Next, the p-side cladding layer 9 made of p-type Al 0.2 Ga 0.8 N doped with 1 × 10 20 / cm 3 of Mg using TMG, TMA, ammonia, Cp 2 Mg (cyclopentadienyl magnesium) is about 25 nm. Growing with a film thickness of
(P-type contact layer 10)
Subsequently, TMG, TMA, and ammonia are used at a temperature of about 900 ° C. to 1000 ° C., and a layer made of undoped GaN is grown to a thickness of about 50 nm. On top of this, TMG, ammonia, and Cp 2 Mg are used. A layer of p-type GaN doped with 1 × 10 20 / cm 3 of Mg is about 50 nm thick, and a layer of p-type GaN doped with 5 × 10 20 / cm 3 of Mg is further about 15 nm in thickness. Grow with film thickness.
反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウエハを反応容器内において、300℃〜700℃でアニールし、p側層をさらに低抵抗化する。
その後、ウエハを反応容器から取り出し、最上層のp型コンタクト層10の表面に所定の形状のマスクを形成し、RIE(反応性イオンエッチング)装置でp型コンタクト層側10からエッチングを行い、図1に示すようにn型コンタクト層5の表面を露出させる。
続いて、最上層にあるp型コンタクト層10のほぼ全面にITOよりなる透光性の全面電極11を形成する。
全面電極11上pエッチングにより露出させたn型コンタクト層の上に、Ti、Rh、Auを含む積層膜を成膜し、パターニングすることにより、p電極12及びn電極13をそれぞれ形成する。
得られた積層構造を各チップに切断し、窒化物半導体素子を得る。
After the completion of the reaction, the temperature is lowered to room temperature, and the wafer is annealed in a reaction vessel at 300 ° C. to 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-side layer.
Thereafter, the wafer is taken out from the reaction vessel, a mask having a predetermined shape is formed on the surface of the uppermost p-type contact layer 10, and etching is performed from the p-type contact layer side 10 with an RIE (reactive ion etching) apparatus. As shown in FIG. 1, the surface of the n-type contact layer 5 is exposed.
Subsequently, a light-transmitting full-
A laminated film containing Ti, Rh, and Au is formed on the n-type contact layer exposed by p-etching on the
The obtained laminated structure is cut into each chip to obtain a nitride semiconductor element.
得られた窒化物半導体素子について、順方向電圧と出力とを測定した。評価は500×290μmサイズのチップに順電流60mAをパルスで印加した状態で行った。
また、窒化物半導体素子に100mA印加し、120℃の環境で動作させることにより、リークを発生しやすくした場合の漏洩電流を評価した。漏洩電流の有無の指標として、IrとVfとの推移を示す。Irが上昇し及びVf低下が大きくなると漏洩電流が発生しているとみなすことができる。
なお、上述した実施例において、n型多層膜層にSiドーピングを行なわず、合計41層の超格子構造からなるn型多層膜層7(膜厚:124nm)とした以外、上述した実施例と同様に、窒化物半導体素子を製造し、比較例とした。
これらの結果を図2から図4に示す。
About the obtained nitride semiconductor element, the forward voltage and the output were measured. The evaluation was performed in a state where a forward current of 60 mA was applied as a pulse to a 500 × 290 μm size chip.
Further, the leakage current was evaluated when leakage was easily generated by applying 100 mA to the nitride semiconductor element and operating the nitride semiconductor element in a 120 ° C. environment. The transition between Ir and Vf is shown as an indicator of the presence or absence of leakage current. If Ir rises and Vf drop increases, it can be considered that leakage current is generated.
In the above-described embodiment, the n-type multilayer film layer is not doped with Si, and the n-type
These results are shown in FIGS.
図2に示したように、実施例の素子(n=5)では、比較例に対して、平均2.3%程度のVfの低下が認められ、さらに平均4.2%の出力の増加が認められた。なお、これらのVfの低下及び出力の増加傾向は、n=5個の素子の全てにおいて確認された。
また、図3及び4に示すように、n型多層膜層にSiをドーピングしても、同層にSiをドーピングしない素子と同様に、過酷条件下で1000時間動作させた後においても、Irを上昇も、Vfの低下の増大も認められず、漏洩電流が有効に防止されたことが確認された。
As shown in FIG. 2, in the device of the example (n = 5), an average decrease in Vf of about 2.3% was observed with respect to the comparative example, and an increase in output of an average of 4.2% was further observed. Admitted. Note that these Vf decreases and output increases tend to be confirmed in all n = 5 elements.
Further, as shown in FIGS. 3 and 4, even if the n-type multilayer film layer is doped with Si, even after the device is operated for 1000 hours under harsh conditions, as in the case of the element in which the same layer is not doped with Si, Ir As a result, it was confirmed that the leakage current was effectively prevented.
本発明の窒化物半導体素子は、例えば、高輝度青色LED、純緑色LED等として、フルカラーLEDディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源に利用することができる。 The nitride semiconductor device of the present invention can be used as various light sources such as a full-color LED display, a traffic signal light, and an image scanner light source, for example, as a high-intensity blue LED, a pure green LED, or the like.
1 サファイア基板
2 バッファ層
3 低転位GaN層
4 ピット減少GaN層
5 n型コンタクト層
6 アンドープ半導体層
7 n型多層膜層
8 活性層
9 p型単一層
10 p型コンタクト層
11 全面電極
12 p電極
13 n電極
14 n側窒化物半導体層
15 p側窒化物半導体層
16 第1窒化物半導体層
DESCRIPTION OF
Claims (6)
前記n側窒化物半導体層は、n型コンタクト層、アンドープ半導体層及びn型多層膜層がこの順に積層されてなり、
該n型多層膜層が、n型不純物濃度が5×1016/cm3以上の層とアンドープの層とが交互に積層され、かつ121層以上の層からなり、364nm以上、500nm以下の総膜厚を有することを特徴とする窒化物半導体素子。 A nitride semiconductor device in which an n-side nitride semiconductor layer, an active layer, and a p-side nitride semiconductor layer are stacked in this order,
The n-side nitride semiconductor layer is formed by laminating an n-type contact layer, an undoped semiconductor layer, and an n-type multilayer film layer in this order,
The n-type multilayer film layer is formed by alternately laminating layers having an n-type impurity concentration of 5 × 10 16 / cm 3 or more and undoped layers, and comprising 121 or more layers, and having a total thickness of 364 nm or more and 500 nm or less. A nitride semiconductor device having a film thickness.
The nitride semiconductor device according to claim 1, wherein the undoped semiconductor layer is formed by alternately laminating undoped layers and Si doped layers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011118837A JP5834495B2 (en) | 2011-05-27 | 2011-05-27 | Nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011118837A JP5834495B2 (en) | 2011-05-27 | 2011-05-27 | Nitride semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248656A JP2012248656A (en) | 2012-12-13 |
JP5834495B2 true JP5834495B2 (en) | 2015-12-24 |
Family
ID=47468857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011118837A Active JP5834495B2 (en) | 2011-05-27 | 2011-05-27 | Nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5834495B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015109383A (en) * | 2013-12-05 | 2015-06-11 | シャープ株式会社 | Nitride semiconductor light-emitting element and method for manufacturing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3622562B2 (en) * | 1998-03-12 | 2005-02-23 | 日亜化学工業株式会社 | Nitride semiconductor light emitting diode |
JP3424629B2 (en) * | 1998-12-08 | 2003-07-07 | 日亜化学工業株式会社 | Nitride semiconductor device |
JP3551101B2 (en) * | 1999-03-29 | 2004-08-04 | 日亜化学工業株式会社 | Nitride semiconductor device |
JP4624064B2 (en) * | 2003-10-14 | 2011-02-02 | 昭和電工株式会社 | Group III nitride semiconductor laminate |
JP2005209925A (en) * | 2004-01-23 | 2005-08-04 | Nichia Chem Ind Ltd | Lamination semiconductor substrate |
JP2007161525A (en) * | 2005-12-14 | 2007-06-28 | Univ Of Tokushima | Base material for semiconductor device and method of manufacturing the base material |
-
2011
- 2011-05-27 JP JP2011118837A patent/JP5834495B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012248656A (en) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6079628B2 (en) | Nitride semiconductor light emitting device | |
JP5130433B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
US8513694B2 (en) | Nitride semiconductor device and manufacturing method of the device | |
US8502254B2 (en) | Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp | |
JP3868136B2 (en) | Gallium nitride compound semiconductor light emitting device | |
JP5113120B2 (en) | Semiconductor device manufacturing method and structure thereof | |
JP5558454B2 (en) | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device | |
JP5145617B2 (en) | N-type nitride semiconductor laminate and semiconductor device using the same | |
JP4882618B2 (en) | GaN-based semiconductor light emitting diode manufacturing method | |
JP5998953B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
JP6062966B2 (en) | Gallium nitride light emitting diode | |
JP4962130B2 (en) | GaN-based semiconductor light emitting diode manufacturing method | |
US7456445B2 (en) | Group III nitride semiconductor light emitting device | |
JP2002134786A (en) | Nitride semiconductor light-emitting element | |
JP2009283620A (en) | Group iii nitride semiconductor light emitting element, method for manufacturing thereof, and lamp | |
JP4815732B2 (en) | Nitride semiconductor device | |
JP5353802B2 (en) | Semiconductor light emitting device manufacturing method, lamp, electronic device, and mechanical device | |
JP2007095786A (en) | Group iii nitride-based compound semiconductor light emitting element | |
JP5327778B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011018869A (en) | Nitride semiconductor element | |
JP2011187862A (en) | Method of manufacturing group iii nitride semiconductor light emitting device | |
JP5834495B2 (en) | Nitride semiconductor device | |
JP2005129923A (en) | Nitride semiconductor, light emitting element using it, light emitting diode, laser element, lamp, and manufacturing method for those | |
JP2007324546A (en) | Method of manufacturing gallium nitride compound semiconductor light-emitting element, gallium nitride compound semiconductor light-emitting element, and lamp | |
JP2005057308A (en) | Nitride semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5834495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |