JP5820620B2 - Solid-state imaging device, imaging device, and signal readout method - Google Patents
Solid-state imaging device, imaging device, and signal readout method Download PDFInfo
- Publication number
- JP5820620B2 JP5820620B2 JP2011117168A JP2011117168A JP5820620B2 JP 5820620 B2 JP5820620 B2 JP 5820620B2 JP 2011117168 A JP2011117168 A JP 2011117168A JP 2011117168 A JP2011117168 A JP 2011117168A JP 5820620 B2 JP5820620 B2 JP 5820620B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pixel
- substrate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 104
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 151
- 238000006243 chemical reaction Methods 0.000 claims description 97
- 230000003321 amplification Effects 0.000 claims description 74
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 74
- 238000012545 processing Methods 0.000 claims description 46
- 238000012546 transfer Methods 0.000 claims description 45
- 239000003990 capacitor Substances 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 13
- 238000009825 accumulation Methods 0.000 claims description 11
- 230000009467 reduction Effects 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 description 15
- 230000006870 function Effects 0.000 description 14
- 238000005096 rolling process Methods 0.000 description 14
- 238000004590 computer program Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 101150014321 RGS3 gene Proteins 0.000 description 5
- 101150109676 Rgs1 gene Proteins 0.000 description 5
- 101150067744 Rgs2 gene Proteins 0.000 description 5
- 101150003708 rrs1 gene Proteins 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、画素を構成する回路素子が配置された第１の基板と第２の基板とが電気的に接続されている固体撮像装置および撮像装置に関する。また、本発明は、画素から信号を読み出す信号読み出し方法に関する。 The present invention relates to a solid-state imaging device and an imaging device in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected. The present invention also relates to a signal reading method for reading a signal from a pixel.
近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、CCD（Charge Coupled Device）型や増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置は、光が入射する画素の光電変換部が生成・蓄積した信号電荷を、画素に設けられた増幅部に導き、増幅部が増幅した信号を画素から出力する。増幅型の固体撮像装置では、このような画素が二次元マトリクス状に複数配置されている。増幅型の固体撮像装置には、例えばCMOS（Complementary Metal Oxide Semiconductor）トランジスタを用いたCMOS型固体撮像装置等がある。 In recent years, video cameras, electronic still cameras, and the like have been widely used. For these cameras, CCD (Charge Coupled Device) type and amplification type solid-state imaging devices are used. An amplification type solid-state imaging device guides signal charges generated and accumulated by a photoelectric conversion unit of a pixel on which light is incident to an amplification unit provided in the pixel, and outputs a signal amplified by the amplification unit from the pixel. In an amplification type solid-state imaging device, a plurality of such pixels are arranged in a two-dimensional matrix. Examples of the amplification type solid-state imaging device include a CMOS-type solid-state imaging device using a complementary metal oxide semiconductor (CMOS) transistor.
従来、一般的なCMOS型固体撮像装置は、二次元マトリクス状に配列された各画素の光電変換部が生成した信号電荷を行毎に順次読み出す方式を採用している。この方式では、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まるため、行毎に露光のタイミングが異なる。このため、このようなCMOS型固体撮像装置を用いて動きの速い被写体を撮像すると、撮像した画像内で被写体が歪んでしまう。 Conventionally, a general CMOS-type solid-state imaging device employs a method of sequentially reading out signal charges generated by photoelectric conversion units of pixels arranged in a two-dimensional matrix for each row. In this method, since the exposure timing in the photoelectric conversion unit of each pixel is determined by the start and end of reading of the signal charge, the exposure timing is different for each row. For this reason, when a fast moving subject is imaged using such a CMOS solid-state imaging device, the subject is distorted in the captured image.
この被写体の歪みを無くすために、信号電荷の蓄積の同時性を実現する同時撮像機能（グローバルシャッタ機能）が提案されている。また、グローバルシャッタ機能を有するCMOS型固体撮像装置の用途が多くなりつつある。グローバルシャッタ機能を有するCMOS型固体撮像装置では、通常、光電変換部が生成した信号電荷を、読み出しが行われるまで蓄えておくために、遮光性を持った蓄積容量部を有することが必要となる。このような従来のCMOS型固体撮像装置は、全画素を同時に露光した後、各光電変換部が生成した信号電荷を全画素で同時に各蓄積容量部に転送して一旦蓄積しておき、この信号電荷を所定の読み出しタイミングで順次画素信号に変換して読み出している。 In order to eliminate the distortion of the subject, a simultaneous imaging function (global shutter function) that realizes the simultaneous accumulation of signal charges has been proposed. In addition, applications of CMOS solid-state imaging devices having a global shutter function are increasing. In a CMOS type solid-state imaging device having a global shutter function, it is usually necessary to have a storage capacitor unit having a light shielding property in order to store signal charges generated by a photoelectric conversion unit until reading is performed. . In such a conventional CMOS type solid-state imaging device, after exposing all pixels simultaneously, the signal charges generated by each photoelectric conversion unit are simultaneously transferred to each storage capacitor unit by all pixels and temporarily stored. The charges are sequentially converted into pixel signals at a predetermined readout timing and read out.
ただし、従来のグローバルシャッタ機能を有するCMOS型固体撮像装置では、光電変換部と蓄積容量部とを同一基板の同一平面上に作りこまねばならず、チップ面積の増大が避けられない。さらに、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に、光に起因するノイズや、蓄積容量部で発生するリーク電流（暗電流）に起因するノイズにより信号の品質が劣化してしまうという問題がある。 However, in a conventional CMOS solid-state imaging device having a global shutter function, the photoelectric conversion unit and the storage capacitor unit must be formed on the same plane of the same substrate, and an increase in chip area is inevitable. In addition, during the standby period until the signal charge accumulated in the storage capacitor section is read, the signal quality deteriorates due to noise caused by light and noise caused by leakage current (dark current) generated in the storage capacitor section. There is a problem that it ends up.
この問題を解決するために、単位セル毎に配線層側にマイクロパッドを形成したMOSイメージセンサチップと、MOSイメージセンサチップのマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとをマイクロバンプによって接続してなる固体撮像装置が特許文献１に開示されている。また、光電変換部が形成された第１の基板と、複数のMOSトランジスタが形成された第２の基板とを貼り合わせた固体撮像装置によりチップ面積の増大を防ぐ方法が特許文献２に開示されている。
In order to solve this problem, a MOS image sensor chip in which a micropad is formed on the wiring layer side for each unit cell, and a signal processing in which a micropad is formed on the wiring layer side at a position corresponding to the micropad of the MOS image sensor
特許文献１においては、MOSイメージセンサチップのセルは、光電変換素子と増幅トランジスタ等を含み（特許文献１の図5、図12）、信号処理チップのセルは、MOSイメージセンサチップのセルから出力される信号をデジタル化した後にメモリに格納する構成（特許文献１の図8、9）をとっている。このように信号をデジタル化しているため、2つのチップを用いて固体撮像装置を構成しているにも拘わらず、チップ面積の増大を避ける効果が十分ではなく、現在の微細化技術では、むしろチップ面積が増大してしまうという問題がある。
In
特許文献２においては、従来のグローバルシャッタ機能を有する画素を構成する回路要素を2つの基板に分けて配置している（特許文献２の図9）。このため、チップ面積の増大を避けることが可能である。また、MOSイメージセンサチップの蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に画素に入射する光に起因するノイズがMOSイメージセンサチップから信号処理チップに移動する現象が抑制されるため、このノイズによる信号品質の劣化を避けることが可能である。しかし、一般的に蓄積容量部ではリーク電流（暗電流）に起因するノイズが発生しており、このノイズによる信号品質の劣化が生じるという問題がある。
In
詳細については後述するが、上記のノイズによる信号品質の劣化を低減するように固体撮像装置を構成した場合、画素1から信号を出力する出力経路における一部の回路要素のゲインが１よりも小さいため、信号のゲインが低下する。このゲインの低下を低減することがより望ましい。
Although details will be described later, when the solid-state imaging device is configured so as to reduce the deterioration of signal quality due to the noise, the gain of some circuit elements in the output path for outputting a signal from the
本発明は、上述した課題に鑑みてなされたものであって、信号品質の劣化を低減すると共にチップ面積の増大を抑制し、かつ、ゲインの低下を低減することを目的とする。 The present invention has been made in view of the above-described problems, and it is an object of the present invention to reduce signal quality deterioration, suppress an increase in chip area, and reduce a decrease in gain.
本発明の一態様に係る固体撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが電気的に接続されている固体撮像装置であって、前記画素は、前記第１の基板に配置された光電変換素子と、前記光電変換素子で発生した信号を増幅して増幅信号を出力する増幅回路と、前記第２の基板に配置され、前記増幅回路から出力された前記増幅信号を蓄積する信号蓄積回路と、前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅回路から出力された前記増幅信号を、前記信号蓄積回路を介さずに前記画素から出力する第２の出力経路とを切り替える切り替え回路と、を有することを特徴とする。 A solid-state imaging device according to one embodiment of the present invention is a solid-state imaging device in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected, and the pixels A photoelectric conversion element disposed on the first substrate, an amplification circuit that amplifies a signal generated by the photoelectric conversion element and outputs an amplified signal, and is disposed on the second substrate and is output from the amplification circuit. A signal storage circuit for storing the amplified signal, a first output path for outputting the amplified signal stored in the signal storage circuit from the pixel, and the amplified signal output from the amplifier circuit, And a switching circuit that switches between a second output path that outputs from the pixel without passing through a signal storage circuit.
本発明の他の態様に係る固体撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが電気的に接続される固体撮像装置であって、前記画素は、前記第１の基板に配置された光電変換素子と、前記光電変換素子で発生した信号をゲートに受け、前記ゲートに受けた信号を増幅して、ソースおよびドレインの一方から増幅信号を出力する増幅トランジスタと、前記第２の基板に配置され、前記増幅トランジスタから出力された前記増幅信号を蓄積するメモリ回路と、前記メモリ回路に蓄積された前記増幅信号をソースおよびドレインの一方に受け、当該ソースおよびドレインの一方に受けた前記増幅信号をソースおよびドレインの他方から前記画素の外部の信号線に出力する出力トランジスタと、前記増幅トランジスタと前記メモリ回路との間の電気的に接続された経路に配置されたスイッチであって、前記メモリ回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅トランジスタから出力された前記増幅信号を、前記メモリ回路を介さずに前記画素から出力する第２の出力経路とを切り替える前記スイッチと、を有することを特徴とする。 A solid-state imaging device according to another aspect of the present invention is a solid-state imaging device in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected, and the pixels The photoelectric conversion element disposed on the first substrate and a signal generated by the photoelectric conversion element are received by the gate, the signal received by the gate is amplified, and an amplified signal is output from one of the source and the drain An amplifying transistor, a memory circuit disposed on the second substrate and storing the amplified signal output from the amplifying transistor, and receiving the amplified signal stored in the memory circuit on one of a source and a drain; An output transistor that outputs the amplified signal received at one of the source and drain from the other of the source and drain to a signal line outside the pixel; and the amplification transistor; Serial A electrically connected switch positioned in the path between the memory circuit, a first output path for outputting the amplified signal accumulated in said memory circuit from said pixels, from the amplifying transistor And a switch for switching a second output path for outputting the output amplified signal from the pixel without passing through the memory circuit .
本発明の他の態様に係る撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが電気的に接続されている撮像装置であって、前記画素は、前記第１の基板に配置された光電変換素子と、前記光電変換素子で発生した信号を増幅して増幅信号を出力する増幅回路と、前記第２の基板に配置され、前記増幅回路から出力された前記増幅信号を蓄積する信号蓄積回路と、前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅回路から出力された前記増幅信号を、前記信号蓄積回路を介さずに前記画素から出力する第２の出力経路とを切り替える切り替え回路と、を有することを特徴とする。 An imaging device according to another aspect of the present invention is an imaging device in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected, and the pixel includes: A photoelectric conversion element disposed on the first substrate; an amplification circuit that amplifies a signal generated by the photoelectric conversion element and outputs an amplified signal; and is disposed on the second substrate and is output from the amplification circuit. A signal storage circuit for storing the amplified signal; a first output path for outputting the amplified signal stored in the signal storage circuit from the pixel; and the amplified signal output from the amplifier circuit. And a switching circuit that switches between a second output path that outputs from the pixel without passing through a storage circuit .
本発明の他の態様に係る撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが電気的に接続される撮像装置であって、前記画素は、前記第１の基板に配置された光電変換素子と、前記光電変換素子で発生した信号をゲートに受け、前記ゲートに受けた信号を増幅して、ソースおよびドレインの一方から増幅信号を出力する増幅トランジスタと、前記第２の基板に配置され、前記増幅トランジスタから出力された前記増幅信号を蓄積するメモリ回路と、前記メモリ回路に蓄積された前記増幅信号をソースおよびドレインの一方に受け、当該ソースおよびドレインの一方に受けた前記増幅信号をソースおよびドレインの他方から前記画素の外部の信号線に出力する出力トランジスタと、前記増幅トランジスタと前記メモリ回路との間の電気的に接続された経路に配置されたスイッチであって、前記メモリ回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅トランジスタから出力された前記増幅信号を、前記メモリ回路を介さずに前記画素から出力する第２の出力経路とを切り替える前記スイッチと、を有することを特徴とする。 An imaging device according to another aspect of the present invention is an imaging device in which a first substrate on which circuit elements constituting a pixel are arranged and a second substrate are electrically connected, and the pixel includes the pixel A photoelectric conversion element disposed on a first substrate, an amplification transistor that receives a signal generated by the photoelectric conversion element at a gate, amplifies the signal received at the gate, and outputs an amplified signal from one of a source and a drain And a memory circuit that is disposed on the second substrate and stores the amplified signal output from the amplification transistor, and receives the amplified signal stored in the memory circuit at one of a source and a drain, An output transistor for outputting the amplified signal received at one of the drains from the other of the source and the drain to a signal line outside the pixel; the amplifying transistor; and the memory A switch disposed electrically connected path between the circuit, a first output path for outputting the amplified signal accumulated in said memory circuit from the pixel is output from the amplifying transistor And a switch for switching a second output path for outputting the amplified signal from the pixel without passing through the memory circuit .
本発明の他の態様に係る信号読み出し方法は、画素を構成する回路素子が配置された第１の基板と第２の基板とが電気的に接続されている固体撮像装置の前記画素から信号を読み出す信号読み出し方法であって、前記第１の基板に配置された光電変換素子で発生した信号を増幅回路により増幅して増幅信号を出力するステップと、前記増幅回路から出力された前記増幅信号を、前記第２の基板に配置された信号蓄積回路に蓄積するステップと、前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅回路から出力された前記増幅信号を、前記信号蓄積回路を介さずに前記画素から出力する第２の出力経路とのいずれかを選択して前記増幅信号を前記画素から出力するステップと、を有することを特徴とする。 In the signal readout method according to another aspect of the present invention, a signal is received from the pixel of the solid-state imaging device in which the first substrate on which the circuit elements constituting the pixel are arranged and the second substrate are electrically connected. A method for reading a signal, the step of amplifying a signal generated by a photoelectric conversion element disposed on the first substrate by an amplifier circuit and outputting an amplified signal; and the amplified signal output from the amplifier circuit , Storing in a signal storage circuit disposed on the second substrate, a first output path for outputting the amplified signal stored in the signal storage circuit from the pixel, and output from the amplifier circuit Selecting any one of a second output path for outputting the amplified signal from the pixel without passing through the signal storage circuit, and outputting the amplified signal from the pixel. To.
以下、図面を参照し、本発明の実施形態を説明する。以下の詳細な説明は、一例として特定の詳細な内容を含んでいる。以下の詳細な内容にいろいろなバリエーションや変更を加えたとしても、そのバリエーションや変更を加えた内容が本発明の範囲を超えないことは、当業者であれば当然理解できる。したがって、以下で説明する各種の実施形態は、権利を請求された発明の一般性を失わせることはなく、また、権利を請求された発明に対して何ら限定を加えることもない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The following detailed description includes specific details in one example. A person skilled in the art can naturally understand that even if various variations and modifications are added to the following detailed contents, the contents of the variations and modifications do not exceed the scope of the present invention. Accordingly, the various embodiments described below do not lose the generality of the claimed invention and do not limit the claimed invention.
図1は、本実施形態による撮像装置の構成を示している。本発明の一態様に係る撮像装置は、撮像機能を有する電子機器であればよく、デジタルカメラのほか、デジタルビデオカメラ、内視鏡等であってもよい。 FIG. 1 shows the configuration of the imaging apparatus according to the present embodiment. The imaging device according to one embodiment of the present invention may be an electronic device having an imaging function, and may be a digital video camera, an endoscope, or the like in addition to a digital camera.
図1に示す撮像装置は、レンズ201と、撮像部202と、画像処理部203と、表示部204と、駆動制御部205と、レンズ制御部206と、カメラ制御部207と、カメラ操作部208とを備えている。図1にはメモリカード209も示されているが、このメモリカード209を撮像装置に対して着脱可能に構成することによって、メモリカード209は撮像装置に固有の構成でなくても構わない。
An imaging apparatus illustrated in FIG. 1 includes a
図1に示す各ブロックは、ハードウェア的には、コンピュータのCPU、メモリ等の電気回路部品や、レンズ等の光学部品、ボタン、スイッチ等の操作部品など各種部品で実現でき、ソフトウェア的にはコンピュータプログラム等によって実現できるが、ここではそれらの連携によって実現される機能ブロックとして描いている。したがって、これらの機能ブロックがハードウェア、ソフトウェアの組合せによって色々な形態で実現できることは、当業者であれば当然理解できる。 Each block shown in FIG. 1 can be realized by various parts such as an electrical circuit part such as a computer CPU and memory, an optical part such as a lens, an operation part such as a button and a switch in terms of hardware. Although it can be realized by a computer program or the like, it is illustrated here as a functional block realized by their cooperation. Accordingly, those skilled in the art can naturally understand that these functional blocks can be realized in various forms by a combination of hardware and software.
レンズ201は、固体撮像装置（固体撮像素子）を構成する撮像部202の撮像面に被写体の光学像を結像するための撮影レンズである。撮像部202は、レンズ201によって結像された被写体の光学像を光電変換によりデジタルの画像信号に変換して出力する。画像処理部203は、撮像部202から出力される画像信号に種々のデジタル的な画像処理を施す。この画像処理部203は、画像信号を記録用に処理する第１画像処理部203aと、画像信号を表示用に処理する第２画像処理部203bとを備えている。
The
表示部204は、画像処理部203の第２画像処理部203bにより表示用に画像処理された画像信号に基づき画像を表示する。この表示部204は、静止画像を再生表示することができると共に、被撮像範囲の画像をリアルタイムに表示する動画（ライブビュー）表示を行うことができるようになっている。駆動制御部205は、カメラ制御部207からの指示に基づいて撮像部202の動作を制御する。レンズ制御部206は、カメラ制御部207からの指示に基づいて、レンズ201の絞りや焦点位置を制御する。
The
カメラ制御部207は、撮像装置全体を制御する。カメラ制御部207の動作は、撮像装置が内蔵するROMに格納されているプログラムに規定されている。カメラ制御部207は、このプログラムを読み出して、プログラムが規定する内容に従って、各種の制御を行う。カメラ操作部208は、ユーザが撮像装置に対する各種の操作入力を行うための操作用の各種部材を有し、操作入力の結果に基づく信号をカメラ制御部207へ出力する。カメラ操作部208の具体例として、撮像装置の電源をオン・オフするための電源スイッチ、静止画撮影を指示するためのレリーズボタン、静止画撮影モードを単写モードと連写モードの間で切り替えるための静止画撮影モードスイッチなどが挙げられる。メモリカード209は、第１画像処理部203aにより記録用に処理された画像信号を保存するための記録媒体である。
A
図2は、撮像部202の構成を示している。撮像部202は、複数の画素1を有する画素部2と、垂直走査回路3と、列処理回路4と、水平読み出し回路5と、出力アンプ6と、制御回路7とを有する。図2に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。
FIG. 2 shows the configuration of the
画素部2では、複数の画素1が2次元の行列状に配列されている。図2では、10行×12列の120個の画素1が配列されているが、図2に示す画素の配列は一例であり、行数および列数は2以上であればよい。また、図2は、それぞれの画素1が行列状に配列されている様子を模式的に示した図であり、図2に示すようにそれぞれの画素1が分離して配置されているわけではない。後述するように、実際には複数の画素間で一部の回路要素を共有している。
In the
本実施形態では、撮像部202が有する全画素からなる領域を画素信号の読み出し対象領域とするが、撮像部202が有する全画素からなる領域の一部を読み出し対象領域としてもよい。読み出し対象領域は、少なくとも有効画素領域の全画素を含むことが望ましい。また、読み出し対象領域は、有効画素領域の外側に配置されているオプティカルブラック画素（常時遮光されている画素）を含んでもよい。オプティカルブラック画素から読み出した画素信号は、例えば暗電流成分の補正に使用される。
In the present embodiment, an area composed of all pixels of the
垂直走査回路3は、例えばシフトレジスタで構成されており、行単位で画素1の駆動制御を行う。この駆動制御には、画素1のリセット動作、蓄積動作、信号読み出し動作等が含まれる。この駆動制御を行うため、垂直走査回路3は、行毎に設けられている制御信号線8を介してそれぞれの画素1へ制御信号（制御パルス）を出力し、画素1を行毎に独立して制御する。垂直走査回路3が駆動制御を行うことによって、列毎に設けられている垂直信号線9へ画素1から画素信号が出力される。
The vertical scanning circuit 3 is composed of, for example, a shift register, and performs drive control of the
列処理回路4は、列毎の垂直信号線9に接続されており、画素1から出力された画素信号に対してノイズ除去や増幅等の信号処理を行う。水平読み出し回路5は、例えばシフトレジスタで構成されており、画素信号を読み出す画素列を選択して、選択した画素列に係る列処理回路4を順次選択し、列処理回路4から画素信号を順次水平信号線10へ出力することにより画素信号を読み出す。出力アンプ6は、水平信号線10へ出力された画素信号に対して信号処理を行い、出力端子11を介して外部へ画素信号を出力する。制御回路7は、垂直走査回路3、列処理回路4、水平読み出し回路5等の動作の基準となるクロック信号や制御信号等を生成し、垂直走査回路3、列処理回路4、水平読み出し回路5等へ出力する。
The
図3は撮像部202の断面構造（図3（a））および平面構造（図3（b））を示している。撮像部202は、画素1を構成する回路要素（光電変換素子や、トランジスタ、容量等）が配置された2枚の基板（第１基板20、第２基板21）が重なった構造を有する。画素1を構成する回路要素は第１基板20と第２基板21に分配して配置されている。第１基板20と第２基板21は、画素1の駆動時に2枚の基板間で電気信号を授受可能なように電気的に接続されている。
FIG. 3 shows a cross-sectional structure (FIG. 3A) and a planar structure (FIG. 3B) of the
第１基板20の2つの主面（側面よりも相対的に表面積が大きい表面）のうち、光Lが照射される側の主面側に光電変換素子が形成されており、第１基板20に照射された光は光電変換素子に入射する。第１基板20の2つの主面のうち、光Lが照射される側の主面とは反対側の主面には、第２基板21との接続用の電極である多数のマイクロパッド22が形成されている。1画素毎あるいは複数画素毎に1つのマイクロパッド22が配置される。また、第２基板21の2つの主面のうち、第１基板20と対向する側の主面において、マイクロパッド22と対応する位置には、第１基板20との接続用の電極である多数のマイクロパッド23が形成されている。
Of the two main surfaces of the first substrate 20 (surface having a relatively larger surface area than the side surface), a photoelectric conversion element is formed on the main surface side on which the light L is irradiated. The irradiated light enters the photoelectric conversion element. Of the two main surfaces of the
マイクロパッド22とマイクロパッド23の間にはマイクロバンプ24が形成されている。第１基板20と第２基板21は、マイクロパッド22とマイクロパッド23が互いに対向するように重ねて配置され、マイクロパッド22とマイクロパッド23間がマイクロバンプ24によって電気的に接続されるように一体化されている。マイクロパッド22、マイクロバンプ24、マイクロパッド23は、第１基板20と第２基板21を接続する接続部を構成する。第１基板20に配置されている光電変換素子で発生した信号電荷に基づく信号は、マイクロパッド22、マイクロバンプ24、マイクロパッド23を介して第２基板21へ出力される。
Micro bumps 24 are formed between the
第１基板20の2つの主面のうち、光Lが照射される側の主面とは反対側の主面の周辺部には、マイクロパッド22と同様の構造を有するマイクロパッド25が形成されている。第２基板21の2つの主面のうち、第１基板20と対向する側の主面において、マイクロパッド25と対応する位置には、マイクロパッド23と同様の構造を有するマイクロパッド26が形成されている。マイクロパッド25とマイクロパッド26の間にはマイクロバンプ27が形成されている。第１基板20に配置された回路要素、または第２基板21に配置された回路要素を駆動するための電源電圧等は、マイクロパッド25、マイクロバンプ27、マイクロパッド26を介して第１基板20から第２基板21へ、または第２基板21から第１基板20へ供給される。
Of the two main surfaces of the
第２基板21の2つの主面のうち一方の主面の周辺部には、第１基板20、第２基板21以外の系とのインターフェースとして使用されるパッド28が形成されている。パッド28に代えて、第２基板21を貫通する貫通電極を設け、貫通電極を外部接続用の電極として使用してもよい。図3に示す例では第１基板20と第２基板21の主面の面積が異なるが、第１基板20と第２基板21の主面の面積が同じであってもよい。また、マイクロバンプを設けずに、第１基板20の表面に設けたマイクロパッド（第１の電極）と、第２基板21の表面に設けたマイクロパッド（第２の電極）とを直接貼り合わせることにより第１基板20と第２基板21を接続してもよい。
A
画素1を構成する回路要素は第１基板20と第２基板21に分散して配置されている。画素1以外の垂直走査回路3、列処理回路4、水平読み出し回路5、出力アンプ6、制御回路7に関しては、それぞれ第１基板20と第２基板21のどちらに配置されていてもよい。また、垂直走査回路3、列処理回路4、水平読み出し回路5、出力アンプ6、制御回路7のそれぞれを構成する回路要素が第１基板20と第２基板21に分散して配置されていてもよい。画素1以外の構成についても第１基板20と第２基板21の間で信号の授受が必要となる場合があるが、画素1と同様にマイクロパッドとマイクロバンプを使用して第１基板20と第２基板21を接続したり、マイクロパッド同士を直接接続して第１基板20と第２基板21を接続したりすることが可能である。
The circuit elements constituting the
図4は画素1の回路構成を示している。画素1は、光電変換素子101と、転送トランジスタ102と、FD（フローティングディフュージョン）103と、FDリセットトランジスタ104と、第１増幅トランジスタ105と、電流源106と、クランプ容量107と、サンプルトランジスタ108と、アナログメモリリセットトランジスタ109と、アナログメモリ110と、第２増幅トランジスタ111と、選択トランジスタ112と、切り替えトランジスタ113とを有する。図4に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。
FIG. 4 shows a circuit configuration of the
光電変換素子101の一端は接地されている。転送トランジスタ102のドレイン端子は光電変換素子101の他端に接続されている。転送トランジスタ102のゲート端子は垂直走査回路3に接続されており、転送パルスΦTXが供給される。FD103の一端は転送トランジスタ102のソース端子に接続されており、FD103の他端は接地されている。FDリセットトランジスタ104のドレイン端子は電源電圧VDDに接続されており、FDリセットトランジスタ104のソース端子は転送トランジスタ102のソース端子に接続されている。FDリセットトランジスタ104のゲート端子は垂直走査回路3に接続されており、FDリセットパルスΦRSTが供給される。
One end of the
第１増幅トランジスタ105のドレイン端子は電源電圧VDDに接続されている。第１増幅トランジスタ105の入力部であるゲート端子は転送トランジスタ102のソース端子に接続されている。電流源106の一端は第１増幅トランジスタ105のソース端子に接続されており、電流源106の他端は接地されている。一例として、ドレイン端子が第１増幅トランジスタ105のソース端子に接続され、ソース端子が接地され、ゲート端子が垂直走査回路3に接続されたトランジスタで電流源106を構成してもよい。
The drain terminal of the
クランプ容量107の一端は第１増幅トランジスタ105のソース端子および電流源106の一端に接続されている。サンプルトランジスタ108のドレイン端子はクランプ容量107の他端に接続されている。サンプルトランジスタ108のゲート端子は垂直走査回路3に接続されており、サンプルパルスΦSHが供給される。
One end of the
アナログメモリリセットトランジスタ109のドレイン端子は電源電圧VDDに接続されており、アナログメモリリセットトランジスタ109のソース端子はサンプルトランジスタ108のソース端子に接続されている。アナログメモリリセットトランジスタ109のゲート端子は垂直走査回路3に接続されており、クランプ＆メモリリセットパルスΦCLが供給される。
The drain terminal of the analog
アナログメモリ110の一端はサンプルトランジスタ108のソース端子に接続されており、アナログメモリ110の他端は接地されている。第２増幅トランジスタ111のドレイン端子は電源電圧VDDに接続されている。第２増幅トランジスタ111の入力部を構成するゲート端子はサンプルトランジスタ108のソース端子に接続されている。選択トランジスタ112のドレイン端子は第２増幅トランジスタ111のソース端子に接続されており、選択トランジスタ112のソース端子は垂直信号線9に接続されている。選択トランジスタ112のゲート端子は垂直走査回路3に接続されており、選択パルスΦSELが供給される。
One end of the
切り替えトランジスタ113のドレイン端子は第１増幅トランジスタ105のソース端子、電流源106の一端、およびクランプ容量107の一端に接続されている。切り替えトランジスタ113のソース端子は第２増幅トランジスタ111のソース端子および選択トランジスタ112のドレイン端子に接続されている。切り替えトランジスタ113のゲート端子は垂直走査回路3に接続されており、切り替えパルスΦSWが供給される。上述した各トランジスタに関しては極性を逆にし、ソース端子とドレイン端子を上記と逆にしてもよい。
The drain terminal of the switching
光電変換素子101は、例えばフォトダイオードであり、入射した光に基づく信号電荷を生成（発生）し、生成（発生）した信号電荷を保持・蓄積する。転送トランジスタ102は、光電変換素子101に蓄積された信号電荷をFD103に転送するトランジスタである。転送トランジスタ102のオン／オフは、垂直走査回路3からの転送パルスΦTXによって制御される。FD103は、光電変換素子101から転送された信号電荷を一時的に保持・蓄積する容量である。
The
FDリセットトランジスタ104は、FD103をリセットするトランジスタである。FDリセットトランジスタ104のオン／オフは、垂直走査回路3からのFDリセットパルスΦRSTによって制御される。FDリセットトランジスタ104と転送トランジスタ102を同時にオンにすることによって、光電変換素子101をリセットすることも可能である。FD103／光電変換素子101のリセットは、FD103／光電変換素子101に蓄積されている電荷量を制御してFD103／光電変換素子101の状態（電位）を基準状態（基準電位、リセットレベル）に設定することである。
The FD reset
第１増幅トランジスタ105は、ゲート端子に入力される、FD103に蓄積されている信号電荷に基づく信号を増幅した増幅信号をソース端子から出力するトランジスタである。電流源106は、第１増幅トランジスタ105の負荷として機能し、第１増幅トランジスタ105を駆動する電流を第１増幅トランジスタ105に供給する。第１増幅トランジスタ105と電流源106はソースフォロワ回路を構成する。
The
クランプ容量107は、第１増幅トランジスタ105から出力される増幅信号の電圧レベルをクランプ（固定）する容量である。サンプルトランジスタ108は、クランプ容量107の他端の電圧レベルをサンプルホールドし、アナログメモリ110に蓄積するトランジスタである。サンプルトランジスタ108のオン／オフは、垂直走査回路3からのサンプルパルスΦSHによって制御される。
The
アナログメモリリセットトランジスタ109は、アナログメモリ110をリセットするトランジスタである。アナログメモリリセットトランジスタ109のオン／オフは、垂直走査回路3からのクランプ＆メモリリセットパルスΦCLによって制御される。アナログメモリ110のリセットは、アナログメモリ110に蓄積されている電荷量を制御してアナログメモリ110の状態（電位）を基準状態（基準電位、リセットレベル）に設定することである。アナログメモリ110は、サンプルトランジスタ108によってサンプルホールドされたアナログ信号を保持・蓄積する。
The analog
アナログメモリ110の容量は、FD103の容量よりも大きな容量に設定される。アナログメモリ110には、単位面積当たりのリーク電流（暗電流）の少ない容量であるMIM（Metal Insulator Metal）容量やMOS（Metal Oxide Semiconductor）容量を使用することがより望ましい。これによって、ノイズに対する耐性が向上し、高品質な信号が得られる。
The capacity of the
第２増幅トランジスタ111は、ゲート端子に入力される、アナログメモリ110に蓄積されている信号電荷に基づく信号を増幅した増幅信号をソース端子から出力するトランジスタである。第２増幅トランジスタ111と、垂直信号線9に接続された、負荷となる電流源（図示せず）とはソースフォロワ回路を構成する。選択トランジスタ112は、画素1を選択し、第２増幅トランジスタ111の出力を垂直信号線9に伝えるトランジスタである。選択トランジスタ112のオン／オフは、垂直走査回路3からの選択パルスΦSELによって制御される。
The
切り替えトランジスタ113は、画素1から信号を出力する出力経路（読み出し経路）を切り替えるトランジスタである。本実施形態の画素1は2つの出力経路を有する。第１の出力経路は、アナログメモリ110に蓄積されている信号電荷に基づく信号を出力する経路であり、サンプルトランジスタ108のソース端子に接続されたアナログメモリ110の一端から第２増幅トランジスタ111および選択トランジスタ112を介して垂直信号線9に至るまでの電気的に接続された経路を含む。第２の出力経路は、第１増幅トランジスタ105から出力された増幅信号を、アナログメモリ110を介さずに画素1から出力する経路であり、第１増幅トランジスタ105のソース端子から切り替えトランジスタ113および選択トランジスタ112を介して垂直信号線9に至るまでの電気的に接続された経路を含む。切り替えトランジスタ113のオン／オフによって、第１の出力経路および第２の出力経路が切り替わる。切り替えトランジスタ113がオフである期間は第１の出力経路が選択され、切り替えトランジスタ113がオンである期間は第２の出力経路が選択される。
The switching
FD103が信号電荷を保持している期間中、信号品質の劣化の原因となるノイズが信号電荷に重畳する。このノイズの主な要因は、FD103のリーク電流による電荷と、光電変換素子101以外の部分に入射する光に起因する電荷である。第１の出力経路が選択された場合、アナログメモリ110に蓄積された信号電荷に基づく信号が画素1から出力されるため、信号品質の劣化を低減した信号を得ることが可能となる。アナログメモリ110に信号電荷を蓄積することにより信号品質の劣化を低減できる理由については後述する。
During the period in which the
前述したグローバルシャッタ機能による動作（グローバルシャッタ動作）は、信号電荷の蓄積の同時性を実現し、被写体の歪みを低減できるため、主に静止画用信号の読み出しに使用される。グローバルシャッタ動作では、全画素を同時に露光した後、各光電変換素子が生成した信号電荷を全画素で同時にFDに転送して一旦蓄積しておき、この信号電荷に基づく信号を行毎に順次読み出す。このため、例えば画素配列の上側の行から下側の行に向かって行毎に画素を走査して信号を読み出す場合、より下側に位置する画素では、FD103が信号電荷を保持している期間が長くなる。この期間が長いほど、信号電荷に重畳するノイズが多くなる。このノイズによる信号品質の劣化を低減するため、本実施形態では第１の出力経路を介して静止画用信号が出力される。
The above-described operation by the global shutter function (global shutter operation) realizes simultaneous accumulation of signal charges and can reduce distortion of an object, and is therefore mainly used for reading a still image signal. In the global shutter operation, after all pixels are exposed simultaneously, the signal charges generated by each photoelectric conversion element are simultaneously transferred to the FD for all pixels and temporarily stored, and signals based on the signal charges are sequentially read out row by row. . For this reason, for example, when a signal is read out by scanning the pixel for each row from the upper row to the lower row of the pixel array, the period in which the
しかし、クランプ容量107およびサンプルトランジスタ108の合計のゲインが1よりも小さく、かつ第２増幅トランジスタ111のゲインが1よりも小さいため、第１の出力経路を介して信号を出力すると、信号のゲインが低下する。一方、動画用信号の読み出しに関しては、後述する読み出し動作（いわゆるローリングシャッタ動作）により、FD103が信号電荷を保持する期間を短くし、この期間に信号電荷に重畳するノイズの影響を無視することが可能となる。このため、動画用信号に関しては、ノイズによる信号品質の劣化を低減するための第１の出力経路を使用する必要がない。このような理由から、本実施形態では第２の出力経路を介して動画用信号が読み出される。したがって、動画用信号のゲインの低下を低減することができる。
However, since the total gain of the
図4に示す回路要素のうち、光電変換素子101は第１基板20に配置され、アナログメモリ110は第２基板21に配置され、他の回路要素は第１基板20と第２基板21のいずれかに配置される。図4の破線D1は第１基板20と第２基板21の境界線を示している。第１基板20には、光電変換素子101と、転送トランジスタ102と、FD103と、FDリセットトランジスタ104と、第１増幅トランジスタ105とが配置されている。第２基板21には、電流源106と、クランプ容量107と、サンプルトランジスタ108と、アナログメモリリセットトランジスタ109と、アナログメモリ110と、第２増幅トランジスタ111と、選択トランジスタ112と、切り替えトランジスタ113とが配置されている。
Among the circuit elements shown in FIG. 4, the
第１基板20の第１増幅トランジスタ105から出力された増幅信号は、マイクロパッド22、マイクロバンプ24、およびマイクロパッド23を介して第２基板21へ出力される。また、電源電圧VDDは、マイクロパッド25、マイクロバンプ27、およびマイクロパッド26を介して第１基板20と第２基板21の間で授受される。
The amplified signal output from the
図4では、マイクロパッド22、マイクロバンプ24、マイクロパッド23を含む接続部が第１増幅トランジスタ105のソース端子と、電流源106の一端、クランプ容量107の一端、および切り替えトランジスタ113のドレイン端子との間の経路に配置されているが、これに限らない。接続部は、光電変換素子101からアナログメモリ110までの電気的に接続された経路上のどこに配置されていてもよい。
In FIG. 4, the connection portion including the
図5は、第１基板20と第２基板21の境界線の例を示している。破線D1〜D5は、第１基板20と第２基板21の境界線として可能な例を示している。第１基板20と第２基板21の境界線は、破線D1〜D5のいずれであってもよく、これら以外もあり得る。破線D1については上述した通りである。破線D2が示す例では、光電変換素子101の他端と転送トランジスタ102のドレイン端子との間の経路に接続部が配置される。破線D3が示す例では、転送トランジスタ102のソース端子と、FD103の一端、FDリセットトランジスタ104のソース端子、および第１増幅トランジスタ105のゲート端子との間の経路に接続部が配置される。
FIG. 5 shows an example of the boundary line between the
破線D4が示す例では、クランプ容量107の他端とサンプルトランジスタ108のドレイン端子との間の経路に接続部が配置されると共に、第１増幅トランジスタ105のソース端子、電流源106の一端、およびクランプ容量107の一端と切り替えトランジスタ113のドレイン端子との間の経路に接続部が配置される。破線D5が示す例では、サンプルトランジスタ108のソース端子と、アナログメモリリセットトランジスタ109のソース端子、アナログメモリ110の一端、および第２増幅トランジスタ111のゲート端子との間の経路に接続部が配置されると共に、第１増幅トランジスタ105のソース端子、電流源106の一端、およびクランプ容量107の一端と切り替えトランジスタ113のドレイン端子との間の経路に接続部が配置される。
In the example indicated by the broken line D4, a connection portion is disposed in the path between the other end of the
次に、画素1の動作を説明する。以下では、本実施形態の動作の基本となるグローバルシャッタ動作およびローリングシャッタ動作を説明した後、ローリングシャッタ動作によりライブビュー表示用の動画用信号を取得しながらグローバルシャッタ動作により記録用の静止画用信号を複数フレームに渡って取得する連写時の動作を説明する。
Next, the operation of the
＜グローバルシャッタ動作＞
図6は、グローバルシャッタ動作時に垂直走査回路3から任意の1行分の画素1に供給される制御信号を示している。図6を用いて、グローバルシャッタ動作を説明する。グローバルシャッタ動作では、切り替えパルスΦSWは“L”（Low）レベルに保たれるため、切り替えトランジスタ113はオフである。このため、グローバルシャッタ動作では、第１の出力経路を介して画素1から信号が出力される。
<Global shutter operation>
FIG. 6 shows control signals supplied from the vertical scanning circuit 3 to the
時刻t1において、全ての画素1（以下、全画素と記載する）へ出力される転送パルスΦTXが“L”（Low）レベルから“H”（High）レベルに変化することで、全画素の転送トランジスタ102がオンとなる。同時に、全画素へ出力されるFDリセットパルスΦRSTが“L”レベルから“H”レベルに変化することで、全画素のFDリセットトランジスタ104がオンとなる。これによって、光電変換素子101がリセットされる。
At time t1, the transfer pulse ΦTX output to all pixels 1 (hereinafter referred to as all pixels) changes from “L” (Low) level to “H” (High) level, so that all pixels are transferred. The
続いて、時刻t2において、全画素へ出力される転送パルスΦTXおよびFDリセットパルスΦRSTが“H”レベルから“L”レベルに変化することで、全画素の転送トランジスタ102およびFDリセットトランジスタ104がオフとなる。これによって、全画素の光電変換素子101のリセットが終了し、全画素の露光（信号電荷の蓄積）が一括して（同時に）開始される。
Subsequently, at time t2, the transfer pulse ΦTX and the FD reset pulse ΦRST output to all the pixels change from the “H” level to the “L” level, so that the
露光期間内の時刻t3において、全画素へ出力されるクランプ＆メモリリセットパルスΦCLが“L”レベルから“H”レベルに変化することで、全画素のアナログメモリリセットトランジスタ109がオンとなる。これによって、全画素のアナログメモリ110がリセットされる。同時に、全画素へ出力されるサンプルパルスΦSHが“L”レベルから“H”レベルに変化することで、全画素のサンプルトランジスタ108がオンとなる。これによって、クランプ容量107の他端の電位が電源電圧VDDにリセットされると共に、サンプルトランジスタ108がクランプ容量107の他端の電位のサンプルホールドを開始する。
At time t3 within the exposure period, the clamp & memory reset pulse ΦCL output to all the pixels changes from the “L” level to the “H” level, so that the analog memory reset
続いて、露光期間内の時刻t4において、全画素へ出力されるFDリセットパルスΦRSTが“L”レベルから“H”レベルに変化することで、全画素のFDリセットトランジスタ104がオンとなる。これによって、全画素のFD103がリセットされる。
Subsequently, at time t4 within the exposure period, the FD reset pulse ΦRST output to all the pixels changes from the “L” level to the “H” level, so that the FD reset
続いて、露光期間内の時刻t5において、全画素へ出力されるFDリセットパルスΦRSTが“H”レベルから“L”レベルに変化することで、全画素のFDリセットトランジスタ104がオフとなる。これによって、全画素のFD103のリセットが終了する。FD103のリセットを行うタイミングは露光期間中であればよいが、露光期間の終了直前のタイミングでFD103のリセットを行うことによって、FD103のリーク電流によるノイズをより低減することができる。
Subsequently, at time t5 within the exposure period, the FD reset pulse ΦRST output to all the pixels changes from the “H” level to the “L” level, so that the FD reset
続いて、露光期間内の時刻t6において、全画素へ出力されるクランプ＆メモリリセットパルスΦCLが“H”レベルから“L”レベルに変化することで、全画素のアナログメモリリセットトランジスタ109がオフとなる。これによって、全画素のアナログメモリ110のリセットが終了する。この時点でクランプ容量107は、第１増幅トランジスタ105から出力される増幅信号（FD103のリセット後の増幅信号）をクランプしている。
Subsequently, at time t6 within the exposure period, the clamp & memory reset pulse ΦCL output to all the pixels changes from the “H” level to the “L” level, so that the analog memory reset
続いて、時刻t7において、全画素へ出力される転送パルスΦTXが“L”レベルから“H”レベルに変化することで、全画素の転送トランジスタ102がオンとなる。これによって、全画素の光電変換素子101に蓄積されている信号電荷が、転送トランジスタ102を介してFD103に転送され、FD103に蓄積される。
Subsequently, at time t7, the transfer pulse ΦTX output to all the pixels changes from the “L” level to the “H” level, so that the
続いて、時刻t8において、全画素へ出力される転送パルスΦTXが“H”レベルから“L”レベルに変化することで、全画素の転送トランジスタ102がオフとなる。これによって、全画素の露光（信号電荷の蓄積）が一括して（同時に）終了する。さらに、時刻t9において、全画素へ出力されるサンプルパルスΦSHが“H”レベルから“L”レベルに変化することで、全画素のサンプルトランジスタ108がオフとなる。これによって、サンプルトランジスタ108がクランプ容量107の他端の電位のサンプルホールドを終了する。
Subsequently, at time t8, the transfer pulse ΦTX output to all the pixels changes from the “H” level to the “L” level, so that the
FD103のリセットが終了した後に光電変換素子101からFD103に信号電荷が転送されることによるFD103の一端の電位の変化をΔVfd、第１増幅トランジスタ105のゲインをα1とすると、光電変換素子101からFD103に信号電荷が転送されることによる第１増幅トランジスタ105のソース端子の電位の変化ΔVamp1はα1×ΔVfdとなる。
When the change in potential at one end of the
アナログメモリ110とサンプルトランジスタ108の合計のゲインをα2とすると、光電変換素子101からFD103に信号電荷が転送された後のサンプルトランジスタ108のサンプルホールドによるアナログメモリ110の一端の電位の変化ΔVmemはα2×ΔVamp1、すなわちα1×α2×ΔVfdとなる。アナログメモリ110のリセットが終了した時点のアナログメモリ110の一端の電位は電源電圧VDDであるため、光電変換素子101からFD103に信号電荷が転送された後、サンプルトランジスタ108によってサンプルホールドされたアナログメモリ110の一端の電位Vmemは以下の（１）式となる。（１）式において、ΔVmem<0、ΔVfd<0である。
Vmem＝VDD＋ΔVmem
＝VDD＋α1×α2×ΔVfd ・・・（１）
Assuming that the total gain of the
Vmem = VDD + ΔVmem
= VDD + α1 × α2 × ΔVfd (1)
また、α2は以下の（２）式となる。（２）式において、CLはクランプ容量107の容量値であり、CSHはアナログメモリ110の容量値である。ゲインの低下をより小さくするため、クランプ容量107の容量値CLはアナログメモリ110の容量値CSHよりも大きいことがより望ましい。
Α2 is expressed by the following equation (2). In the equation (2), CL is a capacitance value of the
時刻t9以降、アナログメモリ110に蓄積されている信号電荷に基づく信号が行毎に順次読み出される。本実施形態の例では、1行目、2行目、3行目、・・・n行目（最終行目）の順番で画素1から行毎に信号が読み出される（ローリング読み出し）。
After time t9, signals based on the signal charges accumulated in the
時刻t9から行に応じた期間が経過した時刻t10において、読み出し対象の行の画素1へ出力される選択パルスΦSELが“L”レベルから“H”レベルに変化することで、読み出し対象の行の画素1の選択トランジスタ112がオンとなる。これによって、（１）式に示した電位Vmemに基づく信号が選択トランジスタ112を介して垂直信号線9へ出力される。続いて、時刻t11において、読み出し対象の行の画素1へ出力される選択パルスΦSELが“H”レベルから“L”レベルに変化することで、読み出し対象の行の画素1の選択トランジスタ112がオフとなる。
At time t10 when a period corresponding to the row has elapsed from time t9, the selection pulse ΦSEL output to the
続いて、時刻t12において、読み出し対象の行の画素1へ出力されるクランプ＆メモリリセットパルスΦCLが“L”レベルから“H”レベルに変化することで、読み出し対象の行の画素1のアナログメモリリセットトランジスタ109がオンとなる。これによって、読み出し対象の行の画素1のアナログメモリ110がリセットされる。続いて、時刻t13において、読み出し対象の行の画素1へ出力されるクランプ＆メモリリセットパルスΦCLが“H”レベルから“L”レベルに変化することで、読み出し対象の行の画素1のアナログメモリリセットトランジスタ109がオフとなる。
Subsequently, at time t12, the clamp & memory reset pulse ΦCL output to the
続いて、時刻t14において、読み出し対象の行の画素1へ出力される選択パルスΦSELが“L”レベルから“H”レベルに変化することで、読み出し対象の行の画素1の選択トランジスタ112がオンとなる。これによって、アナログメモリ110をリセットしたときのアナログメモリ110の一端の電位に基づく信号が選択トランジスタ112を介して垂直信号線9へ出力される。続いて、時刻t15において、読み出し対象の行の画素1へ出力される選択パルスΦSELが“H”レベルから“L”レベルに変化することで、読み出し対象の行の画素1の選択トランジスタ112がオフとなる。
Subsequently, at time t14, the selection pulse ΦSEL output to the
列処理回路4は、（１）式に示した電位Vmemに基づく信号と、アナログメモリ110をリセットしたときのアナログメモリ110の一端の電位に基づく信号との差分をとった差分信号を生成する。この差分信号は、（１）式に示した電位Vmemと電源電圧VDDとの差分に基づく信号であり、光電変換素子101に蓄積された信号電荷がFD103に転送された直後のFD103の一端の電位と、FD103の一端がリセットされた直後のFD103の電位との差分ΔVfdに基づく信号である。したがって、アナログメモリ110をリセットすることによるノイズ成分と、FD103をリセットすることによるノイズ成分とを抑圧した、光電変換素子101に蓄積された信号電荷に基づく信号成分を得ることができる。
The
列処理回路4から出力された信号は、水平読み出し回路5によって水平信号線10へ出力される。出力アンプ6は、水平信号線10へ出力された信号を処理し、出力端子11から画素信号として出力する。以上で、読み出し対象の行の画素1からの信号の読み出しが終了する。時刻t9以降の期間では、読み出し対象の行を順次選択しながら、上記と同様の動作により画素1から信号が読み出される。
The signal output from the
グローバルシャッタ動作では、全画素一括で光電変換素子101からFD103に転送された信号電荷をFD103が各画素1の読み出しタイミングまで保持していなければならない。FD103が信号電荷を保持している期間中にノイズが発生すると、FD103が保持している信号電荷にノイズが重畳され、信号品質（S/N）が劣化する。
In the global shutter operation, the signal charge transferred from the
FD103が信号電荷を保持している期間（以下、保持期間と記載）中に発生するノイズの主な要因は、FD103のリーク電流による電荷（以下、リーク電荷と記載）と、光電変換素子101以外の部分に入射する光に起因する電荷（以下、光電荷と記載）である。単位時間に発生するリーク電荷と光電荷をそれぞれqid、qpnとし、保持期間の長さをtcとすると、保持期間中に発生するノイズ電荷Qnは（qid＋qpn）tcとなる。
The main causes of noise generated during the period in which the
FD103の容量をCfd、アナログメモリ110の容量をCmemとし、CfdとCmemの比（Cmem/Cfd）をAとする。また、前述したように、第１増幅トランジスタ105のゲインをα1、アナログメモリ110とサンプルトランジスタ108の合計のゲインをα2とする。露光期間中に光電変換素子101で発生した信号電荷をQphとすると、露光期間の終了後にアナログメモリ110に保持される信号電荷はA×α1×α2×Qphとなる。
Assume that the capacity of the
光電変換素子101からFD103に転送された信号電荷に基づく信号は時刻t9までにサンプルトランジスタ108によってサンプルホールドされ、アナログメモリ110に格納される。したがって、FD103に信号電荷が転送されてからアナログメモリ110に信号電荷が格納されるまでの時間は短く、FD103で発生したノイズは無視することができる。アナログメモリ110が信号電荷を保持している期間に発生するノイズを上記と同じQnと仮定すると、S/NはA×α1×α2×Qph/Qnとなる。
A signal based on the signal charge transferred from the
一方、特許文献２に記載された従来技術のように、容量蓄積部に保持された信号電荷を、増幅トランジスタを介して画素から読み出す場合のS/NはQph/Qnとなる。したがって、本実施形態のS/Nは従来技術のS/NのA×α1×α2倍となる。A×α1×α2が1よりも大きくなるようにアナログメモリ110の容量値を設定する（例えば、アナログメモリ110の容量値をFD103の容量値よりも十分大きくする）ことによって、信号品質の劣化を低減することができる。
On the other hand, as in the prior art described in
＜ローリングシャッタ動作＞
図7は、ローリングシャッタ動作時に垂直走査回路3から任意の1行分の画素1に供給される制御信号を示している。図7を用いて、ローリングシャッタ動作を説明する。ローリングシャッタ動作では、第２の出力経路を介して画素1から信号が出力される。このため、第１の出力経路を介した信号の出力に係るクランプ＆メモリリセットパルスΦCLおよびサンプルパルスΦSHは“L”レベルに保たれる。
<Rolling shutter operation>
FIG. 7 shows a control signal supplied from the vertical scanning circuit 3 to any one row of
時刻t21において、読み出し対象の行の画素1へ出力される切り替えパルスΦSWが“L”レベルから“H”レベルに変化することで、読み出し対象の行の画素1の切り替えトランジスタ113がオンとなる。これによって、第２の出力経路が選択される。
At time t21, the switching pulse ΦSW output to the
続いて、時刻t22において、読み出し対象の行の画素1へ出力される転送パルスΦTXが“L”レベルから“H”レベルに変化することで、読み出し対象の行の画素1の転送トランジスタ102がオンとなる。同時に、読み出し対象の行の画素1へ出力されるFDリセットパルスΦRSTが“L”レベルから“H”レベルに変化することで、読み出し対象の行の画素1のFDリセットトランジスタ104がオンとなる。これによって、読み出し対象の行の画素1の光電変換素子101がリセットされる。
Subsequently, at time t22, the transfer pulse ΦTX output to the
続いて、時刻t23において、読み出し対象の行の画素1へ出力される転送パルスΦTXおよびFDリセットパルスΦRSTが“H”レベルから“L”レベルに変化することで、読み出し対象の行の画素1の転送トランジスタ102およびFDリセットトランジスタ104がオフとなる。これによって、読み出し対象の行の画素1の光電変換素子101のリセットが終了し、読み出し対象の行の画素1の露光（信号電荷の蓄積）が開始される。
Subsequently, at time t23, the transfer pulse ΦTX and the FD reset pulse ΦRST output to the
露光期間内の時刻t24において、読み出し対象の行の画素1へ出力される選択パルスΦSELが“L”レベルから“H”レベルに変化することで、読み出し対象の行の画素1の選択トランジスタ112がオンとなる。続いて、露光期間内の時刻t25において、読み出し対象の行の画素1へ出力されるFDリセットパルスΦRSTが“L”レベルから“H”レベルに変化することで、読み出し対象の行の画素1のFDリセットトランジスタ104がオンとなる。これによって、読み出し対象の行の画素1のFD103がリセットされる。また、リセット後のFD103の一端の電位に基づく信号（リセット信号）が第１増幅トランジスタ105から出力され、切り替えトランジスタ113および選択トランジスタ112を介して垂直信号線9へ出力される。
At time t24 within the exposure period, the selection pulse ΦSEL output to the
続いて、露光期間内の時刻t26において、読み出し対象の行の画素1へ出力されるFDリセットパルスΦRSTが“H”レベルから“L”レベルに変化することで、読み出し対象の行の画素1のFDリセットトランジスタ104がオフとなる。
Subsequently, at time t26 within the exposure period, the FD reset pulse ΦRST output to the
続いて、時刻t27において、読み出し対象の行の画素1へ出力される転送パルスΦTXが“L”レベルから“H”レベルに変化することで、読み出し対象の行の画素1の転送トランジスタ102がオンとなる。これによって、読み出し対象の行の画素1の光電変換素子101に蓄積されている信号電荷が、転送トランジスタ102を介してFD103に転送され、FD103に蓄積される。続いて、時刻t28において、読み出し対象の行の画素1へ出力される転送パルスΦTXが“H”レベルから“L”レベルに変化することで、読み出し対象の行の画素1の転送トランジスタ102がオフとなる。これによって、読み出し対象の行の画素1の露光（信号電荷の蓄積）が終了する。
Subsequently, at time t27, the transfer pulse ΦTX output to the
光電変換素子101に蓄積されている信号電荷がFD103に転送された時点で切り替えトランジスタ113および選択トランジスタ112がオンである。このため、光電変換素子101から転送された信号電荷が蓄積されているFD103の一端の電位に基づく信号（光信号）が第１増幅トランジスタ105から出力され、切り替えトランジスタ113および選択トランジスタ112を介して垂直信号線9へ出力される。
When the signal charge accumulated in the
列処理回路4は、リセット後のFD103の一端の電位に基づくリセット信号と、光電変換素子101から転送された信号電荷が蓄積されているFD103の一端の電位に基づく光信号との差分をとった差分信号を生成する。光信号には、FD103をリセットすることによるノイズ成分が含まれるため、列処理回路4が差分信号を生成することによって、FD103をリセットすることによるノイズ成分を抑圧した、光電変換素子101に蓄積された信号電荷に基づく信号成分を得ることができる。
The
列処理回路4から出力された信号は、水平読み出し回路5によって水平信号線10へ出力される。出力アンプ6は、水平信号線10へ出力された信号を処理し、出力端子11から画素信号として出力する。
The signal output from the
続いて、時刻t29において、読み出し対象の行の画素1へ出力される選択パルスΦSELが“H”レベルから“L”レベルに変化することで、読み出し対象の行の画素1の選択トランジスタ112がオフとなる。続いて、時刻t30において、読み出し対象の行の画素1へ出力される切り替えパルスΦSWが“H”レベルから“L”レベルに変化することで、読み出し対象の行の画素1の切り替えトランジスタ113がオフとなる。以上で、読み出し対象の行の画素1からの信号の読み出しが終了する。ローリングシャッタ動作では、図7に示した動作を単位として、読み出し対象の行を順次選択しながら、上記と同様の動作により画素1から信号が読み出される。
Subsequently, at time t29, the selection pulse ΦSEL output to the
グローバルシャッタ動作では、画素1からの信号の出力が開始されるタイミング（図6の時刻t10）が行毎に異なる。このため、画素1からの信号の出力が開始されるタイミングが遅い行では、FD103が保持している信号電荷にノイズが重畳され、信号品質（S/N）が劣化する。これに対して、ローリングシャッタ動作では、どの行の画素1についても、露光期間終了直後に光信号が画素1から出力される。このため、FD103が保持する信号電荷に重畳するノイズの影響を無視することが可能となる。したがって、ローリングシャッタ動作では、第２の出力経路を介して画素1から信号を読み出すことで、ゲインの低下を低減することができる。
In the global shutter operation, the timing at which signal output from the
＜連写時の動作＞
ローリングシャッタ動作によりライブビュー表示用の動画用信号を取得しながらグローバルシャッタ動作により記録用の静止画用信号を複数フレームに渡って取得する連写時の動作を説明する。連写時の動作では、全画素は3つのグループ（読み出し行群）に分類される。図8は、全画素を3つのグループに分類した例を示している。全画素の上側の略3分の1の画素1は第１読み出し行群（g-A）に分類され、全画素の下側の略3分の1の画素1は第３読み出し行群（g-C）に分類され、第１読み出し行群と第３読み出し行群の間に位置する画素1は第２読み出し行群（g-B）に分類される。
<Operation during continuous shooting>
An operation at the time of continuous shooting for acquiring a still image signal for recording over a plurality of frames by a global shutter operation while acquiring a moving image signal for live view display by a rolling shutter operation will be described. In the continuous shooting operation, all pixels are classified into three groups (reading row groups). FIG. 8 shows an example in which all pixels are classified into three groups.
図8に示す例では全画素が占める領域において各グループの画素1の位置に偏りがあるが、各グループの画素1が均等に分散するようにしてもよい。例えば、第１読み出し行群、第２読み出し行群、第３読み出し行群の画素1を行単位で交互に繰り返し配列してもよい。
In the example shown in FIG. 8, the positions of the
図9は連写時の動作を模式的に示している。図9の縦方向は行位置を示しており、横方向は時間を示している。連写時には、全画素で一括して露光が行われた後、読み出し行群毎に静止画用信号を読み出す合間に動画用信号を読み出す。動画用信号の読み出しは、全画素の一部を間引いた画素1で行われる。例えば、3行に1行の割合で画素1から動画用信号が読み出される。
FIG. 9 schematically shows the operation during continuous shooting. The vertical direction in FIG. 9 indicates the row position, and the horizontal direction indicates time. At the time of continuous shooting, after all the pixels are collectively exposed, the moving image signal is read out in the interval of reading out the still image signal for each readout row group. Reading of the moving image signal is performed by the
まず、全画素の光電変換素子101がリセットされ（PD一括リセット）、全画素の露光が一括して開始される。続いて、露光の開始から所定の露光期間Tgsが経過すると、全画素の光電変換素子101から信号電荷がFD103に転送され（信号電荷一括転送）、全画素の露光が一括して終了する。上記の動作は図6の時刻t1から時刻t9までの動作に対応する。
First, the
全画素の露光が終了した後、読み出し期間Rgs1において、第１読み出し行群の画素1から静止画用信号を読み出す動作が行われる。読み出し期間Rgs1における動作は図6の時刻t9以降の動作に対応する。第１読み出し行群の画素1から静止画用信号を読み出す動作が終了した後、読み出し期間Rrs1において、全画素の一部を間引いた画素1から動画用信号を読み出す動作が行われる。読み出し期間Rrs1における動作は図7の動作に対応する。画像処理部203の第２画像処理部203bは、撮像部202から出力された動画用信号を表示用に処理する。表示部204は、第２画像処理部203bによって処理された動画用信号に基づいて画像（ライブビュー画像）を表示する。
After the exposure of all the pixels is completed, an operation of reading a still image signal from the
全画素の一部を間引いた画素1から動画用信号を読み出す動作が終了した後、読み出し期間Rgs2において、第２読み出し行群の画素1から静止画用信号を読み出す動作が行われる。読み出し期間Rgs2における動作は図6の時刻t9以降の動作に対応する。第２読み出し行群の画素1から静止画用信号を読み出す動作が終了した後、読み出し期間Rrs2において、全画素の一部を間引いた画素1から動画用信号を読み出す動作が行われる。読み出し期間Rrs2における動作は図7の動作に対応する。画像処理部203の第２画像処理部203bは、撮像部202から出力された動画用信号を表示用に処理する。表示部204は、第２画像処理部203bによって処理された動画用信号に基づいて画像（ライブビュー画像）を表示する。
After the operation of reading the moving image signal from the
全画素の一部を間引いた画素1から動画用信号を読み出す動作が終了した後、読み出し期間Rgs3において、第３読み出し行群の画素1から静止画用信号を読み出す動作が行われる。読み出し期間Rgs3における動作は図6の時刻t9以降の動作に対応する。第３読み出し行群の画素1から静止画用信号を読み出す動作が終了すると、1フレームの動作が終了する。画像処理部203の第１画像処理部203aは、第１読み出し行群、第２読み出し行群、第３読み出し行群のそれぞれの画素1から読み出した静止画用信号を記録用に処理し、1枚（1フレーム）の静止画データをメモリカード209に記録する。
After the operation of reading the moving image signal from the
1フレームの動作が終了した後、上記と同様に次のフレームの動作が行われる。上記の1フレームの動作を繰り返し行うことで、複数フレームの静止画用信号を読み出すと共に、静止画用信号の読み出しの合間に動画用信号を取得することができる。 After the operation of one frame is completed, the operation of the next frame is performed in the same manner as described above. By repeatedly performing the operation of one frame described above, it is possible to read a plurality of frames of still image signals and acquire a moving image signal between reading of still image signals.
図10、図11、図12は、図9に示した1フレームの動作における第１読み出し行群、第２読み出し行群、第３読み出し行群のそれぞれの画素1の動作を示している。図10は、第１読み出し行群に属する1行分の画素1の動作を示している。
10, FIG. 11, and FIG. 12 show the operations of the
1フレームの動作の開始後、静止画用の露光期間Tgsが経過して、読み出し期間Rgs1において静止画用信号を読み出すまでの動作は、図6に示した動作に対応する。図10に示す時刻t2，t8，t15はそれぞれ図6の時刻t2，t8，t15に対応する。静止画用信号の読み出しが終了した後、動画用信号が読み出される（図10のLV信号（RS）取得期間1）。動画用の露光期間Trs1で光電変換素子101に信号電荷が蓄積され、読み出し期間Rrs1でリセット信号と光信号とが読み出される。図10に示す時刻t23，t24，t28はそれぞれ図7の時刻t23，t24，t28に対応する。
The operation from the start of one frame operation until the still image exposure period Tgs elapses until the still image signal is read out in the readout period Rgs1 corresponds to the operation shown in FIG. Times t2, t8, and t15 shown in FIG. 10 correspond to times t2, t8, and t15 in FIG. 6, respectively. After the reading of the still image signal is completed, the moving image signal is read (LV signal (RS)
動画用信号の読み出しが終了し、第２読み出し行群の静止画用信号を読み出すための読み出し期間Rgs2が経過した後、動画用信号が読み出される（図10のLV信号（RS）取得期間2）。動画用の露光期間Trs2で光電変換素子101に信号電荷が蓄積され、読み出し期間Rrs2でリセット信号と光信号とが読み出される。図10に示す時刻t23，t24，t28はそれぞれ図7の時刻t23，t24，t28に対応する。動画用信号の読み出しが終了し、第３読み出し行群の静止画用信号を読み出すための読み出し期間Rgs3が経過すると、1フレームの動作が終了する。
After the readout of the video signal is completed and the readout period Rgs2 for reading out the still picture signal of the second readout row group has elapsed, the video signal is read out (LV signal (RS)
図11は、第２読み出し行群に属する1行分の画素1の動作を示している。1フレームの動作の開始後、静止画用の露光期間Tgsが経過するまでの動作は、図6に示した動作に対応する。図11に示す時刻t2，t8はそれぞれ図6の時刻t2，t8に対応する。静止画用の露光期間Tgsが終了し、第１読み出し行群の静止画用信号を読み出すための読み出し期間Rgs1が経過した後、動画用信号が読み出される（図11のLV信号（RS）取得期間1）。動画用の露光期間Trs1で光電変換素子101に信号電荷が蓄積され、読み出し期間Rrs1でリセット信号と光信号とが読み出される。図11に示す時刻t23，t24，t28はそれぞれ図7の時刻t23，t24，t28に対応する。
FIG. 11 shows the operation of the
動画用信号の読み出しが終了した後、読み出し期間Rgs2において第２読み出し行群の画素1から静止画用信号が読み出される。図11に示す時刻t15は図6の時刻t15に対応する。第２読み出し行群の静止画用信号の読み出しが終了した後、動画用信号が読み出される（図10のLV信号（RS）取得期間2）。動画用の露光期間Trs2で光電変換素子101に信号電荷が蓄積され、読み出し期間Rrs2でリセット信号と光信号とが読み出される。図10に示す時刻t23，t24，t28はそれぞれ図7の時刻t23，t24，t28に対応する。動画用信号の読み出しが終了し、第３読み出し行群の静止画用信号を読み出すための読み出し期間Rgs3が経過すると、1フレームの動作が終了する。
After the reading of the moving image signal is completed, the still image signal is read from the
図12は、第３読み出し行群に属する1行分の画素1の動作を示している。1フレームの動作の開始後、静止画用の露光期間Tgsが経過するまでの動作は、図6に示した動作に対応する。図12に示す時刻t2，t8はそれぞれ図6の時刻t2，t8に対応する。静止画用の露光期間Tgsが終了し、第１読み出し行群の静止画用信号を読み出すための読み出し期間Rgs1が経過した後、動画用信号が読み出される（図12のLV信号（RS）取得期間1）。動画用の露光期間Trs1で光電変換素子101に信号電荷が蓄積され、読み出し期間Rrs1でリセット信号と光信号とが読み出される。図12に示す時刻t23，t24，t28はそれぞれ図7の時刻t23，t24，t28に対応する。
FIG. 12 shows the operation of the
動画用信号の読み出しが終了し、第２読み出し行群の静止画用信号を読み出すための読み出し期間Rgs2が経過した後、動画用信号が読み出される（図10のLV信号（RS）取得期間2）。動画用の露光期間Trs2で光電変換素子101に信号電荷が蓄積され、読み出し期間Rrs2でリセット信号と光信号とが読み出される。図12に示す時刻t23，t24，t28はそれぞれ図7の時刻t23，t24，t28に対応する。
After the readout of the video signal is completed and the readout period Rgs2 for reading out the still picture signal of the second readout row group has elapsed, the video signal is read out (LV signal (RS)
動画用信号の読み出しが終了した後、読み出し期間Rgs3において第３読み出し行群の画素1から静止画用信号が読み出される。図12に示す時刻t15は図6の時刻t15に対応する。第３読み出し行群の静止画用信号の読み出しが終了すると、1フレームの動作が終了する。
After the reading of the moving image signal is completed, the still image signal is read from the
本実施形態では、ローリングシャッタ動作による動画用信号の読み出しを任意の画素1で行うことが可能である。したがって、例えば、任意のブロック領域の画素1のみから読み出した動画用信号を利用して拡大表示を行うことが可能となる。また、レンズ201のフォーカス制御を行うための評価値（例えば画像のコントラスト値）を得るために、上記のようにして読み出した動画用信号を利用することも可能となる。
In the present embodiment, it is possible to read out a moving image signal by an
上述したように、本実施形態によれば、画素を構成する回路要素を2枚の基板のそれぞれに配置し、増幅回路（第１増幅トランジスタ105）から出力された増幅信号をデジタル化せずに信号蓄積回路（アナログメモリ110）に蓄積することによって、チップ面積の増大を抑制することができる（多画素化も容易となる）。さらに、信号蓄積回路（アナログメモリ110）を設けたことによって、信号品質の劣化を低減することができる。 As described above, according to the present embodiment, the circuit elements constituting the pixel are arranged on each of the two substrates, and the amplified signal output from the amplifier circuit (first amplifier transistor 105) is not digitized. By accumulating in the signal accumulation circuit (analog memory 110), it is possible to suppress an increase in chip area (multiple pixels are also facilitated). Further, by providing the signal storage circuit (analog memory 110), signal quality degradation can be reduced.
本実施形態では、アナログメモリ110に蓄積されている信号電荷に基づく信号を出力する第１の出力経路と、第１増幅トランジスタ105から出力された増幅信号を、アナログメモリ110を介さずに画素1から出力する第２の出力経路とが選択可能である。グローバルシャッタ動作時に第１の出力経路を介して画素1から静止画用信号を出力することによって、信号品質の劣化を低減することができる。また、ローリングシャッタ動作時に第２の出力経路を介して画素1から動画用信号を出力することによって、ゲインの低下を低減することができる。
In the present embodiment, the first output path for outputting a signal based on the signal charge accumulated in the
また、画素の全ての回路要素を1枚の基板に配置する場合と比較して、第１基板の光電変換素子の面積を大きくすることが可能となるため、感度が向上する。さらに、アナログメモリを用いることによって、第２基板に設ける信号蓄積用の領域の面積を小さくすることができる。 In addition, the area of the photoelectric conversion element on the first substrate can be increased as compared with the case where all the circuit elements of the pixel are arranged on one substrate, so that sensitivity is improved. Further, by using an analog memory, the area of the signal storage region provided on the second substrate can be reduced.
また、全画素の光電変換素子101が一括して露光（信号電荷の蓄積）を開始することで画像内の被写体の歪みを低減することができる。さらに、全画素の光電変換素子101が一括して露光（信号電荷の蓄積）の開始および終了を行うグローバルシャッタを実現することができる。
In addition, since the
また、アナログメモリ110の容量値をFD103の容量値よりも大きくする（例えば、アナログメモリ110の容量値をFD103の容量値の5倍以上にする）ことによって、アナログメモリ110が保持する信号電荷が、FD103が保持する信号電荷よりも大きくなる。このため、アナログメモリ110のリーク電流による信号劣化の影響を小さくすることができる。
Further, by making the capacitance value of the
また、クランプ容量107およびサンプルトランジスタ108を設けることによって、第１基板20で発生するノイズを低減することができる。第１基板20で発生するノイズには、第１増幅トランジスタ105に接続される回路（例えばFDリセットトランジスタ104）の動作に由来して第１増幅トランジスタ105の入力部で発生するノイズ（例えばリセットノイズ）や、第１増幅トランジスタ105の動作特性に由来するノイズ（例えば第１増幅トランジスタ105の回路閾値のばらつきによるノイズ）等がある。
In addition, by providing the
また、アナログメモリ110をリセットしたときの信号と、光電変換素子101からFD103へ信号電荷を転送することによって発生する第１増幅トランジスタ105の出力の変動に応じた信号とを時分割で画素1から出力し、画素1の外部で各信号の差分処理を行うことによって、第２基板21で発生するノイズを低減することができる。第２基板21で発生するノイズには、第２増幅トランジスタ111に接続される回路（例えばアナログメモリリセットトランジスタ109）の動作に由来して第２増幅トランジスタ111の入力部で発生するノイズ（例えばリセットノイズ）等がある。
In addition, a signal when the
本発明に係る増幅回路（増幅トランジスタ）は例えば第１増幅トランジスタ105に対応し、本発明に係る信号蓄積回路（メモリ回路）は例えばアナログメモリ110に対応し、本発明に係る切り替え回路（スイッチ）は例えば切り替えトランジスタ113に対応する。また、本発明に係るリセット回路は例えばFDリセットトランジスタ104に対応し、本発明に係るノイズ低減回路は例えばクランプ容量107およびサンプルトランジスタ108に対応し、本発明に係るクランプ部（クランプ容量）は例えばクランプ容量107に対応し、本発明に係るサンプルホールド部（トランジスタ）は例えばサンプルトランジスタ108に対応する。
The amplifier circuit (amplifier transistor) according to the present invention corresponds to, for example, the
また、本発明に係る第１のリセット回路は例えば転送トランジスタ102およびFDリセットトランジスタ104に対応し、本発明に係る第２のリセット回路は例えばFDリセットトランジスタ104に対応し、本発明に係る転送回路は例えば転送トランジスタ102に対応する。また、本発明に係る第２の増幅回路は例えば第２増幅トランジスタ111に対応し、本発明に係る第３のリセット回路は例えばアナログメモリリセットトランジスタ109に対応し、本発明に係る出力トランジスタは例えば選択トランジスタ112に対応し、本発明に係る差分処理回路は例えば列処理回路4に対応する。
Further, the first reset circuit according to the present invention corresponds to, for example, the
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。上記では、２枚の基板が接続部で接続されている固体撮像装置の構成を示したが、３枚以上の基板が接続部で接続されていてもよい。３枚以上の基板が接続部で接続される固体撮像装置の場合、３枚以上の基板のうち２枚の基板が第１の基板と第２の基板に相当する。 As described above, the embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to the above-described embodiments, and includes design changes and the like without departing from the gist of the present invention. . In the above description, the configuration of the solid-state imaging device in which two substrates are connected by the connection unit is shown, but three or more substrates may be connected by the connection unit. In the case of a solid-state imaging device in which three or more substrates are connected at the connection portion, two of the three or more substrates correspond to the first substrate and the second substrate.
例えば、本発明の一態様に係る固体撮像装置は、
「画素を構成する回路要素が配置された第１の基板と第２の基板とが電気的に接続されている固体撮像装置であって、
前記画素は、
前記第１の基板に配置された光電変換手段と、
前記光電変換手段で発生した信号を増幅して増幅信号を出力する増幅手段と、
前記第２の基板に配置され、前記増幅手段から出力された前記増幅信号を蓄積する信号蓄積手段と、
前記信号蓄積手段に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅手段から出力された前記増幅信号を、前記信号蓄積手段を介さずに前記画素から出力する第２の出力経路とを切り替える切り替え手段と、
を有することを特徴とする固体撮像装置。」
であってもよい。
For example, a solid-state imaging device according to one embodiment of the present invention is provided.
“A solid-state imaging device in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected,
The pixel is
Photoelectric conversion means disposed on the first substrate;
Amplifying means for amplifying the signal generated by the photoelectric conversion means and outputting an amplified signal;
A signal accumulating unit disposed on the second substrate and accumulating the amplified signal output from the amplifying unit;
A first output path for outputting the amplified signal accumulated in the signal accumulating means from the pixel; and a first output path for outputting the amplified signal outputted from the amplifying means from the pixel without going through the signal accumulating means. Switching means for switching between the two output paths;
A solid-state imaging device. "
It may be.
例えば、本発明の一態様に係る撮像装置は、
「画素を構成する回路要素が配置された第１の基板と第２の基板とが電気的に接続されている撮像装置であって、
前記画素は、
前記第１の基板に配置された光電変換手段と、
前記光電変換手段で発生した信号を増幅して増幅信号を出力する増幅手段と、
前記第２の基板に配置され、前記増幅手段から出力された前記増幅信号を蓄積する信号蓄積手段と、
前記信号蓄積手段に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅手段から出力された前記増幅信号を、前記信号蓄積手段を介さずに前記画素から出力する第２の出力経路とを切り替える切り替え手段と、
を有することを特徴とする撮像装置。」
であってもよい。
For example, an imaging device according to one embodiment of the present invention includes:
“An imaging device in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected,
The pixel is
Photoelectric conversion means disposed on the first substrate;
Amplifying means for amplifying the signal generated by the photoelectric conversion means and outputting an amplified signal;
A signal accumulating unit disposed on the second substrate and accumulating the amplified signal output from the amplifying unit;
A first output path for outputting the amplified signal accumulated in the signal accumulating means from the pixel; and a first output path for outputting the amplified signal outputted from the amplifying means from the pixel without going through the signal accumulating means. Switching means for switching between the two output paths;
An imaging device comprising: "
It may be.
上述した各構成要素や各処理プロセスの任意の組合せを実現するコンピュータプログラムプロダクトも本発明の態様として有効である。コンピュータプログラムプロダクトとは、プログラムコードが記録された記録媒体（ＤＶＤ媒体，ハードディスク媒体、メモリ媒体など）、プログラムコードが記録されたコンピュータ、プログラムコードが記録されたインターネットシステム（例えば、サーバとクライアント端末を含むシステム）など、プログラムコードが組み込まれた記録媒体、装置、機器やシステムをいう。この場合、上述した各構成要素や各処理プロセスは各モジュールで実装され、その実装されたモジュールからなるプログラムコードがコンピュータプログラムプロダクト内に記録される。 A computer program product that realizes any combination of the above-described components and processing processes is also effective as an aspect of the present invention. A computer program product includes a recording medium (DVD medium, hard disk medium, memory medium, etc.) on which a program code is recorded, a computer on which the program code is recorded, and an Internet system (for example, a server and a client terminal) on which the program code is recorded. A recording medium, a device, a device, or a system in which a program code is incorporated. In this case, each component and each process described above are mounted in each module, and a program code including the mounted module is recorded in the computer program product.
例えば、本発明の一態様に係るコンピュータプログラムプロダクトは、
「画素を構成する回路素子が配置された第１の基板と第２の基板とが電気的に接続されている固体撮像装置の前記画素から信号を読み出す処理をコンピュータに実行させるためのプログラムコードが記録されたコンピュータプログラムプロダクトであって、
前記第１の基板に配置された前記光電変換素子で発生した信号を増幅回路により増幅して増幅信号を出力するモジュールと、
前記増幅回路から出力された前記増幅信号を、前記第２の基板に配置された信号蓄積回路に蓄積するモジュールと、
前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅回路から出力された前記増幅信号を、前記信号蓄積回路を介さずに前記画素から出力する第２の出力経路とのいずれかを選択して前記増幅信号を前記画素から出力するモジュールと、
を含むプログラムコードが記録されたコンピュータプログラムプロダクト。」
であってもよい。
For example, a computer program product according to an aspect of the present invention is:
“Program code for causing a computer to execute a process of reading a signal from the pixel of the solid-state imaging device in which the first substrate on which the circuit elements constituting the pixel are arranged and the second substrate are electrically connected is provided. A recorded computer program product,
A module that amplifies a signal generated by the photoelectric conversion element disposed on the first substrate by an amplifier circuit and outputs an amplified signal;
A module for storing the amplified signal output from the amplifier circuit in a signal storage circuit disposed on the second substrate;
A first output path for outputting the amplified signal stored in the signal storage circuit from the pixel; and a first output path for outputting the amplified signal output from the pixel from the pixel without passing through the signal storage circuit. A module that selects any one of the two output paths and outputs the amplified signal from the pixel;
A computer program product in which a program code is recorded. "
It may be.
上述した実施形態による各構成要素や各処理プロセスの任意の組合せを実現するためのプログラムも本発明の態様として有効である。このプログラムを、コンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータに読み込ませ、実行させることで、本発明の目的を達成することができる。 A program for realizing any combination of each component and each processing process according to the above-described embodiment is also effective as an aspect of the present invention. The object of the present invention can be achieved by recording the program on a computer-readable recording medium, causing the computer to read and execute the program recorded on the recording medium.
ここで、「コンピュータ」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。 Here, the “computer” includes a homepage providing environment (or display environment) if the WWW system is used. The “computer-readable recording medium” refers to a storage device such as a portable medium such as a flexible disk, a magneto-optical disk, a ROM, and a CD-ROM, and a hard disk built in the computer. Further, the “computer-readable recording medium” refers to a volatile memory (RAM) in a computer system that becomes a server or a client when a program is transmitted via a network such as the Internet or a communication line such as a telephone line. In addition, those holding programs for a certain period of time are also included.
また、上述したプログラムは、このプログラムを記憶装置等に格納したコンピュータから、伝送媒体を介して、あるいは伝送媒体中の伝送波により他のコンピュータに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように、情報を伝送する機能を有する媒体のことをいう。また、上述したプログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、前述した機能を、コンピュータに既に記録されているプログラムとの組合せで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。 The program described above may be transmitted from a computer storing the program in a storage device or the like to another computer via a transmission medium or by a transmission wave in the transmission medium. Here, the “transmission medium” for transmitting the program refers to a medium having a function of transmitting information, such as a network (communication network) such as the Internet or a communication line (communication line) such as a telephone line. Further, the above-described program may be for realizing a part of the above-described function. Furthermore, what can implement | achieve the function mentioned above in combination with the program already recorded on the computer, what is called a difference file (difference program) may be sufficient.
以上、本発明の好ましい実施形態を説明したが、上述した各構成要素や各処理プロセスとして、色々な代替物、変形物、等価物を用いることができる。本明細書に開示された実施形態において、１または複数の機能を実行するために、１つの部品を複数の部品と置き換えてもよいし、複数の部品を１つの部品で置き換えてもよい。このような置換が、本発明の目的を達成するために適切に作用しない場合を除き、このような置換は、本発明の範囲内である。したがって、本発明の範囲は、上記の説明を参照して決められるものではなく、請求項により決められるべきであり、均等物の全範囲も含まれる。請求項において、明示的に断らない限り、各構成要素は１またはそれ以上の数量である。請求項において「〜のための手段」のような語句を用いて明示的に記載する場合を除いて、請求項がミーンズ・プラス・ファンクションの限定を含むものと解してはならない。 Although the preferred embodiments of the present invention have been described above, various alternatives, modifications, and equivalents can be used as the above-described components and processing processes. In the embodiments disclosed herein, one part may be replaced with a plurality of parts, or a plurality of parts may be replaced with one part to perform one or more functions. Such substitutions are within the scope of the invention unless such substitutions do not work properly to achieve the objectives of the invention. Accordingly, the scope of the invention should not be determined by reference to the above description, but should be determined by the claims, including the full scope of equivalents. In the claims, each component is one or more quantities unless explicitly stated otherwise. Except where expressly stated in a claim using words such as “means for”, the claim should not be construed as including means plus function limitations.
本明細書に使用される用語は特定の実施形態を説明することのみを目的としており、本発明を制限しようとするものではない。本明細書においては、単数形で用語が使用されている場合でも、複数形を排除することが文脈で明確に示されていない限り、その用語は複数形をも同様に含む。 The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, even when a term is used in the singular, the term includes the plural unless the context clearly indicates otherwise.
1・・・画素、2・・・画素部、3・・・垂直走査回路、4・・・列処理回路、5・・・水平読み出し回路、6・・・出力アンプ、7・・・制御回路、20・・・第１基板、21・・・第２基板、22，23，25，26・・・マイクロパッド、24，27・・・マイクロバンプ、28・・・パッド、101・・・光電変換素子、102・・・転送トランジスタ、103・・・FD、104・・・FDリセットトランジスタ、105・・・第１増幅トランジスタ、106・・・電流源、107・・・クランプ容量、108・・・サンプルトランジスタ、109・・・アナログメモリリセットトランジスタ、110・・・アナログメモリ、111・・・第２増幅トランジスタ、112・・・選択トランジスタ、113・・・切り替えトランジスタ、201・・・レンズ、202・・・撮像部、203・・・画像処理部、203a・・・第１画像処理部、203b・・・第２画像処理部、204・・・表示部、205・・・駆動制御部、206・・・レンズ制御部、207・・・カメラ制御部、208・・・カメラ操作部、209・・・メモリカード
DESCRIPTION OF
Claims (20)
前記画素は、
前記第１の基板に配置された光電変換素子と、
前記光電変換素子で発生した信号を増幅して増幅信号を出力する増幅回路と、
前記第２の基板に配置され、前記増幅回路から出力された前記増幅信号を蓄積する信号蓄積回路と、
前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅回路から出力された前記増幅信号を、前記信号蓄積回路を介さずに前記画素から出力する第２の出力経路とを切り替える切り替え回路と、
を有することを特徴とする固体撮像装置。 A solid-state imaging device in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected,
The pixel is
A photoelectric conversion element disposed on the first substrate;
An amplifier circuit that amplifies the signal generated by the photoelectric conversion element and outputs an amplified signal;
A signal storage circuit disposed on the second substrate for storing the amplified signal output from the amplifier circuit;
A first output path for outputting the amplified signal stored in the signal storage circuit from the pixel; and a first output path for outputting the amplified signal output from the pixel from the pixel without passing through the signal storage circuit. A switching circuit for switching between the two output paths;
A solid-state imaging device.
前記リセット回路が全画素の前記光電変換素子を一括してリセットしてから所定期間が経過した後、
全画素の前記光電変換素子で発生した信号を前記増幅回路が増幅して前記増幅信号を出力し、
前記信号蓄積回路が前記増幅回路から出力された前記増幅信号を蓄積し、
前記切り替え回路が前記第１の出力経路を選択しているとき、前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する
ことを特徴とする請求項1に記載の固体撮像装置。 A reset circuit for resetting the photoelectric conversion element;
After a predetermined period has elapsed since the reset circuit collectively resets the photoelectric conversion elements of all pixels,
The amplification circuit amplifies the signal generated by the photoelectric conversion elements of all pixels and outputs the amplified signal,
The signal storage circuit stores the amplified signal output from the amplifier circuit;
2. The solid-state imaging device according to claim 1, wherein, when the switching circuit selects the first output path, the amplified signal stored in the signal storage circuit is output from the pixel.
前記増幅回路から出力された前記増幅信号をクランプするクランプ部と、
前記クランプ部でクランプされた前記増幅信号に応じた信号をサンプルホールドして前記信号蓄積回路に蓄積するサンプルホールド部と、
を有することを特徴とする請求項４に記載の固体撮像装置。 The noise reduction circuit is:
A clamp unit that clamps the amplified signal output from the amplifier circuit;
A sample-and-hold unit that samples and holds a signal corresponding to the amplified signal clamped by the clamp unit and stores the signal in the signal storage circuit;
The solid-state imaging device according to claim 4, comprising:
前記増幅回路の入力部をリセットする第２のリセット回路と、
前記光電変換素子で発生した信号を前記増幅回路の入力部に転送する転送回路と、
前記信号蓄積回路に蓄積された前記増幅信号を増幅して第２の増幅信号を出力する第２の増幅回路と、
前記第２の増幅回路の入力部をリセットする第３のリセット回路と、
をさらに有することを特徴とする請求項５に記載の固体撮像装置。 A first reset circuit for resetting the photoelectric conversion element;
A second reset circuit for resetting the input section of the amplifier circuit;
A transfer circuit that transfers a signal generated by the photoelectric conversion element to an input unit of the amplifier circuit;
A second amplifier circuit that amplifies the amplified signal stored in the signal storage circuit and outputs a second amplified signal;
A third reset circuit for resetting an input unit of the second amplifier circuit;
The solid-state imaging device according to claim 5, further comprising:
前記第２のリセット回路が全画素の前記増幅回路の入力部を一括してリセットし、
前記増幅回路の入力部がリセットされた後の前記増幅回路から出力された前記増幅信号を前記クランプ部がクランプし、
前記第１のリセット回路が全画素の前記光電変換素子を一括してリセットしてから所定期間が経過した後、全画素の前記光電変換素子で発生した信号を一括して前記転送回路が前記増幅回路の入力部に転送し、
前記転送回路が前記信号を転送することによって発生する前記増幅信号の変動に応じた信号を前記サンプルホールド部がサンプルホールドして前記信号蓄積回路に蓄積した後、
前記切り替え回路が前記第１の出力経路を選択しているとき、前記転送回路が前記信号を転送することによって発生する前記増幅信号の変動に応じた信号を前記サンプルホールド部がサンプルホールドして前記信号蓄積回路に蓄積した後の信号と、前記第３のリセット回路が前記第２の増幅回路の入力部をリセットした後の信号と、を前記画素から時分割で出力する
ことを特徴とする請求項６に記載の固体撮像装置。 After the first reset circuit collectively resets the photoelectric conversion elements of all the pixels,
The second reset circuit collectively resets the input parts of the amplification circuits of all pixels;
The clamp unit clamps the amplified signal output from the amplifier circuit after the input unit of the amplifier circuit is reset,
After a predetermined period has elapsed since the first reset circuit collectively resets the photoelectric conversion elements of all the pixels, the transfer circuit collectively amplifies the signals generated in the photoelectric conversion elements of all the pixels. Transfer to the input of the circuit,
After the sample-and-hold unit samples and holds the signal corresponding to the fluctuation of the amplified signal generated by the transfer circuit transferring the signal and accumulates it in the signal storage circuit,
When the switching circuit selects the first output path, the sample-and-hold unit samples and holds a signal corresponding to a variation in the amplified signal generated by the transfer circuit transferring the signal, The signal after being accumulated in the signal accumulation circuit and the signal after the third reset circuit resets the input portion of the second amplifier circuit are output from the pixel in a time-sharing manner. Item 7. The solid-state imaging device according to Item 6.
前記画素は、
前記第１の基板に配置された光電変換素子と、
前記光電変換素子で発生した信号をゲートに受け、前記ゲートに受けた信号を増幅して、ソースおよびドレインの一方から増幅信号を出力する増幅トランジスタと、
前記第２の基板に配置され、前記増幅トランジスタから出力された前記増幅信号を蓄積するメモリ回路と、
前記メモリ回路に蓄積された前記増幅信号をソースおよびドレインの一方に受け、当該ソースおよびドレインの一方に受けた前記増幅信号をソースおよびドレインの他方から前記画素の外部の信号線に出力する出力トランジスタと、
前記増幅トランジスタと前記メモリ回路との間の電気的に接続された経路に配置されたスイッチであって、前記メモリ回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅トランジスタから出力された前記増幅信号を、前記メモリ回路を介さずに前記画素から出力する第２の出力経路とを切り替える前記スイッチと、
を有することを特徴とする固体撮像装置。 A solid-state imaging device in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected,
The pixel is
A photoelectric conversion element disposed on the first substrate;
An amplification transistor that receives a signal generated by the photoelectric conversion element at a gate, amplifies the signal received at the gate, and outputs an amplified signal from one of a source and a drain;
A memory circuit disposed on the second substrate and storing the amplified signal output from the amplification transistor;
An output transistor that receives the amplified signal stored in the memory circuit at one of a source and a drain and outputs the amplified signal received at one of the source and the drain from the other of the source and the drain to a signal line outside the pixel When,
A switch disposed in an electrically connected path between the amplification transistor and the memory circuit, and a first output path for outputting the amplified signal stored in the memory circuit from the pixel; The switch for switching the amplified signal output from the amplification transistor to a second output path for outputting from the pixel without passing through the memory circuit ;
A solid-state imaging device.
前記クランプ容量でクランプされた前記増幅信号に応じた信号をソースおよびドレインの一方に受け、当該ソースおよびドレインの一方に受けた信号をサンプルホールドして前記メモリ回路に蓄積するトランジスタと、
をさらに有することを特徴とする請求項１２に記載の固体撮像装置。 A clamp capacitor for clamping the amplified signal output from the amplification transistor;
A transistor that receives a signal corresponding to the amplified signal clamped by the clamp capacitor at one of a source and a drain, samples and holds the signal received at one of the source and the drain, and accumulates the signal in the memory circuit;
The solid-state imaging device according to claim 12, further comprising:
前記画素は、
前記第１の基板に配置された光電変換素子と、
前記光電変換素子で発生した信号を増幅して増幅信号を出力する増幅回路と、
前記第２の基板に配置され、前記増幅回路から出力された前記増幅信号を蓄積する信号蓄積回路と、
前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅回路から出力された前記増幅信号を、前記信号蓄積回路を介さずに前記画素から出力する第２の出力経路とを切り替える切り替え回路と、
を有することを特徴とする撮像装置。 An imaging apparatus in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected,
The pixel is
A photoelectric conversion element disposed on the first substrate;
An amplifier circuit that amplifies the signal generated by the photoelectric conversion element and outputs an amplified signal;
A signal storage circuit disposed on the second substrate for storing the amplified signal output from the amplifier circuit;
A first output path for outputting the amplified signal stored in the signal storage circuit from the pixel; and a first output path for outputting the amplified signal output from the pixel from the pixel without passing through the signal storage circuit. A switching circuit for switching between the two output paths;
An imaging device comprising:
前記画素は、
前記第１の基板に配置された光電変換素子と、
前記光電変換素子で発生した信号をゲートに受け、前記ゲートに受けた信号を増幅して、ソースおよびドレインの一方から増幅信号を出力する増幅トランジスタと、
前記第２の基板に配置され、前記増幅トランジスタから出力された前記増幅信号を蓄積するメモリ回路と、
前記メモリ回路に蓄積された前記増幅信号をソースおよびドレインの一方に受け、当該ソースおよびドレインの一方に受けた前記増幅信号をソースおよびドレインの他方から前記画素の外部の信号線に出力する出力トランジスタと、
前記増幅トランジスタと前記メモリ回路との間の電気的に接続された経路に配置されたスイッチであって、前記メモリ回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅トランジスタから出力された前記増幅信号を、前記メモリ回路を介さずに前記画素から出力する第２の出力経路とを切り替える前記スイッチと、
を有することを特徴とする撮像装置。 An imaging apparatus in which a first substrate on which circuit elements constituting pixels are arranged and a second substrate are electrically connected,
The pixel is
A photoelectric conversion element disposed on the first substrate;
An amplification transistor that receives a signal generated by the photoelectric conversion element at a gate, amplifies the signal received at the gate, and outputs an amplified signal from one of a source and a drain;
A memory circuit disposed on the second substrate and storing the amplified signal output from the amplification transistor;
An output transistor that receives the amplified signal stored in the memory circuit at one of a source and a drain and outputs the amplified signal received at one of the source and the drain from the other of the source and the drain to a signal line outside the pixel When,
A switch disposed in an electrically connected path between the amplification transistor and the memory circuit, and a first output path for outputting the amplified signal stored in the memory circuit from the pixel; The switch for switching the amplified signal output from the amplification transistor to a second output path for outputting from the pixel without passing through the memory circuit ;
An imaging device comprising:
前記第１の基板に配置された光電変換素子で発生した信号を増幅回路により増幅して増幅信号を出力するステップと、
前記増幅回路から出力された前記増幅信号を、前記第２の基板に配置された信号蓄積回路に蓄積するステップと、
前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する第１の出力経路と、前記増幅回路から出力された前記増幅信号を、前記信号蓄積回路を介さずに前記画素から出力する第２の出力経路とのいずれかを選択して前記増幅信号を前記画素から出力するステップと、
を有することを特徴とする信号読み出し方法。 A signal readout method of reading a signal from the pixel of the solid-state imaging device in which a first substrate on which circuit elements constituting the pixel are arranged and a second substrate are electrically connected,
Amplifying a signal generated by the photoelectric conversion element disposed on the first substrate by an amplifier circuit and outputting an amplified signal;
Storing the amplified signal output from the amplifier circuit in a signal storage circuit disposed on the second substrate;
A first output path for outputting the amplified signal stored in the signal storage circuit from the pixel; and a first output path for outputting the amplified signal output from the pixel from the pixel without passing through the signal storage circuit. Selecting one of the two output paths and outputting the amplified signal from the pixel;
A signal reading method characterized by comprising:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011117168A JP5820620B2 (en) | 2011-05-25 | 2011-05-25 | Solid-state imaging device, imaging device, and signal readout method |
| US14/997,112 US9888199B2 (en) | 2011-05-25 | 2016-01-15 | Solid-state imaging device, imaging device, and signal reading method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011117168A JP5820620B2 (en) | 2011-05-25 | 2011-05-25 | Solid-state imaging device, imaging device, and signal readout method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012248952A JP2012248952A (en) | 2012-12-13 |
| JP5820620B2 true JP5820620B2 (en) | 2015-11-24 |
Family
ID=47469028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011117168A Active JP5820620B2 (en) | 2011-05-25 | 2011-05-25 | Solid-state imaging device, imaging device, and signal readout method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5820620B2 (en) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5959187B2 (en) * | 2011-12-02 | 2016-08-02 | オリンパス株式会社 | Solid-state imaging device, imaging device, and signal readout method |
| JP6037873B2 (en) | 2013-02-06 | 2016-12-07 | オリンパス株式会社 | Solid-state imaging device and imaging device |
| JP6176990B2 (en) * | 2013-04-25 | 2017-08-09 | オリンパス株式会社 | Solid-state imaging device and imaging device |
| JP6463944B2 (en) * | 2013-11-25 | 2019-02-06 | キヤノン株式会社 | Imaging device, imaging device, and mobile phone |
| JP6334908B2 (en) | 2013-12-09 | 2018-05-30 | キヤノン株式会社 | IMAGING DEVICE, ITS CONTROL METHOD, AND IMAGING ELEMENT |
| JP6299544B2 (en) | 2014-09-24 | 2018-03-28 | 株式会社Ｊｖｃケンウッド | Solid-state imaging device |
| JP6655922B2 (en) | 2015-09-15 | 2020-03-04 | サムスン エレクトロニクス カンパニー リミテッド | Solid-state imaging device |
| EP3435658B1 (en) * | 2016-03-24 | 2024-01-03 | Nikon Corporation | Imaging element and imaging device |
| EP3493528B1 (en) * | 2016-07-28 | 2021-05-26 | Sony Semiconductor Solutions Corporation | Image pickup element |
| JP6432005B2 (en) * | 2016-09-23 | 2018-11-28 | 富士フイルム株式会社 | IMAGING DEVICE, IMAGING DEVICE OPERATING METHOD, IMAGING DEVICE OPERATING PROGRAM |
| JP7319917B2 (en) * | 2017-05-10 | 2023-08-02 | ブリルニクス シンガポール プライベート リミテッド | Solid-state imaging device, driving method for solid-state imaging device, and electronic device |
| JPWO2019065866A1 (en) | 2017-09-29 | 2020-10-15 | 株式会社ニコン | Image sensor |
| JP6556215B2 (en) * | 2017-12-04 | 2019-08-07 | キヤノン株式会社 | Imaging device and imaging apparatus |
| EP4411819A2 (en) * | 2018-11-13 | 2024-08-07 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic apparatus |
| JP7345301B2 (en) * | 2019-07-18 | 2023-09-15 | キヤノン株式会社 | Photoelectric conversion devices and equipment |
| JP2021089932A (en) * | 2019-12-03 | 2021-06-10 | キオクシア株式会社 | Semiconductor storage device |
| WO2021171438A1 (en) | 2020-02-26 | 2021-09-02 | 日本電信電話株式会社 | Optical-electronic integration switch |
| WO2021200174A1 (en) * | 2020-03-31 | 2021-10-07 | ソニーセミコンダクタソリューションズ株式会社 | Imaging device and electronic apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4724313B2 (en) * | 2001-05-18 | 2011-07-13 | キヤノン株式会社 | Imaging apparatus, radiation imaging apparatus, and radiation imaging system using the same |
| JP3984814B2 (en) * | 2001-10-29 | 2007-10-03 | キヤノン株式会社 | Imaging device, radiation imaging apparatus using the imaging device, and radiation imaging system using the imaging device |
| JP4578792B2 (en) * | 2003-09-26 | 2010-11-10 | 富士通セミコンダクター株式会社 | Solid-state imaging device |
| JP4349232B2 (en) * | 2004-07-30 | 2009-10-21 | ソニー株式会社 | Semiconductor module and MOS solid-state imaging device |
| JP5226552B2 (en) * | 2009-02-03 | 2013-07-03 | オリンパスイメージング株式会社 | Imaging device |
| JP4835710B2 (en) * | 2009-03-17 | 2011-12-14 | ソニー株式会社 | Solid-state imaging device, method for manufacturing solid-state imaging device, driving method for solid-state imaging device, and electronic apparatus |
-
2011
- 2011-05-25 JP JP2011117168A patent/JP5820620B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012248952A (en) | 2012-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5820620B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
| US10194110B2 (en) | Solid-state imaging device, imaging device, and signal reading method | |
| JP6045156B2 (en) | Solid-state imaging device | |
| JP5959186B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
| JP2012248953A (en) | Solid-state imaging apparatus, imaging apparatus, and signal reading method | |
| JP5953028B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
| US9153616B2 (en) | Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates | |
| US20130092820A1 (en) | Solid-state imaging device and imaging device | |
| JP6037873B2 (en) | Solid-state imaging device and imaging device | |
| US9628737B2 (en) | Solid-state imaging device, and imaging device | |
| JP5973758B2 (en) | Solid-state imaging device | |
| JP2012257095A (en) | Solid state image pickup device, imaging device and signal reading method | |
| JP5791982B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
| JP5802432B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
| JP6083977B2 (en) | Solid-state imaging device and imaging device | |
| JP5839872B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
| JP6049304B2 (en) | Solid-state imaging device and imaging device | |
| JP5814634B2 (en) | Correction processing apparatus, imaging apparatus, and correction processing method | |
| JP5893372B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
| JP2014042211A (en) | Solid state image pickup device and imaging device | |
| JP5835963B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
| JP6128776B2 (en) | Solid-state imaging device, imaging device, and signal readout method | |
| JP2013168720A (en) | Solid-state imaging device and imaging device | |
| JPWO2019229835A1 (en) | Solid-state image sensor and imaging system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151005 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5820620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |