JP5819380B2 - 入力データ値に応じたfmaユニットにおける電力消費の低減 - Google Patents
入力データ値に応じたfmaユニットにおける電力消費の低減 Download PDFInfo
- Publication number
- JP5819380B2 JP5819380B2 JP2013218301A JP2013218301A JP5819380B2 JP 5819380 B2 JP5819380 B2 JP 5819380B2 JP 2013218301 A JP2013218301 A JP 2013218301A JP 2013218301 A JP2013218301 A JP 2013218301A JP 5819380 B2 JP5819380 B2 JP 5819380B2
- Authority
- JP
- Japan
- Prior art keywords
- input data
- multiplier
- circuit
- value
- storage element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3884—Pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
r=(x×y)+z;
r=(x×y)−z;
r=−(x×y)+z;又は
r=−(x×y)−z
のうちの1つを取ることができる。
15 乗算器ユニット
20 加算器ユニット
100,100’,100”,200 FMA回路
1050〜1052,1200〜1202,1300〜1301,1400〜1401,2050〜2052,2200〜2204,2400〜2403,2700〜2702,3050〜3053,330,335,340 フロップ
110,210,310 乗算器回路
1120,1121,118,128,150,2300〜2302,2650,290,345 セレクタ
114,268 シフタ
119,219 例外ロジック
125,225,250,350 加算器回路
160,295,375 制御ロジック
400 方法
500 プロセッサコア
520 実行ユニット
522 ALU
600,770,780 プロセッサ
6100〜610n コア
700 マルチプロセッサシステム
774a,774b,784a,784b プロセッサコア
Claims (21)
- 命令を実行する複数の実行ユニット及び制御ロジックを含むコアを有し、
前記複数の実行ユニットは、複数の入力データ値を受け取って該入力データ値に対してFMA命令を実行するFMA回路を含み、
前記FMA回路は、乗算器ユニットと、該乗算器ユニットの出力へ結合される加算器ユニットとを含み、
前記制御ロジックは、前記複数の入力データ値を受け取り、該複数の入力データ値の少なくとも1つの値に基づき前記FMA回路の1又はそれ以上の構成要素をゲーティングし、
前記制御ロジックは、前記複数の入力データ値の中の乗数又は前記複数の入力データ値の中の被乗数が2 N であり、Nが整数である場合に、前記乗算器ユニットをゲートオフさせる、
プロセッサ。 - 前記FMA回路は、
前記複数の入力データ値を受け取り、該複数の入力データ値の少なくとも1つに基づき例外を呼び出すべきかどうかを決定する例外ロジック
を更に有する、請求項1に記載のプロセッサ。 - 前記複数の入力データ値の中の乗数及び前記複数の入力データ値の中の被乗数の1つが零であることに応答して、前記制御ロジックは、前記例外ロジックに前記複数の入力データ値の中の加数を出力させ、前記加算器ユニット及び前記乗算器ユニットは、トグリングしないようにされる、
請求項2に記載のプロセッサ。 - 前記例外ロジックは、例外値に対応する前記複数の入力データ値の選択された1つを出力し、前記乗算器ユニット及び前記加算器ユニットは、トグリングしないようにされる、
請求項2に記載のプロセッサ。 - 前記制御ロジックは、前記複数の入力データ値の加数が零である場合に、前記加算器ユニットをゲートオフさせる、
請求項1に記載のプロセッサ。 - 前記FMA回路は、
前記乗数及び前記被乗数の1つを入力として選択し、該1つをシフト値を得るためにNだけシフトするシフタ
を更に有する、請求項1に記載のプロセッサ。 - 前記加算器ユニットは、前記複数の入力データ値の中の加数と前記シフト値とを合計して和を求める、
請求項6に記載のプロセッサ。 - 前記制御ロジックは、前記FMA回路において実行される命令タイプを受け取り、該命令タイプに基づき前記FMA回路の少なくとも1つの構成要素をゲーティングする、
請求項1に記載のプロセッサ。 - 前記FMA回路は、
前記乗算器ユニットからの積を受け取るよう結合される複数の第1セレクタと、
前記複数の第1セレクタの第1の1つの出力へ結合されるシフタと、
前記複数の第1セレクタの第2の1つへ結合される第1記憶要素と、
前記複数の第1セレクタの第3の1つへ結合される第2記憶要素と、
前記シフタの出力へ結合される第3記憶要素と
を更に有し、
前記積は、前記第1記憶要素へ前記複数の第1セレクタの前記第1の1つによって出力され、前記第2記憶要素及び前記第3記憶要素は、乗算命令の実行中にクロックゲーティングされる、
請求項1に記載のプロセッサ。 - 前記FMA回路は、
前記複数の入力データ値の中の乗数を受け取る第1記憶要素及び第4記憶要素と、前記複数の入力データ値の中の被乗数を受け取る第2記憶要素と、前記複数の入力データ値の中の加数を受け取る第3記憶要素とを含む第1の記憶要素の組
を有し、
前記第1記憶要素及び前記第2記憶要素は、前記被乗数が1に等しい場合に、クロックゲーティングされる、
請求項1に記載のプロセッサ。 - 前記制御ロジックは、前記被乗数が1に等しい場合に前記乗算器ユニットの順次クロックがトグリングしないようにし、前記複数の入力データ値の乗数を、前記複数の入力データ値の中の加数との加算のために、前記第4記憶要素から前記加算器ユニットへ転送させる、
請求項10に記載のプロセッサ。 - 乗算器回路及び加算器回路を含むプロセッサのALUにおいて実行される動作に関連する複数の入力データ値を受け取るステップと、
前記複数の入力データ値の少なくとも1つが第1のタイプであるかどうかを、前記プロセッサの制御ロジックにおいて決定するステップと、
前記複数の入力データ値の少なくとも1つが前記第1のタイプであるとの決定に応答して、前記乗算器回路及び前記加算器回路の少なくとも1つを無効にし、前記ALUにおいて前記動作を実行して結果を生成するステップと
を有し、
前記乗算器回路及び前記加算器回路の少なくとも1つを無効にすることは、
前記乗算器回路及び前記加算器回路の当該少なくとも1つの入力へ結合される記憶要素をクロックゲーティングすることを有し、
前記制御ロジックは、前記複数の入力データ値の中の乗数又は前記複数の入力データ値の中の被乗数が2 N であり、Nが整数である場合に、前記乗算器回路をゲートオフさせる、方法。 - 乗数入力データ値及び被乗数入力データ値の少なくとも1つが第1の値に等しい場合に、前記乗算器回路及び前記加算器回路を無効にし、前記ALUの出力へ加数入力データ値を供給して前記結果を生成する、
請求項12に記載の方法。 - 被乗数入力データ値及び乗数入力データ値の一方が第2の値に等しい場合に、前記乗算器回路を無効にし、前記被乗数入力データ値及び前記乗数入力データ値の他方の値を、前記乗数入力データ値及び前記被乗数入力データ値の前記一方に基づく選択されたビット数だけシフトし、該シフトされた値を加数入力データ値と足し合わせて前記結果を生成する、
請求項12に記載の方法。 - 被乗数入力データ値及び乗数入力データ値の一方が第3の値に等しい場合に、前記乗算器回路を無効にし、前記被乗数入力データ値及び前記乗数入力データ値の他方を加数入力データ値と足し合わせて前記結果を生成する、
請求項12に記載の方法。 - 前記複数の入力データ値の少なくとも1つが例外ケースである場合に、前記乗算器回路及び前記加算器回路を無効にし、前記ALUの例外データパスにおいて前記結果を生成する、
請求項12に記載の方法。 - 複数のコアを含むマルチコアプロセッサ、及び該マルチコアプロセッサへ結合されるDRAMを有し、
前記コアの少なくとも1つは、メインデータパス及び例外データパスを有するFMA回路と、該FMA回路へ結合され、第1のタイプの入力データ値の入力に応答して前記メインデータパスの少なくとも一部を無効にする制御ロジックとを含み、
前記FMA回路は、前記第1のタイプの前記入力データ値を含む複数の入力データ値に関連する命令の結果を生成し、
前記メインデータパスは、前記複数の入力データ値の夫々1つを受ける記憶要素の第1の段と、第1の入力データ値及び第2の入力データ値を乗算する乗算器回路と、少なくとも1つの記憶要素が前記乗算器回路の出力へ結合される記憶要素の第2の段と、第3の入力データ値を選択されたデータ値と加算する加算器回路とを含み、
前記制御ロジックは、前記複数の入力データ値の少なくとも1つが前記第1のタイプであるとの決定に応答して前記乗算器回路及び前記加算器回路の少なくとも1つを無効にし、前記乗算器回路及び前記加算器回路の当該少なくとも1つの入力へ結合される記憶要素をクロックゲーティングし、
前記制御ロジックは、前記複数の入力データ値の中の乗数又は前記複数の入力データ値の中の被乗数が2 N であり、Nが整数である場合に、前記乗算器回路をゲートオフさせる、システム。 - 前記制御ロジックは、更に、前記命令のタイプに応答して少なくとも前記メインデータパスを無効にする、
請求項17に記載のシステム。 - 前記制御ロジックは、前記第1の入力データ値及び前記第2の入力データ値の少なくとも1つが零に等しい場合に、前記記憶要素の第1の段の中の第1及び第2の記憶要素を無効にする、
請求項17に記載のシステム。 - 前記制御ロジックは、前記第1の入力データ値及び前記第2の入力データ値の少なくとも1つが零に等しい場合に、前記第3の入力データ値を前記例外データパスから出力させる、
請求項17に記載のシステム。 - 前記記憶要素の第1の段は、前記第1の入力データ値を受ける第1記憶要素及び第4記憶要素と、前記第2の入力データ値を受ける第2記憶要素と、前記第3の入力データ値を受ける第3記憶要素とを有し、
前記第1記憶要素及び前記第2記憶要素は、前記第2の入力データ値が1に等しい場合に、クロックゲーティングされる、
請求項17に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/664,689 US9152382B2 (en) | 2012-10-31 | 2012-10-31 | Reducing power consumption in a fused multiply-add (FMA) unit responsive to input data values |
US13/664,689 | 2012-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014093085A JP2014093085A (ja) | 2014-05-19 |
JP5819380B2 true JP5819380B2 (ja) | 2015-11-24 |
Family
ID=49680022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013218301A Expired - Fee Related JP5819380B2 (ja) | 2012-10-31 | 2013-10-21 | 入力データ値に応じたfmaユニットにおける電力消費の低減 |
Country Status (8)
Country | Link |
---|---|
US (2) | US9152382B2 (ja) |
JP (1) | JP5819380B2 (ja) |
KR (1) | KR101566257B1 (ja) |
CN (1) | CN103793203B (ja) |
BR (1) | BR102013027768A2 (ja) |
DE (1) | DE102013111605A1 (ja) |
GB (1) | GB2507656B (ja) |
TW (1) | TWI515649B (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8892619B2 (en) * | 2012-07-24 | 2014-11-18 | The Board Of Trustees Of The Leland Stanford Junior University | Floating-point multiply-add unit using cascade design |
US9152382B2 (en) | 2012-10-31 | 2015-10-06 | Intel Corporation | Reducing power consumption in a fused multiply-add (FMA) unit responsive to input data values |
US9829956B2 (en) * | 2012-11-21 | 2017-11-28 | Nvidia Corporation | Approach to power reduction in floating-point operations |
US9383968B2 (en) * | 2013-09-27 | 2016-07-05 | Nvidia Corporation | Math processing by detection of elementary valued operands |
CN106126189B (zh) * | 2014-07-02 | 2019-02-15 | 上海兆芯集成电路有限公司 | 微处理器中的方法 |
US10297001B2 (en) * | 2014-12-26 | 2019-05-21 | Intel Corporation | Reduced power implementation of computer instructions |
US10001995B2 (en) * | 2015-06-02 | 2018-06-19 | Intel Corporation | Packed data alignment plus compute instructions, processors, methods, and systems |
US10108397B2 (en) | 2015-08-25 | 2018-10-23 | Samsung Electronics Co., Ltd. | Fast close path solution for a three-path fused multiply-add design |
US11061672B2 (en) * | 2015-10-02 | 2021-07-13 | Via Alliance Semiconductor Co., Ltd. | Chained split execution of fused compound arithmetic operations |
US20170177336A1 (en) * | 2015-12-22 | 2017-06-22 | Intel Corporation | Hardware cancellation monitor for floating point operations |
US10673213B2 (en) * | 2016-04-14 | 2020-06-02 | Nagaki Seiki Co., Ltd. | Wire grip and live wire distributing tool having the wire grip |
US9977680B2 (en) * | 2016-09-30 | 2018-05-22 | International Business Machines Corporation | Clock-gating for multicycle instructions |
US10078512B2 (en) | 2016-10-03 | 2018-09-18 | Via Alliance Semiconductor Co., Ltd. | Processing denormal numbers in FMA hardware |
US10409614B2 (en) | 2017-04-24 | 2019-09-10 | Intel Corporation | Instructions having support for floating point and integer data types in the same register |
US10474458B2 (en) | 2017-04-28 | 2019-11-12 | Intel Corporation | Instructions and logic to perform floating-point and integer operations for machine learning |
US10372416B2 (en) | 2017-04-28 | 2019-08-06 | Intel Corporation | Multiply-accumulate “0” data gating |
US10372417B2 (en) | 2017-07-13 | 2019-08-06 | International Business Machines Corporation | Multiply-add operations of binary numbers in an arithmetic unit |
GB2568085B (en) * | 2017-11-03 | 2020-01-01 | Imagination Tech Ltd | Hardware unit for performing matrix multiplication with clock gating |
US10481869B1 (en) | 2017-11-10 | 2019-11-19 | Apple Inc. | Multi-path fused multiply-add with power control |
US10564931B1 (en) | 2018-04-05 | 2020-02-18 | Apple Inc. | Floating-point arithmetic operation range exception override circuit |
US11824502B2 (en) | 2018-06-05 | 2023-11-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Digital predistortion low power implementation |
EP3804130A1 (en) | 2018-06-05 | 2021-04-14 | Telefonaktiebolaget LM Ericsson (publ) | Low-power approximate dpd actuator for 5g-new radio |
WO2020053618A1 (en) * | 2018-09-10 | 2020-03-19 | Badenhorst Emile | A processor and a method of operating a processor |
US10713012B2 (en) | 2018-10-15 | 2020-07-14 | Intel Corporation | Method and apparatus for efficient binary and ternary support in fused multiply-add (FMA) circuits |
JP7115211B2 (ja) * | 2018-10-18 | 2022-08-09 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
US20200159495A1 (en) * | 2018-11-15 | 2020-05-21 | Samsung Electronics Co., Ltd. | Processing apparatus and method of processing add operation therein |
EP4024223A1 (en) | 2019-03-15 | 2022-07-06 | Intel Corporation | Systems and methods for cache optimization |
AU2020241262A1 (en) | 2019-03-15 | 2021-11-04 | Intel Corporation | Sparse optimizations for a matrix accelerator architecture |
US12013808B2 (en) | 2019-03-15 | 2024-06-18 | Intel Corporation | Multi-tile architecture for graphics operations |
US11934342B2 (en) | 2019-03-15 | 2024-03-19 | Intel Corporation | Assistance for hardware prefetch in cache access |
KR20200111939A (ko) * | 2019-03-20 | 2020-10-05 | 에스케이하이닉스 주식회사 | 신경망 가속 장치 및 그것의 동작 방법 |
CN110515656B (zh) * | 2019-08-28 | 2021-07-16 | 中国人民解放军国防科技大学 | 一种casp指令的执行方法、微处理器及计算机设备 |
US20210200539A1 (en) * | 2019-12-28 | 2021-07-01 | Intel Corporation | Generic linear unit hardware accelerator |
US11269631B2 (en) | 2020-07-29 | 2022-03-08 | Ghost Locomotion Inc. | Extending fused multiply-add instructions |
US20220188073A1 (en) * | 2020-12-11 | 2022-06-16 | Amazon Technologies, Inc. | Data-type-aware clock-gating |
US20220197595A1 (en) * | 2020-12-21 | 2022-06-23 | Intel Corporation | Efficient multiply and accumulate instruction when an operand is equal to or near a power of two |
JP2024048930A (ja) * | 2022-09-28 | 2024-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128890A (en) * | 1991-05-06 | 1992-07-07 | Motorola, Inc. | Apparatus for performing multiplications with reduced power and a method therefor |
JP3229057B2 (ja) * | 1993-02-22 | 2001-11-12 | 株式会社東芝 | 例外処理装置 |
JP3222313B2 (ja) | 1993-04-27 | 2001-10-29 | 松下電器産業株式会社 | 演算装置及び演算方法 |
JP3561051B2 (ja) * | 1995-08-28 | 2004-09-02 | 株式会社東芝 | 演算同期回路 |
US6427159B1 (en) | 1999-08-03 | 2002-07-30 | Koninklijke Philips Electronics N.V. | Arithmetic unit, digital signal processor, method of scheduling multiplication in an arithmetic unit, method of selectively delaying adding and method of selectively adding during a first or second clock cycle |
US7254698B2 (en) | 2003-05-12 | 2007-08-07 | International Business Machines Corporation | Multifunction hexadecimal instructions |
JP4482052B2 (ja) | 2006-02-14 | 2010-06-16 | 富士通株式会社 | 演算装置および演算方法 |
JP4873546B2 (ja) | 2006-06-20 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | データ処理装置、データ処理方法 |
US8037118B2 (en) | 2007-04-10 | 2011-10-11 | Eric Quinnell | Three-path fused multiply-adder circuit |
JP4935619B2 (ja) | 2007-10-23 | 2012-05-23 | ヤマハ株式会社 | デジタル信号処理装置 |
US8106914B2 (en) | 2007-12-07 | 2012-01-31 | Nvidia Corporation | Fused multiply-add functional unit |
US8255726B2 (en) | 2008-07-18 | 2012-08-28 | International Business Machines Corporation | Zero indication forwarding for floating point unit power reduction |
US9152382B2 (en) | 2012-10-31 | 2015-10-06 | Intel Corporation | Reducing power consumption in a fused multiply-add (FMA) unit responsive to input data values |
-
2012
- 2012-10-31 US US13/664,689 patent/US9152382B2/en active Active
-
2013
- 2013-03-05 US US13/785,528 patent/US9323500B2/en active Active
- 2013-10-14 TW TW102136982A patent/TWI515649B/zh not_active IP Right Cessation
- 2013-10-14 GB GB1318169.8A patent/GB2507656B/en not_active Expired - Fee Related
- 2013-10-21 JP JP2013218301A patent/JP5819380B2/ja not_active Expired - Fee Related
- 2013-10-22 DE DE102013111605.1A patent/DE102013111605A1/de active Pending
- 2013-10-29 BR BRBR102013027768-1A patent/BR102013027768A2/pt not_active Application Discontinuation
- 2013-10-30 KR KR1020130129989A patent/KR101566257B1/ko active IP Right Grant
- 2013-10-31 CN CN201310534213.8A patent/CN103793203B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWI515649B (zh) | 2016-01-01 |
GB2507656B (en) | 2016-10-12 |
TW201428611A (zh) | 2014-07-16 |
CN103793203B (zh) | 2017-04-12 |
GB201318169D0 (en) | 2013-11-27 |
KR20140056080A (ko) | 2014-05-09 |
CN103793203A (zh) | 2014-05-14 |
BR102013027768A2 (pt) | 2015-06-30 |
JP2014093085A (ja) | 2014-05-19 |
US20140122555A1 (en) | 2014-05-01 |
KR101566257B1 (ko) | 2015-11-05 |
DE102013111605A1 (de) | 2014-04-30 |
US20140122554A1 (en) | 2014-05-01 |
US9152382B2 (en) | 2015-10-06 |
US9323500B2 (en) | 2016-04-26 |
GB2507656A (en) | 2014-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5819380B2 (ja) | 入力データ値に応じたfmaユニットにおける電力消費の低減 | |
US9778911B2 (en) | Reducing power consumption in a fused multiply-add (FMA) unit of a processor | |
US10402168B2 (en) | Low energy consumption mantissa multiplication for floating point multiply-add operations | |
TWI625671B (zh) | 微處理器與在微處理器中執行之方法 | |
US8577948B2 (en) | Split path multiply accumulate unit | |
CN111767516A (zh) | 用于利用所选择的舍入来执行浮点加法的系统和方法 | |
JPH06236257A (ja) | データ・プロセッサにおいて浮動小数点実行ユニット内で後正規化を実行する方法および装置 | |
CN102576302B (zh) | 微处理器及用于微处理器上增强精确度乘积和计算的方法 | |
US6351760B1 (en) | Division unit in a processor using a piece-wise quadratic approximation technique | |
EP1089166A2 (en) | An integer instruction set architecture and implementation | |
US9519458B1 (en) | Optimized fused-multiply-add method and system | |
CN116991481A (zh) | 一种运算指令的执行方法、装置以及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150713 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5819380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |