JP5817702B2 - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP5817702B2
JP5817702B2 JP2012237066A JP2012237066A JP5817702B2 JP 5817702 B2 JP5817702 B2 JP 5817702B2 JP 2012237066 A JP2012237066 A JP 2012237066A JP 2012237066 A JP2012237066 A JP 2012237066A JP 5817702 B2 JP5817702 B2 JP 5817702B2
Authority
JP
Japan
Prior art keywords
electrode
bus bar
package
exposed
cylindrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012237066A
Other languages
Japanese (ja)
Other versions
JP2014086683A (en
Inventor
佐々木 悟
悟 佐々木
Original Assignee
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社 filed Critical トヨタ自動車株式会社
Priority to JP2012237066A priority Critical patent/JP5817702B2/en
Publication of JP2014086683A publication Critical patent/JP2014086683A/en
Application granted granted Critical
Publication of JP5817702B2 publication Critical patent/JP5817702B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、少なくとも2個のスイッチング素子を備えた半導体モジュールに関する。   The present invention relates to a semiconductor module including at least two switching elements.
平滑コンデンサを有する直流リンクコンデンサユニットが、コンバータ及びインバータ間に配置された電力変換装置(半導体装置)がある(例えば、特許文献1,2参照)。特許文献1,2に記載の電力変換装置では、直流リンクコンデンサユニットのプラス側接続端子に接続されたプラス側バスバと、直流リンクコンデンサユニットのマイナス側接続端子に接続されたマイナス側バスバとが、これらの間に絶縁部材を介在させて積層されることで外部バスバユニットとして一体化されている。これらのプラス側バスバ及びマイナス側バスバは、共通のボルトによって締結されることで一体化されている。   There is a power converter (semiconductor device) in which a DC link capacitor unit having a smoothing capacitor is disposed between a converter and an inverter (see, for example, Patent Documents 1 and 2). In the power converters described in Patent Literatures 1 and 2, the plus side bus bar connected to the plus side connection terminal of the DC link capacitor unit and the minus side bus bar connected to the minus side connection terminal of the DC link capacitor unit, These are integrated as an external bus bar unit by interposing an insulating member between them. The plus side bus bar and the minus side bus bar are integrated by being fastened by a common bolt.
特開2011−4522号公報JP 2011-4522 A 特開2011−4520号公報JP 2011-4520 A
しかしながら、上記特許文献1,2に記載の従来技術では、寄生インダクタンスの低減が求められている。本発明は、インダクタンスの低減を図ることが可能な半導体モジュールを提供することを目的とする。   However, in the prior art described in Patent Documents 1 and 2, reduction of parasitic inductance is required. An object of the present invention is to provide a semiconductor module capable of reducing inductance.
本発明は、第1のスイッチング素子が封止された第1のパッケージと、第2のスイッチング素子が封止された第2のパッケージとが、積層されたモジュール本体を備え、第1のパッケージは、第1のスイッチング素子と電気的に接続されていると共に、外面に露出された第1の露出電極を有し、第2のパッケージは、第2のスイッチング素子と電気的に接続されていると共に、外面に露出された第2の露出電極を有し、モジュール本体は、第1の露出電極と第2の露出電極とが互いに反対方向の外面に露出され、第1のパッケージと第2のパッケージとの間に配置された中間バスバを有し、第1のパッケージには、積層方向に貫通する第1の貫通孔が形成され、第2のパッケージには、積層方向に貫通する第2の貫通孔が形成され、第1の貫通孔に、棒状の第1の連結部材が挿通されて、第1のパッケージと中間バスバとが連結され、第2の貫通孔に、棒状の第2の連結部材が挿通されて、第2のパッケージと前記中間バスバとが連結され、中間バスバは、第1のパッケージの正電極と電気的に接続された正電極バスバと、第2のパッケージの負電極と電気的に接続された負電極バスバと、積層方向において正電極バスバと負電極バスバとの間に挟まれた絶縁体と、第1のパッケージの出力電極及び第2のパッケージの出力電極と電気的に接続され、正電極バスバ及び負電極バスバと絶縁された出力バスバと、を備え、正電極バスバと負電極バスバは、積層方向に近接して配置されて延在している半導体モジュールを提供する。   The present invention includes a module main body in which a first package in which a first switching element is sealed and a second package in which a second switching element is sealed is provided, and the first package includes: The second switching element is electrically connected to the first switching element and has a first exposed electrode exposed on the outer surface, and the second package is electrically connected to the second switching element. The module body has a second exposed electrode exposed on the outer surface, and the module body has the first exposed electrode and the second exposed electrode exposed on the outer surfaces in opposite directions, and the first package and the second package. A first through hole penetrating in the stacking direction is formed in the first package, and a second through hole penetrating in the stacking direction is formed in the second package. A hole is formed and the first penetration The rod-shaped first connecting member is inserted into the hole, the first package and the intermediate bus bar are connected, and the rod-shaped second connecting member is inserted into the second through-hole, so that the second package is inserted. And the intermediate bus bar, and the intermediate bus bar includes a positive electrode bus bar electrically connected to the positive electrode of the first package, and a negative electrode bus bar electrically connected to the negative electrode of the second package. The insulator sandwiched between the positive electrode bus bar and the negative electrode bus bar in the stacking direction is electrically connected to the output electrode of the first package and the output electrode of the second package, and the positive electrode bus bar and the negative electrode An output bus bar that is insulated from the bus bar is provided, and the positive electrode bus bar and the negative electrode bus bar provide a semiconductor module that is arranged close to the stacking direction and extends.
この半導体モジュールは、積層方向の中央に中間バスバが配置され、中間バスバを挟むように第1のパッケージと第2のパッケージが配置されている。半導体モジュールは、第1のパッケージの第1の露出電極と、第2のパッケージの第2の露出電極とが、反対方向の外面に露出されている。   In this semiconductor module, an intermediate bus bar is arranged at the center in the stacking direction, and a first package and a second package are arranged so as to sandwich the intermediate bus bar. In the semiconductor module, the first exposed electrode of the first package and the second exposed electrode of the second package are exposed on the outer surfaces in the opposite directions.
半導体モジュールには、第1のパッケージを貫通する第1の貫通孔が形成されているので、この第1の貫通孔に第1の連結部材を挿通させて、第1のパッケージと中間バスバとを接合することができる。   Since the semiconductor module has a first through-hole penetrating the first package, the first connecting member is inserted into the first through-hole to connect the first package and the intermediate bus bar. Can be joined.
半導体モジュールには、第2のパッケージを貫通する第2の貫通孔が形成されているので、この第2の貫通孔に第2の連結部材を挿通させて、第2のパッケージと中間バスバとを接合することができる。   Since the semiconductor module has a second through-hole penetrating the second package, the second connecting member is inserted into the second through-hole to connect the second package and the intermediate bus bar. Can be joined.
半導体モジュールは、正電極バスバと負電極バスバとが積層方向に近接して配置されて延在しているので、寄生インダクタンスを低減することができる。   In the semiconductor module, since the positive electrode bus bar and the negative electrode bus bar are arranged close to each other in the stacking direction and extend, the parasitic inductance can be reduced.
また、第1の貫通孔には、中間バスバに設けられた第1の筒状部材が挿入されて、第1の露出電極と第1の筒状部材とが当接し、第2の貫通孔には、中間バスバに設けられた第2の筒状部材が挿入されて、第2の露出電極と第2の筒状部材とが当接し、第1の連結部材は、第1の筒状部材に挿通され、第1の露出電極と中間バスバとを連結し、第2の連結部材は、第2の筒状部材に挿通され、第2の露出電極と中間バスバとを連結してもよい。   In addition, the first cylindrical member provided in the intermediate bus bar is inserted into the first through hole, the first exposed electrode and the first cylindrical member abut, and the second through hole is in contact with the first through hole. The second cylindrical member provided in the intermediate bus bar is inserted, the second exposed electrode and the second cylindrical member abut, and the first connecting member is connected to the first cylindrical member. The first exposed electrode and the intermediate bus bar may be connected to each other, and the second connecting member may be inserted into the second cylindrical member to connect the second exposed electrode and the intermediate bus bar.
第1の筒状部材及び第2の筒状部材は、導電体から形成されていてもよい。   The first cylindrical member and the second cylindrical member may be formed of a conductor.
第1の連結部材及び第2の連結部材は、ねじ部材であり、第1の筒状部材の及び第2の筒状部材には、ねじ部材に対応するめねじ部が形成され、ねじ部材が、めねじ部に締結されている。   The first connecting member and the second connecting member are screw members, and a female screw portion corresponding to the screw member is formed on the first cylindrical member and the second cylindrical member, Fastened to the female thread.
第1の貫通孔は、第1の露出電極を貫通し、第1の露出電極が形成された面とは反対側の面である第1の併せ面に形成された電極を避ける位置に形成され、第2の貫通孔は、第2の露出電極を貫通し、第2の露出電極が形成された面とは反対側の面である第2の併せ面に形成された電極を避ける位置に形成されていてもよい。   The first through hole is formed at a position that penetrates the first exposed electrode and avoids the electrode formed on the first joint surface that is the surface opposite to the surface on which the first exposed electrode is formed. The second through hole is formed at a position that penetrates the second exposed electrode and avoids the electrode formed on the second joint surface that is the surface opposite to the surface on which the second exposed electrode is formed. May be.
第1の露出電極に形成された第1の貫通孔の内周面には、内方に張り出す第1のつば部が形成され、第2の露出電極に形成された第2の貫通孔の内周面には、内方に張り出す第2のつば部が形成されていてもよい。   On the inner peripheral surface of the first through-hole formed in the first exposed electrode, a first collar portion that protrudes inward is formed, and the second through-hole formed in the second exposed electrode A second collar portion projecting inward may be formed on the inner peripheral surface.
第1の露出電極は、正電極であり、第1のパッケージの併せ面には、第1のスイッチング素子と電気的に接続された第1の出力電極が形成され、第2の露出電極は、負電極であり、第2のパッケージの併せ面には、第2のスイッチング素子と電気的に接続された第2の出力電極が形成され、出力バスバは、第1の方向の外側に張り出し、正電極バスバ及び負電極バスバは、第1の方向において、出力バスバと反対側へ張り出していてもよい。   The first exposed electrode is a positive electrode, and a first output electrode electrically connected to the first switching element is formed on the mating surface of the first package, and the second exposed electrode is The second electrode is a negative electrode, and a second output electrode electrically connected to the second switching element is formed on the mating surface of the second package, and the output bus bar protrudes outward in the first direction. The electrode bus bar and the negative electrode bus bar may protrude to the opposite side of the output bus bar in the first direction.
第1の露出電極は、第1のスイッチング素子と電気的に接続された第1の出力電極であり、第1のパッケージの併せ面には、正電極が形成され、第2の露出電極は、第2のスイッチング素子と電気的に接続だれた第2の出力電極であり、第2のパッケージの併せ面には、負電極が形成され、出力バスバは、第1の方向の外側に張り出し、正電極バスバ及び負電極バスバは、積層方向及び第1の方向に交差する方向である第2の方向の外側に張り出している構成でもよい。   The first exposed electrode is a first output electrode electrically connected to the first switching element, a positive electrode is formed on the mating surface of the first package, and the second exposed electrode is A second output electrode electrically connected to the second switching element, a negative electrode is formed on the mating surface of the second package, and the output bus bar projects outward in the first direction, The electrode bus bar and the negative electrode bus bar may be configured to project outward in the second direction, which is a direction intersecting the stacking direction and the first direction.
積層方向の外側から第1の露出電極と当接し、第1の露出電極を冷却する第1の冷却部と、積層方向の外側から第2の露出電極と当接し、第2の露出電極を冷却する第2の冷却部と、を備え、第1の連結部材は、第1の冷却部を第1の露出電極に当接させると共に、第1のパッケージを前記中間バスバと接合させ、第2の連結部材は、第2の連結部を第2の露出電極に当接させると共に、第2のパッケージを中間バスバと接合させてもよい。   A first cooling unit that contacts the first exposed electrode from outside in the stacking direction and cools the first exposed electrode, and a second exposed electrode that contacts from the outside in the stacking direction, and cools the second exposed electrode A first cooling member, the first connecting member abuts the first cooling portion against the first exposed electrode, joins the first package to the intermediate bus bar, and The connecting member may bring the second connecting portion into contact with the second exposed electrode and join the second package to the intermediate bus bar.
本発明によれば、インダクタンスの低減を図ることが可能な半導体モジュールを提供することを目的とする。   An object of the present invention is to provide a semiconductor module capable of reducing inductance.
本発明の一実施形態に係る半導体モジュールを示す断面図である。It is sectional drawing which shows the semiconductor module which concerns on one Embodiment of this invention. 図1中の下相パッケージを示す断面図である。It is sectional drawing which shows the lower phase package in FIG. 図1中の下相パッケージを示す断面図であり、貫通孔内に筒状電極が配置されている状態を示している。It is sectional drawing which shows the lower phase package in FIG. 1, and has shown the state by which the cylindrical electrode is arrange | positioned in the through-hole. 図1中の中間バスバを示す断面図である。It is sectional drawing which shows the intermediate | middle bus bar in FIG. 中間バスバの変形例を示す平面図である。It is a top view which shows the modification of an intermediate bus bar. 図1に半導体モジュールの分解断面図である。FIG. 1 is an exploded cross-sectional view of the semiconductor module. 締結ボルトを締結する前の半導体モジュールを示す断面図である。It is sectional drawing which shows the semiconductor module before fastening a fastening bolt. 本発明の第2実施形態に係る半導体モジュールを示す断面図である。It is sectional drawing which shows the semiconductor module which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る半導体モジュールを示す断面図である。It is sectional drawing which shows the semiconductor module which concerns on 3rd Embodiment of this invention. 半導体モジュールの等価回路を示す図である。It is a figure which shows the equivalent circuit of a semiconductor module.
以下、本発明による半導体モジュールの好適な実施形態について図面を参照しながら説明する。なお、図面の説明において同一または相当要素には同一の符号を付し、重複する説明は省略する。   Hereinafter, preferred embodiments of a semiconductor module according to the present invention will be described with reference to the drawings. In the description of the drawings, the same or corresponding elements are denoted by the same reference numerals, and redundant description is omitted.
図1は、本発明の一実施形態に係る半導体モジュールを示す断面図である。図1に示す半導体モジュール2では、上相パッケージ11(第1のパッケージ)と下相パッケージ12(第2のパッケージ)とが厚み方向Zに積層されたモジュール本体10を備えている。上相パッケージ11には、スイッチング素子(パワー素子)としてIGBT13が用いられている。下相パッケージ12には、スイッチング素子としてIGBT14が用いられている。半導体モジュール2には、積層方向Xの両側の外面11a,12aに、正電極15及び負電極16が設けられている。   FIG. 1 is a cross-sectional view showing a semiconductor module according to an embodiment of the present invention. The semiconductor module 2 shown in FIG. 1 includes a module body 10 in which an upper phase package 11 (first package) and a lower phase package 12 (second package) are stacked in the thickness direction Z. The upper phase package 11 uses an IGBT 13 as a switching element (power element). The lower phase package 12 uses an IGBT 14 as a switching element. The semiconductor module 2 is provided with a positive electrode 15 and a negative electrode 16 on the outer surfaces 11a and 12a on both sides in the stacking direction X.
正電極15は、上相パッケージ11の一方の面11aに形成され、負電極16は、下相パッケージ12の一方の面12aに形成されている。上相パッケージ11及び下相パッケージ12は、電極15,16が形成されていない面(併せ面11b,12b)同士が向かい合うように配置されて積層されている。   The positive electrode 15 is formed on one surface 11 a of the upper phase package 11, and the negative electrode 16 is formed on one surface 12 a of the lower phase package 12. The upper phase package 11 and the lower phase package 12 are arranged and laminated so that the surfaces (the combined surfaces 11b and 12b) on which the electrodes 15 and 16 are not formed face each other.
正電極15は、上相パッケージ11の外面側に露出されている。正電極15には、熱伝導率が高い金属材料を採用することができる。正電極15の材質としては、例えば銅、アルミニウムなどが挙げられる。正電極15は、例えば矩形の板状に形成されている。   The positive electrode 15 is exposed on the outer surface side of the upper phase package 11. For the positive electrode 15, a metal material having high thermal conductivity can be used. Examples of the material of the positive electrode 15 include copper and aluminum. The positive electrode 15 is formed in a rectangular plate shape, for example.
正電極15の積層方向Zの図示上側には、半田接合層21が形成されている。IGBT13は、半田接合層21を介して、正電極15と接合されている。上相パッケージ11は、IGBT13と電気的に接続されたダイオード22(整流素子、図10参照)を備えている。ダイオード22は、IGBT13のコレクタ電極13Cとエミッタ電極13E(図10参照)との間に接続され、逆方向電圧印加時の破損防止のため、負過電流をバイパスさせる還流用ダイオードとして機能する。ダイオード22のカソード電極は、IGBT13のコレクタ電極13Cに接続されている。ダイオード22のアノード電極は、IGBT13のエミッタ電極13Eに接続されている。   On the upper side of the positive electrode 15 in the stacking direction Z, a solder bonding layer 21 is formed. The IGBT 13 is bonded to the positive electrode 15 via the solder bonding layer 21. The upper phase package 11 includes a diode 22 (rectifier element, see FIG. 10) electrically connected to the IGBT 13. The diode 22 is connected between the collector electrode 13C and the emitter electrode 13E (see FIG. 10) of the IGBT 13, and functions as a free-wheeling diode that bypasses the negative overcurrent to prevent breakage during reverse voltage application. The cathode electrode of the diode 22 is connected to the collector electrode 13 </ b> C of the IGBT 13. The anode electrode of the diode 22 is connected to the emitter electrode 13E of the IGBT 13.
IGBT13の図示上側には、半田接合層26が形成されている。半田接合層26の図示上側には、導体であるスペーサー27が配置されている。このスペーサー27の図示上側には、半田接合層28が形成されている。スペーサー27は、半田接合層26を介してIGBT13と接合され、半田接合層28を介して上相の出力電極23と接合されている。   A solder bonding layer 26 is formed on the upper side of the IGBT 13 in the figure. A spacer 27, which is a conductor, is disposed on the upper side of the solder bonding layer 26 in the figure. A solder joint layer 28 is formed on the upper side of the spacer 27 in the figure. The spacer 27 is bonded to the IGBT 13 via the solder bonding layer 26, and is bonded to the upper phase output electrode 23 via the solder bonding layer 28.
上相パッケージ11の併せ面11b側には、上相の出力電極23が形成されている。出力電極23は、IGBT13のエミッタ電極13Eと電気的に接続されている。出力電極23は、例えば矩形の板状に形成されている。   An upper-phase output electrode 23 is formed on the combined surface 11 b side of the upper-phase package 11. The output electrode 23 is electrically connected to the emitter electrode 13E of the IGBT 13. The output electrode 23 is formed in a rectangular plate shape, for example.
上相パッケージ11では、IGBT13、ダイオード22、実装基板などがモールド樹脂3によって封止されている。正電極15の下側の面が外部に露出し、出力電極23の上側の面が併せ面11b側に露出している。   In the upper phase package 11, the IGBT 13, the diode 22, the mounting substrate, and the like are sealed with the mold resin 3. The lower surface of the positive electrode 15 is exposed to the outside, and the upper surface of the output electrode 23 is exposed to the combined surface 11b side.
負電極16は、下相パッケージ12の外面側に露出されている。負電極16には、熱伝導率が高い金属材料を採用することができる。負電極16の材質としては、例えば銅、アルミニウムなどが挙げられる。正電極16は、例えば矩形の板状に形成されている。   The negative electrode 16 is exposed on the outer surface side of the lower phase package 12. For the negative electrode 16, a metal material having high thermal conductivity can be used. Examples of the material of the negative electrode 16 include copper and aluminum. The positive electrode 16 is formed in, for example, a rectangular plate shape.
負電極16の積層方向Zの図示下側には、半田接合層38が形成されている。半田接合層38の図示下側には、導体であるスペーサー37が配置されている。このスペーサー37の図示下側には、半田接合層36が形成されている。スペーサー37は、半田接合層38を介して負電極16に接合され、半田接合層36を介してIGBT14に接合されている。   On the lower side of the negative electrode 16 in the stacking direction Z, a solder bonding layer 38 is formed. A spacer 37 that is a conductor is disposed on the lower side of the solder bonding layer 38 in the drawing. A solder bonding layer 36 is formed on the lower side of the spacer 37 in the figure. The spacer 37 is bonded to the negative electrode 16 via the solder bonding layer 38 and is bonded to the IGBT 14 via the solder bonding layer 36.
下相パッケージ12は、IGBT14と電気的に接続されたダイオード32(整流素子、図10参照)を備えている。ダイオード32は、IGBT14のコレクタ電極14Cとエミッタ電極14E(図10参照)との間に接続され、逆方向電圧印加時の破損防止のため、負過電流をバイパスさせる還流用ダイオードとして機能する。ダイオード32のカソード電極は、IGBT14のコレクタ電極14Cに接続されている。ダイオード32のアノード電極は、IGBT14のエミッタ電極14Eに接続されている。   The lower phase package 12 includes a diode 32 (rectifier element, see FIG. 10) electrically connected to the IGBT 14. The diode 32 is connected between the collector electrode 14C and the emitter electrode 14E (see FIG. 10) of the IGBT 14, and functions as a free-wheeling diode that bypasses the negative overcurrent to prevent breakage during reverse voltage application. The cathode electrode of the diode 32 is connected to the collector electrode 14 </ b> C of the IGBT 14. The anode electrode of the diode 32 is connected to the emitter electrode 14E of the IGBT 14.
IGBT14の図示下側には、半田接合層31が形成されている。IGBT14は、半田接合層31を介して、下相の出力電極33と接合されている。   A solder bonding layer 31 is formed on the lower side of the IGBT 14 in the figure. The IGBT 14 is bonded to the lower-phase output electrode 33 via the solder bonding layer 31.
下相パッケージ12の併せ面12b側には、下相の出力電極33が形成されている。出力電極33は、IGBT14のコレクタ電極14Cと電気的に接続されている。出力電極33は、例えば矩形の板状に形成されている。   A lower phase output electrode 33 is formed on the combined surface 12 b side of the lower phase package 12. The output electrode 33 is electrically connected to the collector electrode 14C of the IGBT 14. The output electrode 33 is formed in a rectangular plate shape, for example.
下相パッケージ12では、IGBT14、ダイオード32、実装基板などがモールド樹脂4によって封止されている。負電極16の上側の面が外部に露出し、出力電極33の下側の面が併せ面12b側に露出している。   In the lower phase package 12, the IGBT 14, the diode 32, the mounting substrate, and the like are sealed with the mold resin 4. The upper surface of the negative electrode 16 is exposed to the outside, and the lower surface of the output electrode 33 is exposed to the combined surface 12b side.
また、半導体モジュール2は、上相パッケージ11と下相パッケージ12との間に配置された中間バスバ40を備えている。中間バスバ40は、上相の出力電極23及び下相の出力電極33に接合された出力バスバ本体41と、出力バスバ本体41から外方に張出す張出部42,43とを備えている。   In addition, the semiconductor module 2 includes an intermediate bus bar 40 disposed between the upper phase package 11 and the lower phase package 12. The intermediate bus bar 40 includes an output bus bar body 41 joined to the output electrode 23 of the upper phase and the output electrode 33 of the lower phase, and overhang portions 42 and 43 projecting outward from the output bus bar body 41.
出力バスバ本体41は、例えば板状を成している。出力バスバ本体41の一方の面は、上相の出力電極23に接合され、出力バスバ本体41の他方の面は、下相の出力電極33に接合されている。出力バスバ本体41は、上相の出力電極23と下相の出力電極33との間に挟まれている。   The output bus bar body 41 has a plate shape, for example. One surface of the output bus bar body 41 is bonded to the upper phase output electrode 23, and the other surface of the output bus bar body 41 is bonded to the lower phase output electrode 33. The output bus bar body 41 is sandwiched between the upper phase output electrode 23 and the lower phase output electrode 33.
中間バスバ40の張出部42,43は、出力バスバ本体41から互いに反対方向に張出すように形成されている。一方側に張出す張出部42は、導電体によって形成され出力バスバ本体41と電気的に接続されている。他方側に張出す張出部43は、絶縁材料によって形成されている。   The projecting portions 42 and 43 of the intermediate bus bar 40 are formed to project from the output bus bar main body 41 in opposite directions. The overhanging portion 42 that projects to one side is formed of a conductor and is electrically connected to the output bus bar main body 41. The overhanging portion 43 projecting to the other side is formed of an insulating material.
他方側に張出した張出部43の上相パッケージ11側の面には、正電極15と電気的に接合された正電極バスバ51が配置され、張出部43の下相パッケージ12側の面には、負電極16と電気的に接続された負電極バスバ61が配置されている。   A positive electrode bus bar 51 electrically connected to the positive electrode 15 is disposed on the surface of the overhanging portion 43 projecting to the other side, and the surface of the overhanging portion 43 on the lower phase package 12 side. The negative electrode bus bar 61 electrically connected to the negative electrode 16 is disposed.
ここで、上相パッケージ11及び下相パッケージ12には、積層方向Zに貫通する複数の貫通孔が形成されている。複数の貫通孔71〜74は、上相の出力電極23、下相の出力電極33を挟んでX方向の両側に配置されている。   Here, the upper phase package 11 and the lower phase package 12 are formed with a plurality of through holes penetrating in the stacking direction Z. The plurality of through holes 71 to 74 are arranged on both sides in the X direction with the upper-phase output electrode 23 and the lower-phase output electrode 33 interposed therebetween.
上相パッケージ11には、貫通孔(第1の貫通孔)71,72が形成されている。貫通孔71,72は、正電極15の外面側から併せ面11b側へ延びている。併せ面11b側では、モールド樹脂部に開口が形成されている。正電極15の貫通孔71,72の径は、併せ面11bの開口の径よりも小さくなっている。正電極15には、内側に張り出すつば部15aが形成されている。貫通孔71,72内には、導電体からなる筒状電極81,82(第1の筒状部材)が配置されている。   The upper phase package 11 has through holes (first through holes) 71 and 72 formed therein. The through holes 71 and 72 extend from the outer surface side of the positive electrode 15 to the combined surface 11b side. On the combined surface 11b side, an opening is formed in the mold resin portion. The diameters of the through holes 71 and 72 of the positive electrode 15 are smaller than the diameter of the opening of the combined surface 11b. The positive electrode 15 is formed with a flange portion 15a projecting inward. In the through holes 71 and 72, cylindrical electrodes 81 and 82 (first cylindrical member) made of a conductor are disposed.
筒状電極81,82は、Z方向において一端が正電極15と当接している。筒状電極81は、正電極15と正電極バスバ51とを電気的に接続している。筒状部材81,82の外面11a側(図示下側)の端面が、正電極15のつば部15aと当接している。筒状電極81の併せ面11b側(図示上側)の端面は、中間バスバ40の張出部43に固定されている。   One end of each of the cylindrical electrodes 81 and 82 is in contact with the positive electrode 15 in the Z direction. The cylindrical electrode 81 electrically connects the positive electrode 15 and the positive electrode bus bar 51. End surfaces of the cylindrical members 81 and 82 on the outer surface 11a side (the lower side in the drawing) are in contact with the flange portion 15a of the positive electrode 15. The end surface of the cylindrical electrode 81 on the side of the combined surface 11 b (the upper side in the drawing) is fixed to the overhanging portion 43 of the intermediate bus bar 40.
筒状電極81,82の内面には、めねじ部83a(図3参照)が形成されていてもよい。筒状電極81,82内には、ボルト85,86が挿通されている。ボルト85,86は、上下方向Zに延在し、筒状電極81,82のめねじ部83aに螺合し、正電極15を固定する。ボルト85,86の頭部は、正電極15に形成された凹部15bに収容されている。   A female thread portion 83a (see FIG. 3) may be formed on the inner surfaces of the cylindrical electrodes 81 and 82. Bolts 85 and 86 are inserted into the cylindrical electrodes 81 and 82. The bolts 85 and 86 extend in the vertical direction Z and are screwed into the female thread portions 83 a of the cylindrical electrodes 81 and 82 to fix the positive electrode 15. The heads of the bolts 85 and 86 are accommodated in a recess 15 b formed in the positive electrode 15.
下相パッケージ12には、貫通孔(第2の貫通孔)73,74が形成されている。貫通孔73,74は、負電極16の外面側から併せ面12b側へ延びている。併せ面12b側では、モールド樹脂部に開口が形成されている。負電極16の貫通孔73,74の径は、併せ面12bの開口の径よりも小さくなっている。負電極16には、内側に張り出すつば部16aが形成されている。貫通孔73,74内には、導電体からなる筒状電極83,83(第2の筒状部材)が配置されている。   The lower phase package 12 has through holes (second through holes) 73 and 74 formed therein. The through holes 73 and 74 extend from the outer surface side of the negative electrode 16 to the combined surface 12b side. On the combined surface 12b side, an opening is formed in the mold resin portion. The diameters of the through holes 73 and 74 of the negative electrode 16 are smaller than the diameter of the opening of the combined surface 12b. The negative electrode 16 is formed with a flange portion 16a projecting inward. In the through holes 73 and 74, cylindrical electrodes 83 and 83 (second cylindrical member) made of a conductor are arranged.
筒状電極83,84は、Z方向において一端が負電極16と当接している。筒状電極83は、負電極16と負電極バスバ61とを電気的に接続している。筒状部材83,84の外面12a側(図示上側)の端面が、負電極16のつば部16aと当接している。筒状部材83の併せ面12b側(図示下側)の端面は、中間バスバ40の張出部43に固定されている。   One end of each of the cylindrical electrodes 83 and 84 is in contact with the negative electrode 16 in the Z direction. The cylindrical electrode 83 electrically connects the negative electrode 16 and the negative electrode bus bar 61. End surfaces of the cylindrical members 83 and 84 on the outer surface 12 a side (the upper side in the drawing) are in contact with the flange portion 16 a of the negative electrode 16. The end surface of the cylindrical member 83 on the side of the combined surface 12b (the lower side in the drawing) is fixed to the protruding portion 43 of the intermediate bus bar 40.
筒状電極83,84の内面には、めねじ部83a(図3参照)が形成されていてもよい。筒状電極83,84内には、ボルト87,88が挿通されている。ボルト87,88は、上下方向Zに延在し、筒状電極83,84のめねじ部に螺合し、負電極16を固定する。ボルト87,88の頭部は、負電極16に形成された凹部16bに収容されている。   An internal thread 83a (see FIG. 3) may be formed on the inner surfaces of the cylindrical electrodes 83 and 84. Bolts 87 and 88 are inserted into the cylindrical electrodes 83 and 84. The bolts 87 and 88 extend in the vertical direction Z and are screwed into the female screw portions of the cylindrical electrodes 83 and 84 to fix the negative electrode 16. The heads of the bolts 87 and 88 are accommodated in a recess 16 b formed in the negative electrode 16.
正電極バスバ51及び負電極バスバ61は、中間バスバ40の張出部43を挟んで配置されている。正電極バスバ51及び負電極バスバ61には、筒状電極81,83が接合されている。この筒状電極81,83は、貫通孔71,73に対応する位置に設けられている。   The positive electrode bus bar 51 and the negative electrode bus bar 61 are arranged with the protruding portion 43 of the intermediate bus bar 40 interposed therebetween. Cylindrical electrodes 81 and 83 are joined to the positive electrode bus bar 51 and the negative electrode bus bar 61. The cylindrical electrodes 81 and 83 are provided at positions corresponding to the through holes 71 and 73.
図2では、下相パッケージ12の断面を示している。本実施形態では、下相の負電極に貫通孔73,74が設けられ、この貫通孔73,74は負電極16と対向する併せ面12bまで到達している。併せ面12bに形成された開口は、下相の出力電極33とずれた位置に形成されている。そのため、併せ面12b側では、モールド樹脂部に貫通孔が配置されている。モールド樹脂部の貫通孔は、負電極16に形成された貫通孔の径よりも大きく、負電極16と筒状電極83,84とは電気的に接続されている。このような構成により、下相の出力電極33と上相の出力電極33の沿面距離Lをパッケージ11,12の厚み方向Zに稼ぐことができるので、下相の出力電極33と貫通孔73の距離を短くすることができる。同様に上相の出力電極23と貫通孔71の距離を短くすることができる。   FIG. 2 shows a cross section of the lower phase package 12. In the present embodiment, through-holes 73 and 74 are provided in the negative electrode of the lower phase, and the through-holes 73 and 74 reach the combined surface 12 b facing the negative electrode 16. The opening formed in the combined surface 12b is formed at a position shifted from the output electrode 33 of the lower phase. Therefore, a through hole is arranged in the mold resin portion on the combined surface 12b side. The through hole of the mold resin portion is larger than the diameter of the through hole formed in the negative electrode 16, and the negative electrode 16 and the cylindrical electrodes 83 and 84 are electrically connected. With this configuration, the creepage distance L between the lower phase output electrode 33 and the upper phase output electrode 33 can be obtained in the thickness direction Z of the packages 11 and 12. The distance can be shortened. Similarly, the distance between the output electrode 23 of the upper phase and the through hole 71 can be shortened.
図3では、下相パッケージ12の断面を示し、貫通孔73,74内に、中間バスバ(61)に接続された筒状電極83が挿通されている状態を示している。図3では、下相パッケージ12と中間バスバとの電気的接点83bを示している。上相パッケージ11と下相のパッケージ12の併せ面11b,12b間に配置される中間バスバの一部(筒状電極81〜84)は、貫通孔71〜74内に挿通され、中間バスバ40は、負電極16面側から挿通されたボルト87,88によって締結されている。ボルト87,88は導電体から形成されているので、負電極16、ボルト88,87、筒状電極83,84、及び負電極バスバ61が電気的に接続されている。   FIG. 3 shows a cross section of the lower phase package 12 and shows a state in which the cylindrical electrode 83 connected to the intermediate bus bar (61) is inserted into the through holes 73 and 74. FIG. 3 shows an electrical contact 83b between the lower phase package 12 and the intermediate bus bar. A part of the intermediate bus bar (cylindrical electrodes 81 to 84) disposed between the combined surfaces 11b and 12b of the upper phase package 11 and the lower phase package 12 is inserted into the through holes 71 to 74, and the intermediate bus bar 40 is The bolts 87 and 88 are inserted from the negative electrode 16 surface side. Since the bolts 87 and 88 are formed of a conductor, the negative electrode 16, the bolts 88 and 87, the cylindrical electrodes 83 and 84, and the negative electrode bus bar 61 are electrically connected.
図4は、中間バスバの断面図である。図5は、中間バスバの平面図である。図4及び図5に示すように、中間バスバ40は、電位の異なる複数の電極42,51,61を備えている。これらの電極42,51,61は、互いに絶縁されている。具体的には、負電極バスバ61と正電極バスバ51との間に絶縁体43が配置され、負電極バスバ61と正電極バスバ51との絶縁が確保されている。負電極バスバ61及び正電極バスバ51と、出力電極41,42との間に絶縁体が配置され、負電極バスバ61及び正電極バスバ51と、出力電極41,42との絶縁が確保されている。   FIG. 4 is a cross-sectional view of the intermediate bus bar. FIG. 5 is a plan view of the intermediate bus bar. As shown in FIGS. 4 and 5, the intermediate bus bar 40 includes a plurality of electrodes 42, 51 and 61 having different potentials. These electrodes 42, 51 and 61 are insulated from each other. Specifically, the insulator 43 is disposed between the negative electrode bus bar 61 and the positive electrode bus bar 51, and insulation between the negative electrode bus bar 61 and the positive electrode bus bar 51 is ensured. An insulator is disposed between the negative electrode bus bar 61 and the positive electrode bus bar 51 and the output electrodes 41 and 42, and insulation between the negative electrode bus bar 61 and the positive electrode bus bar 51 and the output electrodes 41 and 42 is ensured. .
次に、図6,7を参照して、半導体モジュール2の組み付けについて説明する。図6に示すように、中間バスバが所定の位置に配置された状態で、中間バスバのZ方向の両側に、上相パッケージ11及び下相パッケージ12をそれぞれ配置する。   Next, assembly of the semiconductor module 2 will be described with reference to FIGS. As shown in FIG. 6, the upper-phase package 11 and the lower-phase package 12 are respectively arranged on both sides in the Z direction of the intermediate bus bar in a state where the intermediate bus bar is arranged at a predetermined position.
次に、図7に示すように、上相パッケージ11及び下相パッケージ12の貫通孔71〜74に筒状電極81〜84を挿入する。具体的には、筒状電極81を貫通孔71に挿入し、筒状電極82を貫通孔72に挿入する。筒状電極83を貫通孔73に挿入し、筒状電極84を貫通孔74に挿入する。筒状電極81,82と正電極15とを接合し、筒状電極83,84と負電極16とを接合する。そして、図1に示す半導体モジュール2を得ることができる。本実施形態の半導体装置1は、図5に示すように3つの半導体モジュール2を備えた3相インバータであり、U相(42U)、V相(42V)、W相(42W)の出力を有する。   Next, as shown in FIG. 7, the cylindrical electrodes 81 to 84 are inserted into the through holes 71 to 74 of the upper phase package 11 and the lower phase package 12. Specifically, the cylindrical electrode 81 is inserted into the through hole 71, and the cylindrical electrode 82 is inserted into the through hole 72. The cylindrical electrode 83 is inserted into the through hole 73, and the cylindrical electrode 84 is inserted into the through hole 74. The cylindrical electrodes 81 and 82 and the positive electrode 15 are joined, and the cylindrical electrodes 83 and 84 and the negative electrode 16 are joined. And the semiconductor module 2 shown in FIG. 1 can be obtained. The semiconductor device 1 of this embodiment is a three-phase inverter provided with three semiconductor modules 2 as shown in FIG. 5, and has outputs of U phase (42U), V phase (42V), and W phase (42W). .
次に、図10を参照して、半導体装置1の等価回路について説明する。半導体装置1では、回路上の正極Pと負極Nとの間に、上相のIGBT13と、下相のIGBT14とが直列接続されている。上相のIGBT13のエミッタ13Eと下相のIGBT14のコレクタ14Cとの接続点91には、三相交流モータMGの任意の相(U相orV相orW相)の出力側が接続される。IGBT13,14のゲート13G,14Gには、ゲート端子が接続される。   Next, an equivalent circuit of the semiconductor device 1 will be described with reference to FIG. In the semiconductor device 1, an upper phase IGBT 13 and a lower phase IGBT 14 are connected in series between a positive electrode P and a negative electrode N on the circuit. An output side of an arbitrary phase (U phase or V phase or W phase) of the three-phase AC motor MG is connected to a connection point 91 between the emitter 13E of the upper phase IGBT 13 and the collector 14C of the lower phase IGBT 14. Gate terminals are connected to the gates 13G and 14G of the IGBTs 13 and 14, respectively.
上相のIGBT13のコレクタ13Cとエミッタ13Eとの間には、ダイオード22が並列接続されている。下相のIGBT14のコレクタ14Cとエミッタ14Eとの間には、ダイオード32が並列接続されている。   A diode 22 is connected in parallel between the collector 13C and the emitter 13E of the upper-phase IGBT 13. A diode 32 is connected in parallel between the collector 14C and the emitter 14E of the lower phase IGBT 14.
このような半導体モジュール2によれば、上相パッケージ11及び下相パッケージ12の直近で、正電極バスバ51及び負電極バスバ61が近接されて並行配置されているので、寄生インダクタンスを低減することができる。   According to such a semiconductor module 2, since the positive electrode bus bar 51 and the negative electrode bus bar 61 are arranged close to each other in the immediate vicinity of the upper phase package 11 and the lower phase package 12, the parasitic inductance can be reduced. it can.
半導体モジュール2では、上下のパッケージ11,12の併せ面11b,12bに、反対側(外面11a,12a側)の電極15,16が露出していないので、絶縁沿面距離をモールド樹脂の厚み方向Zに稼ぐことが可能となる。そのため、貫通孔71〜74と併せ面側電極(出力電極23,33)の距離を短くすることができる。   In the semiconductor module 2, since the electrodes 15 and 16 on the opposite side (outer surfaces 11a and 12a side) are not exposed on the combined surfaces 11b and 12b of the upper and lower packages 11 and 12, the insulation creepage distance is set in the thickness direction Z of the mold resin. It becomes possible to earn. Therefore, the distance between the through holes 71 to 74 and the combined surface side electrodes (output electrodes 23 and 33) can be shortened.
半導体モジュール2では、上下のパッケージ11,12と中間バスバ40とがボルトによって固定されているため、中間バスバと電極(正電極15,負電極16)との電気的接点信頼性を向上させることができる。また、半導体モジュール2の薄型化(小型化)を図りつつ、絶縁距離Lを稼ぐことができる。   In the semiconductor module 2, since the upper and lower packages 11 and 12 and the intermediate bus bar 40 are fixed by bolts, the reliability of electrical contact between the intermediate bus bar and the electrodes (positive electrode 15 and negative electrode 16) can be improved. it can. Further, the insulation distance L can be earned while the semiconductor module 2 is thinned (downsized).
次に、本発明の第2実施形態に係る半導体モジュールについて説明する。図8に示す第2実施形態の半導体モジュール102が、第1実施形態の半導体モジュール2と違う点は、上相の出力電極123及び下相の出力電極133が外面111a,112a側に露出されている点、上相の正電極115及び下相の負電極116が併せ面111b,112b側に形成されている点などである。   Next, a semiconductor module according to the second embodiment of the present invention will be described. The semiconductor module 102 of the second embodiment shown in FIG. 8 is different from the semiconductor module 2 of the first embodiment in that the upper-phase output electrode 123 and the lower-phase output electrode 133 are exposed to the outer surfaces 111a and 112a. The upper phase positive electrode 115 and the lower phase negative electrode 116 are formed on the combined surfaces 111b and 112b side.
図8に示す半導体モジュール102では、上相パッケージ111(第1のパッケージ)と下相パッケージ112(第2のパッケージ)とが厚み方向Zに積層されたモジュール本体110を備えている。上相パッケージ111には、スイッチング素子(パワー素子)としてIGBT13が用いられている。下相パッケージ112には、スイッチング素子としてIGBT14が用いられている。半導体モジュール102には、積層方向Xの両側の外面111a,112aに、出力電極123,133が設けられている。   The semiconductor module 102 shown in FIG. 8 includes a module body 110 in which an upper phase package 111 (first package) and a lower phase package 112 (second package) are stacked in the thickness direction Z. The upper phase package 111 uses an IGBT 13 as a switching element (power element). The lower phase package 112 uses an IGBT 14 as a switching element. The semiconductor module 102 is provided with output electrodes 123 and 133 on the outer surfaces 111a and 112a on both sides in the stacking direction X.
上相の出力電極123は、上相パッケージ111の一方の面111aに形成され、下相の出力電極133は、下相パッケージ112の一方の面112aに形成されている。上相パッケージ111及び下相パッケージ112は、出力電極123,133が形成されていない面(併せ面111b,112b)同士が向かい合うように配置されて積層されている。   The upper phase output electrode 123 is formed on one surface 111 a of the upper phase package 111, and the lower phase output electrode 133 is formed on one surface 112 a of the lower phase package 112. The upper phase package 111 and the lower phase package 112 are arranged and stacked such that the surfaces where the output electrodes 123 and 133 are not formed (the combined surfaces 111b and 112b) face each other.
また、半導体モジュール102は、上相パッケージ111と下相パッケージ112との間に配置された中間バスバ140を備えている。中間バスバ140は、上相の正電極115と接合される正電極バスバ151と、下相の負電極116と接合される負電極バスバ161と、出力電極123,133と電気的に接続される出力バスバ142とを備えている。正電極バスバ151と負電極バスバ161との間には、絶縁部が形成され、正電極バスバ151と負電極バスバ161は、絶縁されている。   In addition, the semiconductor module 102 includes an intermediate bus bar 140 disposed between the upper phase package 111 and the lower phase package 112. The intermediate bus bar 140 is electrically connected to the positive electrode bus bar 151 joined to the upper phase positive electrode 115, the negative electrode bus bar 161 joined to the lower phase negative electrode 116, and the output electrodes 123 and 133. And a bus bar 142. An insulating part is formed between the positive electrode bus bar 151 and the negative electrode bus bar 161, and the positive electrode bus bar 151 and the negative electrode bus bar 161 are insulated.
また、中間バスバ140は、パッケージ111,112に形成された貫通孔71〜74に挿入される筒状電極181〜184を備えている。筒状電極181,182は、出力バスバ142の上相パッケージ111側に設けられ、筒状電極183,184は、出力バスバ142の下相パッケージ112側に設けられている。   In addition, the intermediate bus bar 140 includes cylindrical electrodes 181 to 184 that are inserted into through holes 71 to 74 formed in the packages 111 and 112. The cylindrical electrodes 181 and 182 are provided on the upper phase package 111 side of the output bus bar 142, and the cylindrical electrodes 183 and 184 are provided on the lower phase package 112 side of the output bus bar 142.
筒状電極181は、貫通孔71に挿入されて、上相の出力電極123と出力バスバ142とを電気的に接続している。筒状電極182は、貫通孔72に挿入されて、上相の出力電極123と出力バスバ142とを電気的に接続している。筒状電極183は、貫通孔73に挿入されて、下相の出力電極133と出力バスバ142とを電気的に接続している。筒状電極184は、貫通孔74に挿入されて、下相の出力電極133と出力バスバ142とを電気的に接続している。そして、ボルト85〜88が出力電極123,133側から挿通され、筒状電極181〜184に螺合している。これにより、出力電極123,133を中間バスバ140に対して固定することができる。   The cylindrical electrode 181 is inserted into the through hole 71 and electrically connects the upper-phase output electrode 123 and the output bus bar 142. The cylindrical electrode 182 is inserted into the through-hole 72 and electrically connects the upper-phase output electrode 123 and the output bus bar 142. The cylindrical electrode 183 is inserted into the through hole 73 and electrically connects the lower phase output electrode 133 and the output bus bar 142. The cylindrical electrode 184 is inserted into the through-hole 74 and electrically connects the lower-phase output electrode 133 and the output bus bar 142. Bolts 85 to 88 are inserted from the output electrodes 123 and 133 side and screwed into the cylindrical electrodes 181 to 184. Thereby, the output electrodes 123 and 133 can be fixed to the intermediate bus bar 140.
このような第2実施形態の半導体モジュール102においても、上相パッケージ111及び下相パッケージ112の直近で、正電極バスバ151及び負電極バスバ161が近接されて並行配置されているので、寄生インダクタンスを低減することができる。   Also in the semiconductor module 102 of the second embodiment, since the positive electrode bus bar 151 and the negative electrode bus bar 161 are arranged close to each other in the immediate vicinity of the upper phase package 111 and the lower phase package 112, the parasitic inductance is reduced. Can be reduced.
半導体モジュール102では、上下のパッケージ111,112の併せ面111b,112bに、反対側(外面111a,112a側)の電極123,133が露出していないので、絶縁沿面距離をモールド樹脂の厚み方向Zに稼ぐことが可能となる。そのため、貫通孔71〜74と併せ面側電極(正電極115、負電極116)の距離を短くすることができる。   In the semiconductor module 102, the opposite surfaces (outer surfaces 111a, 112a side) of the electrodes 123, 133 are not exposed on the combined surfaces 111b, 112b of the upper and lower packages 111, 112. It becomes possible to earn. Therefore, the distance between the through holes 71 to 74 and the combined surface side electrodes (the positive electrode 115 and the negative electrode 116) can be shortened.
半導体モジュール102では、上下のパッケージ111,112と中間バスバ140とがボルトによって固定されているため、中間バスバ140と電極(出力電極123,133)との電気的接点信頼性を向上させることができる。   In the semiconductor module 102, since the upper and lower packages 111 and 112 and the intermediate bus bar 140 are fixed by bolts, the reliability of electrical contact between the intermediate bus bar 140 and the electrodes (output electrodes 123 and 133) can be improved. .
次に、本発明の第3実施形態に係る半導体モジュールについて説明する。図9に示す第3実施形態の半導体モジュール2が、第1実施形態の半導体モジュール2と違う点は、冷却器5,6を備えている点である。冷却器5,6は、例えば板状を成し、内部には冷媒が流れる冷却管が設けられている。冷却器5は、絶縁板95を介して、上相の正電極15の外側に配置されている。冷却器6は、絶縁板96を介して、下相の負電極16の外側に配置されている。なお、露出電極15,16又は冷却器5,6に絶縁膜を成膜することで、冷却器5,6と露出電極15,16との間に、絶縁層を形成してもよい。   Next, a semiconductor module according to a third embodiment of the invention will be described. The semiconductor module 2 of the third embodiment shown in FIG. 9 is different from the semiconductor module 2 of the first embodiment in that the coolers 5 and 6 are provided. The coolers 5 and 6 have, for example, a plate shape, and a cooling pipe through which a refrigerant flows is provided. The cooler 5 is disposed outside the positive electrode 15 of the upper phase via the insulating plate 95. The cooler 6 is disposed outside the negative electrode 16 of the lower phase via the insulating plate 96. Note that an insulating layer may be formed between the coolers 5 and 6 and the exposed electrodes 15 and 16 by forming an insulating film on the exposed electrodes 15 and 16 or the coolers 5 and 6.
冷却器5,6及び絶縁板95,96には、貫通孔71〜74に対応する位置に貫通孔が開口されている。冷却器5は、上相の正電極15の外面と対向して配置され、冷却器6は、下相の負電極16の外面と対向して配置されている。そして、ボルト85〜88が冷却器5,6側から挿通され、筒状電極81〜84に螺合している。これにより、冷却器5,6を一体として、正電極15及び負電極16を中間バスバ40に対して固定することができる。ボルトによって両側から固定することにより、冷却器5,6が正電極15及び負電極16に押し当てられるので、冷却器5,6を正電極15及び負電極16に密着させることができる。その結果、半導体モジュール2の冷却性能を向上させることができる。   Through holes are opened in the coolers 5 and 6 and the insulating plates 95 and 96 at positions corresponding to the through holes 71 to 74. The cooler 5 is disposed to face the outer surface of the upper-phase positive electrode 15, and the cooler 6 is disposed to face the outer surface of the lower-phase negative electrode 16. Bolts 85 to 88 are inserted from the coolers 5 and 6 and screwed into the cylindrical electrodes 81 to 84. Thereby, the coolers 5 and 6 can be integrated, and the positive electrode 15 and the negative electrode 16 can be fixed to the intermediate bus bar 40. Since the coolers 5 and 6 are pressed against the positive electrode 15 and the negative electrode 16 by fixing from both sides with bolts, the coolers 5 and 6 can be brought into close contact with the positive electrode 15 and the negative electrode 16. As a result, the cooling performance of the semiconductor module 2 can be improved.
以上、本発明をその実施形態に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではない。例えば、導電性を有するボルトに代えて、絶縁性を有するボルトを用いて、露出電極を固定してもよい。この場合には、導電性を有する筒状部材(筒状電極)によって、露出電極と中間バスバとを適宜、導通させる。絶縁ボルトを積層方向Zに、外面11aから反対側の外面12aまで貫通させて配置する。   As mentioned above, although this invention was concretely demonstrated based on the embodiment, this invention is not limited to the said embodiment. For example, the exposed electrode may be fixed using an insulating bolt instead of the conductive bolt. In this case, the exposed electrode and the intermediate bus bar are appropriately conducted by a conductive cylindrical member (cylindrical electrode). Insulating bolts are arranged in the stacking direction Z so as to penetrate from the outer surface 11a to the outer surface 12a on the opposite side.
また、貫通孔に筒状部材が配置されていない構成でもよい。例えば、積層方向Zに連続するボルトによって、上相パッケージ11から下相パッケージ12まで固定する構成でもよい。   Moreover, the structure by which the cylindrical member is not arrange | positioned at the through-hole may be sufficient. For example, a configuration in which the upper phase package 11 to the lower phase package 12 are fixed by bolts continuous in the stacking direction Z may be used.
1…半導体装置、2,102…半導体モジュール、3,4…モールド樹脂、10,110…モジュール本体、11…上相パッケージ(第1のパッケージ)、12…下相パッケージ(第2のパッケージ)、13…IGBT(第1のスイッチング素子)、14…IGBT(第2のスイッチング素子)、15…正電極、16…負電極、22…上相のダイオード、23,123…上相の出力電極、32…下相のダイオード、33,133…下相の出力電極、40…中間バスバ、41…出力バスバ本体、51,151…正電極バスバ、61,161…負電極バスバ、71…貫通孔(第1の貫通孔)、73…貫通孔(第2の貫通孔)、81,82…筒状電極(第1の筒状部材)、83,84…筒状電極(第2の筒状部材)。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2,102 ... Semiconductor module, 3, 4 ... Mold resin, 10, 110 ... Module main body, 11 ... Upper phase package (1st package), 12 ... Lower phase package (2nd package), DESCRIPTION OF SYMBOLS 13 ... IGBT (1st switching element), 14 ... IGBT (2nd switching element), 15 ... Positive electrode, 16 ... Negative electrode, 22 ... Upper phase diode, 23, 123 ... Upper phase output electrode, 32 ... lower phase diode, 33, 133 ... lower phase output electrode, 40 ... intermediate bus bar, 41 ... output bus bar body, 51, 151 ... positive electrode bus bar, 61, 161 ... negative electrode bus bar, 71 ... through hole (first Through holes (second through holes), 81, 82 ... cylindrical electrodes (first cylindrical members), 83, 84 ... cylindrical electrodes (second cylindrical members).

Claims (9)

  1. 第1のスイッチング素子が封止された第1のパッケージと、第2のスイッチング素子が封止された第2のパッケージとが、積層されたモジュール本体を備え、
    前記第1のパッケージは、前記第1のスイッチング素子と電気的に接続されていると共に、外面に露出された第1の露出電極を有し、
    前記第2のパッケージは、前記第2のスイッチング素子と電気的に接続されていると共に、外面に露出された第2の露出電極を有し、
    前記モジュール本体は、
    前記第1の露出電極と前記第2の露出電極とが互いに反対方向の外面に露出され、
    前記第1のパッケージと前記第2のパッケージとの間に配置された中間バスバを有し、
    前記第1のパッケージには、積層方向に貫通する第1の貫通孔が形成され、
    前記第2のパッケージには、積層方向に貫通する第2の貫通孔が形成され、
    前記第1の貫通孔に、棒状の第1の連結部材が挿通されて、前記第1のパッケージと前記中間バスバとが連結され、
    前記第2の貫通孔に、棒状の第2の連結部材が挿通されて、前記第2のパッケージと前記中間バスバとが連結され、
    前記中間バスバは、
    前記第1のパッケージの正電極と電気的に接続された正電極バスバと、
    前記第2のパッケージの負電極と電気的に接続された負電極バスバと、
    前記積層方向において前記正電極バスバと前記負電極バスバとの間に挟まれた絶縁体と、
    前記第1のパッケージの出力電極及び前記第2のパッケージの出力電極と電気的に接続され、前記正電極バスバ及び前記負電極バスバと絶縁された出力バスバと、を備え、
    前記正電極バスバと前記負電極バスバは、前記積層方向に近接して配置されて延在している半導体モジュール。
    A first package in which a first switching element is sealed and a second package in which a second switching element is sealed include a stacked module body,
    The first package is electrically connected to the first switching element, and has a first exposed electrode exposed to the outer surface,
    The second package is electrically connected to the second switching element and has a second exposed electrode exposed to the outer surface,
    The module body is
    The first exposed electrode and the second exposed electrode are exposed on opposite outer surfaces;
    An intermediate bus bar disposed between the first package and the second package;
    A first through hole penetrating in the stacking direction is formed in the first package,
    A second through hole penetrating in the stacking direction is formed in the second package,
    A rod-shaped first connecting member is inserted into the first through hole, and the first package and the intermediate bus bar are connected,
    A rod-shaped second connecting member is inserted into the second through hole, and the second package and the intermediate bus bar are connected.
    The intermediate bus bar is
    A positive electrode bus bar electrically connected to the positive electrode of the first package;
    A negative electrode bus bar electrically connected to the negative electrode of the second package;
    An insulator sandwiched between the positive electrode bus bar and the negative electrode bus bar in the stacking direction;
    An output bus bar electrically connected to the output electrode of the first package and the output electrode of the second package and insulated from the positive electrode bus bar and the negative electrode bus bar;
    The semiconductor module in which the positive electrode bus bar and the negative electrode bus bar are arranged close to the stacking direction and extend.
  2. 前記第1の貫通孔には、前記中間バスバに設けられた第1の筒状部材が挿入されて、前記第1の露出電極と前記第1の筒状部材とが当接し、
    前記第2の貫通孔には、前記中間バスバに設けられた第2の筒状部材が挿入されて、
    前記第2の露出電極と前記第2の筒状部材とが当接し、
    前記第1の連結部材は、前記第1の筒状部材に挿通され、前記第1の露出電極と前記中間バスバとを連結し、
    前記第2の連結部材は、前記第2の筒状部材に挿通され、前記第2の露出電極と前記中間バスバとを連結している請求項1に記載の半導体モジュール。
    A first cylindrical member provided in the intermediate bus bar is inserted into the first through hole, and the first exposed electrode and the first cylindrical member are in contact with each other,
    A second cylindrical member provided in the intermediate bus bar is inserted into the second through hole,
    The second exposed electrode and the second cylindrical member abut,
    The first connecting member is inserted through the first cylindrical member, connects the first exposed electrode and the intermediate bus bar,
    2. The semiconductor module according to claim 1, wherein the second connecting member is inserted through the second cylindrical member and connects the second exposed electrode and the intermediate bus bar.
  3. 前記第1の筒状部材及び前記第2の筒状部材は、導電体から形成されている請求項2に記載の半導体モジュール。   The semiconductor module according to claim 2, wherein the first cylindrical member and the second cylindrical member are formed of a conductor.
  4. 前記第1の連結部材及び前記第2の連結部材は、ねじ部材であり、
    前記第1の筒状部材の及び前記第2の筒状部材には、前記ねじ部材に対応するめねじ部が形成され、
    前記ねじ部材が、前記めねじ部に締結されている請求項2又は3に記載の半導体モジュール。
    The first connecting member and the second connecting member are screw members,
    A female screw portion corresponding to the screw member is formed in the first cylindrical member and the second cylindrical member,
    The semiconductor module according to claim 2, wherein the screw member is fastened to the female screw portion.
  5. 前記第1の貫通孔は、前記第1の露出電極を貫通し、前記第1の露出電極が形成された面とは反対側の面である第1の併せ面に形成された電極を避ける位置に形成され、
    前記第2の貫通孔は、前記第2の露出電極を貫通し、前記第2の露出電極が形成された面とは反対側の面である第2の併せ面に形成された電極を避ける位置に形成されている請求項1〜4の何れか一項に記載の半導体モジュール。
    The first through hole penetrates the first exposed electrode and avoids an electrode formed on a first joint surface that is a surface opposite to the surface on which the first exposed electrode is formed. Formed into
    The second through hole is a position that penetrates the second exposed electrode and avoids an electrode formed on a second joint surface that is a surface opposite to the surface on which the second exposed electrode is formed. The semiconductor module as described in any one of Claims 1-4 currently formed in.
  6. 前記第1の露出電極に形成された前記第1の貫通孔の内周面には、内方に張り出す第1のつば部が形成され、
    前記第2の露出電極に形成された前記第2の貫通孔の内周面には、内方に張り出す第2のつば部が形成されている請求項1〜5の何れか一項に記載の半導体モジュール。
    On the inner peripheral surface of the first through hole formed in the first exposed electrode, a first collar portion is formed that projects inwardly.
    6. The second collar portion according to claim 1, wherein a second flange portion projecting inward is formed on an inner peripheral surface of the second through hole formed in the second exposed electrode. Semiconductor module.
  7. 前記第1の露出電極は、前記正電極であり、
    前記第1のパッケージの併せ面には、前記第1のスイッチング素子と電気的に接続された第1の出力電極が形成され、
    前記第2の露出電極は、前記負電極であり、
    前記第2のパッケージの併せ面には、前記第2のスイッチング素子と電気的に接続された第2の出力電極が形成され、
    前記出力バスバは、第1の方向の外側に張り出し、
    前記正電極バスバ及び前記負電極バスバは、前記第1の方向において、前記出力バスバと反対側へ張り出している請求項1〜6の何れか一項に記載の半導体モジュール。
    The first exposed electrode is the positive electrode;
    A first output electrode electrically connected to the first switching element is formed on the mating surface of the first package,
    The second exposed electrode is the negative electrode;
    A second output electrode electrically connected to the second switching element is formed on the mating surface of the second package,
    The output bus bar projects outward in the first direction;
    The semiconductor module according to claim 1, wherein the positive electrode bus bar and the negative electrode bus bar project to the opposite side of the output bus bar in the first direction.
  8. 前記第1の露出電極は、前記第1のスイッチング素子と電気的に接続された第1の出力電極であり、
    前記第1のパッケージの併せ面には、前記正電極が形成され、
    前記第2の露出電極は、前記第2のスイッチング素子と電気的に接続だれた第2の出力電極であり、
    前記第2のパッケージの併せ面には、前記負電極が形成され、
    前記出力バスバは、第1の方向の外側に張り出し、
    前記正電極バスバ及び前記負電極バスバは、前記積層方向及び前記第1の方向に交差する方向である第2の方向の外側に張り出している請求項1〜6の何れか一項に記載の半導体モジュール。
    The first exposed electrode is a first output electrode electrically connected to the first switching element;
    The positive electrode is formed on the mating surface of the first package,
    The second exposed electrode is a second output electrode electrically connected to the second switching element;
    The negative electrode is formed on the mating surface of the second package,
    The output bus bar projects outward in the first direction;
    The semiconductor according to any one of claims 1 to 6, wherein the positive electrode bus bar and the negative electrode bus bar project outward in a second direction which is a direction intersecting the stacking direction and the first direction. module.
  9. 前記積層方向の外側から前記第1の露出電極と当接し、前記第1の露出電極を冷却する第1の冷却部と、
    前記積層方向の外側から前記第2の露出電極と当接し、前記第2の露出電極を冷却する第2の冷却部と、を備え、
    前記第1の連結部材は、前記第1の冷却部を前記第1の露出電極に当接させると共に、前記第1のパッケージを前記中間バスバと接合させ、
    前記第2の連結部材は、前記第2の連結部を前記第2の露出電極に当接させると共に、前記第2のパッケージを前記中間バスバと接合させる請求項1〜8の何れか一項に記載の半導体モジュール。
    A first cooling unit that contacts the first exposed electrode from the outside in the stacking direction and cools the first exposed electrode;
    A second cooling part that contacts the second exposed electrode from the outside in the stacking direction and cools the second exposed electrode;
    The first connecting member causes the first cooling unit to abut on the first exposed electrode, and joins the first package to the intermediate bus bar.
    The said 2nd connection member makes the said 2nd connection part contact | abut to the said 2nd exposed electrode, and joins the said 2nd package with the said intermediate | middle bus bar as described in any one of Claims 1-8. The semiconductor module as described.
JP2012237066A 2012-10-26 2012-10-26 Semiconductor module Active JP5817702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012237066A JP5817702B2 (en) 2012-10-26 2012-10-26 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012237066A JP5817702B2 (en) 2012-10-26 2012-10-26 Semiconductor module

Publications (2)

Publication Number Publication Date
JP2014086683A JP2014086683A (en) 2014-05-12
JP5817702B2 true JP5817702B2 (en) 2015-11-18

Family

ID=50789434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012237066A Active JP5817702B2 (en) 2012-10-26 2012-10-26 Semiconductor module

Country Status (1)

Country Link
JP (1) JP5817702B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127582A (en) * 2012-12-26 2014-07-07 Toyota Motor Corp Semiconductor module
CN112997308A (en) * 2018-11-12 2021-06-18 三菱电机株式会社 Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2014086683A (en) 2014-05-12

Similar Documents

Publication Publication Date Title
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
US9660356B1 (en) Semiconductor device
US9871463B2 (en) Power module
JP4973059B2 (en) Semiconductor device and power conversion device
JP5263334B2 (en) Busbar module
JP3673776B2 (en) Semiconductor module and power conversion device
WO2015072105A1 (en) Power module
JP6222713B2 (en) Bus bar structure and power conversion device using bus bar structure
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
EP3010039B1 (en) Power semiconductor module and method for manufacturing the same
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
JP4349364B2 (en) Semiconductor device
JP5817702B2 (en) Semiconductor module
US9209099B1 (en) Power semiconductor module
KR20140092774A (en) Power semiconductor module and method for manufacturing a power semiconductor module
WO2015162712A1 (en) Semiconductor module and power converter using same
US20200321319A1 (en) Power converter
JP6070581B2 (en) Terminal block and power conversion device including the terminal block
US10304770B2 (en) Semiconductor device with stacked terminals
CN104810147A (en) Power semiconductor device
JP2014229782A (en) Semiconductor device and manufacturing method of the same
JP2013236035A (en) Semiconductor module and manufacturing method of the same
WO2016071982A1 (en) Semiconductor module and conductive member for semiconductor module
CN212659773U (en) Laminated busbar and power electronic equipment
WO2020100538A1 (en) Power semiconductor module, power converter, and method of manufacturing power semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R151 Written notification of patent or utility model registration

Ref document number: 5817702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250