JP5816987B2 - メモリ格納情報読出し方法及びメモリインターフェース - Google Patents

Description

本発明は、メモリ格納情報読出し方法及びメモリインターフェースに関し、特に、局所的なランダムアクセスが行われないようなデータが格納されたメモリに対するメモリ格納情報読出し方法及びその方法に採用されるメモリインターフェースに関する。

ゲーム機やパチンコ機等の遊技機においては、画像、特に動画像、の表示は欠かすことのできない機能となっており、それらの画像は予め読出し専用メモリに格納され、必要に応じて読み出し、必要な画像処理を行ったのち、液晶等の表示部に表示するようになっている。特に最近では、それらの画像情報の大容量化に伴って、大容量で低価格のメモリが好んで使用される傾向にある。かかるメモリとして典型的なものが、ＮＡＮＤ型フラッシュメモリである。反面、そのＮＡＮＤ型フラッシュメモリは、例えばＮＯＲ型フラッシュメモリやＤＲＡＭ（Dynamic Random Access Memory）等と比較して、処理速度の点では劣っている。

ところで、画像表示の態様によっては、メモリに対して局所的にランダムにアクセスし、繰り返して画像データを読み出してくるような機器もある。かかる場合、上述のような速度の遅いＮＡＮＤ型フラッシュメモリでは、以前に一度読み出したにも拘らず再度読み出したのでは、処理時間が無意味にかかり効率的ではない。そこで、メモリの局所参照性を前提としたこのような欠点を解決するため、画像メモリから、最初のアクセスで、読み出すべき画像を含めて所定範囲（典型的にはページ単位（８ｋバイトや１６ｋバイト））の画像を比較的高速なメモリに読み出しておき、以後のアクセスでは、その高速メモリに格納されているのであれば、そこから読み出すようにして、ＮＡＮＤ型フラッシュメモリのアクセス処理速度に係る欠点を補う技術が開発されている。

かかる技術は例えば特許文献１が開示している。当該文献においては、上述の高速メモリとして、例えば、ＳＲＡＭ（Static Random Access Memory）で構成されたキャッシュ１１０（データキャッシュ１２＋ページバッファ１１）が採用されており、それらのメモリはそれぞれページ単位でデータを記憶するように構成されている（段落［００２０］、［００２１］及び図１，２参照）。

特開２０１２−１３３４１６号公報

ＮＡＮＤ型フラッシュメモリ等の画像格納メモリに対する読出し制御としては、通常、画像プロセッサにおける当該メモリに対するフロントエンドに位置するメモリインターフェースが、格納アドレスとデータ長の情報を含むコマンド（例えば、ＡＸＩプロトコルインターフェースにおいては「トランザクション」と称される）を内部バスから順次受け取り、そのコマンドにより特定されたデータが高速メモリに格納されているか否かを判定している。

ところで、機器によっては、画像メモリに対する局所的なランダムアクセスが起こらず、いわゆるシーケンシャルなアクセスのみで画像を表示する態様もある。あるいは、当該読出し処理の上位において、メモリに対してシーケンシャルアクセスのみを行うように補償的な処理が行われている場合がある。かかる場合、上述のような高速メモリとしてのバッファを設けておき、当該バッファに対するヒット／ミス判定でのミス判定時に、その都度例えばページ単位の画像を読み出していたのでは、原則再度使用されることのない画像を格納しておくことになり、高速メモリ自体が無駄である。また、シーケンシャルなアクセスと言えども、所定単位（ページ単位）の区切りとは関係がないので、必要なデータ以降の不必要がデータをも読み出してきてしまうことになり、処理時間の無駄となる。

本発明は上述のような事情から為されたものであり、本発明の目的は、回路構成を簡略化でき、処理時間を浪費することのないメモリ格納情報読出し方法及びメモリインターフェースを提供することにある。

上記目的を達成するため、本発明のメモリ格納情報読出し方法は、メモリにおける格納場所を表すアドレス情報と、読み出すデータ長に係る情報とを含む指令を順次受けるメモリインターフェースを介して、前記メモリに格納されたデータを読み出す際に、前記読み出すデータ長に係る情報で指定できる最大データ長が、前記メモリに格納されたデータに対するランダムアクセスが生ずる際の局所性の範囲として見込まれる所定領域範囲よりも小さいような指令を伴うメモリ格納情報読出し方法であって、前記メモリインターフェースは、前記指令単位で、前記メモリに格納されたデータの読出し制御を行うに際して、前記アドレス情報と前記読み出すデータ長に係る情報とに基づき、今回受け付けた指令が、読出し処理中に係る指令によりデータが読み出されている前記メモリの領域に連続する領域からの読出しを要求しているか否かを判定し、前記読出し処理中に係る指令によりデータが読み出されている前記メモリの領域に連続する領域からの読出しを要求していると判定した場合には、前記読出し処理中に係る指令に含まれるデータ長に係る情報に、今回受け付けた指令に含まれるデータ長に係る情報を加算し、その加算の結果が、前記所定領域範囲を超えているか否か判定し、前記加算結果が、前記所定領域範囲を超えている場合には、今回受け付けた指令が対象とする領域からの読出しは連続的には行わないことを要旨とする。

また、典型的には、前記メモリインターフェースは、内部バスから前記指令を順次受ける。

また、前記メモリに格納されたデータは、局所的にランダムアクセスされないデータである場合に好適である。ここで、前記メモリに格納されたデータは、画像データであることが典型的である。

また、前記メモリは、ＮＡＮＤ型フラッシュメモリであることが典型的である。

また、上記目的を達成するため、本発明のメモリインターフェースは、メモリにおける格納場所を表すアドレス情報と、読み出すデータ長に係る情報とを含む指令であって、前記メモリに格納されたデータを読み出す際に、前記読み出すデータ長に係る情報で指定できる最大データ長が、前記メモリに格納されたデータに対するランダムアクセスが生ずる際の局所性の範囲として見込まれる所定領域範囲よりも小さいような指令を順次受け付け、前記指令単位で、前記メモリに格納されたデータの読出し制御を行うメモリインターフェースであって、前記アドレス情報と前記読み出すデータ長に係る情報とに基づき、今回受け付けた指令が、読出し処理中に係る指令によりデータが読み出されている前記メモリの領域に連続する領域からの読出しを要求しているか否かを判定し、前記読出し処理中に係る指令によりデータが読み出されている前記メモリの領域に連続する領域からの読出しを要求していると判定した場合には、前記読出し処理中に係る指令に含まれるデータ長に係る情報に、今回受け付けた指令に含まれるデータ長に係る情報を加算し、その加算の結果が、前記所定領域範囲を超えているか否か判定し、前記加算結果が、前記所定領域範囲を超えている場合には、今回受け付けた指令が対象とする領域からの読出しは連続的には行わないことを要旨とする。

本発明によれば、最初に所定領域範囲に一括して読み込むのではなく、指令単位で読出し・転送を実行し、指令単位で読出し要求が途切れた時点で読出しを終了するので、回路構成を簡略化でき、処理時間を浪費することがない。

本発明のメモリ格納情報読出し方法の一実施形態が採用される読出し制御システムの主要部を示すブロック図である。 メモリインターフェース１１内の読出しリクエスト処理部１１１における処理手順を示すフローチャートである。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図１（ａ）は、本発明のメモリ格納情報読出し方法の一実施形態が採用される読出し制御システムの主要部を示すブロック図である。同図において、画像プロセッサ１は、ＮＡＮＤ型フラッシュメモリ２に格納された情報（特に画像情報）を読み出し、図示しないＬＣＤ（Liquid Crystal Display）等の表示部に表示するように制御を行うものである。ここで、メモリとしてのＮＡＮＤ型フラッシュメモリ２は、大容量で安価であるため典型的に採用されるものであるが、メモリとしてはこれに限られることはない。

画像プロセッサ１は、ＮＡＮＤ型フラッシュメモリ２に対するフロントエンドにメモリインターフェース１１を備えており、そのメモリインターフェース１１は、内部バス１２を介して、画像プロセッサ１内の上位回路と接続されている。メモリインターフェース１１は、内部バス１２を介して上位回路から所定間隔（例えば５ｎｓ）で複数の連続する読出しリクエストコマンドＲＲＣを受け取る。個々の読出しリクエストコマンドＲＲＣは、ＮＡＮＤ型フラッシュメモリ２における読出し位置の情報である“アドレス”情報と、“読出しデータ長”に係る情報を少なくとも含んでいる。ここで、読出しデータ長で指定できる最大データ長は、格納データに対するランダムアクセスが生ずる際の局所性の範囲として見込まれるページ単位（例えば１６ｋバイト）よりも小さいものとする。この“読出しデータ長”を、メモリとの間のバスのデータ線数との兼ね合いで、メモリに対するアクセス回数で規定するものもある。つまり、“読出しデータ長”を０〜１５の値で規定し、例えばメモリ間バスが６４ビットのシステムであるとすると、１つの読出しリクエストコマンドＲＲＣで規定される最大データ長は、６４ビット×１６で、１２８バイトとなる。なお、このときメモリへの１回のアクセス所要時間が例えば４０ｎｓとすると、１つのリクエストによるデータ、すなわち１２８バイトのデータを獲得するのに必要なアクセス時間は、６４０ｎｓとなる。内部バス１２の例としては、ＡＸＩがあり、上述の読出しリクエストコマンドＲＲＣに相当するものを“トランザクション”と称している。

ここで、メモリインターフェース１１は、少なくとも、読出しリクエスト処理部１１１及びメモリ制御部１１２を備えている。また、読出しリクエスト処理部１１１は、図１（ｂ）に示すように、リクエスト判定部１１１１とリクエスト保持部１１１２とで構成されている。

リクエスト判定部１１１１は、内部バス１２から読出しリクエストコマンドＲＲＣを受け取ると、リクエスト保持部１１１２に保持されたリクエスト情報を参照し、処理中の有効なリクエストＲＱが存在しない場合や、存在していてもアドレスが連続する読出しに係るものではない場合に当該読出し終了を待って、受け付けた読出しリクエストコマンドＲＲＣに係るリクエストＲＱをリクエスト保持部１１１２に新規に格納する。あるいは、リクエスト判定部１１１１は、内部バス１２から読出しリクエストコマンドＲＲＣを受け取ると、リクエスト保持部１１１２に保持されたリクエスト情報を参照し、処理中の有効なリクエストがあって、かつ、読出し箇所に係るアドレスが連続していると判定すると、リクエスト保持部１１１２に格納されているデータ長に係る情報に今回のリクエストＲＱに係るデータ長に係る情報を加算し、その結果をリクエスト保持部１１１２に格納することにより、リクエスト保持部１１１２のリクエスト情報を更新する。

リクエスト保持部１１１２は、自身に格納されているリクエストＲＱのアドレス情報に基づき、メモリ制御部１１２に対して、ＮＡＮＤ型フラッシュメモリ２に対する読出しリクエストに係る指令を行う。指令を受けたメモリ制御部１１２は、アドレス情報に基づき、例えば６４ビット単位で、ＮＡＮＤ型フラッシュメモリ２の連続する領域に順次アクセスし、リクエストに係る画像データを取得する。メモリ制御部１１２は、一回のアクセスごとにデータカウント値ＤＣを更新（例えばインクリメント）してリクエスト保持部１１１２に送る。リクエスト保持部１１１２は、メモリ制御部１１２からのデータカウント値ＤＣが保持するデータ長に係る情報に達したら、必要な読出しが終了したと判断して、自身が格納しているリクエストＲＱを無効化する。例えばこのようにして、内部バス１２から読出しリクエストコマンドＲＲＣを受けたメモリインターフェース１１は、ＮＡＮＤ型フラッシュメモリ２に対する読出し処理を行う。なお、図１においては、読み出された画像データに係る転送経路については省略している。また、画像プロセッサは、通常、デコーダ等の他の構成を含んでいるが、図１に示した画像プロセッサ１についてはそれらについて省略している。

次に、本発明のメモリ格納情報読出し方法の一実施形態の処理手順について説明する。図２は、メモリインターフェース１１内の読出しリクエスト処理部１１１における処理手順を示すフローチャートである。
まず、読出しリクエスト処理部１１１のリクエスト判定部１１１１が、内部バス１２を介して読出しリクエストコマンドＲＲＣを受け付けたか否かを判定する（ステップＳ１）。受け付けていない場合は待機し、受け付けた場合は、リクエスト判定部１１１１は、リクエスト保持部１１１２に保持されているリクエスト情報（アドレス情報と読出しデータ長に係る情報）を参照し、処理中の有効なリクエストＲＱが存在しているか否かを判定する（ステップＳ２）。このステップにおいて、リクエスト判定部１１１１が、処理中の有効なリクエストＲＱが存在していないと判定した場合には、処理はステップＳ７に移行する。一方、処理中の有効なリクエストＲＱが存在していると判定した場合には、リクエスト判定部１１１１は、次に、今回の読出しリクエストコマンドＲＲＣに係るリクエストＲＱが、シーケンシャル読出しであるか否かを判定する（ステップＳ３）。具体的には、リクエスト判定部１１１１は、リクエスト保持部１１１２からのリクエスト情報と、今回のリクエストＲＱを比較し、今回のリクエストＲＱが、前回と連続する領域（アドレスが連続）からの読出しを要求しているか否かを判定する。そこで、シーケンシャル読出しではない場合には、ステップＳ７に移行する。

ステップＳ７においては、リクエスト判定部１１１１は、受け付けた読出しリクエストコマンドＲＲＣに係るリクエストＲＱの情報をリクエスト保持部１１１２に新規に格納する。新たなリクエストＲＱに係る情報が格納されたリクエスト保持部１１１２は、メモリ制御部１１２に対して、格納されたアドレス情報に基づき、ＮＡＮＤ型フラッシュメモリ２に対する読出し指令を行う（ステップＳ８）。

一方、ステップＳ３において、シーケンシャル読出しに係るリクエストＲＱ、すなわち前回と連続する領域（アドレスが連続）からの読出しを要求していると判定した場合には、リクエスト判定部１１１１は、参照したリクエスト情報内のデータ長に係る情報に今回のリクエストＲＱにおけるデータ長に係る情報を加算し（ステップＳ４）、その加算結果がページサイズ（例えば１６ｋバイト）を超えたか否かを判定する（ステップＳ５）。ページサイズを超えない場合は、リクエスト判定部１１１１は、その加算結果を新たなデータ長としてリクエスト保持部１１１２に格納して更新する（ステップＳ６）。一方、ページサイズを超えた場合にはステップＳ６をスキップする。

リクエスト保持部１１１２は、メモリ制御部１１２から送られてくる更新されるデータカウント値ＤＣを常時参照し、データカウント値ＤＣが保持するデータ長に係る情報に達したか否かにより、要求された画像データの読出しが終了したか否かを判定する（ステップＳ９）。メモリ制御部１１２から送られてくる更新されるデータカウント値ＤＣが、保持するデータ長に係る情報に達した場合には、リクエスト保持部１１１２は、要求された画像データの一連の読出しが終了したと判断して、自身が格納しているリクエストＲＱを無効化する。

なお、上述の実施形態にあっては、１つのＮＡＮＤ型フラッシュメモリ２からの読出しを制御する場合で説明したが、特許文献１のように、論理的に複数のメモリが並列接続されているような場合でも、それぞれで同様の処理が行われる。

以上のように、上述の一実施形態によれば、主にいわゆるシーケンシャルアクセスだけの場合には、最初にページバッファに一括して読み込むのではなく、読出しリクエストコマンドＲＲＣ単位で読出し・転送を実行し、読出しリクエストコマンドＲＲＣ単位で読出し要求が途切れた時点で読出しを終了するので、回路構成を簡略化でき、処理時間を浪費することがない。

本発明のメモリ格納情報読出し方法及びメモリインターフェースは、ランダムアクセスされず専らシーケンシャルアクセスのみが行われる画像データが格納されたメモリからその画像データを読み出す際に有効に採用される。

１ 画像プロセッサ
１１ メモリインターフェース
１１１ 読出しリクエスト処理部
１１１１ リクエスト判定部
１１１２ リクエスト保持部
１２ 内部バス
２ ＮＡＮＤ型フラッシュメモリ
ＲＲＣ 読出しリクエストコマンド
ＲＱ リクエスト
ＤＣ データカウント値

Claims (6)

1. メモリにおける格納場所を表すアドレス情報と、読み出すデータ長に係る情報とを含む指令を順次受けるメモリインターフェースを介して、前記メモリに格納されたデータを読み出す際に、前記読み出すデータ長に係る情報で指定できる最大データ長が、前記メモリに格納されたデータに対するランダムアクセスが生ずる際の局所性の範囲として見込まれる所定領域範囲よりも小さいような指令を伴うメモリ格納情報読出し方法であって、
   前記メモリインターフェースは、前記指令単位で、前記メモリに格納されたデータの読出し制御を行うに際して、
   前記アドレス情報と前記読み出すデータ長に係る情報とに基づき、今回受け付けた指令が、読出し処理中に係る指令によりデータが読み出されている前記メモリの領域に連続する領域からの読出しを要求しているか否かを判定し、
   前記読出し処理中に係る指令によりデータが読み出されている前記メモリの領域に連続する領域からの読出しを要求していると判定した場合には、前記読出し処理中に係る指令に含まれるデータ長に係る情報に、今回受け付けた指令に含まれるデータ長に係る情報を加算し、その加算の結果が、前記所定領域範囲を超えているか否か判定し、
   前記加算結果が、前記所定領域範囲を超えている場合には、今回受け付けた指令が対象とする領域からの読出しは連続的には行わないことを特徴とするメモリ格納情報読出し方法。
2. 前記メモリインターフェースは、内部バスから前記指令を順次受けることを特徴とする請求項１に記載のメモリ格納情報読出し方法。
3. 前記メモリに格納されたデータは、局所的にランダムアクセスされないデータであることを特徴とする請求項１に記載のメモリ格納情報読出し方法。
4. 前記メモリに格納されたデータは、画像データであることを特徴とする請求項３に記載のメモリ格納情報読出し方法。
5. 前記メモリは、ＮＡＮＤ型フラッシュメモリであることを特徴とする請求項１に記載のメモリ格納情報読出し方法。
6. メモリにおける格納場所を表すアドレス情報と、読み出すデータ長に係る情報とを含む指令であって、前記メモリに格納されたデータを読み出す際に、前記読み出すデータ長に係る情報で指定できる最大データ長が、前記メモリに格納されたデータに対するランダムアクセスが生ずる際の局所性の範囲として見込まれる所定領域範囲よりも小さいような指令を順次受け付け、前記指令単位で、前記メモリに格納されたデータの読出し制御を行うメモリインターフェースであって、
   前記アドレス情報と前記読み出すデータ長に係る情報とに基づき、今回受け付けた指令が、読出し処理中に係る指令によりデータが読み出されている前記メモリの領域に連続する領域からの読出しを要求しているか否かを判定し、
   前記読出し処理中に係る指令によりデータが読み出されている前記メモリの領域に連続する領域からの読出しを要求していると判定した場合には、前記読出し処理中に係る指令に含まれるデータ長に係る情報に、今回受け付けた指令に含まれるデータ長に係る情報を加算し、その加算の結果が、前記所定領域範囲を超えているか否か判定し、
   前記加算結果が、前記所定領域範囲を超えている場合には、今回受け付けた指令が対象とする領域からの読出しは連続的には行わないことを特徴とするメモリインターフェース。

Images