JP5794574B2 - シリコン細線光導波路の加工方法 - Google Patents
シリコン細線光導波路の加工方法 Download PDFInfo
- Publication number
- JP5794574B2 JP5794574B2 JP2012041314A JP2012041314A JP5794574B2 JP 5794574 B2 JP5794574 B2 JP 5794574B2 JP 2012041314 A JP2012041314 A JP 2012041314A JP 2012041314 A JP2012041314 A JP 2012041314A JP 5794574 B2 JP5794574 B2 JP 5794574B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- silicon
- fine wire
- silicon fine
- wire optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Optical Integrated Circuits (AREA)
Description
本発明は、シリコン細線光導波路の加工方法、特にシリコン細線光導波路の末端部を立体的に湾曲した構造に加工する方法に関するものである。
近年、光導波路のコア部に単結晶シリコンあるいはアモルファスシリコンを用いたシリコン細線光導波路を主要構成部とする光回路の研究開発が活発に行われている。
シリコンコア材料と石英系クラッド材料の間で大きな比屈折率差が得られるために、小さな曲率半径で光導波路を曲げても光が放射損失することがなく、光回路の著しい小型化が実現できるためである。またシリコンＣＭＯＳＬＳＩの製造プロセスの転用が可能なため、量産による低廉な製造コストが期待されている。
シリコンコア材料と石英系クラッド材料の間で大きな比屈折率差が得られるために、小さな曲率半径で光導波路を曲げても光が放射損失することがなく、光回路の著しい小型化が実現できるためである。またシリコンＣＭＯＳＬＳＩの製造プロセスの転用が可能なため、量産による低廉な製造コストが期待されている。
通常シリコン細線光導波路を主要構成部とする光回路は、製作プロセス上の理由から同一平面内に形成され、光回路への光の入出力は、光回路が形成されている面と同一面内で光導波路の断面と垂直な方向、すなわち光回路の形成されている面に対して真横の方向から、光導波路の断面を経由して行うことが最も一般的である。
ところが、シリコン細線光導波路を主要構成部とする光回路と光ファイバー・光源・受光器などの他の光デバイスとの光の入出力においては、光回路の形成されている平面内とは別の方向、特に垂直方向から結合できると、ウェハ段階でのシリコン細線光導波路デバイスの検査が可能となったり、光源や受光器が垂直方向から実装できるなどの点で技術上多くの利点がある。
ところが、シリコン細線光導波路を主要構成部とする光回路と光ファイバー・光源・受光器などの他の光デバイスとの光の入出力においては、光回路の形成されている平面内とは別の方向、特に垂直方向から結合できると、ウェハ段階でのシリコン細線光導波路デバイスの検査が可能となったり、光源や受光器が垂直方向から実装できるなどの点で技術上多くの利点がある。
これまでに、シリコン細線光導波路を主要構成部とする光回路の形成面内と異なる方向に光を結合させる方法として、光導波路の末端部に平面回折格子型結合器を形成し、垂直からやや斜めに傾いた方向から光ファイバー等の光デバイスを結合させる方法が知られている（非特許文献１、非特許文献２）。
また、リブ型光導波路ではあるが、光導波路の末端部の先に斜めミラーを形成して光を上方に反射させる方法が報告されている（非特許文献３）。さらに、シリコン細線光導波路自体を上方に立体的に湾曲させて光ファイバーや光導波路と結合させる方法が近年報告されている（非特許文献４、非特許文献５）。
また、リブ型光導波路ではあるが、光導波路の末端部の先に斜めミラーを形成して光を上方に反射させる方法が報告されている（非特許文献３）。さらに、シリコン細線光導波路自体を上方に立体的に湾曲させて光ファイバーや光導波路と結合させる方法が近年報告されている（非特許文献４、非特許文献５）。
これらの方法の中で、シリコン細線光導波路自体を上方に立体的に湾曲させる方法は、平面回折格子型結合器のような波長帯域の制約がなく、ミラー反射型における光導波路端とミラーの間の空間に起因する結合損失の増大という問題もない優れた方法である。この方法を用いれば、例えば、シリコン細線光導波路を主要構成部とする図４に示す光回路のように、シリコン細線光導波路の末端部を上方に湾曲し、上方から光の入出力を実現できる。このような湾曲構造を、光回路を製造するプロセスと同時に製造することは不可能であり、あらかじめ製造された光回路のうちシリコン細線光導波路の末端部を、上方に立体的に湾曲させる加工技術が必要である。
特に実際上は、金属配線を施した回路基板上に形成された光回路や、能動光素子を駆動するための金属配線を同一基板上に含む光回路基板のように、高温処理を施すと構成要素が破壊されてしまうような光回路に適用可能な加工技術の開発が必要である。
特に実際上は、金属配線を施した回路基板上に形成された光回路や、能動光素子を駆動するための金属配線を同一基板上に含む光回路基板のように、高温処理を施すと構成要素が破壊されてしまうような光回路に適用可能な加工技術の開発が必要である。
シリコン細線光導波路を立体的に湾曲させる加工方法としては、シリコン細線光導波路の上部にプラズマＣＶＤでシリコン酸化膜を形成し、シリコン細線光導波路の下地の熱酸化シリコン酸化膜との残留応力の差を利用して自発的に湾曲させる方法（非特許文献３）が知られている。
以下、図５を用いて、ＳＯＩ(Silicon on Insulator)基板を用いる場合における上記方法の概要を説明する。
（１）図５（Ａ）、（Ｂ）に示すように、シリコン基板１の上に形成された熱酸化シリコン酸化膜２の上のシリコン層を、リソグラフィ技術を用いて加工し、シリコン細線光導波路３を形成する。
（２）図５（Ｃ）、（Ｄ）に示すように、プラズマＣＶＤ法によりシリコン酸化膜４でカバーする。
（３）図５（Ｅ）、（Ｆ）に示すように、シリコン細線光導波路の両側の、プラズマＣＶＤで形成されたシリコン酸化膜４と熱酸化で形成されたシリコン酸化膜２を、ドライエッチングにより垂直に除去する。ただし、シリコン細線光導波路の両脇はシリコン酸化膜２、４が残る構造となるようにする。
（４）図５（Ｇ）に示すように、熱酸化で形成されたシリコン酸化膜の下部のシリコン基板１を、等方的なドライエッチングにより除去する。その結果、シリコン細線光導波路の上下をプラズマＣＶＤで形成されたシリコン酸化膜４と熱酸化で形成されたシリコン酸化膜２で挟み込んだ片持ち梁構造が形成される。
この片持ち梁構造は、上下のシリコン酸化膜の内部の残留応力が成膜方法の相違に起因して異なるために、上方に反った構造をとる。
（５）図５（Ｈ）に示すように、上記構造を４００℃から８００℃の高温で加熱処理することにより、上下のシリコン酸化膜の残留応力の差を拡大させて湾曲量を増大させ、結果的に上下のシリコン酸化膜に挟まれたシリコン細線光導波路を上方に立体的に湾曲させることにより、湾曲したシリコン細線光導波路の末端部５が得られる。加熱温度が高いほど、末端部５の湾曲量が大きい。
以下、図５を用いて、ＳＯＩ(Silicon on Insulator)基板を用いる場合における上記方法の概要を説明する。
（１）図５（Ａ）、（Ｂ）に示すように、シリコン基板１の上に形成された熱酸化シリコン酸化膜２の上のシリコン層を、リソグラフィ技術を用いて加工し、シリコン細線光導波路３を形成する。
（２）図５（Ｃ）、（Ｄ）に示すように、プラズマＣＶＤ法によりシリコン酸化膜４でカバーする。
（３）図５（Ｅ）、（Ｆ）に示すように、シリコン細線光導波路の両側の、プラズマＣＶＤで形成されたシリコン酸化膜４と熱酸化で形成されたシリコン酸化膜２を、ドライエッチングにより垂直に除去する。ただし、シリコン細線光導波路の両脇はシリコン酸化膜２、４が残る構造となるようにする。
（４）図５（Ｇ）に示すように、熱酸化で形成されたシリコン酸化膜の下部のシリコン基板１を、等方的なドライエッチングにより除去する。その結果、シリコン細線光導波路の上下をプラズマＣＶＤで形成されたシリコン酸化膜４と熱酸化で形成されたシリコン酸化膜２で挟み込んだ片持ち梁構造が形成される。
この片持ち梁構造は、上下のシリコン酸化膜の内部の残留応力が成膜方法の相違に起因して異なるために、上方に反った構造をとる。
（５）図５（Ｈ）に示すように、上記構造を４００℃から８００℃の高温で加熱処理することにより、上下のシリコン酸化膜の残留応力の差を拡大させて湾曲量を増大させ、結果的に上下のシリコン酸化膜に挟まれたシリコン細線光導波路を上方に立体的に湾曲させることにより、湾曲したシリコン細線光導波路の末端部５が得られる。加熱温度が高いほど、末端部５の湾曲量が大きい。
上記のように、シリコン細線光導波路自体を上方に立体的に湾曲させる方法は、シリコン細線光導波路の形成面内と異なる方向に光を結合させる方法として優れている。
しかし、シリコン細線光導波路の上部にプラズマＣＶＤでシリコン酸化膜を形成し、シリコン細線光導波路の下地の熱酸化で形成されたシリコン酸化膜との残留応力の差を利用して自発的に湾曲させる方法には次のような問題点がある。
（１）シリコン細線光導波路の上下をプラズマＣＶＤで形成したシリコン酸化膜及び熱酸化シリコン酸化膜で挟み込んだ片持ち梁構造をドライエッチングで形成する必要があり、厚いシリコン酸化膜を深堀りした後に、さらに片持ち梁構造の酸化膜の下のシリコン基板の上部をくり抜くという複雑な加工プロセスが必要である。
（２）残留応力の差を利用するという原理に基づくため、湾曲曲率が片持ち梁構造全域で一定となり、湾曲曲率を局所的に変化させることは困難である。
（３）湾曲部の先端を任意の方位に向けるためには、片持ち梁の長さや上下の酸化膜層の厚さ及び加熱温度等を厳密に制御する必要があり、高い加工精度が要求される。
（４）上下の酸化膜の残留応力差を利用するため、上下の酸化膜を同じ成膜方法で形成した場合には湾曲させるのが困難である。
（５）大きな湾曲量を得るためには高温加熱プロセスが必要であり、金属配線を施した基板上に形成された光回路や、能動光素子を駆動するための金属配線を同一基板上に含む光回路のように、構成要素が高温処理で破壊されてしまう光回路への適用が不可能である。また、プロセスコストの増大を伴う。
しかし、シリコン細線光導波路の上部にプラズマＣＶＤでシリコン酸化膜を形成し、シリコン細線光導波路の下地の熱酸化で形成されたシリコン酸化膜との残留応力の差を利用して自発的に湾曲させる方法には次のような問題点がある。
（１）シリコン細線光導波路の上下をプラズマＣＶＤで形成したシリコン酸化膜及び熱酸化シリコン酸化膜で挟み込んだ片持ち梁構造をドライエッチングで形成する必要があり、厚いシリコン酸化膜を深堀りした後に、さらに片持ち梁構造の酸化膜の下のシリコン基板の上部をくり抜くという複雑な加工プロセスが必要である。
（２）残留応力の差を利用するという原理に基づくため、湾曲曲率が片持ち梁構造全域で一定となり、湾曲曲率を局所的に変化させることは困難である。
（３）湾曲部の先端を任意の方位に向けるためには、片持ち梁の長さや上下の酸化膜層の厚さ及び加熱温度等を厳密に制御する必要があり、高い加工精度が要求される。
（４）上下の酸化膜の残留応力差を利用するため、上下の酸化膜を同じ成膜方法で形成した場合には湾曲させるのが困難である。
（５）大きな湾曲量を得るためには高温加熱プロセスが必要であり、金属配線を施した基板上に形成された光回路や、能動光素子を駆動するための金属配線を同一基板上に含む光回路のように、構成要素が高温処理で破壊されてしまう光回路への適用が不可能である。また、プロセスコストの増大を伴う。
Ｄ． Ｔａｉｌｌａｅｒｔ， ｅｔ ａｌ．，"Ａｎ ｏｕｔ−ｏｆｐｌａｎｅ ｇｒａｔｉｎｇ ｃｏｕｐｌｅｒ ｆｏｒ ｅｆｆｉｃｉｅｎｔ ｂｕｔｔ−ｃｏｕｐｌｉｎｇ ｂｅｔｗｅｅｎ ｃｏｍｐａｃｔ ｐｌａｎａｒ ｗａｖｅｇｕｉｄｅｓ ａｎｄ ｓｉｎｇｌｅ−ｍｏｄｅ ｆｉｂｅｒｓ，"ＩＥＥＥ Ｊ．Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．３８，ｐｐ．９４９−９５５，２００２．
Ｄ． Ｔａｉｌｌａｅｒｔ， ｅｔ ａｌ．，"Ｇｒａｔｉｎｇ ｃｏｕｐｌｅｒｓ ｆｏｒ ｃｏｕｐｌｉｎｇ ｂｅｔｗｅｅｎ ｏｐｔｉｃａｌ ｆｉｂｅｒｓ ａｎｄ ｎａｎｏｐｈｏｔｏｎｉｃ ｗａｖｅｇｕｉｄｅｓ，"Ｊａｐａｎｅｓｅ Ｊ．Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．４５，ｐｐ．６０７１−６０７７，２００６．
Ｘ．Ｚｈｅｎｇ他，"Ｏｐｔｉｃａｌ ｐｒｏｘｉｍｉｔｙ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｕｓｉｎｇ ｒｅｆｌｅｃｔｉｖｅ ｍｉｒｒｏｒｓ"，Ｏｐｔ．Ｅｘｐｒｅｓｓ，ｖｏｌ．１６，ｐ．１５０５２，２００８.
Ｐ．Ｓｕｎ ａｎｄ Ｒ．Ｍ．Ｒｅａｎｏ，"Ｃａｎｔｉｌｅｖｅｒ ｃｏｕｐｌｅｒｓ ｆｏｒ ｉｎｔｒａ−ｃｈｉｐ ｃｏｕｐｌｉｎｇ ｔｏ ｓｉｌｉｃｏｎ ｐｈｏｔｏｎｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ"，Ｏｐｔ．Ｅｘｐｒｅｓｓ，ｖｏｌ．１７，ｐｐ．４５６５−４５７４，２００９．
Ｐ．Ｓｕｎ ａｎｄ Ｒ．Ｍ．Ｒｅａｎｏ，"Ｖｅｒｔｉｃａｌ ｃｈｉｐ−ｔｏ−ｃｈｉｐ ｃｏｕｐｌｉｎｇ ｕｓｉｎｇ ｓｉｌｉｃｏｎ ｓｔｒｉｐ ｗａｖｅｇｕｉｄｅ ｃａｎｔｉｌｅｖｅｒ ｃｏｕｐｌｅｒｓ"，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＣＬＥＯ，ＣＴｈＺ３，２０１１．
本発明は、上記（１）〜（５）の問題点を解決し、シリコン細線光導波路の上下を酸化膜等で挟み込むことを必要とすることなく、セルフアライメント的に、あらかじめ製造された光回路のうちシリコン細線光導波路の末端部を、上方に立体的に湾曲させる加工方法を提供することを課題とする。
上記課題を解決するための手段は次のとおりである。
（１）支持層を介して複数のシリコン細線光導波路が形成された光回路基板を用意するステップと、シリコン細線光導波路のうち末端部を有する所望のシリコン細線光導波路に対して、該シリコン細線光導波路の末端部及びこれに隣接する部位の下の支持層を除去するステップと、該シリコン細線光導波路の末端部及びこれに隣接する部位に対して特定の方向からイオンを打ち込むことにより、該特定の方向にセルフアライメント的にシリコン細線光導波路の末端部及びこれに隣接する部位を湾曲させるステップとを備えたシリコン細線光導波路の加工方法。
（２）支持層を介して複数のシリコン細線光導波路が形成された光回路基板を用意するステップと、シリコン細線光導波路のうち末端部を有する所望のシリコン細線光導波路に対して、該シリコン細線光導波路の末端部及びこれに隣接する部位の下の支持層を除去するステップと、該シリコン細線光導波路の末端部及びこれに隣接する部位に対して特定の方向からイオンを打ち込むことにより、該特定の方向にセルフアライメント的にシリコン細線光導波路の末端部及びこれに隣接する部位を湾曲させるステップと、湾曲された該シリコン細線光導波路の末端部が埋設されるように、該光回路基板上に低屈折率材料層を形成するステップとを備えたシリコン細線光導波路の加工方法。
（３）湾曲した上記末端部に光デバイスを設置する工程をさらに備えた（１）又は（２）に記載のシリコン細線光導波路の加工方法。
（４）上記光デバイスは、光ファイバーであることを特徴とする（３）に記載のシリコン細線光導波路の加工方法。
（５）上記光デバイスは、フォトディテクターであることを特徴とする（３）に記載のシリコン細線光導波路の加工方法。
（６）上記イオンは、Ｓｉイオンであることを特徴とする（１）ないし（５）のいずれかに記載のシリコン細線光導波路の加工方法。
（７）上記シリコン細線光導波路の厚さを２００〜２２０ｎｍとし、６０ｋｅＶ〜１００ｋｅＶの加速電圧でＳｉイオンを打ち込むことを特徴とする（１）ないし（５）のいずれかに記載のシリコン細線光導波路の加工方法。
（１）支持層を介して複数のシリコン細線光導波路が形成された光回路基板を用意するステップと、シリコン細線光導波路のうち末端部を有する所望のシリコン細線光導波路に対して、該シリコン細線光導波路の末端部及びこれに隣接する部位の下の支持層を除去するステップと、該シリコン細線光導波路の末端部及びこれに隣接する部位に対して特定の方向からイオンを打ち込むことにより、該特定の方向にセルフアライメント的にシリコン細線光導波路の末端部及びこれに隣接する部位を湾曲させるステップとを備えたシリコン細線光導波路の加工方法。
（２）支持層を介して複数のシリコン細線光導波路が形成された光回路基板を用意するステップと、シリコン細線光導波路のうち末端部を有する所望のシリコン細線光導波路に対して、該シリコン細線光導波路の末端部及びこれに隣接する部位の下の支持層を除去するステップと、該シリコン細線光導波路の末端部及びこれに隣接する部位に対して特定の方向からイオンを打ち込むことにより、該特定の方向にセルフアライメント的にシリコン細線光導波路の末端部及びこれに隣接する部位を湾曲させるステップと、湾曲された該シリコン細線光導波路の末端部が埋設されるように、該光回路基板上に低屈折率材料層を形成するステップとを備えたシリコン細線光導波路の加工方法。
（３）湾曲した上記末端部に光デバイスを設置する工程をさらに備えた（１）又は（２）に記載のシリコン細線光導波路の加工方法。
（４）上記光デバイスは、光ファイバーであることを特徴とする（３）に記載のシリコン細線光導波路の加工方法。
（５）上記光デバイスは、フォトディテクターであることを特徴とする（３）に記載のシリコン細線光導波路の加工方法。
（６）上記イオンは、Ｓｉイオンであることを特徴とする（１）ないし（５）のいずれかに記載のシリコン細線光導波路の加工方法。
（７）上記シリコン細線光導波路の厚さを２００〜２２０ｎｍとし、６０ｋｅＶ〜１００ｋｅＶの加速電圧でＳｉイオンを打ち込むことを特徴とする（１）ないし（５）のいずれかに記載のシリコン細線光導波路の加工方法。
本発明では、シリコン細線光導波路の上下を酸化膜で挟み込む従来の加工方法と比べて次のような利点を有する。
（１）シリコン細線自体の内部ひずみ応力を利用しているため、上下の酸化膜が不要である。
（２）イオンビームの打ち込み方向や照射量を調節することにより、湾曲曲率を調節できる。
（３）曲率半径５μｍ以下の急峻な湾曲も可能である。したがって、素子を小型化できる。
（４）イオン打ち込み方向にセルフアライメント的に湾曲先端部を伸長させることができる。
（５）低温プロセスで加工可能であり、高温処理で破壊されてしまう光回路への適用が可能となる。
（１）シリコン細線自体の内部ひずみ応力を利用しているため、上下の酸化膜が不要である。
（２）イオンビームの打ち込み方向や照射量を調節することにより、湾曲曲率を調節できる。
（３）曲率半径５μｍ以下の急峻な湾曲も可能である。したがって、素子を小型化できる。
（４）イオン打ち込み方向にセルフアライメント的に湾曲先端部を伸長させることができる。
（５）低温プロセスで加工可能であり、高温処理で破壊されてしまう光回路への適用が可能となる。
（本発明の着想）
本発明の発明者らは、上述の課題を解決する新しい湾曲構造の形成方法として、シリコン細線光導波路に外部よりイオンビームを打ち込む方法が有効であると着想するに至ったものである。
具体的には、片持ち梁構造を有するシリコン細線光導波路構造の外部の特定の方位からイオンビームを打ち込むことにより、細線構造自体の内部に応力を発生させて湾曲させることを主要な特徴とする発明である。イオンビームの打ち込み工程は、シリコンＣＭＯＳＬＳＩの製造で広く利用されているプロセス技術であり、量産性の高い製造方法が実現できる。
本発明の発明者らは、上述の課題を解決する新しい湾曲構造の形成方法として、シリコン細線光導波路に外部よりイオンビームを打ち込む方法が有効であると着想するに至ったものである。
具体的には、片持ち梁構造を有するシリコン細線光導波路構造の外部の特定の方位からイオンビームを打ち込むことにより、細線構造自体の内部に応力を発生させて湾曲させることを主要な特徴とする発明である。イオンビームの打ち込み工程は、シリコンＣＭＯＳＬＳＩの製造で広く利用されているプロセス技術であり、量産性の高い製造方法が実現できる。
（本発明の実施形態）
以下、図１（Ａ）〜（Ｇ）を用いて、本発明に係るシリコン細線光導波路の加工方法を詳細に説明する。
（１）図１（Ａ）、（Ｂ）に示すように、光回路基板であるシリコン基板１１の上に形成され支持層１２となるシリコン酸化膜の上のシリコン層を、リソグラフィ技術を用いて加工し、シリコン細線光導波路１３を形成する。
（２）次に、図１（Ｃ）に示すように、ウェットエッチングやドライエッチングによりシリコン細線光導波路の下部のシリコン酸化膜等からなる支持層１２の一部を除去することにより形成されたシリコン細線光導波路１３の一端が、光導波路を形成する平面端から片持ち梁状に自由空間中に伸長している構造を形成する。
以下、図１（Ａ）〜（Ｇ）を用いて、本発明に係るシリコン細線光導波路の加工方法を詳細に説明する。
（１）図１（Ａ）、（Ｂ）に示すように、光回路基板であるシリコン基板１１の上に形成され支持層１２となるシリコン酸化膜の上のシリコン層を、リソグラフィ技術を用いて加工し、シリコン細線光導波路１３を形成する。
（２）次に、図１（Ｃ）に示すように、ウェットエッチングやドライエッチングによりシリコン細線光導波路の下部のシリコン酸化膜等からなる支持層１２の一部を除去することにより形成されたシリコン細線光導波路１３の一端が、光導波路を形成する平面端から片持ち梁状に自由空間中に伸長している構造を形成する。
（３）次に、片持ち梁構造を形成したシリコン基板１１に、図１（Ｄ）に示すように基板上方の特定の方位よりイオンビームを照射し、図１（Ｅ）に示すように、片持ち梁構造を上方向に湾曲させる。適切なイオンビームの照射条件（イオン種・加速電圧・ドーズ）を選択することにより、過剰に湾曲することなく、イオン打ち込み方向にセルフアライメント的に湾曲したシリコン細線光導波路の末端部１４を伸長させることができる。また、イオン打ち込み方向に伸長する前の段階で照射を停止すれば、湾曲の程度を小さくすることもできる。
ここで、イオンビームのイオン種としては、原理的にはシリコン細線光導波路を湾曲できるものはすべて利用できるが、好ましくはシリコンイオン・リンイオン・ホウ素イオン・ヒ素イオンがあげられる。
特に、シリコンイオンは、通常ＣＭＯＳプロセスでは用いられないが、細線光導波路の材料と同一の元素種であるシリコンイオンを打ち込むため、導波路材料自体の変質を抑制できるという利点がある。
また、リンイオン・ホウ素イオン・ヒ素イオンは、ＣＭＯＳプロセスのイオン打ち込みに多用されており、既存ＣＭＯＳプロセスとの親和性が良い。
特に、シリコンイオンは、通常ＣＭＯＳプロセスでは用いられないが、細線光導波路の材料と同一の元素種であるシリコンイオンを打ち込むため、導波路材料自体の変質を抑制できるという利点がある。
また、リンイオン・ホウ素イオン・ヒ素イオンは、ＣＭＯＳプロセスのイオン打ち込みに多用されており、既存ＣＭＯＳプロセスとの親和性が良い。
イオンビームの加速電圧は、シリコン細線光導波路の厚さ及び使用するイオン種に応じて適切な値を選択する。イオンビーム照射により片持ち梁構造を上方向に湾曲させるためには、シリコン細線光導波路の厚みに対して、表面から５０％の深さよりも浅い領域において、照射イオンと光導波路を構成する原子との衝突現象が生じる条件になるように加速電圧を調整すればよい。
イオンビームが照射された領域では、一瞬原子密度が低くなり、照射領域と非照射領域との間で、原子密度の疎密の差が生じ、疎の領域が縮み、密の領域が伸びる事により、疎密の差を均一にする力が、湾曲するための力になる。ゆえに、シリコン細線光導波路の表面側が疎に、裏面側が密になる加速電圧条件を選択してイオン照射を施すと、上方向に湾曲する。
イオンビームが照射された領域では、一瞬原子密度が低くなり、照射領域と非照射領域との間で、原子密度の疎密の差が生じ、疎の領域が縮み、密の領域が伸びる事により、疎密の差を均一にする力が、湾曲するための力になる。ゆえに、シリコン細線光導波路の表面側が疎に、裏面側が密になる加速電圧条件を選択してイオン照射を施すと、上方向に湾曲する。
例えば、厚さ１５０ｎｍ〜２５０ｎｍのシリコン細線光導波路を、シリコンイオンを使って湾曲させる場合の最適な加速エネルギーの上限は、８０ｋｅＶ〜１３０ｋｅＶであることが望ましい。８０ｋｅＶ〜１３０ｋｅＶ以上の加速電圧でシリコンイオンを照射すると、表面から５０％よりも深い領域にまで衝突現象が生じるため、上方向に曲げようとする応力と、下方向に曲げようとする応力が拮抗し、結果として上方向に曲げることが不可能となるためである。
一方、シリコンイオンの加速電圧が３０ｋｅＶ〜５０ｋｅＶ以下の場合は、表面の僅かな領域でしか、上方向に曲げる力を生じさせることが出来ないため、非常に多くのドーズで照射しない限り、大きく上方向に曲げることは困難となる。
さらに、厚さ２００ｎｍ〜２２０ｎｍのシリコン細線光導波路を、シリコンイオンを使って湾曲させる場合の最適な加速エネルギーの上限は、１００ｋｅＶ〜１１０ｋｅＶであることが望ましい。１００ｋｅＶ〜１１０ｋｅＶ以上の加速電圧でシリコンイオンを照射すると、上記と同様の理由から、上方向に曲げようとする応力と、下方向に曲げようとする応力が拮抗し、結果として上方向に曲げることが不可能となるためである。また、最適な加速電圧の下限は４０ｋｅＶ〜４５ｋｅＶとなる。上記同様の理由から、非常に多くのドーズで照射しない限り、大きく上方向に曲げることは困難となるためである。
一方、シリコンイオンの加速電圧が３０ｋｅＶ〜５０ｋｅＶ以下の場合は、表面の僅かな領域でしか、上方向に曲げる力を生じさせることが出来ないため、非常に多くのドーズで照射しない限り、大きく上方向に曲げることは困難となる。
さらに、厚さ２００ｎｍ〜２２０ｎｍのシリコン細線光導波路を、シリコンイオンを使って湾曲させる場合の最適な加速エネルギーの上限は、１００ｋｅＶ〜１１０ｋｅＶであることが望ましい。１００ｋｅＶ〜１１０ｋｅＶ以上の加速電圧でシリコンイオンを照射すると、上記と同様の理由から、上方向に曲げようとする応力と、下方向に曲げようとする応力が拮抗し、結果として上方向に曲げることが不可能となるためである。また、最適な加速電圧の下限は４０ｋｅＶ〜４５ｋｅＶとなる。上記同様の理由から、非常に多くのドーズで照射しない限り、大きく上方向に曲げることは困難となるためである。
したがって、３０ｋｅＶ〜１３０ｋｅＶの間に、最も効率よく、すなわち最も少ないドーズで所望の湾曲構造を得ることの出来る条件が存在する。発明者らの行った実験においては、厚さ２００ｎｍのシリコン細線光導波路に対し４０ｋｅＶ〜１００ｋｅＶの間の加速電圧、さらに望ましくは６０ｋｅＶ〜９０ｋｅＶの間の加速電圧、なかでも８０ｋｅＶ前後が最適の値であった。また、厚さ２２０ｎｍのシリコン細線導波路に対しては４０ｋｅＶ〜１１０ｋｅＶの間の加速電圧、望ましくは６０ｋｅＶ〜１００ｋｅＶの間の加速電圧、なかでも９０ｋｅＶ前後が最適の値である。
ただし、最適な加速電圧は、イオンと原子の衝突現象が起きる領域が、光導波路の深さ方向に対してとる分布形状により決定されるものであるため、光導波路を構成している膜の密度にも依存するパラ-メータであり、光導波路を構成する膜の成膜条件により変化するものである。
ただし、最適な加速電圧は、イオンと原子の衝突現象が起きる領域が、光導波路の深さ方向に対してとる分布形状により決定されるものであるため、光導波路を構成している膜の密度にも依存するパラ-メータであり、光導波路を構成する膜の成膜条件により変化するものである。
イオンビームのドーズ（単位面積当たりに照射するイオン数）は、主に上方向に湾曲させたいシリコン細線光導波路の長さに依存したパラ-メータであり、シリコン細線光導波路の幅にはほとんど依存しない。シリコン細線光導波路の先端が基板に対して真上を向く構造を所望の湾曲構造とするならば、シリコン細線光導波路が長いほど、必要なドーズは少なくてよく、短いほどドーズは多くが必要となる。
ただし、所望の形状を得るためのドーズを決定するためには、まず最も効率よく湾曲するための加速電圧を決定する必要もある。後述の実施例に示すように、発明者らの実験においては、最適なドーズは１０１５ｃｍ−２オーダーである。
ここに示した加速電圧とドーズは一例であって、適切な加速電圧とドーズは導波路の厚さに合わせて調節できる。
ただし、所望の形状を得るためのドーズを決定するためには、まず最も効率よく湾曲するための加速電圧を決定する必要もある。後述の実施例に示すように、発明者らの実験においては、最適なドーズは１０１５ｃｍ−２オーダーである。
ここに示した加速電圧とドーズは一例であって、適切な加速電圧とドーズは導波路の厚さに合わせて調節できる。
（４）図１（Ｅ）に示すような湾曲した状態のままでは湾曲部分は外部からの衝撃等により破損しやすく、また他の光デバイスを実装するのは容易でないため、図１（Ｆ）に示すように、湾曲したシリコン細線光導波路の末端部１４を含むシリコン細線光導波路の周囲を樹脂やガラス等の低屈折率材料層１５で埋め込んで、保護補強してもよい。
（５）さらに、図１（Ｇ）に示すように、樹脂やガラス等の低屈折率材料層１５を埋め込んだ後に、シリコン細線光導波路の湾曲伸長方向にフォトディテクター、光ファイバー等の光デバイス１６を設置することにより、シリコン細線光導波路と光デバイスの間で光信号を結合させることができる。
（５）さらに、図１（Ｇ）に示すように、樹脂やガラス等の低屈折率材料層１５を埋め込んだ後に、シリコン細線光導波路の湾曲伸長方向にフォトディテクター、光ファイバー等の光デバイス１６を設置することにより、シリコン細線光導波路と光デバイスの間で光信号を結合させることができる。
光デバイス１６がフォトディテクターの場合には、シリコン細線光導波路から出力された光を光受光器が受光することができ、また、光デバイスが半導体レーザーのような光源デバイスの場合には、光源デバイスから出力された光をシリコン細線光導波路に入力することができる。
光デバイス１６が光ファイバーの場合には、光ファイバー側から出力された光をシリコン細線光導波路に入力したり、逆にシリコン細線光導波路から出力された光を光ファイバーに入力したりすることができる。
光デバイス１６が光ファイバーの場合には、光ファイバー側から出力された光をシリコン細線光導波路に入力したり、逆にシリコン細線光導波路から出力された光を光ファイバーに入力したりすることができる。
本発明において細線光導波路のコア構造に使用するシリコン材料は、結晶シリコンに限らずアモルファスシリコンでもよい。アモルファスシリコンの場合、材料の吸収損失を低減化するために、水素化アモルファスシリコンが望ましいが、シリコン元素以外に炭素、ゲルマニウム等を添加した材料でもよい。
（実施例１）
まず、図１（Ａ）、（Ｂ)に示すように、厚さ３μｍの熱酸化シリコン酸化膜の上に、厚さ２２０ｎｍ、幅４００ｎｍ〜１０００ｎｍの結晶シリコンよりなるシリコン細線光導波路を、ｉ線ステッパを用いたフォトリソグラフィ及びドライエッチングにより形成した。続いて、フォトレジストを塗布し、シリコン細線光導波路の末端部が露出するように設計したフォトマスクを用いてフォトレジストを露光現像した。
続いて、緩衝フッ酸溶液を用いてフォトレジストが残存していない部分をウェットエッチングし、図１（Ｃ）に示すように、シリコン細線光導波路の末端部の下側が除去された片持ち梁構造を形成した。
まず、図１（Ａ）、（Ｂ)に示すように、厚さ３μｍの熱酸化シリコン酸化膜の上に、厚さ２２０ｎｍ、幅４００ｎｍ〜１０００ｎｍの結晶シリコンよりなるシリコン細線光導波路を、ｉ線ステッパを用いたフォトリソグラフィ及びドライエッチングにより形成した。続いて、フォトレジストを塗布し、シリコン細線光導波路の末端部が露出するように設計したフォトマスクを用いてフォトレジストを露光現像した。
続いて、緩衝フッ酸溶液を用いてフォトレジストが残存していない部分をウェットエッチングし、図１（Ｃ）に示すように、シリコン細線光導波路の末端部の下側が除去された片持ち梁構造を形成した。
続いて、基板と垂直な上方方向より、イオンビーム打ち込み装置により、シリコンイオンを加速電圧８０ｋｅＶ、４×１０１５ｃｍ−２の条件で照射した。
図２に、シリコイオン照射後の構造を走査型電子顕微鏡で観察した写真を示す。図１（Ｅ）に示すように、シリコン細線光導波路の末端部が上方に湾曲しているのが確認された。
図２に、シリコイオン照射後の構造を走査型電子顕微鏡で観察した写真を示す。図１（Ｅ）に示すように、シリコン細線光導波路の末端部が上方に湾曲しているのが確認された。
（実施例２）
まず、図１（Ａ）、（Ｂ)に示すように、厚さ２μｍの熱酸化シリコン酸化膜の上に、厚さ２２０ｎｍ、幅４００ｎｍ〜１０００ｎｍの水素化アモルファスシリコンよりなるシリコン細線光導波路を、ｉ線ステッパを用いたフォトリソグラフィ及びドライエッチングにより形成した。
まず、図１（Ａ）、（Ｂ)に示すように、厚さ２μｍの熱酸化シリコン酸化膜の上に、厚さ２２０ｎｍ、幅４００ｎｍ〜１０００ｎｍの水素化アモルファスシリコンよりなるシリコン細線光導波路を、ｉ線ステッパを用いたフォトリソグラフィ及びドライエッチングにより形成した。
続いて、フォトレジストを塗布し、シリコン細線光導波路の末端部が露出するように設計したフォトマスクを用いてフォトレジストを露光現像した。続いて、緩衝フッ酸溶液を用いてフォトレジストが残存していない部分をウェットエッチングし、図１（Ｃ）に示すように、シリコン細線光導波路の末端部の下側が除去された片持ち梁構造を形成した。
続いて、基板と垂直な上方方向より、イオンビーム打ち込み装置により、シリコンイオンを加速電圧８０ｋｅＶ、３×１０１５ｃｍ−２の条件で照射した。
図３に、シリコンイオン照射後の構造を走査型電子顕微鏡で観察した写真を示す。図１（Ｅ）に示すように、シリコン細線光導波路の末端部が上方に湾曲しているのが確認された。
図３に、シリコンイオン照射後の構造を走査型電子顕微鏡で観察した写真を示す。図１（Ｅ）に示すように、シリコン細線光導波路の末端部が上方に湾曲しているのが確認された。
１ シリコン基板
２ 熱酸化シリコン酸化膜
３ シリコン細線光導波路
４ ＣＶＤシリコン酸化膜
５ 湾曲したシリコン細線光導波路の末端部
１１ シリコン基板
１２ 支持層
１３ シリコン細線光導波路
１４ 湾曲したシリコン細線光導波路の末端部
１５ 低屈折率材料層
１６ 光デバイス
２ 熱酸化シリコン酸化膜
３ シリコン細線光導波路
４ ＣＶＤシリコン酸化膜
５ 湾曲したシリコン細線光導波路の末端部
１１ シリコン基板
１２ 支持層
１３ シリコン細線光導波路
１４ 湾曲したシリコン細線光導波路の末端部
１５ 低屈折率材料層
１６ 光デバイス
Claims (7)
- 支持層を介して複数のシリコン細線光導波路が形成された光回路基板を用意するステップと、シリコン細線光導波路のうち末端部を有する所望のシリコン細線光導波路に対して、該シリコン細線光導波路の末端部及びこれに隣接する部位の下の支持層を除去するステップと、該シリコン細線光導波路の末端部及びこれに隣接する部位に対して特定の方向からイオンを打ち込むことにより、該特定の方向にセルフアライメント的にシリコン細線光導波路の末端部及びこれに隣接する部位を湾曲させるステップとを備えたシリコン細線光導波路の加工方法。
- 支持層を介して複数のシリコン細線光導波路が形成された光回路基板を用意するステップと、シリコン細線光導波路のうち末端部を有する所望のシリコン細線光導波路に対して、該シリコン細線光導波路の末端部及びこれに隣接する部位の下の支持層を除去するステップと、該シリコン細線光導波路の末端部及びこれに隣接する部位に対して特定の方向からイオンを打ち込むことにより、該特定の方向にセルフアライメント的にシリコン細線光導波路の末端部及びこれに隣接する部位を湾曲させるステップと、湾曲された該シリコン細線光導波路の末端部が埋設されるように、該光回路基板上に低屈折率材料層を形成するステップとを備えたシリコン細線光導波路の加工方法。
- 湾曲した上記末端部に光デバイスを設置する工程をさらに備えた請求項１又は２に記載のシリコン細線光導波路の加工方法。
- 上記光デバイスは、光ファイバーであることを特徴とする請求項３に記載のシリコン細線光導波路の加工方法。
- 上記光デバイスは、フォトディテクターであることを特徴とする請求項３に記載のシリコン細線光導波路の加工方法。
- 上記イオンは、Ｓｉイオンであることを特徴とする請求項１ないし請求項５のいずれか１項に記載のシリコン細線光導波路の加工方法。
- 上記シリコン細線光導波路の厚さを２００〜２２０ｎｍとし、６０ｋｅＶ〜１００ｋｅＶの加速電圧でＳｉイオンを打ち込むことを特徴とする請求項１ないし請求項５のいずれか１項に記載のシリコン細線光導波路の加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012041314A JP5794574B2 (ja) | 2012-02-28 | 2012-02-28 | シリコン細線光導波路の加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012041314A JP5794574B2 (ja) | 2012-02-28 | 2012-02-28 | シリコン細線光導波路の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013178333A JP2013178333A (ja) | 2013-09-09 |
| JP5794574B2 true JP5794574B2 (ja) | 2015-10-14 |
Family
ID=49270033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012041314A Active JP5794574B2 (ja) | 2012-02-28 | 2012-02-28 | シリコン細線光導波路の加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5794574B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9442249B2 (en) | 2013-03-25 | 2016-09-13 | National Institute Of Advanced Industrial Science And Technology | Method for processing silicon-based wire optical waveguide |
| EP3764137A4 (en) | 2018-03-08 | 2021-11-24 | Kohoku Kogyo Co., Ltd. | FIBER OPTIC MODULE AND ITS MANUFACTURING PROCESS |
| JP2019219619A (ja) | 2018-06-22 | 2019-12-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2012
- 2012-02-28 JP JP2012041314A patent/JP5794574B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013178333A (ja) | 2013-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6132369B2 (ja) | シリコン系細線光導波路の加工方法 | |
| TWI483015B (zh) | 包含高效絕緣層上覆矽光柵耦合器之裝置及系統，以及其之製造方法 | |
| Chen et al. | Fabrication-tolerant waveguide chirped grating coupler for coupling to a perfectly vertical optical fiber | |
| US8494315B2 (en) | Photonic integrated circuit having a waveguide-grating coupler | |
| US8442368B1 (en) | Cantilever couplers for intra-chip coupling to photonic integrated circuits | |
| JP5259842B2 (ja) | 光素子 | |
| EP3296783A1 (en) | Integrated photonics waveguide grating coupler | |
| JP2010054943A (ja) | スポットサイズ変換器 | |
| US10802215B2 (en) | Optical waveguide, corresponding coupling arrangement, apparatus and method | |
| JP2005128419A (ja) | 光導波路構造およびその作製方法 | |
| CN112166355B (zh) | 具有扇出中介层的绝热耦合光子系统 | |
| JP2004184986A (ja) | 光学素子およびその製造方法 | |
| JP5794574B2 (ja) | シリコン細線光導波路の加工方法 | |
| Pearson et al. | Arrayed waveguide grating demultiplexers in silicon-on-insulator | |
| JP5750732B2 (ja) | シリコン先鋭構造及びその作製方法、並びにスポットサイズ変換器、無反射終端 | |
| Yoshida et al. | Elephant coupler: vertically curved Si waveguide with wide and flat wavelength window insensitive to coupling angle | |
| JP4195992B2 (ja) | スポットサイズ変換器の製造方法 | |
| Song et al. | Focusing grating couplers in unmodified 180-nm silicon-on-insulator CMOS | |
| Sanchis et al. | Experimental demonstration of high coupling efficiency between wide ridge waveguides and single-mode photonic crystal waveguides | |
| JP2004281972A (ja) | シリコン光集積回路 | |
| Tong Ph. D et al. | Silicon-on-insulator waveguides | |
| Yoshida et al. | Broadband and polarization insensitive surface optical coupler using vertically curved waveguides fabricated with ArF-immersion lithography | |
| CN112180502A (zh) | 硅基光耦合结构、硅基单片集成光器件及其制造方法 | |
| Atsumi et al. | High-performance surface optical coupler based on SiO 2-capped vertically curved Si waveguide | |
| Van Thourhout et al. | Functional silicon wire waveguides |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5794574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |