JP5789493B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5789493B2 JP5789493B2 JP2011255795A JP2011255795A JP5789493B2 JP 5789493 B2 JP5789493 B2 JP 5789493B2 JP 2011255795 A JP2011255795 A JP 2011255795A JP 2011255795 A JP2011255795 A JP 2011255795A JP 5789493 B2 JP5789493 B2 JP 5789493B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control device
- drive
- circuit
- interlock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、直流電力を交流電力に、あるいは交流電力を直流電力に変換する電力変換装置に係り、特に電源に直列接続された複数のスイッチング素子のアーム短絡防止機能を有する駆動制御装置を備えた電力変換装置に関する。 The present invention relates to a power conversion device that converts DC power into AC power or AC power into DC power, and particularly includes a drive control device that has an arm short-circuit prevention function for a plurality of switching elements connected in series to a power source. The present invention relates to a power conversion device.
直流電力を交流電力に、あるいは交流電力を直流電力に変換する手段として、スイッチング素子を用いた電力変換装置が家電品から鉄道車両まで幅広い分野で使用されている。
電力変換装置は、一般的には、直流電圧に対してスイッチング素子を２個直列に接続し、２個のスイッチング素子の間より負荷出力線を取り出すブリッジ構造をとり、さらにこのブリッジを複数組、たとえば三相インバータの場合は３組備えて構成されている。
通常、直流電圧の正極側と負荷出力線の間（上アーム）のスイッチング素子と、直流電圧の負極側と負荷出力線の間（下アーム）のスイッチング素子は排他的に動作するが、何らかのトラブルによって上・下アーム両方のスイッチング素子がオン状態（いわゆるアーム短絡）になった場合、膨大な短絡電流が上・下アーム両方のスイッチング素子に流れ、装置を破壊してしまう。このようなアーム短絡を防止するため、上・下アームのスイッチング素子を駆動する駆動制御装置間でインターロックを取る技術が知られている（特許文献１〜５参照）。
As means for converting DC power into AC power or AC power into DC power, power conversion devices using switching elements are used in a wide range of fields from home appliances to railway vehicles.
In general, the power conversion device has a bridge structure in which two switching elements are connected in series with respect to a DC voltage, and a load output line is taken out between the two switching elements. For example, in the case of a three-phase inverter, three sets are provided.
Normally, the switching element between the positive side of the DC voltage and the load output line (upper arm) and the switching element between the negative side of the DC voltage and the load output line (lower arm) operate exclusively, but there is some trouble When both the upper and lower arm switching elements are turned on (so-called arm short circuit), a huge short-circuit current flows to both the upper and lower arm switching elements, destroying the device. In order to prevent such an arm short circuit, a technique is known in which an interlock is taken between drive control devices that drive the switching elements of the upper and lower arms (see Patent Documents 1 to 5).
なお、特許文献１においては、上アームの駆動指令と下アームの駆動指令は排他的に動作して、上アームのみ、もしくは下アームのみが誤動作した場合には、アーム短絡が防止される技術が開示されている。
また、特許文献２においては、上アームの駆動指令と下アームの駆動指令は排他的に動作して、上アームのみ、もしくは下アームのみが誤動作した場合、さらには、上アームと下アームが同時にオンになった場合でも発振を防止し、かつアーム短絡を抑止することができる技術が開示されている。
また、特許文献３〜５には、前記したような電力変換装置に係る一般的な技術が開示されている。
また、特許文献６においては、スイッチング素子の導通状態を検出する手段を備え、さらに検出した導通状態を、絶縁手段を介して指令制御装置に伝える手段を備えて、駆動制御装置がスイッチング素子に与える駆動信号を検証する技術が開示されている。
In Patent Document 1, the upper arm drive command and the lower arm drive command operate exclusively, and when only the upper arm or only the lower arm malfunctions, there is a technique for preventing an arm short circuit. It is disclosed.
Further, in Patent Document 2, when the upper arm drive command and the lower arm drive command operate exclusively, and only the upper arm or only the lower arm malfunctions, the upper arm and the lower arm are simultaneously operated. A technique is disclosed that can prevent oscillation and suppress arm short-circuiting even when turned on.
Patent Documents 3 to 5 disclose general techniques related to the power conversion device as described above.
Further, in Patent Document 6, a device for detecting the conduction state of the switching element is provided, and further, a means for transmitting the detected conduction state to the command control device via the insulating means is provided, and the drive control device gives the switching element. A technique for verifying a drive signal is disclosed.
特許文献１においては、所定の故障例のアーム短絡が防止されるものの、上・下アームの駆動指令が同時にオンになった場合に、高周波で発振状態となることがあり、アーム短絡を抑止することはできずに装置を破壊してしまうという問題がある（詳細は後記する図１２〜図１４に示す参考回路１を参照）。
また、特許文献２においては、上・下アームの駆動指令が同時にオンになった場合でも、発振を防止かつアーム短絡を抑止することができるものの、後記する所定の故障例では、先にオンした健全側のアームまでオフして再度オンしてしまうことがあり、オフ時間が短ければ過電圧によりスイッチング素子が破壊されてしまう可能性があるという問題がある（詳細は後記する図１５〜図１７に示す参考回路２を参照）。
また、特許文献１、特許文献２、特許文献６に開示された技術を組み合わせた場合には、絶縁回路の故障により誤動作が頻発するようになった際に、上・下アーム間でインターロック信号をやり取りすることでアーム短絡は抑止され、スイッチング素子の導通状態は正常状態に保たれるが、絶縁回路の故障を検知できず、鉄芯に渦電流損失が発生し、磁性部品の鉄損が増加するという問題がある。
In Patent Document 1, although an arm short circuit in a predetermined failure example is prevented, when the upper and lower arm drive commands are simultaneously turned on, an oscillation state may occur at a high frequency, and the arm short circuit is suppressed. There is a problem that the device is destroyed without being able to do this (refer to the reference circuit 1 shown in FIGS. 12 to 14 described later for details).
In Patent Document 2, even when the upper and lower arm drive commands are turned on at the same time, oscillation can be prevented and arm short-circuiting can be suppressed. The arm on the sound side may be turned off and turned on again, and if the off time is short, there is a possibility that the switching element may be destroyed by overvoltage (details are shown in FIGS. 15 to 17 to be described later). (See Reference Circuit 2 shown).
Further, when the techniques disclosed in Patent Document 1, Patent Document 2, and Patent Document 6 are combined, an interlock signal is generated between the upper and lower arms when malfunctions frequently occur due to failure of the insulation circuit. The arm short-circuit is suppressed and the switching element conduction state is maintained in a normal state by exchanging, but the failure of the insulation circuit cannot be detected, eddy current loss occurs in the iron core, and the iron loss of the magnetic component There is a problem of increasing.
そこで、本発明はこのような問題点を解決するものであって、その目的は、指令制御装置の出力した駆動指令信号に関連する回路が誤動作した場合でもアーム短絡を抑止でき、かつ誤動作したことを検知する電力変換回路を提供することである。 Therefore, the present invention solves such a problem, and the purpose of the present invention is to prevent an arm short circuit even when a circuit related to a drive command signal output from the command control device malfunctions and to malfunction. It is providing the power converter circuit which detects this.
前記の目的を達成するために、各発明を以下のような構成にした。
すなわち、本発明の電力変換装置は、直流電圧源に直列接続された第１スイッチング素子と第２スイッチング素子と、前記第１スイッチング素子を駆動制御する第１駆動制御装置と、前記第２スイッチング素子を駆動制御する第２駆動制御装置と、前記第１駆動制御装置と前記第２駆動制御装置とに、それぞれ第１駆動指令信号と第２駆動指令信号とによって指令を与える指令制御装置とを含んでなる電力変換装置であって、前記第１駆動制御装置は、前記第２駆動制御装置の出力する第２インターロック信号の高周波成分を除去する第１フィルタ部と、前記指令制御装置の第１駆動指令信号と前記第１フィルタ部の出力する第１フィルタ出力信号とを演算して前記第１スイッチング素子を駆動するスイッチング素子駆動信号を出力する第１駆動部と、前記第１スイッチング素子の導通状態を判定する第１状態判定部と、前記第１駆動指令信号と前記第２インターロック信号の論理積と前記第１状態判定部の出力する第１導通状態判定信号の非論理和によって、第１インターロック信号を生成する第１インターロック信号生成部と、前記第１駆動指令信号と前記第１状態判定部の出力との排他的論理和によって、第１フィードバック信号を出力する第１フィードバック信号生成部と、第１絶縁部、第２絶縁部、第３絶縁部、第４絶縁部と、を備え、前記第２駆動制御装置は、前記第１駆動制御装置の出力する第１インターロック信号の高周波成分を除去する第２フィルタ部と、前記指令制御装置の第２駆動指令信号と前記第２フィルタ部の出力する第２フィルタ出力信号とを演算して前記第２スイッチング素子を駆動するスイッチング素子駆動信号を出力する第２駆動部と、前記第２スイッチング素子の導通状態を判定する第２状態判定部と、前記第２駆動指令信号と前記第１インターロック信号の論理積と前記第２状態判定部の出力する第２導通状態判定信号の非論理和によって、第２インターロック信号を生成する第２インターロック信号生成部と、前記第２駆動指令信号と前記第２状態判定部の出力との排他的論理和によって、第２フィードバック信号を出力する第２フィードバック信号生成部と、第５絶縁部、第６絶縁部、第７絶縁部、第８絶縁部と、を備え、前記第１駆動制御装置は、前記第１インターロック信号を前記第２駆動制御装置に供給し、前記第１フィードバック信号を前記指令制御装置に供給し、前記第２駆動制御装置は、前記第２インターロック信号を前記第１駆動制御装置に供給し、前記第２フィードバック信号を前記指令制御装置に供給し、前記指令制御装置が前記第１駆動制御装置および前記第２駆動制御装置との間で信号を授受する入出力信号、および前記第１駆動制御装置と前記第２駆動制御装置との間で信号を授受する入出力信号は光信号であり、前記第１絶縁部は前記指令制御装置の第１駆動指令信号を光信号から電気信号に変換し、前記第８絶縁部は前記指令制御装置の第２駆動指令信号を光信号から電気信号に変換し、前記第２絶縁部は前記第１フィードバック信号を電気信号から光信号に変換し、前記第７絶縁部は前記第２フィードバック信号を電気信号から光信号に変換し、前記第４絶縁部は前記第１インターロック信号を電気信号から光信号に変換し、前記第５絶縁部は前記第２インターロック信号を電気信号から光信号に変換し、前記第３絶縁部は前記第５絶縁部が変換した前記第２インターロック信号の光信号を電気信号に変換し、前記第６絶縁部は前記第４絶縁部が変換した前記第１インターロック信号の光信号を電気信号に変換することを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
In order to achieve the above object, each invention is configured as follows.
That is, the power conversion device according to the present invention includes a first switching element and a second switching element connected in series to a DC voltage source, a first drive control device that controls driving of the first switching element, and the second switching element. And a command control device that gives commands to the first drive control device and the second drive control device by a first drive command signal and a second drive command signal, respectively. The first drive control device includes: a first filter unit that removes a high-frequency component of a second interlock signal output from the second drive control device; and a first of the command control device. the outputs of the first switching element driving signal and calculates a filter output signal to drive the first switching element for outputting drive command signal and of the first filter section 1 And the dynamic portion, the first state judgment section judges the conduction state of the first switching element, a first output from the logical product between the first state judgment section of the first driving command signal and the second interlock signal By a non-logical sum of the conduction state determination signal, a first interlock signal generation unit that generates a first interlock signal, and an exclusive OR of the first drive command signal and the output of the first state determination unit, a first feedback signal generator outputting a first feedback signal, the first insulating portion, a second insulating section, a third insulating section, and a fourth insulating portion, wherein the second drive control device, the first A second filter unit for removing a high-frequency component of the first interlock signal output from the drive control device, a second drive command signal from the command control device, and a second filter output signal output from the second filter unit are calculated. Shi Wherein a second driving unit for outputting a switching element driving signal for driving the second switching element, wherein a second state determination unit determines the conduction state of the second switching element, the first inter and said second drive command signal A second interlock signal generating unit that generates a second interlock signal based on a non-logical sum of a logical product of a lock signal and a second conduction state determination signal output from the second state determination unit; and the second drive command signal And a second feedback signal generation unit that outputs a second feedback signal by an exclusive OR of the output of the second state determination unit, a fifth insulating unit, a sixth insulating unit, a seventh insulating unit, and an eighth insulating unit. And the first drive control device supplies the first interlock signal to the second drive control device, supplies the first feedback signal to the command control device, and The second drive control device supplies the second interlock signal to the first drive control device, and supplies the second feedback signal to the command control device. The command control device is configured to supply the first drive control device. And an input / output signal that exchanges signals with the second drive control device, and an input / output signal that exchanges signals between the first drive control device and the second drive control device are optical signals, The first insulation unit converts the first drive command signal of the command control device from an optical signal to an electrical signal, and the eighth insulation unit converts the second drive command signal of the command control device from an optical signal to an electrical signal. The second insulating unit converts the first feedback signal from an electrical signal to an optical signal, the seventh insulating unit converts the second feedback signal from an electrical signal to an optical signal, and the fourth insulating unit is The first interlo The fifth insulation unit converts the second interlock signal from the electrical signal to the optical signal, and the third insulation unit converts the second insulation signal from the fifth insulation unit. The optical signal of the two interlock signals is converted into an electric signal, and the sixth insulating unit converts the optical signal of the first interlock signal converted by the fourth insulating unit into an electric signal .
Other means will be described in the embodiment for carrying out the invention.
本発明によれば、指令制御装置の出力した駆動指令信号に関連する回路が誤動作した場合でもアーム短絡を抑止でき、かつ誤動作したことを検知する電力変換回路を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, even when the circuit relevant to the drive command signal which the command control apparatus output malfunctions, an arm short circuit can be suppressed and the power converter circuit which detects that it malfunctioned can be provided.
以下、本発明を実施するための形態を、図面を参照して説明する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
(第１実施形態)
本発明の電力変換装置の第１実施形態を、図１を参照して説明する。第１実施形態は本発明の電力変換装置の基本的な回路構成と機能動作を示すものである。
(First embodiment)
1st Embodiment of the power converter device of this invention is described with reference to FIG. 1st Embodiment shows the basic circuit structure and functional operation | movement of the power converter device of this invention.
《全体の概略構成》
図１は、第１実施形態の回路構成を示す図である。
図１において、第１実施形態の電力変換装置１００は、直流電圧源３０１に直列接続された第１のスイッチング素子（以下、「第１スイッチング素子」と適宜、表記する）１０１と、第２のスイッチング素子（第２スイッチング素子）２０１と、第１スイッチング素子１０１を駆動する第１の駆動制御装置（第１駆動制御装置）１１１と、第２スイッチング素子２０１を駆動する第２の駆動制御装置（第２駆動制御装置）２１１と、第１駆動制御装置１１１と第２駆動制御装置２１１に指令を与える指令制御装置３１２を備えて構成される。
なお、直流電圧源３０１は、電力変換装置１００に備えてもよいし、また電力変換装置１００の外部にある直流電圧源を用いてもよい。
<Overall schematic configuration>
FIG. 1 is a diagram illustrating a circuit configuration of the first embodiment.
In FIG. 1, the
The
《指令制御装置》
指令制御装置３１２からは、上アームとなる第１スイッチング素子１０１と下アームとなる第２スイッチング素子２０１を交互にオン（ＯＮ）させるための駆動信号（Ｈｉｇｈ、正電位）が、駆動指令信号ＬＡ１（第１駆動指令信号）と駆動指令信号ＬＡ２（第２駆動指令信号）によって第１駆動制御装置１１１と第２駆動制御装置２１１に送信される。
また、指令制御装置３１２は、故障判定回路（故障判定部、不図示）を備えていて、フィードバック信号ＬＢ１、ＬＢ２をそれぞれ第１駆動制御装置１１１と第２駆動制御装置２１１から受信し、ノイズなどによって、第１スイッチング素子１０１と第２スイッチング素子２０１が同時にオンして短絡電流が流れることを防止する。
なお、指令制御装置３１２と第１駆動制御装置１１１、第２駆動制御装置２１１との間の信号の授受は、光信号によって行われるので、次に光信号と電気信号の変換について説明する。
《Command control device》
A drive signal (High, positive potential) for alternately turning on the
In addition, the
In addition, since transmission / reception of the signal between the
《光信号と電気信号の変換》
第１駆動制御装置１１１には、光信号を電気信号に変換する絶縁回路（絶縁部）１７１（第１絶縁部）、絶縁回路１７３（第３絶縁部）と、電気信号を光信号に変換する絶縁回路１７２（第２絶縁部）、絶縁回路１７４（第４絶縁部）とが備えられている。
また、第２駆動制御装置２１１には、光信号を電気信号に変換する絶縁回路（絶縁部）２７８（第８絶縁部）、絶縁回路２７６（第６絶縁部）と、電気信号を光信号に変換する絶縁回路２７７（第７絶縁部）、絶縁回路２７５（第５絶縁部）とが備えられている。
指令制御装置３１２と第１駆動制御装置１１１、第２駆動制御装置２１１との間の信号の授受には、光信号（ＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２）が用いられる。
また、第１駆動制御装置１１１と第２駆動制御装置２１１との間の信号の授受には、光信号（ＬＣＤ、ＬＤＣ）が用いられる。
これは、指令制御装置３１２と第１駆動制御装置１１１、第２駆動制御装置２１１との間は、電気的に隔離することと、併せて信号にノイズがのることを軽減するためである。
<< Conversion of optical and electrical signals >>
The first
Further, the second
Optical signals (LA1, LA2, LB1, and LB2) are used to exchange signals between the
In addition, optical signals (LCD, LDC) are used to exchange signals between the first
This is because the
指令制御装置３１２の出力する光信号である駆動指令信号ＬＡ１（第１駆動指令信号）は、光−電気変換回路である絶縁回路１７１で電気信号の駆動指令信号ＥＡ１に変換される。
また、指令制御装置３１２の出力する光信号である駆動指令信号ＬＡ２は、光−電気変換回路である絶縁回路２７８で電気信号の駆動指令信号ＥＡ２に変換される。
また、第１駆動制御装置１１１に備えられた後記するフィードバック信号生成回路（第１フィードバック信号生成部）１３１の電気信号出力であるフィードバック信号ＥＢ１は、電気−光変換回路である絶縁回路１７２で光信号のフィードバック信号ＬＢ１に変換される。
また、第２駆動制御装置２１１に備えられた後記するフィードバック信号生成回路（第１フィードバック信号生成部）２３１の電気信号出力であるフィードバック信号ＥＢ２は、電気−光変換回路である絶縁回路２７７で光信号のフィードバック信号ＬＢ２に変換される。
A drive command signal LA1 (first drive command signal) that is an optical signal output from the
In addition, the drive command signal LA2 that is an optical signal output from the
Further, a feedback signal EB1, which is an electrical signal output of a feedback signal generation circuit (first feedback signal generation unit) 131 provided in the first
Further, a feedback signal EB2, which is an electrical signal output of a feedback signal generation circuit (first feedback signal generation unit) 231 described later provided in the second
また、第１駆動制御装置１１１に備えられた後記するインターロック信号生成回路（第１インターロック信号生成部）１４１の電気信号出力であるインターロック信号ＥＤ１は、電気−光変換回路である絶縁回路１７４で光信号のインターロック信号ＬＤＣ（第１インターロック信号）に変換され、第２駆動制御装置２１１の光−電気変換回路である絶縁回路２７６で再び電気信号のインターロック信号ＥＣ２（第１インターロック信号）に変換される。
また、第２駆動制御装置２１１に備えられた後記するインターロック信号生成回路２４１の電気信号出力であるインターロック信号ＥＤ２は、電気−光変換回路である絶縁回路２７５で光信号のインターロック信号ＬＣＤ（第２インターロック信号）に変換され、第１駆動制御装置１１１の光−電気変換回路である絶縁回路１７３で再び電気信号のインターロック信号ＥＣ１（第２インターロック信号）に変換される。
In addition, an interlock signal ED1 that is an electrical signal output of an interlock signal generation circuit (first interlock signal generation unit) 141, which will be described later, provided in the first
Further, an interlock signal ED2 which is an electrical signal output of an interlock
《第１駆動制御装置》
第１駆動制御装置１１１は、フィルタ回路１６１（第１フィルタ部）と、論理積（ＡＮＤ）回路１２２および出力段パワー回路１２３からなる駆動回路１２１（第１駆動部）と、状態判定回路（図１においては「状態判定」と表記）１５１（第１状態判定部）と、フィードバック信号生成回路（図１においては「フィードバック信号生成」と表記）１３１（第１フィードバック信号生成部）と、インターロック信号生成回路（図１においては「インターロック信号生成」と表記）１４１（第１インターロック信号生成部）と、前記した絶縁回路１７１〜１７４と、を備えて構成される。
<< First drive control device >>
The first
フィルタ回路１６１は、絶縁回路１７３の出力するインターロック信号ＥＣ１を入力して高周波成分を除去し、論理積回路１２２とフィードバック信号生成回路１３１に出力信号を送っている。
駆動回路１２１に備えられた論理積回路１２２には、前記したフィルタ回路１６１の出力であるフィルタ出力信号Ｆ１と絶縁回路１７１の駆動指令信号ＥＡ１が入力してこれらの信号の論理積（ＡＮＤ）を求めている。また、駆動回路１２１に備えられた出力段パワー回路１２３は論理積回路１２２の出力である制御駆動信号Ｅ１に基づいて第１スイッチング素子１０１を駆動する。
また、状態判定回路１５１は、出力段パワー回路１２３からの導通状態信号Ｇ１を入力して、スイッチング素子１０１の導通状態を判定し、導通状態判定信号Ｈ１を出力する。
The
The AND
Further, the
また、インターロック信号生成回路１４１は、絶縁回路１７１の駆動指令信号ＥＡ１と、絶縁回路１７３のインターロック信号ＥＣ１と、状態判定回路１５１の出力の導通状態判定信号Ｈ１を入力し、演算処理をしてインターロック信号ＥＤ１を生成して出力する
また、フィードバック信号生成回路１３１は、絶縁回路１７１の駆動指令信号ＥＡ１と、フィルタ回路１６１の出力であるフィルタ出力信号（第１フィルタ出力信号）Ｆ１と、状態判定回路１５１の出力である導通状態判定信号Ｈ１を入力し、演算処理をしてフィードバック信号ＥＢ１（第１フィードバック信号）を出力する。
なお、インターロック信号生成回路１４１のインターロック信号ＥＤ１は、絶縁回路１７４で光信号のインターロック信号ＬＤＣに変換され、第２駆動制御装置２１１に送られる。
また、フィードバック信号生成回路１３１のフィードバック信号ＥＢ１は、絶縁回路１７２で光信号のフィードバック信号ＬＢ１（第１フィードバック信号）に変換され、指令制御装置３１２に送られる。
The interlock
The interlock signal ED1 of the interlock
The feedback signal EB1 of the feedback
《第２駆動制御装置》
第２駆動制御装置２１１は、フィルタ回路２６１（第２フィルタ部）と、論理積（ＡＮＤ）回路２２２および出力段パワー回路２２３からなる駆動回路２２１（第２駆動部）と、状態判定回路２５１（第２状態判定部）と、フィードバック信号生成回路２３１（第２フィードバック信号生成部）と、インターロック信号生成回路２４１（第２インターロック信号生成部）と、前記した絶縁回路２７５〜２７８とを備えて構成される。
<< Second drive control device >>
The second
フィルタ回路２６１は、絶縁回路２７６の出力するインターロック信号ＥＣ２を入力して高周波成分を除去し、論理積回路２２２とフィードバック信号生成回路２３１に出力信号を送っている。
駆動回路２２１に備えられた論理積回路２２２には、前記したフィルタ回路２６１の出力であるフィルタ出力信号Ｆ２と絶縁回路２７８の駆動指令信号ＥＡ２が入力してこれらの信号の論理積（ＡＮＤ）を求めている。また、駆動回路２２１に備えられた出力段パワー回路２２３は論理積回路２２２の出力Ｅ２に基づいて第２スイッチング素子２０１を駆動する。
また、状態判定回路２５１は、出力段パワー回路２２３からの導通状態信号Ｇ２を入力して、スイッチング素子２０１の導通状態を判定し、導通状態判定信号Ｈ２を出力する。
The
The AND
The
また、インターロック信号生成回路２４１は、絶縁回路２７８の駆動指令信号ＥＡ２と、絶縁回路２７６のインターロック信号ＥＣ２と、状態判定回路２５１の出力の導通状態判定信号Ｈ２を入力し、演算処理をしてインターロック信号ＥＤ２を生成して出力する
また、フィードバック信号生成回路２３１は、絶縁回路２７８の駆動指令信号ＥＡ２と、フィルタ回路２６１の出力であるフィルタ出力信号（第２フィルタ出力信号）Ｆ２と、状態判定回路２５１の出力である導通状態判定信号Ｈ２を入力し、演算処理をしてフィードバック信号ＥＢ２（第２フィードバック信号）を出力する。
なお、インターロック信号生成回路２４１のインターロック信号ＥＤ２は、絶縁回路２７５で光信号のインターロック信号ＬＣＤに変換され、第１駆動制御装置１１１に送られる。
また、フィードバック信号生成回路２３１のフィードバック信号ＥＢ２は、絶縁回路２７７で光信号のフィードバック信号ＬＢ２（第２フィードバック信号）に変換され、指令制御装置３１２に送られる。
The interlock
The interlock signal ED <b> 2 of the interlock
Further, the feedback signal EB2 of the feedback
《スイッチング素子による出力駆動回路》
上アームとなるスイッチング素子１０１と下アームとなるスイッチング素子２０１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）によって構成されている。なお、ＩＧＢＴは、逆並列に還流ダイオードを備えている、もしくはダイオードが寄生している。
スイッチング素子１０１とスイッチング素子２０１は直列に接続されていて、スイッチング素子１０１のコレクタは直流電圧源３０１の正極に接続され、スイッチング素子２０１のエミッタは直流電圧源３０１の負極に接続されている。また、スイッチング素子１０１とスイッチング素子２０１との接続点は、電力変換装置１００の出力端子１１０となっている。
駆動制御装置１１１、２１１のそれぞれのスイッチング素子駆動信号Ｉ１、Ｉ２をそれぞれスイッチング素子１０１、２０１のゲートに入力して制御されることにより、電力変換装置１００の出力駆動回路として動作する。
<< Output drive circuit using switching elements >>
The switching
The switching
By operating the switching element drive signals I1 and I2 of the
《全体の機能動作》
以上の回路構成で、指令制御装置３１２の駆動指令信号ＬＡ１、ＬＡ２により、第１駆動制御装置１１１と第２駆動制御装置２１１は、第１スイッチング素子１０１と第２スイッチング素子２０１を駆動している。
また、状態判定回路１５１、２５１と、インターロック信号生成回路１４１、２４１と、フィードバック信号生成回路１３１、２３１とによって、第１駆動制御装置１１１と第２駆動制御装置２１１に誤信号が入力したとしても、第１スイッチング素子１０１と第２スイッチング素子２０１が同時にオン（ＯＮ）しないように制御している。
また、フィルタ回路１６１、２６１によって、第１駆動制御装置１１１と第２駆動制御装置２１１の所定のタイミングによる発振経路の発生による誤動作を防止している。
<Overall functional operation>
With the above circuit configuration, the first
In addition, it is assumed that an error signal is input to the first
In addition, the
また、指令制御装置３１２は、前記したように故障判定回路（不図示）を備えていて、フィードバック信号生成回路１３１、２３１からのフィードバック信号ＬＢ１、ＬＢ２を入力して、第１駆動制御装置１１１と第２駆動制御装置２１１の故障を検知し、電力変換装置１００の動作停止や故障の警告情報の発生を行う。
また、前記故障判定回路は、フィードバック信号生成回路１３１、２３１の出力ＥＢ１、ＥＢ２もしくは絶縁回路１７２、２７７の出力であるフィードバック信号ＬＢ１、ＬＢ２が所定時間以上連続して所定の電位を出力した場合に故障と判定する。
以上の第１実施形態は本発明の電力変換装置の基本的な回路構成と機能動作を示すものであって、実際の動作はインターロック信号生成回路１４１、２４１とフィードバック信号生成回路１３１、２３１との具体的な回路構成によって変化するので、より詳しい動作については、インターロック信号生成回路１４１、２４１とフィードバック信号生成回路１３１、２３１の具体的な回路構成を示す第２実施形態と第３実施形態において述べる。
In addition, the
In addition, the failure determination circuit outputs the predetermined potential continuously for a predetermined time or longer when the feedback signals LB1 and LB2 which are the outputs EB1 and EB2 of the feedback
The first embodiment described above shows the basic circuit configuration and functional operation of the power conversion device of the present invention. The actual operation is the interlock
(第２実施形態)
次に、本発明の電力変換装置の第２実施形態を、図２〜図７を参照して説明する。
図２は、本発明の電力変換装置の第２実施形態の第１、第２駆動制御装置の回路構成の詳細を示す図である。第１、第２駆動制御装置の回路構成以外は、図１と同じ構成であるので、表記を省略している。
また、図２の第１駆動制御装置１１１Ａと、図１の第１駆動制御装置１１１との相違は、フィードバック信号生成回路１３１Ａとインターロック信号生成回路１４１Ａの２点にある。
(Second embodiment)
Next, 2nd Embodiment of the power converter device of this invention is described with reference to FIGS.
FIG. 2 is a diagram showing details of the circuit configuration of the first and second drive control devices of the second embodiment of the power conversion device of the present invention. Except for the circuit configuration of the first and second drive control devices, the configuration is the same as in FIG.
Also, the first
第１点として、図２のフィードバック信号生成回路１３１Ａは、図１のフィードバック信号生成回路１３１に相当するが、フィードバック信号生成回路１３１Ａとして排他的論理和（ＸＯＲ）１３２を用いており、絶縁回路１７１の駆動指令信号ＥＡ１と状態判定回路１５１の出力である導通状態判定信号Ｈ１を入力としている。ただし、フィルタ回路１６１の出力であるフィルタ出力信号Ｆ１は入力していない。
第２点として、図２のインターロック信号生成回路１４１Ａは、図１のインターロック信号生成回路１４１に相当するが、インターロック信号生成回路１４１Ａとして論理積（ＡＮＤ）回路１４３と否定論理和（ＮＯＲ）回路１４２を備えた回路としている。
なお、論理積回路１４３には、絶縁回路１７１の駆動指令信号ＥＡ１とインターロック信号ＥＣ１の２信号が入力し、否定論理和回路１４２には状態判定回路１５１の出力である導通状態判定信号Ｈ１と論理積回路１４３の出力の２信号が入力している。
As a first point, the feedback
Secondly, the interlock
The AND
また、図２の第２駆動制御装置２１１Ａと、図１の第２駆動制御装置２１１との相違は、フィードバック信号生成回路２３１Ａとインターロック信号生成回路２４１Ａの２点にある。第２駆動制御装置２１１Ａと第１駆動制御装置１１１Ａは基本的には同一の構成をしているので、重複する説明は省略する。
また、図２と図１の電力変換装置の構成は、前記したように第１、第２駆動制御装置の回路構成以外は、図１と同じ構成であるので、第１、第２駆動制御装置以外における重複する説明は省略する。
Also, the second
2 and 1 are the same as those in FIG. 1 except for the circuit configurations of the first and second drive control devices as described above, and therefore, the first and second drive control devices. Duplicate explanations will be omitted.
＜第２実施形態の動作＞
次に、第２実施形態の動作を図３を参照して説明する。
まず、上アーム、下アーム（それぞれスイッチング素子１０１、スイッチング素子２０１、図１）の駆動指令信号ＥＡ１、ＥＡ２が同時にオンになった場合にアーム短絡（スイッチング素子１０１、２０１間の短絡）を抑止できる理由を、図３および図２を参照して説明する。
図２において、上・下アームの駆動指令信号ＥＡ１、ＥＡ２が同時にオンになった場合、上・下アームの駆動制御装置１１１Ａ、２１１Ａは上下対称に動作するので、上アームの駆動制御装置１１１Ａの出力するインターロック信号ＬＤＣと入力するインターロック信号ＬＣＤは等しいと過渡的には見なせる。このときの状態（ＬＤＣ＝ＬＣＤ）が成立しているときの等価回路を、絶縁回路１７４の出力ＬＤＣを絶縁回路１７３の入力ＬＣＤに仮想的に直結させ、上アーム分に相当する回路を切り取って簡略化して示したものが図３である。
<Operation of Second Embodiment>
Next, the operation of the second embodiment will be described with reference to FIG.
First, when the drive command signals EA1 and EA2 of the upper arm and the lower arm (switching
In FIG. 2, when the upper and lower arm drive command signals EA1 and EA2 are turned on at the same time, the upper and lower arm
図３は、前記したように図２に示す駆動制御装置１１１Ａ、２１１Ａにおいて、駆動指令信号ＥＡ１、ＥＡ２が同時オン時の挙動を説明する仮想的な回路の簡略図である。駆動指令信号ＥＡ１、ＥＡ２が同時オンした場合には、駆動制御装置１１１Ａ、２１１Ａは対称的に動作する。したがって、インターロック信号ＬＤＣ、ＬＣＤにおいて、過渡的にＬＤＣ＝ＬＣＤが成立する状態が発生することがある。このＬＤＣ＝ＬＣＤが成立する場合において、図２の回路を仮想的に簡略化して図示したのが図３である。
また、図３における各回路、各回路要素の符号は図２に対応している。
FIG. 3 is a simplified diagram of a virtual circuit for explaining the behavior when the drive command signals EA1 and EA2 are simultaneously turned on in the
Also, the reference numerals of each circuit and each circuit element in FIG. 3 correspond to FIG.
図３において、インターロック信号生成回路１４１Ａへの第１の入力である駆動指令信号ＥＡ１がオン（Ｈｉｇｈ）、また第２の入力である導通状態判定信号Ｈ１がオフ（Ｌｏｗ）のとき、出力であるインターロック信号ＥＤ１は、否定論理和回路１４２を通るので、第３の入力であるインターロック信号ＥＣ１の否定の信号となる。
このとき、インターロック信号生成回路１４１Ａ、絶縁回路１７４、絶縁回路１７３を経由する閉回路に注目すると、一巡して論理が反転している。このような回路状態は不安定であり、前記閉回路の遅延時間の総和の２倍の周期で発振してしまう。
In FIG. 3, when the drive command signal EA1 as the first input to the interlock
At this time, when attention is paid to the closed circuit passing through the interlock
ところが、この前記閉回路の遅延時間の総和の２倍の周期よりもフィルタ回路１６１のフィルタの時定数が充分に大きく設定すると、発振したインターロック信号ＥＣ１をフィルタ回路１６１が遮断して、スイッチング素子駆動信号Ｉ１に発振した信号が入力するのを防止し、正常な動作を維持するのでアーム短絡を抑制することができる。
なお、図３において、駆動回路１２１（図２）に含まれる出力段パワー回路１２３（図２）、論理積回路１２２、また状態判定回路１５１の応答時定数に対し、発振周波数が充分に高い場合は、フィルタ回路１６１は必須の回路ではない。
However, if the time constant of the filter of the
In FIG. 3, the oscillation frequency is sufficiently higher than the response time constants of the output stage power circuit 123 (FIG. 2), the AND
＜第２実施形態の動作波形＞
次に、第２実施形態の動作波形を図４〜図７に示し、これらの動作波形を参照して、誤動作がどのように防止されているかについて述べる。
<Operation Waveform of Second Embodiment>
Next, operation waveforms of the second embodiment are shown in FIGS. 4 to 7, and how these malfunctions are prevented will be described with reference to these operation waveforms.
《健全時の動作波形》
図４は、本発明の第２実施形態が健全時の動作波形を示す図である。横軸は時間の経過である。また、光信号の駆動指令信号ＬＡ１、ＬＡ２、電気信号の駆動指令信号ＥＡ１、ＥＡ２、導通状態判定信号Ｈ１、Ｈ２、インターロック信号ＬＤＣ、ＬＣＤ、フィードバック信号ＬＢ１、ＬＢ２の各波形が示されている。
図４において、上アームの駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２は、排他的に動作している。つまり、原則として、上アームの駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２は交互にオン（Ｈｉｇｈ、正電位）、オフ（Ｌｏｗ、負電位）を繰り返している。このオン・オフの境においては、上アームの駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２が相対的に短いオフ・オフの区間を経てからどちらかがオンしている。したがって、上アームと下アームが同時にオンすることにつながる駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２が同時にオンとなるタイミングがなく動作している。
《Healthy operation waveform》
FIG. 4 is a diagram illustrating operation waveforms when the second embodiment of the present invention is healthy. The horizontal axis is the passage of time. Also shown are the waveforms of optical signal drive command signals LA1 and LA2, electrical signal drive command signals EA1 and EA2, conduction state determination signals H1 and H2, interlock signals LDC, LCD, and feedback signals LB1 and LB2. .
In FIG. 4, the upper arm drive command signal LA1 and the lower arm drive command signal LA2 operate exclusively. That is, in principle, the upper arm drive command signal LA1 and the lower arm drive command signal LA2 are alternately turned on (High, positive potential) and off (Low, negative potential) alternately. In this on / off boundary, one of the upper arm drive command signal LA1 and the lower arm drive command signal LA2 is turned on after a relatively short off / off interval. Accordingly, there is no timing when the drive command signal LA1 and the lower arm drive command signal LA2 that are connected to the upper arm and the lower arm are turned on simultaneously.
また、フィードバック信号ＬＢ１、ＬＢ２はごく細い幅のパルス（例えば囲線４０１の中のパルス）を出力しているが、これは駆動回路１２１、２２１（図２）に含まれる出力段パワー回路１２３、２２３（図２）、論理積回路１２２、２２１、また状態判定回路１５１、２５１の動作遅延によってフィードバック信号生成回路１３１Ａ、２３１Ａを構成する排他的論理和回路１３２、２３２が、前記の動作遅延の間だけ細いパルスを出力するものであり、故障ではなく正常状態で起こる現象である。フィードバック信号ＬＢ１、ＬＢ２のＨｉｇｈのオンパルス（所定電位のパルス）幅が上記の遅延時間（所定の時間）を越えたときに故障あるいは異常とみなす。
The feedback signals LB1 and LB2 output a very narrow pulse (for example, a pulse in the envelope 401), which is output from the output
《絶縁回路が誤動作した場合の動作波形》
図５は、本発明の第２実施形態において、絶縁回路１７１が誤動作した場合の動作波形である。図５においては、図４と同様に、横軸は時間の経過である。また、光信号の駆動指令信号ＬＡ１、ＬＡ２、電気信号の駆動指令信号ＥＡ１、ＥＡ２、導通状態判定信号Ｈ１、Ｈ２、インターロック信号ＬＤＣ、ＬＣＤ、フィードバック信号ＬＢ１、ＬＢ２の各波形が示されている。
<Operation waveform when the insulation circuit malfunctions>
FIG. 5 shows operation waveforms when the
<故障例１>
故障例１（５１０）は、図２における上アーム側の駆動制御装置１１１Ａ内の絶縁回路１７１の誤動作（５１１）によって駆動指令信号ＥＡ１がオンパルスを出力したケースである。
しかしながら、下アーム側の駆動制御装置２１１Ａの状態判定回路２５１の出力は、下アーム側が出力する状態であることを認識しているので、導通状態判定信号Ｈ２はＨｉｇｈであり、インターロック信号生成回路２４１Ａで反転して出力されたインターロック信号ＬＣＤは、Ｌｏｗである。このインターロック信号ＬＣＤは絶縁回路１７３とフィルタ回路１６１とを経て、論理積回路１２２にＬｏｗ信号として入力している。
<Failure example 1>
Failure Example 1 (510) is a case where the drive command signal EA1 outputs an on-pulse due to a malfunction (511) of the
However, since the output of the
したがって、前記のように絶縁回路１７１の誤動作（５１１）によって駆動指令信号ＥＡ１がオンパルスを出力して論理積回路１２２に入力したとしても、論理積回路１２２の他方の入力であるフィルタ回路１６１の出力がＬｏｗであるので、論理積回路１２２の出力はＬｏｗのままであり、出力段パワー回路１２３からはオンパルスは出力されない。そして、導通状態判定信号Ｈ１もＬｏｗのままである。図５において、駆動指令信号ＥＡ１がオンパルスを出力（囲線５１１）しているにもかかわらず、囲線５１２で示した導通状態判定信号Ｈ１がＬｏｗのままであるのは、以上の状況を示している。したがって、上アームと下アームの短絡が防止されている。
Therefore, even if the drive command signal EA1 outputs an ON pulse and is input to the AND
また、絶縁回路１７１の誤動作（５１１）によって出力したオンパルスの駆動指令信号ＥＡ１は、フィードバック信号生成回路１３１Ａである排他的論理和（ＸＯＲ）１３２に入力しているので、フィードバック信号ＬＢ１には、前記のオンパルスを反映した囲線５１３のなかのパルスが検出されるので、故障検知可能である。
Further, since the on-pulse drive command signal EA1 output by the malfunction (511) of the insulating
<故障例２>
同様に故障例２（５２０）は、下アーム側の駆動制御装置２１１Ａ内の絶縁回路２７８の誤動作（５２１）によって駆動指令信号ＥＡ２がオンパルスを出力したケースである。
駆動制御装置２１１Ａは、駆動制御装置１１１Ａと基本的には同じ構成をしているので、故障例１（５１０）で駆動制御装置１１１Ａと駆動制御装置２１１Ａで起きた現象を駆動制御装置２１１Ａと駆動制御装置１１１Ａを入れ換えた現象が起きる。
したがって、誤動作（５２１）に示した誤動作のパルスは、下アームの導通状態判定信号Ｈ２の囲線５２２に示されるように下アームの駆動回路２２１に含まれる出力段パワー回路２２３には出力されず、アーム短絡が防止される。
また、フィードバック信号ＬＢ２には、前記のオンパルスを反映した囲線５２３のなかのパルスが検出されるので、故障検知可能である。
<Failure example 2>
Similarly, failure example 2 (520) is a case where the drive command signal EA2 outputs an on-pulse due to a malfunction (521) of the
Since the
Therefore, the malfunction pulse shown in the malfunction (521) is not output to the output
Further, since the pulse in the surrounding line 523 reflecting the on-pulse is detected in the feedback signal LB2, a failure can be detected.
<故障例３>
故障例３（５３０）は、故障例１と同様に上アーム側の駆動制御装置１１１Ａ内の絶縁回路１７１の誤動作（５３１）によって駆動指令信号ＥＡ１がオンパルスを出力したケースであるが、それとともに下アームの駆動指令信号ＥＡ２も同時にオン（囲線５３１）になった場合である。
このような場合、インターロック信号ＬＤＣ、ＬＣＤは、図３を参照して述べたように、高周波で発振状態になってしまうが、フィルタ回路１６１、２６１によって導通状態判定信号Ｈ１、Ｈ２の発振を防止（囲線５３２）し、アーム短絡を抑止できる。また、フィードバック信号ＦＬＢ１、ＬＢ２（囲線５３３）より故障検知可能であることが分かる。
<Failure example 3>
Failure example 3 (530) is a case in which the drive command signal EA1 outputs an on-pulse due to a malfunction (531) of the
In such a case, as described with reference to FIG. 3, the interlock signals LDC and LCD are oscillated at a high frequency. However, the
<故障例４>
図６は、本発明の第２実施形態において、スイッチング素子１０１、１０２が点弧不良の場合の動作波形を示す図である。
故障例４（５４０）は、上アームの駆動指令信号ＥＡ１がオンになっても、上アームのスイッチング素子１０１が点弧しなかったケースである。
これは上アームの駆動指令信号ＥＡ１が駆動回路１２１に伝達されなかったか、駆動回路１２１内部での誤動作で正常に動作しなかったことが推定される。
このときには、駆動回路１２１の出力がＬｏｗのままであるので、導通状態判定信号Ｈ１は、囲線５４１に示すようにＬｏｗの状態のままであり、点弧不良である信号の状態である。
<Failure example 4>
FIG. 6 is a diagram illustrating operation waveforms when the switching
Failure Example 4 (540) is a case where the switching
This is presumed that the upper arm drive command signal EA1 was not transmitted to the
At this time, since the output of the
しかしながら、図２において、駆動指令信号ＥＡ１と導通状態判定信号Ｈ１がフィードバック信号生成回路１３１Ａの排他的論理和（ＸＯＲ）回路１３２に入力しているので、図６の故障例４（５４０）の区間においては、駆動指令信号ＥＡ１（Ｈｉｇｈ）と導通状態判定信号Ｈ１（Ｌｏｗ）の状態であって、排他的論理和回路１３２はＨｉｇｈの信号を出力する。したがって、フィードバック信号生成回路１３１Ａは、囲線５４３の故障検知に示すように、スイッチング素子１０１の動作不良の場合でもフィードバック信号ＬＢ１により故障検知可能であることが分かる。
以上は、駆動指令信号ＥＡ１側の点弧不良の故障検知であったが、駆動制御装置２１１Ａは、駆動制御装置１１１Ａと基本的には同じ構成をしているので、駆動指令信号ＥＡ２側の点弧不良の故障検知も可能である。
However, in FIG. 2, since the drive command signal EA1 and the conduction state determination signal H1 are input to the exclusive OR (XOR)
The above is the failure detection of the ignition failure on the drive command signal EA1 side. However, since the
<故障例５>
図７は、本発明の第２実施形態において、スイッチング素子が誤点弧した場合の動作波形を示す図である。
図７において、故障例５（５５０）は、下アームの駆動指令信号ＥＡ２がオフ（Ｌｏｗ）にもかかわらず、下アームのスイッチング素子２０１が誤点弧したケースである。なお、スイッチング素子２０１が誤点弧したことを、導通状態判定信号Ｈ２において囲線５５１にオンパルス（Ｈｉｇｈ）が発生していることで示している。
また、図７においては、スイッチング素子２０１の誤動作を明確に示すために、駆動制御装置２１１Ａ側の正常なパルスを表記していない。
<Failure example 5>
FIG. 7 is a diagram illustrating operation waveforms when the switching element is falsely fired in the second embodiment of the present invention.
In FIG. 7, failure example 5 (550) is a case where the lower
Further, in FIG. 7, in order to clearly show the malfunction of the
導通状態判定信号Ｈ２は、フィードバック信号生成回路２３１Ａである排他的論理和回路２３２に入力し、また下アームの駆動指令信号ＥＡ２も排他的論理和回路２３２に入力している。そして、前記したように下アームの駆動指令信号ＥＡ２がオフ（Ｌｏｗ）にもかかわらず、導通状態判定信号Ｈ２にオンパルス（Ｈｉｇｈ）が発生するので排他的論理和回路２３２からＨｉｇｈの信号が出力する。したがって、フィードバック信号ＬＢ２には、囲線５５３内に示したＨｉｇｈの信号が出力するので故障検知が可能である。
The conduction state determination signal H2 is input to the exclusive OR
<故障例６>
図７において、故障例６（５６０）は、下アームの駆動指令信号ＥＡ２がオフ（Ｌｏｗ）にもかかわらず、上アームのスイッチング素子１０１が点弧中に下アームのスイッチング素子２０１が誤点弧したケースである。なお、スイッチング素子２０１が誤点弧したことを、導通状態判定信号Ｈ２において囲線５６１にオンパルス（Ｈｉｇｈ）が発生していることで示している。
<Failure example 6>
In FIG. 7, failure example 6 (560) is that the lower
このとき、導通状態判定信号Ｈ２は、インターロック信号生成回路２４１Ａにおける否定論理和（ＮＯＲ）回路２４２に入力しているので、導通状態判定信号Ｈ２のオンパルス（Ｈｉｇｈ）は、インターロック信号生成回路２４１ＡからＬｏｗ（オフパルス）のインターロック信号ＥＤ２として出力し、絶縁回路２７５で光信号のインターロック信号ＬＣＤ（Ｌｏｗ、オフパルス）に変換され、さらに絶縁回路１７３で電気信号のインターロック信号ＥＣ１に変換され、フィルタ回路１６１を経て駆動回路１２１の論理積（ＡＮＤ）回路１２２に入力している。
論理積回路１２２には、誤点弧に対応するパルスがＬｏｗ（オフパルス）として入力するので、駆動指令信号ＥＡ１がオンのＨｉｇｈであっても、駆動回路１２１のスイッチング素子駆動信号Ｉ１はオフする。なお、スイッチング素子１０１がオフしたことを、導通状態判定信号Ｈ１においてＬｏｗとなっていることで示している。
At this time, since the conduction state determination signal H2 is inputted to the NOR
Since the pulse corresponding to the false firing is input to the AND
以上のように、上アームのスイッチング素子１０１が点弧中に下アームのスイッチング素子２０１が誤点弧した場合でも、誤点弧の間は上アームのスイッチング素子１０１がオフになり、アーム短絡が防止される。
また、誤点弧の発生した際の導通状態判定信号Ｈ２は、フィードバック信号生成回路２３１Ａの排他的論理和回路２３２に入力しているので、フィードバック信号ＬＢ１から故障検知（囲線５６３内）が可能である。
なお、短絡を防止するためにスイッチング素子１０１がオフして導通状態判定信号Ｈ１もＬｏｗとなったときに、導通状態判定信号Ｈ１は、フィードバック信号生成回路１３１Ａの排他的論理和回路１３２に入力しているので、フィードバック信号ＬＢ２からも故障検知（囲線５６３内）が可能である。
As described above, even if the lower
In addition, since the conduction state determination signal H2 at the time of erroneous firing is input to the exclusive OR
In order to prevent a short circuit, when the switching
(第３実施形態)
次に、本発明の電力変換装置の第３実施形態を、図８〜図１２を参照して説明する。
図８は、本発明の電力変換装置の第３実施形態における第１、第２駆動制御装置の回路構成の詳細を示す図である。第１、第２駆動制御装置の回路構成以外は、図１と同じ構成であるので、表記を省略している。
また、図８の第１駆動制御装置１１１Ｂと、図１の第１駆動制御装置１１１との相違は、フィードバック信号生成回路１３１Ｂとインターロック信号生成回路１４１Ｂの２点にある。
(Third embodiment)
Next, 3rd Embodiment of the power converter device of this invention is described with reference to FIGS.
FIG. 8 is a diagram showing details of the circuit configuration of the first and second drive control devices in the third embodiment of the power conversion device of the present invention. Except for the circuit configuration of the first and second drive control devices, the configuration is the same as in FIG.
Further, there are two differences between the first
第１点として、図８のフィードバック信号生成回路１３１Ｂは、図１のフィードバック信号生成回路１３１に相当するが、フィードバック信号生成回路１３１Ｂとして否定（ＮＯＴ）回路１３４と、論理積（ＡＮＤ）回路１３３を備えた回路としている。
なお、否定回路１３４にはフィルタ回路１６１の出力であるフィルタ出力信号（第１フィルタ出力信号）Ｆ１を入力し、論理積回路１３３には絶縁回路１７１の駆動指令信号ＥＡ１と否定回路１３４の出力の２信号が入力している。
ただし、状態判定回路１５１の出力である導通状態判定信号Ｈ１は入力していない。
As a first point, the feedback
Note that a filter output signal (first filter output signal) F1 that is an output of the
However, the conduction state determination signal H1, which is the output of the
第２点として、図８のインターロック信号生成回路１４１Ｂは、図１のインターロック信号生成回路１４１に相当するが、インターロック信号生成回路１４１Ｂとして論理積（ＡＮＤ）回路１４３と否定論理和（ＮＯＲ）回路１４２を備えた回路としている。
なお、論理積回路１４３には、絶縁回路１７１の駆動指令信号ＥＡ１とインターロック信号ＥＣ１の２信号が入力し、否定論理和回路１４２には状態判定回路１５１の出力である導通状態判定信号Ｈ１と論理積回路１４３の出力の２信号が入力している。
The second point is that the interlock
The AND
また、図８の第２駆動制御装置２１１Ｂと、図１の第２駆動制御装置２１１との相違は、フィードバック信号生成回路２３１Ｂとインターロック信号生成回路２４１Ｂの２点にある。第２駆動制御装置２１１Ｂと第１駆動制御装置１１１Ｂは基本的には同一の構成をしているので、重複する説明は省略する。
また、図８と図１の電力変換装置の構成は、前記したように第１、第２駆動制御装置の回路構成以外は、図１と同じ構成であるので、第１、第２駆動制御装置以外における重複する説明は省略する。
Further, the difference between the second
8 and 1 has the same configuration as that of FIG. 1 except for the circuit configuration of the first and second drive control devices as described above, and therefore the first and second drive control devices. Duplicate explanations will be omitted.
＜第３実施形態の動作波形＞
次に、第３実施形態の動作波形を図９〜図１１に示し、これらの動作波形を参照して、誤動作がどのように防止されているかについて述べる。
<Operation Waveform of Third Embodiment>
Next, operation waveforms of the third embodiment are shown in FIG. 9 to FIG. 11, and how these malfunctions are prevented will be described with reference to these operation waveforms.
《健全時の動作波形》
図９は、本発明の第３実施形態が健全時の動作波形を示す図である。横軸は時間の経過である。また、光信号の駆動指令信号ＬＡ１、ＬＡ２、電気信号の駆動指令信号ＥＡ１、ＥＡ２、導通状態判定信号Ｈ１、Ｈ２、インターロック信号ＬＤＣ、ＬＣＤ、フィードバック信号ＬＢ１、ＬＢ２の各波形が示されている。
図９において、上アームの駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２は、排他的に動作している。つまり、原則として、上アームの駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２は交互にオン（Ｈｉｇｈ）、オフ（Ｌｏｗ）を繰り返している。このオン・オフの境においては、上アームの駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２が相対的に短いオフ・オフの区間を経てからどちらかがオンしている。したがって、上アームと下アームが同時にオンすることにつながる駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２が同時にオン（Ｈｉｇｈ）となるタイミングがなく動作している。
《Healthy operation waveform》
FIG. 9 is a diagram showing operation waveforms when the third embodiment of the present invention is healthy. The horizontal axis is the passage of time. Also shown are the waveforms of optical signal drive command signals LA1 and LA2, electrical signal drive command signals EA1 and EA2, conduction state determination signals H1 and H2, interlock signals LDC, LCD, and feedback signals LB1 and LB2. .
In FIG. 9, the upper arm drive command signal LA1 and the lower arm drive command signal LA2 operate exclusively. That is, in principle, the upper arm drive command signal LA1 and the lower arm drive command signal LA2 are alternately turned on (High) and off (Low). In this on / off boundary, one of the upper arm drive command signal LA1 and the lower arm drive command signal LA2 is turned on after a relatively short off / off interval. Accordingly, there is no timing when the drive command signal LA1 and the lower arm drive command signal LA2 that lead to the upper arm and the lower arm being turned on at the same time are simultaneously turned on (High).
なお、第３実施形態における健全時のフィードバック信号ＬＢ１、ＬＢ２は、図４に示す第２実施形態における健全時の動作波形とは異なり、細いパルス（囲線４０１、図４）を出力しない。これは、第３実施形態のフィードバック信号生成回路１３１Ｂは、第２実施形態のフィードバック信号生成回路１３１Ａと回路構成が異なるからである。
第３実施形態においては、フィードバック信号ＬＢ１、ＬＢ２がオン状態になったときに故障・異常とみなす。
Note that the healthy feedback signals LB1 and LB2 in the third embodiment do not output thin pulses (the surrounding line 401 and FIG. 4), unlike the healthy operation waveforms in the second embodiment shown in FIG. This is because the feedback
In the third embodiment, when the feedback signals LB1 and LB2 are turned on, it is regarded as a failure / abnormality.
《絶縁回路が誤動作した場合の動作波形》
図１０は、本発明の第３実施形態において、絶縁回路１７１が誤動作した場合の動作波形を示す図である。
である。図１０においては、図９と同様に、横軸は時間の経過である。また、光信号の駆動指令信号ＬＡ１、ＬＡ２、電気信号の駆動指令信号ＥＡ１、ＥＡ２、導通状態判定信号Ｈ１、Ｈ２、インターロック信号ＬＤＣ、ＬＣＤ、フィードバック信号ＬＢ１、ＬＢ２の各波形が示されている。
<Operation waveform when the insulation circuit malfunctions>
FIG. 10 is a diagram showing operation waveforms when the
It is. In FIG. 10, as in FIG. 9, the horizontal axis represents the passage of time. Also shown are the waveforms of optical signal drive command signals LA1 and LA2, electrical signal drive command signals EA1 and EA2, conduction state determination signals H1 and H2, interlock signals LDC, LCD, and feedback signals LB1 and LB2. .
<故障例１>
故障例１（６１０）は、図２における上アーム側の駆動制御装置１１１Ｂ内の絶縁回路１７１の誤動作（６１１）によって駆動指令信号ＥＡ１がオンパルスを出力したケースである。
しかしながら、下アーム側の駆動制御装置２１１Ｂの状態判定回路２５１の出力は、下アーム側が出力する状態であることを認識しているので、導通状態判定信号Ｈ２はＨｉｇｈであり、インターロック信号生成回路２４１Ｂで反転して出力されたインターロック信号ＬＣＤは、Ｌｏｗである。このインターロック信号ＬＣＤは絶縁回路１７３とフィルタ回路１６１とを経て、論理積回路１２２にＬｏｗ信号として入力している。
<Failure example 1>
Failure Example 1 (610) is a case where the drive command signal EA1 outputs an on-pulse due to a malfunction (611) of the
However, since the output of the
したがって、前記のように絶縁回路１７１の誤動作（５１１）によって駆動指令信号ＥＡ１がオンパルスを出力して論理積回路１２２に入力したとしても、論理積回路１２２の他方の入力であるフィルタ回路１６１の出力がＬｏｗであるので、論理積回路１２２の出力はＬｏｗのままであり、出力段パワー回路１２３からはオンパルスは出力されない。そして、導通状態判定信号Ｈ１もＬｏｗのままである。図１０において、駆動指令信号ＥＡ１がオンパルスを出力（囲線６１１）しているにもかかわらず、囲線６１２で示した導通状態判定信号Ｈ１がＬｏｗのままであるのは、以上の状況を示している。したがって、上アームと下アームの短絡が防止されている。
Therefore, even if the drive command signal EA1 outputs an ON pulse and is input to the AND
また、絶縁回路１７１の誤動作（５１１）によって出力したオンパルスの駆動指令信号ＥＡ１は、フィードバック信号生成回路１３１Ａに備えられた論理積回路１３３に入力しているので、フィードバック信号ＬＢ１には、前記のオンパルスを反映した囲線６１３のなかのパルスが検出されるので、故障検知可能である。
Further, since the on-pulse drive command signal EA1 output by the malfunction (511) of the insulating
<故障例２>
同様に故障例２（６２０）は、下アーム側の駆動制御装置２１１Ｂ内の絶縁回路２７８の誤動作（６２１）によって駆動指令信号ＥＡ２がオンパルスを出力したケースである。
駆動制御装置２１１Ｂは、駆動制御装置１１１Ｂと基本的には同じ構成をしているので、故障例１（６１０）で駆動制御装置１１１Ｂと駆動制御装置２１１Ｂで起きた現象を駆動制御装置２１１Ｂと駆動制御装置１１１Ｂを入れ換えた現象が起きる。
したがって、誤動作（６２１）に示した誤動作のパルスは、下アームの導通状態判定信号Ｈ２の囲線６２２に示されるように下アームの駆動回路２２１に含まれる出力段パワー回路２２３には出力されず、アーム短絡が防止される。
また、フィードバック信号ＬＢ２には、前記のオンパルスを反映した囲線６２３のなかのパルスが検出されるので、故障検知可能である。
<Failure example 2>
Similarly, failure example 2 (620) is a case where the drive command signal EA2 outputs an on-pulse due to a malfunction (621) of the
Since the
Therefore, the malfunction pulse shown in malfunction (621) is not output to the output
Further, since the pulse in the surrounding line 623 reflecting the on-pulse is detected in the feedback signal LB2, a failure can be detected.
<故障例３>
故障例３は、故障例１と同様に上アーム側の駆動制御装置１１１Ｂ内の絶縁回路１７１の誤動作（６３１）によって駆動指令信号ＥＡ１がオンパルスを出力したケースであるが、それとともに下アームの駆動指令信号ＥＡ２も同時にオン（囲線６３１）になった場合である。
このような場合、インターロック信号ＬＤＣ、ＬＣＤは、図３を参照して述べたように、高周波で発振状態になってしまうが、フィルタ回路１６１、２６１によって導通状態判定信号Ｈ１、Ｈ２の発振を防止（囲線６３２）し、アーム短絡を抑止できる。また、フィードバック信号ＦＬＢ１、ＬＢ２（囲線６３３）より故障検知可能であることが分かる。
<Failure example 3>
In failure example 3, as in failure example 1, the drive command signal EA1 outputs an ON pulse due to a malfunction (631) of the
In such a case, as described with reference to FIG. 3, the interlock signals LDC and LCD are oscillated at a high frequency. However, the
<故障例４>
図１１は、本発明の第３実施形態において、絶縁回路１７１が誤動作した場合のさらなる例の動作波形を示す図である。
図１１において、故障例４（６４０）は、下アームの駆動指令信号ＥＡ２がオフ（Ｌｏｗ）にもかかわらず、上アームのスイッチング素子１０１が点弧中に下アームのスイッチング素子２０１が誤点弧したケースである。なお、スイッチング素子２０１が誤点弧したことを、導通状態判定信号Ｈ２において囲線６４１にオンパルス（Ｈｉｇｈ）が発生していることで示している。
<Failure example 4>
FIG. 11 is a diagram illustrating operation waveforms of a further example when the
In FIG. 11, failure example 4 (640) is that the lower
このとき、導通状態判定信号Ｈ２は、インターロック信号生成回路２４１Ｂにおける否定論理和（ＮＯＲ）回路２４２に入力しているので、導通状態判定信号Ｈ２のオンパルス（Ｈｉｇｈ）は、インターロック信号生成回路２４１ＢからＬｏｗ（オフパルス）のインターロック信号ＥＤ２として出力し、絶縁回路２７５で光信号のインターロック信号ＬＣＤ（Ｌｏｗ、オフパルス）に変換され、さらに絶縁回路１７３で電気信号のインターロック信号ＥＣ１に変換され、フィルタ回路１６１を経て駆動回路１２１の論理積回路（ＡＮＤ回路）１２２に入力している。
論理積（ＡＮＤ）回路１２２には、誤点弧に対応するパルスがＬｏｗ（オフパルス）として入力するので、駆動指令信号ＥＡ１がオンのＨｉｇｈであっても、駆動回路１２１のスイッチング素子駆動信号Ｉ１はオフする。なお、スイッチング素子１０１がオフしたことを、導通状態判定信号Ｈ１においてＬｏｗとなっていることで示している。
At this time, since the conduction state determination signal H2 is input to the negative OR (NOR)
Since the pulse corresponding to the false firing is input to the logical product (AND)
以上のように、上アームのスイッチング素子１０１が点弧中に下アームのスイッチング素子２０１が誤点弧した場合でも、誤点弧の間は上アームのスイッチング素子１０１がオフになり、アーム短絡が防止される。
また、誤点弧の発生した際の導通状態判定信号Ｈ２のオンパルス（Ｈｉｇｈ）は、インターロック信号生成回路２４１ＢからＬｏｗ（オフパルス）のインターロック信号ＥＤ２として出力し、絶縁回路２７５で光信号のインターロック信号ＬＣＤ（Ｌｏｗ、オフパルス）に変換され、さらに絶縁回路１７３で電気信号のインターロック信号ＥＣ１に変換され、フィルタ回路１６１を経てフィードバック信号生成回路１３１Ｂに入力しているので、フィードバック信号ＬＢ１から故障検知（囲線６４３内）が可能である。
As described above, even if the lower
Further, the ON pulse (High) of the conduction state determination signal H2 when the false firing occurs is output as the Low (off pulse) interlock signal ED2 from the interlock
（その他の実施形態）
本発明は前記の実施形態に限定されるものではない。以下に例をあげる。
(Other embodiments)
The present invention is not limited to the embodiment described above. Here are some examples:
図１において、絶縁回路１７１〜１７４、２７５〜２７８を用いず、光−電気の信号変換をせずに、指令制御装置３１２と第１、第２駆動制御装置との間の信号の授受を電気信号によって行った場合においても、第１〜第３実施形態で示した第１、第２駆動制御装置の制御方法は有効である。したがって、必ずしも絶縁回路１７１〜１７４、２７５〜２７８がなくともよい。
In FIG. 1, signals are not exchanged between the
図１において、上・下アームとなるスイッチング素子１０１、２０１は一対であって１相分の回路構成を示しているが、これらの対を３組備えて３相とした場合にも、第１〜第３実施形態で示した第１、第２駆動制御装置の制御方法は有効に作用する。
In FIG. 1, the switching
図１において、電力変換装置に用いるスイッチング素子として、ＩＧＢＴを用いて説明したが、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＢＪＴ（Bipolar Junction Transistor）、ＢｉＣＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）、ＳｉＣ（Silicon Carbide）素子、あるいは、他の適切なスイッチング素子を用いても良い。 In FIG. 1, the IGBT is described as the switching element used in the power conversion device. A SiC (Silicon Carbide) element or other appropriate switching element may be used.
第２実施形態（図２）の発振対策として、「図３において、駆動回路１２１（図２）に含まれる出力段パワー回路１２３（図２）、論理積回路１２２、また状態判定回路１５１の応答時定数に対し、発振周波数が充分に高い場合は、フィルタ回路１６１は必須の回路ではない。」と述べたが、第１実施形態（図１）、第３実施形態（図８）においても、前記の回路に対応する応答時定数に対し、発振周波数が充分に高い場合は、フィルタ回路１６１、２６１（図１、図８）は必須の回路ではない。
As a countermeasure against oscillation of the second embodiment (FIG. 2), “in FIG. 3, the response of the output stage power circuit 123 (FIG. 2), the AND
図１、図２、図８に示した第１、第２、第３実施形態において、駆動指令信号ＥＡ１、ＥＡ２、フィードバック信号ＥＢ１、ＥＢ２、導通状態判定信号Ｈ１、Ｈ２は、それぞれＨｉｇｈの電位で駆動信号、フィードバック信号、導通状態判定信号が能動的に作用するように設定されている。しかしながら、図１、図２、図８の回路構成の前記の各信号は、必ずしもＨｉｇｈの電位で各信号が能動的に作用するように設定する必要はない。Ｌｏｗの電位で能動的に作用するような回路構成で設計してもよい。
したがって、例えば、図２において「フィードバック信号ＬＢ１、ＬＢ２のＨｉｇｈのオンパルス（所定電位のパルス）幅が上記の遅延時間（所定の時間）を越えたときに故障あるいは異常とみなす」が、「フィードバック信号ＬＢ１、ＬＢ２のＬｏｗのオンパルス（所定電位のパルス）幅が上記の遅延時間（所定の時間）を越えたときに故障あるいは異常とみなす」、回路構成も可能である。
In the first, second, and third embodiments shown in FIGS. 1, 2, and 8, the drive command signals EA1, EA2, the feedback signals EB1, EB2, and the conduction state determination signals H1, H2 are high potentials, respectively. The drive signal, the feedback signal, and the conduction state determination signal are set to act actively. However, the signals in the circuit configurations of FIGS. 1, 2, and 8 do not necessarily have to be set so that each signal actively acts at a high potential. You may design by the circuit structure which acts actively with the electric potential of Low.
Therefore, for example, in FIG. 2, “the feedback signal LB1, LB2 is regarded as a failure or abnormality when the High on-pulse (pulse of a predetermined potential) width exceeds the delay time (predetermined time)” A circuit configuration is also possible in which a low on-pulse (pulse with a predetermined potential) width of LB1 and LB2 is regarded as a failure or abnormality when the delay time (predetermined time) exceeds the above delay time (predetermined time).
＜参考回路１＞
次に、従来技術（例えば特許文献１）の問題点の第１例の詳細を＜参考回路１＞として説明する。
図１２は、従来の電力変換装置の参考回路１において、誤動作に対する策が不充分な駆動制御回路を参考として示した図である。
図１２において、第１駆動制御装置１１１１には、光信号を電気信号に変換する絶縁回路１７１、１７３と、電気信号を光信号に変換する絶縁回路１７４とが備えられている。
また、第２駆動制御装置１２１１には、光信号を電気信号に変換する絶縁回路２７８、２７６と、電気信号を光信号に変換する絶縁回路２７５とが備えられている。
指令制御装置（不図示）と第１駆動制御装置１１１１、第２駆動制御装置１２１１との間の信号の授受には、光信号（ＬＡ１、ＬＡ２）が用いられる。
また、第１駆動制御装置１１１１と第２駆動制御装置１２１１との間の信号の授受には、光信号（ＬＣＤ、ＬＤＣ）が用いられる。
<Reference circuit 1>
Next, the details of the first example of the problem of the prior art (for example, Patent Document 1) will be described as <Reference circuit 1>.
FIG. 12 is a diagram showing, as a reference, a drive control circuit with insufficient measures against malfunction in the reference circuit 1 of the conventional power converter.
In FIG. 12, the first
In addition, the second
Optical signals (LA1, LA2) are used to exchange signals between the command control device (not shown) and the first
In addition, optical signals (LCD, LDC) are used to exchange signals between the first
指令制御装置（不図示）の出力する光信号である駆動指令信号ＬＡ１は、光−電気変換回路である絶縁回路１７１で電気信号の駆動指令信号ＥＡ１に変換される。
また、指令制御装置の出力する光信号である駆動指令信号ＬＡ２は、光−電気変換回路である絶縁回路２７８で電気信号の駆動指令信号ＥＡ２に変換される。
A drive command signal LA1 which is an optical signal output from a command control device (not shown) is converted into an electrical signal drive command signal EA1 by an
In addition, the drive command signal LA2 that is an optical signal output from the command control device is converted into an electrical signal drive command signal EA2 by an
また、第１駆動制御装置１１１１に備えられた後記するインターロック信号生成回路１１４１の電気信号出力であるインターロック信号ＥＤ３は、電気−光変換回路である絶縁回路１７４で光信号のインターロック信号ＬＤＣ（第１インターロック信号）に変換され、第２駆動制御装置１２１１の光−電気変換回路である絶縁回路２７６で再び電気信号のインターロック信号ＥＣ２に変換される。
また、第２駆動制御装置１２１１に備えられたインターロック信号生成回路１２４１の電気信号出力であるインターロック信号ＥＤ４は、電気−光変換回路である絶縁回路２７５で光信号のインターロック信号ＬＣＤに変換され、第１駆動制御装置１１１１の光−電気変換回路である絶縁回路１７３で再び電気信号のインターロック信号ＥＣ１に変換される。
Further, an interlock signal ED3, which is an electrical signal output of an interlock
Further, the interlock signal ED4 that is an electrical signal output of the interlock
第１駆動制御装置１１１１は、論理積（ＡＮＤ）回路１２２と出力段パワー回路１２３からなる駆動回路１２１と、状態判定回路１５１と、インターロック信号生成回路１１４１と、前記した絶縁回路１７１、１７３、１７４とを備えて構成される。
The first
駆動回路１２１に備えられた論理積回路１２２には、駆動指令信号ＥＡ１とインターロック信号ＥＣ１が入力してこれらの信号の論理積（ＡＮＤ）を求めている。また、駆動回路１２１に備えられた出力段パワー回路１２３は論理積回路１２２の出力Ｅ１に基づいて第１スイッチング素子（不図示）を駆動する。
また、状態判定回路１５１は、出力段パワー回路１２３からの導通状態信号Ｇ１を入力して、スイッチング素子の導通状態を判定し、導通状態判定信号Ｈ１を出力する。
A drive command signal EA1 and an interlock signal EC1 are input to the
Further, the
また、インターロック信号生成回路（ＮＯＴ回路）１１４１は、状態判定回路１５１の出力の導通状態判定信号Ｈ１を入力し、反転の演算処理をしてインターロック信号ＥＤ３を生成して出力する
なお、インターロック信号生成回路１１４１のインターロック信号ＥＤ１は、絶縁回路１７４で光信号のインターロック信号ＬＤＣに変換され、第２駆動制御装置１２１１に送られる。
The interlock signal generation circuit (NOT circuit) 1141 receives the conduction state determination signal H1 output from the
なお、下アームの第２駆動制御装置１２１１は、上アームの第１駆動制御装置１１１１と同じ構成である。したがって、詳細な構成の説明は省略する。
The lower arm second
図１３は、以上の参考回路１の動作波形を示す図である。
図１３において、上アームの駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２は排他的に動作している。
FIG. 13 is a diagram illustrating operation waveforms of the reference circuit 1 described above.
In FIG. 13, the upper arm drive command signal LA1 and the lower arm drive command signal LA2 operate exclusively.
<故障例１、２>
故障例１（２１１０）は、上アーム側の駆動制御装置１１１１内の絶縁回路１７１の誤動作によって駆動指令信号ＥＡ１がオンパルスを出力（囲線２１１１）したケースであるが、上アームの導通状態判定信号Ｈ１はオフ状態（囲線２１１２）のままであり、アーム短絡が防止されていることが分かる。
同様に故障例２（２１２０）は、下アーム側の駆動制御装置１２１１内の絶縁回路２７８の誤動作によって駆動指令信号ＬＡ２がオンパルスを出力（囲線２１２１）したケースであるが、上アームの導通状態判定信号Ｈ２はオフ状態のままであり、アーム短絡が防止されていることが分かる。
以上、従来の参考回路１も単純な誤動作に対しては一応の策が施されている。しかしながら、次に示す故障例３に対しては不充分な回路となっている。
<Failure example 1, 2>
Failure Example 1 (2110) is a case where the drive command signal EA1 outputs an on-pulse (enclosed line 2111) due to a malfunction of the
Similarly, failure example 2 (2120) is a case in which the drive command signal LA2 outputs an on-pulse (enclosed line 2121) due to a malfunction of the
As described above, the conventional reference circuit 1 also takes a measure against a simple malfunction. However, the circuit is insufficient for failure example 3 shown below.
<故障例３>
故障例３（２１３０）は、故障例１と同様に上アーム側の駆動制御装置１１１１内の絶縁回路１７１の誤動作によって駆動指令信号ＥＡ１がオンパルスを出力したケースであるが、上・下アームの駆動指令信号ＬＡ１、ＥＡ２が同時にオンになった点が異なる。このような場合、高周波で発振状態になってしまい、アーム短絡を抑止することはできずに装置を破壊してしまう。
<Failure example 3>
Failure example 3 (2130) is a case in which the drive command signal EA1 outputs an on-pulse due to a malfunction of the
参考回路１において、上・下アームの駆動指令信号ＬＡ１、ＬＡ２が同時にオンになった場合に発振する理由を、図１４を参照して説明する。
図１４は、前記したように図１２に示す駆動制御装置１１１１、１２１１において、駆動指令信号ＥＡ１、ＥＡ２が同時オン時の挙動を説明するための仮想的な簡略図である。駆動指令信号ＥＡ１、ＥＡ２が同時オンした場合には、駆動制御装置１１１１、１２１１は対称的に動作する。したがって、インターロック信号ＬＤＣ、ＬＣＤにおいて、過渡的にＬＤＣ＝ＬＣＤが成立する状態が発生することがある。このＬＤＣ＝ＬＣＤが成立する場合において、絶縁回路１７４の出力ＬＤＣを絶縁回路１７３の入力ＬＣＤに直結させ、上アーム分だけを切り取って、図１２の回路を仮想的に簡略化して図示したのが図１４である。
また、図１４における各回路、各回路要素の符号は図１２に対応している。
The reason why the reference circuit 1 oscillates when the upper and lower arm drive command signals LA1 and LA2 are simultaneously turned on will be described with reference to FIG.
FIG. 14 is a virtual simplified diagram for explaining the behavior when the drive command signals EA1 and EA2 are simultaneously turned on in the
Also, the reference numerals of the circuits and circuit elements in FIG. 14 correspond to those in FIG.
図１４において、論理積（ＡＮＤ）回路１２２の一方の入力ＥＡ１（駆動指令信号）がオンのとき、他方の入力ＥＣ１（インターロック信号）と出力Ｅ１（駆動信号）は等しくなる。このとき、論理積回路１２２、インターロック信号生成回路（ＮＯＴ回路）１１４１、絶縁回路１７４、絶縁回路１７３を経由する閉回路に注目すると、一巡して論理が反転していることが分かる。このような回路状態は不安定であり、閉回路の遅延時間の総和の２倍の周期で発振してしまう。
この発振状態が図１３における囲線２１３２で示した発振波形である。ただし、発振周波数が高いので囲線２１３２の中の波形は黒く塗りつぶされて表記されている。
また、この状況においては、上アーム（スイッチング素子１０１、図１）と下アーム（スイッチング素子２０１、図１）とが短絡することが起こりうる。
In FIG. 14, when one input EA1 (drive command signal) of the AND
This oscillation state is an oscillation waveform indicated by a surrounding line 2132 in FIG. However, since the oscillation frequency is high, the waveform in the surrounding line 2132 is blacked out.
In this situation, the upper arm (switching
＜参考回路２＞
次に、従来技術（例えば特許文献２）の問題点の第２例の詳細を＜参考回路２＞として説明する。
図１５は、従来の電力変換装置の参考回路２において、誤動作に対する策が不充分な駆動制御回路を参考として示した図である。
図１５は、図１２の回路における否定（ＮＯＴ）回路によるインターロック信号生成回路１１４１を、否定論理和（ＮＯＲ）回路によるインターロック信号生成回路３１４１に変更して駆動指令信号ＥＡ１の入力を追加したものである。
また、他の回路、接続関係は、図１２と同じである。
<Reference circuit 2>
Next, the details of the second example of the problem of the prior art (for example, Patent Document 2) will be described as <Reference circuit 2>.
FIG. 15 is a diagram showing, as a reference, a drive control circuit in which a countermeasure against malfunction is insufficient in the reference circuit 2 of the conventional power conversion device.
In FIG. 15, the interlock
Other circuits and connection relationships are the same as those in FIG.
図１６は、従来の電力変換装置の参考回路２の動作波形を示す図である。
図１６において、上アームの駆動指令信号ＬＡ１と下アームの駆動指令信号ＬＡ２は、排他的に動作している。
故障例１（３１１０）は、上アーム側の駆動制御装置１１１１内の絶縁回路１７１の誤動作によって駆動指令信号ＥＡ１がオンパルスを出力（囲線３１１１）したケースであるが、上アームの導通状態判定信号Ｈ１は、オフ状態のままであり、アーム短絡が防止されていることが分かる。
ただし、健全側の下アームの導通状態判定信号Ｈ２もオフになっている。
同様に故障例２（３１２０）は、下アーム側の駆動制御装置１２１１内の絶縁回路２７８の誤動作によって駆動指令信号ＥＡ２がオンパルスを出力したケースであるが、上アームの導通状態判定信号Ｈ２はオフ状態のままであり、アーム短絡が防止されていることが分かる。
ただし、健全側の上アームの導通状態判定信号Ｈ１もオフになっている。
FIG. 16 is a diagram illustrating operation waveforms of the reference circuit 2 of the conventional power conversion device.
In FIG. 16, the upper arm drive command signal LA1 and the lower arm drive command signal LA2 operate exclusively.
Failure example 1 (3110) is a case in which the drive command signal EA1 outputs an on-pulse (enclosed line 3111) due to a malfunction of the
However, the healthy state lower arm conduction state determination signal H2 is also turned off.
Similarly, failure example 2 (3120) is a case where the drive command signal EA2 outputs an ON pulse due to a malfunction of the
However, the conduction state determination signal H1 for the upper arm on the healthy side is also off.
故障例３（３１３０）は、故障例１（３１１０）と同様に上アーム側の駆動制御装置１１１１内の絶縁回路１７１の誤動作によって駆動指令信号ＥＡ１がオンパルスを出力したケースであるが、上・下アームの駆動指令信号ＥＡ１、ＥＡ２が同時にオンになった点が異なる。このような場合でも、参考回路１の動作波形（図１３）と異なり、発振を防止かつアーム短絡を抑止することができる。
Failure example 3 (3130) is a case where the drive command signal EA1 outputs an on-pulse due to a malfunction of the
参考回路２において、上・下アームの駆動指令信号ＥＡ１、ＥＡ２が同時にオンになった場合に発振しない理由を、次に説明する。
図１７は、従来の電力変換装置の参考回路２の上・下アームの駆動指令信号ＥＡ１、ＥＡ２が同時にオンになった場合の挙動を説明するための仮想的な簡略図である。
図１７において、上・下アームの駆動指令信号ＥＡ１、ＥＡ２が同時にオンになった場合、上・下アームの駆動制御装置１１１１、１２１１は対称に動作する。
したがって、インターロック信号ＬＤＣ、ＬＣＤにおいて、過渡的にＬＤＣ＝ＬＣＤが成立する状態が発生することがある。このＬＤＣ＝ＬＣＤが成立する場合において、絶縁回路１７４の出力ＬＤＣを絶縁回路１７３の入力ＬＣＤに直結させ、上アーム分だけを切り取って、図１５の回路を仮想的に簡略化して図示したのが図１７である。
また、図１７における各回路、各回路要素の符号は図１５に対応している。
The reason why the reference circuit 2 does not oscillate when the upper and lower arm drive command signals EA1 and EA2 are simultaneously turned on will be described.
FIG. 17 is a virtual simplified diagram for explaining the behavior when the drive command signals EA1 and EA2 for the upper and lower arms of the reference circuit 2 of the conventional power conversion device are simultaneously turned on.
In FIG. 17, when the upper and lower arm drive command signals EA1 and EA2 are simultaneously turned on, the upper and lower arm
Therefore, in the interlock signals LDC and LCD, a state in which LDC = LCD is established transiently may occur. When this LDC = LCD is established, the output LDC of the
Moreover, the reference numerals of the circuits and circuit elements in FIG. 17 correspond to those in FIG.
図１７において、インターロック信号生成回路（ＮＯＲ回路）３１４１の一方の入力ＥＡ１（駆動指令信号）がオンのとき、他方の入力Ｈ１（導通状態判定信号）の状態によらず必ず出力ＥＤ５（インターロック信号）は必ずオフになる。このため、上・下アームの駆動指令信号ＥＡ１、ＥＡ２が同時にオンになった場合でも、原理的に発振しない。 In FIG. 17, when one input EA1 (drive command signal) of the interlock signal generation circuit (NOR circuit) 3141 is on, the output ED5 (interlock) is always output regardless of the state of the other input H1 (conduction state determination signal). Signal) is always off. For this reason, even if the upper and lower arm drive command signals EA1 and EA2 are simultaneously turned on, they do not oscillate in principle.
しかしながら、故障例１（３１１０）、故障例２（３１２０）で示したように、先にオンした健全側のアームまでオフするので、前述した「入力ＥＡ１（駆動指令信号）がオンのとき、他方の入力Ｈ１（導通状態判定信号）の状態によらず必ず出力ＥＤ５（インターロック信号）は必ずオフになる」という条件が崩れて、再度オンしてしまうことがあり、出力ＥＤ５（インターロック信号）のオフ時間が短ければ過電圧によりスイッチング素子が破壊されてしまう可能性がある。 However, as shown in failure example 1 (3110) and failure example 2 (3120), since the arm on the sound side that was turned on first is turned off, when the above-mentioned "input EA1 (drive command signal) is on, the other The condition that the output ED5 (interlock signal) is always turned off regardless of the state of the input H1 (conducting state determination signal) of the output H1 (interlock signal) is broken, and the output ED5 (interlock signal) may be turned on again. If the OFF time is short, the switching element may be destroyed due to overvoltage.
１００ 電力変換装置
１０１ スイッチング素子（第１スイッチング素子）
１１０ 出力端子
１１１、１１１Ａ、１１１Ｂ 駆動制御装置（第１駆動制御装置）
１１１１、１２１１ 駆動制御装置
１１４１、１２４１ 否定回路（ＮＯＴ回路）
１２１ 駆動回路（第１駆動部）
１２２、１３３、１４３、２２２、２３３、２４３ 論理積回路（ＡＮＤ回路）
１２３、２２３ 出力段パワー回路
１３１、１３１Ａ、１３１Ｂ フィードバック信号生成回路（第１フィードバック信号生成部）
１３２、２３２ 排他的論理和回路（ＸＯＲ回路）
１４１、１４１Ａ、１４１Ｂ インターロック信号生成回路（第１インターロック信号生成部）
１５１ 状態判定回路（第１状態判定部）
１６１ フィルタ回路（第１フィルタ部）
１７１〜１７４、２７５〜２７８ 絶縁回路（第１絶縁部〜第８絶縁部）
２０１ スイッチング素子（第２スイッチング素子）
２１１、２１１Ａ、２１１Ｂ 駆動制御装置（第２駆動制御装置）
２２１ 駆動回路（第２駆動部）
２３１、２３１Ａ、２３１Ｂ フィードバック信号生成回路（第２フィードバック信号生成部）
２４１、２４１Ａ、２４１Ｂ インターロック信号生成回路（第２インターロック信号生成部）
２５１ 状態判定回路（第２状態判定部）
２６１ フィルタ回路（第２フィルタ部）
３０１ 直流電圧源
３１２ 指令制御装置
３１４１、３２４１ 否定論理和回路（ＮＯＲ回路）
Ｅ１、Ｅ２ 制御駆動信号
ＥＡ１ 駆動指令信号（第１駆動指令信号）（電気信号）
ＥＡ２ 駆動指令信号（第２駆動指令信号）（電気信号）
ＥＢ１ フィードバック信号（第１フィードバック信号）（電気信号）
ＥＢ２ フィードバック信号（第２フィードバック信号）（電気信号）
ＥＣ１ インターロック信号（第２インターロック信号）（電気信号）
ＥＣ２ インターロック信号（第１インターロック信号）（電気信号）
ＥＤ１ インターロック信号（第１インターロック信号）（電気信号）
ＥＤ２ インターロック信号（第２インターロック信号）（電気信号）
Ｆ１ フィルタ出力信号（第１フィルタ出力信号）
Ｆ２ フィルタ出力信号（第２フィルタ出力信号）
Ｇ１、Ｇ２ 導通状態信号
Ｈ１ 導通状態判定信号（第１導通状態判定信号）
Ｈ２ 導通状態判定信号（第２導通状態判定信号）
Ｉ１、Ｉ２ スイッチング素子駆動信号
ＬＡ１ 駆動指令信号（第１駆動指令信号）（光信号）
ＬＡ２ 駆動指令信号（第２駆動指令信号）（光信号）
ＬＢ１ フィードバック信号（第１フィードバック信号）（光信号）
ＬＢ２ フィードバック信号（第２フィードバック信号）（光信号）
ＬＣＤ インターロック信号（第２インターロック信号）（光信号）
ＬＤＣ インターロック信号（第１インターロック信号）（光信号）
DESCRIPTION OF
110
1111, 1211
121 Drive circuit (first drive unit)
122, 133, 143, 222, 233, 243 AND circuit (AND circuit)
123, 223 Output
132, 232 Exclusive OR circuit (XOR circuit)
141, 141A, 141B Interlock signal generation circuit (first interlock signal generation unit)
151 State determination circuit (first state determination unit)
161 Filter circuit (first filter section)
171 to 174, 275 to 278 Insulating circuit (first insulating part to eighth insulating part)
201 switching element (second switching element)
211, 211A, 211B Drive control device (second drive control device)
221 drive circuit (second drive unit)
231, 231 A, 231 B Feedback signal generation circuit (second feedback signal generation unit)
241, 241A, 241B Interlock signal generation circuit (second interlock signal generation unit)
251 State determination circuit (second state determination unit)
261 filter circuit (second filter section)
301
E1, E2 Control drive signal EA1 Drive command signal (first drive command signal) (electrical signal)
EA2 drive command signal (second drive command signal) (electrical signal)
EB1 feedback signal (first feedback signal) (electrical signal)
EB2 feedback signal (second feedback signal) (electrical signal)
EC1 interlock signal (second interlock signal) (electrical signal)
EC2 interlock signal (first interlock signal) (electrical signal)
ED1 Interlock signal (first interlock signal) (electrical signal)
ED2 interlock signal (second interlock signal) (electrical signal)
F1 filter output signal (first filter output signal)
F2 filter output signal (second filter output signal)
G1, G2 conduction state signal H1 conduction state determination signal (first conduction state determination signal)
H2 conduction state determination signal (second conduction state determination signal)
I1, I2 Switching element drive signal LA1 Drive command signal (first drive command signal) (optical signal)
LA2 drive command signal (second drive command signal) (optical signal)
LB1 feedback signal (first feedback signal) (optical signal)
LB2 feedback signal (second feedback signal) (optical signal)
LCD interlock signal (second interlock signal) (optical signal)
LDC interlock signal (first interlock signal) (optical signal)
Claims (6)
前記第１スイッチング素子を駆動制御する第１駆動制御装置と、
前記第２スイッチング素子を駆動制御する第２駆動制御装置と、
前記第１駆動制御装置と前記第２駆動制御装置とに、それぞれ第１駆動指令信号と第２駆動指令信号とによって指令を与える指令制御装置とを含んでなる電力変換装置であって、
前記第１駆動制御装置は、
前記第２駆動制御装置の出力する第２インターロック信号の高周波成分を除去する第１フィルタ部と、
前記指令制御装置の第１駆動指令信号と前記第１フィルタ部の出力する第１フィルタ出力信号とを演算して前記第１スイッチング素子を駆動するスイッチング素子駆動信号を出力する第１駆動部と、
前記第１スイッチング素子の導通状態を判定する第１状態判定部と、
前記第１駆動指令信号と前記第２インターロック信号の論理積と前記第１状態判定部の出力する第１導通状態判定信号の非論理和によって、第１インターロック信号を生成する第１インターロック信号生成部と、
前記第１駆動指令信号と前記第１状態判定部の出力との排他的論理和によって、第１フィードバック信号を出力する第１フィードバック信号生成部と、
第１絶縁部、第２絶縁部、第３絶縁部、第４絶縁部と、を備え、
前記第２駆動制御装置は、
前記第１駆動制御装置の出力する第１インターロック信号の高周波成分を除去する第２フィルタ部と、
前記指令制御装置の第２駆動指令信号と前記第２フィルタ部の出力する第２フィルタ出力信号とを演算して前記第２スイッチング素子を駆動するスイッチング素子駆動信号を出力する第２駆動部と、
前記第２スイッチング素子の導通状態を判定する第２状態判定部と、
前記第２駆動指令信号と前記第１インターロック信号の論理積と前記第２状態判定部の出力する第２導通状態判定信号の非論理和によって、第２インターロック信号を生成する第２インターロック信号生成部と、
前記第２駆動指令信号と前記第２状態判定部の出力との排他的論理和によって、第２フィードバック信号を出力する第２フィードバック信号生成部と、
第５絶縁部、第６絶縁部、第７絶縁部、第８絶縁部と、を備え、
前記第１駆動制御装置は、前記第１インターロック信号を前記第２駆動制御装置に供給し、前記第１フィードバック信号を前記指令制御装置に供給し、
前記第２駆動制御装置は、前記第２インターロック信号を前記第１駆動制御装置に供給し、前記第２フィードバック信号を前記指令制御装置に供給し、
前記指令制御装置が前記第１駆動制御装置および前記第２駆動制御装置との間で信号を授受する入出力信号、および前記第１駆動制御装置と前記第２駆動制御装置との間で信号を授受する入出力信号は光信号であり、
前記第１絶縁部は前記指令制御装置の第１駆動指令信号を光信号から電気信号に変換し、前記第８絶縁部は前記指令制御装置の第２駆動指令信号を光信号から電気信号に変換し、前記第２絶縁部は前記第１フィードバック信号を電気信号から光信号に変換し、前記第７絶縁部は前記第２フィードバック信号を電気信号から光信号に変換し、前記第４絶縁部は前記第１インターロック信号を電気信号から光信号に変換し、前記第５絶縁部は前記第２インターロック信号を電気信号から光信号に変換し、前記第３絶縁部は前記第５絶縁部が変換した前記第２インターロック信号の光信号を電気信号に変換し、前記第６絶縁部は前記第４絶縁部が変換した前記第１インターロック信号の光信号を電気信号に変換する
ことを特徴とする電力変換装置。 A first switching element and a second switching element connected in series to a DC voltage source;
A first drive control device for driving and controlling the first switching element;
A second drive control device for driving and controlling the second switching element;
A power conversion device including a command control device that gives commands to the first drive control device and the second drive control device by a first drive command signal and a second drive command signal, respectively.
The first drive control device includes:
A first filter for removing a high frequency component of a second interlock signal output from the second drive control device;
A first drive unit that calculates a first drive command signal of the command control device and a first filter output signal output from the first filter unit and outputs a switching element drive signal for driving the first switching element;
A first state determination unit for determining a conduction state of the first switching element;
A first interlock that generates a first interlock signal based on a non-logical sum of a logical product of the first drive command signal and the second interlock signal and a first conduction state determination signal output from the first state determination unit. A signal generator;
A first feedback signal generation unit that outputs a first feedback signal by an exclusive OR of the first drive command signal and the output of the first state determination unit ;
A first insulating part, a second insulating part, a third insulating part, a fourth insulating part ,
The second drive control device includes:
A second filter section for removing high frequency components of the first interlock signal output from the first drive control device;
A second drive unit that calculates a second drive command signal of the command control device and a second filter output signal output from the second filter unit and outputs a switching element drive signal for driving the second switching element;
A second state determination unit for determining a conduction state of the second switching element;
A second interlock that generates a second interlock signal based on a non-logical sum of the logical product of the second drive command signal and the first interlock signal and the second conduction state determination signal output from the second state determination unit. A signal generator;
A second feedback signal generation unit that outputs a second feedback signal by exclusive OR of the second drive command signal and the output of the second state determination unit ;
A fifth insulating portion, a sixth insulating portion, a seventh insulating portion, and an eighth insulating portion ,
The first drive control device supplies the first interlock signal to the second drive control device, and supplies the first feedback signal to the command control device.
The second drive control device supplies the second interlock signal to the first drive control device, and supplies the second feedback signal to the command control device;
The command control device sends and receives signals between the first drive control device and the second drive control device, and signals between the first drive control device and the second drive control device. I / O signals to be sent and received are optical signals,
The first insulation unit converts the first drive command signal of the command control device from an optical signal to an electrical signal, and the eighth insulation unit converts the second drive command signal of the command control device from an optical signal to an electrical signal. The second insulating unit converts the first feedback signal from an electrical signal to an optical signal, the seventh insulating unit converts the second feedback signal from an electrical signal to an optical signal, and the fourth insulating unit is The first interlock signal is converted from an electric signal into an optical signal, the fifth insulating unit converts the second interlock signal from an electric signal into an optical signal, and the third insulating unit is converted into an optical signal. The converted optical signal of the second interlock signal is converted into an electrical signal, and the sixth insulating unit converts the optical signal of the first interlock signal converted by the fourth insulating unit into an electrical signal. > Power conversion equipment characterized by .
前記第１スイッチング素子を駆動制御する第１駆動制御装置と、
前記第２スイッチング素子を駆動制御する第２駆動制御装置と、
前記第１駆動制御装置と前記第２駆動制御装置とに、それぞれ第１駆動指令信号と第２駆動指令信号とによって指令を与える指令制御装置とを含んでなる電力変換装置であって、
前記第１駆動制御装置は、
前記第２駆動制御装置の出力する第２インターロック信号の高周波成分を除去する第１フィルタ部と、
前記指令制御装置の第１駆動指令信号と前記第１フィルタ部の出力する第１フィルタ出力信号とを演算して前記第１スイッチング素子を駆動するスイッチング素子駆動信号を出力する第１駆動部と、
前記第１スイッチング素子の導通状態を判定する第１状態判定部と、
前記第１駆動指令信号と前記第２インターロック信号の論理積と前記第１状態判定部の出力する第１導通状態判定信号の非論理和によって、第１インターロック信号を生成する第１インターロック信号生成部と、
前記第１駆動指令信号と前記第１フィルタ出力信号の否定との論理積によって、第１フィードバック信号を出力する第１フィードバック信号生成部と、
第１絶縁部、第２絶縁部、第３絶縁部、第４絶縁部と、を備え、
前記第２駆動制御装置は、
前記第１駆動制御装置の出力する第１インターロック信号の高周波成分を除去する第２フィルタ部と、
前記指令制御装置の第２駆動指令信号と前記第２フィルタ部の出力する第２フィルタ出力信号とを演算して前記第２スイッチング素子を駆動するスイッチング素子駆動信号を出力する第２駆動部と、
前記第２スイッチング素子の導通状態を判定する第２状態判定部と、
前記第２駆動指令信号と前記第１インターロック信号の論理積と前記第２状態判定部の出力する第２導通状態判定信号の非論理和によって、第２インターロック信号を生成する第２インターロック信号生成部と、
前記第２駆動指令信号と前記第２フィルタ出力信号の否定との論理積によって、第２フィードバック信号を出力する第２フィードバック信号生成部と、
第５絶縁部、第６絶縁部、第７絶縁部、第８絶縁部と、を備え、
前記第１駆動制御装置は、前記第１インターロック信号を前記第２駆動制御装置に供給し、前記第１フィードバック信号を前記指令制御装置に供給し、
前記第２駆動制御装置は、前記第２インターロック信号を前記第１駆動制御装置に供給し、前記第２フィードバック信号を前記指令制御装置に供給し、
前記指令制御装置が前記第１駆動制御装置および前記第２駆動制御装置との間で信号を授受する入出力信号、および前記第１駆動制御装置と前記第２駆動制御装置との間で信号を授受する入出力信号は光信号であり、
前記第１絶縁部は前記指令制御装置の第１駆動指令信号を光信号から電気信号に変換し、前記第８絶縁部は前記指令制御装置の第２駆動指令信号を光信号から電気信号に変換し、前記第２絶縁部は前記第１フィードバック信号を電気信号から光信号に変換し、前記第７絶縁部は前記第２フィードバック信号を電気信号から光信号に変換し、前記第４絶縁部は前記第１インターロック信号を電気信号から光信号に変換し、前記第５絶縁部は前記第２インターロック信号を電気信号から光信号に変換し、前記第３絶縁部は前記第５絶縁部が変換した前記第２インターロック信号の光信号を電気信号に変換し、前記第６絶縁部は前記第４絶縁部が変換した前記第１インターロック信号の光信号を電気信号に変換する
ことを特徴とする電力変換装置。 A first switching element and a second switching element connected in series to a DC voltage source;
A first drive control device for driving and controlling the first switching element;
A second drive control device for driving and controlling the second switching element;
A power conversion device including a command control device that gives commands to the first drive control device and the second drive control device by a first drive command signal and a second drive command signal, respectively.
The first drive control device includes:
A first filter for removing a high frequency component of a second interlock signal output from the second drive control device;
A first drive unit that calculates a first drive command signal of the command control device and a first filter output signal output from the first filter unit and outputs a switching element drive signal for driving the first switching element;
A first state determination unit for determining a conduction state of the first switching element;
A first interlock that generates a first interlock signal based on a non-logical sum of a logical product of the first drive command signal and the second interlock signal and a first conduction state determination signal output from the first state determination unit. A signal generator;
A first feedback signal generator that outputs a first feedback signal by a logical product of the first drive command signal and the negation of the first filter output signal;
A first insulating part, a second insulating part, a third insulating part, a fourth insulating part ,
The second drive control device includes:
A second filter section for removing high frequency components of the first interlock signal output from the first drive control device;
A second drive unit that calculates a second drive command signal of the command control device and a second filter output signal output from the second filter unit and outputs a switching element drive signal for driving the second switching element;
A second state determination unit for determining a conduction state of the second switching element;
A second interlock that generates a second interlock signal based on a non-logical sum of the logical product of the second drive command signal and the first interlock signal and the second conduction state determination signal output from the second state determination unit. A signal generator;
A second feedback signal generator that outputs a second feedback signal by a logical product of the second drive command signal and the negation of the second filter output signal;
A fifth insulating portion, a sixth insulating portion, a seventh insulating portion, and an eighth insulating portion ,
The first drive control device supplies the first interlock signal to the second drive control device, and supplies the first feedback signal to the command control device.
The second drive control device supplies the second interlock signal to the first drive control device, and supplies the second feedback signal to the command control device;
The command control device sends and receives signals between the first drive control device and the second drive control device, and signals between the first drive control device and the second drive control device. I / O signals to be sent and received are optical signals,
The first insulation unit converts the first drive command signal of the command control device from an optical signal to an electrical signal, and the eighth insulation unit converts the second drive command signal of the command control device from an optical signal to an electrical signal. The second insulating unit converts the first feedback signal from an electrical signal to an optical signal, the seventh insulating unit converts the second feedback signal from an electrical signal to an optical signal, and the fourth insulating unit is The first interlock signal is converted from an electric signal into an optical signal, the fifth insulating unit converts the second interlock signal from an electric signal into an optical signal, and the third insulating unit is converted into an optical signal. The converted optical signal of the second interlock signal is converted into an electrical signal, and the sixth insulating unit converts the optical signal of the first interlock signal converted by the fourth insulating unit into an electrical signal. > Power conversion equipment characterized by .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011255795A JP5789493B2 (en) | 2011-11-24 | 2011-11-24 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011255795A JP5789493B2 (en) | 2011-11-24 | 2011-11-24 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013110905A JP2013110905A (en) | 2013-06-06 |
| JP5789493B2 true JP5789493B2 (en) | 2015-10-07 |
Family
ID=48707138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011255795A Active JP5789493B2 (en) | 2011-11-24 | 2011-11-24 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5789493B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7327269B2 (en) * | 2020-05-01 | 2023-08-16 | 株式会社デンソー | Gate drives and compound gate drives |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0956177A (en) * | 1995-08-18 | 1997-02-25 | Hitachi Ltd | Gate signal generating circuit for power conversion equipment |
| JPH11356035A (en) * | 1998-06-04 | 1999-12-24 | Hitachi Ltd | Gate driving device for voltage-driven self-arc-extinguishing element |
| JP4442348B2 (en) * | 2004-07-22 | 2010-03-31 | 株式会社日立製作所 | Power converter |
-
2011
- 2011-11-24 JP JP2011255795A patent/JP5789493B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013110905A (en) | 2013-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6075024B2 (en) | Multi-level inverter | |
| US8476860B2 (en) | Electric power converter | |
| US9531185B2 (en) | Current limiting control method for diode neutral-point-clamped three-level inverter and related circuit | |
| JP5110189B2 (en) | Inverter control device | |
| JP5324066B2 (en) | Semiconductor power converter | |
| JP2012005229A (en) | Electric power converter | |
| JP6615384B2 (en) | Semiconductor devices, inverters and automobiles | |
| JP2014117112A (en) | Semiconductor control device, and power conversion equipment | |
| JP2006238546A (en) | Inverter temperature detector | |
| JP2016025776A (en) | Control device for rotary electric machine | |
| JP2015032984A (en) | Device for driving semiconductor element, and power conversion device using the same | |
| US20190280475A1 (en) | Method for eliminating an arc driven by means of at least one phase voltage source of a converter circuit | |
| WO2015049882A1 (en) | Rectification device | |
| JP5789493B2 (en) | Power converter | |
| JP5462880B2 (en) | Power converter | |
| CN103051239B (en) | Cascade multiple inverter device | |
| JP5416673B2 (en) | Signal transmission circuit, switching element drive circuit, and power conversion device | |
| JP2014138484A (en) | Power conversion device | |
| JP2008182826A (en) | Driving circuit of semiconductor switching element | |
| JP2010259313A (en) | Power conversion system | |
| JP2011053108A (en) | Reverse phase/phase interruption detecting device | |
| JP7006475B2 (en) | Semiconductor integrated circuit equipment | |
| JP4579733B2 (en) | Thyristor failure detection device | |
| JP7077588B2 (en) | Signal propagation device | |
| JP4575876B2 (en) | Inverter device and inverter system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150721 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150803 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5789493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |