JP5789237B2 - メモリー管理装置 - Google Patents

Description

本発明は、画像形成装置等の電子機器のメモリーへのアクセスを管理するメモリー管理装置に関する。

電子機器としての画像形成装置では、その機能の多様化に応じてメモリー容量を増加することが必要になっきている。近年では、メモリー容量の増加として、物理的にメモリーを追加するのに加え、追加したメモリーのアドレス空間を広いビット幅で管理することも行われている。例えば、３２ビットのアドレス空間のメモリーに加え、６４ビットのアドレス空間のメモリーを追加する等である。

ところが、３２ビットと６４ビット等のように異なるビット幅のアドレス空間においては、それらに対する別個のメモリーアクセス管理が必要になるという問題があった。

これに対し、従来は、３２ビット等の相対的に狭いアドレス空間を持っていたデータを６４ビット等の相対的に広いアドレス空間に移行することが行われている（例えば特許文献１）。

しかし、この技術を用いた場合は、相対的に広いビット幅でのメモリーアクセス管理に乗り換える必要があるので、メモリーアクセス管理システムの構築に手間がかかっていた。

特開２００２−２２９８５１号公報

本発明が解決しようとする問題点は、異なるビット幅のアドレス空間が存在する場合にメモリーアクセス管理システムの構築に手間がかかる点である。

本発明は、異なるビット幅のアドレス空間が存在する場合にメモリーアクセス管理システムの構築に容易に行うため、異なるビット幅のアドレス空間を有する電子機器のメモリーへのアクセスを管理するメモリー管理装置であって、相対的に広いビット幅のアドレス空間を相対的に狭いビット幅毎に分割した複数のメモリーエリアに対し各別にアクセス管理する前記相対的に狭いビット幅用のアクセス管理部と、前記複数のアクセス管理部の識別情報を保持する識別情報保持部と、前記保持された識別情報に基づいてアクセス先となるメモリーエリアに対するアクセス管理部を決定し、前記決定されたアクセス管理部による前記メモリーエリアへのアクセスを可能とする割振部とを備えたことを最も主な特徴とする。

本発明によれば、相対的に広いビット幅のアドレス空間に対して相対的に狭いビット幅でのメモリーアクセス管理を流用することができ、異なるビット幅のアドレス空間が存在する場合でもメモリーアクセス管理システムの構築を容易に行わせることができる。

画像形成装置を示すブロック図である（実施例１）。 メモリーアクセス管理を示す概念図である（実施例１）。 メモリー管理装置を示す概念図である（実施例１）。 ３２ビット空間及び６４ビット空間のアドレスマップを示す（実施例１）。 図３のメモリー管理装置によるメモリーアクセス処理を示すフローチャートである（実施例１）。

異なるビット幅のアドレス空間が存在する場合にメモリーアクセス管理システムの構築に容易に行うという目的を、相対的に広いビット幅のアドレス空間を相対的に狭いビット幅毎の複数のメモリーエリアに分割することで実現した。

具体的には、相対的に広いビット幅のアドレス空間を相対的に狭いビット幅毎に分割した複数のメモリーエリアに対し各別にアクセス管理する相対的に狭いビット幅用のアクセス管理部と、複数のアクセス管理部の識別情報を保持する識別情報保持部と、保持された識別情報に基づいてアクセス先となるメモリーエリアに対するアクセス管理部を決定し、決定されたアクセス管理部による前記メモリーエリアへのアクセスを可能とする割振部とを電子機器のメモリーへのアクセスを管理するメモリー管理装置が備えている。

メモリー管理装置を適用する電子機器には、各種情報処理装置の他、画像形成装置等がある。

以下、本発明の実施例について図面を参照して説明する。

［画像形成装置の構成］
図１は本発明の実施例１に係る画像形成装置を示すブロック図である。

本実施例の電子機器としての画像形成装置１は、図１のように、例えばデジタル複合機等からなり、コピー機能やプリント機能等の各種機能を有している。この画像形成装置１は、画像形成部３と、ＣＰＵ５と、第１及び第２のメモリー７，９と、メモリー管理装置１１等を備えている。

画像形成部３は、コピー機能やプリント機能を実現し、受信したコピージョブやプリントジョブにより用紙上に画像形成を行わせる。その際に、第１及び第２のメモリー７，９にアクセス可能となっている。

ＣＰＵ５は、画像形成部３や画像形成装置１の各部の制御や作業を行わせる演算装置である。この制御や作業時には、ＣＰＵ５が第１及び第２のメモリー７，９にアクセスする。また、第１及び第２のメモリー７，９へのアクセスは、ユーザーからの操作入力や作業状況に応じても適宜行われる。

なお、ユーザーからの操作入力は、例えば画像形成装置１の操作パネルやネットワークを介したユーザー端末等によって行うことができる。ユーザー端末からの場合は、ダイレクトメモリーアクセスによっても第１及び第２のメモリー７，９にアクセスすることができる。

第１及び第２のメモリー７，９は、制御や作業に必要なデータを記憶する作業領域等として用いる記憶装置である。第１のメモリー７は、ビット幅が３２ビットのアドレス空間１３（以下、「３２ビット空間１３」と称する）を有し（図４参照）、従来より用いられていたものである。第２のメモリー９は、画像形成装置１の機能毎の専用メモリー管理を実現するために追加されたものであり、第１のメモリー７とは異なるビット幅の６４ビットのアドレス空間１５（以下、「６４ビット空間１５」と称する）を有する（図４参照）。

図２は、メモリーアクセス管理を示す概念図である。

図２のように、通常のメモリーアクセス管理では、３２ビットによるメモリーアクセス管理と６４ビットによるメモリーアクセス管理とを別個に行う必要がある。

これに対し、本実施例の画像形成装置１では、第１のメモリー７の３２ビット空間１３及び第２のメモリー９の６４ビット空間１５に対し、３２ビットでのメモリーアクセス管理（３２bitメモリー管理及び専用メモリー管理）を行わせるようになっている。

図２の専用メモリー管理は、画像形成装置１の機能（図２の右からプリント機能、コピー機能、送り装置使用時のコピー機能）毎に分けられた専用メモリー管理となっている。

なお、第１及び第２のメモリー９のビット幅としては、上記に限られるものではなく、例えば１６ビットや８ビット等とすることも可能である。また、メモリーとしては、第１及び第２のメモリー７，９だけでなく、さらに別のメモリーを追加することも可能である。この場合の別のメモリーは、６４ビットのビット幅とすることが好ましいが、上記同様に１６ビットや８ビット或いは３２ビット等としてもよい。

図１のメモリー管理装置１１は、第１及び第２のメモリー７，９のアドレス空間をマッピングするハードウェアであり、３２ビット空間１３及び６４ビット空間１５の第１及び第２のメモリー７，９へのアクセスを管理する。

図３は、メモリー管理装置を示す概念図である。なお、図３では、ユーザーからの操作入力に応じてアドレス信号が出力される場合を示している。このアドレス信号の出力は、ＣＰＵ５やダイレクトメモリーアクセスによるユーザー端末から行うことができる。

メモリー管理装置１１は、図３のように、メモリーアクセスインターフェース１７と、複数のアクセス管理部であるアクセス管理モジュール１９，２１と、識別情報保持部であるキャッシュ２３と、割振部であるディスパッチャー２５とで構成されている。

メモリーアクセスインターフェース１７は、アドレス信号を受け取って、第１及び第２のメモリー７，９に対するアクセスを行わせる。アドレス信号は、第１及び第２のメモリー７，９の特定の記憶場所を指定するものであり、メモリーアクセスインターフェース１７は、アドレス信号のビット情報に応じて第１及び第２のメモリー７，９の記憶場所にアクセスする。このアクセスは複数のアクセス管理モジュール１９，２１を介して行われる。

複数のアクセス管理モジュール１９，２１は、第１及び第２のメモリー７，９にアクセスし、その記憶場所から情報を取り出してメモリーアクセスインターフェース１７に渡す。本実施例のアクセス管理モジュール１９，２１は、３２ビットでのメモリーアクセス管理用であり、それぞれ第１及び第２のメモリー７，９に対して設けられている。

具体的には、アクセス管理モジュール１９は、第１のメモリー７の３２ビット空間１３に、アクセス管理モジュール２１は、第２のメモリー９の６４ビット空間１５内のメモリーエリア２７毎に設けられている。

メモリーエリア２７は、第２のメモリー９の相対的に広いビット幅である６４ビット空間１５を、相対的に狭いビット幅である３２ビット毎に分割して管理されるものである。図４に、３２ビット空間１３及び６４ビット空間のアドレスマップを示す。

図４のように、６４ビット空間１５内は、３２ビットのアドレス空間毎に区分けされた複数のメモリーエリア２７（図４のAREA0、AREA1・・・）となっている。本実施例では、複数のメモリーエリア２７が図３の画像形成装置１の機能に対して割り当てられている。

複数のメモリーエリア２７は、それぞれ３２ビット毎に仕切られることで０×０〜ｆまでの異なる上位ビットを有している。なお、３２ビット空間１３は、上位ビット０を有している。

図３のキャッシュ２３は、複数のアクセス管理モジュール２１の識別情報を保持するものである。本実施例では、６４ビット空間１５のメモリーエリア２７の上位ビットが対応するアクセス管理モジュール２１と関連付けられ、識別情報であるエリアマネージメントテーブルＴとしてキャッシュ２３に保持されている。

アクセス管理モジュール２１と上位ビットとの関連付けは、メモリーエリア２７毎にエリアナンバーを付与し、これらのエリアナンバーを対応するアクセス管理モジュール２１のモジュールナンバーに割り当てた上で上位ビットに関連付ければよい。

なお、本実施例のエリアマネージメントテーブルＴでは、３２ビット空間１３についても、その上位ビットが対応するアクセス管理モジュール１９に関連付けてられている。

ディスパッチャー２５は、キャッシュ２３に保持されたエリアマネージメントテーブルＴに基づき、アクセスに用いるアクセス管理モジュール（１９，２１）を決定する。

具体的には、アドレス信号のビット情報を受け取り、そのビット情報の上位ビットと関連付けられているアクセス管理モジュール（１９，２１）をアクセス用として決定する。

なお、３２ビット空間１３については、ディスパッチャー２５を介さず、メモリーアクセスインターフェース１７から直接アクセス管理モジュール１９を介してアクセスしてもよい。

上記のように決定されたアクセス管理モジュール（１９，２１）は、３２ビット空間１３又は６４ビット空間１５のメモリーエリア２７に対してアクセスする。そして、決定されたアクセス管理モジュール（１９，２１）は、下位ビットである３２ビットによって記憶場所が特定され、そこから情報を取り出してメモリーアクセスインターフェース１７に渡すことになる。
［メモリーアクセス処理］
図５は、図３のメモリー管理装置によるメモリーアクセス処理を示すフローチャートである。本実施例のメモリーアクセス処理では、ＣＰＵ５からアドレス信号が出力されることで、図５のフローチャートが開始される。なお、ダイレクトメモリーアクセスの場合も、ＣＰＵ５を介さないアクセスルートとなるだけで、基本的に同一の処理を行うことができる。

ステップＳ１では、「ビット情報の取得」が行われる。この処理では、メモリーアクセスインターフェース１７がＣＰＵ５からのアドレス信号を受け取り、ビット情報を取得する。取得されたビット情報がメモリーアクセスインターフェース１７に渡され、ステップＳ２へ移行する。

ステップＳ２では、「上位ビット対応モジュールの検索」が行われる。この処理では、ディスパッチャー２５が、取得したビット情報の上位ビットから対応するアクセス管理モジュール１９又は２１を検索する。この検索は、キャッシュ２３内のエリアマネージメントテーブルＴを参照して行われる。これによりステップＳ３へ移行する。

ステップＳ３では、「アクセス管理モジュールの決定」が行われる。すなわち、ディスパッチャー２５は、ステップＳ２において検索されたアクセス管理モジュール１９又は２１をアクセス用として決定する。

具体的には、ビット情報の上位ビットが「０」である場合は第１のメモリー７の３２ビット空間１３のアクセス管理モジュール１９がアクセス用として検索され決定され、ビット情報の上位ビットが「０×０〜ｆ」の場合は第２のメモリー９の６４ビット空間１５のアクセス管理モジュール２１から対応するものをアクセス用として検索され決定する。

これにより、ステップＳ３が完了してステップＳ４へ移行する。

ステップＳ４では、「メモリーへのアクセス」が行われる。この処理では、ステップＳ３において決定したアクセス管理モジュール１９又は２１により、第１のメモリー７の３２ビット空間１３又は第２のメモリー９の６４ビット空間１５のメモリーエリア２７にアクセスする。

このアクセスによって、３２ビット空間１３又は６４ビット空間１５のメモリーエリア２７内の記憶場所から情報を抜き出すことができる。こうして抜き出された情報は、メモリーアクセスインターフェース１７を介してＣＰＵ５に渡されることになる。
［実施例１の効果］
本実施例のメモリー管理装置１１は、異なるビット幅の３２ビット空間１３及び６４ビット空間１５を有する第１及び第２のメモリー７，９へのアクセスを管理するメモリー管理装置であって、相対的に広いビット幅の６４ビット空間１５を相対的に狭いビット幅である３２ビット毎に分割した複数のメモリーエリア２７に対し各別にアクセス管理する３２ビット用のアクセス管理モジュール２１と、複数のアクセス管理モジュール２１のエリアマネージメントテーブルＴを保持するキャッシュ２３と、保持されたエリアマネージメントテーブルＴに基づいてアクセス先となるメモリーエリア２７に対するアクセス管理モジュール２１を決定し、決定されたアクセス管理モジュール２１によるメモリーエリア２７へのアクセスを可能とするディスパッチャー２５とを備えている。

従って、本実施例では、６４ビット空間１５を３２ビットとしてメモリーアクセス管理することができ、従来の３２ビットのメモリーアクセス管理を流用することができる。

このため、６４ビットによるアドレス空間１５を用いてメモリー容量を増加させることができながら、メモリーアクセス管理を６４ビットに乗り換える必要がなく、メモリーアクセス管理システムの構築を容易に行わせることができる。

また、３２ビットのメモリーアクセス管理は、従来より構築されている信頼性の高いものであることから、本実施例では、６４ビット空間１５に対しても信頼性の高いメモリーアクセス管理が可能となる。

さらに、本実施例のメモリー管理装置１１では、６４ビット空間１５を３２ビットのメモリーエリア２７に分割することで、アクセス先として特定されたメモリーエリア２７内で記憶場所を探索することができ、メモリー情報の探索効率が良い。

また、本実施例のメモリー管理装置１１では、メモリーエリア２７毎に独立したアクセス管理も可能となる。

エリアマネージメントテーブルＴは、メモリーエリア２７の上位ビットと対応するアクセス管理モジュール２１とが関連付けるので、アドレス信号のビット情報からアクセス先となるメモリーエリア２７に対するアクセス管理モジュール２１を容易且つ確実に決定することができる。

しかも、決定されたアクセス管理モジュール２１は、下位ビットに基づいてメモリーエリア２７内の記憶位置を特定することができるので、メモリー情報の探索効率を確実に向上することができる。

エリアマネージメントテーブルＴは、３２ビット空間１３に対するアクセス管理モジュール１９の識別情報を含み、ディスパッチャー２５は、アクセス先となる６４ビット空間１５のメモリーエリア２７又は３２ビット空間１３に対するアクセス管理モジュール１９，２１を決定する。

従って、本実施例のメモリー管理装置１１では、６４ビット空間１５のメモリーエリア２７及び３２ビット空間１３への選択的なアクセスを円滑に行わせることができる。

また、本実施例では、電子機器が複数の機能を有する画像形成装置１であり、複数のメモリーエリア２７が機能に対して割り当てられているので、メモリーエリア２７単位で各機能への割り当てができる。結果として、容易且つ確実に機能毎のメモリーアクセス管理を実現することができる。

１ 画像形成装置
７ 第１のメモリー
９ 第２のメモリー
１１ メモリー管理装置
１３，１５ アドレス空間
１９，２１ アクセス管理モジュール（アクセス管理部）
２３ キャッシュ（識別情報管理部）
２５ ディスパッチャー（割振部）

Claims (5)

1. 異なるビット幅のアドレス空間を有する電子機器のメモリーへのアクセスを管理するメモリー管理装置であって、
   相対的に広いビット幅のアドレス空間を相対的に狭いビット幅毎に分割した複数のメモリーエリアに対し各別にアクセス管理する前記相対的に狭いビット幅用のアクセス管理部と、
   前記複数のアクセス管理部の識別情報を保持する識別情報保持部と、
   前記保持された識別情報に基づいてアクセス先となるメモリーエリアに対するアクセス管理部を割り振り決定し、前記決定されたアクセス管理部による前記メモリーエリアへのアクセスを可能とする割振部と、
   を備えたことを特徴とするメモリー管理装置。
2. 請求項１記載のメモリー管理装置であって、
   前記識別情報は、前記メモリーエリアの上位ビットと対応するアクセス管理部とを関連付ける、
   ことを特徴とするメモリー管理装置。
3. 請求項１又は２記載のメモリー管理装置であって、
   前記識別情報は、前記相対的に狭いビット幅のアドレス空間に対するアクセス管理部の識別情報を含み、
   前記割振部は、アクセス先となる前記メモリーエリア又は前記相対的に狭いビット幅のアドレス空間に対するアクセス管理部を決定する、
   ことを特徴とするメモリー管理装置。
4. 請求項１〜３の何れか一項に記載のメモリー管理装置であって、
   前記電子機器は、複数の機能を有する画像形成装置であり、
   前記複数のメモリーエリアは、前記機能に対して割り当てられている、
   ことを特徴とするメモリー管理装置。
5. 請求項１〜４の何れか一項に記載のメモリー管理装置であって、
   前記相対的に広いビット幅は、６４ビットであり、
   前記相対的に狭いビット幅は、３２ビットである、
   ことを特徴とするメモリー管理装置。