JP5781894B2 - Method for adjusting resistance value of chip resistor - Google Patents

Method for adjusting resistance value of chip resistor Download PDF

Info

Publication number
JP5781894B2
JP5781894B2 JP2011234101A JP2011234101A JP5781894B2 JP 5781894 B2 JP5781894 B2 JP 5781894B2 JP 2011234101 A JP2011234101 A JP 2011234101A JP 2011234101 A JP2011234101 A JP 2011234101A JP 5781894 B2 JP5781894 B2 JP 5781894B2
Authority
JP
Japan
Prior art keywords
resistor
trimming
resistance value
laser beam
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011234101A
Other languages
Japanese (ja)
Other versions
JP2013093421A (en
Inventor
純一 椎谷
純一 椎谷
健仁 唐澤
健仁 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2011234101A priority Critical patent/JP5781894B2/en
Publication of JP2013093421A publication Critical patent/JP2013093421A/en
Application granted granted Critical
Publication of JP5781894B2 publication Critical patent/JP5781894B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、集合基板を分割して多数個取りされるチップ抵抗器の製造過程で、この集合基板に印刷形成された多数の抵抗体に対しレーザトリミングを施して実施される抵抗値調整方法に関する。   The present invention relates to a resistance value adjusting method that is performed by performing laser trimming on a large number of resistors printed on a collective substrate in a manufacturing process of chip resistors obtained by dividing a collective substrate into a large number. .

チップ抵抗器は、直方体形状のセラミック基板と、セラミック基板の長手方向の両端部に設けられた電極と、両電極間に股がって設けられた抵抗体と、抵抗体を被覆する絶縁性の保護層等によって主に構成されている。一般的に、チップ抵抗器を製造する際には、大判の集合基板に対して多数個分の電極と抵抗体および保護層等を一括して形成した後、この集合基板を縦横の分割溝に沿って分割してチップ抵抗器を多数個取りするようになっている。   The chip resistor includes a rectangular parallelepiped ceramic substrate, electrodes provided at both ends in the longitudinal direction of the ceramic substrate, a resistor provided between the electrodes, and an insulating material that covers the resistor. It is mainly composed of a protective layer and the like. Generally, when manufacturing a chip resistor, a large number of electrodes, resistors, protective layers, etc. are collectively formed on a large-sized collective substrate, and then the collective substrate is divided into vertical and horizontal dividing grooves. A large number of chip resistors are obtained by dividing the chip resistors.

かかるチップ抵抗器の製造過程で、集合基板の表面にはマトリックス状に多数の抵抗体(チップ用抵抗体)が印刷形成されるが、各抵抗体の膜厚のばらつきや、焼成炉内の温度むらなどの影響により、各抵抗体の抵抗値にばらつきが発生しやすくなる。そのため、チップ抵抗器を製造する際には、集合基板の状態で各抵抗体にレーザトリミングを施して抵抗値を調整する必要がある。   In the process of manufacturing such chip resistors, a large number of resistors (chip resistors) are printed in a matrix on the surface of the collective substrate. Due to the influence of unevenness, the resistance value of each resistor tends to vary. Therefore, when manufacturing a chip resistor, it is necessary to adjust the resistance value by performing laser trimming on each resistor in the state of the collective substrate.

具体的には、集合基板にマトリックス状に印刷形成された多数の抵抗体に対して、順次、抵抗値を測定しながらレーザビームを照射してトリミング溝を形成する。レーザビームはトリミング対象の抵抗体の手前位置から照射が開始され、その抵抗体のエッジにレーザビームが到達するとトリミング溝が形成されていく。そして、トリミング溝が長くなるのに伴って抵抗値が増大していくので、トリミング対象の抵抗体の抵抗値が所望の値に達した時点でレーザビームの照射をオフにする。このようにして同じ列に並ぶ抵抗体を順番にレーザトリミングし、次の列に並ぶ抵抗体を順番にレーザトリミングしていき、以後、同様にして全ての抵抗体に対するレーザトリミングを完了させる。なお、レーザトリミング中に抵抗体の抵抗値はプローブ等を用いて測定される。   Specifically, a trimming groove is formed by sequentially irradiating a laser beam to a large number of resistors printed in a matrix on a collective substrate while measuring resistance values. Irradiation of the laser beam starts from a position before the resistor to be trimmed, and when the laser beam reaches the edge of the resistor, a trimming groove is formed. Since the resistance value increases as the trimming groove becomes longer, the laser beam irradiation is turned off when the resistance value of the resistor to be trimmed reaches a desired value. In this way, the resistors arranged in the same row are laser trimmed in order, the resistors arranged in the next row are sequentially laser trimmed, and thereafter, the laser trimming for all the resistors is completed in the same manner. Note that the resistance value of the resistor is measured using a probe or the like during laser trimming.

ところで、最近のチップ抵抗器は小型化ならびに製造の自動化が促進されている関係上、集合基板の段階で抵抗体にトリミング不良がありながらチップ抵抗器が製品化されてしまう危険性が高まっている。例えば、トリミング溝が抵抗体のエッジよりも僅かに内側から形成されてしまう「途中切り」と称されるトリミング不良が発生している場合、製品化されたチップ抵抗器は使用中に抵抗値が急変する虞があり、信頼性が著しく低下する。また、レーザビームの照射開始位置がトリミング済みの抵抗体側へずれ、この抵抗体に「両端切り」と称されるトリミング不良が発生している場合は、製品化されたチップ抵抗器の抵抗値が設計値とは異なったものになってしまう。したがって、こうしたトリミング不良を速やかに検出して、品質不良のチップ抵抗器が製品化されないようにしておくことが望まれている。   By the way, since recent chip resistors are being miniaturized and automation of manufacturing is being promoted, there is an increased risk that chip resistors will be commercialized at the stage of the collective substrate even though the resistors have a trimming defect. . For example, when a trimming defect called “halfway cut” occurs in which the trimming groove is formed slightly from the edge of the resistor, the resistance value of the manufactured chip resistor is reduced during use. There is a risk of sudden change, and the reliability is significantly reduced. In addition, when the laser beam irradiation start position is shifted to the trimmed resistor side and a trimming defect called “both ends” occurs in this resistor, the resistance value of the manufactured chip resistor is It will be different from the design value. Therefore, it is desired to detect such a trimming failure promptly so that a defective chip resistor is not commercialized.

トリミング不良のチップ抵抗器が製品化されてしまわないようにするための対策として、従来は、レーザトリミングが終了した集合基板の外観検査を目視で行うことが多かった。しかし、目視で外観を確認するという検査方法では、トリミング不良を見落としてしまう可能性があり、品質不良のチップ抵抗器が大量に製品化されてしまう虞もあった。なお、レーザトリミング中の抵抗体をCCDカメラ等で撮影して画像処理し、その画像データに基づいてトリミング溝の位置や形状の良否判定が行えるようにするという従来技術も知られているが、こうした手法には高価なトリミング設備が必要なため、結果的にチップ抵抗器の製造コストが上昇してしまうという難点があった。   Conventionally, as a measure for preventing a chip resistor having a poor trimming from being commercialized, an appearance inspection of a collective substrate after laser trimming has been often performed visually. However, in the inspection method of visually confirming the appearance, there is a possibility that a trimming defect may be overlooked, and there is a possibility that a defective chip resistor is manufactured in large quantities. In addition, a conventional technique is known in which a resistor during laser trimming is photographed with a CCD camera or the like, image-processed, and the position and shape of the trimming groove can be determined based on the image data. Since this method requires expensive trimming equipment, the manufacturing cost of the chip resistor increases as a result.

そこで、集合基板の1列目に存する各抵抗体のトリミングを終了した後、次列目に存する各抵抗体のトリミングを同様に順次なすようにした抵抗値調整方法において、N列目に存する各抵抗体のトリミング時に抵抗値の変化開始点からそれぞれの抵抗体のエッジ位置を検出して記憶せしめ、(N+1)列目に存する各抵抗体に対するレーザビームの照射開始位置を、隣り合うN列目の抵抗体のエッジ位置から決定するようにした抵抗値調整方法が従来より提案されている(例えば、特許文献1参照)。このような抵抗値調整方法によれば、トリミング対象となる列が進むにつれて抵抗体の位置ずれが徐々に累積した場合でも、その位置ずれに対してレーザビームの照射開始位置が自動的に補正されるため、設備の高騰を抑えつつチップ用抵抗体のトリミング不良を極力回避することができる。   Therefore, in the resistance value adjusting method in which the trimming of each resistor existing in the next row is performed in the same manner after the trimming of each resistor existing in the first row of the collective substrate is finished, The edge position of each resistor is detected and stored from the change start point of the resistance value at the time of trimming the resistor, and the irradiation start position of the laser beam to each resistor existing in the (N + 1) th column is set to the adjacent Nth column. Conventionally, a resistance value adjusting method determined from the edge position of the resistor has been proposed (see, for example, Patent Document 1). According to such a resistance value adjusting method, even when the position shift of the resistor gradually accumulates as the row to be trimmed advances, the irradiation start position of the laser beam is automatically corrected for the position shift. Therefore, it is possible to avoid the trimming failure of the chip resistor as much as possible while suppressing the increase in equipment.

特開平4−71203号公報JP-A-4-71203

ところで、特許文献1に開示されている抵抗値調整方法は、隣り合う列の抵抗体どうしの相対的な位置ずれは僅かであるという前提に基づいて、前列の抵抗体のエッジ位置を参照して次列の各抵抗体に対するレーザビームの照射開始位置を決定するようにしているが、隣り合う列の抵抗体どうしの相対的な位置ずれは必ずしも僅かであると限らず、印刷時の位置ずれや焼成時の温度むら等に起因して許容値を越えて大きくなることも予測される。その場合、前列の抵抗体のエッジ位置を参照した次列の照射開始位置が適正に補正されず、前述した「両端切り」と称されるトリミング不良が発生する可能性があり、かかるトリミング不良が検出されないと、品質不良のチップ抵抗器が製品化されてしまうことになる。   By the way, the resistance value adjusting method disclosed in Patent Document 1 refers to the edge position of the resistor in the front row based on the premise that the relative displacement between the resistors in the adjacent row is slight. The laser beam irradiation start position for each resistor in the next row is determined, but the relative displacement between the resistors in the adjacent row is not necessarily slight, It is also predicted that the temperature will increase beyond the allowable value due to uneven temperature during firing. In that case, the irradiation start position of the next row with reference to the edge position of the resistor in the previous row is not properly corrected, and there is a possibility that the above-described trimming failure referred to as “end cutting” may occur. If it is not detected, a defective chip resistor will be commercialized.

本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、チップ抵抗器の製造過程でトリミング不良の発生を迅速かつ的確に検出できるチップ用抵抗体の抵抗値調整方法を提供することにある。   The present invention has been made in view of the actual situation of the prior art, and an object of the present invention is to provide a resistance adjustment method for a chip resistor that can quickly and accurately detect the occurrence of a trimming defect in the manufacturing process of the chip resistor. Is to provide.

上記の目的を達成するために、本発明は、チップ抵抗器を多数個取りするための集合基板に所定の配列で印刷形成された多数の抵抗体に対して、順次、抵抗値を測定しながらレーザビームを照射してトリミング溝を形成することにより抵抗値調整を行うチップ用抵抗体の抵抗値調整方法において、レーザビームの照射が開始された時点から、抵抗体にレーザビームが到達してトリミング溝が形成され始めるまでの経過時間tを測定抵抗値の変化に基づいて計測し、この経過時間tがゼロまたは予め設定された許容時間Tよりも長い(t=0またはt>T)ときだけ、トリミング不良が発生したものと判定するようにした。   In order to achieve the above-mentioned object, the present invention measures the resistance value sequentially for a large number of resistors printed and formed in a predetermined arrangement on a collective substrate for taking a large number of chip resistors. In the resistance value adjustment method for a chip resistor, in which the resistance value is adjusted by irradiating a laser beam to form a trimming groove, the laser beam reaches the resistor and trimming from the time when the irradiation of the laser beam is started. The elapsed time t until the groove starts to be formed is measured based on the change in the measured resistance value, and only when this elapsed time t is zero or longer than the preset allowable time T (t = 0 or t> T). It was determined that a trimming failure occurred.

集合基板の状態で各抵抗体の抵抗値を調整するために行われるレーザトリミング工程では、レーザビームの照射が開始されて抵抗体にレーザビームが到達すると、トリミング対象の抵抗体にトリミング溝が形成され始めるため、計測した抵抗体到達時間(経過時間t)を予め設定された許容時間Tと比較することにより、トリミング不良が発生したことをリアルタイムに検出できるようになる。すなわち、レーザビームの照射開始位置がトリミング対象である抵抗体のエッジの内側へずれて「途中切り」と称されるトリミング不良が発生した場合には、抵抗体到達時間tはゼロとなるため、この計測値(t=0)に基づいて「途中切り」の発生を迅速かつ的確に検出できる。また、レーザビームの照射開始位置がトリミング済みの抵抗体側へ不所望にずれて「両端切り」と称されるトリミング不良が発生した場合には、抵抗体到達時間tは許容時間Tよりも長くなるため、この計測値(t>T)に基づいて「両端切り」の発生を迅速かつ的確に検出できる。そして、トリミング不良と判定された抵抗体が検出されたときには、トリミング作業を中断した後、該抵抗体を含む集合基板を不良品として処理するか、もしくは該抵抗体に識別用のマーキングを施しておけば、品質不良のチップ抵抗器が製品化されてしまう虞がなくなる。   In the laser trimming process that is performed to adjust the resistance value of each resistor in the state of the collective substrate, when the laser beam reaches the resistor after the irradiation of the laser beam is started, a trimming groove is formed in the resistor to be trimmed. Therefore, by comparing the measured resistor arrival time (elapsed time t) with a preset allowable time T, it is possible to detect in real time that a trimming failure has occurred. That is, when the trimming defect called “halfway cut” occurs when the irradiation start position of the laser beam is shifted to the inside of the edge of the resistor to be trimmed, the resistor arrival time t becomes zero. Based on this measured value (t = 0), the occurrence of “halfway cut” can be detected quickly and accurately. In addition, when the laser beam irradiation start position is undesirably shifted to the trimmed resistor side and a trimming defect called “both ends” occurs, the resistor arrival time t becomes longer than the allowable time T. Therefore, it is possible to quickly and accurately detect the occurrence of “end cutting” based on the measured value (t> T). Then, when a resistor that is determined to be defective in trimming is detected, after the trimming operation is interrupted, the collective substrate including the resistor is processed as a defective product, or identification marking is applied to the resistor. If this is the case, there is no possibility that a defective chip resistor will be commercialized.

なお、レーザビームが抵抗体に到達すると、該抵抗体の測定抵抗値が変化(増大)し始めるため、トリミング対象となる抵抗体におけるトリミング溝の形成開始時点は正確に把握できる。また、集合基板の表面に沿うレーザビームの相対的な移動速度は照射開始時点からトリミング溝の形成開始時点まで一定なので、抵抗体到達時間である経過時間tの計測値に基づいて、レーザビームの照射開始位置から抵抗体のエッジまでの直線距離も正確に把握できる。   When the laser beam reaches the resistor, the measured resistance value of the resistor starts to change (increase), so that the formation start point of the trimming groove in the resistor to be trimmed can be accurately grasped. Further, since the relative moving speed of the laser beam along the surface of the collective substrate is constant from the irradiation start time to the trimming groove formation start time, based on the measured value of the elapsed time t which is the resistor arrival time, The linear distance from the irradiation start position to the edge of the resistor can also be accurately grasped.

本発明によるチップ用抵抗体の抵抗値調整方法は、レーザビームが照射開始位置から抵抗体に到達するまでに経過する抵抗体到達時間tの計測値が、ゼロ(t=0)または予め設定された許容時間Tよりも長い(t>T)ときだけ、トリミング不良が発生したものと判定するというものなので、「途中切り」や「両端切り」と称されるトリミング不良が発生した場合に、これを迅速かつ的確に検出してトリミング作業を中断することができる。それゆえ、品質不良のチップ抵抗器が製品化されてしまう虞がなくなり、高信頼性のチップ抵抗器を量産できるという優れた効果を奏する。また、通常のトリミング設備を使用してトリミング不良の検出が行えるため、イニシャルコストが増大せず生産性にも悪影響を及ぼさない。   In the resistance value adjusting method for the chip resistor according to the present invention, the measured value of the resistor arrival time t that elapses from when the laser beam reaches the resistor from the irradiation start position is set to zero (t = 0) or preset. Since it is determined that a trimming defect has occurred only when it is longer than the allowable time T (t> T), if a trimming defect referred to as “halfway cut” or “both end cut” occurs, Can be detected quickly and accurately, and the trimming operation can be interrupted. Therefore, there is no possibility that a defective chip resistor will be commercialized, and an excellent effect is achieved that a highly reliable chip resistor can be mass-produced. Further, since a trimming failure can be detected using a normal trimming facility, the initial cost does not increase and the productivity is not adversely affected.

チップ用抵抗体が正常にレーザトリミングされた状態を示す集合基板の要部平面図である。It is a principal part top view of the aggregate substrate which shows the state by which the chip resistor was normally laser-trimmed. 図1に対応する抵抗体到達時間を示す説明図である。It is explanatory drawing which shows the resistor arrival time corresponding to FIG. チップ用抵抗体に途中切りと称されるトリミング不良が発生した状態を示す集合基板の要部平面図である。It is a principal part top view of the aggregate substrate which shows the state where the trimming defect called halfway cut occurred in the resistor for chips. 該途中切りが発生した際の抵抗体到達時間を示す説明図である。It is explanatory drawing which shows the resistor arrival time when this halfway cut | disconnection occurs. チップ用抵抗体に両端切りと称されるトリミング不良が発生した状態を示す集合基板の要部平面図である。It is a principal part top view of the aggregate substrate which shows the state which the trimming defect called the both-ends cutting generate | occur | produced in the resistor for chips. 該両端切りが発生した際の抵抗体到達時間を示す説明図である。It is explanatory drawing which shows a resistor arrival time at the time of this both-ends cutting | disconnecting. 一般的なチップ抵抗器を模式的に示す断面図である。It is sectional drawing which shows a general chip resistor typically. 図7に示すチップ抵抗器の製造方法を説明するための概略工程図である。FIG. 8 is a schematic process diagram for explaining the manufacturing method of the chip resistor shown in FIG. 7.

以下、発明の実施の形態について図面を参照しながら説明すると、本発明の実施形態例に係る抵抗値調整方法は、チップ抵抗器の製造時に集合基板に設けられたチップ用抵抗体に対して抵抗値を調整するために実施されるレーザトリミング工程で適用されるものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. A resistance value adjusting method according to an embodiment of the present invention provides resistance to a chip resistor provided on a collective substrate at the time of manufacturing a chip resistor. This is applied in a laser trimming process performed to adjust the value.

まず、一般的なチップ抵抗器の構成とその製造方法について、図7および図8を参照しながら説明する。   First, a configuration of a general chip resistor and a manufacturing method thereof will be described with reference to FIGS.

図7に示すチップ抵抗器1は、直方体形状のセラミック基板2と、セラミック基板2の図示下面における長手方向の両端部に設けられた一対の裏面電極3と、セラミック基板2の図示上面における長手方向の両端部に設けられた一対の表面電極4と、これら両表面電極4間に股がって設けられた抵抗体5と、この抵抗体5を被覆する絶縁性の保護層6と、セラミック基板2の長手方向の両端面に設けられて表面電極4と裏面電極3とを橋絡する一対の端面電極9とを備えており、下地電極層としてコ字状に連続する表面電極4と端面電極9および裏面電極3にメッキ層10が被着されている。   The chip resistor 1 shown in FIG. 7 includes a rectangular parallelepiped ceramic substrate 2, a pair of back electrodes 3 provided at both ends in the longitudinal direction on the lower surface of the ceramic substrate 2, and a longitudinal direction on the upper surface of the ceramic substrate 2 in the illustrated direction. A pair of surface electrodes 4 provided at both ends of the substrate, a resistor 5 provided between the surface electrodes 4, an insulating protective layer 6 covering the resistor 5, and a ceramic substrate 2 is provided with a pair of end face electrodes 9 provided on both end faces in the longitudinal direction to bridge the front face electrode 4 and the back face electrode 3. 9 and the back electrode 3 are coated with a plating layer 10.

図8を参照しながら詳しく説明すると、チップ抵抗器1のセラミック基板2は、集合基板20を縦横の分割溝21,22に沿って分割して個片化したものである。図8では簡略化して示されているが、実際には1枚の集合基板20に多数本の分割溝21,22が形成されており、この集合基板20に多数個のチップ抵抗器1に相当する多数の裏面電極3や表面電極4、抵抗体5、保護層6等が一括して形成される。また、チップ抵抗器1の抵抗値の調整は、抵抗体5にレーザビームを照射してトリミング溝11を形成することによって行われる。保護層6は2層構造になっており、抵抗体5をトリミングする抵抗値調整の前に形成されるアンダーコート層7と、抵抗値調整の後に形成されるオーバーコート層8とが積層されている。また、端面電極9は、集合基板20を1次分割してなる短冊状基板23の分割面に形成され、端面電極9を形成した後に短冊状基板23を個片(チップ単体)に2次分割して各チップ単体にメッキ層10が被着されるようになっている。一般的に、このメッキ層10は、下地電極層に密着する最内層のニッケル(Ni)メッキ層と、外表面に露出する最外層の半田(Sn/Pb)メッキ層または錫(Sn)メッキ層とを含む2層以上の積層構造になっている。   Explaining in detail with reference to FIG. 8, the ceramic substrate 2 of the chip resistor 1 is obtained by dividing the collective substrate 20 along the vertical and horizontal dividing grooves 21 and 22 into individual pieces. Although shown in a simplified manner in FIG. 8, a large number of dividing grooves 21 and 22 are actually formed in one collective substrate 20, and this collective substrate 20 corresponds to a large number of chip resistors 1. A large number of backside electrodes 3, front surface electrodes 4, resistors 5, protective layers 6, and the like are collectively formed. The resistance value of the chip resistor 1 is adjusted by irradiating the resistor 5 with a laser beam to form a trimming groove 11. The protective layer 6 has a two-layer structure in which an undercoat layer 7 formed before adjusting the resistance value for trimming the resistor 5 and an overcoat layer 8 formed after adjusting the resistance value are laminated. Yes. Further, the end face electrode 9 is formed on a split surface of a strip-like substrate 23 obtained by primary division of the collective substrate 20, and after the end face electrode 9 is formed, the strip-like substrate 23 is secondarily divided into individual pieces (chips alone). Thus, the plating layer 10 is applied to each chip alone. Generally, the plating layer 10 includes an innermost nickel (Ni) plating layer that is in close contact with the base electrode layer, and an outermost solder (Sn / Pb) plating layer or tin (Sn) plating layer that is exposed on the outer surface. It is the laminated structure of 2 or more layers containing these.

かかるチップ抵抗器1の製造方法について簡単に説明すると、まず、縦横の分割溝21,22が形成された集合基板20を用意し、この集合基板20の表裏両面のほぼ対応する箇所に銀ペースト等をスクリーン印刷して焼成することにより、多数個分の裏面電極3および表面電極4を一括形成する。なお、集合基板20は両分割溝21,22によって区切られたマス目の1つ1つが1個分のチップ領域となるが、裏面電極3や表面電極4は、1次分割溝21を介して隣接する一方のチップ領域の長手方向一端部と他方のチップ領域の長手方向他端部に連続的に形成しておく。   The manufacturing method of the chip resistor 1 will be briefly described. First, an aggregate substrate 20 in which vertical and horizontal dividing grooves 21 and 22 are formed is prepared, and silver paste or the like is provided at substantially corresponding positions on both the front and back surfaces of the aggregate substrate 20. Are printed and fired to form a large number of back electrodes 3 and front electrodes 4 at a time. In the collective substrate 20, each of the squares divided by both the dividing grooves 21 and 22 becomes a chip area, but the back electrode 3 and the front electrode 4 are connected via the primary dividing grooves 21. It is continuously formed at one longitudinal end of one adjacent chip region and the other longitudinal end of the other chip region.

次に、集合基板20の表面の各チップ領域に、酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して焼成することにより、多数個分の抵抗体5を一括形成する。その際、抵抗体5の長手方向の両端部はそれぞれ表面電極4に重ね合わせておく。   Next, a resistor paste such as ruthenium oxide is screen-printed and fired on each chip region on the surface of the collective substrate 20 to form a large number of resistors 5 at a time. At that time, both ends in the longitudinal direction of the resistor 5 are overlapped with the surface electrode 4 respectively.

この後、各抵抗体5を個別に覆う領域にガラスペーストをスクリーン印刷して焼成することにより、図8(a)に示すように、抵抗体5を覆う1次保護コートに相当するアンダーコート層7を形成する。このアンダーコート層7は、次工程で照射されるレーザビームの熱で抵抗体5のトリミング溝11近傍が損傷しないようにするためのものである。   After that, an undercoat layer corresponding to a primary protective coat covering the resistor 5 is obtained by screen-printing and baking a glass paste in a region covering each resistor 5 individually, as shown in FIG. 7 is formed. This undercoat layer 7 is for preventing the vicinity of the trimming groove 11 of the resistor 5 from being damaged by the heat of the laser beam irradiated in the next step.

すなわち、次なる工程として、図8(b)に示すように、アンダーコート層7に覆われている多数の抵抗体5に対して、順次、抵抗値を測定しながらレーザビームを照射してトリミング溝11を形成することにより、各抵抗体5の抵抗値を調整する。その際、図1に示すように、レーザビームはトリミング対象の抵抗体5の手前位置から照射が開始され、該抵抗体5のエッジ5aにレーザビームが到達すると、トリミング溝11が形成され始める。そして、トリミング溝11が長くなるのに伴って抵抗値が増大していくので、トリミング対象の抵抗体5の抵抗値が所望の値に達した時点でレーザビームの照射をオフにする。なお、レーザトリミング中に抵抗体5の抵抗値はプローブ等を用いて測定される。   That is, as a next step, as shown in FIG. 8B, a large number of resistors 5 covered with the undercoat layer 7 are sequentially trimmed by irradiation with a laser beam while measuring resistance values. By forming the groove 11, the resistance value of each resistor 5 is adjusted. At this time, as shown in FIG. 1, irradiation of the laser beam starts from a position before the resistor 5 to be trimmed, and when the laser beam reaches the edge 5a of the resistor 5, the trimming groove 11 starts to be formed. Since the resistance value increases as the trimming groove 11 becomes longer, the laser beam irradiation is turned off when the resistance value of the resistor 5 to be trimmed reaches a desired value. During the laser trimming, the resistance value of the resistor 5 is measured using a probe or the like.

本実施形態例に係る抵抗値調整方法は、かかるレーザトリミング工程において、レーザビームが照射開始位置Pから抵抗体5に到達するまでの経過時間t(以下、これを抵抗体到達時間と呼ぶ)を計測し、この抵抗体到達時間tの計測値がゼロ(t=0)または予め設定された許容時間Tよりも長い(t>T)ときだけ、トリミング不良と判定するものであるが、その詳細については後述する。   In the resistance value adjusting method according to this embodiment, in the laser trimming step, an elapsed time t until the laser beam reaches the resistor 5 from the irradiation start position P (hereinafter referred to as a resistor arrival time). Only when the measured value of the resistor arrival time t is zero (t = 0) or longer than the preset allowable time T (t> T), the trimming failure is determined. Will be described later.

集合基板20の表面に印刷形成されている多数の抵抗体5に対するレーザトリミングが終了した後、図8(c)に示すように、アンダーコート層7やトリミング溝11を覆う樹脂ペースト(またはガラスペースト)をスクリーン印刷して加熱硬化させることにより、抵抗体5およびアンダーコート層7を覆う2次保護コートに相当するオーバーコート層8を形成する。このオーバーコート層8は抵抗体5を外部環境から保護するためのものである。こうしてアンダーコート層7およびオーバーコート層8を形成することによって、抵抗体5を被覆する2層構造の保護層6が得られる。   After the laser trimming for a large number of resistors 5 printed and formed on the surface of the collective substrate 20, as shown in FIG. 8C, a resin paste (or glass paste) covering the undercoat layer 7 and the trimming groove 11 is obtained. ) Is screen printed and cured by heating to form an overcoat layer 8 corresponding to the secondary protective coat covering the resistor 5 and the undercoat layer 7. This overcoat layer 8 is for protecting the resistor 5 from the external environment. By forming the undercoat layer 7 and the overcoat layer 8 in this manner, the protective layer 6 having a two-layer structure covering the resistor 5 is obtained.

ここまでの工程は集合基板20に対する一括処理であるが、次なる工程では、ブレークによって集合基板20を1次分割溝21に沿って短冊状に分割するという1次ブレーク加工を行う。これにより、図8(d)に示すように、複数個分のチップ領域が設けられた短冊状基板23を得る。   The process so far is a batch process for the collective substrate 20, but in the next process, a primary break process is performed in which the collective substrate 20 is divided into strips along the primary division grooves 21 by a break. As a result, as shown in FIG. 8D, a strip-shaped substrate 23 provided with a plurality of chip regions is obtained.

そして、次なる工程で、短冊状基板23の分割面にNi/Cr等をスパッタリングすることにより、もしくはAgペースト等を塗布して乾燥することによって端面電極9を形成し、この端面電極9によって裏面電極3と表面電極4とが橋絡されてコ字状に連続する下地電極層が得られる。   Then, in the next step, the end surface electrode 9 is formed by sputtering Ni / Cr or the like on the divided surface of the strip-shaped substrate 23 or by applying and drying Ag paste or the like, and the end surface electrode 9 forms the back surface. The electrode 3 and the surface electrode 4 are bridged to obtain a base electrode layer continuous in a U shape.

しかる後、ブレークによって短冊状基板23を2次分割溝22に沿って分割するという2次ブレーク加工を行い、これにより、チップ抵抗器1と同等の大きさの個片(チップ単体)を得る。   Thereafter, a secondary break process is performed in which the strip-shaped substrate 23 is divided along the secondary dividing grooves 22 by a break, thereby obtaining a piece (chip alone) having a size equivalent to that of the chip resistor 1.

最後に、個片化された各チップ単体の下地電極層(表面電極4と端面電極9および裏面電極3)に対して、ニッケルメッキや半田メッキを施して該下地電極層を被覆する積層構造のメッキ層10を形成することにより、チップ抵抗器1が完成する。   Finally, the base electrode layer (surface electrode 4, end face electrode 9, and back electrode 3) of each chip that has been singulated is subjected to nickel plating or solder plating to cover the base electrode layer. By forming the plating layer 10, the chip resistor 1 is completed.

前述したように本実施形態例に係る抵抗値調整方法では、抵抗体5の抵抗値を調整するためのレーザトリミング工程において、レーザビームが照射開始位置Pから抵抗体5に到達するまでに経過する抵抗体到達時間tを計測する。その際、レーザビームが抵抗体5に到達してトリミング溝11の形成が開始されると、その到達時点から測定抵抗値が変化(増大)し始めるため、この抵抗体到達時間tは抵抗体5の抵抗値変化に基づいて精度良く計測できる。そして本実施形態例では、抵抗体到達時間tの計測値がゼロ(t=0)または予め設定された許容時間Tよりも長い(t>T)ときだけ、トリミング不良が発生したものと判定する。なお、集合基板20の表面に沿うレーザビームの相対的な移動速度は照射開始時点からトリミング溝11の形成開始時点まで一定なので、抵抗体到達時間tに基づいて、レーザビームの照射開始位置Pから抵抗体5までの直線距離は正確に把握できる。   As described above, in the resistance value adjusting method according to the present embodiment, in the laser trimming process for adjusting the resistance value of the resistor 5, the laser beam passes from the irradiation start position P until it reaches the resistor 5. The resistor arrival time t is measured. At this time, when the laser beam reaches the resistor 5 and the formation of the trimming groove 11 is started, the measured resistance value starts to change (increase) from the point of arrival, so that the resistor arrival time t is equal to the resistor 5. Can be measured with high accuracy based on the change in resistance value. In this embodiment, it is determined that a trimming failure has occurred only when the measured value of the resistor arrival time t is zero (t = 0) or longer than the preset allowable time T (t> T). . Since the relative moving speed of the laser beam along the surface of the collective substrate 20 is constant from the irradiation start time to the trimming groove 11 formation start time, the laser beam irradiation start position P is determined based on the resistor arrival time t. The straight line distance to the resistor 5 can be accurately grasped.

このようにレーザトリミング工程で抵抗体到達時間tの計測値を許容時間Tと比較することによって、トリミング不良が発生した場合をリアルタイムに検出できるようになる。例えば、図1と図2に示すように、トリミング対象の抵抗体5の手前位置でレーザビームが照射を開始してから該抵抗体5のエッジ5aに到達するまでに経過する抵抗体到達時間tが、許容時間Tよりも短く(t≦T)てゼロでもない(t≠0)場合、この抵抗体5にはトリミング溝11が問題なく形成され、既にトリミング溝11が形成済みの1つ手前(図1の下側)の抵抗体5に悪影響が及ぶこともない。なお、図2の横軸(時間軸)には、照射開始位置Pにレーザビームが照射された時点に符号A、このレーザビームが抵抗体5に到達してトリミング溝11が形成され始めた時点に符号Bを付してある。   Thus, by comparing the measured value of the resistor arrival time t with the allowable time T in the laser trimming step, it becomes possible to detect in real time when a trimming failure has occurred. For example, as shown in FIGS. 1 and 2, the resistor arrival time t that elapses from the start of irradiation of the laser beam at the position before the resistor 5 to be trimmed until the edge 5a of the resistor 5 is reached. However, if it is shorter than the allowable time T (t ≦ T) and not zero (t ≠ 0), the trimming groove 11 is formed in the resistor 5 without any problem, and one trimming groove 11 has already been formed. There is no adverse effect on the resistor 5 (lower side in FIG. 1). 2, the horizontal axis (time axis) shows the symbol A when the irradiation start position P is irradiated with the laser beam, and the point when the laser beam reaches the resistor 5 and the trimming groove 11 starts to be formed. The code | symbol B is attached | subjected to.

しかるに、レーザビームの照射開始位置Pがトリミング対象となる抵抗体5のエッジ5aの内側へずれてしまい、図3の上側の抵抗体5に示すような「途中切り」と称されるトリミング不良が発生した場合には、図4に示すように、抵抗体到達時間tがゼロとなる計測値(t=0)を示すため、かかる「途中切り」の発生を速やかに検出できる。すなわち、この場合は、レーザビーム照射開始時点Aで抵抗体5にトリミング溝11が形成され始めるため、該照射開始時点Aがそのままトリミング溝形成開始時点Bとなってしまう。   However, the irradiation start position P of the laser beam is shifted to the inside of the edge 5a of the resistor 5 to be trimmed, and a trimming defect called “halfway cut” as shown in the upper resistor 5 in FIG. If it occurs, the measured value (t = 0) at which the resistor arrival time t becomes zero as shown in FIG. 4 can be detected promptly. That is, in this case, since the trimming groove 11 starts to be formed in the resistor 5 at the laser beam irradiation start time A, the irradiation start time A becomes the trimming groove formation start time B as it is.

また、レーザビームの照射開始位置Pがトリミング溝形成済みの1つ手前の抵抗体側へ不所望にずれて、図5の下側の抵抗体5に示すように「両端切り」と称されるトリミング不良が発生した場合には、図6に示すように、抵抗体到達時間tが許容時間Tに比べて長くなる(t>T)ため、かかる「両端切り」の発生を速やかに検出できる。ただし、同じ列で隣接する抵抗体5どうしの間隔d(図5参照)は印刷ずれや滲みなどの影響で若干ばらつくことがあるため、こうしたばらつき考慮しても「両端切り」が発生し得ない抵抗体到達時間の最長時間を許容時間Tとして定めておくことが好ましい。このようにすると、実際は「両端切り」が発生していなのにも関わらず、抵抗体到達時間tが許容時間Tより長くなってしまうことも起こり得るが、その反面、「両端切り」が発生していないことを確実に検出できるため信頼性は高まる。   In addition, the laser beam irradiation start position P is undesirably shifted to the resistor immediately before the trimming groove is formed, and as shown in the lower resistor 5 in FIG. When a defect occurs, as shown in FIG. 6, the resistor arrival time t becomes longer than the allowable time T (t> T), so that the occurrence of such “end cutting” can be detected quickly. However, since the distance d (see FIG. 5) between the resistors 5 adjacent to each other in the same row may vary slightly due to the influence of printing misalignment or blurring, even if such variation is taken into consideration, “end cutting” cannot occur. It is preferable that the longest time for reaching the resistor is determined as the allowable time T. In this way, the resistor arrival time t may be longer than the allowable time T even though “end cutting” has not actually occurred, but on the other hand, “end cutting” has occurred. Reliability can be increased because it can be reliably detected.

以上説明したように、本実施形態例に係る抵抗値調整方法は、レーザビームが照射開始位置Pから抵抗体5に到達するまでに経過する抵抗体到達時間tの計測値が、ゼロ(t=0)または予め設定された許容時間Tよりも長い(t>T)ときだけ、トリミング不良と判定するというものなので、「途中切り」や「両端切り」と称されるトリミング不良が発生した場合に、これを迅速かつ的確に検出してトリミング作業を中断することができる。そして、トリミング不良と判定された抵抗体5が検出されたときには、トリミング作業を中断した後、その抵抗体5を含む集合基板20を不良品として処理するか、もしくは該抵抗体5に識別用のマーキングを施しておけば、品質不良のチップ抵抗器1が製品化されてしまう虞がなくなる。それゆえ、品質不良のチップ抵抗器1が製品化されてしまう虞がなくなって、高信頼性のチップ抵抗器1が量産できるようになる。また、通常のトリミング設備を使用してトリミング不良の検出が行えるため、イニシャルコストが増大せず生産性にも悪影響を及ぼさない。   As described above, in the resistance value adjusting method according to this embodiment, the measured value of the resistor arrival time t that elapses until the laser beam reaches the resistor 5 from the irradiation start position P is zero (t = 0) or a trimming failure is determined only when it is longer than a preset allowable time T (t> T). Therefore, when a trimming failure called “halfway cut” or “both end cut” occurs. This can be detected quickly and accurately to stop the trimming operation. When the resistor 5 determined to be defective in trimming is detected, after the trimming operation is interrupted, the collective substrate 20 including the resistor 5 is processed as a defective product, or the resistor 5 is used for identification. If marking is performed, there is no possibility that the defective chip resistor 1 will be commercialized. Therefore, there is no possibility that the defective chip resistor 1 is commercialized, and the highly reliable chip resistor 1 can be mass-produced. Further, since a trimming failure can be detected using a normal trimming facility, the initial cost does not increase and the productivity is not adversely affected.

1 チップ抵抗器
2 セラミック基板
3 裏面電極
4 表面電極
5 抵抗体
5a (抵抗体の)エッジ
6 保護層
9 端面電極
10 メッキ層
11 トリミング溝
20 集合基板
21,22 分割溝
t 抵抗体到達時間(経過時間)
P (レーザビームの)照射開始位置
T 許容時間
DESCRIPTION OF SYMBOLS 1 Chip resistor 2 Ceramic substrate 3 Back surface electrode 4 Front surface electrode 5 Resistor 5a (resistance body) edge 6 Protective layer 9 End surface electrode 10 Plating layer 11 Trimming groove 20 Collective substrate 21, 22 Divided groove t Resistor arrival time (elapsed time) time)
P (Laser beam) irradiation start position T Allowable time

Claims (1)

チップ抵抗器を多数個取りするための集合基板に所定の配列で印刷形成された多数の抵抗体に対して、順次、抵抗値を測定しながらレーザビームを照射してトリミング溝を形成することにより抵抗値調整を行うチップ用抵抗体の抵抗値調整方法において、
レーザビームの照射が開始された時点から、抵抗体にレーザビームが到達してトリミング溝が形成され始めるまでの経過時間tを測定抵抗値の変化に基づいて計測し、この経過時間tがゼロまたは予め設定された許容時間Tよりも長い(t=0またはt>T)ときだけ、トリミング不良が発生したものと判定するようにしたことを特徴とするチップ用抵抗体の抵抗値調整方法。
By forming a trimming groove by sequentially irradiating a laser beam while measuring the resistance value on a large number of resistors printed in a predetermined arrangement on a collective substrate for taking a large number of chip resistors In the resistance value adjusting method of the chip resistor for adjusting the resistance value,
The elapsed time t from when the irradiation of the laser beam is started until the trimming groove is formed after the laser beam reaches the resistor is measured based on the change in the measured resistance value. A resistance value adjusting method for a chip resistor, characterized in that it is determined that a trimming failure has occurred only when it is longer than a preset allowable time T (t = 0 or t> T).
JP2011234101A 2011-10-25 2011-10-25 Method for adjusting resistance value of chip resistor Active JP5781894B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011234101A JP5781894B2 (en) 2011-10-25 2011-10-25 Method for adjusting resistance value of chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011234101A JP5781894B2 (en) 2011-10-25 2011-10-25 Method for adjusting resistance value of chip resistor

Publications (2)

Publication Number Publication Date
JP2013093421A JP2013093421A (en) 2013-05-16
JP5781894B2 true JP5781894B2 (en) 2015-09-24

Family

ID=48616334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011234101A Active JP5781894B2 (en) 2011-10-25 2011-10-25 Method for adjusting resistance value of chip resistor

Country Status (1)

Country Link
JP (1) JP5781894B2 (en)

Also Published As

Publication number Publication date
JP2013093421A (en) 2013-05-16

Similar Documents

Publication Publication Date Title
JP6373723B2 (en) Chip resistor
JP6326192B2 (en) Chip resistor and manufacturing method thereof
WO2016051939A1 (en) Resistor trimming method
JP6181500B2 (en) Chip resistor and manufacturing method thereof
US10109398B2 (en) Chip resistor and method for producing same
JP6479361B2 (en) Chip resistor
JP5781894B2 (en) Method for adjusting resistance value of chip resistor
JP2014135427A (en) Chip resistor
WO2020153084A1 (en) Sulfurization detection resistor and manufacturing method therefor
JP2015230922A (en) Manufacturing method of chip resistor
JP6453599B2 (en) Manufacturing method of chip resistor
US20210142932A1 (en) Chip Resistor Manufacturing Method
JP6453598B2 (en) Chip resistor
JP6615637B2 (en) Manufacturing method of chip resistor
JP7256085B2 (en) Sulfurization detection sensor and manufacturing method of sulfuration detection sensor
JP7352436B2 (en) How to manufacture chip resistors
WO2014185254A1 (en) Method for manufacturing chip resistor
JP6731246B2 (en) Manufacturing method of chip resistor
JP6792484B2 (en) Chip resistors and their manufacturing methods
JP6506639B2 (en) Method of manufacturing chip resistor
JP6393484B2 (en) Chip resistor
JP2013165112A (en) Aggregate substrate for chip resistor and manufacturing method of chip resistor
US20220399143A1 (en) Chip resistor and method for manufacturing chip resistor
JP2005268300A (en) Chip resistor and manufacturing method thereof
JP6506636B2 (en) Method of manufacturing chip resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150716

R150 Certificate of patent or registration of utility model

Ref document number: 5781894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250