JP5780828B2 - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP5780828B2 JP5780828B2 JP2011110950A JP2011110950A JP5780828B2 JP 5780828 B2 JP5780828 B2 JP 5780828B2 JP 2011110950 A JP2011110950 A JP 2011110950A JP 2011110950 A JP2011110950 A JP 2011110950A JP 5780828 B2 JP5780828 B2 JP 5780828B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- columnar electrode
- holding
- back surface
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、表面に複数の半導体デバイスを有し、各半導体デバイスは所定の深さに埋設された複数の柱状電極(埋め込み電極)を備えた半導体ウエーハの裏面を加工して薄化するウエーハの加工方法に関する。 The present invention relates to a wafer having a plurality of semiconductor devices on the surface, each semiconductor device having a plurality of columnar electrodes (embedded electrodes) embedded at a predetermined depth, and processing and thinning the back surface of the semiconductor wafer. It relates to a processing method.
近年、半導体デバイスの高集積化、高密化、小型化、薄型化を達成するために、MCP(マルチ・チップ・パッケージ)やSIP(システム・イン・パッケージ)といった複数の半導体デバイスチップを積層した積層型半導体パッケージが提案されている。 In recent years, in order to achieve high integration, high density, miniaturization, and thinning of semiconductor devices, a stack of multiple semiconductor device chips such as MCP (multi-chip package) and SIP (system in package) Type semiconductor packages have been proposed.
このような積層型半導体パッケージは、インターポーザと呼ばれるパッケージ基板上に複数の半導体デバイスチップを積層することで形成される。一般的には、インターポーザと半導体デバイスチップの電極同士、或いは複数積層した半導体デバイスチップの電極同士を、金線ワイヤで電気的に結線した後、半導体デバイスチップをインターポーザに樹脂でモールド封止することで積層型半導体パッケージが製造される。 Such a stacked semiconductor package is formed by stacking a plurality of semiconductor device chips on a package substrate called an interposer. Generally, after interposer and semiconductor device chip electrodes, or a plurality of stacked semiconductor device chip electrodes are electrically connected with a gold wire, the semiconductor device chip is molded and sealed with resin to the interposer. Thus, a stacked semiconductor package is manufactured.
ところがこの方法では、半導体デバイスチップの電極にボンディングされた金線ワイヤは、半導体デバイスチップの外周に張り出す形となるために、パッケージサイズは半導体デバイスチップよりも大きくなってしまうという問題があった。 However, this method has a problem that the package size becomes larger than the semiconductor device chip because the gold wire bonded to the electrode of the semiconductor device chip protrudes to the outer periphery of the semiconductor device chip. .
また、樹脂でモールド封止する際に金線ワイヤが変形して断線や短絡が生じたり、モールド樹脂中に残存した空気が加熱時に膨張して半導体パッケージの破損を招いたりするという問題があった。 In addition, when the mold is sealed with the resin, the wire wire is deformed to cause a disconnection or a short circuit, or the air remaining in the mold resin expands upon heating and causes damage to the semiconductor package. .
そこで、半導体デバイスチップ内に、半導体デバイスチップを厚み方向に貫通して半導体デバイスチップの電極に接続する貫通電極を設け、半導体デバイスチップを積層するとともに貫通電極を接合させて電気的に結線する技術が提案されている(例えば、特開2005−136187号公報参照)。 Therefore, in the semiconductor device chip, a through electrode that penetrates the semiconductor device chip in the thickness direction and is connected to the electrode of the semiconductor device chip is provided, and the semiconductor device chips are stacked and the through electrodes are joined and electrically connected. Has been proposed (see, for example, JP-A-2005-136187).
この方法では、シリコンウエーハの表面に複数の半導体デバイスが形成され、各半導体デバイスからは半導体デバイスの電極に接続されてシリコンウエーハの裏面側に伸長する複数の柱状埋め込み電極が形成されたウエーハを利用する。 This method uses a wafer in which a plurality of semiconductor devices are formed on the surface of a silicon wafer, and each semiconductor device has a plurality of columnar embedded electrodes that are connected to the electrodes of the semiconductor device and extend to the back side of the silicon wafer. To do.
貫通電極を有する半導体デバイスチップは例えば以下の流れで製造される。まず、ウエーハの表面から半導体デバイスチップの仕上がり厚みに至る深さまで柱状埋め込み電極を形成する。 A semiconductor device chip having a through electrode is manufactured in the following flow, for example. First, columnar embedded electrodes are formed from the surface of the wafer to a depth that reaches the finished thickness of the semiconductor device chip.
次いで、柱状埋め込み電極が埋設されたウエーハの裏面を研削や研磨で半導体デバイスチップの仕上がり厚みに薄化するとともに、埋め込み電極の端面をウエーハの裏面に表出させる。その後、ウエーハだけを選択的にエッチングすることで、ウエーハの裏面から埋め込み電極の先端を突出させて貫通電極とする。 Next, the back surface of the wafer in which the columnar embedded electrode is embedded is thinned to a finished thickness of the semiconductor device chip by grinding or polishing, and the end surface of the embedded electrode is exposed on the back surface of the wafer. Thereafter, by selectively etching only the wafer, the tip of the embedded electrode protrudes from the back surface of the wafer to form a through electrode.
次いで、ウエーハの裏面側をパシベーションで被覆した後、貫通電極(柱状電極)端面部分のパシベーションを除去する。更に、切削装置等でウエーハを分割して個々の半導体デバイスチップを形成する。 Next, after the back side of the wafer is coated with passivation, the passivation of the end surface portion of the through electrode (columnar electrode) is removed. Further, the wafer is divided by a cutting machine or the like to form individual semiconductor device chips.
一般に柱状電極は銅等の重金属を含むため、柱状電極が形成されたウエーハの裏面を薄化する際に柱状電極を研削・研磨して重金属の切削屑がウエーハに付着すると、半導体デバイスは重金属によって汚染される恐れがある(金属汚染)。 In general, columnar electrodes contain heavy metals such as copper, so when thinning the backside of the wafer on which the columnar electrodes are formed, if the columnar electrodes are ground and polished and heavy metal cuttings adhere to the wafer, the semiconductor device is made of heavy metal. There is a risk of contamination (metal contamination).
そこで、柱状電極の高さに達する寸前までウエーハの裏面を加工してウエーハを薄化した後、エッチングで柱状電極の端面をウエーハの裏面から露出させるようにすることで重金属の切削屑の発生を防止することができる。 Therefore, after processing the back surface of the wafer until it reaches the height of the columnar electrode and thinning the wafer, the end surface of the columnar electrode is exposed from the back surface of the wafer by etching to generate heavy metal cutting waste. Can be prevented.
しかし、ウエーハに埋設された柱状電極には高さばらつきがあり、柱状電極の規定高さ寸前までウエーハを研削・研磨すると、柱状電極を削ってしまう恐れがある。反対に、研削量や研磨量を少なくすると、エッチングで除去すべき量が増えるため、加工時間が非常に長くかかるという問題がある。 However, the columnar electrode embedded in the wafer has a variation in height, and if the wafer is ground and polished to a level just before the columnar electrode, the columnar electrode may be scraped. On the other hand, if the amount of grinding or polishing is reduced, the amount to be removed by etching increases, so that there is a problem that the processing time is very long.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、柱状電極の切削屑で半導体デバイスを金属汚染させてしまう恐れのないウエーハの加工方法を提供することである。 The present invention has been made in view of the above points, and an object of the present invention is to provide a wafer processing method that does not cause metal contamination of a semiconductor device by cutting waste of columnar electrodes. .
本発明によると、内部に柱状電極が埋設されたウエーハの裏面を加工して薄化するウエーハの加工方法であって、ウエーハに埋設された柱状電極の高さを測定して柱状電極高さデータを取得する測定ステップと、ウエーハを保持する保持テーブルの保持面と、該保持テーブルで保持されたウエーハの裏面を加工する加工手段の加工面とを、該測定ステップで取得した柱状電極高さデータに基づいて相対的に傾斜させ、加工後のウエーハの裏面と該柱状電極の端面との間隔がウエーハ全体で概略一様となるように該保持面と該加工面との対面状態を調整するとともに、該保持テーブルでウエーハを保持するウエーハ保持ステップと、該ウエーハ保持ステップを実施した後、該柱状電極高さデータに基づいて該保持テーブルで保持されたウエーハの裏面を該加工手段で加工して、該柱状電極がウエーハの裏面に露出せず、ウエーハの裏面と該柱状電極の端面との間隔がウエーハ全体で概略一様となるようにウエーハを薄化するウエーハ薄化ステップと、を具備したことを特徴とするウエーハの加工方法が提供される。 According to the present invention, a wafer processing method for processing and thinning a back surface of a wafer having a columnar electrode embedded therein, and measuring the height of the columnar electrode embedded in the wafer to measure columnar electrode height data Columnar electrode height data acquired in the measurement step, the measurement step for acquiring the wafer, the holding surface of the holding table for holding the wafer, and the processing surface of the processing means for processing the back surface of the wafer held by the holding table. And adjusting the facing state between the holding surface and the processed surface so that the distance between the back surface of the processed wafer and the end surface of the columnar electrode is substantially uniform over the entire wafer. A wafer holding step for holding the wafer on the holding table, and a wafer held on the holding table on the basis of the columnar electrode height data after performing the wafer holding step. The back surface is processed by said processing means, not exposed columnar electrodes on the back surface of the wafer, the distance between the end surface of the back surface and columnar electrodes of the wafer to thin the wafer so that the schematic uniform throughout wafer There is provided a wafer processing method characterized by comprising a wafer thinning step.
好ましくは、ウエーハの加工方法は、ウエーハ薄化ステップを実施した後、ウエーハの裏面にエッチングを施して柱状電極の端面をウエーハの裏面に露出させる柱状電極露出ステップを更に具備している。 Preferably, the wafer processing method further includes a columnar electrode exposing step of performing etching on the back surface of the wafer and exposing the end surface of the columnar electrode to the back surface of the wafer after performing the wafer thinning step.
本発明によると、ウエーハに埋設された柱状電極の高さデータに基づいてウエーハの裏面を加工してウエーハの薄化を行うため、ウエーハの薄化時に誤って柱状電極を加工して重金属を含む切削屑を発生させることが抑制される。従って、半導体デバイスを金属汚染させてしまう恐れを低減できる。 According to the present invention, since the wafer is thinned by processing the back surface of the wafer based on the height data of the columnar electrode embedded in the wafer, the columnar electrode is erroneously processed when the wafer is thinned to include heavy metals. Generation of cutting waste is suppressed. Therefore, the risk of metal contamination of the semiconductor device can be reduced.
また、ウエーハに埋設された柱状電極の高さデータに基づいて加工手段の加工面と保持テーブルの保持面との対面状態を調整するため、柱状電極の高さがウエーハ面内でなだらかに変化している場合には、柱状電極の高さに対応してウエーハを薄化することができ、柱状電極端面の突出量をウエーハ全体にわたり同等にできる。 In addition, the height of the columnar electrode changes gently in the wafer plane to adjust the facing state between the processing surface of the processing means and the holding surface of the holding table based on the height data of the columnar electrode embedded in the wafer. In this case, the wafer can be thinned according to the height of the columnar electrode, and the protruding amount of the end surface of the columnar electrode can be made equal over the entire wafer.
更に、柱状電極の端面の突出量をウエーハ全体にわたり同等にできると、後のパシベーション被覆工程でパシベーション膜を均一に被覆しやすいというメリットがある。 Furthermore, if the protruding amount of the end face of the columnar electrode can be made equal over the entire wafer, there is an advantage that it is easy to uniformly coat the passivation film in the subsequent passivation coating step.
以下、本発明の実施形態を図面を参照して詳細に説明する。図1は本発明のウエーハの加工方法を実施するのに適した研磨装置2の斜視図を示している。4は研磨装置2のハウジングであり、ハウジング4の後方にはコラム6が立設されている。コラム6には、上下方向に延びる一対のガイドレール(一本のみ図示)8が固定されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a perspective view of a
この一対のガイドレール8に沿って研磨ユニット(研磨手段)10が上下方向に移動可能に装着されている。研磨ユニット10は、そのハウジング20が一対のガイドレール8に沿って上下方向に移動する移動基台12に取り付けられている。
A polishing unit (polishing means) 10 is mounted along the pair of guide rails 8 so as to be movable in the vertical direction. The
研磨ユニット10は、ハウジング20と、ハウジング20中に回転可能に収容されたスピンドル22(図5参照)と、スピンドル22を回転駆動するサーボモータ24と、スピンドル22の先端に固定された研磨パッド28を有する研磨ホイール26を含んでいる。
The
研磨ユニット10は、研磨ユニット10を一対の案内レール8に沿って上下方向に移動するボールねじ14とパルスモータ16とから構成される研磨ユニット送り機構18を備えている。パルスモータ16をパルス駆動すると、ボールねじ14が回転し、移動基台12が上下方向に移動される。
The
ハウジング4の中間部分には保持テーブルユニット30が配設されており、保持テーブルユニット30は図2に示す保持テーブル移動機構44によりY軸方向に移動される。56は保持テーブル移動機構をカバーする蛇腹である。
A
ハウジング4の前側部分には、第1のウエーハカセット58と、第2のウエーハカセット60と、ウエーハ搬送ロボット62と、複数の位置決めピン66を有する位置決め機構64と、ウエーハ搬入機構(ローディングアーム)68と、ウエーハ搬出機構(アンローディングアーム)70と、スピナユニット72が配設されている。
In the front portion of the housing 4, a
また、ハウジング4の概略中央部には、保持テーブル42を洗浄する洗浄水噴射ノズル74が設けられている。この洗浄水噴射ノズル74は、保持テーブル42が装置手前側のウエーハ搬入・搬出領域に位置付けられた状態において、保持テーブル42に向かって洗浄水を噴射する。
Further, a cleaning
図2を参照すると、保持テーブルユニット30及び保持テーブル送り機構44の斜視図が示されている。保持テーブルユニット30は、支持基台32と、支持基台32に角度調整可能に取り付けられたテーブル支持板38と、テーブル支持板38に回転自在に配設された保持テーブル42を含んでいる。
Referring to FIG. 2, a perspective view of the holding
支持基台32には所定角度(例えば120度)離間して一対のエアシリンダ34,36が配設されており、エアシリンダ34,36のピストンロッド34a,36aの先端34b,36bはテーブル支持板38に連結されている。34b,36bは可動支持部として作用する。
A pair of
図3に示すように、テーブル支持板38は更に、可動支持部34b,36bから所定角度(例えば120度)離間して配設された固定支持部40により支持されている。テーブル支持板38のこのような支持構成により、エアシリンダ34,36を選択的に駆動すると、テーブル支持板38の水平面からの傾斜角度を任意に調整することができる。保持テーブル42はテーブル支持板38に配設されているので、これにより保持テーブル42の保持面の角度を任意に調整可能である。
As shown in FIG. 3, the
保持テーブルユニット30は、保持テーブル移動機構44により研磨装置2の前後方向(Y軸方向)に移動される。保持テーブル移動機構44は、ボールねじ46のねじ軸48と、ねじ軸48に螺合する支持基台32に取り付けられた図示しないナットと、ねじ軸48の一端に連結されたパルスモータ50とから構成される。
The holding
パルスモータ50をパルス駆動すると、ボールねじ46のねじ軸48が回転し、このねじ軸48に螺合したナットを有する支持基台32が一対のガイドレール52に案内されながらパルスモータ50の回転方向に応じてY軸方向に移動される。
When the
図4を参照すると、保持テーブル42の縦断面図が示されている。保持テーブル42は、SUS(ステンレス鋼)等から形成された枠体76を有しており、枠体76の上部には嵌合凹部78が形成されているとともに中央部に吸引路82が形成されている。吸引路82は、図示しない真空吸引源に選択的に接続される。
Referring to FIG. 4, a longitudinal sectional view of the holding table 42 is shown. The holding table 42 has a
枠体76の嵌合凹部78内にはポーラスセラミックス等から形成された吸引部80が嵌合されている。保持テーブル42の吸引部80は、保持テーブル42の回転軸42aを頂点として僅かな山形状に形成された保持面80aを有しており、吸引部80の半径Rを10cmとすると、保持面80aの中心部と周辺部との高さの差Hは10〜20μm程度に形成されている。
A
図5を参照すると、標準研磨時の吸引部80の保持面80aと研磨パッド28の研磨面(加工面)28aとの対面状態が示されている。この標準研磨時には、吸引部80の保持面80aと研磨パッド28の研磨面28aとは平行に維持されている。
Referring to FIG. 5, the facing state between the holding
尚、図5に示した状態は、吸引部80の保持面80aの傾斜角が誇張されているため、回転軸42aが鉛直方向から非常に傾斜されて描かれているが、実際には回転軸42aはほぼ鉛直方向に維持されている。
In the state shown in FIG. 5, since the inclination angle of the holding
図6は本発明のウエーハの加工方法の加工対象となる半導体ウエーハ11の斜視図を示している。図6に示す半導体ウエーハ11は、例えば厚さが700μmのシリコンウエーハからなっており、表面11aに複数のストリート(分割予定ライン)13が格子状に形成されているとともに、該複数のストリート13によって区画された各領域にIC、LSI等のデバイス15が形成されている。
FIG. 6 is a perspective view of a
このように構成された半導体ウエーハ11は、デバイス15が形成されているデバイス領域17と、デバイス領域17を囲繞する外周余剰領域19をその表面に備えている。また、半導体ウエーハ11の外周には、シリコンウエーハの結晶方位を示すマークとしてのノッチ21が形成されている。
The
図7の縦断面図に示すように、半導体ウエーハ11のデバイス領域17には複数の柱状電極23が埋設されている。柱状電極23は、銅等の重金属から形成されている。ウエーハ11内に埋設された柱状電極23は高さばらつきがあり、図7に示した例では中央部の柱状電極23の高さが外周部の柱状電極23に比較して若干低く形成されている。図7に示した柱状電極23の高さばらつきは一例であり、外周部の柱状電極23の高さが中央部分に比べて低くなっているようなウエーハもある。
As shown in the longitudinal sectional view of FIG. 7, a plurality of
本発明のウエーハの加工方法では、まず、ウエーハに埋設された柱状電極23の高さを測定して柱状電極高さデータを取得する測定ステップを実施する。この測定ステップでは、例えば図8(A)に示すように、高さ測定装置84からウエーハ11の裏面11bにIR波長のレーザビームを照射しながら高さ測定装置84を矢印方向に走査することにより、埋設された柱状電極の端面で反射された反射光とウエーハ表面で反射された反射光の強度差から図8(B)に示すような、柱状電極高さデータを取得し、これを研磨装置2のコントローラのメモリに記憶する。
In the wafer processing method of the present invention, first, a measurement step of measuring the height of the
柱状電極23の測定はウエーハ11の全面に渡り実施するのが好ましいが、例えばウエーハ11の外周部と中央部のみ測定し、中間部分は外周部と中央部の測定データで補間するようにしてもよい。
The measurement of the
本発明の好ましい実施形態では、研磨装置2によるウエーハ11の研磨を実施する前に、よく知られた研削装置によりウエーハ11の裏面11bを研削してウエーハ11を所定の厚さ(例えば80μm)に薄化しておく。これにより、図1に示した研磨装置2による研磨量を低減することができる。
In a preferred embodiment of the present invention, before polishing the
このような研削工程を実施する前に、ウエーハ11の表面11aに形成されたデバイス15を保護するために、ウエーハ11の表面11aには図9に示すように保護テープ25が貼着される。
Before carrying out such a grinding process, in order to protect the
測定ステップ実施後、所定の厚さに研削加工されたウエーハ11は、図10に示すように、ウエーハ11を保持する保持テーブル42の保持面80aと、保持テーブル42で保持されたウエーハの裏面11bを研磨加工する研磨装置2の研磨パッド28の研磨面(加工面)28とを、測定ステップで取得した柱状電極高さデータに基づいて相対的に傾斜させて保持面80aと研磨面28aとの対面状態を調整し、調整後保持テーブル42でウエーハ11を保持するウエーハ保持ステップを実施する。
After the measurement step, the
本実施形態では、図8(A)に示した測定ステップで、図8(B)に示すようなウエーハ11の中央部分の柱状電極23の高さが外周分に比較して低い柱状電極高さデータが得られているので、標準状態の保持テーブル42の回転軸42a´をごく小さい角度θだけ回転して回転軸42aを若干立てて保持面80aの中央部分が標準状態から若干高くなるように調整する。
In the present embodiment, in the measurement step shown in FIG. 8 (A), the height of the
このように保持面80aと研磨面28aとの対面状態を調整した後、ウエーハ11を保持テーブル42の吸引部80で吸引保持する。ウエーハ保持ステップを実施した後、図8(B)に示したような柱状電極高さデータに基づいて、図11に示すように、保持テーブル42で保持されたウエーハ11の裏面11bを研磨パッド28で研磨して柱状電極23がウエーハ11の裏面11bに露出しない状態にウエーハ11を薄化するウエーハ薄化ステップ(研磨ステップ)を実施する。
After adjusting the facing state between the holding
この研磨ステップは、保持テーブル42を矢印a方向に回転させながら、矢印b方向に回転している研磨パッド28をウエーハ11の裏面11bに押しつけよく知られた研磨液を研磨面28aに供給しながら実施する。
In this polishing step, while the holding table 42 is rotated in the direction of arrow a, the
研磨によるウエーハ薄化ステップが終了した状態の断面図が図12に示されている。図12から明らかなように、ウエーハ11の中央部分が外周部分に比べてより多く研磨され、柱状電極23の端面23aとウエーハ裏面11bとの間の間隔がウエーハ全体にわたり概略一様に形成されている。
FIG. 12 is a cross-sectional view showing a state where the wafer thinning step by polishing is completed. As is apparent from FIG. 12, the central portion of the
ウエーハ薄化ステップ実施後、ウエーハ11の裏面11bにエッチングを施して柱状電極23の端面23aをウエーハ11の裏面11bに露出させる柱状電極露出ステップを実施する。
After the wafer thinning step, a columnar electrode exposure step is performed in which the
柱状電極露出ステップ実施後のウエーハ11の断面図が図13に示されている。エッチング方法としては、プラズマエッチング等のドライエッチング、或いはエッチング液を使用したウエットエッチングの何れの方法でもよい。
A sectional view of the
上述した実施形態では、本発明のウエーハの加工方法を研磨装置2で実施している例について説明したが、加工手段は研磨装置2に限定されるものではなく、研削装置の研削ホイール、切削バイト装置の切削バイト等を使用して、本発明のウエーハ薄化ステップを実施するようにしてもよい。
In the above-described embodiment, the example in which the wafer processing method of the present invention is performed by the polishing
2 研磨装置
10 研磨ユニット
11 半導体ウエーハ
15 デバイス
23 柱状電極
28 研磨パッド
28a 研磨面(加工面)
42 保持テーブル
80 吸引部
80a 保持面
84 高さ測定装置
2
42 Holding Table 80
Claims (3)
ウエーハに埋設された柱状電極の高さを測定して柱状電極高さデータを取得する測定ステップと、
ウエーハを保持する保持テーブルの保持面と、該保持テーブルで保持されたウエーハの裏面を加工する加工手段の加工面とを、該測定ステップで取得した柱状電極高さデータに基づいて相対的に傾斜させ、加工後のウエーハの裏面と該柱状電極の端面との間隔がウエーハ全体で概略一様となるように該保持面と該加工面との対面状態を調整するとともに、該保持テーブルでウエーハを保持するウエーハ保持ステップと、
該ウエーハ保持ステップを実施した後、該柱状電極高さデータに基づいて該保持テーブルで保持されたウエーハの裏面を該加工手段で加工して、該柱状電極がウエーハの裏面に露出せず、ウエーハの裏面と該柱状電極の端面との間隔がウエーハ全体で概略一様となるようにウエーハを薄化するウエーハ薄化ステップと、
を具備したことを特徴とするウエーハの加工方法。 A wafer processing method for processing and thinning the back surface of a wafer having a columnar electrode embedded therein,
A measurement step of measuring the height of the columnar electrode embedded in the wafer to obtain columnar electrode height data;
The holding surface of the holding table holding the wafer and the processing surface of the processing means for processing the back surface of the wafer held by the holding table are relatively inclined based on the columnar electrode height data acquired in the measurement step. And adjusting the facing state between the holding surface and the processed surface so that the distance between the back surface of the processed wafer and the end surface of the columnar electrode is substantially uniform over the entire wafer, and the wafer is held by the holding table. A wafer holding step to hold,
After performing the wafer holding step, the back surface of the wafer held by the holding table is processed by the processing means based on the columnar electrode height data, and the columnar electrode is not exposed on the back surface of the wafer. A wafer thinning step for thinning the wafer so that the distance between the back surface of the columnar electrode and the end face of the columnar electrode is substantially uniform over the entire wafer;
A wafer processing method characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011110950A JP5780828B2 (en) | 2011-05-18 | 2011-05-18 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011110950A JP5780828B2 (en) | 2011-05-18 | 2011-05-18 | Wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012243884A JP2012243884A (en) | 2012-12-10 |
JP5780828B2 true JP5780828B2 (en) | 2015-09-16 |
Family
ID=47465277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011110950A Active JP5780828B2 (en) | 2011-05-18 | 2011-05-18 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5780828B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6084114B2 (en) * | 2013-05-10 | 2017-02-22 | 株式会社ディスコ | Processing method of package substrate |
CN104118844B (en) * | 2014-07-15 | 2017-01-25 | 电子科技大学 | Method for thinning silicon-base back surface |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008264913A (en) * | 2007-04-18 | 2008-11-06 | Disco Abrasive Syst Ltd | Grinding device |
JP2009021462A (en) * | 2007-07-13 | 2009-01-29 | Disco Abrasive Syst Ltd | Method for processing wafer |
JP5040814B2 (en) * | 2008-05-30 | 2012-10-03 | 株式会社デンソー | Method for manufacturing silicon carbide semiconductor device |
JP2011040511A (en) * | 2009-08-10 | 2011-02-24 | Disco Abrasive Syst Ltd | Method of grinding wafer |
JPWO2011055825A1 (en) * | 2009-11-09 | 2013-03-28 | 三菱瓦斯化学株式会社 | Etching solution for etching back surface of silicon substrate in through silicon via process and manufacturing method of semiconductor chip having through silicon via using the same |
JP2011245610A (en) * | 2010-05-31 | 2011-12-08 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
JP2012209480A (en) * | 2011-03-30 | 2012-10-25 | Disco Abrasive Syst Ltd | Processing method of electrode-embedded wafer |
-
2011
- 2011-05-18 JP JP2011110950A patent/JP5780828B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012243884A (en) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6608694B2 (en) | Wafer processing method | |
JP5917850B2 (en) | Wafer processing method | |
JP5959188B2 (en) | Wafer processing method | |
US10056296B2 (en) | Workpiece processing method | |
JP5780828B2 (en) | Wafer processing method | |
JP5995616B2 (en) | Wafer processing method | |
JP5995599B2 (en) | Wafer processing method | |
JP2014053351A (en) | Wafer processing method | |
JP6057592B2 (en) | Wafer processing method | |
JP2012079911A (en) | Processing method of plate-like object | |
JP2014053348A (en) | Wafer processing method | |
JP6594241B2 (en) | Wafer processing method | |
JP5618657B2 (en) | Processing method | |
JP5578902B2 (en) | Grinding equipment | |
JP2014033161A (en) | Method for processing wafer | |
JP5995597B2 (en) | Wafer processing method | |
JP2014053354A (en) | Wafer processing method | |
JP2014044999A (en) | Wafer processing method | |
JP5114153B2 (en) | Wafer processing method | |
JP6594243B2 (en) | Wafer processing method | |
JP2014053356A (en) | Wafer processing method | |
JP5995596B2 (en) | Wafer processing method | |
JP5995598B2 (en) | Wafer processing method | |
JP2014053357A (en) | Wafer processing method | |
JP2022127147A (en) | Grinding method and grinding device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5780828 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |