JP5777580B2 - Terminal box - Google Patents

Terminal box Download PDF

Info

Publication number
JP5777580B2
JP5777580B2 JP2012174106A JP2012174106A JP5777580B2 JP 5777580 B2 JP5777580 B2 JP 5777580B2 JP 2012174106 A JP2012174106 A JP 2012174106A JP 2012174106 A JP2012174106 A JP 2012174106A JP 5777580 B2 JP5777580 B2 JP 5777580B2
Authority
JP
Japan
Prior art keywords
terminal
diodes
diode
bypass
bypass diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012174106A
Other languages
Japanese (ja)
Other versions
JP2014033147A (en
Inventor
慎治 中園
慎治 中園
沼倉 良
良 沼倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012174106A priority Critical patent/JP5777580B2/en
Publication of JP2014033147A publication Critical patent/JP2014033147A/en
Application granted granted Critical
Publication of JP5777580B2 publication Critical patent/JP5777580B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、端子ボックスに関する。   The present invention relates to a terminal box.

太陽光発電システムでは、家屋の屋根上に敷設した複数の太陽電池モジュールからの直流電力をインバータ等を介して各電器製品に供給する。複数の太陽電池モジュールは、各太陽電池モジュールの裏側に配置された端子ボックスを介して、モジュール連結ケーブルにて直列に接続される。   In a solar power generation system, DC power from a plurality of solar cell modules laid on the roof of a house is supplied to each electrical appliance via an inverter or the like. The plurality of solar cell modules are connected in series with a module connection cable via a terminal box disposed on the back side of each solar cell module.

太陽電池モジュールでは、一般に直列に接続された複数の太陽電池セルが封止されて作製されており、その太陽電池セルからの出力リード線が端子ボックス内に引き出されている。端子ボックスは、太陽電池セルから引き出された出力リード線が一端に接続されるとともに他端にモジュール連結ケーブルが接続される複数枚の端子板と、各端子板間に架け渡されるバイパスダイオードとを備えている。   In a solar cell module, a plurality of solar cells connected in series are generally sealed and produced, and output lead wires from the solar cells are drawn into a terminal box. The terminal box includes a plurality of terminal plates to which output lead wires drawn out from solar cells are connected to one end and a module connecting cable is connected to the other end, and bypass diodes bridged between the terminal plates. I have.

バイパスダイオードは、発電できない太陽電池セルをバイパスして保護するためのものである。すなわち、太陽電池モジュールの上に樹木や建物の影がかかったり、落ち葉が載ったりすると、それによって太陽光を遮られた太陽電池セルは発電することができなくなる。発電できない太陽電池セルは抵抗となるため、もしそこに電流が流れると発熱して温度上昇し、放置しておけば太陽電池セルの破壊に至ってしまう(ホットスポット現象)。このような発電できない太陽電池セルが存在する時、バイパスダイオードは、その発電できない太陽電池セルをバイパスして、他の正常な太陽電池セルで発電された電流を流すことができるので、発電できない太陽電池セルでの温度上昇を回避することができる。   A bypass diode is for bypassing and protecting the photovoltaic cell which cannot generate electric power. That is, when a shadow of a tree or a building is cast on the solar cell module or a fallen leaf is placed on the solar cell module, the solar cell blocked by the sunlight cannot generate power. A solar cell that cannot generate electricity becomes a resistance, so if a current flows there, it generates heat and rises in temperature, and if left unattended, the solar cell will be destroyed (hot spot phenomenon). When there is such a solar cell that cannot generate power, the bypass diode bypasses the solar cell that cannot generate power and can pass the current generated by other normal solar cells. A temperature rise in the battery cell can be avoided.

ところで、発電できない太陽電池セルが存在してバイパスダイオードが動作する場合、バイパスダイオードには他の正常な太陽電池セルで発電された電流(一般的に5〜10Aの大電流)が流れるため、順方向電流×順方向電圧による損失(電力消費)が発生し、それに伴う発熱が生じることになる。そして、この熱を十分に逃がすことが出来ないと、バイパスダイオードの定格温度を超えて破壊に至る可能性がある。   By the way, when there is a solar cell that cannot generate power and the bypass diode operates, a current generated by another normal solar cell (generally a large current of 5 to 10 A) flows through the bypass diode. Loss (power consumption) due to directional current x forward voltage occurs, and heat is generated accordingly. If this heat cannot be sufficiently released, the temperature may exceed the rated temperature of the bypass diode, leading to destruction.

特許文献1には、第1端子板及び第2端子板が第1バイパスダイオードで接続され、第2端子板及び第3端子板が第2バイパスダイオードで接続された端子ボックス装置において、放熱面積が第3端子板、第1端子板、第2端子板の順に大きくなるように、第1乃至第3端子板の形状を形成することが記載されている。これにより、特許文献1によれば、熱の伝達経路および放熱経路を考慮して第1乃至第3端子板の温度をほぼ均一にできるので、第1および第2バイパスダイオードの温度が過度に上昇することがないとされている。   Patent Document 1 discloses a terminal box device in which a first terminal plate and a second terminal plate are connected by a first bypass diode, and a second terminal plate and a third terminal plate are connected by a second bypass diode. It describes that the shapes of the first to third terminal plates are formed so as to increase in the order of the third terminal plate, the first terminal plate, and the second terminal plate. Thus, according to Patent Document 1, since the temperature of the first to third terminal plates can be made substantially uniform in consideration of the heat transfer path and the heat dissipation path, the temperature of the first and second bypass diodes rises excessively. It is said that there is nothing to do.

特開2006−269803号公報JP 2006-269803 A

特許文献1に記載の端子ボックス内では、端子板の面積を広くし、その端子板にバイパスダイオードの素子本体を接触させる構造が採用されている。パイパスダイオードで発生した熱はこの端子板を介して放熱される。また、放熱性を向上させるために端子板にフィン構造(波状の放熱部)を設けることも提案されている。   In the terminal box described in Patent Document 1, a structure is adopted in which the area of the terminal plate is widened and the element body of the bypass diode is brought into contact with the terminal plate. Heat generated by the bypass diode is dissipated through this terminal board. In order to improve heat dissipation, it has also been proposed to provide a fin structure (wave-like heat dissipation part) on the terminal board.

特許文献1に記載の技術では、端子板の放熱性を上げるために、端子板の面積を広くすることや端子板にフィン構造を設けることが必要である。そのため、端子板の材料の使用量が多くなったり、フィン構造を設けるための加工費が多くかかったりする上に、その端子板を収納するために端子ボックスの容積が大きくなってしまい、またそれに伴って端子ボックス内の充電部を絶縁するために端子ボックス内に充填するポッティング材の使用量も多く必要となる可能性がある。すなわち、特許文献1に記載の技術では、端子ボックスの容積を小さくしにくく、材料使用量が増大しやすいため、端子ボックスの製造コストを低減することが困難である。   In the technique described in Patent Document 1, in order to increase the heat dissipation of the terminal board, it is necessary to increase the area of the terminal board or to provide a fin structure on the terminal board. For this reason, the amount of material used for the terminal plate is increased, the processing cost for providing the fin structure is increased, and the volume of the terminal box is increased to accommodate the terminal plate. Accordingly, there is a possibility that a large amount of potting material to be filled in the terminal box is required to insulate the charging part in the terminal box. That is, with the technique described in Patent Document 1, it is difficult to reduce the volume of the terminal box and the amount of material used is likely to increase, so it is difficult to reduce the manufacturing cost of the terminal box.

本発明は、上記に鑑みてなされたものであって、製造コストを低減できる端子ボックスを得ることを目的とする。   This invention is made | formed in view of the above, Comprising: It aims at obtaining the terminal box which can reduce manufacturing cost.

上述した課題を解決し、目的を達成するために、本発明の1つの側面にかかる端子ボックスは、太陽電池モジュールの出力部を構成する端子ボックスであって、第1の出力端子に接続された第1の端子板と第2の出力端子に接続された第2の端子板とを含む複数の端子板と、前記複数の端子板のうちの2つの端子板を接続するバイパスダイオードとを備え、前記バイパスダイオードは、ON電圧が正の温度係数を持つワイドバンドギャップ半導体であるSiCを主成分とする材料で形成された、複数のダイオードを並列接続して構成されていることを特徴とする。 In order to solve the above-described problems and achieve the object, a terminal box according to one aspect of the present invention is a terminal box that constitutes an output unit of a solar cell module, and is connected to a first output terminal. A plurality of terminal plates including a first terminal plate and a second terminal plate connected to the second output terminal; and a bypass diode connecting two of the plurality of terminal plates. The bypass diode is characterized in that a plurality of diodes formed of a material mainly composed of SiC , which is a wide band gap semiconductor having a positive temperature coefficient of ON voltage, are connected in parallel.

本発明によれば、バイパスダイオードがワイドバンドギャップ半導体を主成分とする材料で形成されているので、バイパスダイオードの発熱自体を低減できるとともに耐熱温度を上昇できるので、端子板の放熱性を向上させる必要性を低減できる。これにより、端子板の面積を小さくできるとともに、端子板にフィン構造を設ける必要がなくなる。端子板の面積を小さくできるので、端子板の材料の使用量を低減できる。また、端子板の面積を小さくできるので、端子板を収容するための筐体の容積を低減でき、筐体内に充填するポッティング材の使用量を低減できる。さらに、端子板にフィン構造を設ける必要がなくなるため、端子板の加工費を低減できる。すなわち、端子ボックスの容積を小さくでき、材料使用量を低減できることに加えて、材料の加工費を低減できるため、端子ボックスの製造コストを低減できる。   According to the present invention, since the bypass diode is made of a material mainly composed of a wide band gap semiconductor, the heat generation of the bypass diode itself can be reduced and the heat-resistant temperature can be increased, so that the heat dissipation of the terminal board is improved. The need can be reduced. As a result, the area of the terminal plate can be reduced, and it is not necessary to provide a fin structure on the terminal plate. Since the area of the terminal board can be reduced, the amount of material used for the terminal board can be reduced. Moreover, since the area of a terminal board can be made small, the volume of the housing | casing for accommodating a terminal board can be reduced, and the usage-amount of the potting material with which it fills in a housing | casing can be reduced. Furthermore, since it is not necessary to provide a fin structure on the terminal board, the processing cost of the terminal board can be reduced. That is, since the volume of the terminal box can be reduced and the amount of material used can be reduced, the processing cost of the material can be reduced, so that the manufacturing cost of the terminal box can be reduced.

図1は、実施の形態1にかかる端子ボックスが適用された太陽電池モジュールの構成を示す図である。FIG. 1 is a diagram illustrating a configuration of a solar cell module to which the terminal box according to the first embodiment is applied. 図2は、実施の形態1にかかる端子ボックスの構成を示す図である。FIG. 2 is a diagram illustrating a configuration of the terminal box according to the first embodiment. 図3は、実施の形態1にかかる端子ボックスのポッティング材充填前の様子を示す図である。FIG. 3 is a diagram illustrating a state before the potting material is filled in the terminal box according to the first embodiment. 図4は、実施の形態1にかかる端子ボックスのポッティング材充填後の様子を示す図である。FIG. 4 is a diagram illustrating a state after the potting material is filled in the terminal box according to the first embodiment. 図5は、実施の形態2にかかる端子ボックスの構成を示す図である。FIG. 5 is a diagram illustrating a configuration of a terminal box according to the second embodiment. 図6は、実施の形態3にかかる端子ボックスの構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a terminal box according to the third embodiment. 図7は、実施の形態3にかかる端子ボックスのポッティング材充填前の様子を示す図である。FIG. 7 is a diagram illustrating a state of the terminal box according to the third embodiment before filling the potting material.

以下に、本発明にかかる端子ボックスの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Embodiments of a terminal box according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態1.
まず、実施の形態1にかかる端子ボックス100について図1〜図4を用いて説明する。図1は、端子ボックス100が適用された太陽電池モジュール1の構成を示す図である。図2は、端子ボックス100における各構成の配置関係を示す図である。図3は、端子ボックス100におけるポッティング材充填前の実装構成を示す図である。図4は、端子ボックス100におけるポッティング材充填後の実装構成を示す図である。
Embodiment 1 FIG.
First, the terminal box 100 according to the first embodiment will be described with reference to FIGS. FIG. 1 is a diagram illustrating a configuration of a solar cell module 1 to which a terminal box 100 is applied. FIG. 2 is a diagram illustrating an arrangement relationship of each component in the terminal box 100. FIG. 3 is a diagram showing a mounting configuration of the terminal box 100 before filling the potting material. FIG. 4 is a diagram showing a mounting configuration after filling the potting material in the terminal box 100.

太陽光発電システム(図示せず)では、家屋の屋根上に敷設した複数の太陽電池モジュール1からの直流電力をインバータ等を介して各電器製品に供給する。複数の太陽電池モジュール1は、各太陽電池モジュール1の裏側に配置された端子ボックス100を介して、モジュール連結ケーブルCA1,CA2にて直列に接続される。   In a solar power generation system (not shown), DC power from a plurality of solar cell modules 1 laid on the roof of a house is supplied to each electrical appliance via an inverter or the like. The plurality of solar cell modules 1 are connected in series by module connection cables CA1 and CA2 via a terminal box 100 disposed on the back side of each solar cell module 1.

太陽電池モジュール1では、例えば、図1に示すように、直列に接続された複数の太陽電池セルSC−1〜SC−2kが封止されて作製されており、その太陽電池セルSC−1〜SC−2kからの出力リード線LL1〜LL3が端子ボックス100内に引き出されている。   In the solar cell module 1, for example, as shown in FIG. 1, a plurality of solar cells SC-1 to SC-2k connected in series are sealed, and the solar cells SC-1 to SC-1. Output lead wires LL1 to LL3 from SC-2k are drawn into the terminal box 100.

例えば、直列に接続された複数の太陽電池セルSC−1〜SC−kは太陽電池ストリングSS−1を構成し、直列に接続された複数の太陽電池セルSC−(k+1)〜SC−2kは太陽電池ストリングSS−2を構成する。太陽電池ストリングSS−1は、中継リード線LL4を介して太陽電池ストリングSS−2に直列に接続されている。太陽電池ストリングSS−1は、+側端子が出力リード線LL1に接続され、−側端子が中継リード線LL4を介して出力リード線LL3に接続されている。太陽電池ストリングSS−2は、+側端子が中継リード線LL4を介して出力リード線LL3に接続され、−側端子が出力リード線LL2に接続されている。   For example, a plurality of solar cells SC-1 to SC-k connected in series constitute a solar cell string SS-1, and a plurality of solar cells SC- (k + 1) to SC-2k connected in series are The solar cell string SS-2 is configured. Solar cell string SS-1 is connected in series to solar cell string SS-2 via relay lead LL4. In the solar cell string SS-1, the + side terminal is connected to the output lead wire LL1, and the − side terminal is connected to the output lead wire LL3 via the relay lead wire LL4. In the solar cell string SS-2, the + side terminal is connected to the output lead line LL3 via the relay lead line LL4, and the − side terminal is connected to the output lead line LL2.

端子ボックス100は、筐体101(図2、3参照)、複数枚の端子板TP1〜TP3、バイパスダイオードD1,D2、及びポッティング材PM(図4参照)を備える。   The terminal box 100 includes a housing 101 (see FIGS. 2 and 3), a plurality of terminal plates TP1 to TP3, bypass diodes D1 and D2, and a potting material PM (see FIG. 4).

筐体101は、複数枚の端子板TP1〜TP3及びバイパスダイオードD1,D2を収容する。また、筐体101には、出力リード線LL1〜LL3やモジュール連結ケーブルCA1,CA2を通すための複数の開口が形成されている。筐体101は、例えば図3に示すように、内側筐体1011及び外側筐体1012を有していてもよい。内側筐体1011及び外側筐体1012のそれぞれは、例えば、絶縁体(例えば、絶縁性の樹脂)で形成されていてもよいし、表面に絶縁膜がコーティングされた導電体(例えば、鉄などの金属)で形成されていてもよい。   The housing 101 houses a plurality of terminal plates TP1 to TP3 and bypass diodes D1 and D2. The housing 101 is formed with a plurality of openings for allowing the output lead wires LL1 to LL3 and the module connection cables CA1 and CA2 to pass therethrough. The casing 101 may have an inner casing 1011 and an outer casing 1012 as shown in FIG. 3, for example. Each of the inner casing 1011 and the outer casing 1012 may be formed of, for example, an insulator (for example, insulating resin), or a conductor (for example, iron) whose surface is coated with an insulating film. (Metal).

端子板(第1の端子板)TP1は、入力端子IT1を介して出力リード線LL1が一端に接続され、出力端子OT1を介して+側のモジュール連結ケーブルCA1が他端に接続されている。端子板TP1は、例えば図3に示すように、導電体(例えば、銅などの金属)で形成された導電板TP11を有する。   The terminal plate (first terminal plate) TP1 has an output lead LL1 connected to one end via an input terminal IT1, and a + side module connection cable CA1 connected to the other end via an output terminal OT1. The terminal plate TP1 has a conductive plate TP11 formed of a conductor (for example, a metal such as copper) as shown in FIG. 3, for example.

端子板(第2の端子板)TP2は、入力端子IT2を介して出力リード線LL2が一端に接続され、出力端子OT2を介して−側のモジュール連結ケーブルCA2が他端に接続されている。端子板TP2は、例えば図3に示すように、導電体(例えば、銅などの金属)で形成された導電板TP21を有する。   The terminal plate (second terminal plate) TP2 has an output lead LL2 connected to one end via an input terminal IT2, and a negative-side module connection cable CA2 connected to the other end via an output terminal OT2. The terminal plate TP2 has a conductive plate TP21 formed of a conductor (for example, a metal such as copper) as shown in FIG. 3, for example.

端子板TP3は、入力端子IT3を介して出力リード線LL3が一端に接続されている。また、端子板TP3は、端子板TP1及び端子板TP2の間に配され、バイパスダイオードD1を介して端子板TP1が接続され、バイパスダイオードD2を介して端子板TP2が接続されている。端子板TP3は、例えば、導電体(例えば、銅などの金属)で形成された導電板TP31を有する。   The terminal plate TP3 has an output lead wire LL3 connected to one end via an input terminal IT3. The terminal plate TP3 is arranged between the terminal plate TP1 and the terminal plate TP2, and the terminal plate TP1 is connected via the bypass diode D1, and the terminal plate TP2 is connected via the bypass diode D2. The terminal plate TP3 includes a conductive plate TP31 formed of, for example, a conductor (for example, a metal such as copper).

導電板TP11は、例えば、導電板TP31側に突出した接続部を有する。導電板TP21は、例えば、導電板TP31側に突出した接続部を有する。導電板TP31は、例えば、導電板TP11側に突出した第1の接続部と、導電板TP21側に突出した第2の接続部とを有する。   The conductive plate TP11 has, for example, a connection portion that protrudes toward the conductive plate TP31. The conductive plate TP21 has, for example, a connection portion that protrudes toward the conductive plate TP31. The conductive plate TP31 has, for example, a first connection part protruding toward the conductive plate TP11 and a second connection part protruding toward the conductive plate TP21.

バイパスダイオードD1は、端子板TP1及び端子板TP3の間に架け渡されている。すなわち、バイパスダイオードD1は、カソードが端子板TP1に接続され、アノードが端子板TP3に接続されている。バイパスダイオードD1は、例えば、図2に示すように、1つのダイオードD11を有し、図3に示すように、ダイオードD11を含むパッケージPCK1の状態で筐体101内に実装される。パッケージPCK1の端子電極PCK1aは、パッケージPCK1内でダイオードD11のカソードに接続され、実装状態において導電板TP11の接続部に接続される。パッケージPCK1の端子電極PCK1bは、パッケージPCK1内でダイオードD11のアノードに接続され、実装状態において導電板TP31の第1の接続部に接続される。   The bypass diode D1 is bridged between the terminal plate TP1 and the terminal plate TP3. That is, the bypass diode D1 has a cathode connected to the terminal plate TP1 and an anode connected to the terminal plate TP3. The bypass diode D1 has, for example, one diode D11 as shown in FIG. 2, and is mounted in the housing 101 in a package PCK1 including the diode D11 as shown in FIG. The terminal electrode PCK1a of the package PCK1 is connected to the cathode of the diode D11 in the package PCK1, and is connected to the connection portion of the conductive plate TP11 in the mounted state. The terminal electrode PCK1b of the package PCK1 is connected to the anode of the diode D11 in the package PCK1, and is connected to the first connection portion of the conductive plate TP31 in the mounted state.

また、バイパスダイオードD1は、端子板TP1に熱的に接触している。すなわち、パッケージPCK1の図3における奥行側の面は導電板TP11に接しており、ダイオードD11で発生した熱がパッケージPCK1を介して導電板TP11に伝達されるように構成されている。パッケージPCK1は、例えば、熱伝導性の良好な絶縁性の樹脂で形成されている。   The bypass diode D1 is in thermal contact with the terminal plate TP1. That is, the depth side surface of the package PCK1 in FIG. 3 is in contact with the conductive plate TP11, and heat generated by the diode D11 is transmitted to the conductive plate TP11 via the package PCK1. The package PCK1 is formed of, for example, an insulating resin with good thermal conductivity.

バイパスダイオードD2は、端子板TP3及び端子板TP2の間に架け渡されている。すなわち、バイパスダイオードD2は、カソードが端子板TP3に接続され、アノードが端子板TP2に接続されている。バイパスダイオードD2は、例えば、図2に示すように、1つのダイオードD12を有し、図3に示すように、ダイオードD12を含むパッケージPCK2の状態で筐体101内に実装される。パッケージPCK2の端子電極PCK2aは、パッケージPCK2内でダイオードD12のカソードに接続され、実装状態において導電板TP31の第2の接続部に接続される。パッケージPCK2の端子電極PCK2bは、パッケージPCK2内でダイオードD12のアノードに接続され、実装状態において導電板TP21の接続部に接続される。   The bypass diode D2 is bridged between the terminal plate TP3 and the terminal plate TP2. That is, the bypass diode D2 has a cathode connected to the terminal plate TP3 and an anode connected to the terminal plate TP2. For example, as shown in FIG. 2, the bypass diode D2 has one diode D12, and as shown in FIG. 3, the bypass diode D2 is mounted in the housing 101 in a package PCK2 including the diode D12. The terminal electrode PCK2a of the package PCK2 is connected to the cathode of the diode D12 in the package PCK2, and is connected to the second connection portion of the conductive plate TP31 in the mounted state. The terminal electrode PCK2b of the package PCK2 is connected to the anode of the diode D12 in the package PCK2, and is connected to the connection portion of the conductive plate TP21 in the mounted state.

また、バイパスダイオードD2は、端子板TP2に熱的に接触している。すなわち、パッケージPCK2の図3における奥行側の面は導電板TP21に接しており、ダイオードD12で発生した熱がパッケージPCK2を介して導電板TP21に伝達されるように構成されている。パッケージPCK2は、例えば、熱伝導性の良好な絶縁性の樹脂で形成されている。   The bypass diode D2 is in thermal contact with the terminal plate TP2. That is, the depth side surface of the package PCK2 in FIG. 3 is in contact with the conductive plate TP21, and heat generated by the diode D12 is transmitted to the conductive plate TP21 via the package PCK2. The package PCK2 is made of, for example, an insulating resin with good thermal conductivity.

なお、導電板TP11には、図3に示すように、一端側に入力端子IT1として機能する端子部TP11aが接続され、他端側に出力端子OT1として機能する端子部TP11bが接続されている。導電板TP11、端子部TP11a、端子部TP11bは、機械的に一体の部材となっていてもよい。導電板TP21には、図3に示すように、一端側に入力端子IT2として機能する端子部TP21aが接続され、他端側に出力端子OT2として機能する端子部TP21bが接続されている。導電板TP21、端子部TP21a、端子部TP21bは、機械的に一体の部材となっていてもよい。導電板TP31には、図3に示すように、一端側に入力端子IT3として機能する端子部TP31aが接続されている。導電板TP31、端子部TP31aは、機械的に一体の部材となっていてもよい。   As shown in FIG. 3, a terminal portion TP11a that functions as the input terminal IT1 is connected to one end side of the conductive plate TP11, and a terminal portion TP11b that functions as the output terminal OT1 is connected to the other end side. The conductive plate TP11, the terminal part TP11a, and the terminal part TP11b may be mechanically integrated members. As shown in FIG. 3, a terminal portion TP21a that functions as an input terminal IT2 is connected to one end of the conductive plate TP21, and a terminal portion TP21b that functions as an output terminal OT2 is connected to the other end. The conductive plate TP21, the terminal part TP21a, and the terminal part TP21b may be mechanically integrated members. As shown in FIG. 3, a terminal portion TP31a that functions as an input terminal IT3 is connected to one end of the conductive plate TP31. The conductive plate TP31 and the terminal portion TP31a may be mechanically integrated members.

ポッティング材PMは、図3に示す実装状態にある複数枚の端子板TP1〜TP3及びバイパスダイオードD1,D2を覆うように筐体101内(内側筐体1011内)に充填される。すなわち、ポッティング材PMは、バイパスダイオードD1,D2とバイパスダイオードD1,D2に接続される端子板TP1,TP2の接続部とを少なくとも覆うように充填される。これにより、ポッティング材PMは、筐体101内(内側筐体1011内)の充電部(複数枚の端子板TP1〜TP3)の周囲を絶縁させる。ポッティング材PMは、例えば図4に示すように、透明絶縁性の樹脂が用いられる。   The potting material PM is filled in the housing 101 (inside the inner housing 1011) so as to cover the plurality of terminal plates TP1 to TP3 and the bypass diodes D1 and D2 in the mounted state shown in FIG. That is, the potting material PM is filled so as to cover at least the bypass diodes D1 and D2 and the connection portions of the terminal plates TP1 and TP2 connected to the bypass diodes D1 and D2. Thereby, the potting material PM insulates the circumference | surroundings of the charging part (a plurality of terminal boards TP1 to TP3) in the casing 101 (inside the inner casing 1011). As the potting material PM, for example, as shown in FIG. 4, a transparent insulating resin is used.

このような端子ボックス100では、バイパスダイオードD1,D2が、発電できない太陽電池セルをバイパスして保護するように動作する。すなわち、太陽電池モジュール1の上に樹木や建物の影がかかったり、落ち葉が載ったりすると、それによって太陽光を遮られた太陽電池セルは発電することができなくなる。発電できない太陽電池セルは抵抗となるため、もしそこに電流が流れると発熱して温度上昇し、放置しておけば太陽電池セルの破壊に至ってしまう(ホットスポット現象)。このような発電できない太陽電池セルが存在する時、バイパスダイオードは、その発電できない太陽電池セルをバイパスして、他の正常な太陽電池セルで発電された電流を流すことができる。   In such a terminal box 100, the bypass diodes D1 and D2 operate so as to bypass and protect solar cells that cannot generate power. That is, if a shadow of a tree or a building is placed on the solar cell module 1 or a fallen leaf is placed on the solar cell module 1, the solar cell blocked by the sunlight cannot generate power. A solar cell that cannot generate electricity becomes a resistance, so if a current flows there, it generates heat and rises in temperature, and if left unattended, the solar cell will be destroyed (hot spot phenomenon). When there is such a solar battery cell that cannot generate power, the bypass diode can bypass the solar battery cell that cannot generate power and flow a current generated by another normal solar battery cell.

例えば、太陽電池ストリングSS−1中に発電できない太陽電池セルが存在する場合、太陽電池ストリングSS−2で発電された電力に応じた電流を、太陽電池ストリングSS−1をバイパスするようにバイパスダイオードD1に流す。あるいは、例えば、太陽電池ストリングSS−2中に発電できない太陽電池セルが存在する場合、太陽電池ストリングSS−1で発電された電力に応じた電流を、太陽電池ストリングSS−1をバイパスするようにバイパスダイオードD2に流す。これにより、発電できない太陽電池セルでの温度上昇を回避することができる。   For example, when there is a solar battery cell that cannot generate power in the solar battery string SS-1, a bypass diode is used to bypass the current corresponding to the power generated by the solar battery string SS-2. Flow to D1. Alternatively, for example, when there is a solar battery cell that cannot generate power in the solar battery string SS-2, the current corresponding to the power generated by the solar battery string SS-1 is bypassed to the solar battery string SS-1. The current flows through the bypass diode D2. Thereby, the temperature rise in the photovoltaic cell which cannot generate electric power can be avoided.

ところで、発電できない太陽電池セルが存在してバイパスダイオードD1,D2が動作する場合、バイパスダイオードD1,D2には他の正常な太陽電池セルで発電された電流(一般的に5〜10Aの大電流)が流れるため、順方向電流×順方向電圧による損失(電力消費)が発生し、それに伴う発熱が生じることになる。そして、この熱を十分に逃がすことが出来ないと、バイパスダイオードD1,D2の定格温度を超えて破壊に至る可能性がある。   By the way, when there exist solar cells that cannot generate power and the bypass diodes D1 and D2 operate, the bypass diodes D1 and D2 have currents generated by other normal solar cells (generally a large current of 5 to 10A). ) Flows, a loss (power consumption) due to forward current x forward voltage occurs, and heat is generated accordingly. If this heat cannot be sufficiently released, there is a possibility that the rated temperature of the bypass diodes D1 and D2 will be exceeded, leading to destruction.

ここで、仮に、ダイオードD11,D12がシリコンを主成分とする材料で形成されている場合について考える。この場合、ダイオードD11,D12に5〜10Aの大電流が流れると、ダイオードD11,D12が顕著に発熱するので、端子板TP1〜TP3の面積を大きくするとともに端子板TP1〜TP3にフィン構造を設けることで端子板TP1〜TP3の放熱性を向上させる必要がある。このとき、端子板TP1〜TP3の面積を大きくするので、端子板TP1〜TP3の材料の使用量が多くなる傾向にある。また、端子板TP1〜TP3の面積を大きくするので、端子板TP1〜TP3を収容するための筐体101(内側筐体1011)の容積が大きくなってしまい、筐体101内(内側筐体1011内)に充填するポッティング材PMの使用量が多くなる傾向にある。さらに、端子板TP1〜TP3にフィン構造を設けるため、端子板TP1〜TP3の加工費が多くかかる傾向にある。すなわち、端子ボックス100の容積を小さくしにくく、材料使用量が増大しやすいことに加えて、材料の加工費が増大しやすいため、端子ボックス100の製造コストを低減することが困難である。   Here, suppose that the diodes D11 and D12 are formed of a material whose main component is silicon. In this case, when a large current of 5 to 10 A flows through the diodes D11 and D12, the diodes D11 and D12 generate significant heat. Therefore, the area of the terminal plates TP1 to TP3 is increased and a fin structure is provided on the terminal plates TP1 to TP3. It is necessary to improve the heat dissipation of the terminal boards TP1 to TP3. At this time, since the areas of the terminal plates TP1 to TP3 are increased, the amount of material used for the terminal plates TP1 to TP3 tends to increase. Further, since the area of the terminal plates TP1 to TP3 is increased, the volume of the housing 101 (inner housing 1011) for housing the terminal plates TP1 to TP3 increases, and the inside of the housing 101 (inner housing 1011). There is a tendency that the amount of potting material PM used to fill the inside increases. Further, since the fin structures are provided on the terminal plates TP1 to TP3, the processing costs of the terminal plates TP1 to TP3 tend to be high. That is, it is difficult to reduce the manufacturing cost of the terminal box 100 because the volume of the terminal box 100 is difficult to reduce and the amount of material used tends to increase, and the material processing cost tends to increase.

そこで、本実施の形態では、ダイオードD11,D12としてシリコンを主成分とする材料で形成されたダイオードに代えて、ワイドバンドギャップ半導体を主成分とする材料で形成されたダイオードを用いることで、バイパスダイオードD1,D2の発熱自体を低減するとともに耐熱温度を上昇させ、端子板TP1〜TP3の放熱性を向上させる必要性を低減させることを目指す。   Therefore, in this embodiment, the diodes D11 and D12 are bypassed by using a diode formed of a material mainly composed of a wide band gap semiconductor instead of the diode formed of a material mainly composed of silicon. It aims to reduce the necessity of improving the heat dissipation of the terminal boards TP1 to TP3 by reducing the heat generation itself of the diodes D1 and D2 and increasing the heat-resistant temperature.

具体的には、バイパスダイオードD1,D2に含まれるダイオードD11,D12としては、例えばSiCなどのワイドバンドギャップ半導体により作成されたダイオードを使用する。以下では、SiCを主成分とする材料で形成されたダイオードD11,D12を、SiCダイオードD11,D12として説明する。   Specifically, as the diodes D11 and D12 included in the bypass diodes D1 and D2, for example, diodes made of a wide band gap semiconductor such as SiC are used. Below, diode D11, D12 formed with the material which has SiC as a main component is demonstrated as SiC diode D11, D12.

SiCダイオードD11,D12は、Siダイオードと比べて、ON抵抗が小さいため、同じ電流を流した場合の導通損失が小さくなる。すなわち、バイパス電流を流した際の発熱が少なくなる。SiCはまた、Siに比べてより高温での動作が可能であるという特徴も有する。すなわち、SiCダイオードD11,D12の最大定格動作温度以下に抑えられるのであれば、SiダイオードをバイパスダイオードD1,D2に用いた場合と比べて、バイパスダイオード用の放熱構造(端子板TP1〜TP3)の放熱能力を下げることも可能である。   Since the SiC diodes D11 and D12 have a smaller ON resistance than the Si diode, conduction loss when the same current flows is reduced. That is, heat generation when a bypass current is passed is reduced. SiC also has a feature that it can operate at a higher temperature than Si. In other words, if the temperature can be kept below the maximum rated operating temperature of the SiC diodes D11 and D12, the heat dissipation structure for the bypass diodes (terminal plates TP1 to TP3) can be compared to the case where the Si diodes are used for the bypass diodes D1 and D2. It is also possible to reduce the heat dissipation capability.

したがって、SiCダイオードD11,D12を太陽電池モジュール1のバイパスダイオードD1,D2として使用すれば、バイパス動作した際の発熱が小さくなるとともに放熱構造の放熱能力を低減することも可能であるため、Siダイオードを用いる場合と比べて、放熱用に面積を広くしていた端子板TP1〜TP3の面積を小さくすることができる。また、端子板TP1〜TP3の放熱効果を上げるために設けられていたフィン構造も不要となる。また、端子板TP1〜TP3が小さくなり、フィン構造も不要となるので、端子ボックス100の容積が少なくて済み、ポッティング材PMの使用量も削減できる。   Therefore, if the SiC diodes D11 and D12 are used as the bypass diodes D1 and D2 of the solar cell module 1, the heat generation during the bypass operation can be reduced and the heat dissipation capability of the heat dissipation structure can be reduced. Compared with the case of using, the area of the terminal boards TP1 to TP3, which has been increased in area for heat dissipation, can be reduced. Moreover, the fin structure provided in order to raise the thermal radiation effect of terminal board TP1-TP3 becomes unnecessary. Further, since the terminal plates TP1 to TP3 are reduced and the fin structure is not required, the terminal box 100 can be reduced in volume and the amount of potting material PM used can be reduced.

また、ダイオードの特性や太陽電池モジュール1の使用環境を選定することによって、バイパスダイオードD1,D2を端子板TP1,TP2に熱接触させて端子板TP1,TP2から放熱させる構造をとらなくても、単純にバイパスダイオードD1,D2からの直接放熱で使用(ダイオードのTj<Tjmaxを確保)することも可能となる(その場合は端子板TP1〜TP3での放熱を不要としてもよいため、端子板TP1〜TP3を拡大する必要もなくなる)。   Further, by selecting the characteristics of the diode and the environment in which the solar cell module 1 is used, the bypass diodes D1 and D2 can be brought into thermal contact with the terminal plates TP1 and TP2 to dissipate heat from the terminal plates TP1 and TP2, It is also possible to use it by direct heat radiation from the bypass diodes D1 and D2 (to ensure Tj <Tjmax of the diode) (in this case, heat radiation at the terminal plates TP1 to TP3 may be unnecessary, so the terminal plate TP1 There is no need to enlarge ~ TP3).

ダイオードD11,D12の寿命を延ばすためにディレーティングをとる必要がある場合は、ダイオードD11,D12のパッケージPCK1,PCK2の周辺に伝熱性の優れたポッティング材PMを充填し、それによる放熱効果でダイオードD11,D12のジャンクション温度を低減することができる。   When it is necessary to take derating in order to extend the life of the diodes D11 and D12, the potting material PM having excellent heat conductivity is filled around the packages PCK1 and PCK2 of the diodes D11 and D12. The junction temperature of D11 and D12 can be reduced.

さらにディレーティングを大きくとって信頼性を高めるのであれば、SiCダイオードD11,D12を端子板TP1〜TP3に接触させて放熱効果を上げることも可能である。   If the derating is further increased to increase the reliability, the SiC diodes D11 and D12 can be brought into contact with the terminal plates TP1 to TP3 to increase the heat dissipation effect.

以上のように、実施の形態1では、バイパスダイオードD1,D2に含まれるダイオードD11,D12が、ワイドバンドギャップ半導体を主成分とする材料で形成されている。これにより、バイパスダイオードD1,D2に含まれるダイオードD11,D12の発熱自体を低減できるとともに耐熱温度を上昇できるので、端子板TP1〜TP3の放熱性を向上させる必要性を低減できる。これにより、端子板TP1〜TP3の面積を小さくできるとともに、端子板TP1〜TP3にフィン構造を設ける必要がなくなる。端子板TP1〜TP3の面積を小さくできるので、端子板TP1〜TP3の材料の使用量を低減できる。また、端子板TP1〜TP3の面積を小さくできるので、端子板TP1〜TP3を収容するための筐体101(内側筐体1011)の容積を低減でき、筐体101内(内側筐体1011内)に充填するポッティング材PMの使用量を低減できる。さらに、端子板TP1〜TP3にフィン構造を設ける必要がなくなるため、端子板TP1〜TP3の加工費を低減できる。すなわち、端子ボックス100の容積を小さくでき、材料使用量を低減できることに加えて、材料の加工費を低減できるため、端子ボックス100の製造コストを低減できる。   As described above, in the first embodiment, the diodes D11 and D12 included in the bypass diodes D1 and D2 are formed of a material mainly composed of a wide band gap semiconductor. Thereby, since heat generation of the diodes D11 and D12 included in the bypass diodes D1 and D2 can be reduced and the heat-resistant temperature can be increased, the necessity to improve the heat dissipation of the terminal plates TP1 to TP3 can be reduced. As a result, the area of the terminal plates TP1 to TP3 can be reduced, and it is not necessary to provide a fin structure on the terminal plates TP1 to TP3. Since the area of terminal board TP1-TP3 can be made small, the usage-amount of the material of terminal board TP1-TP3 can be reduced. Further, since the areas of the terminal plates TP1 to TP3 can be reduced, the volume of the housing 101 (inner housing 1011) for housing the terminal plates TP1 to TP3 can be reduced, and the inside of the housing 101 (inside the inner housing 1011). The amount of potting material PM to be filled in can be reduced. Furthermore, since it is not necessary to provide the fin structure on the terminal plates TP1 to TP3, the processing cost of the terminal plates TP1 to TP3 can be reduced. That is, since the volume of the terminal box 100 can be reduced and the amount of material used can be reduced, and the processing cost of the material can be reduced, the manufacturing cost of the terminal box 100 can be reduced.

また、実施の形態1では、ポッティング材PMが、バイパスダイオードD1,D2とバイパスダイオードD1,D2に接続される端子板TP1〜TP3の接続部とを少なくとも覆うように筐体101内に充填される。これにより、ポッティング材PMに伝熱性の優れた材料を用いれば、バイパスダイオードD1,D2の熱をポッティング材PMにより放熱できるので、端子板TP1〜TP3の放熱性を下げることが容易になり、端子板TP1〜TP3の面積を容易に小さくできる。   In the first embodiment, the potting material PM is filled in the housing 101 so as to cover at least the bypass diodes D1 and D2 and the connection portions of the terminal plates TP1 to TP3 connected to the bypass diodes D1 and D2. . Thereby, if a material having excellent heat conductivity is used for the potting material PM, the heat of the bypass diodes D1 and D2 can be dissipated by the potting material PM, so that it becomes easy to lower the heat dissipation of the terminal plates TP1 to TP3. The areas of the plates TP1 to TP3 can be easily reduced.

また、実施の形態1では、バイパスダイオードD1,D2が、接続する2つの端子板の何れかに熱的に接触している。これにより、バイパスダイオードD1,D2の熱を、熱的に接触している端子板TP1,TP2により放熱できる。   In the first embodiment, the bypass diodes D1 and D2 are in thermal contact with either of the two terminal plates to be connected. Thereby, the heat of the bypass diodes D1 and D2 can be radiated by the terminal plates TP1 and TP2 that are in thermal contact.

実施の形態2.
次に、実施の形態2にかかる端子ボックス100iについて説明する。以下では、実施の形態1と異なる部分を中心に説明する。
Embodiment 2. FIG.
Next, the terminal box 100i according to the second embodiment will be described. Below, it demonstrates focusing on a different part from Embodiment 1. FIG.

実施の形態1では、各バイパスダイオードが1つのダイオードを含んでいるが、実施の形態2では、各バイパスダイオードが複数のダイオードを含んでいる。   In the first embodiment, each bypass diode includes one diode, but in the second embodiment, each bypass diode includes a plurality of diodes.

具体的には、各バイパスダイオードD1i,D2iは、例えば、複数のダイオードを並列接続して構成される。例えば、各バイパスダイオードD1i,D2iは、図5に示すように、端子電極間に接続されるダイオードを2個並列接続した構成としている。すなわち、バイパスダイオードD1iは、1つのパッケージPCK1iに実装された2つのダイオードD11,D12により構成され、端子電極PCK1ia,PCK1ib間に2つのダイオードD11,D12を並列接続して構成される。バイパスダイオードD2iは、1つのパッケージPCK2iに実装された2つのダイオードD21,D22により構成され、端子電極PCK2ia,PCK2ib間に2つのダイオードD21,D22を並列接続して構成される。   Specifically, each of the bypass diodes D1i and D2i is configured by connecting a plurality of diodes in parallel, for example. For example, each of the bypass diodes D1i and D2i has a configuration in which two diodes connected between the terminal electrodes are connected in parallel as shown in FIG. That is, the bypass diode D1i is configured by two diodes D11 and D12 mounted on one package PCK1i, and is configured by connecting two diodes D11 and D12 in parallel between the terminal electrodes PCK1ia and PCK1ib. The bypass diode D2i is configured by two diodes D21 and D22 mounted on one package PCK2i, and is configured by connecting two diodes D21 and D22 in parallel between the terminal electrodes PCK2ia and PCK2ib.

ダイオードを並列接続した場合、個々のダイオードにおける特性の違いにより、ON抵抗すなわちON電圧の小さい側により多くの電流が流れようとする。多くの電流が流れる側のダイオードは当然損失が大きくなるため発熱し温度が上昇する。   When diodes are connected in parallel, a large amount of current tends to flow to the side where the ON resistance, that is, the ON voltage is small, due to the difference in characteristics of the individual diodes. Naturally, the diode on the side through which a large amount of current flows increases the loss, so that heat is generated and the temperature increases.

ここで、仮に、並列接続されるダイオードがSiダイオードである場合、SiダイオードのON電圧は負の温度係数を持つため、温度が上昇するに伴い、そのON電圧が小さくなる。するとさらに電流が流れ易くなるため、Siダイオードの並列接続においては流れる電流が偏ってしまうことになる。つまり、並列接続により、電流を半分ずつに分流させ、それぞれのダイオードの定格電流を下げるという試みは全く同一の特性のダイオードを使わない限り困難であり、それは実際には不可能である。   Here, if the diode connected in parallel is a Si diode, the ON voltage of the Si diode has a negative temperature coefficient, so that the ON voltage decreases as the temperature rises. Then, since it becomes easier to flow an electric current, in the parallel connection of Si diode, the electric current which flows will be biased. In other words, it is difficult to attempt to reduce the rated current of each diode by dividing the current in half by parallel connection unless a diode with exactly the same characteristics is used, which is impossible in practice.

それに対して、SiCダイオードのON電圧は温度係数が正という特性を有している。SiCダイオードを並列接続した場合も、個々のダイオードにおける特性の違いはあるので最初はON電圧の小さい側により多くの電流が流れ始める。そして、多くの電流が流れる側のダイオードはやはり発熱し温度が上昇するのだが、SiCダイオードのON電圧は正の温度係数を持つため、温度が上昇するに伴い、そのON電圧が大きくなる。するとそのダイオードへは電流が流れにくくなるため、結局並列接続したダイオード間で電流がバランスすることになる。すなわち、SiCダイオードD11,D12(又はD21,D22)を並列接続すれば、電流をおおよそ半分ずつに分流させることができるため、各ダイオードの定格電流を下げることが可能となる。つまり、より安価なダイオードをバイパスダイオードとして使用可能になる。   On the other hand, the ON voltage of the SiC diode has a characteristic that the temperature coefficient is positive. Even when SiC diodes are connected in parallel, since there is a difference in characteristics among the individual diodes, a large amount of current starts to flow on the side where the ON voltage is small at first. The diode on the side through which a large amount of current flows still generates heat and the temperature rises. However, since the ON voltage of the SiC diode has a positive temperature coefficient, the ON voltage increases as the temperature rises. Then, since it becomes difficult for the current to flow to the diode, the current is eventually balanced between the diodes connected in parallel. That is, if the SiC diodes D11 and D12 (or D21 and D22) are connected in parallel, the current can be shunted approximately in half, so that the rated current of each diode can be lowered. That is, a cheaper diode can be used as a bypass diode.

上記バイパスダイオードの構成としてSiCダイオードの並列接続を行う場合、1パッケージの中に2個のSiCダイオードチップが入っている所謂ダブルダイオードを用いると、2本のダイオードを並列に実装するのに対して、1本で済むため、ダイオードの配置スペースや加工時間(実装に要する時間)の改善等に効果的である。   When the SiC diodes are connected in parallel as a configuration of the bypass diode, using a so-called double diode in which two SiC diode chips are contained in one package, two diodes are mounted in parallel. Since only one piece is sufficient, it is effective in improving the arrangement space of the diode and the processing time (time required for mounting).

以上のように、実施の形態2では、各バイパスダイオードD1i,D2iが、複数のダイオードを並列接続して構成される。このとき、各ダイオードがワイドバンドギャップ半導体を主成分とする材料で形成されているので、並列接続された2つのダイオードの間で電流を容易にバランスできる。これにより、各ダイオードの定格電流を下げることが可能となり、許容電流の小さいダイオードを使用できるので、各バイパスダイオードD1i,D2iをより安価に構成できる。   As described above, in the second embodiment, each bypass diode D1i, D2i is configured by connecting a plurality of diodes in parallel. At this time, since each diode is made of a material mainly composed of a wide band gap semiconductor, the current can be easily balanced between the two diodes connected in parallel. As a result, the rated current of each diode can be lowered, and a diode with a small allowable current can be used, so that each bypass diode D1i, D2i can be configured at a lower cost.

また、実施の形態2では、各バイパスダイオードD1i,D2iが、1つのパッケージに実装された2つのダイオードにより構成される。これにより、各バイパスダイオードD1i,D2iが複数のダイオードを並列接続して構成される場合に、各バイパスダイオードD1i,D2iの配置スペースをコンパクトに抑えることができ、また、各バイパスダイオードD1i,D2iを端子ボックス100iの筐体101内に容易に実装できる。   In the second embodiment, each of the bypass diodes D1i and D2i is composed of two diodes mounted in one package. Thus, when each bypass diode D1i, D2i is configured by connecting a plurality of diodes in parallel, the arrangement space of each bypass diode D1i, D2i can be reduced in a compact manner, and each bypass diode D1i, D2i can be reduced. It can be easily mounted in the housing 101 of the terminal box 100i.

実施の形態3.
次に、実施の形態3にかかる端子ボックス100jについて説明する。以下では、実施の形態2と異なる部分を中心に説明する。
Embodiment 3 FIG.
Next, the terminal box 100j according to the third embodiment will be described. Below, it demonstrates centering on a different part from Embodiment 2. FIG.

実施の形態2では、各バイパスダイオードのそれぞれにおいて2つのダイオードが並列接続されているが、実施の形態3では、複数のバイパスダイオードに含まれる複数のダイオードがブリッジ接続されている。   In the second embodiment, two diodes are connected in parallel in each bypass diode, but in the third embodiment, a plurality of diodes included in the plurality of bypass diodes are bridge-connected.

具体的には、端子ボックス100jにおいて、図6に示すように、複数のバイパスダイオードD1j,D2jに含まれる複数のダイオードD11,D12,D21,D22がブリッジ接続されている。例えば、複数のダイオードD11,D12,D21,D22は、ブリッジ接続されており、所謂ダイオードブリッジDBを構成している。   Specifically, in the terminal box 100j, as shown in FIG. 6, a plurality of diodes D11, D12, D21, and D22 included in the plurality of bypass diodes D1j and D2j are bridge-connected. For example, the plurality of diodes D11, D12, D21, and D22 are bridge-connected to form a so-called diode bridge DB.

このとき、ダイオードブリッジDBの中のダイオード2個を並列構成としたバイパスダイオードD1j、D2jとして用いる構成としている。すなわち、1つのパッケージPCK12jのダイオードブリッジDBを2組のバイパスダイオードD1j、D2jとして使用できる。例えば、ダイオードD11,D12をバイパスダイオードD1jとして使用でき、ダイオードD21,D22をバイパスダイオードD2jとして使用できる。なお、各ダイオードD11,D12,D21,D22は、第2の実施形態と同様に、SiCによるものとする。この構成により、各バイパスダイオードD1j、D2jにおいてSiCダイオードが2本並列構成されているため、第2の実施形態と同様に、ダイオードD11,D12,D21,D22の定格電流を下げることが可能となる。つまり、より安価なダイオードをバイパスダイオードD1j、D2jとして使用可能になる。   At this time, two diodes in the diode bridge DB are used as bypass diodes D1j and D2j having a parallel configuration. That is, the diode bridge DB of one package PCK12j can be used as two sets of bypass diodes D1j and D2j. For example, the diodes D11 and D12 can be used as the bypass diode D1j, and the diodes D21 and D22 can be used as the bypass diode D2j. The diodes D11, D12, D21, and D22 are made of SiC as in the second embodiment. With this configuration, two SiC diodes are configured in parallel in each of the bypass diodes D1j and D2j, so that the rated currents of the diodes D11, D12, D21, and D22 can be reduced as in the second embodiment. . That is, a cheaper diode can be used as the bypass diodes D1j and D2j.

また、ダイオードブリッジDBは、例えば図7に示すように、ブリッジ構成のダイオード4個(ダイオードD11,D12,D21,D22)が入った1つのパッケージPCK12jの状態で筐体101内に実装される。パッケージPCK12jの端子電極PCK12jaは、パッケージPCK12j内でダイオードD11,D12のカソードに接続され、実装状態において端子板TP1jの導電板TP11jに接続される。パッケージPCK12jの端子電極PCK12jbは、パッケージPCK12j内でダイオードD21,D22のアノードに接続され、実装状態において端子板TP2jの導電板TP21jに接続される。パッケージPCK12jの端子電極PCK12jcは、パッケージPCK12j内でダイオードD12及びダイオードD22の間のノードN2に接続され、実装状態において端子板TP3jの導電板TP31jに接続される。パッケージPCK12jの端子電極PCK12jdは、パッケージPCK12j内でダイオードD11及びダイオードD21の間のノードN1に接続され、実装状態において端子板TP3jの導電板TP31jに接続される。   Further, for example, as shown in FIG. 7, the diode bridge DB is mounted in the housing 101 in a state of one package PCK12j containing four bridge-structured diodes (diodes D11, D12, D21, D22). The terminal electrode PCK12ja of the package PCK12j is connected to the cathodes of the diodes D11 and D12 in the package PCK12j, and is connected to the conductive plate TP11j of the terminal plate TP1j in the mounted state. The terminal electrode PCK12jb of the package PCK12j is connected to the anodes of the diodes D21 and D22 in the package PCK12j, and is connected to the conductive plate TP21j of the terminal plate TP2j in the mounted state. The terminal electrode PCK12jc of the package PCK12j is connected to the node N2 between the diode D12 and the diode D22 in the package PCK12j, and is connected to the conductive plate TP31j of the terminal plate TP3j in the mounted state. The terminal electrode PCK12jd of the package PCK12j is connected to the node N1 between the diode D11 and the diode D21 in the package PCK12j, and is connected to the conductive plate TP31j of the terminal plate TP3j in the mounted state.

このとき、例えば、図7に示すように、各導電板TP11j、TP21j、TP31jに突出した接続部を設けなくても、各端子電極PCK12ja〜PCK12jdを対応する導電板TP11j〜TP31jに電気的に容易に接続できるので、各導電板TP11j、TP21j、TP31jの形状を簡略化でき、各導電板TP11j、TP21j、TP31jの加工時間をさらに低減できる。また、1つのパッケージPCK12jのダイオードブリッジDBを2組のバイパスダイオードD1j,D2jとして使用できるため、バイパスダイオードD1j,D2jの配置スペースや加工時間の改善等により効果的である。   At this time, for example, as shown in FIG. 7, the terminal electrodes PCK12ja to PCK12jd can be easily electrically connected to the corresponding conductive plates TP11j to TP31j without providing connection portions protruding from the conductive plates TP11j, TP21j, and TP31j. Therefore, the shape of each conductive plate TP11j, TP21j, TP31j can be simplified, and the processing time of each conductive plate TP11j, TP21j, TP31j can be further reduced. Further, since the diode bridge DB of one package PCK12j can be used as two sets of bypass diodes D1j and D2j, it is more effective in improving the arrangement space and processing time of the bypass diodes D1j and D2j.

以上のように、実施の形態3では、各バイパスダイオードD1j,D2jが、複数のダイオードを並列接続して構成される。このとき、各ダイオードがワイドバンドギャップ半導体を主成分とする材料で形成されているので、並列接続された2つのダイオードの間で電流を容易にバランスできる。これにより、各ダイオードの定格電流を下げることが可能となり、許容電流の小さいダイオードを使用できるので、各バイパスダイオードD1j,D2jをより安価に構成できる。   As described above, in the third embodiment, each bypass diode D1j, D2j is configured by connecting a plurality of diodes in parallel. At this time, since each diode is made of a material mainly composed of a wide band gap semiconductor, the current can be easily balanced between the two diodes connected in parallel. As a result, the rated current of each diode can be lowered, and a diode with a small allowable current can be used, so that each bypass diode D1j, D2j can be configured at a lower cost.

また、実施の形態3では、バイパスダイオードD1jが、1つのパッケージPCK12jに実装されブリッジ接続された4つのダイオードD11〜D22のうちの2つのダイオードD11,D12により構成され、バイパスダイオードD2jが、その4つのダイオードD11〜D22のうちの残り2つのダイオードD21,D22により構成されている。これにより、端子ボックス100j内のパッケージ数を少なくできるので、工作性、省スペースが可能となる。   In the third embodiment, the bypass diode D1j is configured by two diodes D11 and D12 out of four diodes D11 to D22 mounted on one package PCK12j and bridge-connected, and the bypass diode D2j is Of the two diodes D11 to D22, the remaining two diodes D21 and D22 are used. Thereby, since the number of packages in the terminal box 100j can be reduced, workability and space saving are possible.

以上のように、本発明にかかる端子ボックスは、太陽電池モジュールに有用である。   As described above, the terminal box according to the present invention is useful for solar cell modules.

1 太陽電池モジュール、100,100i,100j 端子ボックス、101 筐体、CA1,CA2 モジュール連結ケーブル、D1,D2,D1i,D2i,D1j,D2j バイパスダイオード、IT1〜IT3 入力端子、OT1,OT2 出力端子、PCK1,PCK2,PCK1i,PCK2i,PCK12j パッケージ、SC−1〜SC−2k 太陽電池セル、SS−1,SS−2 太陽電池ストリング、TP1〜TP3,TP1j〜TP3j 端子板。   1 Solar cell module, 100, 100i, 100j terminal box, 101 housing, CA1, CA2 module connection cable, D1, D2, D1i, D2i, D1j, D2j Bypass diode, IT1-IT3 input terminal, OT1, OT2 output terminal, PCK1, PCK2, PCK1i, PCK2i, PCK12j package, SC-1 to SC-2k solar cell, SS-1, SS-2 solar cell string, TP1 to TP3, TP1j to TP3j terminal board.

Claims (5)

太陽電池モジュールの出力部を構成する端子ボックスであって、
第1の出力端子に接続された第1の端子板と第2の出力端子に接続された第2の端子板とを含む複数の端子板と、
前記複数の端子板のうちの2つの端子板を接続するバイパスダイオードと、
を備え、
前記バイパスダイオードは、ON電圧が正の温度係数を持つワイドバンドギャップ半導体であるSiCを主成分とする材料で形成された、複数のダイオードを並列接続して構成されている
ことを特徴とする端子ボックス。
A terminal box constituting the output part of the solar cell module,
A plurality of terminal boards including a first terminal board connected to the first output terminal and a second terminal board connected to the second output terminal;
A bypass diode connecting two terminal plates of the plurality of terminal plates;
With
The bypass diode is formed by connecting a plurality of diodes in parallel, which is formed of a material mainly composed of SiC , which is a wide band gap semiconductor having a positive temperature coefficient of ON voltage. box.
前記バイパスダイオードと前記バイパスダイオードに接続される前記端子板の接続部とを少なくとも覆うように充填されるポッティング材をさらに備えた
ことを特徴とする請求項1に記載の端子ボックス。
The terminal box according to claim 1, further comprising a potting material filled so as to cover at least the bypass diode and a connection portion of the terminal plate connected to the bypass diode.
前記バイパスダイオードは、前記2つの端子板の何れかに熱的に接触している
ことを特徴とする請求項に記載の端子ボックス。
The terminal box according to claim 2 , wherein the bypass diode is in thermal contact with one of the two terminal plates.
前記バイパスダイオードは、1つのパッケージに実装された2つのダイオードにより構成される
ことを特徴とする請求項に記載の端子ボックス。
The terminal box according to claim 3 , wherein the bypass diode includes two diodes mounted in one package.
前記複数の端子板のうち前記2つの端子板と異なる組み合わせの2つの端子板を接続する第2のバイパスダイオードをさらに備え、
前記バイパスダイオードは、1つのパッケージに実装されブリッジ接続された4つのダイオードのうちの2つのダイオードにより構成され、
前記第2のバイパスダイオードは、前記4つのダイオードのうちの残りの2つのダイオードにより構成される
ことを特徴とする請求項に記載の端子ボックス。
A second bypass diode that connects two terminal plates of a combination different from the two terminal plates among the plurality of terminal plates;
The bypass diode is composed of two of four diodes mounted in a package and bridge-connected,
4. The terminal box according to claim 3 , wherein the second bypass diode includes the remaining two diodes of the four diodes.
JP2012174106A 2012-08-06 2012-08-06 Terminal box Expired - Fee Related JP5777580B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012174106A JP5777580B2 (en) 2012-08-06 2012-08-06 Terminal box

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012174106A JP5777580B2 (en) 2012-08-06 2012-08-06 Terminal box

Publications (2)

Publication Number Publication Date
JP2014033147A JP2014033147A (en) 2014-02-20
JP5777580B2 true JP5777580B2 (en) 2015-09-09

Family

ID=50282729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012174106A Expired - Fee Related JP5777580B2 (en) 2012-08-06 2012-08-06 Terminal box

Country Status (1)

Country Link
JP (1) JP5777580B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016077088A (en) * 2014-10-07 2016-05-12 旭硝子株式会社 Terminal box for solar battery module and solar battery module
JP2016111853A (en) * 2014-12-08 2016-06-20 オーナンバ株式会社 Solar battery module
US20190103832A1 (en) * 2016-04-28 2019-04-04 Mitsubishi Electric Corporation Method of inspecting solar cell module
CN105871328A (en) * 2016-06-03 2016-08-17 浙江人和光伏科技有限公司 Connecting box for solar cell
JP6871044B2 (en) * 2017-03-31 2021-05-12 株式会社カネカ Solar cell module
JP7266444B2 (en) * 2019-03-29 2023-04-28 パナソニックホールディングス株式会社 Solar cell module and solar cell system
CN112468085B (en) * 2020-11-03 2024-01-30 浙江晶科能源有限公司 Test method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601293B2 (en) * 1998-04-16 2004-12-15 三菱電機株式会社 Solar cell module
JP4639557B2 (en) * 2001-09-04 2011-02-23 三菱電機株式会社 DC power supply, DC power supply load device
US8330035B2 (en) * 2004-05-25 2012-12-11 Kitani Electric Co., Ltd. Terminal box for solar cell modules
JP2006129674A (en) * 2004-11-01 2006-05-18 Ecotron:Kk Dc power supply apparatus
JP2009295615A (en) * 2008-06-02 2009-12-17 Furukawa Electric Co Ltd:The On-vehicle solar cell module

Also Published As

Publication number Publication date
JP2014033147A (en) 2014-02-20

Similar Documents

Publication Publication Date Title
JP5777580B2 (en) Terminal box
TWI546917B (en) Power module, electricity converter and manufactoring method of power module
CN109166833B (en) Power semiconductor module
JP5741565B2 (en) Semiconductor module
US20120081857A1 (en) Terminal box for solar cell module
JP2016167635A (en) Semiconductor module for electric power
JP6685884B2 (en) Semiconductor module
JP2007128972A (en) Terminal box for solar cell module
JP2012182449A (en) Photoelectromotive force junction box
JP2005150277A (en) Terminal box for solar cell module
JP5528277B2 (en) Terminal box for solar cell module and solar cell module
CN106685339A (en) Photovoltaic junction box and diode
WO2024016921A1 (en) Packaging structure of diode photovoltaic module and solar cell junction box device
JP5511749B2 (en) Connection box for photovoltaic power generation
JP2000156439A (en) Power semiconductor module
CN205430164U (en) Photovoltaic terminal box and diode
JP2015005605A (en) Terminal box and solar battery module
JP2014239161A (en) Terminal box
JP2004342986A (en) Solar cell module and structure for installing solar cell module
JP6958210B2 (en) Semiconductor device
JP2013197464A (en) Solar cell circuit
WO2011047543A1 (en) Junction box for solar battery module
CN216818324U (en) Power semiconductor module
JP5622419B2 (en) Terminal box for solar cell module
JP2013187304A (en) Solar cell, solar cell module, solar cell system and a snow-melting method in solar cell system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150707

R150 Certificate of patent or registration of utility model

Ref document number: 5777580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees