JP5776328B2 - Jig, semiconductor module manufacturing method, and semiconductor module - Google Patents

Jig, semiconductor module manufacturing method, and semiconductor module Download PDF

Info

Publication number
JP5776328B2
JP5776328B2 JP2011112384A JP2011112384A JP5776328B2 JP 5776328 B2 JP5776328 B2 JP 5776328B2 JP 2011112384 A JP2011112384 A JP 2011112384A JP 2011112384 A JP2011112384 A JP 2011112384A JP 5776328 B2 JP5776328 B2 JP 5776328B2
Authority
JP
Japan
Prior art keywords
flat plate
semiconductor device
fins
plate portion
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011112384A
Other languages
Japanese (ja)
Other versions
JP2012243941A (en
Inventor
卓矢 門口
卓矢 門口
祥和 鈴木
祥和 鈴木
清文 中島
清文 中島
三好　達也
達也 三好
崇功 川島
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011112384A priority Critical patent/JP5776328B2/en
Publication of JP2012243941A publication Critical patent/JP2012243941A/en
Application granted granted Critical
Publication of JP5776328B2 publication Critical patent/JP5776328B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書は、半導体モジュールを製造するための技術を開示する。   The present specification discloses a technique for manufacturing a semiconductor module.

特許文献１に、放熱板の表面に接着されたトランジスタが樹脂材料によって被覆されている半導体モジュールが開示されている。この半導体モジュールの放熱板の裏面（即ちトランジスタが接着されている面の反対側の面）には、裏面から突出する複数個のフィンが配置されている。   Patent Document 1 discloses a semiconductor module in which a transistor bonded to the surface of a heat sink is covered with a resin material. A plurality of fins protruding from the back surface are disposed on the back surface of the heat sink of the semiconductor module (that is, the surface opposite to the surface to which the transistor is bonded).

特開２００９−２９６７０８号公報JP 2009-296708 A

トランジスタ等の半導体素子を樹脂材料で被覆する際、通常、半導体素子が放熱板に接着された状態で成形型のキャビティ内に配置され、キャビティ内に樹脂材料が注入される。この構成では、キャビティ内への注入時の樹脂材料の圧力によって放熱板が変形し、放熱板と半導体素子との間の接着力が低下する場合がある。本明細書では、半導体素子を樹脂で適切に被覆する技術を提供する。   When a semiconductor element such as a transistor is covered with a resin material, the semiconductor element is usually placed in a cavity of a molding die in a state of being bonded to a heat sink, and the resin material is injected into the cavity. In this configuration, the heat sink may be deformed by the pressure of the resin material at the time of injection into the cavity, and the adhesive force between the heat sink and the semiconductor element may be reduced. The present specification provides a technique for appropriately covering a semiconductor element with a resin.

本明細書が開示する技術は、半導体装置を支持するための冶具である。半導体装置は、放熱板と半導体素子部とを備える。放熱板は、第１の平板部と第１の平板部の一方の面から突出する複数個のフィンとを備える第１の部分と、第１の平板部の周囲に隣接する第２の平板部を備える第２の部分と、を備える。半導体素子部は、放熱板の複数個のフィンが配置される面とは反対側の面に接着される。冶具は、半導体素子部を樹脂材料で被覆する際に、半導体装置を支持する。この冶具は、第１の支持部と第２の支持部とを備える。第１の支持部は、複数個のフィンが配置される側から第１の部分に接触することによって、半導体装置を支持する。第２の支持部は、複数個のフィンが配置される側から第２の部分に接触することによって、半導体装置を支持する。第１の支持部は、半導体装置を支持した状態で、半導体装置と離間して対向する基部と、基部から第１の部分に向かって突出する複数個の突起部と、を備える。第１の支持部は、複数個の突起部が第１の部分に接触することによって、半導体装置を支持する。複数個の突起部のそれぞれは、基部から離間するのに従って、基部から第１の部分に向かう方向に垂直な方向の断面の面積が小さくなっている。
本明細書が開示する他の技術は、半導体装置を支持するための冶具である。半導体装置は、放熱板と半導体素子部とを備える。放熱板は、第１の平板部と第１の平板部の一方の面から突出する複数個のフィンとを備える第１の部分と、第１の平板部の周囲に隣接する第２の平板部を備える第２の部分と、を備える。半導体素子部は、放熱板の複数個のフィンが配置される面とは反対側の面に接着される。冶具は、半導体素子部を樹脂材料で被覆する際に、半導体装置を支持する。この冶具は、第１の支持部と第２の支持部とを備える。第１の支持部は、複数個のフィンが配置される側から第１の部分に接触することによって、半導体装置を支持する。第２の支持部は、複数個のフィンが配置される側から第２の部分に接触することによって、半導体装置を支持する。 The technology disclosed in this specification is a jig for supporting a semiconductor device. The semiconductor device includes a heat sink and a semiconductor element portion. The heat radiating plate includes a first flat plate portion including a first flat plate portion and a plurality of fins projecting from one surface of the first flat plate portion, and a second flat plate portion adjacent to the periphery of the first flat plate portion. A second part comprising: The semiconductor element portion is bonded to the surface opposite to the surface on which the plurality of fins of the heat sink are arranged. The jig supports the semiconductor device when the semiconductor element portion is covered with a resin material. This jig includes a first support portion and a second support portion. The first support portion supports the semiconductor device by contacting the first portion from the side where the plurality of fins are arranged. The second support portion supports the semiconductor device by contacting the second portion from the side where the plurality of fins are disposed. The first support portion includes a base portion that is spaced from and opposed to the semiconductor device in a state where the semiconductor device is supported, and a plurality of protrusion portions that protrude from the base portion toward the first portion. The first support portion supports the semiconductor device by a plurality of protrusions coming into contact with the first portion. Each of the plurality of protrusions has a smaller cross-sectional area in a direction perpendicular to the direction from the base toward the first portion as it is separated from the base.
Another technique disclosed in the present specification is a jig for supporting a semiconductor device. The semiconductor device includes a heat sink and a semiconductor element portion. The heat radiating plate includes a first flat plate portion including a first flat plate portion and a plurality of fins projecting from one surface of the first flat plate portion, and a second flat plate portion adjacent to the periphery of the first flat plate portion. A second part comprising: The semiconductor element portion is bonded to the surface opposite to the surface on which the plurality of fins of the heat sink are arranged. The jig supports the semiconductor device when the semiconductor element portion is covered with a resin material. This jig includes a first support portion and a second support portion. The first support portion supports the semiconductor device by contacting the first portion from the side where the plurality of fins are arranged. The second support portion supports the semiconductor device by contacting the second portion from the side where the plurality of fins are disposed.

上記の冶具は、放熱板の第１の部分と第1の部分の周囲に位置する第２の部分との両方を支持する。この結果、半導体素子部を樹脂材料で被覆する際に、樹脂材料の圧力によって、放熱板が変形することを抑制することができる。その結果、放熱板の変形によって、半導体素子部と放熱板との間の接着力が低下することを抑制することができる。   Said jig supports both the 1st part of a heat sink, and the 2nd part located around the 1st part. As a result, when the semiconductor element portion is covered with the resin material, the heat sink can be prevented from being deformed by the pressure of the resin material. As a result, it is possible to suppress a decrease in the adhesive force between the semiconductor element portion and the heat sink due to the deformation of the heat sink.

第１の支持部は、半導体装置を支持した状態で、半導体装置と離間して対向する基部と、基部から第１の部分に向かって突出する複数個の突起部と、を備えていてもよい。第１の支持部は、複数個の突起部が第１の部分に接触することによって、半導体装置を支持してもよい。複数個の突起部のそれぞれは、基部から離間するのに従って、基部から第１の部分に向かう方向に垂直な方向の断面の面積が小さくなっていてもよい。この構成によれば、第１の支持部が平板で形成されており、当該平板の一方の面で半導体装置を支持する場合と比較して、複数個のフィンが形成されている第１の部分を適切に支持し得る。   The first support portion may include a base portion that is separated from the semiconductor device and faces the semiconductor device while supporting the semiconductor device, and a plurality of protrusion portions that protrude from the base portion toward the first portion. . The first support part may support the semiconductor device by a plurality of protrusions coming into contact with the first part. Each of the plurality of protrusions may have a smaller cross-sectional area in a direction perpendicular to the direction from the base toward the first portion as it is separated from the base. According to this structure, the 1st support part is formed with the flat plate, and the 1st part in which the several fin is formed compared with the case where the semiconductor device is supported by the one surface of the said flat plate Can be supported appropriately.

第１の支持部は、複数個の突起部のそれぞれが隣り合うフィンの間に位置し、当該突起部の先端部分が第１の平板部に接触することによって半導体装置を支持してもよい。この構成によれば、突起部の先端部分がフィンに接触することによって、半導体装置を支持する場合と比較して、第１の部分を適切に支持し得る。   The first support portion may support the semiconductor device by positioning each of the plurality of protrusions between adjacent fins, and the tip portion of the protrusion contacting the first flat plate portion. According to this configuration, the first portion can be appropriately supported as compared with the case where the semiconductor device is supported by the tip portion of the protrusion contacting the fin.

上記の冶具を用いた半導体モジュールの製造方法も新規で有用である。この製造方法は、半導体素子部が樹脂材料で被覆された半導体モジュールを製造する製造方法である。この半導体モジュールの製造方法は、半導体準備工程と載置工程と型セット工程と注入工程とを備える。半導体準備工程では、半導体装置を準備する。半導体装置は、放熱板と半導体素子部とを備える。放熱板は、第１の部分と第２の部分とを備える。第１の部分は、第１の平板部と第１の平板部の一方の面から突出する複数個のフィンとを備える。第２の部分は、第１の平板部の周囲に隣接する第２の平板部を備える。半導体素子部は、放熱板の複数個のフィンとは反対側の面に接着される。載置工程では、上記の冶具に、半導体装置を載置する。型セット工程では、放熱板に接着された半導体素子部の周囲に成形型をセットする。注入工程では、成形型のキャビティ内に樹脂材料を注入する。   A method for manufacturing a semiconductor module using the above jig is also novel and useful. This manufacturing method is a manufacturing method for manufacturing a semiconductor module in which a semiconductor element portion is covered with a resin material. The semiconductor module manufacturing method includes a semiconductor preparation process, a placing process, a mold setting process, and an injection process. In the semiconductor preparation step, a semiconductor device is prepared. The semiconductor device includes a heat sink and a semiconductor element portion. The heat radiating plate includes a first portion and a second portion. The first portion includes a first flat plate portion and a plurality of fins protruding from one surface of the first flat plate portion. The second portion includes a second flat plate portion adjacent to the periphery of the first flat plate portion. The semiconductor element portion is bonded to the surface of the heat sink opposite to the plurality of fins. In the placing step, the semiconductor device is placed on the jig. In the mold setting process, a mold is set around the semiconductor element portion bonded to the heat sink. In the injection step, a resin material is injected into the cavity of the mold.

上記の製造方法によれば、注入工程での樹脂材料の圧力によって、放熱板が変形することを抑制することができる。この結果、半導体素子と放熱板との間の接着力が低下することを抑制することができる。なお、上記の製造方法によって製造された半導体モジュールは、従来の半導体モジュールと比較して、放熱板の変形が抑制されており、新規で有用である。   According to said manufacturing method, it can suppress that a heat sink is deform | transformed by the pressure of the resin material in an injection | pouring process. As a result, it can suppress that the adhesive force between a semiconductor element and a heat sink is reduced. In addition, the semiconductor module manufactured by said manufacturing method has the deformation | transformation of a heat sink suppressed compared with the conventional semiconductor module, and is novel and useful.

また、上記の冶具に好適に用いられる半導体モジュールも新規で有用である。この半導体モジュールは、放熱板と、放熱板に接着されており、樹脂材料によって被覆される半導体素子部と、を備える。放熱板は、第１の平板部と第１の平板部の一方の面から突出する複数個のフィンとを備える第１の部分と、第１の平板部の周囲に隣接する第２の平板部を備える第２の部分と、を備える。半導体素子部は、放熱板の複数個のフィンが配置される面とは反対側の面に接着されている。複数個のフィンのそれぞれは、一方の面から離間するのに従って、一方の面に平行な断面の面積が小さくなっている。第１の平板部は、隣り合うフィンの間に、半導体素子部を樹脂材料で被覆する際に半導体装置を支持する冶具が当接する当接部を有している。この構成によれば、隣り合うフィンの間に、冶具の第１の支持部に形成されている突起部を配置し易く、放熱板が変形することを好適に抑制することができる。   Also, a semiconductor module suitably used for the above jig is novel and useful. The semiconductor module includes a heat radiating plate and a semiconductor element portion that is bonded to the heat radiating plate and is covered with a resin material. The heat radiating plate includes a first flat plate portion including a first flat plate portion and a plurality of fins projecting from one surface of the first flat plate portion, and a second flat plate portion adjacent to the periphery of the first flat plate portion. A second part comprising: The semiconductor element portion is bonded to the surface opposite to the surface on which the plurality of fins of the heat sink are arranged. Each of the plurality of fins has a smaller cross-sectional area parallel to the one surface as it is separated from the one surface. The first flat plate portion has a contact portion between adjacent fins with which a jig for supporting the semiconductor device contacts when the semiconductor element portion is covered with a resin material. According to this structure, it is easy to arrange the protrusion formed on the first support portion of the jig between adjacent fins, and it is possible to suitably suppress the deformation of the heat sink.

本明細書が提供する技術によれば、放熱板の変形が抑制されるため、放熱板と半導体素子との接着状態を適切に維持することができる。これにより、半導体モジュールの耐久性を向上することができる。   According to the technique provided by the present specification, since the deformation of the heat sink is suppressed, the adhesion state between the heat sink and the semiconductor element can be appropriately maintained. Thereby, the durability of the semiconductor module can be improved.

実施例１の半導体モジュールの縦断面図を示す。The longitudinal cross-sectional view of the semiconductor module of Example 1 is shown. 半導体モジュールの製造工程を示すフローチャートを示す。The flowchart which shows the manufacturing process of a semiconductor module is shown. 実施例１の半導体装置が冶具に載置された状態を示す縦断面図を示す。The longitudinal cross-sectional view which shows the state in which the semiconductor device of Example 1 was mounted in the jig is shown. 実施例２の半導体装置が冶具に載置された状態を示す縦断面図を示す。The longitudinal cross-sectional view which shows the state by which the semiconductor device of Example 2 was mounted in the jig is shown. 変形例の半導体装置が冶具に載置された状態を示す縦断面図を示す。The longitudinal cross-sectional view which shows the state by which the semiconductor device of the modification was mounted in the jig is shown.

（半導体モジュールの構成）
図１に示すように、半導体モジュール１０は、半導体装置１２と冷却器５０とを備える。半導体装置１２は、半導体素子部２０と放熱板４０とを備える。 (Configuration of semiconductor module)
As shown in FIG. 1, the semiconductor module 10 includes a semiconductor device 12 and a cooler 50. The semiconductor device 12 includes a semiconductor element unit 20 and a heat sink 40.

半導体素子部２０は、複数個（図１では２個）の半導体素子２２，２４と、絶縁材２６と、複数本（図１では５本）のバスバー２８ａ〜２８ｅを備える。半導体素子２２の一方の面の電極（図１の上面側の電極）は、バスバー２８ａを介して外部に接続される。以下では、図面の上側を単に「上」、下側を単に「下」と呼ぶ。例えば、バスバー２８ａに接触している半導体素子２２の一方の面を、半導体素子２２の上面と呼ぶ。半導体素子２２の下面の電極は、バスバー２８ｂ，２８ｃを介して、半導体素子２４の上面の電極に接続されている。半導体素子２４の下面の電極は、バスバー２８ｄ，２８ｅを介して、外部に接続される。なお、半導体素子２２，２４とバスバー２８ａ〜２８ｅとは、図示省略された半田によって接着されている。   The semiconductor element section 20 includes a plurality (two in FIG. 1) of semiconductor elements 22 and 24, an insulating material 26, and a plurality (five in FIG. 1) of bus bars 28a to 28e. The electrode on one surface of the semiconductor element 22 (the electrode on the upper surface side in FIG. 1) is connected to the outside via the bus bar 28a. Hereinafter, the upper side of the drawing is simply referred to as “upper”, and the lower side is simply referred to as “lower”. For example, one surface of the semiconductor element 22 that is in contact with the bus bar 28 a is referred to as the upper surface of the semiconductor element 22. The electrode on the lower surface of the semiconductor element 22 is connected to the electrode on the upper surface of the semiconductor element 24 via bus bars 28b and 28c. The electrodes on the lower surface of the semiconductor element 24 are connected to the outside via bus bars 28d and 28e. The semiconductor elements 22 and 24 and the bus bars 28a to 28e are bonded by solder (not shown).

バスバー２８ｂ，２８ｄの下面は、絶縁材２６の上面に接着されている。絶縁材２６の下面は、放熱板４０の上面に接着されている。即ち、放熱板４０には、半導体素子部２０が載置されている。バスバー２８ｂ，２８ｄと放熱板４０とは、絶縁材２６によって電気的に絶縁されている。   The lower surfaces of the bus bars 28b and 28d are bonded to the upper surface of the insulating material 26. The lower surface of the insulating material 26 is bonded to the upper surface of the heat sink 40. That is, the semiconductor element unit 20 is placed on the heat sink 40. The bus bars 28b and 28d and the heat radiating plate 40 are electrically insulated by the insulating material 26.

半導体素子部２０は、絶縁材２６の下面を除いて、樹脂材料３０によって被覆されている。これにより、外部からの湿気、汚染物質等から半導体素子２２，２４が保護される。   The semiconductor element portion 20 is covered with a resin material 30 except for the lower surface of the insulating material 26. As a result, the semiconductor elements 22 and 24 are protected from moisture and contaminants from the outside.

放熱板４０は、第１の部分４６と第２の部分４８とを備える。半導体素子部２０は、第１の部分４６上に接着されている。第１の部分４６は、平板部４２と複数個（図１では１０個）のフィン４４とを備える。平板部４２は、矩形状の平板である。なお、バスバー２８ｂ，２８ｄは、平板部４２の上面に接着されている。平板部４２の下面には、複数個のフィン４４が形成されている。フィン４４は、平板部４２の下面から下方に突出している。フィン４４は、図１の紙面と垂直方向に直線状に伸びている。フィン４４は、図１の紙面と垂直方向において、平板部４２の長さと略同一の長さを有する。第２の部分４８は、第１の部分４６の周囲を一巡して囲っている。第２の部分４８は、平板部４２に連続する平板形状を有する。   The heat sink 40 includes a first portion 46 and a second portion 48. The semiconductor element unit 20 is bonded onto the first portion 46. The first portion 46 includes a flat plate portion 42 and a plurality (ten in FIG. 1) of fins 44. The flat plate portion 42 is a rectangular flat plate. The bus bars 28b and 28d are bonded to the upper surface of the flat plate portion 42. A plurality of fins 44 are formed on the lower surface of the flat plate portion 42. The fins 44 protrude downward from the lower surface of the flat plate portion 42. The fins 44 extend linearly in a direction perpendicular to the paper surface of FIG. The fins 44 have substantially the same length as the length of the flat plate portion 42 in the direction perpendicular to the paper surface of FIG. The second portion 48 surrounds the first portion 46 in a round. The second portion 48 has a flat plate shape that is continuous with the flat plate portion 42.

フィン４４は、平板部４２の下面に平行な断面で見たときに、平板部４２から離間するに従って、即ち、図１の下方に向かうに従って、その断面積が徐々に小さくなっている。言い換えると、フィン４４は、図１の紙面に平行な断面において、下方の辺が上方の辺よりも短い台形形状を有する。複数個のフィン４４は、図１の左右方向に、等間隔に配置されている。なお、隣接するフィン４４は互いに離間しており、隣接するフィン４４の間は、平面形状になっている（即ち平板部４２が位置している）。   When viewed in a cross-section parallel to the lower surface of the flat plate portion 42, the fin 44 gradually decreases in cross-sectional area as it moves away from the flat plate portion 42, that is, as it goes downward in FIG. In other words, the fin 44 has a trapezoidal shape in which a lower side is shorter than an upper side in a cross section parallel to the paper surface of FIG. The plurality of fins 44 are arranged at equal intervals in the left-right direction in FIG. Adjacent fins 44 are separated from each other, and a planar shape is formed between adjacent fins 44 (that is, the flat plate portion 42 is located).

放熱板４０の下面側には、冷却器５０が配置されている。即ち、半導体装置１２は、冷却器５０に載置されている。冷却器５０には、冷却水が通過する冷媒流路５２が形成されている。放熱板４０は、冷媒流路５２内に複数個のフィン４４が配置されている状態で、冷却器５０に固定される。放熱板４０は、第２の部分４８において、冷却器５０に支持されている。なお、放熱板４０は、複数個（図１では２個）のボルト７０によって、冷却器５０に固定されている。   A cooler 50 is disposed on the lower surface side of the radiator plate 40. That is, the semiconductor device 12 is placed on the cooler 50. The cooler 50 is formed with a refrigerant flow path 52 through which cooling water passes. The heat radiating plate 40 is fixed to the cooler 50 in a state where a plurality of fins 44 are disposed in the refrigerant flow path 52. The radiator plate 40 is supported by the cooler 50 in the second portion 48. The heat radiating plate 40 is fixed to the cooler 50 by a plurality of (two in FIG. 1) bolts 70.

半導体モジュール１０の使用時には、冷却水が冷媒流路５２を通過する。これにより、半導体素子部２０が冷却される。   When the semiconductor module 10 is used, the cooling water passes through the refrigerant flow path 52. Thereby, the semiconductor element part 20 is cooled.

（半導体モジュールの製造方法）
図２に示すように、半導体モジュール１０の製造方法では、まず、半導体装置１２を準備する。具体的には、複数個の半導体素子２２，２４を、絶縁材２６を介して放熱板４０に接着する。さらに、複数個の半導体素子２２，２４に、バスバー２８ａ〜２８ｅを接着して、半導体装置１２を準備する（Ｓ１２）。 (Semiconductor module manufacturing method)
As shown in FIG. 2, in the manufacturing method of the semiconductor module 10, first, the semiconductor device 12 is prepared. Specifically, the plurality of semiconductor elements 22 and 24 are bonded to the heat radiating plate 40 through the insulating material 26. Further, the bus bars 28a to 28e are bonded to the plurality of semiconductor elements 22 and 24 to prepare the semiconductor device 12 (S12).

次いで、半導体装置１２を、冶具６０に載置する（Ｓ１４）。図３を参照して冶具６０を説明する。冶具６０は、第１の支持部６２と、第２の支持部６４と、を備える。第２の支持部６４は、放熱板４０の第２の部分４８の下面の全域に亘って対向している。第２の支持部６４は、放熱板４０の第２の部分４８の下面に面接触することによって、半導体装置１２を支持する。   Next, the semiconductor device 12 is placed on the jig 60 (S14). The jig 60 will be described with reference to FIG. The jig 60 includes a first support part 62 and a second support part 64. The second support portion 64 faces the entire lower surface of the second portion 48 of the heat radiating plate 40. The second support portion 64 supports the semiconductor device 12 by making surface contact with the lower surface of the second portion 48 of the heat sink 40.

第１の支持部６２は、放熱板４０の第１の部分４６に対向している。第１の部分４６が第２の部分４８に一巡して囲まれている関係から、第１の部分４６に対向する第１の支持部６２は、第２の部分４８に対向する第２の支持部６４に一巡して囲まれている。   The first support portion 62 faces the first portion 46 of the heat radiating plate 40. Since the first portion 46 is surrounded by the second portion 48, the first support portion 62 that faces the first portion 46 is a second support that faces the second portion 48. The part 64 is surrounded by a circle.

第１の支持部６２は、基部６６と、複数個（図３では９個）の突起部６８と、を備える。基部６６は、矩形状の平板である。基部６６は、その全周において、第２の支持部６４に接続されている。半導体装置１２が載置された状態で、基部６６は、複数個のフィン４４の下端から離間した位置で、半導体装置１２と対向する。   The first support portion 62 includes a base portion 66 and a plurality (9 pieces in FIG. 3) of protrusion portions 68. The base 66 is a rectangular flat plate. The base portion 66 is connected to the second support portion 64 on the entire circumference. In a state where the semiconductor device 12 is mounted, the base 66 faces the semiconductor device 12 at a position spaced from the lower ends of the plurality of fins 44.

複数個の突起部６８は、基部６６の上面から上方に向かって突出している。突起部６８は、図３の紙面に垂直な方向に沿った突条である。突起部６８の上端部は、第２の支持部６４の上面よりも上方に位置する。なお、突起部６８の上端は、鋭角に尖っている。複数個の突起部６８は、図３の左右方向に等間隔に配置されている。詳しくは、突起部６８は、半導体装置１２が載置された状態で、隣り合うフィン４４の間に位置する。   The plurality of protrusions 68 protrude upward from the upper surface of the base 66. The protrusion 68 is a protrusion along a direction perpendicular to the paper surface of FIG. The upper end portion of the protruding portion 68 is located above the upper surface of the second support portion 64. Note that the upper end of the protrusion 68 is sharpened at an acute angle. The plurality of protrusions 68 are arranged at equal intervals in the left-right direction in FIG. Specifically, the protrusion 68 is positioned between adjacent fins 44 in a state where the semiconductor device 12 is placed.

半導体装置１２は、突起部６８が、隣り合うフィン４４の間に位置するように載置される。この結果、突起部６８の上端が、第１の部分４６の平板部４２に接触する。平板部４２と突起部６８の上端とが接触し始めた位置では、第２の支持部６４と第２の部分４８とは、未だ接触していない。半導体装置１２は、第２の支持部６４と第２の部分４８とが接触するまで、冶具６０に向かって押圧される。この結果、半導体装置１２は、突起部６８の上端が平板部４２に食い込んだ状態で、冶具６０に支持される。上記の構成によれば、突起部６８の寸法精度を厳密に管理しなくても、冶具６０を用いて、半導体装置１２を、安定して支持することができる。   The semiconductor device 12 is placed so that the protrusions 68 are positioned between adjacent fins 44. As a result, the upper end of the protruding portion 68 contacts the flat plate portion 42 of the first portion 46. At the position where the flat plate portion 42 and the upper end of the protruding portion 68 start to contact, the second support portion 64 and the second portion 48 are not yet in contact. The semiconductor device 12 is pressed toward the jig 60 until the second support portion 64 and the second portion 48 come into contact with each other. As a result, the semiconductor device 12 is supported by the jig 60 in a state where the upper end of the protruding portion 68 has bitten into the flat plate portion 42. According to the above configuration, the semiconductor device 12 can be stably supported using the jig 60 without strictly managing the dimensional accuracy of the protrusion 68.

また、フィン４４は、平板部４２の下面に平行な断面で見たときに、下方に向かうに従って、その断面積が徐々に小さくなっている。即ち、隣り合うフィン４４の間隔は、下方に向かって広がっている。この結果、突起部６８の基部６６側の端部を幅広くすることができる。これにより、突起部６８の強度を確保することができる。また、半導体装置１２が冶具６０に載置される際に、フィン４４と突起部６８とが干渉することを抑制することができる。   Further, when the fin 44 is viewed in a cross section parallel to the lower surface of the flat plate portion 42, its cross sectional area gradually decreases as it goes downward. That is, the interval between the adjacent fins 44 widens downward. As a result, the end of the protrusion 68 on the base 66 side can be widened. Thereby, the intensity | strength of the projection part 68 is securable. In addition, when the semiconductor device 12 is placed on the jig 60, the interference between the fins 44 and the protrusions 68 can be suppressed.

図２に戻って、Ｓ１６では、半導体素子部２０の周りに成形型８０をセットする。次いで、Ｓ１８では、成形型８０のキャビティ８２内に樹脂材料を注入する。樹脂材料が凝固すると、成形型８０と冶具６０とを取り外す（Ｓ２０）。その後、冷却器５０が取り付けられて、半導体モジュール１０が製造される。   Returning to FIG. 2, in S <b> 16, the mold 80 is set around the semiconductor element unit 20. Next, in S <b> 18, a resin material is injected into the cavity 82 of the mold 80. When the resin material is solidified, the mold 80 and the jig 60 are removed (S20). Then, the cooler 50 is attached and the semiconductor module 10 is manufactured.

樹脂注入工程（Ｓ１６）では、樹脂材料が凝固する前に、樹脂材料をキャビティ８２の全体に行き渡らせるため、加圧された樹脂材料がキャビティ８２に注入される。この結果、半導体装置１２の下方に位置する放熱板４０の第１の部分４６は、樹脂材料に押圧される。   In the resin injection step (S16), before the resin material solidifies, the pressurized resin material is injected into the cavity 82 in order to spread the resin material throughout the cavity 82. As a result, the first portion 46 of the heat sink 40 located below the semiconductor device 12 is pressed by the resin material.

従来では、放熱板４０には複数個のフィン４４が配置されているため、樹脂注入工程時に、第１の部分４６が支持されていなかった。従って、樹脂注入工程において、第１の部分４６が下方に撓んだ状態に変形することがあった。これに対して、放熱板４０に接着されている絶縁材２６は、放熱板４０の変形に追従することができない。この結果、絶縁材２６と放熱板４０との接着力が低下することによって、絶縁材２６と放熱板４０との間の密着性が維持されない場合があった。このような構成では、半導体装置１２の熱が放熱板４０にスムースに伝達されず、半導体装置１２の熱が適切に放熱されない等によって、半導体モジュール１０の耐久性が低下する場合があった。   Conventionally, since the plurality of fins 44 are disposed on the heat radiating plate 40, the first portion 46 is not supported during the resin injection process. Therefore, in the resin injection process, the first portion 46 may be deformed to be bent downward. On the other hand, the insulating material 26 bonded to the heat sink 40 cannot follow the deformation of the heat sink 40. As a result, the adhesion between the insulating material 26 and the heat radiating plate 40 may not be maintained due to a decrease in the adhesive force between the insulating material 26 and the heat radiating plate 40. In such a configuration, the heat of the semiconductor device 12 may not be smoothly transmitted to the heat radiating plate 40, and the durability of the semiconductor module 10 may be reduced due to the heat of the semiconductor device 12 not being radiated appropriately.

本実施例の冶具６０を用いると、樹脂注入工程において、第１の部分４６が突起部６８に支持されているため、第１の部分４６が下方に撓んで変形することが抑制される。この結果、絶縁材２６と放熱板４０との間の密着性が維持された半導体モジュール１０を製造することができる。   When the jig 60 of the present embodiment is used, since the first portion 46 is supported by the protrusion 68 in the resin injection step, the first portion 46 is suppressed from being bent and deformed downward. As a result, the semiconductor module 10 in which the adhesion between the insulating material 26 and the heat sink 40 is maintained can be manufactured.

上記の製造方法で製造された半導体モジュール１０では、第１の部分４６の平板部４２に、複数個の突起部６８の上端が食い込んだ際に、複数個の凹溝４９が形成される。この構成によれば、第１の部分４６の表面積を大きくすることができると共に、冷媒流路５２を流れる冷却水が乱流となるため、半導体素子部２０の冷却効果を向上することができる。   In the semiconductor module 10 manufactured by the above manufacturing method, a plurality of concave grooves 49 are formed when the upper ends of the plurality of projections 68 bite into the flat plate portion 42 of the first portion 46. According to this configuration, the surface area of the first portion 46 can be increased, and the cooling water flowing through the coolant channel 52 becomes a turbulent flow, so that the cooling effect of the semiconductor element portion 20 can be improved.

実施例１と異なる点について説明する。図４に示すように、平板部２４２の下面に形成されている複数個のフィン２４４は、平板部２４２から下方に突出している。フィン２４４の第１の平板部２４６の下面に平行な断面の面積は一定である。言い換えると、フィン２４４の図２の紙面に平行な断面は、長方形である。なお、隣り合うフィン２４４の間には、凹溝４９は形成されておらず、フィン２４４の下面に、凹溝２４９が形成される。その他の半導体装置２００の各部の構成は、半導体装置１２の構成の各部と同様である。   Differences from the first embodiment will be described. As shown in FIG. 4, the plurality of fins 244 formed on the lower surface of the flat plate portion 242 protrude downward from the flat plate portion 242. The area of the cross section parallel to the lower surface of the first flat plate portion 246 of the fin 244 is constant. In other words, the cross section of the fin 244 parallel to the plane of FIG. 2 is a rectangle. Note that the concave groove 49 is not formed between the adjacent fins 244, and the concave groove 249 is formed on the lower surface of the fin 244. The configuration of each part of the other semiconductor device 200 is the same as each part of the configuration of the semiconductor device 12.

冶具２６０は、複数個の突起部６８を備えていない。冶具２６０は、第１の支持部２６２の基部２６６から上方に突出する複数個（図４では１０個）の突起部２６８を備える。突起部２６８の上端部は、第２の支持部２６４の上面よりも下方に位置する。突起部２６８の上端は尖っている。複数個の突起部２６８は、半導体装置２２０が載置された状態で、複数個のフィン２４４に対向するように、図４の左右方向に等間隔に配置されている。その他の冶具２６０の各部の構成は、冶具６０の構成の各部と同様である。   The jig 260 does not include a plurality of protrusions 68. The jig 260 includes a plurality (ten in FIG. 4) of protrusions 268 that protrude upward from the base 266 of the first support 262. The upper end portion of the protruding portion 268 is positioned below the upper surface of the second support portion 264. The upper end of the protrusion 268 is pointed. The plurality of protrusions 268 are arranged at equal intervals in the left-right direction in FIG. 4 so as to face the plurality of fins 244 in a state where the semiconductor device 220 is mounted. The structure of each part of the other jig 260 is the same as each part of the structure of the jig 60.

半導体装置２２０が冶具２６０に載置されると、フィン２４４の下端は、突起部２６８の上端に接触する。フィン２４４と突起部２６８とが接触し始めた位置では、第２の支持部２６４と第２の部分２４８とは、未だ接触していない。半導体装置２２０は、第２の支持部２６４と第２の部分２４８とが接触するまで、冶具２６０に向かって押圧される。この結果、半導体装置２２０は、突起部２６８の上端部がフィン２４４に食い込んだ状態で冶具２６０に支持される。上記の構成によれば、突起部２６８の寸法精度を厳密に管理しなくても、冶具２６０を用いて、半導体装置２２０を安定して支持することができる。この結果、実施例１と同様に、絶縁材２６と放熱板２４０との間の密着性が維持された半導体モジュールを製造することができる。   When the semiconductor device 220 is placed on the jig 260, the lower end of the fin 244 comes into contact with the upper end of the protrusion 268. At the position where the fin 244 and the protrusion 268 begin to contact, the second support 264 and the second portion 248 are not yet in contact. The semiconductor device 220 is pressed toward the jig 260 until the second support portion 264 and the second portion 248 come into contact with each other. As a result, the semiconductor device 220 is supported by the jig 260 in a state where the upper end portion of the protruding portion 268 has bitten into the fin 244. According to the configuration described above, the semiconductor device 220 can be stably supported using the jig 260 without strictly managing the dimensional accuracy of the protrusions 268. As a result, like the first embodiment, a semiconductor module in which the adhesion between the insulating material 26 and the heat sink 240 is maintained can be manufactured.

なお、突起部２６８の上端部がフィン２４４に食い込んだ際に形成される複数個の凹溝２４９により、凹溝４９と同様に、第１の部分２４６の表面積を大きくすることができると共に、冷媒流路を流れる冷却水が乱流となるため、半導体素子部の冷却効果を向上することができる。   The plurality of grooves 249 formed when the upper ends of the protrusions 268 bite into the fins 244 can increase the surface area of the first portion 246 as well as the grooves 49, and Since the cooling water flowing through the flow path becomes a turbulent flow, the cooling effect of the semiconductor element portion can be improved.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

上記の実施例１では、半導体装置１２が冶具６０に載置された状態で、隣り合うフィン４４の１個の間隔に対して、１個の突起部６８が位置する。しかしながら、例えば、図５に示すように、隣り合うフィン４４の全ての間に、突起部５６８が設けられていなくてもよい。この場合、複数個のフィン４４は、図５の左右方向に一定の間隔で設けられていなくてもよい。具体的には、隣り合うフィン４４の間隔のうち、突起部５６８が位置するフィン４４の間隔を、突起部５６８が位置されないフィン４４の間隔よりも広くしてもよい。この構成によれば、図５の左右方向における突起部５６８の幅を広くすることができ、突起部５６８の強度を高くすることができる。   In the first embodiment, one protrusion 68 is positioned with respect to one interval between adjacent fins 44 in a state where the semiconductor device 12 is placed on the jig 60. However, for example, as illustrated in FIG. 5, the protrusions 568 may not be provided between all the adjacent fins 44. In this case, the plurality of fins 44 may not be provided at regular intervals in the left-right direction in FIG. Specifically, among the intervals between the adjacent fins 44, the interval between the fins 44 where the protrusions 568 are located may be wider than the interval between the fins 44 where the protrusions 568 are not positioned. According to this configuration, the width of the protrusion 568 in the left-right direction in FIG. 5 can be increased, and the strength of the protrusion 568 can be increased.

上記の実施例２では、冶具２６０に設けられた突起部２６８が、放熱板２４０に接触し、かつ、食い込むことによって、冶具２６０は、半導体装置２００を支持している。しかしながら、冶具２６０は、突起部２６８を備えていなくてもよい。例えば、冶具２６０は、基部２６６の上面（平面状である）がフィン２４４の下端に接触することによって、半導体装置２００を支持してもよい。この変形例では、複数個のフィン２４４の下端面が、同一平面上に位置するように、フィン２４４の寸法精度を管理する必要がある。一方で、上記の各実施例では、本変形例と比較して、フィン２４４の寸法精度を適切に管理しなくて済む。   In the second embodiment described above, the jig 260 supports the semiconductor device 200 by the protrusions 268 provided on the jig 260 coming into contact with the heat sink 240 and biting in. However, the jig 260 may not include the protrusion 268. For example, the jig 260 may support the semiconductor device 200 when the upper surface (which is planar) of the base 266 is in contact with the lower end of the fin 244. In this modification, it is necessary to manage the dimensional accuracy of the fins 244 so that the lower end surfaces of the plurality of fins 244 are located on the same plane. On the other hand, in each of the above embodiments, it is not necessary to appropriately manage the dimensional accuracy of the fins 244 as compared to the present modification.

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０：半導体モジュール
１２：半導体装置
２０：半導体素子部
２２，２４：半導体素子
２６：絶縁材
２８ａ〜２８ｅ：バスバー
３０：樹脂材料
４０：放熱板
４２：平板部
４４：フィン
４６：第１の部分
４８：第２の部分
４９：凹溝
５０：冷却器
５２：冷媒流路
６０：冶具
６２：第１の支持部
６４：第２の支持部
６６：基部
６８：突起部
８０：成形型
８２：キャビティ
DESCRIPTION OF SYMBOLS 10: Semiconductor module 12: Semiconductor device 20: Semiconductor element part 22, 24: Semiconductor element 26: Insulation material 28a-28e: Bus bar 30: Resin material 40: Heat sink 42: Flat plate part 44: Fin 46: 1st part 48 : Second part 49: concave groove 50: cooler 52: refrigerant flow path 60: jig 62: first support part 64: second support part 66: base part 68: projection part 80: mold 82: cavity

Claims (5)

第１の平板部と前記第１の平板部の一方の面から突出する複数個のフィンとを備える第１の部分と、前記第１の平板部の周囲に隣接する第２の平板部を備える第２の部分と、を備える放熱板と、前記放熱板の前記複数個のフィンが配置される面とは反対側の面に接着される半導体素子部と、を備える半導体装置のうち、前記半導体素子部を樹脂材料で被覆する際に、前記半導体装置を支持するための冶具であって、
前記複数個のフィンが配置される側から前記第１の部分に接触することによって、前記半導体装置を支持する第１の支持部と、
前記複数個のフィンが配置される側から前記第２の部分に接触することによって、前記半導体装置を支持する第２の支持部と、を備え、
前記第１の支持部は、前記半導体装置を支持した状態で、前記半導体装置と離間して対向する基部と、前記基部から前記第１の部分に向かって突出する複数個の突起部と、を備え、
前記第１の支持部は、前記複数個の突起部が前記第１の部分に接触することによって、前記半導体装置を支持し、
前記複数個の突起部のそれぞれは、前記基部から離間するのに従って、前記基部から前記第１の部分に向かう方向に垂直な方向の断面の面積が小さくなっている、冶具。 A first portion having a first flat plate portion and a plurality of fins projecting from one surface of the first flat plate portion; and a second flat plate portion adjacent to the periphery of the first flat plate portion. A semiconductor device comprising: a heat radiating plate including a second portion; and a semiconductor element portion bonded to a surface opposite to a surface on which the plurality of fins of the heat radiating plate are disposed. A jig for supporting the semiconductor device when covering the element portion with a resin material,
A first support portion that supports the semiconductor device by contacting the first portion from a side where the plurality of fins are disposed;
A second support portion that supports the semiconductor device by contacting the second portion from a side where the plurality of fins are disposed ;
The first support portion includes a base portion that is spaced from and opposed to the semiconductor device in a state of supporting the semiconductor device, and a plurality of protrusion portions that protrude from the base portion toward the first portion. Prepared,
The first support portion supports the semiconductor device by the plurality of protrusions contacting the first portion,
Each of the plurality of protrusions has a cross-sectional area in a direction perpendicular to a direction from the base toward the first portion as the distance from the base decreases . 前記第１の支持部は、前記複数個の突起部のそれぞれが、隣り合うフィンの間に位置し、当該突起部の前記先端部分が前記第１の平板部に接触することによって、前記半導体装置を支持する、請求項１に記載の冶具。 In the first support portion, each of the plurality of protrusions is located between adjacent fins, and the tip portion of the protrusion contacts the first flat plate portion, whereby the semiconductor device The jig according to claim 1 , wherein the jig is supported. 半導体素子部が樹脂材料で被覆された半導体モジュールを製造する製造方法であって、
第１の平板部と前記第１の平板部の一方の面から突出する複数個のフィンとを備える第１の部分と、前記第１の平板部の周囲に隣接する第２の平板部を備える第２の部分と、を備える放熱板と、前記放熱板の前記複数個のフィンとは反対側の面に接着される半導体素子部と、を備える半導体装置を準備する半導体準備工程と、
請求項１または２に記載の冶具に、前記半導体装置を載置する載置工程と、
前記放熱板に接着された前記半導体素子部の周囲に成形型をセットする型セット工程と、
前記成形型のキャビティ内に樹脂材料を注入する注入工程と、を備える、半導体モジュールの製造方法。 A manufacturing method for manufacturing a semiconductor module in which a semiconductor element portion is coated with a resin material,
A first portion having a first flat plate portion and a plurality of fins projecting from one surface of the first flat plate portion; and a second flat plate portion adjacent to the periphery of the first flat plate portion. A semiconductor preparatory step of preparing a semiconductor device comprising: a heat sink provided with a second portion; and a semiconductor element portion bonded to a surface of the heat sink opposite to the plurality of fins;
A mounting step of mounting the semiconductor device on the jig according to claim 1 or 2 ,
A mold setting step of setting a molding die around the semiconductor element part bonded to the heat sink;
An injection step of injecting a resin material into the cavity of the mold. 放熱板と、
前記放熱板に接着されており、樹脂材料によって被覆される半導体素子部と、
を備える半導体装置を備え、
前記放熱板は、
第１の平板部と前記第１の平板部の一方の面から突出する複数個のフィンとを備える第１の部分と、
前記第１の平板部の周囲に隣接する第２の平板部を備える第２の部分と、
を備え、
前記半導体素子部は、前記放熱板の前記複数個のフィンが配置される面とは反対側の面に接着されており、
請求項１または２に記載の冶具に載置された状態で前記半導体素子が樹脂材料に被覆されることによって製造され、
前記放熱板は、前記第１の部分に、前記治具の複数個の突起部が当接する凹溝を有する半導体モジュール。 A heat sink,
A semiconductor element part that is bonded to the heat sink and is covered with a resin material;
Comprising a semiconductor device comprising
The heat sink is
A first portion comprising a first flat plate portion and a plurality of fins projecting from one surface of the first flat plate portion;
A second portion comprising a second flat plate portion adjacent to the periphery of the first flat plate portion;
With
The semiconductor element portion is bonded to a surface opposite to a surface on which the plurality of fins of the heat radiating plate are disposed,
The semiconductor element is manufactured by being coated with a resin material in a state of being placed on the jig according to claim 1 or 2 ,
The said heat sink is a semiconductor module which has a ditch | groove which the some protrusion part of the said jig | tool contacts in the said 1st part . 放熱板と、
前記放熱板に接着されており、樹脂材料によって被覆される半導体素子部と、
を備える半導体装置を備え、
前記放熱板は、
第１の平板部と前記第１の平板部の一方の面から突出する複数個のフィンとを備える第１の部分と、
前記第１の平板部の周囲に隣接する第２の平板部を備える第２の部分と、
を備え、
前記半導体素子部は、前記放熱板の前記複数個のフィンが配置される面とは反対側の面に接着されており、
前記複数個のフィンのそれぞれは、前記一方の面から離間するのに従って、前記一方の面に平行な断面の面積が小さくなっており、
前記第１の平板部は、隣り合うフィンの間に、前記半導体素子部を前記樹脂材料で被覆する際に前記半導体装置を支持する冶具が当接する当接部を有している、半導体モジュール。 A heat sink,
A semiconductor element part that is bonded to the heat sink and is covered with a resin material;
Comprising a semiconductor device comprising
The heat sink is
A first portion comprising a first flat plate portion and a plurality of fins projecting from one surface of the first flat plate portion;
A second portion comprising a second flat plate portion adjacent to the periphery of the first flat plate portion;
With
The semiconductor element portion is bonded to a surface opposite to a surface on which the plurality of fins of the heat radiating plate are disposed,
Each of the plurality of fins has a smaller cross-sectional area parallel to the one surface as the distance from the one surface increases.
The first flat plate portion includes a contact portion between adjacent fins, with which a jig for supporting the semiconductor device contacts when the semiconductor element portion is covered with the resin material.
JP2011112384A 2011-05-19 2011-05-19 Jig, semiconductor module manufacturing method, and semiconductor module Active JP5776328B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011112384A JP5776328B2 (en) 2011-05-19 2011-05-19 Jig, semiconductor module manufacturing method, and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011112384A JP5776328B2 (en) 2011-05-19 2011-05-19 Jig, semiconductor module manufacturing method, and semiconductor module

Publications (2)

Publication Number Publication Date
JP2012243941A JP2012243941A (en) 2012-12-10
JP5776328B2 true JP5776328B2 (en) 2015-09-09

Family

ID=47465318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011112384A Active JP5776328B2 (en) 2011-05-19 2011-05-19 Jig, semiconductor module manufacturing method, and semiconductor module

Country Status (1)

Country Link
JP (1) JP5776328B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6080929B2 (en) * 2015-10-08 2017-02-15 三菱電機株式会社 Semiconductor module
JP6633433B2 (en) * 2016-03-16 2020-01-22 京セラ株式会社 Power converter
DE102018201263B3 (en) * 2018-01-29 2019-05-16 Zf Friedrichshafen Ag A METHOD AND DEVICE FOR MANUFACTURING A PIN-FIN POWER MODULE
WO2020157965A1 (en) * 2019-02-01 2020-08-06 三菱電機株式会社 Semiconductor device and method for manufacturing same, and power conversion device
JP7308788B2 (en) * 2020-04-27 2023-07-14 三菱電機株式会社 Semiconductor device manufacturing method and power conversion device manufacturing method
WO2024090193A1 (en) * 2022-10-24 2024-05-02 ローム株式会社 Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312376A (en) * 1994-05-19 1995-11-28 Hitachi Ltd Method of manufacturing resin sealing type semiconductor device
JP5171404B2 (en) * 2008-06-05 2013-03-27 三菱電機株式会社 Resin mold type semiconductor module
JP2011238644A (en) * 2010-05-06 2011-11-24 Denso Corp Method of manufacturing power semiconductor module
JP2011258594A (en) * 2010-06-04 2011-12-22 Denso Corp Manufacturing method of semiconductor module

Also Published As

Publication number Publication date
JP2012243941A (en) 2012-12-10

Similar Documents

Publication Publication Date Title
JP5776328B2 (en) Jig, semiconductor module manufacturing method, and semiconductor module
EP2333476A1 (en) Heat exchanger and method of manufacturing same
JPWO2018146933A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6841199B2 (en) Semiconductor device
JP5232761B2 (en) Heat sink manufacturing method
KR101461329B1 (en) Semiconductor unit
JP2018006649A (en) Manufacturing method of cooler
JP6730345B2 (en) Cold plate
KR102006641B1 (en) The cooling fin of battery for electric vehicle and the manufacturing method of it
JP5988882B2 (en) Semiconductor device
JP2009218396A (en) Heat radiator
JP2004071599A (en) Heat sink and its manufacturing method
JP5658837B2 (en) Heat dissipation device for electronic parts
US7461690B2 (en) Optimally shaped spreader plate for electronics cooling assembly
WO2019145154A1 (en) A method and a jig for manufacturing a pin-fin type power module
JPH1117080A (en) Radiator
JP3148182U (en) heatsink
JP6080929B2 (en) Semiconductor module
CN100364079C (en) Heating radiator and method for making same
KR101136781B1 (en) Heat plate of heat exchanging device using thermal electric module
JP7130928B2 (en) semiconductor equipment
TWI538613B (en) Heat sink and manufacturing method thereof
JP2007235060A (en) Double-sided cooling semiconductor device, and manufacturing method thereof
JP2004071602A (en) Heat sink and its manufacturing method
JP2004022830A (en) Heat sink

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R151 Written notification of patent or utility model registration

Ref document number: 5776328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250