JP5765178B2 - Optical integrated device, manufacturing method thereof, and optical module - Google Patents

Optical integrated device, manufacturing method thereof, and optical module Download PDF

Info

Publication number
JP5765178B2
JP5765178B2 JP2011221363A JP2011221363A JP5765178B2 JP 5765178 B2 JP5765178 B2 JP 5765178B2 JP 2011221363 A JP2011221363 A JP 2011221363A JP 2011221363 A JP2011221363 A JP 2011221363A JP 5765178 B2 JP5765178 B2 JP 5765178B2
Authority
JP
Japan
Prior art keywords
opening
optical
layer
optical fiber
lowermost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011221363A
Other languages
Japanese (ja)
Other versions
JP2013080188A (en
Inventor
西沢 元亨
元亨 西沢
青木 剛
剛 青木
秀史 村中
秀史 村中
重憲 青木
重憲 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011221363A priority Critical patent/JP5765178B2/en
Publication of JP2013080188A publication Critical patent/JP2013080188A/en
Application granted granted Critical
Publication of JP5765178B2 publication Critical patent/JP5765178B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、光集積デバイスとその製造方法、及び光モジュールに関する。   The present invention relates to an optical integrated device, a manufacturing method thereof, and an optical module.

サーバやルータなど内部に複数のノードを有する情報機器において、近い将来、ノード間の伝送容量は10〜100Gbps以上、伝送帯域は1〜10Tbpsクラスが必要になると言われている。この場合、現在使用されている電気配線に代わって光配線によるインターコネクションが必要になる。   In an information device having a plurality of nodes inside such as a server or a router, it is said that in the near future, the transmission capacity between nodes will be 10 to 100 Gbps or more, and the transmission band will be 1 to 10 Tbps class. In this case, interconnection by optical wiring is required instead of the electrical wiring currently used.

ノード間の伝送容量が100Gbps以上、伝送帯域が10Tbpsクラスのシステムでは、機器の省電力化、高集積化が不可欠である。そのような省電力、高集積のシステムは、光電気変換素子や光変調器、合分波器を少数のチップに集約したいわゆるシリコンフォトニクス技術によって実現されることが期待されている。   In a system having a transmission capacity between nodes of 100 Gbps or more and a transmission band of 10 Tbps class, it is indispensable to save power and to integrate devices. Such a power-saving and highly integrated system is expected to be realized by so-called silicon photonics technology in which photoelectric conversion elements, optical modulators, and multiplexers / demultiplexers are integrated into a small number of chips.

シリコンフォトニクス技術に用いられる光電気集積チップは、半導体プロセス工程によって作製される。シリコン基板上にクラッド層やシリコン細線光導波路が形成され,シリコン細線光導波路の末端に、光ファイバと光結合を行うためのグレーティングカプラが形成されている。   An opto-electric integrated chip used for silicon photonics technology is manufactured by a semiconductor process. A clad layer and a silicon fine wire optical waveguide are formed on a silicon substrate, and a grating coupler for optical coupling with an optical fiber is formed at the end of the silicon fine wire optical waveguide.

ところで、ノード間で光信号を伝送する際には、長距離を伝送しても波形劣化の影響が小さいシングルモードファイバを用いることが望ましい。しかし、シングルモードファイバを用いる場合には、光電気集積チップ内に形成されたグレーティングカプラに、高い位置精度と角度精度で実装する必要がある。   By the way, when transmitting an optical signal between nodes, it is desirable to use a single mode fiber that is less affected by waveform deterioration even when transmitted over a long distance. However, when a single mode fiber is used, it is necessary to mount the grating coupler formed in the photoelectric integrated chip with high positional accuracy and angular accuracy.

Luxtera社は、シリコンフォトニクス技術を用いた光トランシーバを製品化しており、8チャンネルのグレーティングカプラが形成されたCMOS Transceiver Dieに8チャンネルのシングルモードファイバアレイをアクティブアライメントにより実装している(たとえば、非特許文献1参照)。しかし、アクティブアライメント実装には特殊な設備が必要であり、量産時の製造コスト低減が見込めるパッシブアライメント実装技術が望まれる。   Luxtera has commercialized an optical transceiver using silicon photonics technology, and an 8-channel single-mode fiber array is mounted by active alignment on a CMOS Transceiver Die with an 8-channel grating coupler (for example, Patent Document 1). However, special equipment is required for active alignment mounting, and passive alignment mounting technology that can reduce manufacturing cost during mass production is desired.

パッシブアライメント実装技術として、光電気集積チップ上にドライフィルムレジストを用いて傾斜(テーパ)を有するガイド構造を厚く形成し、光ファイバ先端をガイド構造に沿わせることにより、光電気集積チップ上の光素子と光ファイバをアライメントする方法が提案されている(たとえば、非特許文献2参照)。ガイド構造を厚く形成するために、ドライフィルムレジストを多層に積層している。   As a passive alignment mounting technology, a thick guide structure having an inclination (taper) is formed on an opto-electric integrated chip using a dry film resist, and the optical fiber tip is aligned with the guide structure. A method for aligning an element and an optical fiber has been proposed (see, for example, Non-Patent Document 2). In order to form a thick guide structure, dry film resists are laminated in multiple layers.

しかし、ドライフィルムレジストの積層プロセスにより多層のガイド構造を形成する場合、フォトリソグラフィー工程で異なる層の開口部側壁間で位置ずれ発生し、直線状のテーパが形成できない。   However, when a multilayer guide structure is formed by a dry film resist laminating process, misalignment occurs between the opening side walls of different layers in the photolithography process, and a linear taper cannot be formed.

例えば、図1(A)ではシリコン基板10上に光導波路102とグレーティングカプラ103が形成され、保護層104を介してラミネートされたドライフィルムレジスト105〜109に開口130が形成されている。中間層108に位置ずれが生じた場合、テーパ状の開口130に沿って光ファイバ120の先端を位置決めしようとしても、光ファイバ120の先端位置や角度が、目的とする位置、角度からずれてしまう。図1(A)で予定されるファイバ位置Pは垂線から角度θで傾斜するが、光ファイバ120を実装すると図1(B)に示すように、設計された傾斜角θよりも小さい角度で光ファイバ120が傾斜して、開口130内に保持される。   For example, in FIG. 1A, an optical waveguide 102 and a grating coupler 103 are formed on a silicon substrate 10, and openings 130 are formed in dry film resists 105 to 109 laminated via a protective layer 104. If the intermediate layer 108 is misaligned, the position and angle of the optical fiber 120 will deviate from the target position and angle even if the distal end of the optical fiber 120 is positioned along the tapered opening 130. . The fiber position P planned in FIG. 1 (A) is inclined at an angle θ from the perpendicular, but when the optical fiber 120 is mounted, as shown in FIG. 1 (B), light is emitted at an angle smaller than the designed inclination angle θ. The fiber 120 is tilted and held in the opening 130.

図2では逆に、中間層107に位置ずれが生じ、光ファイバ120は設計された傾斜角度θよりも大きな角度で傾斜して開口130内に保持される。図1(B)や図2(B)のように光ファイバ120の傾斜角度が本来の位置からずれると、グレーティングカプラ103を介した光導波路102と光ファイバ120との間の光結合効率が大きく低下してしまう。   In contrast, in FIG. 2, the intermediate layer 107 is displaced, and the optical fiber 120 is held in the opening 130 while being inclined at an angle larger than the designed inclination angle θ. When the inclination angle of the optical fiber 120 is shifted from the original position as shown in FIG. 1B or FIG. 2B, the optical coupling efficiency between the optical waveguide 102 and the optical fiber 120 via the grating coupler 103 increases. It will decline.

したがって、パッシブアライメントにより光電気集積チップに光ファイバを位置決めする際に、ドライフィルムレジストの多層化プロセスによりファイバガイド構造を厚く形成しても、光ファイバの位置ずれや傾斜角度のずれを小さくできる構成が望まれる。   Therefore, when positioning the optical fiber on the opto-electric integrated chip by passive alignment, even if the fiber guide structure is thickly formed by the multi-layer process of dry film resist, it is possible to reduce the positional deviation and inclination angle deviation of the optical fiber. Is desired.

Narashima et al.,“An Ultra Low Power CMOS Photonics Technology Platform for H/S OptoelectronicTransceivers at less than $1 per Gbps”, Proc. OFC 2010 (2010)Narashima et al., “An Ultra Low Power CMOS Photonics Technology Platform for H / S Optoelectronic Transceivers at less than $ 1 per Gbps”, Proc. OFC 2010 (2010) Christoph Kopp etal., “Dry-film Technology as a Standard Process for Passive Optical Alignment ofSilicon Photonics Devices” Proc. ECTC 2009 (2009)Christoph Kopp etal., “Dry-film Technology as a Standard Process for Passive Optical Alignment of Silicon Photonics Devices” Proc. ECTC 2009 (2009)

光集積デバイスに光ファイバを位置決めする際に、光ファイバの位置ずれや角度のずれを低減できる構成と手法を提供する。   Provided are a configuration and a method capable of reducing a positional deviation and an angular deviation of an optical fiber when positioning the optical fiber in an optical integrated device.

一つの態様では、光集積デバイスは、
基板上に積層された多層ガイド層を貫通する開口と、
前記開口に案内されて、前記基板に形成された光入出力部と光学的に接続される光ファイバと
を含み、前記開口は、最下層のガイド層と最上層のガイド層における開口幅が、前記最下層と前記最上層の間に位置する中間層の開口幅よりも狭く、
前記光ファイバは、開口幅方向に沿った第1の端部で前記最下層のガイド層の開口部の側壁に当接し、前記第1の端部と反対側の第2の端部で前記最上層のガイド層の開口部の側壁と当接する。
In one aspect, the optical integrated device is
An opening that penetrates the multilayer guide layer laminated on the substrate;
An optical fiber that is guided by the opening and optically connected to the light input / output unit formed in the substrate, and the opening has an opening width in a lowermost guide layer and an uppermost guide layer, Narrower than the opening width of the intermediate layer located between the lowermost layer and the uppermost layer,
The optical fiber is in contact with the side wall of the opening of the lowermost guide layer at a first end along the opening width direction, and at the second end opposite to the first end. It contacts the side wall of the opening of the upper guide layer.

低コストで接続信頼性の高い光ファイバガイド構造を有する光集積デバイスが実現される。   An optical integrated device having an optical fiber guide structure with low connection cost and high connection reliability is realized.

公知の光ファイバアライメント構造の問題点を示す図である。It is a figure which shows the problem of a well-known optical fiber alignment structure. 公知の光ファイバアライメント構造の問題点を示す図である。It is a figure which shows the problem of a well-known optical fiber alignment structure. 実施形態の光電気集積チップを用いた光モジュールを搭載した電子機器の概略図である。It is the schematic of the electronic device carrying the optical module using the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップにおける光ファイバ位置決め構造の説明図である。It is explanatory drawing of the optical fiber positioning structure in the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップにおける光ファイバ位置決め構造の説明図である。It is explanatory drawing of the optical fiber positioning structure in the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップにおける光ファイバ位置決め構造の説明図である。It is explanatory drawing of the optical fiber positioning structure in the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 実施形態の光電気集積チップの製造工程図である。It is a manufacturing-process figure of the photoelectric integrated chip of embodiment. 光ファイバを保持、保護するためのハウジングを取り付けた構成例を示す図である。It is a figure which shows the structural example which attached the housing for hold | maintaining and protecting an optical fiber. 比較例の図である。It is a figure of a comparative example.

以下で、図面を参照して発明の実施形態を説明する。図3は、複数の光モジュール10を搭載した電子機器1の概略図である。各光モジュール10には、光集積デバイスの一例としての光電気集積チップ20が実装されている。電子機器1は、ノード間の光インターコネクションを備えた次世代の情報機器で用いられる多層回路基板であり、光モジュール10の各々がノードを構成している。光モジュール10は、半田バンプ15によって回路基板2に実装され、ノード間は、光ファイバ4を用いて光接続されている。回路基板2のエッジには、ボード外接続用の光コネクタ3が配置され、各ノード(光モジュール10)と光コネクタ3の間が光ファイバ4によって光接続されている。   Hereinafter, embodiments of the invention will be described with reference to the drawings. FIG. 3 is a schematic diagram of the electronic apparatus 1 on which a plurality of optical modules 10 are mounted. In each optical module 10, an opto-electric integrated chip 20 as an example of an optical integrated device is mounted. The electronic device 1 is a multilayer circuit board used in next-generation information devices provided with an optical interconnection between nodes, and each of the optical modules 10 constitutes a node. The optical module 10 is mounted on the circuit board 2 by solder bumps 15, and the nodes are optically connected using an optical fiber 4. On the edge of the circuit board 2, an optical connector 3 for connection outside the board is disposed, and each node (optical module 10) and the optical connector 3 are optically connected by an optical fiber 4.

光モジュール10は、インタポーザ基板11上に、インターコネクト制御チップ12、ロジックチップ13、メモリチップ14等の電子部品と、光電気集積チップ20とを搭載している。光電気集積チップ20は、たとえばシリコン基板上にクラッド層や光導波路が形成され、光導波路の末端に、光ファイバと光結合を行うグレーティングカプラが形成されている。光ファイバ4は、たとえばアレイ状に配列されてハウジング5内に収容されて光電気集積チップ20と接続される。   In the optical module 10, electronic components such as an interconnect control chip 12, a logic chip 13, and a memory chip 14 and an optoelectronic integrated chip 20 are mounted on an interposer substrate 11. In the opto-electric integrated chip 20, for example, a clad layer and an optical waveguide are formed on a silicon substrate, and a grating coupler that performs optical coupling with an optical fiber is formed at the end of the optical waveguide. The optical fibers 4 are arranged in, for example, an array, accommodated in the housing 5 and connected to the opto-electric integrated chip 20.

図4は、実施形態の光電気集積チップ20の光ファイバ位置決め構造を示す断面図である。光電気集積チップ20は、シリコン基板21上に、少なくとも光導波路22とグレーティングカプラ23が形成されている。グレーティングカプラ23は、外部から、あるいは外部への光信号の入出力インタフェースとして機能する。図4では、図示はしないが、シリコン基板21上に光電変換素子や、光強度を変化させる光変調素子等もモノリシックに集積されているものとする。   FIG. 4 is a cross-sectional view showing an optical fiber positioning structure of the opto-electric integrated chip 20 of the embodiment. The opto-electric integrated chip 20 has at least an optical waveguide 22 and a grating coupler 23 formed on a silicon substrate 21. The grating coupler 23 functions as an input / output interface for optical signals from the outside or to the outside. In FIG. 4, although not shown, it is assumed that photoelectric conversion elements, light modulation elements that change the light intensity, and the like are monolithically integrated on the silicon substrate 21.

グレーティングカプラ23が形成された基板21上に、最下層25、中間層26、ボンディングフィルム27、最上層29を含む多層ガイド層31が形成されている。多層ガイド層31を貫通する開口30内に光ファイバ4が配置される。光ファイバ4の先端面は、保護層24を介して、基板21上のグレーティングカプラ23と対向している。   A multilayer guide layer 31 including a lowermost layer 25, an intermediate layer 26, a bonding film 27, and an uppermost layer 29 is formed on the substrate 21 on which the grating coupler 23 is formed. The optical fiber 4 is disposed in the opening 30 penetrating the multilayer guide layer 31. The front end surface of the optical fiber 4 faces the grating coupler 23 on the substrate 21 with the protective layer 24 interposed therebetween.

開口30は、多層ガイド層31の最下層25に形成された開口部32と、中間層26に形成された開口部33と、最上層29に形成された開口部34を含む。中間層26の開口部33の開口幅は、最下層25の開口部32の開口幅と、最上層29の開口部34の開口幅よりも広い。   The opening 30 includes an opening 32 formed in the lowermost layer 25 of the multilayer guide layer 31, an opening 33 formed in the intermediate layer 26, and an opening 34 formed in the uppermost layer 29. The opening width of the opening 33 of the intermediate layer 26 is wider than the opening width of the opening 32 of the lowermost layer 25 and the opening width of the opening 34 of the uppermost layer 29.

ここで「開口幅」というときは、光ファイバ4が傾斜する方向での開口サイズをいうものとする。図4の例では、光ファイバ4は紙面の右方向に傾斜するので、開口幅は紙面の左右方向(水平方向)の開口サイズを指す。複数の光ファイバ4をアレイ状に配列する場合は、光ファイバ4は、開口幅と直交する方向に配列される。したがって、ファイバ配列方向は図4の紙面に対して垂直な方向となる。   Here, the “aperture width” refers to the aperture size in the direction in which the optical fiber 4 is inclined. In the example of FIG. 4, the optical fiber 4 is inclined rightward on the paper surface, and thus the opening width indicates the opening size in the left-right direction (horizontal direction) of the paper surface. When a plurality of optical fibers 4 are arranged in an array, the optical fibers 4 are arranged in a direction orthogonal to the opening width. Therefore, the fiber arrangement direction is a direction perpendicular to the paper surface of FIG.

開口30内に挿入された光ファイバ4の端部は、最下層25の開口部32の一端側である開口端Aと、最上層29の開口部34の他端側である開口端Bの2箇所に当接して、緩やかな曲率をもって位置決めされる。この状態で、光ファイバ4は開口30内に充填された光学接着剤35で固定されている。   The ends of the optical fiber 4 inserted into the opening 30 are two of the opening end A which is one end side of the opening portion 32 of the lowermost layer 25 and the opening end B which is the other end side of the opening portion 34 of the uppermost layer 29. Positioned with a gentle curvature in contact with the location. In this state, the optical fiber 4 is fixed with an optical adhesive 35 filled in the opening 30.

図5は、多層ガイド層31の開口部30の開口部の説明図である。図4と同様に、紙面の左右方向(水平方向)を開口30の幅方向とする。最下層25の開口部32は、グレーティングカプラ23を露出する開口幅W1を有する。中間層26の開口部33は、W1よりも広い開口幅W2を有する。最上層29の開口部34は、W2よりも狭い開口幅W3を有する。   FIG. 5 is an explanatory diagram of the opening of the opening 30 of the multilayer guide layer 31. As in FIG. 4, the left-right direction (horizontal direction) of the paper surface is the width direction of the opening 30. The opening 32 of the lowermost layer 25 has an opening width W1 that exposes the grating coupler 23. The opening 33 of the intermediate layer 26 has an opening width W2 wider than W1. The opening 34 of the uppermost layer 29 has an opening width W3 that is narrower than W2.

開口30に挿入された光ファイバ4を図4のように傾斜させるために、図5において、中間層26の開口部33は、最下層25の開口部32の側壁32Sに対して、最下層25での光ファイバ当接側である開口端A側にオフセットして広く拡がっている。また、中間層26の開口部33は、最上層29の開口部34の側壁34Sに対して、最上層29での光ファイバ当接側である開口端B側にオフセットして広く拡がっている。換言すると、最下層25の開口部32は、中間層26の開口部33の中心に対して、光ファイバ4が傾斜する方向(図4、5の例では紙面の右側)にオフセットし、最上層29の開口部34は、中間層26の開口部33の中心に対して、光ファイバが傾斜する方向と反対側の方向(図4,5の例では紙面の左側)にオフセットする。   In order to incline the optical fiber 4 inserted into the opening 30 as shown in FIG. 4, in FIG. 5, the opening 33 of the intermediate layer 26 has a lowermost layer 25 with respect to the side wall 32 </ b> S of the opening 32 of the lowermost layer 25. Are widened offset to the opening end A side, which is the optical fiber contact side. Further, the opening 33 of the intermediate layer 26 is widened by being offset from the side wall 34S of the opening 34 of the uppermost layer 29 to the opening end B side on the optical fiber contact side of the uppermost layer 29. In other words, the opening 32 of the lowermost layer 25 is offset in the direction in which the optical fiber 4 is inclined with respect to the center of the opening 33 of the intermediate layer 26 (on the right side of the paper in the examples of FIGS. 4 and 5). The opening 34 of 29 is offset in the direction opposite to the direction in which the optical fiber is inclined with respect to the center of the opening 33 of the intermediate layer 26 (the left side of the drawing in the examples of FIGS.

開口部33と開口部32、34の間の相対的なオフセット量は、開口30の形成工程における各層の位置ずれ量よりも大きく設定されている。開口30をこのような断面形状とすることで、光ファイバ4の傾斜は、図4に示すように最下層25の開口端Aと最上層29の開口端Bの2箇所のみで規定され、あらかじめ設計された傾斜角との角度ずれを最小にすることができる。   The relative offset amount between the opening 33 and the openings 32 and 34 is set to be larger than the positional deviation amount of each layer in the step of forming the opening 30. With the opening 30 having such a cross-sectional shape, the inclination of the optical fiber 4 is defined only at two locations, that is, the opening end A of the lowermost layer 25 and the opening end B of the uppermost layer 29 as shown in FIG. The angle deviation from the designed tilt angle can be minimized.

図6は、ツール50を用いた光ファイバ4の位置決めを説明するための図である。光ファイバ4を、6軸(x、y、z、θx、θy、θz)の調整が可能なツール50に吸着固定し、光学接着剤35を充填した開口30内に挿入する。光ファイバ4の先端が保護層24に接触する高さで、矢印のように、ツール50に光ファイバ4を傾斜させる方向に加重を加えると、光ファイバ4は多層ガイド層31の最上層29の開口端Bと、最下層25の開口端Aの2箇所に当接され、緩やかな曲率をもって位置決めされる。   FIG. 6 is a view for explaining the positioning of the optical fiber 4 using the tool 50. The optical fiber 4 is sucked and fixed to a tool 50 capable of adjusting six axes (x, y, z, θx, θy, θz), and inserted into the opening 30 filled with the optical adhesive 35. When a load is applied to the tool 50 in a direction in which the optical fiber 4 is inclined as indicated by an arrow at a height at which the tip of the optical fiber 4 is in contact with the protective layer 24, the optical fiber 4 is formed on the uppermost layer 29 of the multilayer guide layer 31. It is abutted at two locations of the opening end B and the opening end A of the lowermost layer 25, and is positioned with a gentle curvature.

たとえば、外径が80μmの光ファイバ4を用いるとすると、中間層26の開口部33のB側側壁33SBは、最上層29のB側の側壁34Sよりも5〜50μm、さらに望ましくは15〜25μm、外側にオフセットして配置されている。また、中間層26の開口部33のA側側壁33SAは、最下層25のA側の側壁32sよりも5〜50μm、さらに望ましくは15〜25μm、外側にオフセットして配置されている。   For example, when the optical fiber 4 having an outer diameter of 80 μm is used, the B-side side wall 33SB of the opening 33 of the intermediate layer 26 is 5 to 50 μm, more preferably 15 to 25 μm, more than the B-side side wall 34S of the uppermost layer 29. It is arranged offset to the outside. Further, the A-side side wall 33SA of the opening 33 of the intermediate layer 26 is arranged to be offset from the A-side side wall 32s of the lowermost layer 25 by 5 to 50 μm, more preferably 15 to 25 μm.

中間層26に開口部33を形成する工程で、仮に各層で水平方向に数μm程度の位置ずれが発生しても、中間層26の開口部側壁33Sは光ファイバ4に接触しない。したがって、位置決め時に光ファイバ4の傾斜角度のずれを低減することが可能である。また、光ファイバ4は、最下層25の開口端Aと、最上層29における反対側の開口端Bとに当接して位置決めされるため、最上層29の開口部34に位置ずれが生じたとしても、光ファイバ4の保持角度のずれ量は従来に比べて小さい。   In the step of forming the opening 33 in the intermediate layer 26, even if a positional shift of about several μm occurs in each layer in the horizontal direction, the opening side wall 33S of the intermediate layer 26 does not contact the optical fiber 4. Therefore, it is possible to reduce the deviation of the tilt angle of the optical fiber 4 during positioning. Further, since the optical fiber 4 is positioned in contact with the opening end A of the lowermost layer 25 and the opening end B on the opposite side of the uppermost layer 29, it is assumed that a positional deviation occurs in the opening 34 of the uppermost layer 29. However, the shift amount of the holding angle of the optical fiber 4 is smaller than the conventional one.

図7A〜図7Kは、実施形態の光電気集積チップ(光集積デバイス)20の製造工程図である。図7A〜図7Kを通して、(A)は上面図、(B)は断面図である。以下では、外径80μmの光ファイバ4を使用する例を説明するが、光ファイバ4の外径は80μmに限定されるものではない。80μmよりも大きくても小さくてもよく、光ファイバ4の外径に合わせて多層ガイド層31の厚さや開口30のサイズを適宜決めることができる。また,光ファイバ4は単独でもアレイ状に配列されたものでもどちらでもよい。以下の例では、4本の光ファイバ4が一列に並ぶファイバアレイを例にとって説明する。   7A to 7K are manufacturing process diagrams of the opto-electric integrated chip (optical integrated device) 20 according to the embodiment. 7A to 7K, (A) is a top view and (B) is a sectional view. Hereinafter, an example in which the optical fiber 4 having an outer diameter of 80 μm is used will be described, but the outer diameter of the optical fiber 4 is not limited to 80 μm. The thickness may be larger or smaller than 80 μm, and the thickness of the multilayer guide layer 31 and the size of the opening 30 can be appropriately determined according to the outer diameter of the optical fiber 4. Further, the optical fiber 4 may be either alone or arranged in an array. In the following example, a fiber array in which four optical fibers 4 are arranged in a row will be described as an example.

まず、図7Aに示すように、シリコン基板21上に、シリコン細線光導波路22と、これに接続して光インタフェースの役割を果たすグレーティングカプラ23を形成する。シリコン基板21上には、位置決め用のアライメントマーク75が配置されている。シリコン基板は、たとえば外形φ100mm、厚さ0.3mmのシリコン基板上に複数のチップ領域が配置されたものである。図7Aでは、図示の都合上、1チップ分の領域のみを示している。   First, as shown in FIG. 7A, a silicon fine wire optical waveguide 22 and a grating coupler 23 that functions as an optical interface are formed on the silicon substrate 21 by being connected thereto. An alignment mark 75 for positioning is disposed on the silicon substrate 21. The silicon substrate is formed by arranging a plurality of chip regions on a silicon substrate having an outer diameter of 100 mm and a thickness of 0.3 mm, for example. In FIG. 7A, for convenience of illustration, only a region for one chip is shown.

次に、図7Bに示すように、シリコン基板21全体を覆って、厚さ10μmの保護層24を形成する。保護層24は、例えば旭硝子製の「CYTOPTM」(登録商標)、品番CTX-807MPをスピンコートし、大気雰囲気中で80℃、60分の乾燥後、大気雰囲気中で180℃、60分のキュアを行なうことによって形成する。その後、保護膜24の不要な部分をRIE法によりパターニングして除去する。 Next, as shown in FIG. 7B, a protective layer 24 having a thickness of 10 μm is formed so as to cover the entire silicon substrate 21. The protective layer 24 is, for example, spin-coated with “CYTOP ” (registered trademark) manufactured by Asahi Glass, product number CTX-807MP, dried at 80 ° C. for 60 minutes in the air atmosphere, and then at 180 ° C. for 60 minutes in the air atmosphere. It is formed by curing. Thereafter, unnecessary portions of the protective film 24 are removed by patterning using the RIE method.

次に、図7Cに示すように、厚さ65μmのドライフィルムレジストを、最下層のガイド層25として保護膜24上にラミネートし、フォトリソグラフィー法によりパターニングして、最下層25の開口部32を形成する。ドライフィルムレジストは、たとえば、東京応化工業製の「TMMFTM S2000」である。このドライフィルムレジストを、ロールラミネータを用いて、ラミネートロール温度110℃、ラミネートロール速度1m/分、ラミネートロール圧力0.3MPaの条件でラミネートする。コンタクト露光装置(型名:UX3、ウシオ電機製)を用いて、露光量400mJ/cm2で露光し、オーブンで窒素雰囲気中、90℃で5分加熱処理した後に、現像液(品名:PM Thinner、東京応化工業製)を用いて現像する。最後にオーブンを用いて窒素雰囲気中、200℃、60℃でポストベーク処理を行い、開口部32を形成する。 Next, as shown in FIG. 7C, a dry film resist having a thickness of 65 μm is laminated on the protective film 24 as a lowermost guide layer 25 and patterned by a photolithography method so that the opening 32 of the lowermost layer 25 is formed. Form. The dry film resist is, for example, “TMMF S2000” manufactured by Tokyo Ohka Kogyo. This dry film resist is laminated using a roll laminator under conditions of a laminating roll temperature of 110 ° C., a laminating roll speed of 1 m / min, and a laminating roll pressure of 0.3 MPa. Using a contact exposure apparatus (model name: UX3, manufactured by USHIO), the film was exposed at an exposure amount of 400 mJ / cm 2 and heated in an oven at 90 ° C. for 5 minutes in a nitrogen atmosphere, and then developed with a developer (product name: PM Thinner). , Developed by Tokyo Ohka Kogyo). Finally, post-baking is performed at 200 ° C. and 60 ° C. in a nitrogen atmosphere using an oven to form the opening 32.

開口部32は、光ファイバの水平方向の位置決めが容易なように、上面からみた形状でV字型のコーナー32Vを一部に含む。この例では、開口部32は、ファイバ配列方向に沿ってV字型コーナー32Vが連なるノコリギ歯状の平面形状を有する。開口部32の幅W1は、上述したように、光ファイバ4が傾斜する方向に沿った開口サイズである。開口部32のV字型コーナー32Vは、光ファイバ4の端部を受け取る開口端A(図4、図5参照)に対応する。   The opening 32 includes a V-shaped corner 32V as a part of the shape as viewed from above so that the optical fiber can be easily positioned in the horizontal direction. In this example, the opening 32 has a sawtooth planar shape in which V-shaped corners 32V are continuous along the fiber arrangement direction. As described above, the width W1 of the opening 32 is an opening size along the direction in which the optical fiber 4 is inclined. The V-shaped corner 32V of the opening 32 corresponds to the opening end A that receives the end of the optical fiber 4 (see FIGS. 4 and 5).

次に、図7Dに示すように、厚さ65μmのドライフィルムを3層重ねた厚さ195μmの中間層26に、開口部33を形成する。図7Cと同じドライフィルムを用い、ラミネートとパターニングを3回繰り返す。ここで、複数のドライフィルムレジストを順次硬化、積層した後に、一括してRIE処理することにより一度の処理で開口部33を形成することも考えられる。しかし、反応ガスにO2を用い、ガス圧0.2PaでRIE処理を行う場合、エッチング速度は毎分0.3μm程度である。厚さ200μmのドライフィルムレジストに開口部33を形成しようとすると、11時間以上の処理が必要になる。すなわちマシンタイムにより生ずるプロセスコストが非常に高くなる。誘導結合型プラズマドライプロセス装置(ICP-RIE)を用いると、エッチング時間は数分の1程度に短縮されるが、酸素イオン衝突によるレジストの発熱が大きく、レジストの変質を防ぐためにエッチングと冷却を繰返し行う必要がある。基板冷却工程を含めた場合、マシンタイムの十分な短縮は図れない。 Next, as shown in FIG. 7D, an opening 33 is formed in the intermediate layer 26 having a thickness of 195 μm in which three dry films having a thickness of 65 μm are stacked. Lamination and patterning are repeated three times using the same dry film as in FIG. 7C. Here, it is also conceivable to form the openings 33 by a single process by sequentially curing and laminating a plurality of dry film resists and then collectively performing an RIE process. However, when O 2 is used as the reaction gas and the RIE process is performed at a gas pressure of 0.2 Pa, the etching rate is about 0.3 μm per minute. If an opening 33 is to be formed in a dry film resist having a thickness of 200 μm, processing for 11 hours or more is required. That is, the process cost caused by the machine time becomes very high. When using an inductively coupled plasma dry process equipment (ICP-RIE), the etching time is reduced to a fraction of that. However, the resist heat generation due to oxygen ion bombardment is large, and etching and cooling are required to prevent resist deterioration. Must be repeated. When the substrate cooling process is included, the machine time cannot be shortened sufficiently.

これらの理由から、積層されたドライレジストフィルムに開口を形成する場合は各層ごとに開口部を形成する。各層ごとに開口部を形成すると、層間の位置ずれが生じるが、上述したように、中間層26の開口幅W2は、光ファイバ4に位置ずれの影響が及ばないように、最下層25の開口幅W1と、最上層29の開口幅W3(図5参照)よりも広く設定される。図7Dの例では、最下層25の開口32の幅W1の方向と、これに直交する配列方向の双方で、各辺を15μmずつ大きくした長方形の開口33を形成している。開口33内に、最下層25の開口32と、保護膜24を介してグレーティングカプラ23が露出している。   For these reasons, when an opening is formed in the laminated dry resist film, an opening is formed for each layer. If an opening is formed for each layer, positional displacement between layers occurs. However, as described above, the opening width W2 of the intermediate layer 26 has an opening in the lowermost layer 25 so that the optical fiber 4 is not affected by positional displacement. The width W1 is set wider than the opening width W3 of the uppermost layer 29 (see FIG. 5). In the example of FIG. 7D, rectangular openings 33 each having a side increased by 15 μm are formed both in the direction of the width W1 of the openings 32 of the lowermost layer 25 and in the arrangement direction orthogonal thereto. The grating coupler 23 is exposed in the opening 33 through the opening 32 of the lowermost layer 25 and the protective film 24.

次に、図7Eに示すように、別の基板51を用意する。基板51は外形φ100mm、厚さ0.3mmのシリコン基板51である。基板51上に、図7C、図7Dで用いたのと同じ厚さ65μmのドライフィルムレジストをラミネートして、最上層29を形成する。ドライフィルムレジスト29をフォトリソグラフィー法によりパターニングして、開口部34を形成する。開口部34は、図7Cの開口部32と同様に、ファイバ配列方向に沿ってV字型コーナー34Vが連なったノコリギ歯状の平面形状を有する。ただし、V字型コーナー34Vが形成される向きが、図7Cの開口部32と逆方向である。最上層29の開口部34のV字型コーナー34Vは、最上層29で光ファイバ4を当接させる開口端B(図4参照)に対応する。   Next, as shown in FIG. 7E, another substrate 51 is prepared. The substrate 51 is a silicon substrate 51 having an outer diameter of 100 mm and a thickness of 0.3 mm. A dry film resist having the same thickness of 65 μm as used in FIGS. 7C and 7D is laminated on the substrate 51 to form the uppermost layer 29. The dry film resist 29 is patterned by a photolithography method to form the opening 34. Similarly to the opening 32 in FIG. 7C, the opening 34 has a sawtooth-like planar shape in which V-shaped corners 34V are continuous along the fiber arrangement direction. However, the direction in which the V-shaped corner 34V is formed is opposite to the direction of the opening 32 in FIG. 7C. The V-shaped corner 34V of the opening 34 of the uppermost layer 29 corresponds to the opening end B (see FIG. 4) with which the optical fiber 4 is brought into contact with the uppermost layer 29.

次に、図7Fに示すように、厚さ20μmの熱ボンディングフィルム27を打ち抜きプレスを用いて所定の形状に加工した後に、テープマウンタを用いて、基板51上のドライフィルム29上に貼り付ける。その後、ダイシングソーを用いて、光電気集積チップ20の寸法20×20mmに切断、個片化する。   Next, as shown in FIG. 7F, a thermal bonding film 27 having a thickness of 20 μm is processed into a predetermined shape using a punching press, and then pasted on the dry film 29 on the substrate 51 using a tape mounter. Thereafter, using a dicing saw, the photoelectric integrated chip 20 is cut into 20 × 20 mm dimensions and separated into individual pieces.

次に、図7Gに示すように、先に最下層25や中間層26、開口部32、33を形成したシリコン基板21に、個別化した基板51を、熱ボンディングフィルム27を下にしてフリップチップ接合する。接合条件は、たとえば、フリップチップボンダを用いて、荷重98N、ヘッド加熱温度180℃、パルスヒート加熱180℃、10秒の条件とする。フリップチップ接合後、オーブンを用いて窒素雰囲気中150℃で2時間加熱して、熱ボンディングフィルム27を熱硬化させる。   Next, as shown in FIG. 7G, the individual substrate 51 is flip-chipd with the thermal bonding film 27 facing down on the silicon substrate 21 on which the lowermost layer 25, the intermediate layer 26, and the openings 32 and 33 are first formed. Join. The bonding conditions are, for example, using a flip chip bonder, with a load of 98 N, a head heating temperature of 180 ° C., a pulse heat heating of 180 ° C., and 10 seconds. After the flip chip bonding, the thermal bonding film 27 is thermally cured by heating at 150 ° C. for 2 hours in a nitrogen atmosphere using an oven.

次に、図7Hに示すように、ICPエッチング装置(型名:E620、パナソニックファクトリーソリューション製)を用いて、エッチング速度20μm/分で15分エッチング処理を行うことにより、別の基板51のみを除去する。これにより、多層ガイド層31を貫通し、保護層24を介してグレーティングカプラ23を露出する開口30が形成される。   Next, as shown in FIG. 7H, by using an ICP etching apparatus (model name: E620, manufactured by Panasonic Factory Solution), an etching process is performed at an etching rate of 20 μm / min for 15 minutes to remove only another substrate 51. To do. As a result, an opening 30 that penetrates the multilayer guide layer 31 and exposes the grating coupler 23 via the protective layer 24 is formed.

次に、図7Iに示すように、ディスペンサで光学接着剤(例えば、品番:GA-700H、NTT-AT社製)35を開口30内に充填する。   Next, as shown in FIG. 7I, an optical adhesive (for example, product number: GA-700H, manufactured by NTT-AT) 35 is filled into the opening 30 with a dispenser.

次に、図7Jに示すように、4本の光ファイバ4をツール50に吸着固定し、一括して開口30の光学接着剤30の中に挿入する。光ファイバ4の挿入角度は、最終的に光ファイバを傾斜させて保持する方向と反対側の方向に1〜10°、たとえば5°傾斜させて挿入する。この状態では、光ファイバ4は最下層25の開口端Aにも、最上層29の開口端Bにも接していない。   Next, as shown in FIG. 7J, the four optical fibers 4 are sucked and fixed to the tool 50 and are collectively inserted into the optical adhesive 30 in the opening 30. The optical fiber 4 is inserted at an angle of 1 to 10 °, for example, 5 °, in the direction opposite to the direction in which the optical fiber is finally tilted and held. In this state, the optical fiber 4 is not in contact with the opening end A of the lowermost layer 25 or the opening end B of the uppermost layer 29.

次に、図7Kに示すように、光ファイバ4の先端が保護層24に接触したところで、ツール50に光ファイバ4を傾斜させる方向に荷重を加える。これにより、光ファイバ4は多層レジストの最下層25の開口部32の開口端Aと、最上層29の開口部34の開口端Bの2箇所に当接して、緩やかな曲率をもって位置決めされる。この位置で、UVスポット照明装置を用いて、照射強度30mW/cm2、10分のUV照射を行い、光学接着剤35を硬化させる。これにより、光ファイバ4の先端部がグレーティングカプラ23に対して高い精度で位置決めされる。 Next, as shown in FIG. 7K, when the tip of the optical fiber 4 comes into contact with the protective layer 24, a load is applied to the tool 50 in a direction in which the optical fiber 4 is inclined. As a result, the optical fiber 4 is positioned with a gentle curvature by contacting the two ends of the opening end A of the opening 32 of the lowermost layer 25 of the multilayer resist and the opening end B of the opening 34 of the uppermost layer 29. At this position, UV irradiation is performed with a UV spot illumination device at an irradiation intensity of 30 mW / cm 2 for 10 minutes to cure the optical adhesive 35. Thereby, the tip of the optical fiber 4 is positioned with high accuracy with respect to the grating coupler 23.

図8は、ファイバガイド構造の開口30の上部に光ファイバ4を保持、保護するためのハウジング61を配置した例を示す。図8(A)は上面図、図8(B)は断面図である。ハウジング61は、その内壁に、傾斜した光ファイバ4をハウジング外に案内する傾斜面61aを有する。ハウジング61の内部は、接着剤62が充填され光ファイバ4を固定する。   FIG. 8 shows an example in which a housing 61 for holding and protecting the optical fiber 4 is arranged above the opening 30 of the fiber guide structure. 8A is a top view and FIG. 8B is a cross-sectional view. The housing 61 has an inclined surface 61a on its inner wall for guiding the inclined optical fiber 4 to the outside of the housing. The inside of the housing 61 is filled with an adhesive 62 to fix the optical fiber 4.

図7A〜図7Kの方法で作製した光電気集積チップ20の10ロットについて、光ファイバ4の位置決め角度の設計値からのずれ量を計測した。その結果を表1に示す。   The deviation amount from the design value of the positioning angle of the optical fiber 4 was measured for 10 lots of the opto-electric integrated chip 20 manufactured by the method of FIGS. 7A to 7K. The results are shown in Table 1.

Figure 0005765178
表1の結果から、最適角度に対する角度ずれの標準偏差は0.4度であることが分かる。
Figure 0005765178
From the results in Table 1, it can be seen that the standard deviation of the angle deviation with respect to the optimum angle is 0.4 degrees.

比較例Comparative example

比較例として、図9に示すように、最下層105から最上層109に至るまで垂直方向に対して10度のテーパ角がつくように開口130を形成した光電気集積チップを作製した。具体的には、外形φ100mm、厚さ0.3mmのシリコン基板101に、シリコン細線光導波路102、グレーティングカプラ103、アライメントマーク(不図示)などを形成する。全面にCytopTM(登録商標)(品番:CTX-807P,旭硝子社製)をスピンコートし、大気雰囲気中80℃で60分乾燥後、大気雰囲気中180℃で60分の加熱硬化処理を行い、厚さ約10μmの保護層104を形成した。次にドライフィルムレジスト(型名:TMMFTM S2000,東京応化工業製)をラミネートする。ラミネート条件は、ロールラミネータを用いて、ラミネートロール温度110℃、ラミネートロール速度1m/分、ラミネートロール圧力0.3MPaとする。コンタクト露光装置(型名:UX3,ウシオ電機製)を用いて、露光量400mj/cm2で露光、90℃で5分の加熱処理後、現像液(品名:PM Thinner,東京応化工業製)を用いて、ステンレスバット中で8分揺動させて現像する。その後、オーブンを用いてN2雰囲気中、200℃で60分の条件でポストベーク処理することにより最下層105及び開口部を形成した。ここで、最下層105の開口部壁面は、光ファイバ120を傾斜させて固定するために、垂直方向に対し10度のテーパ角を有するように形成した。次に最下層105と同じドライフィルムレジストを用いて、同じプロセスにより、中間層106〜108及び最上層109を順次形成し、それぞれに開口部を形成した。その際、中間層106〜108の開口部と最上層109の開口部の壁面は最下層105の開口部と同様に、垂直方向に対して10度のテーパ角を有し、かつ、下層から上層にむけて開口幅が次第に広くなるように形成した。すなわち、多層ガイド層110の開口130の断面形状が全体として断面V字のテーパ形状となるように、各層の開口幅を調節した。 As a comparative example, as shown in FIG. 9, an opto-electric integrated chip in which an opening 130 was formed so that a taper angle of 10 degrees with respect to the vertical direction from the lowermost layer 105 to the uppermost layer 109 was produced. Specifically, a silicon fine wire optical waveguide 102, a grating coupler 103, an alignment mark (not shown), and the like are formed on a silicon substrate 101 having an outer diameter of 100 mm and a thickness of 0.3 mm. Cytop (registered trademark) (product number: CTX-807P, manufactured by Asahi Glass Co., Ltd.) is spin coated on the entire surface, dried in an air atmosphere at 80 ° C. for 60 minutes, and then heat-cured in an air atmosphere at 180 ° C. for 60 minutes. A protective layer 104 having a thickness of about 10 μm was formed. Next, a dry film resist (model name: TMMF TM S2000, manufactured by Tokyo Ohka Kogyo Co., Ltd.) is laminated. The laminating conditions are a laminator, a laminating roll temperature of 110 ° C., a laminating roll speed of 1 m / min, and a laminating roll pressure of 0.3 MPa. Using a contact exposure device (model name: UX3, manufactured by USHIO ELECTRIC CO., LTD.), Exposure at an exposure amount of 400 mj / cm 2 , heat treatment at 90 ° C. for 5 minutes, and developer (product name: PM Thinner, manufactured by Tokyo Ohka Kogyo Co., Ltd.) Use and develop in a stainless steel bat for 8 minutes. Then, the lowermost layer 105 and the opening were formed by post-baking in an N 2 atmosphere at 200 ° C. for 60 minutes using an oven. Here, the wall surface of the opening of the lowermost layer 105 was formed to have a taper angle of 10 degrees with respect to the vertical direction in order to tilt and fix the optical fiber 120. Next, using the same dry film resist as the lowermost layer 105, the intermediate layers 106 to 108 and the uppermost layer 109 were sequentially formed by the same process, and an opening was formed in each. At that time, the wall surfaces of the openings of the intermediate layers 106 to 108 and the opening of the uppermost layer 109 have a taper angle of 10 degrees with respect to the vertical direction, like the openings of the lowermost layer 105, and the lower layer to the upper layer. Toward this, the opening width was gradually increased. That is, the opening width of each layer was adjusted so that the cross-sectional shape of the opening 130 of the multilayer guide layer 110 was a taper shape having a V-shaped cross section as a whole.

しかし、露光時のアライメント精度の制約のため、中間層のうちの一層107について開口部の側壁が、その下の層の側壁よりも5μm開口130の内側に突出する現象が発生した。   However, due to restrictions on alignment accuracy during exposure, a phenomenon occurs in which the side wall of the opening portion of one layer 107 of the intermediate layer protrudes to the inside of the 5 μm opening 130 from the side wall of the lower layer.

この状態のまま、ツールを用いて光ファイバ120を開口130の断面形状に沿うように位置決めし、固定したところ、光ファイバ120は、最下層105の開口部壁面と、位置ずれした中間層107の開口部壁面とに当接して固定された。このため、光ファイバの傾斜角度は12.4度となった。光ファイバ120がグレーティングカプラ103との間で高効率に光結合するのに必要な光ファイバ120の傾斜角度10度に対して、1.4度のずれが発生した。また,光ファイバ120が位置ずれした中間層107の開口部壁面と当接して傾斜角度が1.4度ずれたことにより、光ファイバ120の先端の水平位置は、本来位置決めされるべき水平位置に対して、傾斜方向と反対側(図9では左側)に8.2μmずれた位置で固定された。このため、グレーティングカプラ103によるシリコン細線光導波路102と光ファイバ120との光結合効率は15%となり、実施形態の光集積チップ20と比較して、1/4の光結合効率しか得られないことが分かった。   In this state, when the optical fiber 120 is positioned and fixed so as to follow the cross-sectional shape of the opening 130 using a tool, the optical fiber 120 is aligned with the wall surface of the opening of the lowermost layer 105 and the intermediate layer 107 that is displaced. It was fixed in contact with the wall surface of the opening. For this reason, the inclination angle of the optical fiber was 12.4 degrees. A deviation of 1.4 degrees occurred with respect to the inclination angle of 10 degrees of the optical fiber 120 necessary for the optical fiber 120 to optically couple with the grating coupler 103 with high efficiency. Further, the horizontal position of the tip of the optical fiber 120 is the horizontal position that should be originally positioned because the optical fiber 120 is in contact with the wall surface of the opening of the intermediate layer 107 that has been displaced and the inclination angle is shifted by 1.4 degrees. On the other hand, it was fixed at a position shifted by 8.2 μm on the side opposite to the tilt direction (left side in FIG. 9). For this reason, the optical coupling efficiency between the silicon thin-wire optical waveguide 102 and the optical fiber 120 by the grating coupler 103 is 15%, and only 1/4 optical coupling efficiency is obtained as compared with the optical integrated chip 20 of the embodiment. I understood.

図9の光ファイガイド構造を有する光電気集積チップの10ロットについて、実施例と同様に光ファイバ120の位置決め角度の設計値からのずれ量を計測した。表2に示すように、角度ずれの標準偏差は0.9度であり、実施例に対して2倍以上大きいことが分かった。   With respect to 10 lots of the opto-electric integrated chip having the optical fiber guide structure of FIG. As shown in Table 2, the standard deviation of the angle deviation was 0.9 degrees, which was found to be twice or more that of the example.

Figure 0005765178
Figure 0005765178

このように、実施形態の構成を用いることにより、光電気集積チップ20への光ファイバ4のパッシブアライメントによる位置決めにおいて、位置ずれ、角度ずれを小さくすることができる。その結果、実装プロセスコスト削減、ならびに実装プロセスコスト削減による光モジュール10、電子機器1の低コスト化が期待できる。   As described above, by using the configuration of the embodiment, the positional deviation and the angular deviation can be reduced in the positioning by the passive alignment of the optical fiber 4 with respect to the photoelectric integrated chip 20. As a result, the mounting process cost can be reduced, and the cost reduction of the optical module 10 and the electronic device 1 can be expected due to the mounting process cost reduction.

本発明は上述した実施形態に限定されない。開口内で光ファイバを受け取るV字型コーナーは、平面V字形状に限定されず、U字型、アーチ型など任意の形状をとることができる。また、中間層と最上層及び最下層との側壁のオフセット量は、ファイバ径とフォトリソグラフィー工程で生じる位置ずれ量を勘案して適宜設定することができる。中間層の開口の中心に対して最下層と最上層の開口のいずれか一方だけをオフセットさせる構成としてもよい。また、光ファイバを緩やかな曲率をもって最上層の開口側壁と最下層の開口側壁で位置決めする際に中間層の開口側壁と接触しないだけの開口幅を中間層に持たせる場合は、必ずしも最下層の開口と最上層の開口をオフセットさせなくてもよい。   The present invention is not limited to the embodiment described above. The V-shaped corner that receives the optical fiber in the opening is not limited to a planar V-shape, and may take any shape such as a U-shape or an arch shape. Further, the offset amounts of the sidewalls of the intermediate layer, the uppermost layer, and the lowermost layer can be appropriately set in consideration of the fiber diameter and the positional deviation amount generated in the photolithography process. Only one of the lowermost layer and the uppermost layer may be offset with respect to the center of the opening of the intermediate layer. In addition, when the optical fiber is positioned with a gentle curvature between the uppermost opening side wall and the lowermost opening side wall, when the intermediate layer has an opening width that does not contact the opening side wall of the intermediate layer, the lowermost layer is not necessarily provided. It is not necessary to offset the opening and the opening of the uppermost layer.

以上の説明に対し、以下の付記を提示する。
(付記1)
基板上に積層された多層ガイド層を貫通する開口と、
前記開口に案内されて、前記基板に形成された光入出力部と光学的に接続される光ファイバと、
を含み、前記開口は、最下層のガイド層と最上層のガイド層における開口幅が、前記最下層と前記最上層の間に位置する中間層の開口幅よりも狭く、
前記光ファイバは、開口幅方向に沿った第1の端部で前記最下層のガイド層の開口部の側壁に当接し、前記第1の端部と反対側の第2の端部で前記最上層のガイド層の開口部の側壁と当接することを特徴とする光集積デバイス。
(付記2)
前記最下層の開口部と前記最上層の開口部は、前記中間層の開口部の中心に対して互いに反対方向にオフセットしていることを特徴とする付記1に記載の光集積デバイス。
(付記3)
前記最下層の開口部は、前記中間層の中心に対して前記第2の端部側にオフセットし、前記最上層の開口部は、前記中間層の中心に対して前記第1の端部側にオフセットしていることを特徴とする付記2に記載の光集積デバイス。
(付記4)
前記最下層のガイド層の前記開口部は、前記第1の端部で前記光ファイバを受け取る第1のファイバ受け取り部を有し、前記最上層のガイド層の前記開口部は、前記第2の端部で前記光ファイバを受け取る第2のファイバ受け取り部を有することを特徴とする付記1〜3のいずれかに記載の光集積デバイス。
(付記5)
前記最下層のガイド層の前記開口部と、前記最上層のガイド層の前記開口部は、平面形状において互いに逆方向を向いた多角形を含むことを特徴とする付記4に記載の光集積デバイス。
(付記6)
前記光ファイバは、前記中間層に形成された開口部の側壁と接触しないで保持されることを特徴とする付記1〜5のいずれかに記載の光集積デバイス。
(付記7)
前記中間層での前記開口幅は、前記最下層のガイド層と前記最上層のガイド層での開口幅よりも10〜100μm広いことを特徴とする付記1〜6のいずれかに記載の光集積デバイス。
(付記8)
前記光ファイバの先端面は、前記開口内で、使用波長に対して光透過性の保護膜を介して前記光入力部と対向することを特徴とする付記1〜7のいずれかに記載の光集積デバイス。
(付記9)
前記開口の上部に配置され前記光ファイバを保持するハウジングをさらに有することを特徴とする付記1〜8のいずれかに記載の光集積デバイス。
(付記10)
付記1〜9のいずれかに記載の光集積デバイスと、電子部品とを中継基板上に搭載した光モジュール。
(付記11)
付記10に記載の光モジュールが複数配置された基板と、
前記基板のエッジに配置された光コネクタと、
を含み、前記複数の光モジュール間、又は前記光モジュールと前記光コネクタの間が前記光ファイバで接続されている電子機器。
(付記12)
基板上に積層される複数のガイド層に、最下層のガイド層の開口幅と最上層のガイド層の開口幅が、前記最下層と最上層の間の中間層の開口幅よりも狭く設定された開口を形成して、前記開口内に前記基板に形成された光結合素子を露出し、
前記開口内に光ファイバを案内し、
前記光ファイバを、前記最下層の開口部の第1側壁と、前記最上層の開口部の前記第1側壁と反対側の第2側壁とに当接させて固定する
ことを特徴とする光集積デバイスの製造方法。
(付記13)
前記開口の形成は、
前記最下層のガイド層に第1の開口幅の開口部を形成し、
前記最下層のガイド層上に前記中間層を配置して、前記中間層に前記第1の開口部と連通し、前記第1の開口部の開口幅よりも広い第2の開口幅の開口部を形成し、
前記中間層上に、前記第2の開口部と連通し前記第2の開口幅よりも狭い第3の開口幅を有する前記最上層のガイド層を配置する
ことを特徴とする付記12に記載の光集積デバイスの製造方法。
(付記14)
前記最下層の開口部と、前記最上層の開口部を、前記中間層の開口部の中心に対して互いに逆方向にオフセットさせて配置することを特徴とする付記12に記載の光集積デバイスの製造方法。
The following notes are presented for the above explanation.
(Appendix 1)
An opening that penetrates the multilayer guide layer laminated on the substrate;
An optical fiber guided by the opening and optically connected to the light input / output unit formed on the substrate;
The opening width in the lowermost guide layer and the uppermost guide layer is narrower than the opening width of the intermediate layer located between the lowermost layer and the uppermost layer,
The optical fiber is in contact with the side wall of the opening of the lowermost guide layer at a first end along the opening width direction, and at the second end opposite to the first end. An optical integrated device that abuts against a side wall of an opening of an upper guide layer.
(Appendix 2)
The optical integrated device according to appendix 1, wherein the lowermost layer opening and the uppermost layer opening are offset in opposite directions with respect to the center of the intermediate layer opening.
(Appendix 3)
The lowermost opening is offset toward the second end with respect to the center of the intermediate layer, and the uppermost opening is closer to the first end with respect to the center of the intermediate layer. The optical integrated device according to appendix 2, which is offset to
(Appendix 4)
The opening of the lowermost guide layer has a first fiber receiving portion for receiving the optical fiber at the first end, and the opening of the uppermost guide layer is formed by the second end. The optical integrated device according to any one of appendices 1 to 3, further comprising a second fiber receiving portion that receives the optical fiber at an end portion.
(Appendix 5)
The optical integrated device according to appendix 4, wherein the opening of the lowermost guide layer and the opening of the uppermost guide layer include polygons facing in opposite directions in a planar shape. .
(Appendix 6)
The optical integrated device according to any one of appendices 1 to 5, wherein the optical fiber is held without being in contact with a side wall of an opening formed in the intermediate layer.
(Appendix 7)
The optical integration according to any one of appendices 1 to 6, wherein the opening width in the intermediate layer is 10 to 100 μm wider than the opening width in the lowermost guide layer and the uppermost guide layer. device.
(Appendix 8)
The light according to any one of appendices 1 to 7, wherein a tip surface of the optical fiber is opposed to the light input portion through a protective film that is light-transmissive with respect to a used wavelength in the opening. Integrated device.
(Appendix 9)
The optical integrated device according to any one of appendices 1 to 8, further comprising a housing that is disposed above the opening and holds the optical fiber.
(Appendix 10)
An optical module in which the optical integrated device according to any one of appendices 1 to 9 and an electronic component are mounted on a relay substrate.
(Appendix 11)
A substrate on which a plurality of optical modules according to appendix 10 are arranged;
An optical connector disposed on an edge of the substrate;
An electronic device in which the optical fiber is connected between the plurality of optical modules or between the optical module and the optical connector.
(Appendix 12)
In the plurality of guide layers stacked on the substrate, the opening width of the lowermost guide layer and the opening width of the uppermost guide layer are set to be narrower than the opening width of the intermediate layer between the lowermost layer and the uppermost layer. And exposing the optical coupling element formed on the substrate in the opening,
Guiding an optical fiber into the opening,
The optical fiber is fixed in contact with a first side wall of the opening in the lowermost layer and a second side wall opposite to the first side wall of the opening in the uppermost layer. Device manufacturing method.
(Appendix 13)
The formation of the opening is
Forming an opening having a first opening width in the lowermost guide layer;
The intermediate layer is disposed on the lowermost guide layer, communicates with the first opening in the intermediate layer, and has an opening having a second opening width wider than the opening width of the first opening Form the
13. The uppermost guide layer having a third opening width that is in communication with the second opening and that is narrower than the second opening width is disposed on the intermediate layer. Manufacturing method of optical integrated device.
(Appendix 14)
13. The optical integrated device according to appendix 12, wherein the lowermost layer opening and the uppermost layer opening are offset from each other in the opposite directions with respect to the center of the intermediate layer opening. Production method.

産業用、公共用等、任意の光伝送システムに利用可能である。一例として、サーバやハイエンドコンピュータシステムの高速伝送路に適用することができる。   It can be used for any optical transmission system such as industrial and public use. As an example, it can be applied to a high-speed transmission path of a server or a high-end computer system.

1 電子機器
4 光ファイバ
10 光モジュール
20 光電気集積チップ(光集積デバイス)
21 シリコン基板(基板)
22 光導波路
23 グレーティングカプラ(光入出力部)
24 保護層
25 多層ガイド層の最下層
26 多層ガイド層の中間層
29 多層ガイド層の最上層
30 開口
32 最下層の開口部
33 中間層の開口部
34 最上層の開口部
32S、33SA、33SB、34S 開口部側壁
32V、34V V字型コーナー(ファイバ受け取り部)
W1、W2、W3 開口幅
DESCRIPTION OF SYMBOLS 1 Electronic device 4 Optical fiber 10 Optical module 20 Opto-electric integrated chip (optical integrated device)
21 Silicon substrate (substrate)
22 Optical waveguide 23 Grating coupler (optical input / output unit)
24 Protective layer 25 Lowermost layer of multilayer guide layer 26 Intermediate layer of multilayer guide layer 29 Uppermost layer 30 of multilayer guide layer Opening 32 Lowermost layer opening 33 Middle layer opening 34 Uppermost layer openings 32S, 33SA, 33SB, 34S side wall 32V, 34V V-shaped corner (fiber receiving part)
W1, W2, W3 Opening width

Claims (8)

基板上に積層された多層ガイド層を貫通する開口と、
前記開口に案内されて、前記基板に形成された光入出力部と光学的に接続される光ファイバと、
を含み、前記開口は、最下層のガイド層と最上層のガイド層における開口幅が、前記最下層と前記最上層の間に位置する中間層の開口幅よりも狭く、
前記光ファイバは、前記最下層のガイド層の開口部の第1側壁と、前記最上層のガイド層の開口部の前記第1側壁と反対側の第2側壁と当接することを特徴とする光集積デバイス。
An opening that penetrates the multilayer guide layer laminated on the substrate;
An optical fiber guided by the opening and optically connected to the light input / output unit formed on the substrate;
The opening width in the lowermost guide layer and the uppermost guide layer is narrower than the opening width of the intermediate layer located between the lowermost layer and the uppermost layer,
The optical fiber, characterized in that the abutment before SL and the side wall of the opening of the lowermost guide layer, a pre-Symbol said first side wall of the opening of the uppermost guide layer and a second side wall opposite Integrated optical device.
前記最下層のガイド層の前記開口部と前記最上層のガイド層の前記開口部は、前記中間層の開口部の前記開口幅に沿った方向の中心に対して互いに反対方向にオフセットしていることを特徴とする請求項1に記載の光集積デバイス。 The opening of the lowermost guide layer and the opening of the uppermost guide layer are offset in opposite directions with respect to the center in the direction along the opening width of the opening of the intermediate layer. The optical integrated device according to claim 1. 前記最下層のガイド層の前記開口部は、前記中間層の前記開口部の前記中心に対して前記第2側壁の側にオフセットし、前記最上層のガイド層の前記開口部は、前記中間層の前記開口部の前記中心に対して前記第1側壁の側にオフセットしていることを特徴とする請求項2に記載の光集積デバイス。 Wherein the opening of the lowermost guiding layer, the opening in the offset relative to the center of the opening of the intermediate layer on the side of the second side wall, the uppermost guiding layer, the intermediate layer The optical integrated device according to claim 2, wherein the optical integrated device is offset toward the first side wall with respect to the center of the opening . 前記最下層のガイド層の前記開口部は、前記第1側壁に、前記光ファイバを基板面と水平な方向に位置決めする第1のファイバ受け取り部を有し、前記最上層のガイド層の前記開口部は、前記第2側壁に、前記光ファイバを前記基板面と水平な方向に位置決めする第2のファイバ受け取り部を有することを特徴とする請求項1〜3のいずれか1項に記載の光集積デバイス。 The opening of the lowermost guide layer has a first fiber receiving portion for positioning the optical fiber in a direction parallel to the substrate surface on the first side wall, and the opening of the uppermost guide layer 4. The light according to claim 1, wherein the portion has a second fiber receiving portion that positions the optical fiber in a direction parallel to the substrate surface on the second side wall. Integrated device. 前記最下層のガイド層の前記開口部と、前記最上層のガイド層の前記開口部は、平面形状において前記開口幅に沿った方向で互いに逆方向を向いた多角形を含むことを特徴とする請求項1〜4のいずれか1項に記載の光集積デバイス。 The opening of the lowermost guide layer and the opening of the uppermost guide layer include polygons facing in opposite directions in a direction along the opening width in a planar shape. optical integrated device according to any one of claims 1 to 4. 請求項1〜5のいずれか1項に記載の光集積デバイスと、電子部品とを中継基板上に搭載した光モジュール。   An optical module in which the optical integrated device according to any one of claims 1 to 5 and an electronic component are mounted on a relay substrate. 請求項6に記載の光モジュールが複数配置された基板と、
前記基板のエッジに配置された光コネクタと、
を含み、前記複数の光モジュール間、又は前記光モジュールと前記光コネクタの間が前記光ファイバで接続されていることを特徴とする電子機器。
A substrate on which a plurality of the optical modules according to claim 6 are arranged;
An optical connector disposed on an edge of the substrate;
An electronic apparatus comprising: the plurality of optical modules, or the optical module and the optical connector connected by the optical fiber.
基板上に積層される複数のガイド層に、最下層のガイド層の開口幅と最上層のガイド層の開口幅が、前記最下層と最上層の間の中間層の開口幅よりも狭く設定された開口を形成して、前記開口内に前記基板に形成された光結合素子を露出し、
前記開口内に光ファイバを案内し、
前記光ファイバを、前記最下層のガイド層の開口部の第1側壁と、前記最上層のガイド層の開口部の前記第1側壁と反対側の第2側壁とに当接させて固定し、
前記光ファイバと前記光結合素子を光学的に接続する
ことを特徴とする光集積デバイスの製造方法。
In the plurality of guide layers stacked on the substrate, the opening width of the lowermost guide layer and the opening width of the uppermost guide layer are set to be narrower than the opening width of the intermediate layer between the lowermost layer and the uppermost layer. And exposing the optical coupling element formed on the substrate in the opening,
Guiding an optical fiber into the opening,
The optical fiber, the a first side wall of the opening of the lowermost guide layer, wherein is brought into contact with a second side wall opposite the first side wall of the opening of the uppermost guide layer is fixed,
The method for manufacturing an optical integrated device, wherein the optical fiber and the optical coupling element are optically connected .
JP2011221363A 2011-10-05 2011-10-05 Optical integrated device, manufacturing method thereof, and optical module Active JP5765178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011221363A JP5765178B2 (en) 2011-10-05 2011-10-05 Optical integrated device, manufacturing method thereof, and optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011221363A JP5765178B2 (en) 2011-10-05 2011-10-05 Optical integrated device, manufacturing method thereof, and optical module

Publications (2)

Publication Number Publication Date
JP2013080188A JP2013080188A (en) 2013-05-02
JP5765178B2 true JP5765178B2 (en) 2015-08-19

Family

ID=48526575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011221363A Active JP5765178B2 (en) 2011-10-05 2011-10-05 Optical integrated device, manufacturing method thereof, and optical module

Country Status (1)

Country Link
JP (1) JP5765178B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6237494B2 (en) * 2014-06-26 2017-11-29 富士通株式会社 Optical device, optical module, and optical device manufacturing method
JP2016178234A (en) 2015-03-20 2016-10-06 株式会社東芝 Semiconductor light-receiving device
JP2017174838A (en) 2016-03-18 2017-09-28 株式会社東芝 Semiconductor light-receiving device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546182B2 (en) * 2001-05-15 2003-04-08 Siwave, Inc. Angled fiber termination and methods of making the same

Also Published As

Publication number Publication date
JP2013080188A (en) 2013-05-02

Similar Documents

Publication Publication Date Title
US10466433B2 (en) Optical module including silicon photonics chip and coupler chip
TWI376038B (en)
JP5532929B2 (en) Optical wiring printed circuit board manufacturing method
TWI522668B (en) Optical waveguide and optical waveguide module
US7734125B2 (en) Optoelectronic wiring board, optical communication device, and method of manufacturing the optical communication device
JP5439080B2 (en) Optical I / O array module
TWI495915B (en) The optical waveguide substrate having a positioning structure, a method of manufacturing the same, and a method of manufacturing the
US8100589B2 (en) Optical module and optical waveguide
TWI624705B (en) Optical module including silicon photonics chip and coupler chip
JP2019184941A (en) Optical sub-assembly and method for manufacturing the same, and optical module
JP2006351718A (en) Optical element and optical module using it
JP2009069668A (en) Optical waveguide mounting substrate and method of manufacturing the same
US11686906B1 (en) Self-aligned structure and method on interposer-based PIC
JP2020533632A (en) Hybrid integration of photonic chips that combine on a single side
US20130286676A1 (en) Optical printed circuit board and method for manufacturing the same
JP5765178B2 (en) Optical integrated device, manufacturing method thereof, and optical module
JP5842714B2 (en) Optical waveguide device and method for manufacturing optical waveguide device
JP2007114583A (en) Optical element module, photoelectric wiring board, and optoelectronic composite assembly
US9523830B2 (en) Optical module and transmitting device
JP2007086367A (en) Optical pin, optical pin connector and optical path conversion module
JP5976769B2 (en) Optical waveguide and optical waveguide device
JP2005115190A (en) Opto-electric composite wiring board and laminated optical waveguide structure
JP6832023B2 (en) Optical modules for optical fibers and how to manufacture them
JP2012083488A (en) Opto-electric composite substrate, circuit substrate, and opto-electric composite device
WO2005067061A1 (en) Semiconductor integrated circuit with optical element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5765178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150