JP5763876B2 - Thin film transistor and manufacturing method thereof - Google Patents

Thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
JP5763876B2
JP5763876B2 JP2009113375A JP2009113375A JP5763876B2 JP 5763876 B2 JP5763876 B2 JP 5763876B2 JP 2009113375 A JP2009113375 A JP 2009113375A JP 2009113375 A JP2009113375 A JP 2009113375A JP 5763876 B2 JP5763876 B2 JP 5763876B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
layer
semiconductor
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009113375A
Other languages
Japanese (ja)
Other versions
JP2010263103A (en
Inventor
千代子 竹村
千代子 竹村
本田 誠
本田  誠
平井 桂
桂 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2009113375A priority Critical patent/JP5763876B2/en
Publication of JP2010263103A publication Critical patent/JP2010263103A/en
Application granted granted Critical
Publication of JP5763876B2 publication Critical patent/JP5763876B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、低温で簡便なプロセスにより形成可能であり、高移動度で安定性の高い薄膜トランジスタ、及びその製造方法に関する。   The present invention relates to a thin film transistor that can be formed by a simple process at a low temperature and has high mobility and high stability, and a manufacturing method thereof.

ガラス基板上にアモルファスシリコン等の薄膜を形成し、これを活性層として用いる電界効果型薄膜トランジスタ(TFT)、またこれらを用いたアクティブマトリクス回路等はよく知られている。   A field effect thin film transistor (TFT) using a thin film made of amorphous silicon or the like on a glass substrate and using it as an active layer, and an active matrix circuit using these are well known.

しかしながら、アモルファスシリコンを用いたTFTはキャリア移動度が低く、また連続駆動時の特性が不安定であるため、有機ELアクティブマトリクス回路等に用いるには、キャリア移動度の高い、安定な薄膜トランジスタが求められている。   However, since TFTs using amorphous silicon have low carrier mobility and unstable characteristics during continuous driving, a stable thin film transistor with high carrier mobility is required for use in an organic EL active matrix circuit or the like. It has been.

高移動度のTFTとして、ポリシリコン薄膜を用いたTFTが開発されているが、高精度な制御が求められるレーザーアニーリングが必要となるなど、製造プロセスが煩雑であり、素子間の性能ばらつきも問題となっている。   A TFT using a polysilicon thin film has been developed as a high-mobility TFT, but the manufacturing process is complicated, such as the need for laser annealing that requires high-precision control, and performance variations between elements are also a problem. It has become.

簡便な製造プロセスが適用できるTFTとして、有機半導体を用いたTFTがよく知られているが、キャリア移動度が低く、連続駆動時の性能劣化、素子間のバラツキが大きいため、有機ELアクティブマトリクス回路等に用いるには不十分であることがわかってきた。簡便な製造プロセスが適用でき、連続駆動時の安定性やキャリア移動度が高く、素子間のバラツキの小さい高移動度のTFTとして、近年、金属酸化物半導体を用いたTFTの開発が活発に行われている。   A TFT using an organic semiconductor is well known as a TFT to which a simple manufacturing process can be applied. However, since the carrier mobility is low, the performance deterioration during continuous driving and the variation between elements are large, an organic EL active matrix circuit. It has been found that it is insufficient for use in, for example. In recent years, TFTs using metal oxide semiconductors have been actively developed as high-mobility TFTs that can be applied with simple manufacturing processes, have high stability during continuous driving, high carrier mobility, and little variation between elements. It has been broken.

中でも、In−Ga−Zn−Oの組成を持つアモルファス金属酸化物が薄膜トランジスタの半導体として優れていることがわかってきた(例えば、特許文献1〜3参照)。   In particular, it has been found that an amorphous metal oxide having a composition of In—Ga—Zn—O is excellent as a semiconductor of a thin film transistor (see, for example, Patent Documents 1 to 3).

更に、簡便、低温、大気圧下形成が可能な溶液プロセスで、酸化物半導体層を形成する方法についても開示されている(例えば、特許文献4参照)。   Furthermore, a method for forming an oxide semiconductor layer by a solution process that can be easily formed at low temperature and under atmospheric pressure is also disclosed (see, for example, Patent Document 4).

しかし、これらの方法の多くは、半導体として機能させるために400℃以上での高温焼成が必要とされており、樹脂基板に適用できる方法とは言い難いのが実状である。同様に、薄膜トランジスタの構成要素の一つであるゲート絶縁層においても、スパッタやCVD等の真空プロセスや、高温での熱酸化や焼成等の高温プロセスで形成されており、フレキシブルデバイスを目指す上で必要な樹脂基板上に、簡便なプロセスで形成可能で、且つ優れたトランジスタ性能を有する薄膜トランジスタは、これまで殆ど開示されていないのが現状である。   However, many of these methods require high-temperature baking at 400 ° C. or higher in order to function as a semiconductor, and it is difficult to say that these methods can be applied to resin substrates. Similarly, the gate insulating layer, which is one of the components of thin film transistors, is formed by vacuum processes such as sputtering and CVD, and high-temperature processes such as thermal oxidation and baking at high temperatures. At present, few thin film transistors that can be formed on a necessary resin substrate by a simple process and have excellent transistor performance have been disclosed.

因みに、低温、大気圧下形成が可能な溶液プロセスでゲート絶縁層を形成する方法はいくつか知られている。例えば、ポリイミド、ポリビニルフェノールなどのポリマー膜を前駆体溶液から形成する方法、無機酸化物微粒子の分散液から塗膜後、乾燥する方法、テトラエトキシシランなどのアルコキシド体や、ポリシラザン、ポリメタロキサンなどの酸化物前駆体溶液を塗布後、乾燥・焼成する方法などがある。   Incidentally, several methods for forming a gate insulating layer by a solution process that can be formed at low temperature and atmospheric pressure are known. For example, a method of forming a polymer film such as polyimide or polyvinylphenol from a precursor solution, a method of drying after coating from a dispersion of fine inorganic oxide particles, an alkoxide such as tetraethoxysilane, polysilazane, polymetalloxane, etc. There is a method of drying and baking after applying the oxide precursor solution.

ポリマー膜は溶媒耐性、絶縁性、硬度などの点で懸念があるため、無機酸化物膜が好ましい。しかし、薄膜トランジスタのゲート絶縁層に適用可能なレベルの絶縁特性を得るためには、乾燥膜を更に高温で焼成する必要がある。   Since the polymer film has concerns about solvent resistance, insulation, hardness, and the like, an inorganic oxide film is preferable. However, in order to obtain a level of insulating characteristics applicable to the gate insulating layer of the thin film transistor, the dry film needs to be fired at a higher temperature.

近年、ポリシラザンなどの塗布材料を用い、低温処理で絶縁性のよい無機酸化物膜を得る方法が知られるようになった(例えば、特許文献5、6参照)。   In recent years, a method for obtaining an inorganic oxide film having good insulation by low-temperature treatment using a coating material such as polysilazane has been known (for example, see Patent Documents 5 and 6).

通常、ポリシラザンを転化して形成したシリカ絶縁膜は、例えば、450℃以上の高温処理を施しても反応が完結しないため、絶縁膜内部に残存する未反応物や中間体や副生成物等が絶縁特性劣化の原因となる。特にこの絶縁膜を薄膜トランジスタのゲート絶縁層に用いた場合、オフ電流の上昇や移動度低下など、トランジスタ特性に大きく影響を及ぼすことも分かってきた。   Usually, a silica insulating film formed by converting polysilazane does not complete the reaction even when subjected to a high temperature treatment at 450 ° C. or higher, for example, so that unreacted substances, intermediates, by-products, etc. remaining inside the insulating film are present. It causes deterioration of insulation characteristics. In particular, when this insulating film is used for a gate insulating layer of a thin film transistor, it has been found that transistor characteristics such as an increase in off-current and a decrease in mobility greatly affect transistor characteristics.

中でも、前述したような酸化物半導体を薄膜トランジスタの半導体層に用いた場合、その悪影響は大きい。恐らく、有機半導体を用いた有機薄膜トランジスタであれば、半導体層の形成は通常、室温付近あるいは100℃以下の低温で行われるが、酸化物半導体を用いた薄膜トランジスタで高性能を得るためには、焼成などの熱処理プロセスが必要となり、その際に悪影響を与えているのではないかと考えている。   In particular, when an oxide semiconductor as described above is used for a semiconductor layer of a thin film transistor, the adverse effect is large. Probably, in the case of an organic thin film transistor using an organic semiconductor, the formation of the semiconductor layer is usually performed near room temperature or at a low temperature of 100 ° C. or less. I think that a heat treatment process such as the above is necessary and that it may have an adverse effect.

例えば、スパッタで形成した酸化物半導体層であればポストベーク時、酸化物半導体前駆体からなる塗布材料を用いて形成した酸化物半導体層であれば転化焼成時などに、絶縁膜中に残存する未反応のポリシラザンの転化反応が進行して生成したアンモニアなどの窒素を含有する副生成物や、元々絶縁膜中に残留していた副生成物などが半導体層へと拡散することで、性能劣化を引き起こしているのではないかと予測している。   For example, in the case of an oxide semiconductor layer formed by sputtering, it remains in the insulating film at the time of post-baking, and in the case of an oxide semiconductor layer formed by using a coating material made of an oxide semiconductor precursor, at the time of conversion baking. Performance degradation due to diffusion of nitrogen and other by-products such as ammonia generated by the conversion reaction of unreacted polysilazane and by-products originally remaining in the insulating film into the semiconductor layer It is predicted that it is causing.

特許文献5、6に開示されているような、UVオゾン酸化によってポリシラザンを転化する方法であれば、絶縁性の良好なシリカ膜が得られることが分かってはきたものの、全ての絶縁膜をシリカに転化するためには、少なくとも2〜3時間以上の長時間を必要としており、また特に特許文献6に開示されているような抵抗率の高い膜は、100nm以下の薄膜でしか得られておらず、薄膜トランジスタのゲート絶縁層として用いるには、実用的な技術とは言い難いのが現状である。   Although it has been found that a method of converting polysilazane by UV ozone oxidation as disclosed in Patent Documents 5 and 6 can provide a silica film having good insulation properties, all the insulating films are made of silica. In order to convert it into a long period of time, at least 2 to 3 hours or more is required. In particular, a film having a high resistivity as disclosed in Patent Document 6 is obtained only with a thin film of 100 nm or less. First, it is difficult to say that it is a practical technique for use as a gate insulating layer of a thin film transistor.

特開2006−165527号公報JP 2006-165527 A 特開2006−165528号公報JP 2006-165528 A 特開2007−73705号公報JP 2007-73705 A 特開2001−244464号公報JP 2001-244464 A 国際公開第06/19157号パンフレットInternational Publication No. 06/19157 Pamphlet 特開2001−159824号公報JP 2001-159824 A

本発明は、上記問題・状況に鑑みてなされたものであり、その解決課題は、低温で短時間の簡便なプロセスにより形成可能であり、トランジスタ特性に優れ、安定性の高い薄膜トランジスタ、及びその製造方法を提供することである。   The present invention has been made in view of the above-described problems and circumstances, and a solution to the problem is a thin film transistor that can be formed by a simple process at a low temperature for a short time, has excellent transistor characteristics, and high stability, and its manufacture. Is to provide a method.

本発明の上記目的は、下記構成により達成される。   The above object of the present invention is achieved by the following configurations.

1.基板上にゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、及び半導体層を有する薄膜トランジスタにおいて、該ゲート絶縁層が該半導体層と接触する側の表面層と、該表面層とは密度が異なる無機絶縁材料層とからなり、該表面層が酸素存在下で光照射処理またはプラズマ照射処理が施された無機膜であり、該表面層の密度が2.3g/cm 3 以上であり、前記無機絶縁材料層の密度が1.5〜2.1g/cm 3 の範囲であることを特徴とする薄膜トランジスタ。 1. In a thin film transistor having a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and a semiconductor layer over a substrate, the surface layer on the side where the gate insulating layer is in contact with the semiconductor layer and the surface layer have different densities consists of a layer of insulating material, an inorganic film der light irradiation treatment or plasma irradiation treatment is performed surface layer in the presence of oxygen is, is the density of the surface layer is 2.3 g / cm 3 or more, the inorganic A thin film transistor, wherein the density of the insulating material layer is in the range of 1.5 to 2.1 g / cm 3 .

2.前記光照射処理における光が紫外光であることを特徴とする前記1に記載の薄膜トランジスタ。   2. 2. The thin film transistor according to 1 above, wherein the light in the light irradiation treatment is ultraviolet light.

3.前記表面層が前駆体材料から形成した膜を転化することで形成された無機膜であることを特徴とする前記1または2に記載の薄膜トランジスタ。   3. 3. The thin film transistor according to 1 or 2 above, wherein the surface layer is an inorganic film formed by converting a film formed from a precursor material.

4.前記前駆体材料が無機高分子材料を含む溶液または分散液であることを特徴とする前記3に記載の薄膜トランジスタ。   4). 4. The thin film transistor according to 3 above, wherein the precursor material is a solution or dispersion containing an inorganic polymer material.

5.前記無機高分子材料がポリシラザンであることを特徴とする前記4に記載の薄膜トランジスタ。   5. 5. The thin film transistor according to 4 above, wherein the inorganic polymer material is polysilazane.

6.X線電子分光法により前記表面層から検出される窒素原子が元素組成百分率で10at%以下であることを特徴とする前記1〜5のいずれか1項に記載の薄膜トランジスタ。   6). 6. The thin film transistor according to any one of 1 to 5, wherein nitrogen atoms detected from the surface layer by X-ray electron spectroscopy are 10 at% or less in terms of elemental composition percentage.

7.X線電子分光法により前記表面層から検出される窒素原子が元素組成百分率で5at%以下であることを特徴とする前記1〜5のいずれか1項に記載の薄膜トランジスタ。   7). 6. The thin film transistor according to any one of 1 to 5 above, wherein nitrogen atoms detected from the surface layer by X-ray electron spectroscopy are 5 at% or less in terms of elemental composition percentage.

8.前記半導体層が酸化物半導体を含むことを特徴とする前記1〜7のいずれか1項に記載の薄膜トランジスタ。   8). 8. The thin film transistor according to any one of 1 to 7, wherein the semiconductor layer includes an oxide semiconductor.

9.前記酸化物半導体が少なくともIn、Zn、Snのいずれかの酸化物を含むことを特徴とする前記8に記載の薄膜トランジスタ。   9. 9. The thin film transistor according to 8 above, wherein the oxide semiconductor includes at least an oxide of In, Zn, or Sn.

10.前記酸化物半導体が少なくともGa、Alのいずれかの酸化物を含むことを特徴とする前記8または9に記載の薄膜トランジスタ。   10. 10. The thin film transistor as described in 8 or 9 above, wherein the oxide semiconductor contains at least an oxide of Ga or Al.

11.前記半導体層が酸化物半導体の前駆体を含む溶液または分散液を用いて形成された膜を含むことを特徴とする前記1〜10のいずれか1項に記載の薄膜トランジスタ。   11. 11. The thin film transistor according to any one of claims 1 to 10, wherein the semiconductor layer includes a film formed using a solution or dispersion containing a precursor of an oxide semiconductor.

12.前記半導体層が酸化物半導体の前駆体を塗布して得られた膜にマイクロ波を照射して形成された膜を含むことを特徴とする前記1〜11のいずれか1項に記載の薄膜トランジスタ。   12 12. The thin film transistor according to any one of 1 to 11, wherein the semiconductor layer includes a film formed by irradiating a film obtained by applying a precursor of an oxide semiconductor with microwaves.

13.前記1〜12のいずれか1項に記載の薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法。   13. 13. A method for producing a thin film transistor, comprising producing the thin film transistor according to any one of 1 to 12 above.

本発明の上記手段により、低温で短時間の簡便なプロセスにより形成可能であり、トランジスタ特性に優れ、安定性の高い薄膜トランジスタ及びその製造方法を提供することができる。   By the above means of the present invention, it is possible to provide a thin film transistor which can be formed by a simple process at a low temperature for a short time, has excellent transistor characteristics and high stability, and a method for manufacturing the same.

薄膜トランジスタ素子の代表的な素子構成を示す図である。It is a figure which shows the typical element structure of a thin-film transistor element. 薄膜トランジスタ素子が複数配置される薄膜トランジスタシートの1例を示す概略の等価回路図である。It is a schematic equivalent circuit diagram showing an example of a thin film transistor sheet in which a plurality of thin film transistor elements are arranged. 実施形態における薄膜トランジスタ製造の各工程を説明する断面模式図である。It is a cross-sectional schematic diagram explaining each process of thin-film transistor manufacture in embodiment.

以下、本発明について詳述する。   Hereinafter, the present invention will be described in detail.

本発明は、基板上にゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、及び半導体層を有する薄膜トランジスタにおいて、該ゲート絶縁層が該半導体層と接触する側の表面層と、該表面層とは組成または密度が異なる無機絶縁材料層とからなり、該表面層が酸素存在下で光照射処理またはプラズマ照射処理が施された無機膜であることを特徴とする。   The present invention relates to a thin film transistor having a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and a semiconductor layer on a substrate, the surface layer on the side where the gate insulating layer is in contact with the semiconductor layer, and the surface layer It is characterized by comprising an inorganic insulating material layer having a different composition or density, and the surface layer is an inorganic film that has been subjected to light irradiation treatment or plasma irradiation treatment in the presence of oxygen.

〔半導体層〕
本発明に係る半導体層は、シリコンなどの無機半導体、あるいはペンタセンやペンタセン誘導体などの有機半導体からなる層でもよいが、酸化物半導体を含有することが好ましい。
[Semiconductor layer]
The semiconductor layer according to the present invention may be an inorganic semiconductor such as silicon or an organic semiconductor such as pentacene or a pentacene derivative, but preferably contains an oxide semiconductor.

本発明の実施態様としては、当該酸化物半導体が、亜鉛またはインジウムを含有する酸化物半導体であることが好ましい。この場合、当該酸化物半導体が、亜鉛とインジウムを含む酸化物、亜鉛とガリウムを含む酸化物、またはインジウムとガリウムを含む酸化物のうちのいずれかを含有する酸化物半導体であることが好ましい。また、当該酸化物半導体が、亜鉛とインジウムとガリウムとからなる酸化物またはインジウムとガリウムとからなる酸化物を含有する酸化物半導体であることがより好ましい。   As an embodiment of the present invention, the oxide semiconductor is preferably an oxide semiconductor containing zinc or indium. In this case, the oxide semiconductor is preferably an oxide semiconductor containing any one of an oxide containing zinc and indium, an oxide containing zinc and gallium, or an oxide containing indium and gallium. The oxide semiconductor is more preferably an oxide semiconductor containing an oxide made of zinc, indium and gallium or an oxide made of indium and gallium.

本発明においては、当該半導体層が、酸化物半導体の前駆体を用いた溶液プロセスで形成された膜で構成された態様であるあることが好ましい。また、当該半導体層が、酸化物半導体の前駆体を塗布して得られた膜にマイクロ波を照射して形成された膜で構成された態様であるあることが好ましい。   In this invention, it is preferable that the said semiconductor layer is an aspect comprised by the film | membrane formed by the solution process using the precursor of an oxide semiconductor. Moreover, it is preferable that the said semiconductor layer is an aspect comprised by the film | membrane formed by irradiating the film | membrane obtained by apply | coating the precursor of an oxide semiconductor with a microwave.

以下、当該半導体層の構成要素である酸化物半導体等について詳細な説明をする。   Hereinafter, an oxide semiconductor that is a component of the semiconductor layer will be described in detail.

〔酸化物半導体〕
本発明において、酸化物半導体は酸化物半導体の前駆体を含む溶液または分散液溶液から形成されることが好ましい。
[Oxide semiconductor]
In the present invention, the oxide semiconductor is preferably formed from a solution or a dispersion solution containing a precursor of an oxide semiconductor.

(酸化物半導体の前駆体)
本発明において、酸化物半導体の前駆体は、加熱または酸化的な分解により金属酸化物半導体に転化する材料である。具体的な材料としては、金属原子含有化合物が挙げられ、金属原子含有化合物としては金属原子を含む、金属塩、ハロゲン化金属化合物、有機金属化合物等を挙げることができる。
(Oxide semiconductor precursor)
In the present invention, a precursor of an oxide semiconductor is a material that is converted into a metal oxide semiconductor by heating or oxidative decomposition. Specific examples of the material include metal atom-containing compounds, and examples of the metal atom-containing compound include metal salts, metal halide compounds, and organometallic compounds containing metal atoms.

金属塩、ハロゲン金属化合物、有機金属化合物の金属としては、Li、Be、B、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Rb、Sr、Y、Zr、Nb、Mo、Cd、In、Ir、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Tl、Pb、Bi、Ce、Pr、Nd、Pm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等を挙げることができる。   Metals of metal salts, halogen metal compounds, and organometallic compounds include Li, Be, B, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu Zn, Ga, Ge, Rb, Sr, Y, Zr, Nb, Mo, Cd, In, Ir, Sn, Sb, Cs, Ba, La, Hf, Ta, W, Tl, Pb, Bi, Ce, Pr Nd, Pm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu and the like.

金属塩としては、硝酸塩、硫酸塩、燐酸塩、炭酸塩、酢酸塩または蓚酸塩が好ましく、更に硝酸塩、酢酸塩等を、ハロゲン金属化合物としては、塩化物、ヨウ化物、臭化物等を好適に用いることができる。   As metal salts, nitrates, sulfates, phosphates, carbonates, acetates or oxalates are preferred. Further, nitrates, acetates, etc. are used, and chlorides, iodides, bromides, etc. are suitably used as halogen metal compounds. be able to.

有機金属化合物としては、下記の一般式(I)で示すものが挙げられる。   Examples of the organometallic compound include those represented by the following general formula (I).

一般式(I) R MR
式中、Mは金属、Rはアルキル基、Rはアルコキシ基、Rはβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基及びケトオキシ基(ケトオキシ錯体基)から選ばれる基であり、金属Mの価数をmとした場合、x+y+z=mであり、x=0〜m、またはx=0〜m−1であり、y=0〜m、z=0〜mで、いずれも0または正の整数である。
Formula (I) R 1 x MR 2 y R 3 z
In the formula, M is a metal, R 1 is an alkyl group, R 2 is an alkoxy group, R 3 is a β-diketone complex group, a β-ketocarboxylic acid ester complex group, a β-ketocarboxylic acid complex group, and a ketooxy group (ketooxy complex group). X + y + z = m, x = 0 to m, or x = 0 to m−1, and y = 0 to m, z = 0. ~ M, each of which is 0 or a positive integer.

のアルキル基としては、メチル基、エチル基、プロピル基、ブチル基等を挙げることができる。Rのアルコキシ基としては、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基、3,3,3−トリフルオロプロポキシ基等を挙げることができる。また、アルキル基の水素原子をフッ素原子に置換したものでもよい。 Examples of the alkyl group for R 1 include a methyl group, an ethyl group, a propyl group, and a butyl group. Examples of the alkoxy group for R 2 include a methoxy group, an ethoxy group, a propoxy group, a butoxy group, and a 3,3,3-trifluoropropoxy group. Moreover, what substituted the hydrogen atom of the alkyl group by the fluorine atom may be used.

のβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基及びケトオキシ基(ケトオキシ錯体基)から選ばれる基としては、β−ジケトン錯体基として、例えば、2,4−ペンタンジオン(アセチルアセトンあるいはアセトアセトンとも言う)、1,1,1,5,5,5−ヘキサメチル−2,4−ペンタンジオン、2,2,6,6−テトラメチル−3,5−ヘプタンジオン、1,1,1−トリフルオロ−2,4−ペンタンジオン等を挙げることができ、β−ケトカルボン酸エステル錯体基として、例えば、アセト酢酸メチルエステル、アセト酢酸エチルエステル、アセト酢酸プロピルエステル、トリメチルアセト酢酸エチル、トリフルオロアセト酢酸メチル等を挙げることができ、β−ケトカルボン酸として、例えば、アセト酢酸、トリメチルアセト酢酸等を挙げることができ、またケトオキシとして、例えば、アセトオキシ基(またはアセトキシ基)、プロピオニルオキシ基、ブチリロキシ基、アクリロイルオキシ基、メタクリロイルオキシ基等を挙げることができる。 Examples of the group selected from a β-diketone complex group, a β-ketocarboxylic acid ester complex group, a β-ketocarboxylic acid complex group, and a ketooxy group (ketooxy complex group) of R 3 include, for example, 2,4 -Pentanedione (also called acetylacetone or acetoacetone), 1,1,1,5,5,5-hexamethyl-2,4-pentanedione, 2,2,6,6-tetramethyl-3,5-heptanedione , 1,1,1-trifluoro-2,4-pentanedione, and the β-ketocarboxylic acid ester complex group includes, for example, acetoacetic acid methyl ester, acetoacetic acid ethyl ester, acetoacetic acid propyl ester, trimethyl Examples thereof include ethyl acetoacetate and methyl trifluoroacetoacetate. For example, acetoacetic acid, trimethylacetoacetic acid and the like can be mentioned, and examples of ketooxy include acetooxy group (or acetoxy group), propionyloxy group, butyryloxy group, acryloyloxy group, methacryloyloxy group and the like.

これらの基の炭素原子数は18以下が好ましい。また直鎖または分岐のもの、また水素原子をフッ素原子にしたものでもよい。有機金属化合物の中では、分子内に少なくとも1つ以上の酸素を有するものが好ましい。このようなものとしてRのアルコキシ基を少なくとも1つを含有する有機金属化合物、またRのβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基及びケトオキシ基(ケトオキシ錯体基)から選ばれる基を少なくとも1つ有する金属化合物が最も好ましい。 These groups preferably have 18 or less carbon atoms. Further, it may be linear or branched, or a hydrogen atom may be a fluorine atom. Among organometallic compounds, those having at least one oxygen in the molecule are preferable. As such, an organometallic compound containing at least one alkoxy group of R 2 , a β-diketone complex group, a β-ketocarboxylic acid ester complex group, a β-ketocarboxylic acid complex group and a ketooxy group (ketooxy group) of R 3 Most preferred are metal compounds having at least one group selected from (complex groups).

金属塩の内では、硝酸塩が好ましい。硝酸塩は高純度品が入手しやすく、また使用時の媒体として好ましい水に対する溶解度が高い。硝酸塩としては、硝酸インジウム、硝酸錫、硝酸亜鉛、硝酸ガリウム等が挙げられる。   Of the metal salts, nitrate is preferred. Nitrate is easily available as a high-purity product and has high solubility in water, which is preferable as a medium for use. Examples of nitrates include indium nitrate, tin nitrate, zinc nitrate, and gallium nitrate.

以上の酸化物半導体の前駆体の内、好ましいのは金属の硝酸塩、金属のハロゲン化物、アルコキシド類である。具体例としては、硝酸インジウム、硝酸亜鉛、硝酸ガリウム、硝酸スズ、硝酸アルミニウム、塩化インジウム、塩化亜鉛、塩化スズ(2価)、塩化スズ(4価)、塩化ガリウム、塩化アルミニウム、トリ−i−プロポキシインジウム、ジエトキシ亜鉛、ビス(ジピバロイルメタナト)亜鉛、テトラエトキシスズ、テトラ−i−プロポキシスズ、トリ−i−プロポキシガリウム、トリ−i−プロポキシアルミニウムなどが挙げられる。   Of the above oxide semiconductor precursors, preferred are metal nitrates, metal halides, and alkoxides. Specific examples include indium nitrate, zinc nitrate, gallium nitrate, tin nitrate, aluminum nitrate, indium chloride, zinc chloride, tin chloride (divalent), tin chloride (tetravalent), gallium chloride, aluminum chloride, tri-i-. Examples include propoxyindium, diethoxyzinc, bis (dipivaloylmethanato) zinc, tetraethoxytin, tetra-i-propoxytin, tri-i-propoxygallium, and tri-i-propoxyaluminum.

中でも、本発明においては、金属酸化物半導体の前駆体として、硝酸塩、硫酸塩、燐酸塩、炭酸塩、酢酸塩または蓚酸塩から選ばれる金属塩を用いることが好ましい。   In particular, in the present invention, it is preferable to use a metal salt selected from nitrates, sulfates, phosphates, carbonates, acetates or oxalates as a precursor of the metal oxide semiconductor.

本発明においては、前駆体として上記金属の硝酸塩、硫酸塩、燐酸塩、炭酸塩、酢酸塩または蓚酸塩から選ばれる金属塩を用いることにより、キャリア移動度の大きく、TFT素子としたときon/off比の大きい良好な特性を示す金属酸化物半導体を得ることができる。   In the present invention, by using a metal salt selected from nitrate, sulfate, phosphate, carbonate, acetate, or oxalate of the above metal as a precursor, the carrier mobility is high, and the TFT element is on / A metal oxide semiconductor having good characteristics with a large off ratio can be obtained.

これらの金属塩は他の無機塩、また有機金属化合物を用いる場合に比べ、加水分解、脱水反応を含むと予想される酸化反応のエネルギーが小さいこと、酸化物生成過程で発生する分解物が効率よく気化、排出されるために膜に残存しにくく、生成した酸化物中に存在する炭素などの不純物成分が少ないため、良好な半導体特性が得られるものと推定される。   These metal salts have less energy of oxidation reaction, which is expected to include hydrolysis and dehydration reactions, compared to the use of other inorganic salts and organometallic compounds, and the decomposition products generated during the oxide formation process are more efficient. It is presumed that good semiconductor characteristics can be obtained because it is not easily left in the film because it is well vaporized and discharged, and there are few impurity components such as carbon present in the generated oxide.

不純物低減、半導体特性の向上の観点から、上記金属塩の中でも硝酸塩が最も好ましい。   Among the above metal salts, nitrates are most preferable from the viewpoint of reducing impurities and improving semiconductor characteristics.

金属塩、特に硝酸塩で得られる半導体特性向上の効果は、加熱温度が100℃以上、400℃以下の温度範囲で得られる非晶質の金属酸化物半導体において、特に顕著である。非晶質酸化物の半導体の良好な状態が金属塩を原料とした半導体薄膜で得られることは従来知られておらず、顕著な効果と言える。   The effect of improving the semiconductor properties obtained with metal salts, particularly nitrates, is particularly remarkable in an amorphous metal oxide semiconductor obtained at a temperature range of 100 ° C. or higher and 400 ° C. or lower. It has not been known so far that a good state of an amorphous oxide semiconductor can be obtained by a semiconductor thin film using a metal salt as a raw material, which can be said to be a remarkable effect.

これらの塩を用いると、また半導体変換処理として電磁波(マイクロ波)で実質低温において変換するとき照射時間を短くでき好ましい。   Use of these salts is preferable because the irradiation time can be shortened when the semiconductor conversion process is performed with electromagnetic waves (microwaves) at a substantially low temperature.

(酸化物半導体の前駆体薄膜の成膜方法)
これらの金属酸化物半導体の前駆体を含有する薄膜を形成するためには、公知の成膜法、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、CVD法、スパッタリング法、大気圧プラズマ法などを用いることができるが、本発明においては、前述した金属酸化物半導体の前駆体を適切な溶媒に溶解した溶液を用い、基板上に塗設することが好ましく、これにより生産性を大幅に向上させることができる。
(Method for depositing oxide semiconductor precursor thin film)
In order to form a thin film containing these metal oxide semiconductor precursors, a known film formation method, vacuum deposition method, molecular beam epitaxial growth method, ion cluster beam method, low energy ion beam method, ion plating method are used. The CVD method, the sputtering method, the atmospheric pressure plasma method, and the like can be used. In the present invention, a solution obtained by dissolving the above-described metal oxide semiconductor precursor in an appropriate solvent is used to coat the substrate. It is preferable that the productivity can be greatly improved.

金属酸化物半導体の前駆体を溶解する溶媒としては、水の他、金属化合物を溶解するものであれば特に制限されるところではないが、水や、エタノール、プロパノール、エチレングリコールなどのアルコール類、テトラヒドロフラン、ジオキサン等のエーテル系、酢酸メチル、酢酸エチル等のエステル系、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン系、ジエチレングリコールモノメチルエーテル等グリコールエーテル系、また、アセトニトリルなど、更に、キシレン、トルエン等の芳香族炭化水素系溶媒、o−ジクロロベンゼン、ニトロベンゼン、m−クレゾール等の芳香族系溶媒、ヘキサン、シクロヘキサン、トリデカンなどの脂肪族炭化水素溶媒、α−テルピネオール、また、クロロホルムや1,2−ジクロロエタン等のハロゲン化アルキル系溶媒、N−メチルピロリドン、2硫化炭素等を好適に用いることができる。   The solvent for dissolving the precursor of the metal oxide semiconductor is not particularly limited as long as it dissolves the metal compound in addition to water, but water, alcohols such as ethanol, propanol, and ethylene glycol, Ethers such as tetrahydrofuran and dioxane, esters such as methyl acetate and ethyl acetate, ketones such as acetone, methyl ethyl ketone and cyclohexanone, glycol ethers such as diethylene glycol monomethyl ether, acetonitrile, and aromatics such as xylene and toluene Hydrocarbon solvents, aromatic solvents such as o-dichlorobenzene, nitrobenzene and m-cresol, aliphatic hydrocarbon solvents such as hexane, cyclohexane and tridecane, α-terpineol, chloroform and 1,2-dichloroethane Halogenated alkyl solvents, N- methylpyrrolidone, can be preferably used carbon disulfide and the like.

中でも、金属塩などの溶解性、塗布後の乾燥性の観点から水及び低級アルコールが好ましく、低級アルコールの中ではメタノール、エタノール、プロパノール(1−プロパノール及びイソプロパノール)が乾燥性の観点で好ましい。また、溶媒として低級アルコールを単独で用いてもよいし、水と任意の割合で混合して用いてもよい。溶解性と溶液安定性及び乾燥性の観点から、水とこれら低級アルコール類を混合して本発明の「水溶液」を作製することが好ましい。低級アルコールを混合して水溶液を作製すると、大きな組成の変化を行わず表面張力を下げることができるので、インクジェット塗布等において出射性が向上するので好ましい。   Among these, water and lower alcohols are preferable from the viewpoint of solubility of metal salts and the like and drying properties after coating, and among these lower alcohols, methanol, ethanol, and propanol (1-propanol and isopropanol) are preferable from the viewpoint of drying properties. Moreover, a lower alcohol may be used alone as a solvent, or may be used by mixing with water at an arbitrary ratio. From the viewpoints of solubility, solution stability, and drying properties, it is preferable to prepare “aqueous solution” of the present invention by mixing water and these lower alcohols. It is preferable to prepare an aqueous solution by mixing a lower alcohol, since the surface tension can be lowered without causing a large change in composition, and the light emission is improved in inkjet coating or the like.

本発明に係る水溶液とは、溶媒中の水含有率が30質量%以上の混合溶媒及び水(水含有率=100質量%)に溶質(本発明では金属塩とその他必要に応じて添加される添加剤)を溶解した溶液を意味する。金属塩等溶質の溶解性、溶液安定性の観点から、好ましくは水含有率は50質量%以上であり、更に好ましくは水含有率が70質量%以上である。   The aqueous solution according to the present invention is a mixed solvent having a water content of 30% by mass or more in the solvent and water (water content = 100% by mass) and a solute (in the present invention, a metal salt and other necessary additions). It means a solution in which (additive) is dissolved. From the viewpoint of solubility of solutes such as metal salts and solution stability, the water content is preferably 50% by mass or more, more preferably 70% by mass or more.

また、乾燥性及びインクジェット出射性、薄膜トランジスタの特性などの半導体特性を考慮した場合、溶媒比率で5質量%以上の低級アルコール添加が好ましく、いずれの特性(乾燥、出射性と溶液安定性)も満たすには水/低級アルコール比率が5/5〜95/5であることが好ましい。   In addition, when considering semiconductor characteristics such as drying characteristics, inkjet emission characteristics, and thin film transistor characteristics, it is preferable to add a lower alcohol with a solvent ratio of 5% by mass or more, and satisfy any characteristics (drying, emission characteristics and solution stability). The water / lower alcohol ratio is preferably 5/5 to 95/5.

更にアルコール類添加の効果として、半導体特性の向上の効果が認められる。例えば、薄膜トランジスタの移動度、on/off比、閾値などの特性の向上が認められる。この効果の原因について明確でないが、加熱による酸化物の生成プロセスに影響しているものと推察される。   Further, as an effect of adding alcohols, an effect of improving semiconductor characteristics is recognized. For example, improvement in characteristics such as mobility, on / off ratio, and threshold value of the thin film transistor is recognized. Although the cause of this effect is not clear, it is presumed that it has an influence on the oxide formation process by heating.

金属ハロゲン化物及び/または金属アルコキシドを用いた場合には、比較的極性の高い溶媒が好ましく、中でも、沸点が100℃以下の水、エタノール、プロパノール等のアルコール類、アセトニトリル、またはこれらの混合物を用いると乾燥温度を低くすることができため、樹脂基板に塗設することが可能となり、より好ましい。特に、水またはアルコール類を50質量%以上含有すること溶媒が好ましい。   When a metal halide and / or metal alkoxide is used, a solvent having a relatively high polarity is preferable. Among them, water having a boiling point of 100 ° C. or less, alcohols such as ethanol and propanol, acetonitrile, or a mixture thereof is used. Since the drying temperature can be lowered, it can be applied to the resin substrate, which is more preferable. In particular, the solvent preferably contains 50% by mass or more of water or alcohols.

また、溶媒中に金属アルコキシドと種々のアルカノールアミン、α−ヒドロキシケトン、β−ジケトンなどの多座配位子であるキレート配位子を添加すると、金属アルコキシドを安定化したり、カルボン酸塩の溶解度を増加させたりすることができ、悪影響が出ない範囲で添加することが好ましい。   Addition of metal alkoxide and various ligands such as alkanolamines, α-hydroxy ketones, β-diketones and other chelating ligands in the solvent stabilizes the metal alkoxide and the solubility of the carboxylate. It is preferable to add in a range that does not cause adverse effects.

酸化物半導体の前駆体材料を含有する液体を基材上に適用して薄膜を形成する方法としては、スピンコート法、スプレーコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法。ミスト法、など、凸版、凹版、平版、スクリーン印刷、インクジェットなどの印刷法等、広い意味での塗布による方法が挙げられ、また、これによりパターン化する方法などが挙げられる。塗布膜からフォトリソグラフ法、レーザーアブレーションなどによりパターン化してもよい。これらの内、好ましいのは薄膜の塗布が可能なインクジェット法、スプレーコート法等である。   As a method of forming a thin film by applying a liquid containing a precursor material of an oxide semiconductor on a substrate, a spin coating method, a spray coating method, a blade coating method, a dip coating method, a casting method, a roll coating method, Bar coat method, die coat method. Examples thereof include a method by coating in a broad sense such as a printing method such as letterpress, intaglio, planographic printing, screen printing, and ink jet, and a method for patterning by this. The coating film may be patterned by photolithography, laser ablation, or the like. Among these, preferred are an ink jet method and a spray coat method which can apply a thin film.

例えば、インクジェット法を用いて成膜する場合、金属塩溶液を滴下して、80〜150℃程度で溶媒(水)を揮発させることにより金属塩を含有する半導体前駆体層薄膜が形成される。なお、溶液を滴下する際、基板自体を80℃〜150℃程度に加熱しておくと塗布、乾燥の2プロセスを同時に行え、前駆体膜の造膜性も良好なため好ましい。   For example, when forming a film using an inkjet method, a metal salt solution is dropped, and a solvent (water) is volatilized at about 80 to 150 ° C., thereby forming a semiconductor precursor layer thin film containing the metal salt. In addition, when dropping the solution, it is preferable that the substrate itself is heated to about 80 ° C. to 150 ° C. because two processes of coating and drying can be performed simultaneously and the film forming property of the precursor film is good.

また、前駆体となる金属を含む薄膜の膜厚は1〜200nm、より好ましくは5〜100nmである。   Moreover, the film thickness of the thin film containing the metal used as a precursor is 1-200 nm, More preferably, it is 5-100 nm.

(金属の組成比)
好ましい金属の組成比としては、金属Aを1としたとき、金属Bの組成比は0.2〜5、好ましくは0.5〜2であり、金属Cは0〜5、好ましくは0〜2である。金属A;InまたはSn、金属B;GaまたはAl金属C;Zn。
(Composition ratio of metal)
As a preferable metal composition ratio, when the metal A is 1, the metal B composition ratio is 0.2 to 5, preferably 0.5 to 2, and the metal C is 0 to 5, preferably 0 to 2. It is. Metal A; In or Sn, metal B; Ga or Al metal C; Zn.

これらの内、In(インジウム)、Zn(亜鉛)のいずれかを含むことが好ましく、その他の金属としてはGa(ガリウム)を含むことが好ましい。具体的には、In−Ga−Zn−O組成(In:Zn:Ga=1:1:1)やIn−Ga−O組成(In:Ga=1:0.5)の酸化物半導体が好ましく用いられる。   Among these, it is preferable that either In (indium) or Zn (zinc) is included, and it is preferable that other metals include Ga (gallium). Specifically, an oxide semiconductor having an In—Ga—Zn—O composition (In: Zn: Ga = 1: 1: 1) or an In—Ga—O composition (In: Ga = 1: 0.5) is preferable. Used.

(アモルファス酸化物)
熱酸化によって形成される酸化物半導体としては、単結晶、多結晶、アモルファスのいずれの状態も使用可能だが、好ましくはアモルファスの薄膜である。
(Amorphous oxide)
As the oxide semiconductor formed by thermal oxidation, any state of single crystal, polycrystal, and amorphous can be used, but an amorphous thin film is preferable.

酸化物半導体の前駆体となる金属化合物材料から形成された、本発明に係る金属酸化物である非晶質酸化物の電子キャリア濃度は1018/cm未満が実現されていればよい。電子キャリア濃度は室温で測定する場合の値である。室温とは、例えば、25℃であり、具体的には0℃から40℃程度の範囲から適宜選択される温度である。なお、本発明に係るアモルファス酸化物の電子キャリア濃度は、0℃から40℃の範囲全てにおいて、1018/cm未満を充足する必要はない。例えば、25℃において、キャリア電子密度1018/cm未満が実現されていればよい。また、電子キャリア濃度を更に下げ、1017/cm以下、より好ましくは1016/cm以下にするとノーマリーオフの薄膜トランジスタが歩留まりよく得られる。 The electron carrier concentration of an amorphous oxide, which is a metal oxide according to the present invention, formed from a metal compound material that becomes a precursor of an oxide semiconductor only needs to be less than 10 18 / cm 3 . The electron carrier concentration is a value when measured at room temperature. The room temperature is, for example, 25 ° C., specifically a temperature appropriately selected from a range of about 0 ° C. to 40 ° C. Note that the electron carrier concentration of the amorphous oxide according to the present invention does not need to satisfy less than 10 18 / cm 3 in the entire range of 0 ° C. to 40 ° C. For example, a carrier electron density of less than 10 18 / cm 3 may be realized at 25 ° C. Further, when the electron carrier concentration is further reduced to 10 17 / cm 3 or less, more preferably 10 16 / cm 3 or less, a normally-off thin film transistor can be obtained with a high yield.

電子キャリア濃度の測定は、ホール効果測定により求めることができる。   The electron carrier concentration can be measured by Hall effect measurement.

金属酸化物である半導体の膜厚としては特に制限はないが、得られたトランジスタの特性は、半導体膜の膜厚に大きく左右される場合が多く、その膜厚は半導体により異なるが、一般に1μm以下、特に10〜300nmが好ましい。   The film thickness of the semiconductor that is a metal oxide is not particularly limited, but the characteristics of the obtained transistor are largely influenced by the film thickness of the semiconductor film, and the film thickness varies depending on the semiconductor, but is generally 1 μm. Hereinafter, 10 to 300 nm is particularly preferable.

本発明においては、前駆体材料、組成比、製造条件などを制御して、例えば、電子キャリア濃度を1012/cm以上1018/cm未満とする。より好ましくは1013/cm以上1017/cm以下、更には1015/cm以上1016/cm以下の範囲にすることが好ましい。 In the present invention, the precursor material, composition ratio, production conditions, and the like are controlled so that, for example, the electron carrier concentration is 10 12 / cm 3 or more and less than 10 18 / cm 3 . More preferably, it is in the range of 10 13 / cm 3 or more and 10 17 / cm 3 or less, more preferably 10 15 / cm 3 or more and 10 16 / cm 3 or less.

(前駆体から酸化物半導体への転化)
前述した半導体変換処理、即ち前駆体材料から形成された前駆体薄膜を金属酸化物半導体に変換する方法としては、酸素プラズマ法、熱酸化法、UVオゾン法等の酸化処理が挙げられる。また後述するマイクロ波照射を用いることができる。
(Conversion from precursor to oxide semiconductor)
Examples of the semiconductor conversion treatment described above, that is, a method of converting a precursor thin film formed from a precursor material into a metal oxide semiconductor include an oxidation treatment such as an oxygen plasma method, a thermal oxidation method, and a UV ozone method. Moreover, the microwave irradiation mentioned later can be used.

本発明において、前駆体材料を加熱する温度は前駆体を含有する薄膜表面の温度が50℃〜1000℃の範囲で任意に設定することができるが、電子デバイスの、デバイスの特性や生産効率の観点から、100〜400℃にすることが好ましい。薄膜表面の温度、基板の温度等は熱電対を用いた表面温度計、放射温度の測定が可能な放射温度計、ファイバー温度計などにより測定できる。により測定できる。加熱温度は電磁波の出力、照射時間、更には照射回数により制御することが可能である。また、前駆体材料を加熱する時間は任意に設定できるが、電子デバイスの特性や生産効率の観点から、1秒以上60分以下の範囲が好ましい。より好ましくは5〜30分である。   In the present invention, the temperature at which the precursor material is heated can be arbitrarily set within the range of the temperature of the thin film surface containing the precursor in the range of 50 ° C to 1000 ° C. From a viewpoint, it is preferable to set it as 100-400 degreeC. The temperature of the thin film surface, the temperature of the substrate, etc. can be measured by a surface thermometer using a thermocouple, a radiation thermometer capable of measuring the radiation temperature, a fiber thermometer, or the like. Can be measured. The heating temperature can be controlled by the output of electromagnetic waves, the irradiation time, and the number of irradiations. Moreover, although the time which heats precursor material can be set arbitrarily, the range of 1 second or more and 60 minutes or less is preferable from a viewpoint of the characteristic and production efficiency of an electronic device. More preferably, it is 5 to 30 minutes.

また、硝酸塩、硫酸塩、燐酸塩、炭酸塩、酢酸塩または蓚酸塩から選ばれる金属塩を用いることで比較的低い温度において半導体変換処理を行うことができる。   Further, the semiconductor conversion treatment can be performed at a relatively low temperature by using a metal salt selected from nitrate, sulfate, phosphate, carbonate, acetate or oxalate.

また、金属酸化物の形成はESCA等により検知でき、半導体への変換が充分行われる条件を予め選択することができる。   Further, the formation of the metal oxide can be detected by ESCA or the like, and the conditions under which the conversion to the semiconductor is sufficiently performed can be selected in advance.

また、酸素プラズマ法としては大気圧プラズマ法を用いるのが好ましい。また酸素プラズマ法、UVオゾン法においては、基板を50℃〜300℃の範囲で加熱させることが好ましい。   Further, it is preferable to use an atmospheric pressure plasma method as the oxygen plasma method. In the oxygen plasma method and the UV ozone method, the substrate is preferably heated in the range of 50 ° C to 300 ° C.

大気圧プラズマ法では、大気圧下で、アルゴンガス等の不活性ガスを放電ガスとして、これと共に反応ガス(酸素を含むガス)を放電空間に導入して、高周波電界を印加して、放電ガスを励起させ、プラズマ発生させ、反応ガスと接触させて酸素を含むプラズマを発生させ、基体表面をこれに晒すことで酸素プラズマ処理を行う。大気圧下とは、20〜110kPaの圧力を表すが、好ましくは93〜104kPaである。   In the atmospheric pressure plasma method, an inert gas such as argon gas is used as a discharge gas under atmospheric pressure, and a reaction gas (a gas containing oxygen) is introduced into the discharge space, and a high frequency electric field is applied to the discharge gas. Is excited to generate plasma, and contact with a reactive gas to generate plasma containing oxygen, and the substrate surface is exposed to this to perform oxygen plasma treatment. Under atmospheric pressure represents a pressure of 20 to 110 kPa, preferably 93 to 104 kPa.

大気圧プラズマ法を用いて、酸素含むガスを反応性ガスとして、酸素プラズマを発生させ、金属塩を含有する前駆体薄膜を、プラズマ空間に晒すことでプラズマ酸化により前駆体薄膜は酸化分解して、金属酸化物からなる層が形成する。   Using an atmospheric pressure plasma method, oxygen plasma is generated as a reactive gas, oxygen plasma is generated, and the precursor thin film containing a metal salt is exposed to the plasma space, so that the precursor thin film is oxidized and decomposed by plasma oxidation. A layer made of a metal oxide is formed.

高周波電源として0.5kHz以上、2.45GHz以下、また、対向電極間に供給する電力は、好ましくは0.1W/cm以上、50W/cm以下である。 The high frequency power source is 0.5 kHz or more and 2.45 GHz or less, and the power supplied between the counter electrodes is preferably 0.1 W / cm 2 or more and 50 W / cm 2 or less.

使用するガスは、基本的に、放電ガス(不活性ガス)と、反応ガス(酸化性ガス)の混合ガスである。反応ガスは好ましくは酸素ガスであり混合ガスに対し、0.01〜10体積%含有させることが好ましい。0.1〜10体積%であることがより好ましいが、更に好ましくは、0.1〜5体積%である。   The gas used is basically a mixed gas of a discharge gas (inert gas) and a reaction gas (oxidizing gas). The reaction gas is preferably oxygen gas and is preferably contained in an amount of 0.01 to 10% by volume with respect to the mixed gas. Although it is more preferable that it is 0.1-10 volume%, More preferably, it is 0.1-5 volume%.

上記不活性ガスとしては、周期表の第18属元素、具体的には、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンや、窒素ガス等が挙げられるが、本発明に記載の効果を得るためには、ヘリウム、アルゴン、窒素ガスが好ましく用いられる。   Examples of the inert gas include Group 18 elements of the periodic table, specifically, helium, neon, argon, krypton, xenon, radon, nitrogen gas, and the like, in order to obtain the effects described in the present invention. For this, helium, argon, or nitrogen gas is preferably used.

また、反応ガスを放電空間である電極間に導入するには、常温常圧で構わない。   In order to introduce the reaction gas between the electrodes which are the discharge space, normal temperature and normal pressure may be used.

大気圧下でのプラズマ法については特開平11−61406号、同11−133205号、特開2000−121804号、同2000−147209号、同2000−185362号の各公報等に記載されている。   The plasma method under atmospheric pressure is described in JP-A-11-61406, JP-A-11-133205, JP-A-2000-121804, JP-A-2000-147209, and JP-A-2000-185362.

また、UVオゾン法は、酸素の存在下で、紫外光を照射し、酸化反応を進行させる方法である。紫外光の波長は、100〜450nm、特に好ましくは150〜300nm程度の所謂、真空紫外光を照射することが好ましい。光源は、低圧水銀灯、重水素ランプ、キセノンエキシマーランプ、メタルハライドランプ、エキシマーレーザーなどを用いることができる。   The UV ozone method is a method in which an ultraviolet light is irradiated in the presence of oxygen to advance an oxidation reaction. It is preferable to irradiate so-called vacuum ultraviolet light having a wavelength of ultraviolet light of 100 to 450 nm, particularly preferably about 150 to 300 nm. As the light source, a low-pressure mercury lamp, a deuterium lamp, a xenon excimer lamp, a metal halide lamp, an excimer laser, or the like can be used.

ランプの出力としては400W〜30kW、照度としては100mW/cm〜100kW/cm、照射エネルギーとしては10〜5000mJ/cmが好ましく、100〜2000mJ/cmがより好ましい。 The output of the lamp 400W~30kW, 100mW / cm 2 ~100kW / cm 2 as illuminance, preferably 10~5000mJ / cm 2 as irradiation energy, 100 to 2000 mJ / cm 2 is more preferable.

紫外線照射の際の照度は1mW/cm〜10W/cmが好ましい。 The illuminance upon ultraviolet irradiation is preferably 1 mW / cm 2 to 10 W / cm 2 .

また、本発明においては、酸化処理に加えて前記酸化処理の後、あるいは前記酸化処理と同時に加熱処理を施すことが好ましい。これにより酸化分解を促進できる。   In the present invention, it is preferable to perform a heat treatment after the oxidation treatment or simultaneously with the oxidation treatment in addition to the oxidation treatment. Thereby, oxidative decomposition can be promoted.

また、前駆体材料を含有する薄膜を酸化処理した後、基材を50〜200℃、好ましくは80〜150℃の範囲で、加熱時間としては1分〜10時間の範囲で加熱することが好ましい。   Further, after oxidizing the thin film containing the precursor material, the base material is preferably heated in the range of 50 to 200 ° C., preferably 80 to 150 ° C., and the heating time in the range of 1 minute to 10 hours. .

加熱処理は酸化処理と同時に行ってもよく、酸化による金属酸化物半導体への変換を迅速に行うことができる。   The heat treatment may be performed at the same time as the oxidation treatment, and can be rapidly converted into a metal oxide semiconductor by oxidation.

金属酸化物半導体への変換後、形成される半導体薄膜の膜厚は1〜200nm、より好ましくは5〜100nmが好ましい。   After the conversion to a metal oxide semiconductor, the thickness of the formed semiconductor thin film is preferably 1 to 200 nm, more preferably 5 to 100 nm.

本発明においては、前記半導体変換処理としてマイクロ波(0.3〜50GHz)照射の工程を含むことが好ましい。また、酸素の存在下でマイクロ波を照射することが、短時間で金属酸化物半導体前駆体の酸化反応を進行させる上で好ましい。   In this invention, it is preferable that the process of microwave (0.3-50 GHz) irradiation is included as said semiconductor conversion process. In addition, it is preferable to irradiate microwaves in the presence of oxygen in order to advance the oxidation reaction of the metal oxide semiconductor precursor in a short time.

(マイクロ波の照射)
本発明においては、金属酸化物半導体の前駆体となる前記金属無機塩材料から形成された薄膜を半導体に変換する方法として、マイクロ波照射を用いることが好ましい。
(Microwave irradiation)
In the present invention, it is preferable to use microwave irradiation as a method of converting a thin film formed from the metal inorganic salt material, which is a precursor of a metal oxide semiconductor, into a semiconductor.

即ち、これらの金属酸化物半導体の前駆体となる前記金属塩材料を含む薄膜を形成した後、該薄膜に対し電磁波、特にマイクロ波(周波数0.3〜50GHz)を照射する。   That is, after forming a thin film containing the metal salt material to be a precursor of these metal oxide semiconductors, the thin film is irradiated with electromagnetic waves, particularly microwaves (frequency: 0.3 to 50 GHz).

金属酸化物半導体の前駆体となる前記金属塩材料を含む薄膜にマイクロ波を照射することで、金属酸化物前駆体中の電子が振動し、熱が発生して薄膜が内部から均一に加熱される。ガラスや樹脂等の基板にはマイクロ波領域に吸収が殆どないため、基板自体は殆ど発熱せずに薄膜部のみを選択的に加熱し、熱酸化、金属酸化物半導体へ変換することが可能となる。   By irradiating the thin film containing the metal salt material, which is the precursor of the metal oxide semiconductor, with microwaves, the electrons in the metal oxide precursor vibrate and heat is generated to uniformly heat the thin film from the inside. The Since substrates such as glass and resin have almost no absorption in the microwave region, the substrate itself hardly generates heat, and it is possible to selectively heat only the thin film portion and convert it to thermal oxidation or a metal oxide semiconductor. Become.

マイクロ波加熱においては、一般的なようにマイクロ波吸収は吸収が強い物質に集中し、なお且つ非常に短時間で昇温することが可能なため、本発明にこの方法を用いた場合に、基材自身には殆ど電磁波による加熱の影響を与えず、短時間で前駆体薄膜のみを酸化反応が起きる温度まで昇温でき、金属酸化物前駆体を金属酸化物に変換することが可能となる。また、加熱温度、加熱時間は照射するマイクロ波の出力、照射時間で制御することが可能であり、前駆体材料、基板材料に合わせて調整することが可能である。   In microwave heating, since microwave absorption is generally concentrated in a substance having strong absorption, and it is possible to raise the temperature in a very short time, when this method is used in the present invention, The base material itself is hardly affected by heating by electromagnetic waves, and only the precursor thin film can be heated to a temperature at which the oxidation reaction occurs in a short time, and the metal oxide precursor can be converted into a metal oxide. . Further, the heating temperature and the heating time can be controlled by the output of the microwave to be irradiated and the irradiation time, and can be adjusted according to the precursor material and the substrate material.

一般的に、マイクロ波とは0.3〜50GHzの周波数を持つ電磁波のことを指し、携帯通信で用いられる0.8GHz及び1.5GHz帯、2GHz帯、アマチュア無線、航空機レーダー等で用いられる1.2GHz帯、電子レンジ、構内無線、VICS等で用いられる2.4GHz帯、船舶レーダー等に用いられる3GHz帯、その他ETCの通信に用いられる5.6GHzなどは全てマイクロ波の範疇に入る電磁波である。また、28GHz、50GHz等の発振機を市場で入手できる。   Generally, a microwave refers to an electromagnetic wave having a frequency of 0.3 to 50 GHz, and is used in 0.8 GHz and 1.5 GHz bands, 2 GHz bands, amateur radio, aircraft radar, etc. used in mobile communication. .2 GHz band, microwave oven, local radio, 2.4 GHz band used for VICS, 3 GHz band used for ship radar, etc., and 5.6 GHz used for other ETC communications are all electromagnetic waves in the microwave category. is there. In addition, oscillators such as 28 GHz and 50 GHz are available on the market.

オーブンなどを用いた通常の加熱方法に比較し、本発明に係る電磁波(マイクロ波)照射による加熱方法を用いることで、より良好な金属酸化物半導体層を得ることができる。金属酸化物半導体前駆体材料から金属酸化物半導体が生成するに際し、伝導熱以外の作用、例えば、金属酸化物半導体前駆体材料への電磁波の直接的な作用を示唆する効果が得られている。機構は十分に明らかになっていないが、金属酸化物半導体前駆体材料の加水分解や、脱水、分解、酸化等による金属酸化物半導体への転化が電磁波により促進された結果と推定される。   Compared to a normal heating method using an oven or the like, a better metal oxide semiconductor layer can be obtained by using the heating method by electromagnetic wave (microwave) irradiation according to the present invention. In producing a metal oxide semiconductor from a metal oxide semiconductor precursor material, an effect other than conduction heat, for example, an effect suggesting direct action of electromagnetic waves on the metal oxide semiconductor precursor material is obtained. Although the mechanism has not been clarified sufficiently, it is presumed that the conversion of the metal oxide semiconductor precursor material into a metal oxide semiconductor by dehydration, decomposition, oxidation, or the like was promoted by electromagnetic waves.

前記金属塩を含有する半導体前駆体層にマイクロ波照射を行って、半導体変換処理を行う方法は、短時間で選択的に酸化反応を進行させる方法である。なお、酸素の存在下でマイクロ波を照射することが、短時間で金属酸化物半導体前駆体の酸化反応を進行させる上で好ましい。   The method of performing semiconductor conversion treatment by irradiating the semiconductor precursor layer containing the metal salt with microwaves is a method of allowing the oxidation reaction to proceed selectively in a short time. Note that irradiation with microwaves in the presence of oxygen is preferable in order to advance the oxidation reaction of the metal oxide semiconductor precursor in a short time.

但し、熱伝導により少なからず基材にも熱が伝わるため、特に樹脂基板のような耐熱性の低い基材の場合は、マイクロ波の出力、照射時間、更には照射回数を制御することで前駆体を含有する薄膜の表面温度が100℃以上〜400℃未満になるように処理することが好ましい。薄膜表面の温度、基板の温度等は、熱電対を用いた表面温度計、また非接触の表面温度計により測定が可能である。   However, heat is transferred to the base material not only by heat conduction, so in the case of a base material with low heat resistance such as a resin substrate, the precursor can be controlled by controlling the microwave output, the irradiation time, and the number of times of irradiation. It is preferable to process so that the surface temperature of the thin film containing a body may be 100 degreeC or more and less than 400 degreeC. The temperature of the thin film surface, the temperature of the substrate, and the like can be measured by a surface thermometer using a thermocouple or a non-contact surface thermometer.

また、ITOのような強い電磁波吸収体が近傍(例えば、ゲート電極等)に存在する場合、これもマイクロ波を吸収し発熱するため、これに隣接する領域を更に短時間に加熱することができる。   In addition, when a strong electromagnetic wave absorber such as ITO is present in the vicinity (for example, a gate electrode), this also absorbs microwaves and generates heat, so that the adjacent region can be heated in a shorter time. .

〔ゲート絶縁層〕
本発明において、ゲート絶縁層は半導体層と接触する側の表面層と該表面層とは組成または密度が異なる無機絶縁材料層とからなり、該表面層が酸素存在下で光照射処理またはプラズマ照射処理を施された無機膜である。
[Gate insulation layer]
In the present invention, the gate insulating layer comprises a surface layer in contact with the semiconductor layer and an inorganic insulating material layer having a composition or density different from that of the surface layer, and the surface layer is subjected to light irradiation treatment or plasma irradiation in the presence of oxygen. It is the processed inorganic film.

ゲート絶縁層を形成する無機絶縁材料としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化スズ、酸化バナジウム、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸バリウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、タンタル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビスマス、トリオキサイドイットリウムなどの無機酸化物が挙げられる。これらの内好ましいのは、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタンであり、酸化ケイ素が最も好ましい。   Inorganic insulating materials for forming the gate insulating layer include silicon oxide, aluminum oxide, tantalum oxide, titanium oxide, tin oxide, vanadium oxide, barium strontium titanate, barium zirconate titanate, lead zirconate titanate, lead titanate Examples include inorganic oxides such as lanthanum, strontium titanate, barium titanate, barium magnesium fluoride, bismuth titanate, strontium bismuth titanate, strontium bismuth tantalate, bismuth tantalate niobate, and yttrium trioxide. Of these, silicon oxide, aluminum oxide, tantalum oxide, and titanium oxide are preferable, and silicon oxide is most preferable.

本発明におけるゲート絶縁層は、溶液から形成されることが好ましい。   The gate insulating layer in the present invention is preferably formed from a solution.

無機酸化物皮膜を溶液から形成する方法としては、無機酸化物の微粒子を、任意の有機溶剤あるいは水に必要に応じて界面活性剤などの分散補助剤を用いて分散した液を塗布、乾燥する方法や、酸化物前駆体、例えば、アルコキシド体の溶液を塗布、乾燥する、所謂ゾルゲル法等を用いることができるが、本発明においては、これらのゲート絶縁層として、M−O−Si(Mは金属)結合を含むポリメタロキサン、またはSi−N結合を含むポリシラザン等の無機高分子材料の薄膜を塗布法(広い意味の)により形成して、これを加熱処理によって、酸化ケイ素及び/または酸化チタンを主成分として含有する無機膜に変換したものが好ましい。   As a method of forming an inorganic oxide film from a solution, a liquid in which inorganic oxide fine particles are dispersed in an arbitrary organic solvent or water using a dispersion aid such as a surfactant as necessary is applied and dried. A so-called sol-gel method or the like in which a method or a solution of an oxide precursor, for example, an alkoxide body is applied and dried can be used. In the present invention, as these gate insulating layers, M-O-Si (M Is a thin film of an inorganic polymer material such as polymetalloxane containing a metal) bond or polysilazane containing a Si—N bond by a coating method (in a broad sense), and this is subjected to heat treatment to form silicon oxide and / or What converted into the inorganic film | membrane which contains a titanium oxide as a main component is preferable.

無機高分子材料であるポリメタロキサンの一例としては、前記MがSiであるSi−O−Si結合を含むポリシロキサン、またTi等を含むポリチタノメタロキサン等が挙げられる。これらの無機高分子材料、例えば、ポリシラザン(パーハイドロポリシラザン)は、AZエレクトロニックマテリアルズ株式会社製、アクアミカNP110、NN110等として市場から入手可能である。   As an example of the polymetalloxane which is an inorganic polymer material, polysiloxane containing Si—O—Si bond in which M is Si, polytitanometalloxane containing Ti or the like, and the like can be given. These inorganic polymer materials, for example, polysilazane (perhydropolysilazane) are commercially available as AZ Electronic Materials Co., Ltd., Aquamica NP110, NN110, and the like.

これらの皮膜形成方法としては、スプレーコート法、スピンコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法などの塗布による方法、印刷やインクジェットなどのパターニングによる方法などの塗布プロセスが挙げられる。   These film formation methods include spray coating, spin coating, blade coating, dip coating, casting, roll coating, bar coating, die coating, and other coating methods, and printing and inkjet patterning. Examples of the application process include a method.

これら絶縁膜の膜厚としては一般に50nm〜3μm、好ましくは100nm〜1μmである。   The thickness of these insulating films is generally 50 nm to 3 μm, preferably 100 nm to 1 μm.

(表面層)
本発明において、ゲート絶縁層の表面を構成する表面層は、酸素存在下で光照射処理またはプラズマ照射処理を施された無機膜からなる。特に、前述したような塗布形成可能な塗布材料を用いて前駆体膜を形成した後、酸素存在下で光照射処理またはプラズマ照射処理を施すことで無機膜へと転化することが好ましい。
(Surface layer)
In the present invention, the surface layer constituting the surface of the gate insulating layer is made of an inorganic film that has been subjected to light irradiation treatment or plasma irradiation treatment in the presence of oxygen. In particular, it is preferable to form a precursor film using a coating material that can be formed as described above, and then convert it into an inorganic film by performing light irradiation treatment or plasma irradiation treatment in the presence of oxygen.

本発明において、表面層は高い密度を有する無機膜(高密度表面層)であることが好ましい。その膜密度は2.2g/cm以上であることが好ましく、2.3g/cm以上であることがより好ましい。 In the present invention, the surface layer is preferably an inorganic film having a high density (high density surface layer). The film density is preferably 2.2 g / cm 3 or more, and more preferably 2.3 g / cm 3 or more.

酸素存在下での光照射処理またはプラズマ照射処理を加熱処理と組み合わせ行うことがより好ましく、具体的には基板を50〜300℃の範囲で加熱させながら、酸化処理を施すことが好ましい。   It is more preferable to perform light irradiation treatment or plasma irradiation treatment in the presence of oxygen in combination with heat treatment. Specifically, it is preferable to perform oxidation treatment while heating the substrate in the range of 50 to 300 ° C.

本発明における酸素存在下でのプラズマ照射処理は、前述した大気圧プラズマ法を用いるのが好ましい。   For the plasma irradiation treatment in the presence of oxygen in the present invention, the above-described atmospheric pressure plasma method is preferably used.

本発明において、前駆体膜から無機膜への転化反応は酸素存在下で光照射処理を施すことが好ましい。また、酸素存在下での光照射処理における光が紫外光であることがより好ましい。紫外光を照射することでオゾンが発生し、酸化反応がより進行する。紫外光の波長は100〜450nm、特に好ましくは150〜300nm程度の、所謂真空紫外光を照射することが好ましい。   In the present invention, the conversion reaction from the precursor film to the inorganic film is preferably subjected to light irradiation treatment in the presence of oxygen. The light in the light irradiation treatment in the presence of oxygen is more preferably ultraviolet light. By irradiating with ultraviolet light, ozone is generated and the oxidation reaction further proceeds. It is preferable to irradiate so-called vacuum ultraviolet light having a wavelength of ultraviolet light of 100 to 450 nm, particularly preferably about 150 to 300 nm.

光源は、低圧水銀灯、重水素ランプ、キセノンエキシマーランプ、メタルハライドランプ、エキシマーレーザーなどを用いることができる。ランプの出力としては400W〜30kW、照度としては100mW/cm〜100kW/cm、照射エネルギーとしては10〜5000mJ/cmが好ましく、100〜2000mJ/cmがより好ましい。紫外線照射の際の照度は1mW/cm〜10W/cmが好ましい。 As the light source, a low-pressure mercury lamp, a deuterium lamp, a xenon excimer lamp, a metal halide lamp, an excimer laser, or the like can be used. The output of the lamp 400W~30kW, 100mW / cm 2 ~100kW / cm 2 as illuminance, preferably 10~5000mJ / cm 2 as irradiation energy, 100 to 2000 mJ / cm 2 is more preferable. The illuminance upon ultraviolet irradiation is preferably 1 mW / cm 2 to 10 W / cm 2 .

(無機絶縁材料層)
本発明において、前記表面層以外のゲート絶縁層を構成する無機絶縁材料層は、無機膜からなる絶縁層であれば特に限定はされないが、前述したような無機酸化物膜からなることが好ましい。また、無機絶縁材料層を形成する方法はスパッタ、CVD、蒸着などの気相法でもよいが、前述したような溶液プロセスがより好ましい。
(Inorganic insulating material layer)
In the present invention, the inorganic insulating material layer constituting the gate insulating layer other than the surface layer is not particularly limited as long as it is an insulating layer made of an inorganic film, but is preferably made of an inorganic oxide film as described above. The inorganic insulating material layer may be formed by a vapor phase method such as sputtering, CVD, or vapor deposition, but the solution process as described above is more preferable.

(膜密度の測定)
本発明において、ゲート絶縁層(表面層、無機絶縁材料層)の密度は、膜密度としてX線反射率測定法により求めることができる。
(Measurement of film density)
In the present invention, the density of the gate insulating layer (surface layer, inorganic insulating material layer) can be determined by the X-ray reflectometry method as the film density.

具体的には、X線発生源は銅をターゲットとし、50kV−300mAで作動させる。多層膜ミラーとGe(111)チャンネルカットモノクロメーターにて単色化したX線を使用する。測定は、ソフトウェアーATX−Crystal Guide Ver.6.5.3.4を用い、半割、アライメント調整後、2θ/ω=0度から1度を0.002度/stepで0.05度/min.で走査する。上記の測定条件で反射率曲線を測定した後、株式会社リガク製GXRR Ver.2.1.0.0解析ソフトウェアーを用いて求めることができる。   Specifically, the X-ray generation source targets copper and operates at 50 kV-300 mA. X-rays monochromatized with a multilayer mirror and a Ge (111) channel cut monochromator are used. The measurement was performed using the software ATX-Crystal Guide Ver. 6.5.3.4, halved, after alignment adjustment, 2θ / ω = 0 ° to 1 ° from 0.002 ° / step to 0.05 ° / min. Scan with. After measuring the reflectance curve under the above measurement conditions, GXRR Ver. It can be determined using 2.1.0.0 analysis software.

また、本発明における表面層の膜密度は、2.2g/cm以上であることが好ましい。一般的にシリコンウェハーを熱酸化して得られる酸化ケイ素膜の膜密度は2.2g/cm程度であり、本発明のゲート絶縁層の表面は熱酸化膜並みの密度を有すると言える。 Moreover, it is preferable that the film density of the surface layer in this invention is 2.2 g / cm < 3 > or more. In general, the film density of a silicon oxide film obtained by thermally oxidizing a silicon wafer is about 2.2 g / cm 3 , and it can be said that the surface of the gate insulating layer of the present invention has a density comparable to that of a thermal oxide film.

(元素組成百分率の測定)
本発明において、ゲート絶縁層(表面層、無機絶縁材料層)の元素組成は、X線電子分光法(XPS)により求めることができる。
(Measurement of elemental composition percentage)
In the present invention, the elemental composition of the gate insulating layer (surface layer, inorganic insulating material layer) can be determined by X-ray electron spectroscopy (XPS).

また、本発明において、表面層から検出される窒素原子は元素組成百分率で10at%以下であることが好ましく、5at%以下であることがより好ましく、1%以下であることが最も好ましい。   In the present invention, the nitrogen atoms detected from the surface layer are preferably 10 at% or less, more preferably 5 at% or less, and most preferably 1% or less in terms of elemental composition percentage.

(素子構成)
図1は、本発明に係わる金属酸化物半導体を用いた、薄膜トランジスタ素子の代表的な素子構成を示す図である。
(Element structure)
FIG. 1 is a diagram showing a typical element configuration of a thin film transistor element using a metal oxide semiconductor according to the present invention.

薄膜トランジスタの構成例を幾つか断面図にて図1(a)〜(f)に示す。図1において、ソース電極102、ドレイン電極103を、金属酸化物半導体からなる半導体層101がチャネルとして連結するよう構成される。   Several structural examples of thin film transistors are shown in cross-sectional views in FIGS. In FIG. 1, a source electrode 102 and a drain electrode 103 are connected to a semiconductor layer 101 made of a metal oxide semiconductor as a channel.

同図(a)は、支持体106上に本発明の方法によりソース電極102、ドレイン電極103を形成して、これを基材(基板)として、両電極間に半導体層101を形成し、その上にゲート絶縁層105を形成し、更にその上にゲート電極104を形成して電界効果薄膜トランジスタを形成したものである。同図(b)は、半導体層101を、(a)では電極間に形成したものを、コート法等を用いて電極及び支持体表面全体を覆うように形成したものを表す。(c)は、支持体106上に、まず、半導体層101を形成し、その後ソース電極102、ドレイン電極103、そして絶縁層105を形成した後、ゲート電極104を形成したものを表す。本発明においては、ゲート絶縁層が本発明の構成及び方法で形成されていればよい。   In FIG. 6A, a source electrode 102 and a drain electrode 103 are formed on a support 106 by the method of the present invention, and this is used as a base material (substrate) to form a semiconductor layer 101 between both electrodes. A field effect thin film transistor is formed by forming a gate insulating layer 105 thereon and further forming a gate electrode 104 thereon. FIG. 6B shows the semiconductor layer 101 formed between the electrodes in FIG. 6A so as to cover the entire surface of the electrode and the support using a coating method or the like. (C) shows a structure in which the semiconductor layer 101 is first formed on the support 106, the source electrode 102, the drain electrode 103, and the insulating layer 105 are formed, and then the gate electrode 104 is formed. In the present invention, the gate insulating layer may be formed by the configuration and method of the present invention.

同図(d)は、支持体106上にゲート電極104を形成した後、ゲート絶縁層105を形成し、その上にソース電極102及びドレイン電極103を形成し、該電極間に半導体層101を形成する。その他同図(e)、(f)に示すような構成を取ることもできる。   In FIG. 4D, after the gate electrode 104 is formed on the support 106, the gate insulating layer 105 is formed, the source electrode 102 and the drain electrode 103 are formed thereon, and the semiconductor layer 101 is formed between the electrodes. Form. In addition, the configuration as shown in FIGS.

図2は、薄膜トランジスタ素子が複数配置される薄膜トランジスタシートの一例を示す概略の等価回路図である。   FIG. 2 is a schematic equivalent circuit diagram showing an example of a thin film transistor sheet in which a plurality of thin film transistor elements are arranged.

薄膜トランジスタシート120は、マトリクス配置された多数の薄膜トランジスタ素子124を有する。121は各薄膜トランジスタ素子124のゲート電極のゲートバスラインであり、122は各薄膜トランジスタ素子124のソース電極のソースバスラインである。   The thin film transistor sheet 120 includes a large number of thin film transistor elements 124 arranged in a matrix. 121 is a gate bus line of the gate electrode of each thin film transistor element 124, and 122 is a source bus line of the source electrode of each thin film transistor element 124.

各薄膜トランジスタ素子124のドレイン電極には、出力素子126が接続され、この出力素子126は、例えば、液晶、電気泳動素子等であり、表示装置における画素を構成する。図示の例では、出力素子126として液晶が抵抗とコンデンサからなる等価回路で示されている。125は蓄積コンデンサ、127は垂直駆動回路、128は水平駆動回路である。これら薄膜トランジスタシート120における各トランジスタ素子のソース、ドレイン電極またゲート電極等、更にゲートバスライン、ソースバスライン、また回路配線の製造に本発明を用いることができる。   An output element 126 is connected to the drain electrode of each thin film transistor element 124. The output element 126 is, for example, a liquid crystal or an electrophoretic element, and constitutes a pixel in the display device. In the illustrated example, the output element 126 is shown by an equivalent circuit in which liquid crystal is composed of a resistor and a capacitor. Reference numeral 125 denotes a storage capacitor, 127 denotes a vertical drive circuit, and 128 denotes a horizontal drive circuit. The present invention can be used to manufacture the source, drain electrode, gate electrode, and the like of each transistor element in the thin film transistor sheet 120, as well as the gate bus line, source bus line, and circuit wiring.

次いで、以下、薄膜トランジスタを構成する他の各要素について説明する。   Next, other elements constituting the thin film transistor will be described below.

〔電極〕
本発明において、TFT素子を構成するソース電極、ドレイン電極、ゲート電極等の電極に用いられる導電性材料としては、電極として実用可能なレベルでの導電性があればよく、特に限定されず、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン鉛、タンタル、インジウム、パラジウム、テルル、レニウム、イリジウム、アルミニウム、ルテニウム、ゲルマニウム、モリブデン、タングステン、また、例えば、酸化スズ・アンチモン、酸化インジウム・スズ(ITO)、フッ素ドープ酸化亜鉛等の電磁波吸収能をもつ電極材料、亜鉛、炭素、グラファイト、グラッシーカーボン、銀ペースト及びカーボンペースト、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、チタン、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、マグネシウム、リチウム、アルミニウム、マグネシウム/銅混合物、マグネシウム/銀混合物、マグネシウム/アルミニウム混合物、マグネシウム/インジウム混合物、アルミニウム/酸化アルミニウム混合物、リチウム/アルミニウム混合物等が用いられる。
〔electrode〕
In the present invention, the conductive material used for the electrodes such as the source electrode, the drain electrode, and the gate electrode constituting the TFT element is not particularly limited as long as it has conductivity at a practical level as an electrode. Gold, Silver, Nickel, Chromium, Copper, Iron, Tin, Antimony lead, Tantalum, Indium, Palladium, Tellurium, Iridium, Aluminum, Ruthenium, Germanium, Molybdenum, Tungsten, Also, for example, Antimony tin oxide, Oxide Electrode materials with electromagnetic wave absorbing ability such as indium tin (ITO), fluorine-doped zinc oxide, zinc, carbon, graphite, glassy carbon, silver paste and carbon paste, lithium, beryllium, sodium, magnesium, potassium, calcium, scandium, Titanium, manganese, Luconium, gallium, niobium, sodium, sodium-potassium alloy, magnesium, lithium, aluminum, magnesium / copper mixture, magnesium / silver mixture, magnesium / aluminum mixture, magnesium / indium mixture, aluminum / aluminum oxide mixture, lithium / aluminum mixture, etc. Is used.

また、導電性材料として、導電性ポリマーや金属微粒子などを好適に用いることができる。   Moreover, a conductive polymer, metal microparticles, etc. can be used suitably as a conductive material.

金属微粒子を含有する分散物としては、例えば、公知の導電性ペーストなどを用いてもよいが、好ましくは、粒子径が1〜50nm、好ましくは1〜10nmの金属微粒子を含有する分散物である。金属微粒子から電極を形成するには、前述の方法を同様に用いることができ、金属微粒子の材料としては上記の金属を用いることができる。   As the dispersion containing metal fine particles, for example, a known conductive paste may be used, but preferably a dispersion containing metal fine particles having a particle diameter of 1 to 50 nm, preferably 1 to 10 nm. . In order to form an electrode from metal fine particles, the above-described method can be used in the same manner, and the metal described above can be used as the material of the metal fine particles.

(電極等の形成方法)
電極の形成方法としては、上記を原料としてマスクを介して蒸着やスパッタリング等の方法を用いて形成する方法、また蒸着やスパッタリング等の方法により形成した導電性薄膜を、公知のフォトリソグラフ法やリフトオフ法を用いて電極形成する方法、アルミニウムや銅などの金属箔上に熱転写、インクジェット等により、レジストを形成しエッチングする方法がある。
(Method for forming electrodes, etc.)
As a method for forming an electrode, a method for forming the electrode by using a method such as vapor deposition or sputtering through a mask using the above as a raw material, or forming a conductive thin film formed by a method such as vapor deposition or sputtering using a known photolithography method or lift-off method. There are a method of forming an electrode using a method, and a method of forming a resist on a metal foil such as aluminum or copper by thermal transfer, ink jet or the like and etching.

また、導電性ポリマーの溶液あるいは分散液、金属微粒子を含有する分散液等を直接インクジェット法によりパターニングしてもよいし、塗工膜からリソグラフやレーザーアブレーション等により形成してもよい。更に導電性ポリマーや金属微粒子を含有する導電性インク、導電性ペーストなどを、凸版、凹版、平版、スクリーン印刷などの印刷法でパターニングする方法も用いることができる。   Alternatively, a conductive polymer solution or dispersion, a dispersion containing metal fine particles, or the like may be directly patterned by an ink jet method, or may be formed from a coating film by lithography, laser ablation, or the like. Further, a method of patterning a conductive ink or conductive paste containing a conductive polymer or metal fine particles by a printing method such as relief printing, intaglio printing, planographic printing or screen printing can also be used.

また、ソース、ドレイン、またゲート電極等、またゲートバスライン、ソースバスライン等を、エッチングまたはリフトオフ等感光性樹脂等を用いた金属薄膜のパターニングなしに形成する方法として、無電解メッキ法による方法が知られている。   Further, as a method of forming a source, drain, gate electrode, etc., and a gate bus line, source bus line, etc. without patterning a metal thin film using a photosensitive resin such as etching or lift-off, a method by an electroless plating method It has been known.

無電解メッキ法による電極の形成方法に関しては、特開2004−158805号公報にも記載されたように、電極を設ける部分に、メッキ剤と作用して無電解メッキを生じさせるメッキ触媒を含有する液体を、例えば、印刷法(インクジェット印刷含む。)によってパターニングした後に、メッキ剤を電極を設ける部分に接触させる。そうすると前記触媒とメッキ剤との接触により無電解メッキが施されて、電極パターンが形成されるというものである。   Regarding the method of forming an electrode by electroless plating, as described in Japanese Patent Application Laid-Open No. 2004-158805, the portion where the electrode is provided contains a plating catalyst that causes electroless plating by acting with a plating agent. After the liquid is patterned by, for example, a printing method (including ink jet printing), a plating agent is brought into contact with a portion where an electrode is provided. Then, electroless plating is performed by contact between the catalyst and the plating agent, and an electrode pattern is formed.

無電解メッキの触媒とメッキ剤の適用を逆にしてもよく、またパターン形成をどちらで行ってもよいが、メッキ触媒パターンを形成し、これにメッキ剤を適用する方法が好ましい。   The application of the electroless plating catalyst and the plating agent may be reversed, and the pattern formation may be performed either way, but a method of forming a plating catalyst pattern and applying the plating agent to this is preferable.

印刷法としては、例えば、スクリーン印刷、平版、凸版、凹版またインクジェット法による印刷などが用いられる。   As the printing method, for example, screen printing, lithographic printing, letterpress printing, intaglio printing, ink jet printing, or the like is used.

本発明に係るソース、あるいはドレイン電極の電極材料、また形成方法としては、塗布あるいは印刷法等のウェットプロセスにより、容易に成膜が可能な流動性電極材料を用いて形成されることが好ましい。   The electrode material of the source or drain electrode and the formation method according to the present invention are preferably formed using a fluid electrode material that can be easily formed by a wet process such as coating or printing.

流動性電極材料としては、公知の導電性ペーストなどを用いてもよいが、平均粒子径は1〜300nmの金属微粒子分散物が好ましく、更に中でも粒子径が1〜50nm、好ましくは1〜10nmの金属微粒子を含有する分散物である金属ナノ微粒子分散液等が挙げられる。また、導電性ポリマー溶液、分散液等を好適に用いることができる。   As the fluid electrode material, a known conductive paste or the like may be used, but a metal fine particle dispersion having an average particle size of 1 to 300 nm is preferable, and among them, a particle size of 1 to 50 nm, preferably 1 to 10 nm is preferable. Examples thereof include a metal nanoparticle dispersion liquid that is a dispersion containing metal particles. Moreover, a conductive polymer solution, a dispersion liquid, etc. can be used suitably.

このような金属微粒子の分散物の作製方法として、ガス中蒸発法、スパッタリング法、金属蒸気合成法などの物理的生成法や、コロイド法、共沈法などの、液相で金属イオンを還元して金属微粒子を生成する化学的生成法が挙げられるが、好ましくは、特開平11−76800号公報、同11−80647号公報、同11−319538号公報、特開2000−239853号公報等に示されたコロイド法、特開2001−254185号公報、同2001−53028号公報、同2001−35255号公報、同2000−124157号公報、同2000−123634号公報、特許第2561537号公報などに記載されたガス中蒸発法により製造された金属微粒子の分散物である。   As a method for producing such a dispersion of metal fine particles, metal ions are reduced in a liquid phase, such as a physical generation method such as gas evaporation method, sputtering method, and metal vapor synthesis method, colloid method, and coprecipitation method. Examples of the chemical production method for producing metal fine particles include those described in JP-A-11-76800, JP-A-11-80647, JP-A-11-319538, JP-A-2000-239853, and the like. The colloid method described in Japanese Patent Application Laid-Open No. 2001-254185, 2001-53028, 2001-35255, 2000-124157, 2000-123634, and Japanese Patent No. 2561537. It is a dispersion of fine metal particles produced by a gas evaporation method.

導電性ポリマーや金属微粒子を含有する導電性インク、導電性ペーストなどを凸版、凹版、平版、スクリーン印刷などの印刷法により適用する方法を用いることができる。   A method of applying a conductive ink or conductive paste containing a conductive polymer or metal fine particles by a printing method such as relief printing, intaglio printing, planographic printing, or screen printing can be used.

印刷等により基板上に適用後、150〜450℃の温度で焼成処理を行うことで融着が進み低抵抗の電極となる。   After being applied on the substrate by printing or the like, by performing a baking treatment at a temperature of 150 to 450 ° C., fusion proceeds and a low resistance electrode is obtained.

〔基板〕
基板を構成する材料としては、種々の材料が利用可能であり、例えば、ガラス、石英、酸化アルミニウム、サファイア、チッ化ケイ素、炭化ケイ素などのセラミック基板、シリコン、ゲルマニウム、ガリウム砒素、ガリウム燐、ガリウム窒素など半導体基板、紙、不織布などを用いることができるが、本発明において基板(支持体)は樹脂からなることが好ましく、例えば、樹脂(プラスチック)フィルムシートを用いることができる。
〔substrate〕
Various materials can be used as the material constituting the substrate, for example, ceramic substrates such as glass, quartz, aluminum oxide, sapphire, silicon nitride, silicon carbide, silicon, germanium, gallium arsenide, gallium phosphide, gallium. A semiconductor substrate such as nitrogen, paper, non-woven fabric and the like can be used. In the present invention, the substrate (support) is preferably made of a resin, and for example, a resin (plastic) film sheet can be used.

樹脂(プラスチック)フィルムとしては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド(PPS)、ポリアリレート、ポリイミド(PI)、ポリアミドイミド(PAI)、ボリカーボネート(PC)、セルローストリアセテート(TAC)、セルロースアセテートプロピオネート(CAP)等からなるフィルム等が挙げられる。樹脂(プラスチックフィルム)を用いることで、ガラス基板を用いる場合に比べて軽量化を図ることができ、可搬性を高めることができると共に衝撃に対する耐性を向上できる。   Examples of the resin (plastic) film include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polyetherimide, polyetheretherketone, polyphenylene sulfide (PPS), polyarylate, polyimide ( Examples thereof include films made of PI), polyamideimide (PAI), polycarbonate (PC), cellulose triacetate (TAC), cellulose acetate propionate (CAP), and the like. By using a resin (plastic film), the weight can be reduced as compared with the case of using a glass substrate, and the portability can be improved and the resistance to impact can be improved.

また、本発明の薄膜トランジスタ素子上には、素子保護層を設けることも可能である。保護層としては前述した無機酸化物または無機窒化物等が挙げられ、上述した大気圧プラズマ法で形成するのが好ましい。   In addition, an element protective layer can be provided on the thin film transistor element of the present invention. Examples of the protective layer include the inorganic oxides and inorganic nitrides described above, and it is preferable to form the protective layer by the atmospheric pressure plasma method described above.

以下、本発明の薄膜トランジスタの製造方法について、その実施形態を具体的に説明する。   Hereinafter, embodiments of the method for manufacturing a thin film transistor of the present invention will be described in detail.

実施例1
《薄膜トランジスタ素子1の作製》
本発明の好ましい実施形態における薄膜トランジスタ製造の各工程を図3の断面模式図を用いて説明する。
Example 1
<< Production of Thin Film Transistor Element 1 >>
Each step of manufacturing a thin film transistor in a preferred embodiment of the present invention will be described with reference to a schematic cross-sectional view of FIG.

支持体301としてポリイミドフィルム(200μm)を用い、この上に、まず50W/m/minの条件でコロナ放電処理を施した。その後、以下のように接着性向上のため下引き層を形成した。 A polyimide film (200 μm) was used as the support 301, and a corona discharge treatment was first performed on the polyimide film under the condition of 50 W / m 2 / min. Thereafter, an undercoat layer was formed in order to improve adhesion as follows.

〔下引き層の形成〕
下記組成の塗布液を乾燥膜厚2μmになるように塗布し、90℃で5分間乾燥した後、60W/cmの高圧水銀灯下10cmの距離から4秒間硬化させた。
(Formation of undercoat layer)
A coating solution having the following composition was applied to a dry film thickness of 2 μm, dried at 90 ° C. for 5 minutes, and then cured for 4 seconds from a distance of 10 cm under a 60 W / cm high-pressure mercury lamp.

ジペンタエリスリトールヘキサアクリレート単量体 60g
ジペンタエリスリトールヘキサアクリレート2量体 20g
ジペンタエリスリトールヘキサアクリレート3量体以上の成分 20g
ジエトキシベンゾフェノンUV開始剤 2g
シリコーン系界面活性剤 1g
メチルエチルケトン 75g
メチルプロピレングリコール 75g
更にその層の上に、下記条件で連続的に大気圧プラズマ処理して厚さ50nmの酸化ケイ素膜を設け、これらの層を下引き層(バリア層)310とした(図3(1))。なお、大気圧プラズマ処理装置は、特開2003−303520号公報に記載の図6に準じた装置を用いた。
Dipentaerythritol hexaacrylate monomer 60g
Dipentaerythritol hexaacrylate dimer 20g
Dipentaerythritol hexaacrylate trimer or higher component 20g
Diethoxybenzophenone UV initiator 2g
Silicone surfactant 1g
75g of methyl ethyl ketone
Methyl propylene glycol 75g
Further, a silicon oxide film having a thickness of 50 nm was formed on the layer by continuous atmospheric pressure plasma treatment under the following conditions, and these layers were used as an undercoat layer (barrier layer) 310 (FIG. 3 (1)). . In addition, the atmospheric pressure plasma processing apparatus used the apparatus according to FIG. 6 as described in Unexamined-Japanese-Patent No. 2003-303520.

(使用ガス)
不活性ガス:ヘリウム98.25体積%
反応性ガス:酸素ガス1.5体積%
反応性ガス:テトラエトキシシラン蒸気(ヘリウムガスにてバブリング)0.25体積%
(放電条件)
高周波電源:13.56MHz
放電出力:10W/cm
(Used gas)
Inert gas: helium 98.25% by volume
Reactive gas: oxygen gas 1.5 volume%
Reactive gas: Tetraethoxysilane vapor (bubbled with helium gas) 0.25% by volume
(Discharge conditions)
High frequency power supply: 13.56 MHz
Discharge output: 10 W / cm 2 .

(電極条件)
電極は、冷却水による冷却手段を有するステンレス製ジャケットロール母材に対して、セラミック溶射によるアルミナを1mm被覆し、その後、テトラメトキシシランを酢酸エチルで希釈した溶液を塗布乾燥後、紫外線照射により封孔処理を行い、表面を平滑にしてRmax5μmとした誘電体(比誘電率10)を有するロール電極であり、アースされている。一方、印加電極としては、中空の角型のステンレスパイプに対し上記同様の誘電体を同条件にて被覆した。
(Electrode condition)
The electrode is coated with 1 mm of alumina by ceramic spraying on a stainless steel jacket roll base material having cooling means with cooling water, and then a solution obtained by diluting tetramethoxysilane with ethyl acetate is applied and dried, and then sealed by ultraviolet irradiation. This is a roll electrode having a dielectric (relative permittivity of 10) that has been subjected to hole treatment and has a smooth surface and an Rmax of 5 μm, and is grounded. On the other hand, as the application electrode, a hollow square stainless steel pipe was covered with the same dielectric as described above under the same conditions.

〔ゲート電極の形成〕
次いで、ゲート電極を形成する。スパッタ法により、厚さ300nmのITO膜を一面に成膜した後、フォトリソグラフ法により、エッチングしてゲート電極302を形成した。(図3(1))
〔ゲート絶縁層の形成〕
ゲート電極を形成した支持体上に、アクアミカNN110−20(パーヒドロポリシラザン・10質量%キシレン溶液、AZエレクトロニックマテリアルズ株式会社製)をスピンコート(2000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、200℃にて30分、UVオゾン酸化処理を行うことで、表面から20nmがポリシラザンから転化した酸化ケイ素膜(表面層)からなり、その下層180nmが未転化物を含む無機絶縁材料層からなるゲート絶縁層(合わせて200nm)を形成した(図3(2))。
[Formation of gate electrode]
Next, a gate electrode is formed. An ITO film having a thickness of 300 nm was formed on one surface by sputtering, and then etched by photolithography to form the gate electrode 302. (Fig. 3 (1))
[Formation of gate insulating layer]
Aquamica NN110-20 (perhydropolysilazane, 10% by mass xylene solution, manufactured by AZ Electronic Materials Co., Ltd.) was applied on the support on which the gate electrode was formed by spin coating (2000 rpm × 30 sec), dried, and an insulating film A precursor layer was formed. Next, by performing UV ozone oxidation treatment at 200 ° C. for 30 minutes, 20 nm from the surface is made of a silicon oxide film (surface layer) converted from polysilazane, and the lower layer 180 nm is from an inorganic insulating material layer containing unconverted products. A gate insulating layer (200 nm in total) was formed (FIG. 3 (2)).

ここで作製したゲート絶縁膜に対して、XPSにより膜厚方向における元素組成分析を行ったところ、表層から深さ方向20nmの位置において検出された元素組成百分率は、Si=33.2at%、O=64.5at%、N=2.3at%であった。一方、表層から深さ方向150nmの位置において検出された元素組成百分率は、Si=45.7at%、O=26.3at%、N=27.9at%であった。   When the element composition analysis in the film thickness direction was performed by XPS on the gate insulating film produced here, the element composition percentage detected at the position of 20 nm in the depth direction from the surface layer was Si = 33.2 at%, O = 64.5 at%, N = 2.3 at%. On the other hand, the element composition percentages detected at a position of 150 nm in the depth direction from the surface layer were Si = 45.7 at%, O = 26.3 at%, and N = 27.9 at%.

また、X線反射率測定法により求めた表層部分の膜密度は2.3g/cm、表層部分をエッチングし求めた膜内部(基板界面付近)の膜密度は1.5g/cmであった。 Further, the film density of the surface layer portion obtained by the X-ray reflectivity measurement method was 2.3 g / cm 3 , and the film density inside the film (near the substrate interface) obtained by etching the surface layer portion was 1.5 g / cm 3. It was.

〔半導体層の形成〕
続いて、半導体層をスパッタ法により形成した。スパッタのターゲットにはIn:Ga:Znの組成比を1:1:1とした複合酸化物(IGZO)を用い、DCマグネトロン方式のスパッタ装置で製膜した。パターン化は通常のフォトリソエッチング法を用い、エッチャントはITO用の市販品を使用した。形成した酸化物半導体層306(図3(4))の平均膜厚は30nmであった。
[Formation of semiconductor layer]
Subsequently, a semiconductor layer was formed by a sputtering method. A composite oxide (IGZO) with an In: Ga: Zn composition ratio of 1: 1: 1 was used as a sputtering target, and a film was formed by a DC magnetron type sputtering apparatus. For patterning, a normal photolithography etching method was used, and for the etchant, a commercially available product for ITO was used. The average thickness of the formed oxide semiconductor layer 306 (FIG. 3D) was 30 nm.

〔ソース電極、ドレイン電極の形成〕
次に、銀微粒子分散液(Cabot製 CCI−300(銀含有率20質量%))を、ピエゾ方式のインクジェットヘッドから射出し、半導体層の露出領域を含むソース電極、ドレイン電極部分に印刷を施した。次いで200℃で30分間熱処理して、ソース電極304及びドレイン電極305(図3(5))を形成した。それぞれのサイズは、幅40μm、長さ100μm(チャネル幅)厚さ100nmであり、ソース電極304、ドレイン電極305の距離(チャネル長)は20μmとした。
[Formation of source electrode and drain electrode]
Next, a silver fine particle dispersion (Cabot CCI-300 (silver content 20 mass%)) is ejected from a piezo-type inkjet head, and printing is performed on the source and drain electrode portions including the exposed regions of the semiconductor layer. did. Next, heat treatment was performed at 200 ° C. for 30 minutes to form a source electrode 304 and a drain electrode 305 (FIG. 3 (5)). Each size was 40 μm wide, 100 μm long (channel width), and 100 nm thick, and the distance (channel length) between the source electrode 304 and the drain electrode 305 was 20 μm.

《薄膜トランジスタ素子2の作製》
薄膜トランジスタ素子1の作製において、半導体の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子2を作製した。
<< Production of Thin Film Transistor Element 2 >>
A thin film transistor element 2 was produced in the same manner as in the production of the thin film transistor element 1 except that the semiconductor was formed as follows.

〔半導体層の形成〕
硝酸インジウム、硝酸亜鉛、硝酸ガリウムを金属比率で1:1:1(モル比)で混合した10質量%水/エタノール(9/1)溶液としたものをインクとして、支持体を100℃に加熱した状態でインクジェット装置にてインクを吐出することで、半導体の前駆体材料薄膜306’を形成した(図3(3))。
[Formation of semiconductor layer]
The support is heated to 100 ° C. using ink as a 10 mass% water / ethanol (9/1) solution in which indium nitrate, zinc nitrate, and gallium nitrate are mixed at a metal ratio of 1: 1: 1 (molar ratio). In this state, the ink was ejected by the ink jet device to form a semiconductor precursor material thin film 306 ′ (FIG. 3 (3)).

次に、支持体側からマイクロ波照射を行った。即ち、酸素と窒素の分圧が1:1の雰囲気、大気圧条件下で、500Wの出力でマイクロ波(2.45GHz)を照射し200℃で20分間の処理を行った。ITO(ゲート電極302)のマイクロ波吸収による発熱で前駆体材料は酸化物半導体に変換され、ゲート絶縁膜上、ゲート電極に対向して酸化物半導体層306が形成された(図3(4))。   Next, microwave irradiation was performed from the support side. That is, the treatment was performed at 200 ° C. for 20 minutes by irradiating with microwaves (2.45 GHz) at an output of 500 W under an atmospheric pressure condition where the partial pressure of oxygen and nitrogen was 1: 1. The precursor material was converted into an oxide semiconductor by heat generation by microwave absorption of ITO (gate electrode 302), and an oxide semiconductor layer 306 was formed on the gate insulating film so as to face the gate electrode (FIG. 3 (4)). ).

《薄膜トランジスタ素子3の作製》
薄膜トランジスタ素子1の作製において、半導体の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子2を作製した。
<< Production of Thin Film Transistor Element 3 >>
A thin film transistor element 2 was produced in the same manner as in the production of the thin film transistor element 1 except that the semiconductor was formed as follows.

〔半導体層の形成〕
硝酸インジウム、硝酸ガリウムを金属比率で1:0.5(モル比)で混合した(IGO)10質量%水/エタノール(9/1)溶液としたものをインクとして、支持体を100℃に加熱した状態でインクジェット装置にてインクを吐出することで、半導体の前駆体材料薄膜306’を形成した(図3(3))。
[Formation of semiconductor layer]
The support is heated to 100 ° C. using ink as a 10 mass% water / ethanol (9/1) solution in which indium nitrate and gallium nitrate are mixed at a metal ratio of 1: 0.5 (molar ratio). In this state, the ink was ejected by the ink jet device to form a semiconductor precursor material thin film 306 ′ (FIG. 3 (3)).

次に、支持体側からマイクロ波照射を行った。即ち、酸素と窒素の分圧が1:1の雰囲気、大気圧条件下で、500Wの出力でマイクロ波(2.45GHz)を照射し200℃で20分間の処理を行った。ITO(ゲート電極302)のマイクロ波吸収による発熱で前駆体材料は酸化物半導体に変換され、ゲート絶縁膜上、ゲート電極に対向して酸化物半導体層306が形成された(図3(4))。   Next, microwave irradiation was performed from the support side. That is, the treatment was performed at 200 ° C. for 20 minutes by irradiating with microwaves (2.45 GHz) at an output of 500 W under an atmospheric pressure condition where the partial pressure of oxygen and nitrogen was 1: 1. The precursor material was converted into an oxide semiconductor by heat generation by microwave absorption of ITO (gate electrode 302), and an oxide semiconductor layer 306 was formed on the gate insulating film so as to face the gate electrode (FIG. 3 (4)). ).

《薄膜トランジスタ素子4の作製》
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子4を作製した。
<< Production of Thin Film Transistor Element 4 >>
In the production of the thin film transistor element 2, a thin film transistor element 4 was produced in the same manner except that the gate insulating layer was formed as follows.

〔ゲート絶縁層の形成〕
ゲート電極を形成した支持体上に、アクアミカNP110−10(パーヒドロポリシラザン/アミン系触媒・10質量%キシレン溶液、AZエレクトロニックマテリアルズ株式会社製)をスピンコート(2000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、大気中で1時間、ホットプレート上(200℃)で加熱処理を行い、ポリシラザンから転化した酸化ケイ素膜(膜厚200nm)を形成した。
[Formation of gate insulating layer]
Aquamica NP110-10 (perhydropolysilazane / amine catalyst, 10% by mass xylene solution, manufactured by AZ Electronic Materials Co., Ltd.) was applied to the support on which the gate electrode was formed by spin coating (2000 rpm × 30 sec) and dried. Then, an insulating film precursor layer was formed. Next, heat treatment was performed on the hot plate (200 ° C.) for 1 hour in the air to form a silicon oxide film (film thickness: 200 nm) converted from polysilazane.

更に、その上にアクアミカNN110−10(パーヒドロポリシラザン・10質量%キシレン溶液、AZエレクトロニックマテリアルズ株式会社製)を2質量%に希釈した溶液をスピンコート(4000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、200℃にて30分、UVオゾン酸化処理を行うことで、表面がポリシラザンから転化した酸化ケイ素膜(膜厚20nm)を形成した。   Further, a solution obtained by diluting Aquamica NN110-10 (perhydropolysilazane / 10 mass% xylene solution, manufactured by AZ Electronic Materials Co., Ltd.) to 2 mass% is applied by spin coating (4000 rpm × 30 sec) and dried. Then, an insulating film precursor layer was formed. Next, a UV ozone oxidation treatment was performed at 200 ° C. for 30 minutes to form a silicon oxide film (film thickness 20 nm) whose surface was converted from polysilazane.

このようにして、表層が酸化ケイ素膜からなる表面層(膜厚20nm)、下層が材料由来のアミンを含有する酸化ケイ素膜からなる無機絶縁材料層(膜厚200nm)からなるゲート絶縁層(合わせて220nm)を形成した(図3(2))。   In this way, the surface layer is a surface layer (thickness 20 nm) made of a silicon oxide film, and the lower layer is a gate insulating layer (thickness 200 nm) made of an inorganic insulating material layer (thickness 200 nm) made of a silicon oxide film containing a material-derived amine. 220 nm) (FIG. 3 (2)).

ここで作製したゲート絶縁膜に対して、XPSにより膜厚方向における元素組成分析を行ったところ、表面層から検出された元素組成百分率は、Si=32.3at%、O=67.3at%、N=0.4at%であった。一方、無機絶縁材料層から検出された元素組成百分率は、Si=35.3at%、O=60.4at%、N=4.3at%であった。   When the element composition analysis in the film thickness direction by XPS was performed on the gate insulating film produced here, the element composition percentage detected from the surface layer was Si = 32.3 at%, O = 67.3 at%, N = 0.4 at%. On the other hand, the element composition percentage detected from the inorganic insulating material layer was Si = 35.3 at%, O = 60.4 at%, and N = 4.3 at%.

また、X線反射率測定法により求めた表面層の膜密度は2.3g/cm、無機絶縁材料層の膜密度は1.8g/cmであった。 Further, the film density of the surface layer determined by the X-ray reflectivity measurement method was 2.3 g / cm 3 , and the film density of the inorganic insulating material layer was 1.8 g / cm 3 .

《薄膜トランジスタ素子5の作製》
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子5を作製した。
<< Production of Thin Film Transistor Element 5 >>
In the production of the thin film transistor element 2, a thin film transistor element 5 was produced in the same manner except that the gate insulating layer was formed as follows.

〔ゲート絶縁層の形成〕
ゲート電極を形成した支持体をホットプレート上(150℃)で加熱してすぐにAl(NOの20質量%水溶液を配して、スピンコート(1000rpm)することで、硝酸アルミニウム塗布膜を形成した。続いて、硝酸アルミニウム塗布膜が形成されたものをホットプレート上(150℃)で10分間加熱後、更に電気炉(300℃)にて1時間加熱することで、酸化アルミニウムからなる絶縁膜(膜厚180nm)を形成した。
[Formation of gate insulating layer]
An aluminum nitrate coating film is obtained by heating a support on which a gate electrode is formed on a hot plate (150 ° C.) and immediately applying a 20 mass% aqueous solution of Al (NO 3 ) 3 and spin-coating (1000 rpm). Formed. Subsequently, the film on which the aluminum nitrate coating film is formed is heated on a hot plate (150 ° C.) for 10 minutes, and further heated in an electric furnace (300 ° C.) for 1 hour, whereby an insulating film made of aluminum oxide (film) 180 nm thick) was formed.

更に、その上にアクアミカNN110−10(パーヒドロポリシラザン・10質量%キシレン溶液、AZエレクトロニックマテリアルズ株式会社製)を2質量%に希釈した溶液をスピンコート(4000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、200℃にて30分、UVオゾン酸化処理を行うことで、表面がポリシラザンから転化した酸化ケイ素膜(膜厚20nm)を形成した。   Further, a solution obtained by diluting Aquamica NN110-10 (perhydropolysilazane / 10% by mass xylene solution, manufactured by AZ Electronic Materials Co., Ltd.) to 2% by mass is applied by spin coating (4000 rpm × 30 sec) and dried. Then, an insulating film precursor layer was formed. Next, a UV ozone oxidation treatment was performed at 200 ° C. for 30 minutes to form a silicon oxide film (film thickness 20 nm) whose surface was converted from polysilazane.

このようにして、表層が酸化ケイ素膜からなる表面層(膜厚20nm)、下層が酸化アルミニウム膜からなる無機絶縁材料層(膜厚180nm)からなるゲート絶縁層(合わせて200nm)を形成した(図3(2))。   In this way, a surface layer (thickness 20 nm) made of a silicon oxide film as a surface layer and a gate insulating layer (total 200 nm) made of an inorganic insulating material layer (thickness 180 nm) made of an aluminum oxide film as a lower layer were formed ( FIG. 3 (2)).

ここで作製したゲート絶縁膜に対して、XPSにより膜厚方向における元素組成分析を行ったところ、表面層から検出された元素組成百分率は、Si=32.5at%、O=67.3at%、N=0.2at%であった。   When the element composition analysis in the film thickness direction by XPS was performed on the gate insulating film produced here, the element composition percentage detected from the surface layer was Si = 32.5 at%, O = 67.3 at%, N = 0.2 at%.

また、X線反射率測定法により求めた表面層の膜密度は2.3g/cm、無機絶縁材料層の膜密度は1.6g/cmであった。 Moreover, the film density of the surface layer calculated | required by the X-ray-reflectance measuring method was 2.3 g / cm < 3 >, and the film density of the inorganic insulating material layer was 1.6 g / cm < 3 >.

《薄膜トランジスタ素子6の作製》
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子6を作製した。
<< Production of Thin Film Transistor Element 6 >>
In the production of the thin film transistor element 2, a thin film transistor element 6 was produced in the same manner except that the gate insulating layer was formed as follows.

〔ゲート絶縁層の形成〕
ゲート電極を形成した支持体上に、真空チャンバー中、スパッタ法により酸化ケイ素膜(膜厚180nm)を形成した。
[Formation of gate insulating layer]
A silicon oxide film (film thickness: 180 nm) was formed by sputtering in a vacuum chamber on the support on which the gate electrode was formed.

更に、その上にアクアミカNN110−10(パーヒドロポリシラザン・10質量%キシレン溶液、AZエレクトロニックマテリアルズ株式会社製)を2質量%に希釈した溶液をスピンコート(4000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、200℃にて30分、UVオゾン酸化処理を行うことで、表面がポリシラザンから転化した酸化ケイ素膜(膜厚20nm)を形成した。   Further, a solution obtained by diluting Aquamica NN110-10 (perhydropolysilazane / 10 mass% xylene solution, manufactured by AZ Electronic Materials Co., Ltd.) to 2 mass% is applied by spin coating (4000 rpm × 30 sec) and dried. Then, an insulating film precursor layer was formed. Next, a UV ozone oxidation treatment was performed at 200 ° C. for 30 minutes to form a silicon oxide film (film thickness 20 nm) whose surface was converted from polysilazane.

このようにして、表層が酸化ケイ素膜からなる表面層(膜厚20nm)、下層がスパッタで形成した酸化ケイ素膜からなる無機絶縁材料層(膜厚180nm)からなるゲート絶縁層(合わせて200nm)を形成した(図3(2))。   In this way, a surface layer (thickness 20 nm) whose surface layer is a silicon oxide film, and a gate insulating layer (total 200 nm) consisting of an inorganic insulating material layer (thickness 180 nm) consisting of a silicon oxide film formed by sputtering as a lower layer. Was formed (FIG. 3 (2)).

ここで作製したゲート絶縁膜に対して、XPSにより膜厚方向における元素組成分析を行ったところ、表面層から検出された元素組成百分率は、Si=32.9at%、O=66.9at%、N=0.2at%であった。一方、無機絶縁材料層から検出された元素組成百分率は、Si=33.0at%、O=67.0at%、N=0.0at%であった。   When the element composition analysis in the film thickness direction was performed on the gate insulating film produced here by XPS, the element composition percentage detected from the surface layer was Si = 32.9 at%, O = 66.9 at%, N = 0.2 at%. On the other hand, the element composition percentage detected from the inorganic insulating material layer was Si = 33.0 at%, O = 67.0 at%, and N = 0.0 at%.

また、X線反射率測定法により求めた表面層の膜密度は2.3g/cm、無機絶縁材料層の膜密度は2.1g/cmであった。 Moreover, the film density of the surface layer calculated | required by the X-ray reflectivity measuring method was 2.3 g / cm < 3 >, and the film density of the inorganic insulating material layer was 2.1 g / cm < 3 >.

《薄膜トランジスタ素子7(比較)の作製》
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子7を作製した。
<< Production of Thin Film Transistor Element 7 (Comparison) >>
A thin film transistor element 7 was produced in the same manner as in the production of the thin film transistor element 2, except that the gate insulating layer was formed as follows.

〔ゲート絶縁層の形成〕
ゲート電極を形成した支持体上に、アクアミカNN110−20(パーヒドロポリシラザン・10質量%キシレン溶液、AZエレクトロニックマテリアルズ株式会社製)をスピンコート(2000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、200℃にて1時間、電気炉加熱を行うことで、一部のポリシラザンが反応した膜からなるゲート絶縁層(230nm)を形成した(図3(2))。
[Formation of gate insulating layer]
Aquamica NN110-20 (perhydropolysilazane, 10% by mass xylene solution, manufactured by AZ Electronic Materials Co., Ltd.) was applied on the support on which the gate electrode was formed by spin coating (2000 rpm × 30 sec), dried, and an insulating film A precursor layer was formed. Next, by heating in an electric furnace at 200 ° C. for 1 hour, a gate insulating layer (230 nm) made of a film reacted with a part of polysilazane was formed (FIG. 3 (2)).

ここで作製したゲート絶縁膜に対して、XPSにより膜厚方向における元素組成分析を行ったところ、元素組成百分率は、Si=41.8at%、O=43.1at%、N=15.1at%であった。   When the element composition analysis in the film thickness direction was performed on the gate insulating film produced here by XPS, the element composition percentages were Si = 41.8 at%, O = 43.1 at%, N = 15.1 at%. Met.

また、X線反射率測定法により求めた膜密度は1.4g/cmであった。 The film density determined by the X-ray reflectivity measurement method was 1.4 g / cm 3 .

《薄膜トランジスタ素子8(比較)の作製》
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子8を作製した。
<< Production of Thin Film Transistor Element 8 (Comparison) >>
In the production of the thin film transistor element 2, a thin film transistor element 8 was produced in the same manner except that the gate insulating layer was formed as follows.

〔ゲート絶縁層の形成〕
ゲート電極を形成した支持体上に、アクアミカNN110−10(パーヒドロポリシラザン・10質量%キシレン溶液、AZエレクトロニックマテリアルズ株式会社製)を2質量%に希釈した溶液をスピンコート(4000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。
[Formation of gate insulating layer]
On a support on which a gate electrode is formed, a solution obtained by diluting Aquamica NN110-10 (perhydropolysilazane / 10 mass% xylene solution, manufactured by AZ Electronic Materials Co., Ltd.) to 2 mass% is spin-coated (4000 rpm × 30 sec). Then, coating and drying were performed to form an insulating film precursor layer.

次いで、200℃にて30分、UVオゾン酸化処理を行うことで、表面がポリシラザンから転化した酸化ケイ素膜(膜厚20nm)を形成した。更に形成した酸化ケイ素膜(膜厚20nm)上に、先程と同様にパーヒドロポリシラザン溶液を塗布後、UVオゾン酸化処理することで、酸化ケイ素膜(膜厚20nm)を積層していき、このようにパーヒドロポリシラザン溶液の塗布からUVオゾン酸化処理までの一連の工程を10回繰り返すことで、最終的に酸化ケイ素膜からなるゲート絶縁層(合わせて200nm)を形成した(図3(2))。   Next, a UV ozone oxidation treatment was performed at 200 ° C. for 30 minutes to form a silicon oxide film (film thickness 20 nm) whose surface was converted from polysilazane. Further, on the formed silicon oxide film (thickness 20 nm), a perhydropolysilazane solution is applied in the same manner as before, and then a UV ozone oxidation treatment is performed to stack a silicon oxide film (thickness 20 nm). A gate insulating layer (total 200 nm) made of a silicon oxide film was finally formed by repeating a series of steps from the application of the perhydropolysilazane solution to the UV ozone oxidation treatment 10 times (FIG. 3 (2)). .

このときUVオゾン酸化処理に要した時間は、トータルで5時間となった。   At this time, the time required for the UV ozone oxidation treatment was 5 hours in total.

ここで作製したゲート絶縁膜に対して、XPSにより膜厚方向における元素組成分析を行ったところ、元素組成百分率は、Si=32.3at%、O=67.4at%、N=0.3at%であった。   When the element composition analysis in the film thickness direction was performed on the gate insulating film produced here by XPS, the element composition percentage was Si = 32.3 at%, O = 67.4 at%, N = 0.3 at%. Met.

また、X線反射率測定法により求めた膜密度は2.3g/cmであった。 The film density determined by the X-ray reflectivity measurement method was 2.3 g / cm 3 .

《薄膜トランジスタ素子9(比較)の作製》
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子9を作製した。
<< Production of Thin Film Transistor Element 9 (Comparative) >>
A thin film transistor element 9 was produced in the same manner as in the production of the thin film transistor element 2 except that the gate insulating layer was formed as follows.

〔ゲート絶縁層の形成〕
ゲート電極上に、アクアミカNP110−10(パーヒドロポリシラザン/アミン系触媒/キシレン10質量%溶液:AZエレクトロニックマテリアルズ株式会社製)をスピンコート(2000rpm×30sec)にて塗布、乾燥し、絶縁膜前駆体層を形成した。次いで、大気中で1時間、ホットプレート上(200℃)で加熱処理を行い、ポリシラザンから転化した酸化ケイ素膜(膜厚200nm)を形成した(図3(2))。
[Formation of gate insulating layer]
On the gate electrode, aquamica NP110-10 (perhydropolysilazane / amine catalyst / xylene 10 mass% solution: manufactured by AZ Electronic Materials Co., Ltd.) is applied by spin coating (2000 rpm × 30 sec), dried, and an insulating film precursor A body layer was formed. Next, heat treatment was performed on the hot plate (200 ° C.) for 1 hour in the atmosphere to form a silicon oxide film (film thickness 200 nm) converted from polysilazane (FIG. 3 (2)).

ここで作製したゲート絶縁膜に対して、XPSにより膜厚方向における元素組成分析を行ったところ、元素組成百分率は、Si=35.3at%、O=60.4at%、N=4.3at%であった。   When the element composition analysis in the film thickness direction was performed on the gate insulating film produced here by XPS, the element composition percentages were Si = 35.3 at%, O = 60.4 at%, and N = 4.3 at%. Met.

また、X線反射率測定法により求めた膜密度は1.8g/cmであった。 Further, the film density determined by the X-ray reflectivity measurement method was 1.8 g / cm 3 .

《薄膜トランジスタ素子10(比較)の作製》
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子10作製した。
<< Production of Thin Film Transistor Element 10 (Comparison) >>
In the manufacture of the thin film transistor element 2, a thin film transistor element 10 was manufactured in the same manner except that the gate insulating layer was formed as follows.

〔ゲート絶縁層の形成〕
ゲート電極を形成した基板をホットプレート上(150℃)で加熱し、すぐにAl(NOの20質量%水溶液を基板上に配して、スピンコート(1000rpm)することで、硝酸アルミニウム塗布膜を形成した。続いて、硝酸アルミニウム塗布膜が形成されたものをホットプレート(150℃)上で10分間加熱後、更に電気炉(300℃)にて1時間加熱することで、酸化アルミニウムからなる絶縁膜(膜厚180nm)を形成した。
[Formation of gate insulating layer]
The substrate on which the gate electrode is formed is heated on a hot plate (150 ° C.), and a 20% by mass aqueous solution of Al (NO 3 ) 3 is immediately placed on the substrate and spin coated (1000 rpm), so that aluminum nitrate A coating film was formed. Subsequently, the film on which the aluminum nitrate coating film is formed is heated on a hot plate (150 ° C.) for 10 minutes, and then further heated in an electric furnace (300 ° C.) for 1 hour, whereby an insulating film (film formed of aluminum oxide) 180 nm thick) was formed.

ここで作製したゲート絶縁膜に対して、X線反射率測定法により求めた膜密度は1.6g/cmであった。 With respect to the gate insulating film produced here, the film density obtained by the X-ray reflectivity measurement method was 1.6 g / cm 3 .

《薄膜トランジスタ素子11(比較)の作製》
薄膜トランジスタ素子2の作製において、ゲート絶縁層の形成を以下のように行った以外は同様にして、薄膜トランジスタ素子11を作製した。
<< Production of Thin Film Transistor Element 11 (Comparative) >>
In the production of the thin film transistor element 2, a thin film transistor element 11 was produced in the same manner except that the gate insulating layer was formed as follows.

〔ゲート絶縁層の形成〕
ゲート電極を形成した支持体上に、真空チャンバー中、スパッタ法により酸化ケイ素膜からなるゲート絶縁層(膜厚180nm)を形成した。
[Formation of gate insulating layer]
On the support on which the gate electrode was formed, a gate insulating layer (film thickness: 180 nm) made of a silicon oxide film was formed by sputtering in a vacuum chamber.

ここで作製したゲート絶縁膜に対して、XPSにより膜厚方向における元素組成分析を行ったところ、元素組成百分率は、Si=33.0at%、O=67.0at%、N=0.0at%であった。   When the element composition analysis in the film thickness direction was performed on the gate insulating film produced here by XPS, the element composition percentages were as follows: Si = 33.0 at%, O = 67.0 at%, N = 0.0 at% Met.

また、X線反射率測定法により求めた膜密度は2.1g/cmであった。 The film density determined by the X-ray reflectivity measurement method was 2.1 g / cm 3 .

〔薄膜トランジスタ素子の評価〕
上記で作製した薄膜トランジスタ素子について、トランジスタ性能として、ドレインバイアスを+10Vとし、ゲートバイアスを−10Vから+40Vまで掃引した時のドレイン電流の増加(伝達特性)における飽和領域から、移動度(cm/Vs)を見積もり、またon/off比について評価を行った。また、閾値電圧Vth(V)を求めた。これらはいずれも各素子10個についての平均である。
[Evaluation of thin film transistor element]
With respect to the thin film transistor element manufactured above, as a transistor performance, mobility (cm 2 / Vs) from a saturation region in an increase (transfer characteristic) of drain current when a drain bias is +10 V and a gate bias is swept from −10 V to +40 V. ) Was estimated and the on / off ratio was evaluated. Further, the threshold voltage Vth (V) was obtained. These are all averages for 10 elements.

更に、20回連続駆動後の各トランジスタ特性についても評価した。結果を表1に示す。   Furthermore, each transistor characteristic after 20 times continuous drive was also evaluated. The results are shown in Table 1.

Figure 0005763876
Figure 0005763876

表1より、本発明に係る表面層をゲート絶縁層の表層に有する薄膜トランジスタ素子(水準1〜6)は、比較(水準7〜11)に比べて、トランジスタ特性、繰り返し安定性に優れていることが分かる。   From Table 1, the thin film transistor elements (levels 1 to 6) having the surface layer according to the present invention as the surface layer of the gate insulating layer are superior in transistor characteristics and repetition stability compared to the comparison (levels 7 to 11). I understand.

特に単独ではゲート絶縁層として十分に機能しない無機絶縁材料層(水準7、水準9〜11)でも、表層に本発明に係る表面層を有する構成とすれば、トランジスタ特性の即性能のみならず、繰り返し駆動後も安定であることが分かる(水準4と9、水準5と10、水準6と11の比較)。   In particular, an inorganic insulating material layer (level 7, level 9 to 11) that does not function sufficiently as a gate insulating layer by itself alone has a structure having a surface layer according to the present invention on the surface layer. It turns out that it is stable even after repeated driving (comparison of levels 4 and 9, levels 5 and 10, and levels 6 and 11).

また、同じポリシラザン(無触媒タイプ)転化シリカ膜でも、電気炉(200℃)で焼成しただけではオフ電流が高く、トランジスタ駆動を確認できないが(水準7)、同様にポリシラザン前駆体膜を形成後、本発明に係る表面層を表層に形成した構成とすれば、優れたトランジスタ特性が得られることが分かる(水準2)。   Also, even with the same polysilazane (non-catalytic type) converted silica film, the off-current is high only by firing in an electric furnace (200 ° C.), and transistor drive cannot be confirmed (level 7). It can be seen that excellent transistor characteristics can be obtained when the surface layer according to the present invention is formed on the surface layer (level 2).

水準1〜3では、無機絶縁材料層に含有するN原子は水準7に含有するN原子よりむしろ多いにも関わらず、優れたトランジスタ特性を示している。恐らくこれは、酸化物半導体膜形成時に悪影響を及ぼすと考えられる、ゲート絶縁層に含有するN原子の半導体膜への拡散等が表面層を表層に形成することで、抑制されるためと予想できる。   In the levels 1 to 3, excellent transistor characteristics are exhibited although the number of N atoms contained in the inorganic insulating material layer is larger than that in the level 7. Probably, this can be expected because the diffusion of N atoms contained in the gate insulating layer into the semiconductor film, which is considered to have an adverse effect when forming the oxide semiconductor film, is suppressed by forming the surface layer on the surface layer. .

一方、水準8では、ゲート絶縁膜中にN原子が残存しないように表面層を積層した構成としているが、耐久性等を考慮すると薄膜トランジスタのゲート絶縁層として最低でも200nmは必要であり、この膜厚を得るために10回プロセスを繰り返すことで、ゲート絶縁膜形成に5時間を要している。このように長時間のプロセスは実用的でない上に、繰り返し駆動で極端なオフ電流上昇が見られ、安定な薄膜トランジスタが得られない。   On the other hand, level 8 has a structure in which a surface layer is laminated so that N atoms do not remain in the gate insulating film. However, considering durability and the like, at least 200 nm is required as a gate insulating layer of a thin film transistor. By repeating the process 10 times in order to obtain the thickness, it takes 5 hours to form the gate insulating film. As described above, a long-time process is not practical, and an extreme off-current rise is observed by repeated driving, and a stable thin film transistor cannot be obtained.

本発明(水準1〜6)のように、表層に表面層を有する構成とすれば、下層の無機絶縁材料層の材料、組成、密度によらず、優れたトランジスタ特性を得ることができる。   As in the present invention (levels 1 to 6), when the surface layer has a surface layer, excellent transistor characteristics can be obtained regardless of the material, composition, and density of the underlying inorganic insulating material layer.

また、水準2と3の比較より、半導体膜はIGZO組成よりIGO組成の方が、より低温(300℃→200℃)プロセスで形成可能で、トランジスタ特性にも優れていることが分かる。   Further, from comparison between levels 2 and 3, it can be seen that the IGO composition of the semiconductor film can be formed at a lower temperature (300 ° C. → 200 ° C.) process and has better transistor characteristics than the IGZO composition.

101 半導体層
102 ソート電極
103 ドレイン電極
104 ゲート電極
105 ゲート絶縁層
301 支持体
302 ゲート電極
303 ゲート絶縁膜
304 ソース電極
305 ドレイン電極
306 酸化物半導体層
306’ 前駆体材料薄膜
DESCRIPTION OF SYMBOLS 101 Semiconductor layer 102 Sort electrode 103 Drain electrode 104 Gate electrode 105 Gate insulating layer 301 Support body 302 Gate electrode 303 Gate insulating film 304 Source electrode 305 Drain electrode 306 Oxide semiconductor layer 306 ′ Precursor material thin film

Claims (13)

基板上にゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、及び半導体層を有する薄膜トランジスタにおいて、該ゲート絶縁層が該半導体層と接触する側の表面層と、該表面層とは密度が異なる無機絶縁材料層とからなり、該表面層が酸素存在下で光照射処理またはプラズマ照射処理が施された無機膜であり、該表面層の密度が2.3g/cm3以上であり、前記無機絶縁材料層の密度が1.5〜2.1g/cm3の範囲であり、表面層から検出された元素組成百分率に少なくともSiとOが含まれていることを特徴とする薄膜トランジスタ。 In a thin film transistor having a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and a semiconductor layer over a substrate, the surface layer on the side where the gate insulating layer is in contact with the semiconductor layer and the surface layer have different densities An inorganic material layer, and the surface layer is an inorganic film that has been subjected to light irradiation treatment or plasma irradiation treatment in the presence of oxygen, and the density of the surface layer is 2.3 g / cm 3 or more; range der density is 1.5~2.1g / cm 3 of the material layer is, the thin film transistor which is characterized that you have includes at least Si and O on the detected elemental composition percentages from the surface layer. 前記光照射処理における光が紫外光であることを特徴とする請求項1に記載の薄膜トランジスタ。   2. The thin film transistor according to claim 1, wherein light in the light irradiation treatment is ultraviolet light. 前記表面層が前駆体材料から形成した膜を転化することで形成された無機膜であることを特徴とする請求項1または2に記載の薄膜トランジスタ。   3. The thin film transistor according to claim 1, wherein the surface layer is an inorganic film formed by converting a film formed from a precursor material. 前記前駆体材料が無機高分子材料を含む溶液または分散液であることを特徴とする請求項3に記載の薄膜トランジスタ。   4. The thin film transistor according to claim 3, wherein the precursor material is a solution or dispersion containing an inorganic polymer material. 前記無機高分子材料がポリシラザンであることを特徴とする請求項4に記載の薄膜トランジスタ。   5. The thin film transistor according to claim 4, wherein the inorganic polymer material is polysilazane. X線電子分光法により前記表面層から検出される窒素原子が元素組成百分率で10at%以下であることを特徴とする請求項1〜5のいずれか1項に記載の薄膜トランジスタ。   The thin film transistor according to claim 1, wherein nitrogen atoms detected from the surface layer by X-ray electron spectroscopy are 10 at% or less in terms of elemental composition percentage. X線電子分光法により前記表面層から検出される窒素原子が元素組成百分率で5at%以下であることを特徴とする請求項1〜5のいずれか1項に記載の薄膜トランジスタ。   6. The thin film transistor according to claim 1, wherein nitrogen atoms detected from the surface layer by X-ray electron spectroscopy are 5 at% or less in terms of elemental composition percentage. 前記半導体層が酸化物半導体を含むことを特徴とする請求項1〜7のいずれか1項に記載の薄膜トランジスタ。   The thin film transistor according to claim 1, wherein the semiconductor layer includes an oxide semiconductor. 前記酸化物半導体が少なくともIn、Zn、Snのいずれかの酸化物を含むことを特徴とする請求項8に記載の薄膜トランジスタ。   The thin film transistor according to claim 8, wherein the oxide semiconductor includes at least an oxide of In, Zn, or Sn. 前記酸化物半導体が少なくともGa、Alのいずれかの酸化物を含むことを特徴とする請求項8または9に記載の薄膜トランジスタ。   The thin film transistor according to claim 8 or 9, wherein the oxide semiconductor includes at least an oxide of Ga or Al. 前記半導体層が酸化物半導体の前駆体を含む溶液または分散液を用いて形成された膜を含むことを特徴とする請求項1〜10のいずれか1項に記載の薄膜トランジスタ。   11. The thin film transistor according to claim 1, wherein the semiconductor layer includes a film formed using a solution or dispersion containing a precursor of an oxide semiconductor. 前記半導体層が酸化物半導体の前駆体を塗布して得られた膜にマイクロ波を照射して形成された膜を含むことを特徴とする請求項1〜11のいずれか1項に記載の薄膜トランジスタ。   The thin film transistor according to claim 1, wherein the semiconductor layer includes a film formed by irradiating a film obtained by applying a precursor of an oxide semiconductor with microwaves. . 請求項1〜12のいずれか1項に記載の薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法。   A method for producing a thin film transistor, comprising producing the thin film transistor according to claim 1.
JP2009113375A 2009-05-08 2009-05-08 Thin film transistor and manufacturing method thereof Expired - Fee Related JP5763876B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009113375A JP5763876B2 (en) 2009-05-08 2009-05-08 Thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009113375A JP5763876B2 (en) 2009-05-08 2009-05-08 Thin film transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010263103A JP2010263103A (en) 2010-11-18
JP5763876B2 true JP5763876B2 (en) 2015-08-12

Family

ID=43360951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009113375A Expired - Fee Related JP5763876B2 (en) 2009-05-08 2009-05-08 Thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5763876B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011062100A1 (en) * 2009-11-19 2011-05-26 コニカミノルタホールディングス株式会社 Gas-barrier film, process for production of same, and organic photoelectric conversion element and organic electroluminescent element each equipped with same
JP5418563B2 (en) * 2011-09-29 2014-02-19 ウシオ電機株式会社 Thin film transistor manufacturing method and manufacturing apparatus using oxide semiconductor
KR20130040706A (en) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing semiconductor device
TWI502645B (en) 2012-03-09 2015-10-01 Air Prod & Chem Low temperature silicon containing films
JP5972065B2 (en) * 2012-06-20 2016-08-17 富士フイルム株式会社 Thin film transistor manufacturing method
JP6086854B2 (en) * 2013-09-27 2017-03-01 富士フイルム株式会社 Metal oxide film manufacturing method, metal oxide film, thin film transistor, display device, image sensor, and X-ray sensor
JP6096102B2 (en) * 2013-12-06 2017-03-15 富士フイルム株式会社 Method for producing metal oxide semiconductor film
JP6852296B2 (en) * 2016-07-19 2021-03-31 株式会社リコー Manufacturing method of field effect transistor
JP6896020B2 (en) * 2017-11-14 2021-06-30 株式会社半導体エネルギー研究所 Semiconductor device
JP7209043B2 (en) * 2019-06-12 2023-01-19 株式会社半導体エネルギー研究所 semiconductor equipment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228968A (en) * 2004-02-13 2005-08-25 Sharp Corp Field effect transistor, and image display device and semiconductor device using the transistor
JPWO2006019157A1 (en) * 2004-08-20 2008-05-08 独立行政法人産業技術総合研究所 Semiconductor device and manufacturing method thereof
JP2007141891A (en) * 2005-11-14 2007-06-07 Seiko Epson Corp Method of manufacturing semiconductor device and electronic apparatus
JPWO2009031381A1 (en) * 2007-09-07 2010-12-09 コニカミノルタホールディングス株式会社 Method for producing metal oxide semiconductor, and thin film transistor obtained by the method
WO2009047981A1 (en) * 2007-10-09 2009-04-16 Konica Minolta Holdings, Inc. Method for manufacturing thin film transistor

Also Published As

Publication number Publication date
JP2010263103A (en) 2010-11-18

Similar Documents

Publication Publication Date Title
JP5763876B2 (en) Thin film transistor and manufacturing method thereof
JP5644111B2 (en) METAL OXIDE SEMICONDUCTOR AND ITS MANUFACTURING METHOD, SEMICONDUCTOR ELEMENT, THIN FILM TRANSISTOR
WO2009081968A1 (en) Metal oxide semiconductor manufacturing method and semiconductor element using the same
JP2010283190A (en) Thin film transistor and method of manufacturing the same
JP2010258057A (en) Metal oxide semiconductor, method of manufacturing the same, and thin film transistor using the same
JP2010098303A (en) Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
JP5640323B2 (en) Metal oxide semiconductor manufacturing method, metal oxide semiconductor, and thin film transistor
JPWO2009031381A1 (en) Method for producing metal oxide semiconductor, and thin film transistor obtained by the method
WO2010061721A1 (en) Thin film transistor and method for manufacturing thin film transistor
US20100184253A1 (en) Process for manufacturing thin film transistor
JP2010182852A (en) Metal oxide semiconductor, manufacturing method therefor, and thin-film transistor
JPWO2009011224A1 (en) Method for producing metal oxide semiconductor and thin film transistor obtained thereby
WO2010044332A1 (en) Thin-film transistor and method of manufacturing same
JP2009065012A (en) Thin film transistor
JP2010093165A (en) Manufacturing method of electrode, and thin film transistor element and organic electroluminescent element using the same
JP2010147206A (en) Thin-film transistor and method for manufacturing the same
JP2010258206A (en) Method for manufacturing metal oxide semiconductor, the metal oxide semiconductor, semiconductor element using the same, and thin-film transistor
JP2011009619A (en) Method of manufacturing thin film transistor, and thin film transistor
JP2010258018A (en) Semiconductor thin film and thin-film transistor using the same
JP2010129742A (en) Electronic device and method of manufacturing the same
JP2010251591A (en) Thin film transistor and method of manufacturing the thin film transistor
JP2010040741A (en) Method of forming insulation film for electronic device, method of manufacturing electronic device, method of manufacturing thin-film transistor, insulation film, electronic device, and thin-film transistor
WO2010106920A1 (en) Method for manufacturing thin film transistor, and thin film transistor
JP2010283002A (en) Method of manufacturing metal oxide thin-film pattern, metal oxide thin-film, semiconductor, and thin-film transistor
JP5578078B2 (en) Method for producing functional layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111020

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140610

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150612

R150 Certificate of patent or registration of utility model

Ref document number: 5763876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees