JP5760556B2 - ストレージ装置、制御装置およびストレージ装置制御方法 - Google Patents
ストレージ装置、制御装置およびストレージ装置制御方法 Download PDFInfo
- Publication number
- JP5760556B2 JP5760556B2 JP2011061716A JP2011061716A JP5760556B2 JP 5760556 B2 JP5760556 B2 JP 5760556B2 JP 2011061716 A JP2011061716 A JP 2011061716A JP 2011061716 A JP2011061716 A JP 2011061716A JP 5760556 B2 JP5760556 B2 JP 5760556B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage area
- storage
- write
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1443—Transmit or communication errors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
[第1の実施の形態]
図1は、第1の実施の形態のストレージ装置を示す図である。本実施の形態のストレージ装置1は、制御部11、記憶領域12a(第1の記憶領域)、記憶領域12b(第2の記憶領域)を有する。
次に、図1に示したストレージ装置1の、エラーデータによるデータの更新を抑止する機能を、RAID(Redundant Arrays of Inexpensive Disks)を構成する記憶デバイス群を有するストレージ装置100に適用した実施の形態を、第2の実施の形態として説明する。
DMA114aは、ファームウェアによる制御に基づき、バス150を介してCM110bとの間で直接データ転送を行う。DMA114a,114bは、バス150によって接続されている。このバス150を介して、DMA114aおよびDMA114bの間でデータが転送される。
以上のようなハードウェア構成によって、第2の実施の形態の処理機能を実現することができる。
バッファ領域112a1は、ホストコンピュータ300から送信されたデータやホストコンピュータ300に送信されるデータを一時的に記憶する。
制御レジスタは、DMA114aが書き込みデータや読み出しデータの制御に使用する制御データを記憶するレジスタである。図5に示す制御レジスタには、“モード”、“DMAサイズ”、“DMA転送先アドレス”、“マージ先頭アドレス”、“マージ最終アドレス”、“書き込みキャッシュ先頭アドレスA”、“書き込みキャッシュ先頭アドレスB”、“書き込みキャッシュサイズ”が、各書き込みデータに対応して設定される。
図6は、第2の実施の形態のキャッシュ管理テーブルを示す図である。図6に示すキャッシュ管理テーブル112a31は、第2の実施の形態のストレージ装置100が有するメモリ112aの実行用領域112a3に設定される。キャッシュ管理テーブル112a31は、ストレージ装置100のキャッシュ領域112a2が有する各記憶領域の書き込みデータを管理するテーブルである。
先頭LBAは、記憶領域に記憶されている書き込みデータまたは読み出しデータに対応するデータが記憶されている、記憶デバイス120a〜120dにおける管理単位分の記憶領域の先頭アドレスを示す。
図7は、比較例のストレージ装置の書き込み処理におけるエラーの検出を示す図である。図7(A)は、比較例のストレージ装置において先の書き込みデータ640がパケット単位に分割されて書き込まれている記憶領域512a24に、後の書き込みデータ650が上書きされる場合を示す。図7(B)は、その後、比較例のストレージ装置において記憶領域512a24に、後の書き込みデータ650がパケット単位で書き込まれている際に、エラーを有するパケット654が検出された場合を示す。図7(A)、図7(B)では、比較例のストレージ装置が書き込み処理を行い、エラーが発生した場合について説明する。比較例のストレージ装置は、所定の管理単位(例えば、64KByte)の記憶領域512a24を有する。
図11は、第2の実施の形態のホストコンピュータから送信された先の書き込みデータをキャッシュ領域に書き込む際の動作を示す図である。第2の実施の形態のストレージ装置100は、図11に示すように、ホストコンピュータ300と接続されているとともに、CM110a,110b、記憶デバイス120a〜120dを有する。CM110aは、CPU111a、メモリ112a、デバイスインタフェース113c、DMA114a、チャネルアダプタ115cを有する。CM110bは、CPU111b、メモリ112b、デバイスインタフェース113e、DMA114b、チャネルアダプタ115eを有する。メモリ112aは、バッファ領域112a1、キャッシュ領域112a2を有する。メモリ112bは、バッファ領域112b1、キャッシュ領域112b2を有する。DMA114a,114bは、互いに接続されており、両者の間でデータ転送が可能である。
結合量1は、キャッシュ領域112a2の先の書き込みデータが書き込まれている記憶領域に、後の書き込みデータが書き込んだ場合(結合処理1)の書き込み量である。このため、結合量1は、後の書き込みデータのサイズと等しいので、後の書き込みデータの書き込み時の制御レジスタ116a1のDMAサイズで示すことができる。また、結合量1は、キャッシュ領域112a2の記憶領域に記憶されている書き込みデータのサイズから取得してもよい。
ここで、結合量2Aは、後の書き込みデータの制御レジスタ116a1の値および以下に示す式(2)〜(6)を用いて算出される。
結合量2A2=DMA転送先アドレス−書き込みキャッシュ先頭アドレスB… (3)
以下の式(4)が成立する場合、結合量2Aは、後述する式(5)で算出されるものとする。また、式(4)が成立しない場合、結合量2Aは、後述する式(6)で定義されるものとする。
結合量2A=結合量2A2−結合量2A1 … (5)
結合量2A=0 … (6)
また、結合量2Bは、後の書き込みデータの制御レジスタ116a1の値および以下に示す式(7)〜(11)を用いて算出される。
結合量2B2=(書き込みキャッシュ先頭アドレスB+書き込みキャッシュサイズ)−(DMA転送先アドレス+DMAサイズ) … (8)
ここで、以下の式(9)が成立する場合、結合量2Bは、後述する式(10)で算出されるものとする。また、式(9)が成立しない場合、結合量2Bは、後述する式(11)で定義されるものとする。
結合量2B=(マージ最終アドレス−書き込みキャッシュ先頭アドレスA)−(DMA転送先アドレス+DMAサイズ)−書き込みキャッシュ先頭アドレスB(=結合量2B2−結合量2B1) … (10)
結合量2B=0 … (11)
[ステップS33]制御部116aは、ステップS32の算出結果に基づき、結合量1および結合量2の大小を比較する。結合量2が結合量1以上であれば(ステップS33 YES)、処理はステップS34に進められる。一方、結合量2が結合量1未満であれば(ステップS33 NO)、処理はステップS35に進められる。
[ステップS35]制御部116aは、先の書き込みデータの差分を後の書き込みデータに付加する結合処理2を実行する。その後、処理は書き込みエラー検出処理に復帰する。
[第2の実施の形態の変形例]
次に、第2の実施の形態の変形例を説明する。第2の実施の形態との差異を中心に説明し、同様の事項については説明を省略する。第2の実施の形態の変形例のストレージ装置は、書き込みエラー検出処理においてエラーが発生したと判定された場合、他のCMでエラーが発生していなければ、当該CMから結合したデータを取得する点で、第2の実施の形態と異なる。
[ステップS42]制御部116aは、ステップS41において取得した取得結果に基づいて、CM110bにおける書き込みでエラーが発生したか否かを判定する。エラーが発生していれば(ステップS42 YES)、処理はステップS44に進められる。一方、エラーが発生せず、CM110bでデータの結合が行われていれば(ステップS42 NO)、処理はステップS43に進められる。
(付記1) 第1の記憶領域に記憶されている第1のデータの少なくとも一部を第2のデータの少なくとも一部によって更新する場合、前記第2のデータを前記第1の記憶領域とは異なる第2の記憶領域に書き込むとともに書き込みエラーの発生の有無を判定し、前記書き込みエラーが発生していないときには、前記第1のデータと前記第2のデータとを結合する制御部を有することを特徴とするストレージ装置。
前記制御部は、前記第2の記憶領域に前記第2のデータを書き込む際に前記付加されたチェックコードに基づいて前記書き込みエラーの発生の有無を判定することを特徴とする付記1記載のストレージ装置。
前記第1のデータは、対応するデータの少なくとも一部である第1の部分を更新するデータであり、
前記第2のデータは、前記対応するデータの少なくとも一部である第2の部分を更新するデータであり、
前記制御部は、結合したデータにより、前記記憶部に記憶されている前記第1のデータおよび前記第2のデータと対応する前記データを更新することを特徴とする付記1記載のストレージ装置。
前記第1の制御部との間でデータ転送可能な第2の制御部と、
を有し、
前記第1の制御部は、前記第2の制御部に対して前記第1のデータと前記第2のデータとを送信し、
前記第2の制御部は、前記送信された前記第1のデータと前記第2のデータとを結合する、
ことを特徴とする付記1記載のストレージ装置。
(付記10) 前記第1の制御部は、前記書き込みエラーが発生したときには、前記第2の制御部で結合されたデータを取得することを特徴とする付記7記載のストレージ装置。
前記キャッシュ部が有する記憶領域が空き領域であるか否かを示す管理情報を記憶する管理情報記憶部と、
を有し、
前記制御部は、前記キャッシュ部の記憶領域が空き領域であるか否かを判定し、判定結果に基づいて前記第2の記憶領域を選択することを特徴とする付記1記載のストレージ装置。
前記書き込みエラーが発生していないときには、前記第1のデータと前記第2のデータとを結合する、
ことを特徴とするストレージ装置制御方法。
11 制御部
12a,12b 記憶領域
2a,2b,2c データ
2a1 更新部分
2a2 差分
Claims (6)
- 記憶装置と、前記記憶装置に記憶されたデータをキャッシュするキャッシュ領域として記憶領域の一部が使用される記憶部を備えた制御装置とを有し、
前記制御装置は、
前記キャッシュ領域に存在する第1の記憶領域に記憶されている第1のデータの少なくとも一部を第2のデータの少なくとも一部によって更新する場合、前記第2のデータを前記キャッシュ領域に存在する第2の記憶領域に書き込むとともに書き込みエラーの発生の有無を判定し、
書き込みエラーが発生していないときには、前記第1の記憶領域に前記第2のデータを書き込むことで前記第1のデータを前記第2のデータで更新した第1の更新データを生成する第1の結合処理を実行した場合の第1の書き込み量と、前記第2の記憶領域に前記第1のデータにおける更新部分以外の差分を書き込んで前記第2のデータに前記差分を付加することで前記第1のデータを更新した第2の更新データを生成する第2の結合処理を実行した場合の第2の書き込み量とを比較し、比較結果に基づいて前記第1の結合処理または前記第2の結合処理のいずれかを選択して実行し、
前記第1の結合処理を実行した場合は、前記第1の更新データをキャッシュデータとして前記第1の記憶領域に残すとともに、前記第2の記憶領域の前記第2のデータを無効化し、
前記第2の結合処理を実行した場合は、前記第2の更新データをキャッシュデータとして前記第2の記憶領域に残すとともに、前記第1の記憶領域の前記第1のデータを無効化する、
ことを特徴とするストレージ装置。 - 前記制御装置は、前記第2の記憶領域に対する前記第2のデータの書き込みにおいて書き込みエラーが発生していないときには、前記第2の結合処理を実行することを特徴とする請求項1記載のストレージ装置。
- 前記制御装置は、前記第2の記憶領域に対する前記第2のデータの書き込みにおいて書き込みエラーが発生していないときには、前記第1の結合処理を実行することを特徴とする請求項1記載のストレージ装置。
- 前記記憶装置に記憶されたデータをキャッシュする他のキャッシュ領域として記憶領域の一部が使用される他の記憶部を備えた他の制御装置をさらに有し、
前記他の制御装置は、前記他のキャッシュ領域に存在する第3の記憶領域に前記第1のデータが記憶され、前記制御装置において前記第1のデータの少なくとも一部が前記第2のデータの少なくとも一部によって更新される際に、前記第2のデータを前記制御装置から受信して前記他のキャッシュ領域に存在する第4の記憶領域に書き込むとともに書き込みエラーの有無を判定し、書き込みエラーが発生していないときには、前記第1のデータと前記第2のデータとを結合することで前記第1のデータを更新した第3の更新データを生成し、
前記制御装置は、前記第2の記憶領域に対する前記第2のデータの書き込みにおいて書き込みエラーが発生したとき、前記他の制御装置における前記第3の記憶領域に対する前記第2のデータの書き込みにおいて書き込みエラーが発生していない場合には、前記第3の更新データを前記他の制御装置から取得して前記キャッシュ領域に書き込む、
ことを特徴とする請求項1乃至3のいずれか1項に記載のストレージ装置。 - 記憶装置に記憶されたデータをキャッシュするキャッシュ領域として記憶領域の一部が使用される記憶部と、
前記キャッシュ領域に存在する第1の記憶領域に記憶されている第1のデータの少なくとも一部を第2のデータの少なくとも一部によって更新する場合、前記第2のデータを前記キャッシュ領域に存在する第2の記憶領域に書き込むとともに書き込みエラーの発生の有無を判定し、
書き込みエラーが発生していないときには、前記第1の記憶領域に前記第2のデータを書き込むことで前記第1のデータを前記第2のデータで更新した第1の更新データを生成する第1の結合処理を実行した場合の第1の書き込み量と、前記第2の記憶領域に前記第1のデータにおける更新部分以外の差分を書き込んで前記第2のデータに前記差分を付加することで前記第1のデータを更新した第2の更新データを生成する第2の結合処理を実行した場合の第2の書き込み量とを比較し、比較結果に基づいて前記第1の結合処理または前記第2の結合処理のいずれかを選択して実行し、
前記第1の結合処理を実行した場合は、前記第1の更新データをキャッシュデータとして前記第1の記憶領域に残すとともに、前記第2の記憶領域の前記第2のデータを無効化し、
前記第2の結合処理を実行した場合は、前記第2の更新データをキャッシュデータとして前記第2の記憶領域に残すとともに、前記第1の記憶領域の前記第1のデータを無効化する、制御部と、
を有することを特徴とする制御装置。 - 記憶装置に記憶されたデータをキャッシュするキャッシュ領域として記憶領域の一部が使用される記憶部を備えた制御装置が、
前記キャッシュ領域に存在する第1の記憶領域に記憶されている第1のデータの少なくとも一部を第2のデータの少なくとも一部によって更新する場合、前記第2のデータを前記キャッシュ領域に存在する第2の記憶領域に書き込むとともに書き込みエラーの発生の有無を判定し、
書き込みエラーが発生していないときには、前記第1の記憶領域に前記第2のデータを書き込むことで前記第1のデータを前記第2のデータで更新した第1の更新データを生成する第1の結合処理を実行した場合の第1の書き込み量と、前記第2の記憶領域に前記第1のデータにおける更新部分以外の差分を書き込んで前記第2のデータに前記差分を付加することで前記第1のデータを更新した第2の更新データを生成する第2の結合処理を実行した場合の第2の書き込み量とを比較し、比較結果に基づいて前記第1の結合処理または前記第2の結合処理のいずれかを選択して実行し、
前記第1の結合処理を実行した場合は、前記第1の更新データをキャッシュデータとして前記第1の記憶領域に残すとともに、前記第2の記憶領域の前記第2のデータを無効化し、
前記第2の結合処理を実行した場合は、前記第2の更新データをキャッシュデータとして前記第2の記憶領域に残すとともに、前記第1の記憶領域の前記第1のデータを無効化する、
ことを特徴とするストレージ装置制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011061716A JP5760556B2 (ja) | 2011-03-18 | 2011-03-18 | ストレージ装置、制御装置およびストレージ装置制御方法 |
US13/412,711 US9146803B2 (en) | 2011-03-18 | 2012-03-06 | Storage apparatus, control apparatus, and storage apparatus control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011061716A JP5760556B2 (ja) | 2011-03-18 | 2011-03-18 | ストレージ装置、制御装置およびストレージ装置制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012198704A JP2012198704A (ja) | 2012-10-18 |
JP5760556B2 true JP5760556B2 (ja) | 2015-08-12 |
Family
ID=46829449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011061716A Active JP5760556B2 (ja) | 2011-03-18 | 2011-03-18 | ストレージ装置、制御装置およびストレージ装置制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9146803B2 (ja) |
JP (1) | JP5760556B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5695126B2 (ja) * | 2013-05-14 | 2015-04-01 | 株式会社日立製作所 | 計算機システム、サーバモジュール及びストレージモジュール |
JP2019121195A (ja) * | 2018-01-05 | 2019-07-22 | 東芝メモリ株式会社 | メモリシステム及びプロセッサシステム |
EP3846026A4 (en) * | 2018-09-21 | 2021-11-03 | Huawei Technologies Co., Ltd. | DATA EXTRACTION PROCESS AND DEVICE |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5235693A (en) * | 1989-01-27 | 1993-08-10 | Digital Equipment Corporation | Method and apparatus for reducing buffer storage in a read-modify-write operation |
US5553265A (en) * | 1994-10-21 | 1996-09-03 | International Business Machines Corporation | Methods and system for merging data during cache checking and write-back cycles for memory reads and writes |
US5809228A (en) * | 1995-12-27 | 1998-09-15 | Intel Corporaiton | Method and apparatus for combining multiple writes to a memory resource utilizing a write buffer |
JP2000020398A (ja) | 1998-06-26 | 2000-01-21 | Toshiba Corp | ディスク記憶装置及び同装置に適用するディスクコントローラ |
JP3940539B2 (ja) * | 2000-02-03 | 2007-07-04 | 株式会社日立製作所 | 半導体集積回路 |
JP2001318766A (ja) | 2000-05-08 | 2001-11-16 | Nec Software Shikoku Ltd | ディスクアレイ装置およびキャッシュメモリ制御方法 |
JP4596602B2 (ja) * | 2000-05-09 | 2010-12-08 | 大日本印刷株式会社 | 不揮発性メモリのデータ管理方法 |
JP2005062928A (ja) * | 2003-08-11 | 2005-03-10 | Hitachi Ltd | 複数のサイトにリモートコピーを行うシステム |
JP2006338731A (ja) * | 2005-05-31 | 2006-12-14 | Hitachi Global Storage Technologies Netherlands Bv | データ書き込み方法 |
JP2007179085A (ja) * | 2005-12-26 | 2007-07-12 | Fujitsu Ltd | ディスク装置、ディスク書込データ選択方法およびディスク書込データ選択プログラム |
US8352805B2 (en) * | 2006-05-18 | 2013-01-08 | Rambus Inc. | Memory error detection |
JP2008046685A (ja) * | 2006-08-10 | 2008-02-28 | Fujitsu Ltd | 二重化システム及び系切り換え方法 |
JP4977583B2 (ja) | 2007-11-22 | 2012-07-18 | 株式会社日立製作所 | 記憶制御装置及び記憶制御装置の制御方法 |
US8255783B2 (en) * | 2008-04-23 | 2012-08-28 | International Business Machines Corporation | Apparatus, system and method for providing error protection for data-masking bits |
US8756374B2 (en) * | 2010-11-05 | 2014-06-17 | Oracle International Corporation | Store queue supporting ordered and unordered stores |
-
2011
- 2011-03-18 JP JP2011061716A patent/JP5760556B2/ja active Active
-
2012
- 2012-03-06 US US13/412,711 patent/US9146803B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9146803B2 (en) | 2015-09-29 |
US20120239968A1 (en) | 2012-09-20 |
JP2012198704A (ja) | 2012-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4236049B2 (ja) | データのミラー・コピーを提供するための方法、システム、およびプログラム | |
JP4634157B2 (ja) | ストレージシステム | |
US8583853B1 (en) | Error-handling for write-distribute command in raid mirroring | |
US7975168B2 (en) | Storage system executing parallel correction write | |
US7340551B2 (en) | Bridge permitting access by multiple hosts to a single ported storage drive | |
US20230168957A1 (en) | Non-Volatile Memory Switch with Host Isolation | |
US20160092118A1 (en) | Memory write management in a computer system | |
US20160274795A1 (en) | Server Based Disaster Recovery by Making Use of Dual Write Responses | |
US20150339058A1 (en) | Storage system and control method | |
JP2002149499A (ja) | データの完全性を備えるリモートコピーシステム | |
WO2018120844A1 (zh) | 一种差异数据备份方法和差异数据备份装置 | |
US20100082924A1 (en) | Storage controller having virtual volume | |
JP2009175824A (ja) | メインフレーム用記憶制御装置及びメインフレーム用ボリュームの仮想化方法 | |
US9158478B2 (en) | Storage system and storage control method | |
US20180052632A1 (en) | Storage system and storage control method | |
US20180095824A1 (en) | Parity delta caching for short writes | |
US20170116087A1 (en) | Storage control device | |
JP5760556B2 (ja) | ストレージ装置、制御装置およびストレージ装置制御方法 | |
US11023321B2 (en) | Raid storage-device-assisted deferred parity data update system | |
US8327043B2 (en) | Buffer management device which manages buffer transfer, storage apparatus comprising the same device, and buffer management method | |
JP2006072435A (ja) | ストレージシステムおよびデータ記録方法 | |
US10014983B2 (en) | System, receiving device, and method | |
US8972634B2 (en) | Storage system and data transfer method | |
US6950905B2 (en) | Write posting memory interface with block-based read-ahead mechanism | |
US20170344425A1 (en) | Error-laden data handling on a storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5760556 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |