JP5739836B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP5739836B2
JP5739836B2 JP2012114012A JP2012114012A JP5739836B2 JP 5739836 B2 JP5739836 B2 JP 5739836B2 JP 2012114012 A JP2012114012 A JP 2012114012A JP 2012114012 A JP2012114012 A JP 2012114012A JP 5739836 B2 JP5739836 B2 JP 5739836B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
main switching
switching element
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012114012A
Other languages
Japanese (ja)
Other versions
JP2013243804A (en
Inventor
一宏 堀井
一宏 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2012114012A priority Critical patent/JP5739836B2/en
Publication of JP2013243804A publication Critical patent/JP2013243804A/en
Application granted granted Critical
Publication of JP5739836B2 publication Critical patent/JP5739836B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、フルブリッジ型のスイッチング電源装置に関する。   The present invention relates to a full-bridge type switching power supply device.

従来から、特許文献1の従来技術として開示されているように、フェイズシフト制御によって出力電圧を安定化するフルブリッジ型のスイッチング電源装置がある。この種のスイッチング電源装置は、例えば1kWを超えるような比較的大きい電力を出力する装置に適しており、電源回路の高効率化やスイッチング周波数の固定化などの面で有利である。   Conventionally, there is a full-bridge type switching power supply device that stabilizes an output voltage by phase shift control, as disclosed in the prior art of Patent Document 1. This type of switching power supply device is suitable for a device that outputs a relatively large power, for example, exceeding 1 kW, and is advantageous in terms of improving the efficiency of the power supply circuit and fixing the switching frequency.

また、図13に示す従来のスイッチング電源装置10も、フェイズシフト制御によって出力電圧を安定化するフルブリッジ型のスイッチング電源装置であり、通常運転時は上記のスイッチング電源装置と同様の動作をする。ここでは、さらに効率を向上させるため、出力側の整流平滑回路の整流部に同期整流用の整流素子が用いられている。以下、スイッチング電源装置10の構成と通常運転時の動作について詳しく説明する。   The conventional switching power supply 10 shown in FIG. 13 is also a full bridge type switching power supply that stabilizes the output voltage by phase shift control, and operates in the same manner as the switching power supply described above during normal operation. Here, in order to further improve the efficiency, a rectifying element for synchronous rectification is used in the rectification unit of the output side rectification smoothing circuit. Hereinafter, the configuration of the switching power supply device 10 and the operation during normal operation will be described in detail.

スイッチング電源装置10は、ハイサイド側の第一主スイッチング素子12及びローサイド側の第二主スイッチング素子14の直列回路である第一アーム16と、ハイサイド側の第三主スイッチング素子18及びローサイド側の第四主スイッチング素子20の直列回路である第二アーム22とを備えている。第一及び第二アーム16,22の両端は一対の入力端子24a,24bに接続され、直流入力電源26の入力電圧Viが印加される。第一乃至四主スイッチング素子12,14,18,20は、一般的なNチャネルのMOS型FETが選択されている。   The switching power supply 10 includes a first arm 16 that is a series circuit of a first main switching element 12 on the high side and a second main switching element 14 on the low side, a third main switching element 18 on the high side, and a low side. And a second arm 22 that is a series circuit of the fourth main switching element 20. Both ends of the first and second arms 16 and 22 are connected to a pair of input terminals 24a and 24b, and the input voltage Vi of the DC input power supply 26 is applied thereto. As the first to fourth main switching elements 12, 14, 18, and 20, general N-channel MOS type FETs are selected.

主トランス28は、一次巻線30及び互いに直列に接続された二次巻線32a,32bを有し、一次巻線30が第一アーム16の中点と第二アーム22の中点との間に接続されている。各主スイッチング素子がオンオフすると、一次巻線30に入力電圧Viを断続した交流電圧が入力され、それを変圧して二次巻線32a,32bから出力する。各巻線に付したドットは極性を表わしている。   The main transformer 28 includes a primary winding 30 and secondary windings 32 a and 32 b connected in series. The primary winding 30 is between the midpoint of the first arm 16 and the midpoint of the second arm 22. It is connected to the. When each main switching element is turned on and off, an AC voltage obtained by intermittently connecting the input voltage Vi is input to the primary winding 30, and is transformed and output from the secondary windings 32a and 32b. The dots attached to each winding represent the polarity.

第一アーム16の中点と第二アーム22の中点との間であって、一次巻線30と直列の位置に、後述するソフトスイッチング動作に寄与する共振インダクタ34が設けられている。   A resonant inductor 34 that contributes to a soft switching operation described later is provided between the midpoint of the first arm 16 and the midpoint of the second arm 22 and in a position in series with the primary winding 30.

主トランス28の二次巻線32a,32bには、二次巻線32a,32bに発生した交流電圧を整流する整流部36と、その整流電圧を平滑する平滑部38とで構成された整流平滑回路40が接続されている。整流部36は、NチャネルのMOS型FETである第一及び第二整流素子42a,42bと、各整流素子42a,42bを駆動する同期整流駆動回路44とで構成されている。第一整流素子42aは、ドレイン端子が二次巻線32aのドット側の一端に接続され、第二整流素子42bは、ドレイン端子が二次巻線32bのドットと反対側の一端に接続され、各整流素子42a,42bのソース端子が互いに接続されている。整流部36は、二次巻線32a,32bの中点と、各整流素子42a,42bのソース端子との間に整流電圧を出力する。   The secondary windings 32a and 32b of the main transformer 28 are rectified and smoothed by a rectifying unit 36 for rectifying the AC voltage generated in the secondary windings 32a and 32b and a smoothing unit 38 for smoothing the rectified voltage. A circuit 40 is connected. The rectifying unit 36 includes first and second rectifying elements 42a and 42b, which are N-channel MOS type FETs, and a synchronous rectification driving circuit 44 that drives the rectifying elements 42a and 42b. The first rectifying element 42a has a drain terminal connected to one end of the secondary winding 32a on the dot side, and the second rectifying element 42b has a drain terminal connected to one end on the opposite side of the dot of the secondary winding 32b, The source terminals of the rectifying elements 42a and 42b are connected to each other. The rectifying unit 36 outputs a rectified voltage between the midpoint of the secondary windings 32a and 32b and the source terminals of the rectifying elements 42a and 42b.

同期整流駆動回路44は、二次巻線32a,32bの電圧又はこれに対応する電圧(例えば、図示しない別巻線の電圧)を検出し、各整流素子42a,42bをオン又はオフさせる。具体的には、二次巻線32a,32bの両端に「ドット側が正の電圧」が発生しているときは、第一整流素子42aをオフ、第二整流素子42bをオンさせ、「ドットと反対側が正の電圧」が発生しているときは、第一整流素子42aをオン、第二整流素子42bをオフさせ、電圧が発生していないときは、第一整流素子42aと第二整流素子42bを共にオンさせる。   The synchronous rectification drive circuit 44 detects the voltage of the secondary windings 32a and 32b or a voltage corresponding thereto (for example, the voltage of another winding not shown), and turns on or off the rectifier elements 42a and 42b. Specifically, when “dot-side positive voltage” is generated at both ends of the secondary windings 32a and 32b, the first rectifier element 42a is turned off, the second rectifier element 42b is turned on, and “dot and The first rectifying element 42a is turned on and the second rectifying element 42b is turned off when a "positive voltage is generated on the opposite side". When no voltage is generated, the first rectifying element 42a and the second rectifying element 42 are turned on. Both 42b are turned on.

平滑部38は、二次巻線32a,32bの中点と各整流素子42a,42bのソース端子との間に出力される整流電圧を平滑するローパスフィルタであり、平滑インダクタ46と平滑コンデンサ48とで構成されている。平滑コンデンサ48の両端は一対の出力端子50a,50bに接続されている。   The smoothing unit 38 is a low-pass filter that smoothes the rectified voltage output between the midpoint of the secondary windings 32a and 32b and the source terminals of the rectifying elements 42a and 42b. It consists of Both ends of the smoothing capacitor 48 are connected to a pair of output terminals 50a and 50b.

このように、整流平滑回路40は、いわゆるセンタタップ型の整流平滑回路であり、整流部36の整流電圧を平滑部38で平滑して直流の出力電圧Voを生成し、負荷52に向けて出力電圧Voと出力電流Ioを供給する。   As described above, the rectifying / smoothing circuit 40 is a so-called center tap type rectifying / smoothing circuit. The rectifying voltage of the rectifying unit 36 is smoothed by the smoothing unit 38 to generate a DC output voltage Vo, which is output to the load 52. Supply voltage Vo and output current Io.

各主スイッチング素子12,14,18,20のオンオフは、出力電圧検出回路54の出力に基づき、スイッチング制御回路56により制御される。出力電圧検出回路54は、出力端子50a,50bに発生する出力電圧Voを検出して出力電圧信号Vo1を出力する。   On / off of each main switching element 12, 14, 18, 20 is controlled by the switching control circuit 56 based on the output of the output voltage detection circuit 54. The output voltage detection circuit 54 detects the output voltage Vo generated at the output terminals 50a and 50b and outputs an output voltage signal Vo1.

スイッチング制御回路56は、出力電圧信号Vo1が目標値Vrに近づくよう各主スイッチング素子12,14,18,20をオンオフさせるための回路であり、図14に示すように、誤差増幅回路58、フェイズシフト変調回路60、第一及び第二アーム駆動回路62,64で構成されている。誤差増幅回路58は、アナログの反転増幅器などであり、出力電圧信号Vo1と目標電圧Vrとの差分を増幅して誤差増幅信号Vo2を出力する。   The switching control circuit 56 is a circuit for turning on and off the main switching elements 12, 14, 18, and 20 so that the output voltage signal Vo1 approaches the target value Vr. As shown in FIG. A shift modulation circuit 60 and first and second arm drive circuits 62 and 64 are included. The error amplification circuit 58 is an analog inverting amplifier or the like, and amplifies a difference between the output voltage signal Vo1 and the target voltage Vr and outputs an error amplification signal Vo2.

フェイズシフト変調回路60は、パルス幅変調手段66、パルス分配回路68、4つのディレイ回路70a〜70dで構成されている。パルス幅変調手段66は、誤差増幅回路58の誤差増幅信号Vo2を変調して変調パルスVhを出力する。パルス分配回路68は、変調パルスVhをフェイズシフト制御用に分配し、それぞれディレイ回路70a〜70dを通じて4つの変調パルスVh1,Vh2,Vh3,Vh4を出力する。変調パルスVh1,Vh2,Vh3,Vh4は、いずれもハイレベルの時比率が約50%に固定されたパルス電圧であり、ロジックが反転する位相が互いにずれている。   The phase shift modulation circuit 60 includes a pulse width modulation means 66, a pulse distribution circuit 68, and four delay circuits 70a to 70d. The pulse width modulation means 66 modulates the error amplification signal Vo2 from the error amplification circuit 58 and outputs a modulation pulse Vh. The pulse distribution circuit 68 distributes the modulation pulse Vh for phase shift control, and outputs four modulation pulses Vh1, Vh2, Vh3, and Vh4 through delay circuits 70a to 70d, respectively. The modulation pulses Vh1, Vh2, Vh3, and Vh4 are all pulse voltages having a high-level time ratio fixed at about 50%, and the phases at which the logic is inverted are shifted from each other.

第一アーム駆動回路62は、2つのバッファ回路72a,72bと、入力巻線74及び出力巻線76a,76bを有する第一駆動トランス78とで構成されている。バッファ回路72a,72bは、出力が入力巻線74のドット側の一端と反対側の一端とにそれぞれ接続され、パルス分配回路68の変調パルスVh1,Vh2のロジックに従って入力巻線74の両端をハイレベル又はローレベルに変化させ、入力巻線74に正又は負方向のパルス電圧を発生させる。第一駆動トランス78は、出力巻線76a,76bが第一及び第二主スイッチング素子12,14のゲート・ソース端子間にそれぞれ接続されている。各巻線に付したドットは極性を表わしており、出力巻線76a,76bのドット側に正の電圧が発生すると第一主スイッチング素子12がオンし、ドットと反対側に正の電圧が発生すると第二主スイッチング素子14がオンする。   The first arm drive circuit 62 includes two buffer circuits 72a and 72b and a first drive transformer 78 having an input winding 74 and output windings 76a and 76b. The buffer circuits 72a and 72b have their outputs connected to one end on the dot side of the input winding 74 and one end on the opposite side, respectively, and in accordance with the logic of the modulation pulses Vh1 and Vh2 of the pulse distribution circuit 68, both ends of the input winding 74 are made high. The pulse voltage in the positive or negative direction is generated in the input winding 74 by changing to the level or the low level. The first drive transformer 78 has output windings 76a and 76b connected between the gate and source terminals of the first and second main switching elements 12 and 14, respectively. The dots attached to the windings represent the polarity. When a positive voltage is generated on the dot side of the output windings 76a and 76b, the first main switching element 12 is turned on, and a positive voltage is generated on the opposite side of the dots. The second main switching element 14 is turned on.

第二アーム駆動回路64は、第一アーム駆動回路62と同様に、2つのバッファ回路80a,80bと、入力巻線82及び出力巻線84a,84bを有する第二駆動トランス86とで構成されている。バッファ回路80a,80bは、出力が入力巻線82のドット側の一端と反対側の一端とにそれぞれ接続され、パルス分配回路68の変調パルスVh3,Vh4のロジックに従って入力巻線82の両端をハイレベル又はローレベルに変化させ、入力巻線82に正又は負方向のパルス電圧を発生させる。第二駆動トランス86は、出力巻線84a,84bが第三及び第四主スイッチング素子18,20のゲート・ソース端子間にそれぞれ接続されている。各巻線に付したドットは極性を表わしており、出力巻線84a,84bのドット側に正の電圧が発生すると第三主スイッチング素子18がオンし、ドットと反対側に正の電圧が発生すると第四主スイッチング素子20がオンする。   Similar to the first arm drive circuit 62, the second arm drive circuit 64 includes two buffer circuits 80a and 80b, and a second drive transformer 86 having an input winding 82 and output windings 84a and 84b. Yes. The buffer circuits 80a and 80b have their outputs connected to one end on the dot side of the input winding 82 and one end on the opposite side, respectively, and both ends of the input winding 82 are set high according to the logic of the modulation pulses Vh3 and Vh4 of the pulse distribution circuit 68. The pulse voltage in the positive or negative direction is generated in the input winding 82 by changing to the level or the low level. The second drive transformer 86 has output windings 84a and 84b connected between the gate and source terminals of the third and fourth main switching elements 18 and 20, respectively. The dots attached to the windings indicate the polarity. When a positive voltage is generated on the dot side of the output windings 84a and 84b, the third main switching element 18 is turned on, and a positive voltage is generated on the opposite side of the dots. The fourth main switching element 20 is turned on.

このよう、第一アーム駆動回路62は、変調パルスVh1,Vh2に基づいて、第一及び第二主スイッチング素子12,14のゲート・ソース端子間に、第一及び第二駆動パルスVg12,Vg14をそれぞれ出力する。また、第二アーム駆動回路64は、変調パルスVh3,Vh4に基づいて、第三及び第四主スイッチング素子18,20のゲート・ソース端子間に、第三及び第四駆動パルスVg18,Vg20をそれぞれ出力する。   As described above, the first arm drive circuit 62 applies the first and second drive pulses Vg12 and Vg14 between the gate and source terminals of the first and second main switching elements 12 and 14 based on the modulation pulses Vh1 and Vh2. Output each. The second arm drive circuit 64 sends the third and fourth drive pulses Vg18 and Vg20 between the gate and source terminals of the third and fourth main switching elements 18 and 20 based on the modulation pulses Vh3 and Vh4, respectively. Output.

次に、スイッチング電源装置10の通常運転時の動作について、図15〜図17に基づいて説明する。ここで、スイッチング電源装置10のスイッチングの1周期の長さ(周期tsw)は一定である。1周期の動作は、図15のタイムチャートに示すように、期間T51〜T58に区分して説明することができ、各期間における各主スイッチング素子12,14,18,20及び各整流素子42a,42bの状態と、主要な電流が流れる経路は、図16、図17の等価回路のように表わされる。図16、図17では、NチャネルのMOS型FETを、ドレイン・ソース端子間のスイッチ(12a,14a,18a,20a)、ドレイン・ソース端子間の寄生コンデンサ(12b,14b,18b,20b)、及びソース端子からドレイン端子に電流を流す向きの寄生ダイオード(12c,14c,18c,20c)で表わしてある。   Next, the operation | movement at the time of normal driving | operation of the switching power supply device 10 is demonstrated based on FIGS. Here, the length (period tsw) of one cycle of switching of the switching power supply device 10 is constant. As shown in the time chart of FIG. 15, the operation of one cycle can be described by being divided into periods T51 to T58. Each main switching element 12, 14, 18, 20 and each rectifying element 42a, The state of 42b and the path through which the main current flows are expressed as the equivalent circuits of FIGS. 16 and 17, an N-channel MOS FET is connected to a drain-source terminal switch (12a, 14a, 18a, 20a), a drain-source terminal parasitic capacitor (12b, 14b, 18b, 20b), And parasitic diodes (12c, 14c, 18c, 20c) in the direction of flowing current from the source terminal to the drain terminal.

図15〜図17に示すスイッチング電源装置10の動作は、特許文献1に従来技術として開示されたスイッチング電源装置とほぼ同様である。スイッチング電源装置10は、整流平滑回路40の整流素子42a,42bがMOS型FETであり、ダイオードを使用している特許文献1のスイッチング電源装置と異なるが、何れの整流素子を使用した場合も、通常運転時におけるオンオフのタイミングと流れる電流の向きが同じであり、通常運転時のタイムチャートに大きな違いは現れない。   The operation of the switching power supply 10 shown in FIGS. 15 to 17 is substantially the same as that of the switching power supply disclosed in Patent Document 1 as the prior art. The switching power supply device 10 is different from the switching power supply device of Patent Document 1 in which the rectifying elements 42a and 42b of the rectifying and smoothing circuit 40 are MOS type FETs and using a diode, but when any rectifying element is used, The on / off timing during normal operation and the direction of the flowing current are the same, and there is no significant difference in the time chart during normal operation.

スイッチング電源装置10は、図15〜図17から分かるように、期間T51に第一及び第四主スイッチング素子12,20がオンすることにより主トランス28の一次巻線30の両端に電圧Viが印加され、同様に、期間T55に第二及び第三主スイッチング素子14,18がオンすることにより一次巻線30の両端に逆方向の電圧Viが印加される。ここでは1周期の長さtswが一定なので、出力電圧Voは、一次巻線30の両端に電圧Viが印加される時間、すなわち期間T51,T55の長さに略比例することになる。例えば、誤差増幅回路58が「出力電圧信号Vo1が目標値Vrよりも低い(高い)」と判断すると、フェイズシフト変調回路60が出力する変調パルスVh1〜Vh4が変化し、それに伴って各駆動パルスVg12〜Vg20の位相関係が変化し、その結果、期間T51,T55が長く(短く)なり、出力電圧信号Vo1が上昇(低下)して目標値Vrと等しくなる。   As can be seen from FIGS. 15 to 17, the switching power supply 10 applies the voltage Vi across the primary winding 30 of the main transformer 28 when the first and fourth main switching elements 12 and 20 are turned on during the period T51. Similarly, when the second and third main switching elements 14 and 18 are turned on in the period T55, the reverse voltage Vi is applied to both ends of the primary winding 30. Here, since the length tsw of one cycle is constant, the output voltage Vo is approximately proportional to the time during which the voltage Vi is applied to both ends of the primary winding 30, that is, the lengths of the periods T51 and T55. For example, when the error amplification circuit 58 determines that “the output voltage signal Vo1 is lower (higher) than the target value Vr”, the modulation pulses Vh1 to Vh4 output from the phase shift modulation circuit 60 change, and each drive pulse is accordingly accompanied. The phase relationship between Vg12 to Vg20 changes. As a result, the periods T51 and T55 become longer (shorter), and the output voltage signal Vo1 rises (decreases) to become equal to the target value Vr.

また、期間T52,T54,T56,T58における共振インダクタ34の共振動作により、各主スイッチング素子12,14,18,20は、オフ時のドレイン・ソース端子間の電圧がViから略ゼロまで低下したタイミングでオンに転じている。従って、このソフトスイッチング動作により、各主スイッチング素子12,14,18,20のスイッチング損失が小さくなり、スイッチングノイズの発生も抑制される。   In addition, due to the resonance operation of the resonance inductor 34 in the periods T52, T54, T56, and T58, the main switching elements 12, 14, 18, and 20 have the voltage between the drain and source terminals at the time of turning off from Vi to substantially zero. It turns on at the timing. Therefore, by this soft switching operation, the switching loss of each of the main switching elements 12, 14, 18, 20 is reduced, and the occurrence of switching noise is also suppressed.

特開2010−207014号公報JP 2010-207014 A

特許文献1に従来技術として開示されたスイッチング電源装置、及び従来のスイッチング電源装置10は、いずれもフェイズシフト制御を行うため、スイッチング制御回路が複雑になるという問題がある。例えば、スイッチング電源装置10のスイッチング制御回路56は、上記のように、パルス分配回路68が変調パルスVhをフェイズシフト制御用に分配し、それぞれディレイ回路70a〜70dを通じて変調パルスVh1,Vh2,Vh3,Vh4を出力する機能を有している。フェイズシフト制御に不可欠な「ハイレベルの時比率を約50%に固定した4つのパルス電圧を生成し、ロジック反転の位相を変化させて出力する」という機能を実現するためには、多数のゲート回路やスイッチ回路、フリップフロップ、ディレイ回路等を複雑に組み合わせて構成しなければならない。特許文献1のスイッチング電源装置の場合も、スイッチング制御回路(スイッチング制御部)の内部構成は詳しく記載されていないが、同様の問題があると考えられる。   Since both the switching power supply device disclosed in Patent Document 1 as the prior art and the conventional switching power supply device 10 perform phase shift control, there is a problem that the switching control circuit becomes complicated. For example, in the switching control circuit 56 of the switching power supply device 10, as described above, the pulse distribution circuit 68 distributes the modulation pulse Vh for phase shift control, and the modulation pulses Vh1, Vh2, Vh3, and so on through the delay circuits 70a to 70d, respectively. It has a function to output Vh4. In order to realize the function of “generating four pulse voltages with fixed high-level duty ratio fixed to about 50% and changing the phase of logic inversion,” which is indispensable for phase shift control, a large number of gates Circuits, switch circuits, flip-flops, delay circuits, etc. must be combined in a complex manner. In the case of the switching power supply device of Patent Document 1, the internal configuration of the switching control circuit (switching control unit) is not described in detail, but it is considered that there is a similar problem.

また、スイッチング電源装置10の場合、第一及び第二整流素子42a,42bとして同期整流用のMOS型FETが使用され、整流部36の損失が小さいという利点があるが、複数台のスイッチング電源装置10の出力を互いに接続して並列運転を行う用途には不適であるという問題がある。   In the case of the switching power supply device 10, synchronous rectification MOS type FETs are used as the first and second rectifying elements 42 a and 42 b, and there is an advantage that the loss of the rectifying unit 36 is small. There is a problem that it is not suitable for applications in which 10 outputs are connected to each other to perform parallel operation.

同一のスイッチング電源装置10を2台用意すると、内部素子の特性の個体差により、出力電圧設定値Vor(出力電圧Vo1が目標値Vrと一致しているときの出力電圧Vo)が僅かに異なる。その2台の出力を互いに接続して並列運転を行うと、出力電圧設定値Vorが低い方のスイッチング電源装置10にとっては、出力端子50a,50bの間に自己の出力電圧設定値Vorよりも僅かに高い電圧Vohが外部印加されることになる。すると、双方向に導通可能なMOS型FETである整流素子42a,42bを通じて電流が逆流し、平滑インダクタ46が偏磁し、やがて磁気飽和に至って過大な電流が流れ、整流素子42a,42b等が破壊してしまう可能性がある。   When two identical switching power supply devices 10 are prepared, the output voltage set value Vo (output voltage Vo1 when the output voltage Vo1 matches the target value Vr) slightly differs due to individual differences in the characteristics of the internal elements. When the two outputs are connected to each other and operated in parallel, the switching power supply 10 having the lower output voltage set value Vor has a slightly lower output voltage set value Vor between its own output terminals 50a and 50b. A high voltage Voh is externally applied. Then, the current flows backward through the rectifying elements 42a and 42b, which are MOS FETs capable of conducting in both directions, the smoothing inductor 46 is demagnetized, and eventually an excessive current flows due to magnetic saturation, and the rectifying elements 42a and 42b and the like flow. There is a possibility of destruction.

以下、スイッチング電源装置10の出力端子50a,50bに外部電源88が接続され、高い電圧Vohが印加された時に発生する逆流動作について詳しく説明する。ここで、スイッチング電源装置10は、一次巻線30の両端に電圧Viが印加される時間(図15の通常運転時における期間T51,T55)がゼロにならないように最小時間が規定され、スイッチング制御回路56がこの最小時間を超える範囲でフェイズシフト制御を行うものとする。   Hereinafter, the backflow operation that occurs when the external power supply 88 is connected to the output terminals 50a and 50b of the switching power supply apparatus 10 and a high voltage Voh is applied will be described in detail. Here, the switching power supply 10 has a minimum time so that the time during which the voltage Vi is applied to both ends of the primary winding 30 (periods T51 and T55 in the normal operation in FIG. 15) does not become zero. It is assumed that the circuit 56 performs phase shift control in a range exceeding the minimum time.

スイッチング電源装置10のスイッチングの1周期(周期tsw)の動作は、図18のタイムチャートに示すように期間T61〜T68に区分して説明することができ、各期間における各主スイッチング素子12,14,18,20及び各整流素子42a,42bの状態と、主要な電流が流れる経路は、図19、図20の等価回路のように表わされる。   The operation of one period (period tsw) of switching of the switching power supply apparatus 10 can be described by being divided into periods T61 to T68 as shown in the time chart of FIG. 18, and the main switching elements 12 and 14 in each period. , 18, 20 and the states of the rectifying elements 42a and 42b and the path through which the main current flows are expressed as in the equivalent circuits of FIGS.

まず、期間T61は、駆動パルスVg12,Vg14,Vg18,Vg20がハイレベル、ローレベル、ローレベル、ハイレベルであり、第一及び第四スイッチ12a,20aがオンし、第二及び第三スイッチ14a,18aがオフしている。従って、主トランス28の一次巻線30の両端に「ドットと反対側が正の電圧Vi」が印加され、二次巻線32a,32bの両端に「ドットと反対側が正の電圧」が発生するので、整流素子42aがオンし、整流素子42bがオフする。   First, in the period T61, the drive pulses Vg12, Vg14, Vg18, Vg20 are at a high level, a low level, a low level, and a high level, the first and fourth switches 12a, 20a are turned on, and the second and third switches 14a are turned on. , 18a are off. Therefore, “a positive voltage Vi on the opposite side of the dot” is applied to both ends of the primary winding 30 of the main transformer 28, and “a positive voltage on the opposite side of the dot” is generated on both ends of the secondary windings 32a and 32b. The rectifying element 42a is turned on and the rectifying element 42b is turned off.

平滑インダクタ46は、期間T61の開始前までに励磁エネルギーが蓄積されており、期間T61に移行すると励磁エネルギーを放出する動作が始まる。平滑インダクタ46が励磁エネルギーを放出する電流(エネルギー放出電流)は、図19(a)に示すように、平滑インダクタ46、二次巻線32a、整流素子42a、外部電源88、平滑インダクタ46の経路に流れ、さらに主トランス28を介して、一次巻線30、共振インダクタ34、第一スイッチ12a、直流入力電源26、第四スイッチ20a、一次巻線30の経路に流れ、平滑インダクタ46の励磁エネルギーが直流入力電源26に向かって回生される。従って、図18に示すように、平滑インダクタ46の電流I46は、負の値からゼロに向かって直線的に減少する波形になる。このとき、エネルギー放出電流が共振インダクタ34に流れることによって、共振インダクタ34に励磁エネルギーが蓄積される。   The smoothing inductor 46 has accumulated the excitation energy before the start of the period T61, and starts the operation of releasing the excitation energy when the period T61 starts. As shown in FIG. 19A, the current that the smoothing inductor 46 releases the excitation energy (energy emission current) is the path of the smoothing inductor 46, the secondary winding 32a, the rectifying element 42a, the external power supply 88, and the smoothing inductor 46. And further flows through the main transformer 28 to the path of the primary winding 30, the resonant inductor 34, the first switch 12a, the DC input power supply 26, the fourth switch 20a, and the primary winding 30, and the excitation energy of the smoothing inductor 46 Is regenerated toward the DC input power supply 26. Accordingly, as shown in FIG. 18, the current I46 of the smoothing inductor 46 has a waveform that linearly decreases from a negative value toward zero. At this time, excitation energy is accumulated in the resonant inductor 34 by the energy emission current flowing through the resonant inductor 34.

スイッチング制御回路56は、出力電圧検出回路54が出力する出力電圧信号Vo1、すなわち出力端子50a,50bの間の電圧Vohに対応した出力電圧信号Vo1を受け、「出力電圧Vo1が目標値Vrよりも高い」と判断し、出力電圧信号Vo1を低くするため、期間T61の長さ(すなわち、一次巻線30に電圧Viが印加される時間)を規定の最小時間まで短くするフェイズシフト制御を行う。この制御によって第四駆動パルスVg20がローレベルに反転し、期間T61が終了する。   The switching control circuit 56 receives the output voltage signal Vo1 output from the output voltage detection circuit 54, that is, the output voltage signal Vo1 corresponding to the voltage Voh between the output terminals 50a and 50b, and “the output voltage Vo1 is lower than the target value Vr. In order to reduce the output voltage signal Vo1, the phase shift control is performed to shorten the length of the period T61 (that is, the time during which the voltage Vi is applied to the primary winding 30) to the specified minimum time. With this control, the fourth drive pulse Vg20 is inverted to the low level, and the period T61 ends.

期間T62に移行すると、第四駆動パルスVg20がローレベルになるので、第四スイッチ20aがオフする。その他の駆動パルスVg12,Vg14,Vg18はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第三スイッチ12a,14a,18aがオン、オフ、オフを継続する。第四スイッチ20aがオフに転じると、図19(b)に示すように、平滑インダクタ46からのエネルギー放出電流の経路が、第四スイッチ20aから第四寄生ダイオード20cに切り替わるものの、実質的に回路動作上の変化はなく期間T61と同様の状態が継続され、図18に示すように、平滑インダクタの電流I46が直線的にゼロに向かって減少する。その後、後述する期間T65を最小時間まで短くするフェイズシフト制御によって第三駆動パルスVg18がハイレベルに反転し、期間T62が終了する。   In the period T62, the fourth drive pulse Vg20 becomes low level, so the fourth switch 20a is turned off. The other drive pulses Vg12, Vg14, and Vg18 continue to be high level, low level, and low level, and the first, second, and third switches 12a, 14a, and 18a continue to be on, off, and off. When the fourth switch 20a turns off, the energy emission current path from the smoothing inductor 46 is switched from the fourth switch 20a to the fourth parasitic diode 20c as shown in FIG. There is no change in operation, and the same state as in the period T61 is continued, and as shown in FIG. 18, the current I46 of the smoothing inductor decreases linearly toward zero. Thereafter, the third drive pulse Vg18 is inverted to a high level by phase shift control that shortens a period T65 described later to the minimum time, and the period T62 ends.

期間T63に移行すると、第三駆動パルスVg18がハイレベルになるので、第三スイッチ18aがオンする。その他の駆動パルスVg12,Vg14,Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ12a,14a,20aがオン、オフ、オフを継続する。従って、一次巻線30と共振インダクタ34の直列回路の両端が第一及び第三スイッチ12a,18aを通じて短絡される状態になり、一次巻線30の両端に電圧が発生しなくなる。すると、二次巻線32a,32bにも電圧が発生しなくなるので、整流素子42aだけでなく整流素子42bもオンになる。   When the period T63 is entered, the third drive pulse Vg18 becomes high level, so the third switch 18a is turned on. The other drive pulses Vg12, Vg14, Vg20 continue to be at a high level, a low level, and a low level, and the first, second, and fourth switches 12a, 14a, 20a continue to be on, off, and off. Therefore, both ends of the series circuit of the primary winding 30 and the resonant inductor 34 are short-circuited through the first and third switches 12a and 18a, and no voltage is generated at both ends of the primary winding 30. Then, since no voltage is generated in the secondary windings 32a and 32b, not only the rectifying element 42a but also the rectifying element 42b is turned on.

平滑インダクタ46は、直流入力電源26に向けてエネルギー放出電流を流すことができなくなるので、期間T63に移行すると、外部電源88が平滑インダクタ46に励磁エネルギーを蓄積する動作が始まる。外部電源88が平滑インダクタ46に励磁エネルギーを蓄積する電流(エネルギー蓄積電流)は、図19(c)に示すように、外部電源88、平滑インダクタ46、二次巻線32a,32b、整流素子42a,42b、外部電源88の経路に流れる。従って、図18に示すように、平滑インダクタ46の電流I46は、負の方向に直線的に増加する波形になる。このとき、共振インダクタ34は、期間T63の開始前までに蓄積された励磁エネルギーを放出する動作を行うため、共振インダクタ34、第一スイッチ12a、第三スイッチ18a、一次巻線30、共振インダクタ34の経路にエネルギー放出電流が流れる。その後、第一駆動パルスVg12がローレベルに反転し、期間T63が終了する。   Since the smoothing inductor 46 cannot flow the energy emission current toward the DC input power supply 26, the operation of the external power supply 88 storing the excitation energy in the smoothing inductor 46 starts when the period T63 starts. As shown in FIG. 19C, the current that the external power supply 88 stores the excitation energy in the smoothing inductor 46 (energy storage current) is the external power supply 88, the smoothing inductor 46, the secondary windings 32a and 32b, and the rectifying element 42a. , 42b and the external power supply 88. Therefore, as shown in FIG. 18, the current I46 of the smoothing inductor 46 has a waveform that increases linearly in the negative direction. At this time, since the resonance inductor 34 performs an operation of releasing the excitation energy accumulated before the start of the period T63, the resonance inductor 34, the first switch 12a, the third switch 18a, the primary winding 30, the resonance inductor 34 The energy emission current flows through the path. Thereafter, the first drive pulse Vg12 is inverted to a low level, and the period T63 ends.

期間T64に移行すると、第一駆動パルスVg12がローレベルになるので、第一スイッチ12aがオフする。その他の駆動パルスVg14,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ14a,18a,20aがオフ、オン、オフを継続する。第一スイッチ12aがオフに転じると、図19(d)に示すように、共振インダクタ34からのエネルギー放出電流の経路が、第一スイッチ12aから第一寄生ダイオード12cに切り替わるものの、実質的に回路動作上の変化はなく期間T63と同様の状態が継続される。また、期間T63と同様に整流素子42a,42bのオンが継続されるので、図18に示すように、平滑インダクタ46の電流I46が負の方向に直線的に増加する。その後、第二駆動パルスVg14が、周期tswの中間点でハイレベルに反転し、期間T64が終了する。   When the period T64 starts, the first drive pulse Vg12 goes to a low level, so the first switch 12a is turned off. The other drive pulses Vg14, Vg18, Vg20 continue to be at the low level, the high level, and the low level, and the second, third, and fourth switches 14a, 18a, 20a continue to be off, on, and off. When the first switch 12a is turned off, the energy emission current path from the resonant inductor 34 is switched from the first switch 12a to the first parasitic diode 12c as shown in FIG. There is no change in operation, and the same state as in the period T63 is continued. Further, since the rectifiers 42a and 42b are kept on as in the period T63, the current I46 of the smoothing inductor 46 increases linearly in the negative direction as shown in FIG. Thereafter, the second drive pulse Vg14 is inverted to a high level at the midpoint of the cycle tsw, and the period T64 ends.

期間T65に移行すると、第二駆動パルスVg14がハイレベルになるので、スイッチ14aがオンする。その他の駆動パルスVg12,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ12a,18a,20aがオフ、オン、オフを継続する。従って、主トランス28の一次巻線30の両端に「ドット側が正の電圧Vi」が印加され、二次巻線32a,32bの両端に「ドット側が正の電圧」が発生するので、整流素子42aがオフし、整流素子42bがオンする。   In the period T65, the second drive pulse Vg14 becomes high level, so that the switch 14a is turned on. The other drive pulses Vg12, Vg18, Vg20 continue to be at low level, high level, and low level, and the first, third, and fourth switches 12a, 18a, 20a continue to be off, on, and off. Accordingly, “dot-side positive voltage Vi” is applied to both ends of the primary winding 30 of the main transformer 28, and “dot-side positive voltage” is generated at both ends of the secondary windings 32a and 32b. Is turned off, and the rectifying element 42b is turned on.

平滑インダクタ46は、期間T65の開始前までに励磁エネルギーが蓄積されており、期間T65に移行すると励磁エネルギーを放出する動作が始まる。平滑インダクタ46のエネルギー放出電流は、図20(a)に示すように、平滑インダクタ46、二次巻線32b、整流素子42b、外部電源88、平滑インダクタ46の経路に流れ、さらに主トランス28を介して、一次巻線30、第三スイッチ18a、直流入力電源26、第二スイッチ14a、共振インダクタ34、一次巻線30の経路に流れ、平滑インダクタ46の励磁エネルギーが直流入力電源26に向かって回生される。従って、図18に示すように、平滑インダクタ46の電流I46は、負の値からゼロに向かって直線的に減少する波形になる。このとき、エネルギー放出電流が共振インダクタ34に流れることによって、共振インダクタ34に励磁エネルギーが蓄積される。   The smoothing inductor 46 has accumulated excitation energy before the start of the period T65, and starts the operation of releasing the excitation energy when the period transitions to the period T65. The energy emission current of the smoothing inductor 46 flows through the path of the smoothing inductor 46, the secondary winding 32b, the rectifying element 42b, the external power supply 88, and the smoothing inductor 46 as shown in FIG. Through the primary winding 30, the third switch 18 a, the DC input power supply 26, the second switch 14 a, the resonant inductor 34, and the primary winding 30. The excitation energy of the smoothing inductor 46 is directed toward the DC input power supply 26. It is regenerated. Accordingly, as shown in FIG. 18, the current I46 of the smoothing inductor 46 has a waveform that linearly decreases from a negative value toward zero. At this time, excitation energy is accumulated in the resonant inductor 34 by the energy emission current flowing through the resonant inductor 34.

スイッチング制御回路56は、期間T61で説明したのと同様に、出力電圧信号Vo1を低くするため、期間T65の長さ(すなわち、一次巻線30に電圧Viが印加される時間)を規定の最小時間まで短くするフェイズシフト制御を行う。この制御によって第三駆動パルスVg18がローレベルに反転し、期間T65が終了する。   As described in the period T61, the switching control circuit 56 sets the length of the period T65 (that is, the time during which the voltage Vi is applied to the primary winding 30) to the specified minimum in order to reduce the output voltage signal Vo1. Perform phase shift control to shorten the time. By this control, the third drive pulse Vg18 is inverted to the low level, and the period T65 ends.

期間T66に移行すると、第三駆動パルスVg18がローレベルになるので、第三スイッチ18aがオフする。その他の駆動パルスVg12,Vg14,Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第二及び第四スイッチ12a,14a,20aがオフ、オン、オフを継続する。第三スイッチ18aがオフに転じると、図20(b)に示すように、平滑インダクタ46のエネルギー放出電流の経路が、第三スイッチ18aから第三寄生ダイオード18cに切り替わるものの、実質的に回路動作上の変化はなく期間T65と同様の状態が継続され、図18に示すように、平滑インダクタの電流I46が直線的にゼロに向かって減少する。その後、上記の期間T61を最小時間まで短くするフェイズシフト制御によって第四駆動パルスVg20がハイレベルに反転し、期間T66が終了する。   In the period T66, the third drive pulse Vg18 becomes low level, so the third switch 18a is turned off. The other drive pulses Vg12, Vg14, Vg20 continue to be at the low level, the high level, and the low level, and the first, second, and fourth switches 12a, 14a, 20a continue to be off, on, and off. When the third switch 18a turns off, the energy emission current path of the smoothing inductor 46 is switched from the third switch 18a to the third parasitic diode 18c as shown in FIG. There is no change above, and the same state as in the period T65 is continued, and as shown in FIG. 18, the current I46 of the smoothing inductor decreases linearly toward zero. After that, the fourth drive pulse Vg20 is inverted to a high level by phase shift control that shortens the period T61 to the minimum time, and the period T66 ends.

期間T67に移行すると、第四駆動パルスVg20がハイレベルになるので、第四スイッチ20aがオンする。その他の駆動パルスVg12,Vg14,Vg18はローレベル、ハイレベル、ローレベルを継続し、第一、第二及び第三スイッチ12a,14a,18aがオフ、オン、オフを継続する。従って、一次巻線30と共振インダクタ34の直列回路の両端が第二及び第四スイッチ14a,20aを通じて短絡される状態になり、一次巻線30の両端に電圧が発生しなくなる。すると、二次巻線32a,32bにも電圧が発生しなくなるので、整流素子42bだけでなく整流素子42aもオンになる。   In the period T67, the fourth drive pulse Vg20 becomes high level, so the fourth switch 20a is turned on. The other drive pulses Vg12, Vg14, and Vg18 continue to be at low level, high level, and low level, and the first, second, and third switches 12a, 14a, and 18a continue to be off, on, and off. Therefore, both ends of the series circuit of the primary winding 30 and the resonant inductor 34 are short-circuited through the second and fourth switches 14a and 20a, and no voltage is generated at both ends of the primary winding 30. Then, no voltage is generated in the secondary windings 32a and 32b, so that not only the rectifying element 42b but also the rectifying element 42a is turned on.

平滑インダクタ46は、直流入力電源26に向けてエネルギー放出電流を流すことができなくなるので、期間T67に移行すると、外部電源88が平滑インダクタ46に励磁エネルギーを蓄積する動作が始まる。外部電源88からのエネルギー蓄積電流は、図20(c)に示すように、外部電源88、平滑インダクタ46、二次巻線32a,32b、整流素子42a,42b、外部電源88の経路に流れる。従って、図18に示すように、平滑インダクタ46の電流I46は、負の方向に直線的に増加する波形になる。このとき、共振インダクタ34は、期間T67の開始前までに蓄積された励磁エネルギーを放出する動作を行うため、共振インダクタ34、一次巻線30、第四スイッチ20a、第二スイッチ14a、共振インダクタ34の経路にエネルギー放出電流が流れる。その後、第二駆動パルスVg14がローレベルに反転し、期間T67が終了する。   Since the smoothing inductor 46 cannot flow the energy emission current toward the DC input power supply 26, the operation of the external power supply 88 storing the excitation energy in the smoothing inductor 46 starts when the period T67 starts. The energy storage current from the external power supply 88 flows through the path of the external power supply 88, the smoothing inductor 46, the secondary windings 32a and 32b, the rectifier elements 42a and 42b, and the external power supply 88, as shown in FIG. Therefore, as shown in FIG. 18, the current I46 of the smoothing inductor 46 has a waveform that increases linearly in the negative direction. At this time, the resonance inductor 34 performs an operation of releasing the excitation energy accumulated before the start of the period T67. Therefore, the resonance inductor 34, the primary winding 30, the fourth switch 20a, the second switch 14a, and the resonance inductor 34. The energy emission current flows through the path. Thereafter, the second drive pulse Vg14 is inverted to the low level, and the period T67 ends.

期間T68に移行すると、第二駆動パルスVg14がローレベルになるので、第二スイッチ14aがオフする。その他の駆動パルスVg12,Vg18,Vg20はローレベル、ローレベル、ハイレベルを継続し、第一、第三及び第四スイッチ14a,18a,20aがオフ、オフ、オンを継続する。第二スイッチ12aがオフに転じると、図20(d)に示すように、共振インダクタ34のエネルギー放出電流の経路が、第二スイッチ14aから第二寄生ダイオード14cに切り替わるものの、実質的に回路動作上の変化はなく期間T67と同様の状態が継続される。また、期間T67と同様に整流素子42a,42bのオンが継続されるので、図18に示すように、平滑インダクタの電流I46が負の方向に直線的に増加する。その後、第二駆動パルスVg14が、周期tswの終点でハイレベルに反転し、期間T68が終了する。期間T68が終了すると期間T61に戻り、上述した期間T61〜T68の動作を繰り返す。   In the period T68, the second drive pulse Vg14 becomes low level, so the second switch 14a is turned off. The other drive pulses Vg12, Vg18, and Vg20 continue to be at the low level, the low level, and the high level, and the first, third, and fourth switches 14a, 18a, and 20a continue to be off, off, and on. When the second switch 12a turns off, the energy emission current path of the resonant inductor 34 is switched from the second switch 14a to the second parasitic diode 14c as shown in FIG. There is no change above and the state similar to the period T67 is continued. Further, since the rectifying elements 42a and 42b are kept on as in the period T67, the current I46 of the smoothing inductor linearly increases in the negative direction as shown in FIG. Thereafter, the second drive pulse Vg14 is inverted to a high level at the end of the cycle tsw, and the period T68 ends. When the period T68 ends, the process returns to the period T61, and the operations in the above-described periods T61 to T68 are repeated.

ここで、平滑インダクタ46の電流I46が問題になる。周期tswの前半の期間T61〜T64において、平滑インダクタ46から励磁エネルギーが放出されるのは期間T61,T62であり、特に、期間T61が規定の最小時間に制御されて非常に短くなるので、期間T62の終了時にエネルギー放出電流がゼロにならず、励磁エネルギーが残留する。そして、励磁エネルギーが残留した状態で期間T63が始まり、期間T63,T64の間に励磁エネルギーが累積的に蓄積される。その結果、平滑インダクタ46の電流I46の負方向の値が、期間T61の開始時よりも期間T64の終了時の方が大きくなり、平滑インダクタ46の偏磁が進行する。周期tswの後半の期間T65〜T68においても同様に、平滑インダクタ46の電流I46の負方向の値が、期間T65の開始時よりも期間T68の終了時の方が大きくなり、平滑インダクタ46の偏磁がさらに進行する。従って、期間T61〜T68の動作を繰り返すうちに平滑インダクタ46が磁気飽和し、外部電源88から平滑インダクタ46の方向に大きい逆電流が流れやすくなり、整流素子42a,42b等の回路素子が故障する可能性が高くなる。   Here, the current I46 of the smoothing inductor 46 becomes a problem. In the first half period T61 to T64 of the period tsw, the excitation energy is released from the smoothing inductor 46 in the periods T61 and T62. In particular, the period T61 is controlled to the specified minimum time and becomes very short. At the end of T62, the energy emission current does not become zero, and excitation energy remains. Then, the period T63 starts with the excitation energy remaining, and the excitation energy is accumulated cumulatively during the periods T63 and T64. As a result, the negative direction value of the current I46 of the smoothing inductor 46 becomes larger at the end of the period T64 than at the start of the period T61, and the magnetization of the smoothing inductor 46 proceeds. Similarly, in the period T65 to T68 in the latter half of the period tsw, the negative direction value of the current I46 of the smoothing inductor 46 is larger at the end of the period T68 than at the start of the period T65, and the smoothing inductor 46 is biased. The magnetism further proceeds. Accordingly, the smoothing inductor 46 becomes magnetically saturated while repeating the operations in the periods T61 to T68, and a large reverse current easily flows from the external power supply 88 in the direction of the smoothing inductor 46, and circuit elements such as the rectifying elements 42a and 42b break down. The possibility increases.

なお、特許文献1の従来技術として開示されたスイッチング電源装置の場合は、整流平滑回路の整流素子がダイオードなので、平滑インダクタ46から二次巻線32a,32bの方向に電流が流れるのが阻止されるので、外部電圧印加されたとしても、図19、図20に示すような動作は起こらない。   In the case of the switching power supply device disclosed as the prior art of Patent Document 1, since the rectifying element of the rectifying / smoothing circuit is a diode, current is prevented from flowing from the smoothing inductor 46 to the secondary windings 32a and 32b. Therefore, even when an external voltage is applied, the operations shown in FIGS. 19 and 20 do not occur.

この発明は、上記背景技術に鑑みて成されたものであり、スイッチング制御回路をシンプルに構成することができ、主スイッチング素子のソストスイッチングが可能なフルブリッジ型のスイッチング電源装置を提供することを目的とする。   The present invention has been made in view of the above-described background art, and provides a full-bridge type switching power supply device in which the switching control circuit can be simply configured and the main switching element can be subjected to the soot switching. Objective.

この発明は、ハイサイド側の第一主スイッチング素子及びローサイド側の第二主スイッチング素子の直列回路で構成され、その両端に直流入力電源が接続される第一アームと、ハイサイド側の第三主スイッチング素子及びローサイド側の第四主スイッチング素子の直列回路で構成され、その両端に直流入力電源が接続される第二アームと、
一次巻線及び二次巻線を有し、前記一次巻線が前記第一アームの中点と前記第二アームの中点との間に設けられた主トランスと、前記第一アームの中点と前記第二アームの中点との間の、前記一次巻線と直列の位置に設けられたけられた共振インダクタと、
前記二次巻線に接続され、前記二次巻線に発生した交流電圧を整流する整流部、及び整流電圧を平滑して直流の出力電圧を出力する平滑部で構成された整流平滑回路と、
出力電圧又はこれに対応する電圧を検出し、出力電圧信号を出力する出力電圧検出回路と、前記各主スイッチング素子に向けて第一乃至四駆動パルスをそれぞれ出力し、前記出力電圧信号が目標値に近づくよう前記各主スイッチング素子をオンオフさせるスイッチング制御回路と、を備えたフルブリッジ型のスイッチング電源装置であって、
前記スイッチング制御回路は、前記一次巻線に入力電圧が正方向に印加される第一期間、電圧が印加されない第二期間、入力電圧が負方向に印加される第三期間、及び再度電圧が印加されない第四期間を1周期とし、前記第一及び第二期間の合計時間と前記第三及び第四期間の合計時間とを等しくする前記第一乃至四駆動パルスであって、前記第一期間に、前記第一主スイッチング素子をオン、前記第二スイッチング素子をオフ、前記第三主スイッチング素子をオフ、前記第四主スイッチング素子をオンさせ、前記第二期間に入ると、前記第四主スイッチング素子をオフに反転させ、その後、前記第三主スイッチング素子をオンに反転させ、その後、前記第三期間が開始する前に前記第一主スイッチング素子をオフに反転させ、前記第三期間に入ると、前記第二主スイッチング素子をオンに反転させ、前記第四期間に入ると、前記第二主スイッチング素子をオフに反転させ、その後、前記第一主スイッチング素子をオンに反転させ、その後、前記第一期間が開始する前に前記第三主スイッチング素子をオフに反転させ、再び前記第一期間に入ると、前記第四主スイッチング素子をオンに反転させる前記第一乃至四駆動パルスを出力するスイッチング電源装置である。
The present invention comprises a series circuit of a first main switching element on the high side and a second main switching element on the low side, a first arm having a DC input power supply connected to both ends thereof, and a third circuit on the high side. A second arm composed of a series circuit of a main switching element and a fourth main switching element on the low side, and a DC input power supply connected to both ends thereof;
A primary transformer having a primary winding and a secondary winding, wherein the primary winding is provided between a midpoint of the first arm and a midpoint of the second arm; and a midpoint of the first arm And a resonant inductor provided in a position in series with the primary winding between the second arm and the middle point of the second arm;
A rectifying and smoothing circuit connected to the secondary winding and configured to rectify the AC voltage generated in the secondary winding, and a smoothing unit that smoothes the rectified voltage and outputs a DC output voltage;
An output voltage detection circuit that detects an output voltage or a voltage corresponding to the output voltage and outputs an output voltage signal, and outputs first to fourth drive pulses to each of the main switching elements, and the output voltage signal is a target value. A switching control circuit for turning on and off each of the main switching elements so as to approach
The switching control circuit includes a first period in which an input voltage is applied to the primary winding in a positive direction, a second period in which no voltage is applied, a third period in which an input voltage is applied in a negative direction, and a voltage is applied again. The first to fourth drive pulses, wherein the fourth period that is not performed is one cycle, and the total time of the first and second periods is equal to the total time of the third and fourth periods, the first main switching element oN, the second main switching element off, the third main switching element off, by turning on the fourth main switching element, enters into the second period, the fourth main Reversing the switching element off, then reversing the third main switching element on, then reversing off the first main switching element before the start of the third period, When entering, the second main switching element is inverted to ON, and when entering the fourth period, the second main switching element is inverted to OFF, and then the first main switching element is inverted to ON, Thereafter, the first to fourth drive pulses for inverting the third main switching element before the first period starts and inverting the fourth main switching element when entering the first period again. Is a switching power supply device that outputs.

前記整流平滑回路の前記整流部は、同期整流用の整流素子と、前記主トランスの前記二次巻線の電圧又はこれに対応する電圧を検出して前記整流素子をオンオフさせ、前記二次巻線に電圧が発生しているときは、その発生電圧を正方向に整流して前記平滑部の入力端に入力されるようにし、前記二次巻線に電圧が発生していないときは、前記二次巻線の両端が前記平滑部の入力端に短絡されるようにする同期整流駆動回路とで構成されている。例えば、前記第一乃至四主スイッチング素子および前記同期整流用素子が、それぞれNチャネルのMOS型FETで構成されている。   The rectifying unit of the rectifying / smoothing circuit detects a voltage of a synchronous rectifying element and a voltage of the secondary winding of the main transformer or a voltage corresponding thereto to turn on and off the rectifying element, and the secondary winding When a voltage is generated on the wire, the generated voltage is rectified in the positive direction so as to be input to the input terminal of the smoothing unit, and when no voltage is generated in the secondary winding, A synchronous rectification drive circuit is configured so that both ends of the secondary winding are short-circuited to the input end of the smoothing unit. For example, each of the first to fourth main switching elements and the synchronous rectifying element is composed of an N-channel MOS FET.

前記スイッチング制御回路は、前記出力電圧信号と目標電圧とを比較して差分を増幅した誤差増幅信号を出力する誤差増幅回路と、前記誤差増幅信号をパルス幅変調した変調パルスを分配し、前記第一アーム用の第一変調パルス及び第二アーム用の第二変調パルスを出力するパルス幅変調回路と、前記第一変調パルスに基づいて前記第一及び第二駆動パルスを生成し、それぞれ前記第一及び第二主スイッチング素子のゲート・ソース端子間に出力する第一アーム駆動回路と、前記第二変調パルスに基づいて前記第三及び第四駆動パルスを生成し、それぞれ前記第三及び第四主スイッチング素子のゲート・ソース端子間に出力する第二アーム駆動回路とを備え、
前記第一アーム駆動回路は、前記第一変調パルスが入力され、その第一変調パルスがハイレベルに反転した後、一定時間の経過後にハイレベルに反転する前記第二駆動パルスを出力する第一遅延回路と、前記第一アームの中点の電位を観測し、その電位が上昇したことを検出したときに、前記第一主スイッチング素子のゲート・ソース端子間を充電することによって、前記第一駆動パルスをハイレベルに反転させる第一ゲート充電回路と、前記第一変調パルスがハイレベルのときに前記第一主スイッチング素子のゲート・ソース端子間を放電することによって、前記第一駆動パルスをローレベルに反転させる第一ゲート放電回路とで構成され、
前記第二アーム駆動回路は、前記第二変調パルスが入力され、その第二変調パルスがハイレベルに反転した後、一定時間の経過後にハイレベルに反転する前記第四駆動パルスを出力する第二遅延回路と、前記第二アームの中点の電位を観測し、その電位が上昇したことを検出したときに、前記第三主スイッチング素子のゲート・ソース端子間を充電することによって、前記第三駆動パルスをハイレベルに反転させる第二ゲート充電回路と、前記第二変調パルスがハイレベルのときに前記第三主スイッチング素子のゲート・ソース端子間を放電することによって、前記第三駆動パルスをローレベルに反転させる第二ゲート放電回路とで構成されている。
The switching control circuit distributes an error amplification circuit that compares the output voltage signal with a target voltage and outputs an error amplification signal obtained by amplifying the difference, and a modulation pulse obtained by pulse-modulating the error amplification signal. A pulse width modulation circuit for outputting a first modulation pulse for one arm and a second modulation pulse for a second arm; and generating the first and second drive pulses based on the first modulation pulse, A first arm driving circuit for outputting between the gate and source terminals of the first and second main switching elements; and generating the third and fourth driving pulses based on the second modulation pulse, respectively. A second arm drive circuit that outputs between the gate and source terminals of the main switching element,
The first arm drive circuit receives the first modulation pulse, and after the first modulation pulse is inverted to a high level, the first arm drive circuit outputs the second drive pulse that is inverted to a high level after a predetermined time has elapsed. By observing the potential of the middle point of the delay circuit and the first arm and detecting that the potential has increased, charging between the gate and source terminals of the first main switching element allows the first A first gate charging circuit for inverting the drive pulse to a high level; and discharging the first drive pulse between the gate and source terminals of the first main switching element when the first modulation pulse is at a high level. It consists of a first gate discharge circuit that inverts to low level,
The second arm driving circuit outputs the fourth driving pulse that is input to the second modulation pulse, and after the second modulation pulse is inverted to a high level, and then inverted to a high level after a lapse of a predetermined time. By observing the potential of the middle point of the delay circuit and the second arm and detecting that the potential has risen, charging between the gate and source terminals of the third main switching element allows the third A second gate charging circuit for inverting the drive pulse to a high level, and discharging the third drive pulse between the gate and source terminals of the third main switching element when the second modulation pulse is at a high level. The second gate discharge circuit is inverted to a low level.

また、前記第一ゲート充電回路は、制御回路用の直流電圧を整流してカソード端子に出力する第一整流ダイオードと、前記第一整流ダイオードのカソード端子と前記第一主スイッチング素子のソース端子との間に接続された第一平滑コンデンサと、エミッタ端子が前記第一整流ダイオードのカソード端子に接続され、コレクタ端子が前記第一主スイッチング素子のゲート端子に接続されたPNPトランジスタである第一トランジスタと、アノード端子が前記第一トランジスタのベース端子側に接続され、カソード端子が前記第一主スイッチング素子のドレイン端子側に接続された第一ダイオードと、前記第一ダイオードの接続点に直列に挿入され、前記第一ダイオードに流れる電流を制限する第一抵抗とで構成され、
第二ゲート充電回路は、制御回路用の直流電圧を整流してカソード端子に出力する第二整流ダイオードと、前記第二整流ダイオードのカソード端子と前記第三主スイッチング素子のソース端子との間に接続された第二平滑コンデンサと、エミッタ端子が前記第二整流ダイオードのカソード端子に接続され、コレクタ端子が前記第三主スイッチング素子のゲート端子に接続されたPNPトランジスタである第二トランジスタと、アノード端子が前記第二トランジスタのベース端子側に接続され、カソード端子が前記第三主スイッチング素子のドレイン端子側に接続された第二ダイオードと、前記第二ダイオードの接続点に直列に挿入され、前記第二ダイオードに流れる電流を制限する第二抵抗とで構成されている。
The first gate charging circuit includes a first rectifier diode that rectifies a DC voltage for a control circuit and outputs the rectified voltage to a cathode terminal, a cathode terminal of the first rectifier diode, and a source terminal of the first main switching element. A first smoothing capacitor connected between the first rectifier diode and a first transistor which is a PNP transistor whose emitter terminal is connected to the cathode terminal of the first rectifier diode and whose collector terminal is connected to the gate terminal of the first main switching element And a first diode whose anode terminal is connected to the base terminal side of the first transistor and whose cathode terminal is connected to the drain terminal side of the first main switching element, and is inserted in series at the connection point of the first diode And a first resistor that limits a current flowing through the first diode,
The second gate charging circuit rectifies the DC voltage for the control circuit and outputs the rectified voltage to the cathode terminal, and between the cathode terminal of the second rectifier diode and the source terminal of the third main switching element. A second smoothing capacitor connected; a second transistor which is a PNP transistor having an emitter terminal connected to the cathode terminal of the second rectifier diode and a collector terminal connected to the gate terminal of the third main switching element; The terminal is connected to the base terminal side of the second transistor, the cathode terminal is connected to the drain terminal side of the third main switching element, and inserted in series at the connection point of the second diode, It is comprised with the 2nd resistance which restrict | limits the electric current which flows into a 2nd diode.

さらに、前記第一ゲート放電回路には、前記第一変調パルスを伝達する第一駆動トランスと、前記第一主スイッチング素子のゲート・ソース端子間に接続され前記第一駆動トランスの出力に応じてオンオフする第一引き抜きトランジスタとが設けられ、前記第一変調パルスがハイレベルのときに、前記第一引き抜きトランジスタがオンして前記第一主スイッチング素子のゲート・ソース端子間を放電し、前記第二ゲート放電回路には、前記第二変調パルスを伝達する第二駆動トランスと、前記第三主スイッチング素子のゲート・ソース端子間に接続され前記第二駆動トランスの出力に応じてオンオフする第二引き抜きトランジスタとが設けられ、前記第二変調パルスがハイレベルのときに、前記第二引き抜きトランジスタがオンして前記第三主スイッチング素子のゲート・ソース端子間を放電する構成にしてもよい。この場合、前記第一ゲート放電回路には、入力された前記第一変調パルスがハイレベルに反転したときに短時間ハイレベルとなる第一狭パルスを出力する第一狭パルス生成回路が設けられ、前記第一駆動トランスは、前記第一狭パルスであって、前記第一変調パルスがハイレベルに反転するタイミング情報を伝達し、前記第二ゲート放電回路には、入力された前記第二変調パルスがハイレベルに反転したときに短時間ハイレベルとなる第二狭パルスを出力する第二狭パルス生成回路が設けられ、前記第二駆動トランスは、前記第二狭パルスであって、前記第二変調パルスがハイレベルに反転するタイミング情報を伝達する構成にしてもよい。また、前記共振インダクタは、前記主トランス内部の漏れインダクタンスを利用してもよい。 Further, the first gate discharge circuit is connected between a first drive transformer for transmitting the first modulation pulse and a gate-source terminal of the first main switching element, according to an output of the first drive transformer. A first extraction transistor that is turned on and off, and when the first modulation pulse is at a high level, the first extraction transistor is turned on to discharge between the gate and source terminals of the first main switching element, and The two-gate discharge circuit includes a second drive transformer that transmits the second modulation pulse and a second drive transformer that is connected between the gate and source terminals of the third main switching element and that is turned on / off according to the output of the second drive transformer. An extraction transistor, and when the second modulation pulse is at a high level, the second extraction transistor is turned on and the third extraction pulse is turned on. It may be configured to discharge the gate-source terminals of the switching element. In this case, the first gate discharge circuit is provided with a first narrow pulse generation circuit that outputs a first narrow pulse that becomes a high level for a short time when the input first modulation pulse is inverted to a high level. The first driving transformer transmits timing information of the first narrow pulse, the first modulation pulse being inverted to a high level, and the second gate discharge circuit receives the second modulation input. A second narrow pulse generation circuit is provided that outputs a second narrow pulse that becomes a high level for a short time when the pulse is inverted to a high level, and the second drive transformer is the second narrow pulse, It may be configured to transmit timing information at which the two modulation pulses are inverted to a high level. Further, the resonant inductor may utilize a leakage inductance inside the main transformer.

なお、上記のドレイン、ソース、ゲートの表記は、MOS型FET、IGBT等のトランジスタ素子に対応したものであるが、バイポーラトランジスタの場合は、それぞれコレクタ、エミッタ、ベースに置き換えて適用されるものである。   In addition, the above-mentioned notation of drain, source, and gate corresponds to transistor elements such as MOS type FETs and IGBTs, but in the case of bipolar transistors, they are replaced with collectors, emitters, and bases, respectively. is there.

この発明のスイッチング電源装置は、スイッチング制御回路の構成を、フェイズシフト制御の場合よりもシンプル化することができ、装置の小型化や省エネルギー、コストダウンに寄与する。また、スイッチング制御回路内のパルス幅変調回路として、フェイズシフト制御用でない一般的なフルブリッジ型の制御ICを使用できるという利点がある。フェイズシフト制御用の制御ICは市販品の種類が少ないが、一般的なフルブリッジ型の制御ICの場合、それぞれに特徴のある複数種類の市販品があるので、入手性がよく、スイッチング電源装置の用途に応じて使い勝手のよいものを選択することができる。一方、一般的なフルブリッジ型の制御ICは、主スイッチング素子のソフトスイッチングについて考慮されていないが、このスイッチング電源装置の場合、簡単な構成の第一及び第二アーム駆動回路と共振インダクタを設けることによって、主スイッチング素子のソフトスイッチングが可能になり、スイッチング損失やスイッチングノイズの発生を容易に抑えることができる。   The switching power supply device of the present invention can simplify the configuration of the switching control circuit as compared with the case of phase shift control, and contributes to downsizing, energy saving, and cost reduction of the device. Further, there is an advantage that a general full-bridge control IC that is not used for phase shift control can be used as the pulse width modulation circuit in the switching control circuit. There are few types of control ICs for phase shift control on the market, but in the case of general full-bridge type control ICs, there are multiple types of commercial products with their respective characteristics. A user-friendly one can be selected according to the application. On the other hand, a general full-bridge type control IC does not consider soft switching of the main switching element, but in the case of this switching power supply device, first and second arm drive circuits and a resonant inductor having a simple configuration are provided. As a result, soft switching of the main switching element becomes possible, and generation of switching loss and switching noise can be easily suppressed.

この発明のスイッチング電源装置の第一実施形態を示すブロック図である。1 is a block diagram showing a first embodiment of a switching power supply device of the present invention. 第一実施形態のスイッチング電源装置のスイッチング制御回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the switching control circuit of the switching power supply device of 1st embodiment. 第一実施形態のスイッチング電源装置の通常運転時の動作を示すタイムチャートである。It is a time chart which shows the operation | movement at the time of normal driving | operation of the switching power supply device of 1st embodiment. 図3のタイムチャートの期間T11〜T14における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路(a),(b),(c),(d)である。3 is an equivalent circuit (a), (b), (c), (d) showing the state of each main switching element and each rectifying element in the period T11 to T14 of the time chart of FIG. . 図3のタイムチャートの期間T15〜T18における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路(a),(b),(c),(d)である。3 is an equivalent circuit (a), (b), (c), (d) showing the state of each main switching element and each rectifying element in the period T15 to T18 of the time chart of FIG. . この発明のスイッチング電源装置の第二実施形態を示すブロック図である。It is a block diagram which shows 2nd embodiment of the switching power supply device of this invention. 第二実施形態のスイッチング電源装置のスイッチング制御回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the switching control circuit of the switching power supply device of 2nd embodiment. 第二実施形態のスイッチング電源装置の同期整流駆動回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the synchronous rectification drive circuit of the switching power supply device of 2nd embodiment. 第二実施形態のスイッチング電源装置の外部電圧印加時の動作を示すタイムチャートである。It is a time chart which shows the operation | movement at the time of the external voltage application of the switching power supply device of 2nd embodiment. 図9のタイムチャートの期間T21〜T24における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路(a),(b),(c),(d)である。9 is an equivalent circuit (a), (b), (c), (d) showing the state of each main switching element and each rectifying element in the period T21 to T24 of the time chart of FIG. 9 and the path through which the main current flows. . 図9のタイムチャートの期間T25〜T28における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路(a),(b),(c),(d)である。FIG. 10 is an equivalent circuit (a), (b), (c), (d) showing the state of each main switching element and each rectifying element in the period T25 to T28 of the time chart of FIG. . 整流平滑回路の第一及び第二変形例を示す回路図(a),(b)である。It is a circuit diagram (a) and (b) which shows the 1st and 2nd modification of a rectification smoothing circuit. 従来のフェイズシフト制御のスイッチング電源装置を示すブロック図である。It is a block diagram which shows the switching power supply device of the conventional phase shift control. 従来のスイッチング電源装置のスイッチング制御回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the switching control circuit of the conventional switching power supply device. 従来のスイッチング電源装置の通常運転時の動作を示すタイムチャートである。It is a time chart which shows the operation | movement at the time of normal driving | operation of the conventional switching power supply device. 図15のタイムチャートの期間T51〜T54における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路(a),(b),(c),(d)である。15 is an equivalent circuit (a), (b), (c), (d) showing the state of each main switching element and each rectifying element in the period T51 to T54 of the time chart of FIG. . 図15のタイムチャートの期間T55〜T58における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路(a),(b),(c),(d)である。15 is an equivalent circuit (a), (b), (c), (d) showing the state of each main switching element and each rectifying element in the period T55 to T58 of the time chart of FIG. . 従来のスイッチング電源装置の外部電圧印加時の動作を示すタイムチャートである。It is a time chart which shows the operation | movement at the time of the external voltage application of the conventional switching power supply device. 図18のタイムチャートの期間T61〜T64における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路(a),(b),(c),(d)である。18 is an equivalent circuit (a), (b), (c), (d) showing the state of each main switching element and each rectifying element and the path through which the main current flows in the periods T61 to T64 in the time chart of FIG. . 図18のタイムチャートの期間T65〜T68における各主スイッチング素子及び各整流素子の状態と、主要な電流が流れる経路を示す等価回路(a),(b),(c),(d)である。18 is equivalent circuits (a), (b), (c), and (d) showing the states of the main switching elements and the rectifying elements in the period T65 to T68 in the time chart of FIG. .

以下、この発明のスイッチング電源装置の第一実施形態について、図1〜図5に基づいて説明する。ここで、従来のスイッチング電源装置10と同様の構成は、同一の符号を付して説明する。   Hereinafter, a first embodiment of a switching power supply device of the present invention will be described with reference to FIGS. Here, the same components as those of the conventional switching power supply device 10 are described with the same reference numerals.

第一実施形態のスイッチング電源装置90は、図1に示すように、第一アーム16、第二アーム22、主トランス28、共振インダクタ34を備える構成は、上記スイッチング電源装置10と同様である。第一乃至四主スイッチング素子12,14,18,20は、例えば、一般的なNチャネルのMOS型FETが選択されている。また、共振インダクタ34は、インダクタンスが主トランス28の一次巻線30よりも十分小さい独立したインダクタンス素子であってもよいし、部品点数を削減するため主トランス28内の漏れインダクタンスを利用してもよい。   As shown in FIG. 1, the switching power supply 90 according to the first embodiment is the same as the switching power supply 10 in the configuration including the first arm 16, the second arm 22, the main transformer 28, and the resonant inductor 34. As the first to fourth main switching elements 12, 14, 18, and 20, for example, a general N-channel MOS type FET is selected. Further, the resonant inductor 34 may be an independent inductance element whose inductance is sufficiently smaller than that of the primary winding 30 of the main transformer 28, or the leakage inductance in the main transformer 28 may be used to reduce the number of components. Good.

主トランス28の二次巻線32a,32bには、二次巻線32a,32bに発生した交流電圧を整流する整流部92と、上記と同様の平滑部38とで構成された整流平滑回路94が接続されている。整流部92は、高速スイッチング用のダイオードである第一及び第二整流素子92a,92bで構成され、第一整流素子92aは、カソード端子が二次巻線32aのドット側の一端に接続され、第二整流素子92bは、カソード端子が二次巻線32bのドットと反対側の一端に接続され、アノード端子同士が互いに接続されている。整流部92は、二次巻線32a,32bの中点と、各整流素子92a,92bのアノード端子との間に整流電圧を出力する。   The secondary windings 32a and 32b of the main transformer 28 include a rectifying / smoothing circuit 94 including a rectifying unit 92 that rectifies an AC voltage generated in the secondary windings 32a and 32b and a smoothing unit 38 similar to the above. Is connected. The rectifying unit 92 includes first and second rectifying elements 92a and 92b which are high-speed switching diodes. The first rectifying element 92a has a cathode terminal connected to one end on the dot side of the secondary winding 32a. The second rectifying element 92b has a cathode terminal connected to one end of the secondary winding 32b opposite to the dot, and anode terminals connected to each other. The rectifier 92 outputs a rectified voltage between the midpoint of the secondary windings 32a and 32b and the anode terminals of the rectifier elements 92a and 92b.

このように、整流平滑回路94は、いわゆるセンタタップ型の整流平滑回路であり、各整流素子92a,92bが二次巻線32a,32bの電圧変化に応じて導通または非導通となりし、二次巻線32a,32bに電圧が発生しているとき、その発生電圧を正方向に整流して平滑部38の入力端に入力し、二次巻線32a,32bに電圧が発生していないとき、二次巻線32a,32bの両端を平滑部38の入力端に短絡する動作を行う。そして、平滑部38が整流部36の整流電圧を平滑して所定の出力電圧Voを出力し、負荷52に向けて出力電圧Voと出力電流Ioを供給する。   Thus, the rectifying / smoothing circuit 94 is a so-called center tap type rectifying / smoothing circuit, and each rectifying element 92a, 92b becomes conductive or non-conductive according to the voltage change of the secondary windings 32a, 32b, and the secondary When a voltage is generated in the windings 32a and 32b, the generated voltage is rectified in the positive direction and input to the input terminal of the smoothing unit 38. When no voltage is generated in the secondary windings 32a and 32b, An operation of short-circuiting both ends of the secondary windings 32 a and 32 b to the input end of the smoothing unit 38 is performed. Then, the smoothing unit 38 smoothes the rectified voltage of the rectifying unit 36 and outputs a predetermined output voltage Vo, and supplies the output voltage Vo and the output current Io toward the load 52.

各主スイッチング素子12,14,18,20のオンオフは、出力電圧検出回路54の出力に基づき、スイッチング制御回路96により制御される。出力電圧検出回路54は、出力端子50a,50bに発生する出力電圧Vo又はこれに対応する電圧を検出し、出力電圧信号Vo1を出力する。「これに対応する電圧を検出する」とは、出力電圧Voを間接的に検出することをいい、例えば、主トランス28に別巻線を設け、別巻線の電圧を整流平滑することによって、出力電圧Voに略比例した電圧を検出する回路等が考えられる。   On / off of each main switching element 12, 14, 18, 20 is controlled by the switching control circuit 96 based on the output of the output voltage detection circuit 54. The output voltage detection circuit 54 detects the output voltage Vo generated at the output terminals 50a and 50b or a voltage corresponding thereto, and outputs an output voltage signal Vo1. “Detecting a voltage corresponding to this” refers to indirectly detecting the output voltage Vo. For example, by providing another winding in the main transformer 28 and rectifying and smoothing the voltage of the other winding, the output voltage Vo is detected. A circuit that detects a voltage substantially proportional to Vo is conceivable.

スイッチング制御回路96は、出力電圧信号Vo1が目標値Vrに近づくよう各主スイッチング素子12,14,18,20をオンオフさせるための回路であり、図2に示すように、誤差増幅回路58、パルス幅変調回路98、第一及び第二アーム駆動回路100,102で構成されている。誤差増幅回路58は、例えばアナログの反転増幅器等であり、出力電圧信号Vo1と目標電圧Vrとの差分を増幅して誤差増幅信号Vo2を出力する。   The switching control circuit 96 is a circuit for turning on and off the main switching elements 12, 14, 18, and 20 so that the output voltage signal Vo1 approaches the target value Vr. As shown in FIG. A width modulation circuit 98 and first and second arm drive circuits 100 and 102 are included. The error amplifying circuit 58 is, for example, an analog inverting amplifier, and amplifies the difference between the output voltage signal Vo1 and the target voltage Vr and outputs an error amplified signal Vo2.

パルス幅変調回路98は、パルス幅変調手段66、パルス分配回路104で構成されている。パルス幅変調手段66は、誤差増幅回路58の誤差増幅信号Vo2を変調して変調パルスVhを出力する。パルス分配回路104は、変調パルスVhを第一アーム16と第二アーム22の制御用に分配し、2つの変調パルスVh1,Vh2を出力する。第一及び第二変調パルスVh1,Vh2は、ハイレベルの時比率が互いに等しいパルス電圧であり、ロジックが反転する位相が180度ずれており、各時比率が誤差増幅信号Vo2に応じて変化する。   The pulse width modulation circuit 98 includes pulse width modulation means 66 and a pulse distribution circuit 104. The pulse width modulation means 66 modulates the error amplification signal Vo2 from the error amplification circuit 58 and outputs a modulation pulse Vh. The pulse distribution circuit 104 distributes the modulation pulse Vh for controlling the first arm 16 and the second arm 22, and outputs two modulation pulses Vh1 and Vh2. The first and second modulation pulses Vh1 and Vh2 are pulse voltages having high time ratios equal to each other, the phase in which the logic is inverted is shifted by 180 degrees, and each time ratio changes according to the error amplification signal Vo2. .

第一アーム駆動回路100は、第一遅延回路106、第一ゲート充電回路108、第一ゲート放電回路110とで構成されている。第一遅延回路106は、例えば、積分回路とバッファ回路で構成され、パルス分配回路104の第一変調パルスVh1を時間tk1だけ遅延させた第二駆動パルスVg14を、第二主スイッチング素子14のゲート・ソース端子間に出力する。   The first arm driving circuit 100 includes a first delay circuit 106, a first gate charging circuit 108, and a first gate discharging circuit 110. The first delay circuit 106 includes, for example, an integration circuit and a buffer circuit, and a second drive pulse Vg14 obtained by delaying the first modulation pulse Vh1 of the pulse distribution circuit 104 by a time tk1 is used as the gate of the second main switching element 14. • Output between source terminals.

第一ゲート充電回路108は、制御回路用の直流電源112の直流電圧を整流してカソード端子に出力する第一整流ダイオード114と、第一整流ダイオード114のカソード端子と第一主スイッチング素子12のソース端子との間に接続された第一平滑コンデンサ116と、第一整流ダイオード114のカソード端子と第一主スイッチング素子12のゲート端子に接続された第一充電スイッチ118と、第一充電スイッチ118を制御する第一スイッチ制御回路120とで構成されている。第一スイッチ制御回路120は、第二主スイッチング素子14の第二駆動パルスVg14を観測し、第二駆動パルスVg14がハイレベルからローレベルに反転してから時間tk2が経過した後、第一充電スイッチ118を所定の短い時間オンさせる働きをする。第一充電スイッチ118がオンすると、第一主スイッチング素子12のゲート・ソース端子間が充電され、第一主スイッチング素子12がオンする。   The first gate charging circuit 108 rectifies the DC voltage of the DC power source 112 for the control circuit and outputs it to the cathode terminal, the cathode terminal of the first rectifier diode 114 and the first main switching element 12. A first smoothing capacitor 116 connected between the source terminal, a first charge switch 118 connected to the cathode terminal of the first rectifier diode 114 and the gate terminal of the first main switching element 12, and a first charge switch 118. And a first switch control circuit 120 for controlling. The first switch control circuit 120 observes the second drive pulse Vg14 of the second main switching element 14, and after the time tk2 has elapsed after the second drive pulse Vg14 is inverted from the high level to the low level, The switch 118 is turned on for a predetermined short time. When the first charging switch 118 is turned on, the gate-source terminal of the first main switching element 12 is charged, and the first main switching element 12 is turned on.

第一ゲート放電回路110は、入力巻線122a及び出力巻線122bを有する第一駆動トランス122と、入力巻線122aに直列接続された第一スイッチングトランジスタ124と、第一主スイッチング素子12のゲート・ソース端子間を短絡及び解放可能に接続され、出力巻線122bの電圧により駆動される第一引き抜きトランジスタ126とで構成され、入力巻線122aと第一スイッチングトランジスタ124の直列回路の両端に直流電源112が接続されている。第一駆動トランス122の各巻線122a,122bのドットは、極性を表わしている。   The first gate discharge circuit 110 includes a first drive transformer 122 having an input winding 122a and an output winding 122b, a first switching transistor 124 connected in series to the input winding 122a, and a gate of the first main switching element 12. The source terminal is connected to the first winding transistor 126 so as to be short-circuited and releasable, and is driven by the voltage of the output winding 122b. A direct current is connected to both ends of the series circuit of the input winding 122a and the first switching transistor 124. A power supply 112 is connected. The dots of the windings 122a and 122b of the first drive transformer 122 represent the polarity.

第一スイッチングトランジスタ124は、パルス分配回路104の第一変調パルスVh1がハイレベルのときにオンすることによって、入力巻線122aに第一変調パルスVh1と同位相のパルス電圧を発生させる。このパルス電圧は、第一駆動トランス122を通じて出力巻線122bから第一引き抜きトランジスタ126のゲート・ソース端子間に伝達され、第一変調パルスVh1がハイレベルのときに第一引き抜きトランジスタ126がオンする。第一引き抜きトランジスタ126がオンすると、第一主スイッチング素子12のゲート・ソース端子間が放電され、第一主スイッチング素子12がオフする。このように、第一ゲート充電回路108と第一ゲート放電回路110により、第一主スイッチング素子12を駆動する第一駆動パルスVg12が生成される。   The first switching transistor 124 is turned on when the first modulation pulse Vh1 of the pulse distribution circuit 104 is at a high level, thereby generating a pulse voltage having the same phase as the first modulation pulse Vh1 in the input winding 122a. This pulse voltage is transmitted between the gate and source terminals of the first extraction transistor 126 from the output winding 122b through the first drive transformer 122, and the first extraction transistor 126 is turned on when the first modulation pulse Vh1 is at a high level. . When the first extraction transistor 126 is turned on, the gate-source terminal of the first main switching element 12 is discharged, and the first main switching element 12 is turned off. Thus, the first driving pulse Vg12 for driving the first main switching element 12 is generated by the first gate charging circuit 108 and the first gate discharging circuit 110.

第二アーム駆動回路102は、第一アーム駆動回路100と同様に、第二遅延回路128、第二ゲート充電回路130、第二ゲート放電回路132とで構成されている。第二遅延回路128は、例えば、積分回路とバッファ回路で構成され、パルス分配回路104の第二変調パルスVh2を時間tk1だけ遅延させた第四駆動パルスVg20を、第四主スイッチング素子20のゲート・ソース端子間に出力する。   Similar to the first arm driving circuit 100, the second arm driving circuit 102 includes a second delay circuit 128, a second gate charging circuit 130, and a second gate discharging circuit 132. The second delay circuit 128 includes, for example, an integration circuit and a buffer circuit. The second drive pulse Vg20 obtained by delaying the second modulation pulse Vh2 of the pulse distribution circuit 104 by a time tk1 is used as the gate of the fourth main switching element 20. • Output between source terminals.

第二ゲート充電回路130は、制御回路用の直流電源112の直流電圧を整流してカソード端子に出力する第二整流ダイオード134と、第二整流ダイオード134のカソード端子と第三主スイッチング素子18のソース端子との間に接続された第二平滑コンデンサ136と、第二整流ダイオード134のカソード端子と第三主スイッチング素子18のゲート端子に接続された第二充電スイッチ138と、第二充電スイッチ138を制御する第二スイッチ制御回路140とで構成されている。第二スイッチ制御回路140は、第四主スイッチング素子20の第四駆動パルスVg20を観測し、第四駆動パルスVg20がハイレベルからローレベルに反転してから時間tk2が経過した後、第二充電スイッチ138を所定の短い時間オンさせる働きをする。第二充電スイッチ138がオンすると、第三主スイッチング素子18のゲート・ソース端子間が充電され、第三主スイッチング素子18がオンする。   The second gate charging circuit 130 rectifies the DC voltage of the DC power source 112 for the control circuit and outputs it to the cathode terminal, the cathode terminal of the second rectifier diode 134 and the third main switching element 18. A second smoothing capacitor 136 connected between the source terminal, a second charge switch 138 connected to the cathode terminal of the second rectifier diode 134 and the gate terminal of the third main switching element 18, and a second charge switch 138. And a second switch control circuit 140 for controlling. The second switch control circuit 140 observes the fourth drive pulse Vg20 of the fourth main switching element 20, and after the time tk2 has elapsed after the fourth drive pulse Vg20 is inverted from the high level to the low level, The switch 138 is turned on for a predetermined short time. When the second charging switch 138 is turned on, the gate-source terminal of the third main switching element 18 is charged, and the third main switching element 18 is turned on.

第二ゲート放電回路132は、入力巻線142a及び出力巻線142bを有する第二駆動トランス142と、入力巻線142aに直列接続された第二スイッチングトランジスタ144と、第三主スイッチング素子18のゲート・ソース端子間を短絡及び解放可能に接続され、出力巻線142bの電圧により駆動される第二引き抜きトランジスタ146とで構成され、入力巻線142aと第二スイッチングトランジスタ144の直列回路の両端に直流電源112が接続されている。第二駆動トランス142の各巻線142a,142bのドットは、極性を表わしている。第二スイッチングトランジスタ144は、パルス分配回路104の第二変調パルスVh2がハイレベルのときにオンすることによって、入力巻線142aに第一変調パルスVh1と同位相のパルス電圧を発生させる。このパルス電圧は、第二駆動トランス142を通じて出力巻線142bから第二引き抜きトランジスタ146のゲート・ソース端子間に伝達され、第二変調パルスVh2がハイレベルのときに第二引き抜きトランジスタ146がオンする。第二引き抜きトランジスタ146がオンすると、第三主スイッチング素子18のゲート・ソース端子間が放電され、第三主スイッチング素子18がオフする。このように、第二ゲート充電回路130と第二ゲート放電回路132により、第三主スイッチング素子18を駆動する第三駆動パルスVg18が生成される。   The second gate discharge circuit 132 includes a second drive transformer 142 having an input winding 142a and an output winding 142b, a second switching transistor 144 connected in series to the input winding 142a, and a gate of the third main switching element 18. The source terminal is connected so as to be short-circuited and releasable, and is constituted by a second extraction transistor 146 that is driven by the voltage of the output winding 142b, and a direct current is connected to both ends of the series circuit of the input winding 142a and the second switching transistor 144. A power supply 112 is connected. The dots of the windings 142a and 142b of the second drive transformer 142 represent the polarity. The second switching transistor 144 is turned on when the second modulation pulse Vh2 of the pulse distribution circuit 104 is at a high level, thereby generating a pulse voltage having the same phase as the first modulation pulse Vh1 in the input winding 142a. This pulse voltage is transmitted between the gate and source terminals of the second extraction transistor 146 from the output winding 142b through the second drive transformer 142, and the second extraction transistor 146 is turned on when the second modulation pulse Vh2 is at a high level. . When the second extraction transistor 146 is turned on, the gate-source terminal of the third main switching element 18 is discharged, and the third main switching element 18 is turned off. As described above, the second driving pulse Vg18 for driving the third main switching element 18 is generated by the second gate charging circuit 130 and the second gate discharging circuit 132.

スイッチング制御回路96は、上記の構成により、第一乃至四駆動パルスVg12,Vg14,Vg18,Vg20を出力して第一乃至四主スイッチング素子12,14,18,20をオンオフさせる。そして、主トランス28の一次巻線30に入力電圧Viが正方向に印加される第一期間(後述する期間T11)、電圧が印加されない第二期間(後述する期間T12〜T14)、入力電圧Viが負方向に印加される第三期間(後述する期間T15)、及び再度電圧が印加されない第四期間(後述する期間T16〜T18)を1周期とし、第一及び第二期間の合計時間と第三及び第四期間の合計時間とを等しくするスイッチング制御を行う。スイッチングの周期tsw(1周期の長さ)は一定である。   With the above configuration, the switching control circuit 96 outputs the first to fourth drive pulses Vg12, Vg14, Vg18, and Vg20 to turn on and off the first to fourth main switching elements 12, 14, 18, and 20. A first period (period T11 to be described later) in which the input voltage Vi is applied in the positive direction to the primary winding 30 of the main transformer 28, a second period (period T12 to T14 to be described later) in which no voltage is applied, and the input voltage Vi A first period is a third period (period T15 to be described later) and a fourth period (period T16 to T18 to be described later) in which no voltage is applied again is one cycle, and the total time of the first and second periods Switching control is performed to make the total time of the third and fourth periods equal. The switching cycle tsw (the length of one cycle) is constant.

次に、スイッチング電源装置90の通常運転時の動作について、図3〜図5に基づいて説明する。スイッチング電源装置90の1周期の動作は、図3のタイムチャートに示すように、期間T11〜T18に区分して説明することができ、各期間における各主スイッチング素子12,14,18,20の状態と主要な電流が流れる経路は、図4、図5の等価回路のように表わされる。図4、図5では、NチャネルのMOS型FETを、ドレイン・ソース端子間のスイッチ(12a,14a,18a,20a)、ドレイン・ソース端子間の寄生コンデンサ(12b,14b,18b,20b)、及びソース端子からドレイン端子に電流を流す向きの寄生ダイオード(12c,14c,18c,20c)で表わしてある。   Next, the operation during normal operation of the switching power supply device 90 will be described with reference to FIGS. The operation of one cycle of the switching power supply device 90 can be described by being divided into periods T11 to T18 as shown in the time chart of FIG. 3, and each of the main switching elements 12, 14, 18, and 20 in each period. The state and the path through which the main current flows are expressed as in the equivalent circuits of FIGS. 4 and 5, an N-channel MOS type FET is connected to a drain-source terminal switch (12a, 14a, 18a, 20a), a drain-source terminal parasitic capacitor (12b, 14b, 18b, 20b), And parasitic diodes (12c, 14c, 18c, 20c) in the direction of flowing current from the source terminal to the drain terminal.

まず、期間T11は、駆動パルスVg12,Vg14,Vg18,Vg20がハイレベル、ローレベル、ローレベル、ハイレベルであり、第一及び第四スイッチ12a,20aがオンし、第二及び第三スイッチ14a,18aがオフしている。従って、主トランス28の一次巻線30の両端に「ドットと反対側が正の電圧Vi」が印加され、二次巻線32a,32bの両端に「ドットと反対側が正の電圧」が発生するので、整流素子92aが導通し、整流素子92bが非導通となる。   First, during the period T11, the drive pulses Vg12, Vg14, Vg18, Vg20 are at a high level, a low level, a low level, and a high level, the first and fourth switches 12a, 20a are turned on, and the second and third switches 14a. , 18a are off. Therefore, “a positive voltage Vi on the opposite side of the dot” is applied to both ends of the primary winding 30 of the main transformer 28, and “a positive voltage on the opposite side of the dot” is generated on both ends of the secondary windings 32a and 32b. The rectifying element 92a becomes conductive and the rectifying element 92b becomes non-conductive.

この状態で、図4(a)に示すように、直流入力電源26、第一スイッチ12a、共振インダクタ34、一次巻線30、第四スイッチ20a、入力直流電源26の経路に電流が流れ、さらに主トランス28を介して、二次巻線32a、平滑インダクタ46、平滑コンデンサ48及び負荷52、整流素子92a、二次巻線32aにも電流が流れる。このとき、共振インダクタ34と平滑インダクタ46は、上記の電流によって励磁エネルギーが蓄積される。   In this state, as shown in FIG. 4A, a current flows through the path of the DC input power supply 26, the first switch 12a, the resonant inductor 34, the primary winding 30, the fourth switch 20a, and the input DC power supply 26. A current also flows through the main transformer 28 to the secondary winding 32a, the smoothing inductor 46, the smoothing capacitor 48, the load 52, the rectifying element 92a, and the secondary winding 32a. At this time, excitation energy is accumulated in the resonant inductor 34 and the smoothing inductor 46 by the current.

スイッチング制御回路96は、出力電圧検出回路54が出力する出力電圧信号Vo1を受け、出力電圧Vo1が目標値Vrと等しくなるように、期間T11の長さ(すなわち、一次巻線30に電圧Viが印加される第一期間の長さ)を決定する。この制御によって第四駆動パルスVg20がローレベルに反転し、期間T11が終了する。   The switching control circuit 96 receives the output voltage signal Vo1 output from the output voltage detection circuit 54, and the length of the period T11 (that is, the voltage Vi is applied to the primary winding 30 so that the output voltage Vo1 becomes equal to the target value Vr. Determine the length of the first period applied). By this control, the fourth drive pulse Vg20 is inverted to the low level, and the period T11 ends.

期間T12に移行すると、第四駆動パルスVg20がローレベルになるので、第四スイッチ20aがオフする。その他の駆動パルスVg12,Vg14,Vg18はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第三スイッチ12a,14a,18aがオン、オフ、オフを継続する。これにより、一次巻線30及び二次巻線32a,32bに電圧が発生しなくなる。   When the period transitions to the period T12, the fourth drive pulse Vg20 goes to a low level, so the fourth switch 20a is turned off. The other drive pulses Vg12, Vg14, and Vg18 continue to be high level, low level, and low level, and the first, second, and third switches 12a, 14a, and 18a continue to be on, off, and off. As a result, no voltage is generated in the primary winding 30 and the secondary windings 32a and 32b.

第四スイッチ20aがオフに転じると、共振インダクタ34が励磁エネルギーを放出する動作が始まる。共振インダクタ34が励磁エネルギーを放出する電流(エネルギー放出電流)は、図4(b)に示すように、共振インダクタ34、一次巻線30、第三寄生コンデンサ18b、第一スイッチ12a、共振インダクタ34の経路に流れ、第三寄生コンデンサ18bの電荷が放電され、第三主スイッチング素子18のドレイン・ソース端子間の電圧Vd18がゼロに向かって低下する。これと同時に、共振インダクタ34、一次巻線30、第四寄生コンデンサ20b、直流入力電源26、第一スイッチ12a、共振インダクタ34の経路に、第四寄生コンデンサ20bを充電する電流が流れ、第四主スイッチング素子20のドレイン・ソース端子間の電圧Vd20が電圧Viに向かって上昇する。   When the fourth switch 20a turns off, the resonance inductor 34 starts to emit excitation energy. As shown in FIG. 4B, the current that the resonant inductor 34 releases the excitation energy (energy emission current) is the resonant inductor 34, the primary winding 30, the third parasitic capacitor 18b, the first switch 12a, and the resonant inductor 34. , The charge of the third parasitic capacitor 18b is discharged, and the voltage Vd18 between the drain and source terminals of the third main switching element 18 decreases toward zero. At the same time, a current for charging the fourth parasitic capacitor 20 b flows through the path of the resonant inductor 34, the primary winding 30, the fourth parasitic capacitor 20 b, the DC input power supply 26, the first switch 12 a, and the resonant inductor 34. The voltage Vd20 between the drain and source terminals of the main switching element 20 increases toward the voltage Vi.

また、二次巻線32a,32bに電圧が発生しなくなるので、平滑インダクタ46が励磁エネルギーを放出する動作が始まる。平滑インダクタ46が励磁エネルギーを放出する電流(エネルギー放出電流)は、平滑インダクタ46、平滑コンデンサ48及び負荷52、整流素子92a,92b、二次巻線32a,32b、平滑インダクタ46の経路に流れる。   In addition, since no voltage is generated in the secondary windings 32a and 32b, the smoothing inductor 46 starts an operation of releasing excitation energy. The current (energy emission current) that the smoothing inductor 46 releases the excitation energy flows through the smoothing inductor 46, the smoothing capacitor 48 and the load 52, the rectifying elements 92 a and 92 b, the secondary windings 32 a and 32 b, and the smoothing inductor 46.

その後、第四駆動パルスVg20がローレベルに反転してから時間tk2が経過した時に、第三駆動パルスVg18がハイレベルに反転し、期間T12が終了する。ここで、時間tk2は、第三主スイッチング素子18のドレイン・ソース端子間の電圧Vd18がViから略ゼロまで低下するまでに要する時間に設定されている。電圧Vd18が低下する速度は、共振インダクタ34とそれに対応する寄生コンデンサとの共振周波数によって概算することができる。   Thereafter, when the time tk2 has elapsed since the fourth drive pulse Vg20 is inverted to the low level, the third drive pulse Vg18 is inverted to the high level, and the period T12 ends. Here, the time tk2 is set to a time required for the voltage Vd18 between the drain and source terminals of the third main switching element 18 to drop from Vi to substantially zero. The rate at which the voltage Vd18 decreases can be approximated by the resonant frequency of the resonant inductor 34 and the corresponding parasitic capacitor.

期間T13に移行すると、第三駆動パルスVg18がハイレベルになるので、第三スイッチ18aがオンする。その他の駆動パルスVg12,Vg14,Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ12a,14a,20aがオン、オフ、オフを継続する。従って、一次巻線30と共振インダクタ34の直列回路の両端が第一及び第三スイッチ12a,18aを通じて短絡される状態になり、一次巻線30及び二次巻線32a,32bには電圧が発生しない。   In the period T13, the third drive pulse Vg18 goes high, so the third switch 18a is turned on. The other drive pulses Vg12, Vg14, Vg20 continue to be at a high level, a low level, and a low level, and the first, second, and fourth switches 12a, 14a, 20a continue to be on, off, and off. Accordingly, both ends of the series circuit of the primary winding 30 and the resonant inductor 34 are short-circuited through the first and third switches 12a and 18a, and a voltage is generated in the primary winding 30 and the secondary windings 32a and 32b. do not do.

第三スイッチ18aがオンに転じる時には、電圧Vd18が略ゼロまで低下しているので、理想的なソフトスイッチングが行われる。第三スイッチ18aがオンに転じると、図4(c)に示すように、共振インダクタ34のエネルギー放出電流の経路が、共振インダクタ34、一次巻線30、第三スイッチ18a、第一スイッチ12a、共振インダクタ34の経路となる。また、第四主スイッチング素子20のドレイン・ソース端子間の電圧Vd20がViに達しているので、第四寄生コンデンサ20bを充電する電流は流れない。   When the third switch 18a turns on, the voltage Vd18 has dropped to substantially zero, so that ideal soft switching is performed. When the third switch 18a turns on, as shown in FIG. 4C, the path of the energy emission current of the resonant inductor 34 is the resonant inductor 34, the primary winding 30, the third switch 18a, the first switch 12a, It becomes a path of the resonant inductor 34. In addition, since the voltage Vd20 between the drain and source terminals of the fourth main switching element 20 has reached Vi, the current for charging the fourth parasitic capacitor 20b does not flow.

また、二次巻線32a,32bに電圧が発生しないので、平滑インダクタ46が励磁エネルギーを放出する動作を継続し、平滑インダクタ46のエネルギー放出電流が、平滑インダクタ46、平滑コンデンサ48及び負荷52、整流素子92a,92b、二次巻線32a,32b、平滑インダクタ46の経路に流れる。   Further, since no voltage is generated in the secondary windings 32a and 32b, the smoothing inductor 46 continues the operation of releasing the excitation energy, and the energy discharge current of the smoothing inductor 46 is changed to the smoothing inductor 46, the smoothing capacitor 48, the load 52, It flows through the path of the rectifying elements 92a and 92b, the secondary windings 32a and 32b, and the smoothing inductor 46.

その後、周期tswの中間点よりも時間tkだけ前のタイミングで、第一駆動パルスVg12がローレベルに反転し、期間T13が終了する。   Thereafter, the first drive pulse Vg12 is inverted to a low level at a timing before time tk before the intermediate point of the period tsw, and the period T13 ends.

期間T14に移行すると、第一駆動パルスVg12がローレベルになるので、第一スイッチ12aがオフする。その他の駆動パルスVg14,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ14a,18a,20aがオフ、オン、オフを継続する。これにより、一次巻線30及び二次巻線32a,32bには電圧が発生しない。   In the period T14, the first drive pulse Vg12 becomes low level, so the first switch 12a is turned off. The other drive pulses Vg14, Vg18, Vg20 continue to be at the low level, the high level, and the low level, and the second, third, and fourth switches 14a, 18a, 20a continue to be off, on, and off. As a result, no voltage is generated in the primary winding 30 and the secondary windings 32a and 32b.

第一スイッチ12aがオフに転じると、図4(d)に示すように、共振インダクタ34のエネルギー放出電流が、共振インダクタ34、一次巻線30、第三スイッチ18a、直流入力電源26、第二寄生コンデンサ14b、共振インダクタ34の経路に流れ、第二寄生コンデンサ14bの電荷が放電され、第二主スイッチング素子14のドレイン・ソース端子間の電圧Vd14がゼロに向かって低下する。これと同時に、共振インダクタ34、一次巻線30、第三スイッチ18a、第一寄生コンデンサ12b、共振インダクタ34の経路に、第一寄生コンデンサ12bを充電する電流が流れ、第一主スイッチング素子12のドレイン・ソース端子間の電圧Vd12が電圧Viに向かって上昇する。   When the first switch 12a is turned off, as shown in FIG. 4D, the energy emission current of the resonant inductor 34 is changed to the resonant inductor 34, the primary winding 30, the third switch 18a, the DC input power supply 26, the second The second capacitor 14b flows through the path of the parasitic capacitor 14b and the resonant inductor 34, the electric charge of the second parasitic capacitor 14b is discharged, and the voltage Vd14 between the drain and source terminals of the second main switching element 14 decreases toward zero. At the same time, a current for charging the first parasitic capacitor 12 b flows through the path of the resonant inductor 34, the primary winding 30, the third switch 18 a, the first parasitic capacitor 12 b, and the resonant inductor 34. The voltage Vd12 between the drain and source terminals increases toward the voltage Vi.

また、二次巻線32a,32bに電圧が発生しないので、平滑インダクタ46が励磁エネルギーを放出する動作を継続し、平滑インダクタ46のエネルギー放出電流が、平滑インダクタ46、平滑コンデンサ48及び負荷52、整流素子92a,92b、二次巻線32a,32b、平滑インダクタ46の経路に流れる。   Further, since no voltage is generated in the secondary windings 32a and 32b, the smoothing inductor 46 continues the operation of releasing the excitation energy, and the energy discharge current of the smoothing inductor 46 is changed to the smoothing inductor 46, the smoothing capacitor 48, the load 52, It flows through the path of the rectifying elements 92a and 92b, the secondary windings 32a and 32b, and the smoothing inductor 46.

その後、一定の周期tswの中間点で第二駆動パルスVg14がハイレベルに反転し、期間T14が終了する。ここで、期間T14の長さである時間tk1は、第二主スイッチング素子14のドレイン・ソース端子間の電圧Vd14がViから略ゼロまで低下するまでに要する時間に設定されている。電圧Vd14が低下する速度は、上記と同様である。   Thereafter, the second drive pulse Vg14 is inverted to a high level at an intermediate point of the constant period tsw, and the period T14 ends. Here, the time tk1 that is the length of the period T14 is set to the time required for the voltage Vd14 between the drain and source terminals of the second main switching element 14 to drop from Vi to substantially zero. The speed at which the voltage Vd14 decreases is the same as described above.

期間T15に移行すると、第二駆動パルスVg14がハイレベルになるので、第二スイッチ14aがオンする。その他の駆動パルスVg12,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ12a,18a,20aがオフ、オン、オフを継続する。従って、主トランス28の一次巻線30の両端に「ドット側が正の電圧Vi」が印加され、二次巻線32a,32bの両端に「ドット側が正の電圧」が発生するので、整流素子92aがオフし、整流素子92bがオンする。   In the period T15, the second drive pulse Vg14 becomes high level, so the second switch 14a is turned on. The other drive pulses Vg12, Vg18, Vg20 continue to be at low level, high level, and low level, and the first, third, and fourth switches 12a, 18a, 20a continue to be off, on, and off. Accordingly, “dot-side positive voltage Vi” is applied to both ends of the primary winding 30 of the main transformer 28, and “dot-side positive voltage” is generated at both ends of the secondary windings 32a and 32b. Is turned off, and the rectifying element 92b is turned on.

この状態で、図5(a)に示すように、直流入力電源26、第三スイッチ18a、一次巻線30、共振インダクタ34、第二スイッチ14a、入力直流電源26の経路に電流が流れ、さらに主トランス28を介して、二次巻線32b、平滑インダクタ46、平滑コンデンサ48及び負荷52、整流素子92b、二次巻線32bにも電流が流れる。このとき、共振インダクタ34と平滑インダクタ46は、上記の電流によって励磁エネルギーが蓄積される。   In this state, as shown in FIG. 5A, a current flows through the path of the DC input power supply 26, the third switch 18a, the primary winding 30, the resonant inductor 34, the second switch 14a, and the input DC power supply 26, A current also flows through the main transformer 28 to the secondary winding 32b, the smoothing inductor 46, the smoothing capacitor 48, the load 52, the rectifying element 92b, and the secondary winding 32b. At this time, excitation energy is accumulated in the resonant inductor 34 and the smoothing inductor 46 by the current.

スイッチング制御回路96は、出力電圧検出回路54が出力する出力電圧信号Vo1を受け、出力電圧Vo1が目標値Vrと等しくなるように、期間T15の長さ(すなわち、一次巻線30に電圧Viが印加される第三期間の長さ)を決定する。この制御によって第二駆動パルスVg14がローレベルに反転し、期間T15が終了する。   The switching control circuit 96 receives the output voltage signal Vo1 output from the output voltage detection circuit 54, and the length of the period T15 (that is, the voltage Vi is applied to the primary winding 30 so that the output voltage Vo1 becomes equal to the target value Vr. Determine the length of the third period to be applied). By this control, the second drive pulse Vg14 is inverted to the low level, and the period T15 ends.

期間T16に移行すると、第二駆動パルスVg14がローレベルになるので、第二スイッチ14aがオフする。その他の駆動パルスVg12,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ12a,18a,20aがオフ、オン、オフを継続する。これにより、一次巻線30及び二次巻線32a,32bには電圧が発生しない。   When the period T16 is entered, the second drive pulse Vg14 becomes low level, so the second switch 14a is turned off. The other drive pulses Vg12, Vg18, Vg20 continue to be at low level, high level, and low level, and the first, third, and fourth switches 12a, 18a, 20a continue to be off, on, and off. As a result, no voltage is generated in the primary winding 30 and the secondary windings 32a and 32b.

第二スイッチ14aがオフに転じると、共振インダクタ34が励磁エネルギーを放出する動作が始まる。共振インダクタ34のエネルギー放出電流は、図5(b)に示すように、共振インダクタ34、第一寄生コンデンサ12b、第三スイッチ18a、一次巻線30、共振インダクタ34の経路に流れ、第一寄生コンデンサ12bの電荷が放電され、第一主スイッチング素子12のドレイン・ソース端子間の電圧Vd12がゼロに向かって低下する。これと同時に、共振インダクタ34、第二寄生コンデンサ14b、直流入力電源26、第三スイッチ18a、一次巻線30、共振インダクタ34の経路に、第二寄生コンデンサ14bを充電する電流が流れ、第二主スイッチング素子14のドレイン・ソース端子間の電圧Vd14が電圧Viに向かって上昇する。   When the second switch 14a is turned off, the resonance inductor 34 starts to emit excitation energy. As shown in FIG. 5B, the energy discharge current of the resonant inductor 34 flows through the path of the resonant inductor 34, the first parasitic capacitor 12b, the third switch 18a, the primary winding 30, and the resonant inductor 34, and the first parasitic current is generated. The electric charge of the capacitor 12b is discharged, and the voltage Vd12 between the drain and source terminals of the first main switching element 12 decreases toward zero. At the same time, a current for charging the second parasitic capacitor 14 b flows through the path of the resonant inductor 34, the second parasitic capacitor 14 b, the DC input power supply 26, the third switch 18 a, the primary winding 30, and the resonant inductor 34. The voltage Vd14 between the drain and source terminals of the main switching element 14 increases toward the voltage Vi.

また、二次巻線32a,32bに電圧が発生しなくなるので、平滑インダクタ46が励磁エネルギーを放出する動作が始まる。平滑インダクタ46のエネルギー放出電流は、平滑インダクタ46、平滑コンデンサ48及び負荷52、整流素子92a,92b、二次巻線32a,32b、平滑インダクタ46の経路に流れる。   In addition, since no voltage is generated in the secondary windings 32a and 32b, the smoothing inductor 46 starts an operation of releasing excitation energy. The energy emission current of the smoothing inductor 46 flows through the path of the smoothing inductor 46, the smoothing capacitor 48 and the load 52, the rectifying elements 92a and 92b, the secondary windings 32a and 32b, and the smoothing inductor 46.

その後、第二駆動パルスVg14がローレベルに反転してから時間tk2が経過した時に、第一駆動パルスVg12がハイレベルに反転し、期間T16が終了する。ここで、時間tk2は、第一主スイッチング素子12のドレイン・ソース端子間の電圧Vd12がViから略ゼロまで低下するまでに要する時間に設定されている。電圧Vd12が低下する速度は、上記と同様である。   Thereafter, when the time tk2 has elapsed after the second drive pulse Vg14 is inverted to the low level, the first drive pulse Vg12 is inverted to the high level, and the period T16 ends. Here, the time tk2 is set to the time required for the voltage Vd12 between the drain and source terminals of the first main switching element 12 to drop from Vi to substantially zero. The speed at which the voltage Vd12 decreases is the same as described above.

期間T17に移行すると、第一駆動パルスVg12がハイレベルになるので、第一スイッチ12aがオンする。その他の駆動パルスVg14,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ14a,18a,20aがオフ、オン、オフを継続する。従って、一次巻線30と共振インダクタ34の直列回路の両端が第一及び第三スイッチ12a,18aを通じて短絡される状態になり、一次巻線30及び二次巻線32a,32bには電圧が発生しない。   In the period T17, the first drive pulse Vg12 becomes high level, so the first switch 12a is turned on. The other drive pulses Vg14, Vg18, Vg20 continue to be at the low level, the high level, and the low level, and the second, third, and fourth switches 14a, 18a, 20a continue to be off, on, and off. Accordingly, both ends of the series circuit of the primary winding 30 and the resonant inductor 34 are short-circuited through the first and third switches 12a and 18a, and a voltage is generated in the primary winding 30 and the secondary windings 32a and 32b. do not do.

第一スイッチ12aがオンに転じる時には、電圧Vd12が略ゼロまで低下しているので、理想的なソフトスイッチングが行われる。第一スイッチ12aがオンに転じると、図5(c)に示すように、共振インダクタ34のエネルギー放出電流の経路が、共振インダクタ34、第一スイッチ12a、第三スイッチ18a、一次巻線30、共振インダクタ34の経路となる。また、第二主スイッチング素子14のドレイン・ソース端子間の電圧Vd14がViに達しているので、第二寄生コンデンサ14bを充電する電流は流れない。   When the first switch 12a is turned on, the voltage Vd12 has dropped to substantially zero, so that ideal soft switching is performed. When the first switch 12a is turned on, as shown in FIG. 5C, the path of the energy emission current of the resonant inductor 34 is the resonant inductor 34, the first switch 12a, the third switch 18a, the primary winding 30, It becomes a path of the resonant inductor 34. In addition, since the voltage Vd14 between the drain and source terminals of the second main switching element 14 has reached Vi, the current for charging the second parasitic capacitor 14b does not flow.

また、二次巻線32a,32bに電圧が発生しないので、平滑インダクタ46が励磁エネルギーを放出する動作を継続し、平滑インダクタ46のエネルギー放出電流が、平滑インダクタ46、平滑コンデンサ48及び負荷52、整流素子92a,92b、二次巻線32a,32b、平滑インダクタ46の経路に流れる。   Further, since no voltage is generated in the secondary windings 32a and 32b, the smoothing inductor 46 continues the operation of releasing the excitation energy, and the energy discharge current of the smoothing inductor 46 is changed to the smoothing inductor 46, the smoothing capacitor 48, the load 52, It flows through the path of the rectifying elements 92a and 92b, the secondary windings 32a and 32b, and the smoothing inductor 46.

その後、周期tswの終点よりも時間tk1だけ前のタイミングで、第三駆動パルスVg18がローレベルに反転し、期間T17が終了する。   Thereafter, the third drive pulse Vg18 is inverted to the low level at the timing before the end of the cycle tsw by the time tk1, and the period T17 ends.

期間T18に移行すると、第三駆動パルスVg18がローレベルになるので、第三スイッチ18aがオフする。その他の駆動パルスVg12,Vg14,Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ12a,14a,20aがオン、オフ、オフを継続する。これにより、一次巻線30及び二次巻線32a,32bには電圧が発生しない。   When the period T18 starts, the third drive pulse Vg18 goes to a low level, so the third switch 18a is turned off. The other drive pulses Vg12, Vg14, Vg20 continue to be at a high level, a low level, and a low level, and the first, second, and fourth switches 12a, 14a, 20a continue to be on, off, and off. As a result, no voltage is generated in the primary winding 30 and the secondary windings 32a and 32b.

第三スイッチ18aがオフに転じると、図5(d)に示すように、共振インダクタ34のエネルギー放出電流が、共振インダクタ34、第一スイッチ12a、直流入力電源26、第四寄生コンデンサ20b、一次巻線30、共振インダクタ34の経路に流れ、第四寄生コンデンサ20bの電荷が放電され、第四主スイッチング素子20のドレイン・ソース端子間の電圧Vd20がゼロに向かって低下する。これと同時に、共振インダクタ34、第一スイッチ12a、第三寄生コンデンサ18b、一次巻線30、共振インダクタ34の経路に、第三寄生コンデンサ18bを充電する電流が流れ、第三主スイッチング素子18のドレイン・ソース端子間の電圧Vd18が電圧Viに向かって上昇する。   When the third switch 18a turns off, as shown in FIG. 5D, the energy emission current of the resonant inductor 34 is changed to the resonant inductor 34, the first switch 12a, the DC input power supply 26, the fourth parasitic capacitor 20b, the primary The current flows through the winding 30 and the path of the resonant inductor 34, and the charge of the fourth parasitic capacitor 20b is discharged. The voltage Vd20 between the drain and source terminals of the fourth main switching element 20 decreases toward zero. At the same time, a current for charging the third parasitic capacitor 18 b flows through the path of the resonant inductor 34, the first switch 12 a, the third parasitic capacitor 18 b, the primary winding 30, and the resonant inductor 34. The drain-source voltage Vd18 increases toward the voltage Vi.

また、二次巻線32a,32bに電圧が発生しないので、平滑インダクタ46が励磁エネルギーを放出する動作を継続し、平滑インダクタ46のエネルギー放出電流が、平滑インダクタ46、平滑コンデンサ48及び負荷52、整流素子92a,92b、二次巻線32a,32b、平滑インダクタ46の経路に流れる。   Further, since no voltage is generated in the secondary windings 32a and 32b, the smoothing inductor 46 continues the operation of releasing the excitation energy, and the energy discharge current of the smoothing inductor 46 is changed to the smoothing inductor 46, the smoothing capacitor 48, the load 52, It flows through the path of the rectifying elements 92a and 92b, the secondary windings 32a and 32b, and the smoothing inductor 46.

その後、一定の周期tswの終点で第四駆動パルスVg20がハイレベルに反転し、期間T18が終了する。ここで、期間T18の長さである時間tkは、第四主スイッチング素子20のドレイン・ソース端子間の電圧Vd20がViから略ゼロまで低下するまでに要する時間に設定されている。電圧Vd20が低下する速度は、上記と同様である。期間T18が終了すると期間T11に戻って第四主スイッチング素子のソフトスイッチングが行われ、上述した期間T11〜T18の動作を繰り返す。   Thereafter, the fourth drive pulse Vg20 is inverted to a high level at the end point of the constant cycle tsw, and the period T18 ends. Here, the time tk, which is the length of the period T18, is set to the time required for the voltage Vd20 between the drain and source terminals of the fourth main switching element 20 to drop from Vi to substantially zero. The speed at which the voltage Vd20 decreases is the same as described above. When the period T18 ends, the process returns to the period T11, the soft switching of the fourth main switching element is performed, and the operations in the above-described periods T11 to T18 are repeated.

なお、スイッチング電源装置90は、整流平滑回路94の第一及び整流素子92a,92bがダイオードなので、外部電圧印加時に、図19〜22のような逆流動作は発生しない。   In the switching power supply device 90, since the first and rectifying elements 92a and 92b of the rectifying and smoothing circuit 94 are diodes, the backflow operation as shown in FIGS. 19 to 22 does not occur when an external voltage is applied.

以上説明したように、第一実施形態のスイッチング電源装置90は、スイッチング制御回路96の構成を、従来のフェイズシフト制御のスイッチング制御回路(例えば、図14のスイッチング制御回路56)よりもシンプルにすることができる。また、パルス幅変調回路98として、第一及び第二アーム16,22用の2つの変調パルスVh1,Vh2を出力する制御IC、すなわち、フェイズシフト制御用でない一般的なフルブリッジ型の制御ICを使用できるという利点がある。フェイズシフト制御用の制御ICは市販品の種類が少ないが、一般的なフルブリッジ型の制御ICの場合、それぞれに特徴のある複数種類の市販品がある(例えば、過電流保護その他の付属機能の形態が異なるもの、起動/停止電圧が異なるもの等)ので、入手性がよく、スイッチング電源装置90の用途に応じて使い勝手のよいものを選択することができる。一方、一般的なフルブリッジ型の制御ICは、主スイッチング素子のソフトスイッチングについて考慮されていないが、このスイッチング電源装置90の場合、簡単な構成の第一及び第二アーム駆動回路100,102及び共振インダクタ34を設けることによって、第一乃至四主スイッチング素子12,14,18,20のソフトスイッチングが可能になり、スイッチング損失やスイッチングノイズの発生を容易に抑えることができる。   As described above, the switching power supply device 90 of the first embodiment makes the configuration of the switching control circuit 96 simpler than the conventional phase shift control switching control circuit (for example, the switching control circuit 56 of FIG. 14). be able to. Further, as the pulse width modulation circuit 98, a control IC that outputs two modulation pulses Vh1 and Vh2 for the first and second arms 16 and 22, that is, a general full-bridge control IC that is not for phase shift control, is used. There is an advantage that it can be used. There are few types of control ICs for phase shift control on the market, but in the case of general full-bridge type control ICs, there are multiple types of commercial products with their own characteristics (for example, overcurrent protection and other attached functions) Therefore, it is possible to select an easy-to-use device according to the application of the switching power supply device 90. On the other hand, a general full-bridge type control IC does not consider soft switching of the main switching element, but in the case of the switching power supply device 90, the first and second arm drive circuits 100 and 102 having a simple configuration and By providing the resonant inductor 34, the first to fourth main switching elements 12, 14, 18, and 20 can be soft-switched, and switching loss and switching noise can be easily suppressed.

次に、この発明のスイッチング電源装置の第二実施形態について図6〜図12に基づいて説明する。ここで、上記のスイッチング電源装置10,90と同様の構成は、同一の符号を付して説明を省略する。   Next, a second embodiment of the switching power supply device according to the present invention will be described with reference to FIGS. Here, the same configurations as those of the switching power supply devices 10 and 90 are denoted by the same reference numerals, and description thereof is omitted.

第二実施形態のスイッチング電源装置148は、図6、図7に示すように、従来のスイッチング電源装置10と同様に同期整流を行う整流部36と、新たなスイッチング制御回路150を備えている。その他の構成は、スイッチング電源装置90と同様である。以下、整流部36とスイッチング制御回路150の構成について説明する。   As shown in FIGS. 6 and 7, the switching power supply 148 of the second embodiment includes a rectifying unit 36 that performs synchronous rectification and a new switching control circuit 150 as in the conventional switching power supply 10. Other configurations are the same as those of the switching power supply device 90. Hereinafter, the configuration of the rectifier 36 and the switching control circuit 150 will be described.

整流部36は、NチャネルのMOS型FETである第一及び第二整流素子42a,42bと、第一及び第二整流素子42a,42bを駆動する同期整流駆動回路44とで構成されている。同期整流駆動回路44は、例えば図8に示すように、主トランス28に設けた補助巻線152と2つの第一及び第二補助ダイオード154a,154bとで構成されている。補助巻線152は、ドット側の一端が第二整流素子42bのゲート端子に接続され、ドットと反対側の一端が第一整流素子42aのゲート端子に接続されている。第一補助ダイオード154aは、第一整流素子42aのゲート・ソース端子間に、カソード端子をゲート端子側にして接続されている。第二補助ダイオード154bは、第二整流素子42bのゲート・ソース端子間に、カソード端子をゲート端子側にして接続されている。従って、二次巻線32a,32b及び補助巻線152の両端に「ドット側が正の電圧」が発生しているときは、第一整流素子42aをオフ、第二整流素子42bをオンさせ、ドットと反対側が正の電圧が発生しているときは、第一整流素子42aをオン、第二整流素子42bをオフさせ、電圧が発生していないときは、第一整流素子42aと第二整流素子42bを共にオンさせることができる。言い換えると、同期整流駆動回路44は、二次巻線32a,32bに対応する電圧を検出して整流素子42a,42bをオンオフさせ、二次巻線32a又は32bに電圧が発生しているときは、その発生電圧を正方向に整流して平滑部38の入力端に入力されるようにし、二次巻線32a又は32bに電圧が発生していないときは、二次巻線32a,32bの両端が平滑部38の入力端に短絡されるようにする。この同期整流駆動回路44の構成は、例えば特開2003-189608号公報に開示されているような様々な構成に置き換えることができる。   The rectifying unit 36 includes first and second rectifying elements 42a and 42b, which are N-channel MOS type FETs, and a synchronous rectification driving circuit 44 that drives the first and second rectifying elements 42a and 42b. For example, as shown in FIG. 8, the synchronous rectification drive circuit 44 includes an auxiliary winding 152 provided in the main transformer 28 and two first and second auxiliary diodes 154a and 154b. The auxiliary winding 152 has one end on the dot side connected to the gate terminal of the second rectifying element 42b, and one end on the side opposite to the dot connected to the gate terminal of the first rectifying element 42a. The first auxiliary diode 154a is connected between the gate and source terminals of the first rectifying element 42a with the cathode terminal as the gate terminal side. The second auxiliary diode 154b is connected between the gate and source terminals of the second rectifying element 42b with the cathode terminal as the gate terminal side. Accordingly, when “dot-side positive voltage” is generated at both ends of the secondary windings 32a and 32b and the auxiliary winding 152, the first rectifying element 42a is turned off, the second rectifying element 42b is turned on, and the dot When a positive voltage is generated on the opposite side, the first rectifying element 42a is turned on and the second rectifying element 42b is turned off. When no voltage is generated, the first rectifying element 42a and the second rectifying element 42 Both 42b can be turned on. In other words, the synchronous rectification drive circuit 44 detects the voltage corresponding to the secondary windings 32a and 32b to turn on and off the rectifier elements 42a and 42b, and when the voltage is generated in the secondary winding 32a or 32b. The generated voltage is rectified in the positive direction and input to the input terminal of the smoothing unit 38. When no voltage is generated in the secondary winding 32a or 32b, both ends of the secondary windings 32a and 32b Is short-circuited to the input end of the smoothing unit 38. The configuration of the synchronous rectification drive circuit 44 can be replaced with various configurations as disclosed in, for example, Japanese Patent Laid-Open No. 2003-189608.

スイッチング制御回路150は、出力電圧信号Vo1が目標値Vrに近づくよう各主スイッチング素子12,14,18,20をオンオフさせるための回路であり、誤差増幅回路58、パルス幅変調回路98、第一及び第二アーム駆動回路156,158で構成されている。誤差増幅回路58は、上述したように、例えばアナログの反転増幅器等であり、出力電圧信号Vo1と目標電圧Vrとの差分を増幅して誤差増幅信号Vo2を出力する。パルス幅変調回路98も、上述したように、パルス幅変調手段66、パルス分配回路104で構成されている。すなわち、パルス幅変調手段66は、誤差増幅回路58の誤差増幅信号Vo2を変調して変調パルスVhを出力し、パルス分配回路104は、変調パルスVhを第一アーム16と第二アーム22の制御用に分配し、2つの変調パルスVh1,Vh2を出力する。第一及び第二変調パルスVh1,Vh2は、ハイレベルの時比率が互いに等しいパルス電圧であり、ロジックが反転する位相が180度ずれており、各時比率が誤差増幅信号Vo2に応じて変化する。   The switching control circuit 150 is a circuit for turning on and off the main switching elements 12, 14, 18, and 20 so that the output voltage signal Vo1 approaches the target value Vr. The error control circuit 58, the pulse width modulation circuit 98, the first And second arm drive circuits 156 and 158. As described above, the error amplification circuit 58 is, for example, an analog inverting amplifier, and amplifies the difference between the output voltage signal Vo1 and the target voltage Vr and outputs an error amplification signal Vo2. The pulse width modulation circuit 98 is also composed of the pulse width modulation means 66 and the pulse distribution circuit 104 as described above. That is, the pulse width modulation unit 66 modulates the error amplification signal Vo2 of the error amplification circuit 58 and outputs the modulation pulse Vh, and the pulse distribution circuit 104 controls the modulation pulse Vh for the first arm 16 and the second arm 22. The two modulation pulses Vh1 and Vh2 are output. The first and second modulation pulses Vh1 and Vh2 are pulse voltages having high time ratios equal to each other, the phase in which the logic is inverted is shifted by 180 degrees, and each time ratio changes according to the error amplification signal Vo2. .

第一アーム駆動回路156は、第一遅延回路106、第一ゲート充電回路160、第一ゲート放電回路162とで構成されている。第一遅延回路106は、上述したように、パルス分配回路104の第一変調パルスVh1を時間tk1だけ遅延させた第二駆動パルスVg14を、第二主スイッチング素子14のゲート・ソース端子間に出力する。   The first arm driving circuit 156 includes a first delay circuit 106, a first gate charging circuit 160, and a first gate discharging circuit 162. As described above, the first delay circuit 106 outputs the second drive pulse Vg14 obtained by delaying the first modulation pulse Vh1 of the pulse distribution circuit 104 by the time tk1 between the gate and source terminals of the second main switching element 14. To do.

第一ゲート充電回路160は、制御回路用の直流電源112の直流電圧を整流してカソード端子に出力する第一整流ダイオード114と、第一整流ダイオード114のカソード端子と第一主スイッチング素子12のソース端子との間に接続された第一平滑コンデンサ116とを備えている。さらに、エミッタ端子が第一整流ダイオード114のカソード端子に接続され、コレクタ端子が第一主スイッチング素子12のゲート端子に接続されたPNPトランジスタである第一トランジスタ164と、アノード端子が第一トランジスタ164のベース端子に接続され、カソード端子が第一主スイッチング素子のドレイン端子に接続された第一ダイオード166と、第一ダイオード166の接続点に直列に挿入され、第一ダイオード166の電流を制限する第一抵抗168とを備えている。第一トランジスタ164は、第二主スイッチング素子14のドレイン・ソース端子間の電圧Vd14を観測し、電圧Vd14が、入力電圧Vi(第一主スイッチング素子12のドレイン端子の電圧)から直流電源112の電圧(第一平滑コンデンサの電圧)を差し引いた電圧を超えると、ベース電流が流れてオンする(第一トランジスタ164のベースエミッタ間飽和電圧をゼロと仮定した場合)。第一トランジスタ164がオンすると、第一主スイッチング素子12のゲート・ソース端子間が充電され、第一主スイッチング素子12がオンする。   The first gate charging circuit 160 rectifies the DC voltage of the DC power source 112 for the control circuit and outputs it to the cathode terminal, the cathode terminal of the first rectifier diode 114 and the first main switching element 12. And a first smoothing capacitor 116 connected between the source terminals. Further, a first transistor 164 which is a PNP transistor whose emitter terminal is connected to the cathode terminal of the first rectifier diode 114 and whose collector terminal is connected to the gate terminal of the first main switching element 12, and whose anode terminal is the first transistor 164. Are connected in series to the connection point of the first diode 166 and the first diode 166 whose cathode terminal is connected to the drain terminal of the first main switching element, and limits the current of the first diode 166. And a first resistor 168. The first transistor 164 observes the voltage Vd14 between the drain and source terminals of the second main switching element 14, and the voltage Vd14 is changed from the input voltage Vi (the voltage at the drain terminal of the first main switching element 12) to the DC power supply 112. When the voltage obtained by subtracting the voltage (the voltage of the first smoothing capacitor) is exceeded, the base current flows and turns on (assuming that the saturation voltage between the base and emitter of the first transistor 164 is zero). When the first transistor 164 is turned on, the gate-source terminal of the first main switching element 12 is charged, and the first main switching element 12 is turned on.

第一ゲート放電回路162は、入力巻線122a及び出力巻線122bを有する第一駆動トランス122と、入力巻線122aに直列接続された第一スイッチングトランジスタ124と、第一主スイッチング素子12のゲート・ソース端子間を短絡及び開放可能に接続され、出力巻線122bの電圧により駆動される第一引き抜きトランジスタ126とを備え、入力巻線122aと第一スイッチングトランジスタ124との直列回路の両端に直流電源112が接続されている。第一駆動トランス122の各巻線122a,122bのドットは、極性を表わしている。また、パルス分配回路104の第一変調パルスVh1を受け、第一変調パルスVh1がハイレベルに反転したタイミングで、短い時間(例えば50〜300nsec程度の時間)ハイレベルを示す第一狭パルスVhs1を生成する第一狭パルス生成回路170が設けられ、その出力が第一スイッチングトランジスタ124のベース端子に接続されている。   The first gate discharge circuit 162 includes a first drive transformer 122 having an input winding 122a and an output winding 122b, a first switching transistor 124 connected in series to the input winding 122a, and a gate of the first main switching element 12. A first pull-out transistor 126 is connected so that the source terminals can be short-circuited and opened and driven by the voltage of the output winding 122b, and a direct current is connected to both ends of the series circuit of the input winding 122a and the first switching transistor 124. A power supply 112 is connected. The dots of the windings 122a and 122b of the first drive transformer 122 represent the polarity. In addition, the first narrow pulse Vhs1 indicating the high level for a short time (for example, about 50 to 300 nsec) is received at the timing when the first modulation pulse Vh1 is inverted to the high level upon receiving the first modulation pulse Vh1 of the pulse distribution circuit 104. A first narrow pulse generation circuit 170 for generating is provided, and an output thereof is connected to a base terminal of the first switching transistor 124.

第一スイッチングトランジスタ124は、第一狭パルスVhs1がハイレベルを示す短い時間オンすることによって、入力巻線122aの両端に第一狭パルスVhs1と同位相のパルス電圧を発生させる。この狭パルス電圧は、第一駆動トランス122を通じて出力巻線122bから第一引き抜きトランジスタ126のゲート・ソース端子間に伝達され、第一狭パルスVhs1がハイレベルのとき、第一引き抜きトランジスタ126がオンする。第一引き抜きトランジスタ126がオンすると、第一主スイッチング素子12のゲート・ソース端子間が放電され、第一主スイッチング素子12がオフする。その後、速やかに第一狭パルスVhs1がローレベルになって第一引き抜きトランジスタ126がオフするが、第一充電回路160によって充電されるまでの間、ゲート・ソース端子間のローレベルが維持され、第一主スイッチング素子12のオフが継続する。このように、第一ゲート充電回路160と第一ゲート放電回路162により、第一主スイッチング素子12を駆動する第一駆動パルスVg12が生成される。   The first switching transistor 124 is turned on for a short time during which the first narrow pulse Vhs1 is at a high level, thereby generating a pulse voltage having the same phase as the first narrow pulse Vhs1 at both ends of the input winding 122a. This narrow pulse voltage is transmitted between the gate and source terminals of the first extraction transistor 126 from the output winding 122b through the first drive transformer 122. When the first narrow pulse Vhs1 is at a high level, the first extraction transistor 126 is turned on. To do. When the first extraction transistor 126 is turned on, the gate-source terminal of the first main switching element 12 is discharged, and the first main switching element 12 is turned off. After that, the first narrow pulse Vhs1 quickly becomes low level and the first extraction transistor 126 is turned off, but the low level between the gate and source terminals is maintained until charging by the first charging circuit 160, The first main switching element 12 is kept off. Thus, the first driving pulse Vg12 for driving the first main switching element 12 is generated by the first gate charging circuit 160 and the first gate discharging circuit 162.

第二アーム駆動回路158は、第一アーム駆動回路156と同様に、第二遅延回路128、第二ゲート充電回路172、第二ゲート放電回路174とで構成されている。第二遅延回路128は、上述したように、パルス分配回路104の第二変調パルスVh2を時間tk1だけ遅延させた第四駆動パルスVg20を、第四主スイッチング素子20のゲート・ソース端子間に出力する。   Similar to the first arm driving circuit 156, the second arm driving circuit 158 includes a second delay circuit 128, a second gate charging circuit 172, and a second gate discharging circuit 174. As described above, the second delay circuit 128 outputs the fourth drive pulse Vg20 obtained by delaying the second modulation pulse Vh2 of the pulse distribution circuit 104 by the time tk1 between the gate and source terminals of the fourth main switching element 20. To do.

第二ゲート充電回路172は、制御回路用の直流電源112の直流電圧を整流してカソード端子に出力する第二整流ダイオード134と、第二整流ダイオード134のカソード端子と第三主スイッチング素子18のソース端子との間に接続された第二平滑コンデンサ136とを備えている。さらに、エミッタ端子が第二整流ダイオード134のカソード端子に接続され、コレクタ端子が第三主スイッチング素子18のゲート端子に接続されたPNPトランジスタである第二トランジスタ176と、アノード端子が第二トランジスタ176のベース端子に接続され、カソード端子が第三主スイッチング素子のドレイン端子に接続された第二ダイオード178と、第二ダイオード178の接続点に直列に挿入され、第二ダイオード178の電流を制限する第二抵抗180とを備えている。第二トランジスタ176は、第四主スイッチング素子20のドレイン・ソース端子間の電圧Vd20を観測し、電圧Vd20が、入力電圧Vi(第三主スイッチング素子12のドレイン端子の電圧)から直流電源112の電圧(第一平滑コンデンサの電圧)を差し引いた電圧を超えると、ベース電流が流れてオンする(第二トランジスタ176のベースエミッタ間飽和電圧をゼロと仮定した場合)。第二トランジスタ176がオンすると、第三主スイッチング素子18のゲート・ソース端子間が充電され、第三主スイッチング素子18がオンする。   The second gate charging circuit 172 rectifies the DC voltage of the DC power source 112 for the control circuit and outputs it to the cathode terminal, the cathode terminal of the second rectifier diode 134 and the third main switching element 18. And a second smoothing capacitor 136 connected to the source terminal. Furthermore, the second transistor 176 is a PNP transistor whose emitter terminal is connected to the cathode terminal of the second rectifier diode 134 and whose collector terminal is connected to the gate terminal of the third main switching element 18, and whose anode terminal is the second transistor 176. Is connected in series to the connection point of the second diode 178 and the second diode 178, the cathode terminal of which is connected to the drain terminal of the third main switching element, and the current of the second diode 178 is limited. A second resistor 180. The second transistor 176 observes the voltage Vd20 between the drain and source terminals of the fourth main switching element 20, and the voltage Vd20 is changed from the input voltage Vi (the voltage at the drain terminal of the third main switching element 12) to the DC power source 112. When the voltage obtained by subtracting the voltage (the voltage of the first smoothing capacitor) is exceeded, the base current flows and turns on (assuming that the saturation voltage between the base and emitter of the second transistor 176 is zero). When the second transistor 176 is turned on, the gate-source terminal of the third main switching element 18 is charged, and the third main switching element 18 is turned on.

第二ゲート放電回路174は、入力巻線142a及び出力巻線142b有する第二駆動トランス142と、入力巻線142aに直列接続された第二スイッチングトランジスタ144と、第三主スイッチング素子18のゲート・ソース端子間を短絡及び開放可能に接続され、出力巻線142bの電圧により駆動される第二引き抜きトランジスタ146とを備え、入力巻線142aと第二スイッチングトランジスタ144との直列回路の両端に直流電源112が接続されている。第二駆動トランス142の各巻線142a,142bのドットは、極性を表わしている。また、パルス分配回路104の第二変調パルスVh2を受け、第二変調パルスVh2がハイレベルに反転したタイミングで短い時間(例えば50〜300nsec程度の時間)ハイレベルを示す第二狭パルスVhs2を生成する第二狭パルス生成回路182が設けられ、その出力端が第二スイッチングトランジスタ144のベース端子に接続されている。   The second gate discharge circuit 174 includes a second drive transformer 142 having an input winding 142a and an output winding 142b, a second switching transistor 144 connected in series to the input winding 142a, and gates of the third main switching element 18. A second extraction transistor 146 connected between the source terminals so as to be short-circuited and opened and driven by the voltage of the output winding 142b; and a DC power source at both ends of the series circuit of the input winding 142a and the second switching transistor 144 112 is connected. The dots of the windings 142a and 142b of the second drive transformer 142 represent the polarity. Also, the second modulation pulse Vh2 of the pulse distribution circuit 104 is received, and a second narrow pulse Vhs2 indicating a high level is generated at a timing when the second modulation pulse Vh2 is inverted to a high level (for example, a time of about 50 to 300 nsec). The second narrow pulse generation circuit 182 is provided, and its output terminal is connected to the base terminal of the second switching transistor 144.

第二スイッチングトランジスタ144は、第二狭パルスVhs2がハイレベルを示す短い時間オンすることによって、入力巻線142aの両端に第二狭パルスVhs2と同位相のパルス電圧を発生させる。この狭パルス電圧は、第二駆動トランス142を通じて出力巻線142bから第二引き抜きトランジスタ146のゲート・ソース端子間に伝達され、狭パルスVhs2がハイレベルのとき、第二引き抜きトランジスタ146がオンする。第二引き抜きトランジスタ146がオンすると、第三主スイッチング素子18のゲート・ソース端子間が放電され、第三主スイッチング素子18がオフする。その後、速やかに第二狭パルスVhs2がローレベルになって第二引き抜きトランジスタ146がオフするが、第二充電回路172によって充電されるまでの間、ゲート・ソース端子間のローレベルが維持され、第三主スイッチング素子18のオフが継続する。このように、第二ゲート充電回路172と第二ゲート放電回路174により、第三主スイッチング素子18を駆動する第三駆動パルスVg18が生成される。   The second switching transistor 144 generates a pulse voltage having the same phase as the second narrow pulse Vhs2 at both ends of the input winding 142a by being turned on for a short time when the second narrow pulse Vhs2 is at a high level. This narrow pulse voltage is transmitted through the second drive transformer 142 from the output winding 142b between the gate and source terminals of the second extraction transistor 146, and when the narrow pulse Vhs2 is at the high level, the second extraction transistor 146 is turned on. When the second extraction transistor 146 is turned on, the gate-source terminal of the third main switching element 18 is discharged, and the third main switching element 18 is turned off. After that, the second narrow pulse Vhs2 quickly becomes low level and the second extraction transistor 146 is turned off, but the low level between the gate and source terminals is maintained until charging by the second charging circuit 172, The third main switching element 18 continues to be turned off. Thus, the third drive pulse Vg18 for driving the third main switching element 18 is generated by the second gate charging circuit 172 and the second gate discharging circuit 174.

スイッチング制御回路150は、上記の構成により、第一乃至四駆動パルスVg12,Vg14,Vg18,Vg20を出力して第一乃至四主スイッチング素子12,14,18,20をオンオフさせる。そして、主トランス28の一次巻線30に入力電圧Viが正方向に印加される第一期間(期間T11)、電圧が印加されない第二期間(期間T12〜T14)、入力電圧Viが負方向に印加される第三期間(期間T15)、及び再度電圧が印加されない第四期間(期間T16〜T18)を1周期とし、第一及び第二期間の合計時間と第三及び第四期間の合計時間とを等しくするスイッチング制御を行う。スイッチングの周期tsw(1周期の長さ)は一定である。   With the above configuration, the switching control circuit 150 outputs the first to fourth drive pulses Vg12, Vg14, Vg18, and Vg20 to turn on and off the first to four main switching elements 12, 14, 18, and 20. The input voltage Vi is applied to the primary winding 30 of the main transformer 28 in the positive direction (period T11), the second period (period T12 to T14) in which no voltage is applied, and the input voltage Vi is applied in the negative direction. The third period to be applied (period T15) and the fourth period in which no voltage is applied again (period T16 to T18) are defined as one cycle, and the total time of the first and second periods and the total time of the third and fourth periods The switching control is performed so as to be equal. The switching cycle tsw (the length of one cycle) is constant.

次に、スイッチング電源装置148の通常運転時の動作について説明する。通常運転時のタイムチャート及び等価回路は上記のスイッチング電源装置90の場合と同様であり、図3〜図5のように表わされる。ただし、スイッチング電源装置148は、期間T12が終了するタイミングと期間T16が終了するタイミングを決定する方法が、上記のスイッチング電源装置90の場合と異なる。   Next, the operation during normal operation of the switching power supply device 148 will be described. The time chart and the equivalent circuit during normal operation are the same as in the case of the switching power supply 90 described above, and are represented as shown in FIGS. However, the switching power supply device 148 is different from the switching power supply device 90 in the method of determining the timing when the period T12 ends and the timing when the period T16 ends.

期間T12は、第四駆動パルスVg20がローレベルに反転した後、第四主スイッチング素子20のドレイン・ソース間の電圧Vd20が上昇し、入力電圧Viに近くなったことを第二ゲート充電回路172が検出し、第二トランジスタ176がオンして第三駆動パルスVg18がハイレベルに反転した時に、期間T12が終了する。従って、期間T13に移行して第三主スイッチング素子18がオンに転じるときには、電圧Vd18が略ゼロまで低下しているので、理想的なソフトスイッチングが行われる。   During the period T12, after the fourth drive pulse Vg20 is inverted to the low level, the second gate charging circuit 172 indicates that the drain-source voltage Vd20 of the fourth main switching element 20 has increased and has become close to the input voltage Vi. Is detected, and when the second transistor 176 is turned on and the third drive pulse Vg18 is inverted to the high level, the period T12 ends. Accordingly, when the third main switching element 18 is turned on after the transition to the period T13, the voltage Vd18 is reduced to substantially zero, so that ideal soft switching is performed.

同様に、期間T16は、第二駆動パルスVg14がローレベルに反転した後、第二主スイッチング素子14のドレイン・ソース間の電圧Vd14が上昇し、入力電圧Viに近くなったことを第一ゲート充電回路160が検出し、第一トランジスタ164がオンして第一駆動パルスVg12がハイレベルに反転した時に、期間T16が終了する。従って、期間T17に移行して第一主スイッチング素子12がオンに転じるときには、電圧Vd12が略ゼロまで低下しているので、理想的なソフトスイッチングが行われる。   Similarly, during the period T16, after the second drive pulse Vg14 is inverted to a low level, the first gate indicates that the drain-source voltage Vd14 of the second main switching element 14 has risen and is close to the input voltage Vi. When the charging circuit 160 detects that the first transistor 164 is turned on and the first drive pulse Vg12 is inverted to a high level, the period T16 ends. Accordingly, when the first main switching element 12 is turned on after the transition to the period T17, the ideal soft switching is performed because the voltage Vd12 decreases to substantially zero.

ここで、電圧Vd12,Vd18が低下する速度は、共振インダクタ34とそれに対応する寄生コンデンサとの共振周波数によって定まるので、期間T12,T16の長さは、上記のスイッチング電源装置90のスイッチング制御回路96と同様に、ほぼ時間tk2となる。   Here, the rate at which the voltages Vd12 and Vd18 decrease is determined by the resonant frequency of the resonant inductor 34 and the corresponding parasitic capacitor, so the length of the periods T12 and T16 is the switching control circuit 96 of the switching power supply 90 described above. Like, it will be almost time tk2.

次に、スイッチング電源装置148の出力端子50a,50bに外部電源88が接続され、出力電圧設定値Vorよりも高い電圧Vohが印加された時の逆流動作について説明する。ここで、スイッチング電源装置148は、一次巻線30の両端に電圧Viが印加される時間(図3の通常運転時における期間T11,T15)がゼロにならないように最小時間が規定され、スイッチング制御回路150がこの最小時間を超える範囲で制御を行うものとする。   Next, the backflow operation when the external power supply 88 is connected to the output terminals 50a and 50b of the switching power supply device 148 and a voltage Voh higher than the output voltage set value Vor is applied will be described. Here, the switching power supply 148 has a minimum time so that the time during which the voltage Vi is applied to both ends of the primary winding 30 (periods T11 and T15 during normal operation in FIG. 3) does not become zero. It is assumed that the circuit 150 performs control within a range exceeding this minimum time.

スイッチング電源装置148のスイッチングの1周期(周期tsw)の動作は、図9のタイムチャートに示すように期間T21〜T28に区分して説明することができ、各期間における各主スイッチング素子12,14,18,20及び各整流素子42a,42bの状態と、主要な電流が流れる経路は、図10、図11の等価回路のように表わされる。   The operation of one period (period tsw) of switching of the switching power supply device 148 can be described by being divided into periods T21 to T28 as shown in the time chart of FIG. 9, and each main switching element 12, 14 in each period is described. , 18, 20 and the states of the rectifying elements 42a and 42b and the path through which the main current flows are expressed as in the equivalent circuits of FIGS.

まず、期間T21は、駆動パルスVg12,Vg14,Vg18,Vg20がハイレベル、ローレベル、ローレベル、ハイレベルであり、第一及び第四スイッチ12a,20aがオンし、第二及び第三スイッチ14a,18aがオフしている。従って、主トランス28の一次巻線30の両端に「ドットと反対側が正の電圧Vi」が印加され、二次巻線32a,32b、補助巻線152の両端に「ドットと反対側が正の電圧」が発生するので、整流素子42aがオンし、整流素子42bがオフする。   First, in the period T21, the drive pulses Vg12, Vg14, Vg18, and Vg20 are high level, low level, low level, and high level, the first and fourth switches 12a and 20a are turned on, and the second and third switches 14a. , 18a are off. Accordingly, “a positive voltage Vi on the opposite side of the dot” is applied to both ends of the primary winding 30 of the main transformer 28, and “a positive voltage on the opposite side of the dot is applied to both ends of the secondary windings 32 a and 32 b and the auxiliary winding 152. Is generated, the rectifying element 42a is turned on and the rectifying element 42b is turned off.

平滑インダクタ46は、期間T21の開始前までに励磁エネルギーが蓄積されており、期間T21に移行すると励磁エネルギーを放出する動作が始まる。平滑インダクタ46のエネルギー放出電流は、図10(a)に示すように、平滑インダクタ46、二次巻線32a、整流素子42a、外部電源88、平滑インダクタ46の経路に流れ、さらに主トランス28を介して、一次巻線30、共振インダクタ34、第一スイッチ12a、直流入力電源26、第四スイッチ20a、一次巻線30の経路に流れ、平滑インダクタ46の励磁エネルギーが直流入力電源26に向かって回生される。従って、図9に示すように、平滑インダクタ46の電流I46は、負の値からゼロに向かって直線的に減少する波形になる。このとき、エネルギー放出電流が共振インダクタ34に流れることによって、共振インダクタ34に励磁エネルギーが蓄積される。   The smoothing inductor 46 has accumulated the excitation energy before the start of the period T21. When the smoothing inductor 46 shifts to the period T21, the operation for releasing the excitation energy starts. As shown in FIG. 10A, the energy emission current of the smoothing inductor 46 flows through the path of the smoothing inductor 46, the secondary winding 32a, the rectifying element 42a, the external power supply 88, and the smoothing inductor 46, and further passes through the main transformer 28. Through the path of the primary winding 30, the resonant inductor 34, the first switch 12 a, the DC input power supply 26, the fourth switch 20 a, and the primary winding 30, and the excitation energy of the smoothing inductor 46 is directed toward the DC input power supply 26. It is regenerated. Therefore, as shown in FIG. 9, the current I46 of the smoothing inductor 46 has a waveform that linearly decreases from a negative value toward zero. At this time, excitation energy is accumulated in the resonant inductor 34 by the energy emission current flowing through the resonant inductor 34.

スイッチング制御回路150は、出力電圧検出回路54が出力する出力電圧信号Vo1、すなわち出力端子50a,50bの間の電圧Vohに対応した出力電圧信号Vo1を受け、「出力電圧Vo1が目標値Vrよりも高い」と判断し、出力電圧信号Vo1を低くするため、期間T21の長さ(すなわち、一次巻線30に電圧Viが印加される時間)を規定の最小時間まで短くする制御を行う。この制御によって第四駆動パルスVg20がローレベルに反転し、期間T21が終了する。   The switching control circuit 150 receives the output voltage signal Vo1 output from the output voltage detection circuit 54, that is, the output voltage signal Vo1 corresponding to the voltage Voh between the output terminals 50a and 50b, and “the output voltage Vo1 is lower than the target value Vr. In order to make the output voltage signal Vo1 low, control is performed to shorten the length of the period T21 (that is, the time during which the voltage Vi is applied to the primary winding 30) to a specified minimum time. By this control, the fourth drive pulse Vg20 is inverted to the low level, and the period T21 ends.

期間T22に移行すると、第四駆動パルスVg20がローレベルになるので、第四スイッチ20aがオフする。その他の駆動パルスVg12,Vg14,Vg18はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第三スイッチ12a,14a,18aがオン、オフ、オフを継続する。第四スイッチ20aがオフに転じると、図10(b)に示すように、平滑インダクタ46からのエネルギー放出電流の経路が、第四スイッチ20aから第四寄生ダイオード20cに切り替わるものの、実質的に回路動作上の変化はなく期間T21と同様の状態が継続され、図9に示すように、平滑インダクタ46の電流I46が直線的にゼロに向かって減少する。エネルギー放出電流により第四寄生ダイオード20cが導通している間は、電圧Vd20が上昇しないので第二ゲート充電回路172が動作せず、第三スイッチ18aがオフを継続する。その後、平滑インダクタ46が励磁エネルギーを全て放出して電流I46がゼロになった時点で、期間T22が終了する。   In the period T22, the fourth drive pulse Vg20 becomes low level, so the fourth switch 20a is turned off. The other drive pulses Vg12, Vg14, and Vg18 continue to be high level, low level, and low level, and the first, second, and third switches 12a, 14a, and 18a continue to be on, off, and off. When the fourth switch 20a is turned off, the path of the energy emission current from the smoothing inductor 46 is switched from the fourth switch 20a to the fourth parasitic diode 20c as shown in FIG. There is no change in operation, and the same state as in the period T21 is continued, and as shown in FIG. 9, the current I46 of the smoothing inductor 46 decreases linearly toward zero. While the fourth parasitic diode 20c is conducting due to the energy discharge current, the voltage Vd20 does not increase, so the second gate charging circuit 172 does not operate and the third switch 18a continues to be turned off. Thereafter, when the smoothing inductor 46 releases all the excitation energy and the current I46 becomes zero, the period T22 ends.

期間T23に移行すると、平滑インダクタ46のエネルギー放出電流がなくなるので、第四寄生ダイオード20cがオフし、第四寄生コンデンサ20bが充電されて電圧Vd20が入力電圧Viまで上昇し、第二ゲート充電回路172が動作して第三駆動パルスVg18がハイレベルになり、第三スイッチ18aがオンする。その他の駆動パルスVg12,Vg14,Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ12a,14a,20aがオン、オフ、オフを継続する。従って、一次巻線30と共振インダクタ34の直列回路の両端が第一及び第三スイッチ12a,18aを通じて短絡される状態になり、一次巻線30の両端に電圧が発生しなくなる。すると、二次巻線32a,32bにも電圧が発生しなくなるので、整流素子42aだけでなく整流素子42bもオンする。   In the period T23, since the energy emission current of the smoothing inductor 46 is lost, the fourth parasitic diode 20c is turned off, the fourth parasitic capacitor 20b is charged and the voltage Vd20 rises to the input voltage Vi, and the second gate charging circuit. 172 operates, the third drive pulse Vg18 becomes high level, and the third switch 18a is turned on. The other drive pulses Vg12, Vg14, Vg20 continue to be at a high level, a low level, and a low level, and the first, second, and fourth switches 12a, 14a, 20a continue to be on, off, and off. Therefore, both ends of the series circuit of the primary winding 30 and the resonant inductor 34 are short-circuited through the first and third switches 12a and 18a, and no voltage is generated at both ends of the primary winding 30. Then, since no voltage is generated in the secondary windings 32a and 32b, not only the rectifying element 42a but also the rectifying element 42b is turned on.

この状態になると、外部電源88が平滑インダクタ46に励磁エネルギーを蓄積する動作が始まる。外部電源88からのエネルギー蓄積電流は、図10(c)に示すように、外部電源88、平滑インダクタ46、二次巻線32a,32b、整流素子42a,42b、外部電源88の経路に流れる。従って、図9に示すように、平滑インダクタ46の電流I46は、負の方向に直線的に増加する波形になる。このとき、共振インダクタ34は、期間T23の開始前までに蓄積された励磁エネルギーを放出する動作を行うため、共振インダクタ34、第一スイッチ12a、第三スイッチ18a、一次巻線30、共振インダクタ34の経路にエネルギー放出電流が流れる。その後、周期tswの中間点よりも時間tk1だけ前のタイミングで、第一駆動パルスVg12がローレベルに反転し、期間T23が終了する。   In this state, the external power supply 88 starts to store the excitation energy in the smoothing inductor 46. The energy storage current from the external power supply 88 flows through the path of the external power supply 88, the smoothing inductor 46, the secondary windings 32a and 32b, the rectifier elements 42a and 42b, and the external power supply 88, as shown in FIG. Therefore, as shown in FIG. 9, the current I46 of the smoothing inductor 46 has a waveform that increases linearly in the negative direction. At this time, the resonant inductor 34 performs an operation of releasing the excitation energy accumulated before the start of the period T23, so that the resonant inductor 34, the first switch 12a, the third switch 18a, the primary winding 30, the resonant inductor 34 The energy emission current flows through the path. Thereafter, the first drive pulse Vg12 is inverted to a low level at a timing before time tk1 before the intermediate point of the period tsw, and the period T23 ends.

期間T24に移行すると、第一駆動パルスVg12がローレベルになるので、第一スイッチ12aがオフする。その他の駆動パルスVg14,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ14a,18a,20aがオフ、オン、オフを継続する。第一スイッチ12aがオフに転じると、図10(d)に示すように、共振インダクタ34からのエネルギー放出電流の経路が、第一スイッチ12aから第一寄生ダイオード12cに切り替わるものの、実質的に回路動作上の変化はなく期間T23と同様の状態が継続される。また、期間T23と同様に整流素子42a,42bのオンが継続されるので、図9に示すように、平滑インダクタの電流I46が負の方向に直線的に増加する。その後、第二駆動パルスVg14が、一定の周期tswの中間点でハイレベルに反転し、期間T24が終了する。   In the period T24, the first drive pulse Vg12 becomes low level, so the first switch 12a is turned off. The other drive pulses Vg14, Vg18, Vg20 continue to be at the low level, the high level, and the low level, and the second, third, and fourth switches 14a, 18a, 20a continue to be off, on, and off. When the first switch 12a is turned off, the energy emission current path from the resonant inductor 34 is switched from the first switch 12a to the first parasitic diode 12c as shown in FIG. There is no change in operation, and the same state as in the period T23 is continued. Further, since the rectifier elements 42a and 42b are kept on as in the period T23, the current I46 of the smoothing inductor linearly increases in the negative direction as shown in FIG. Thereafter, the second drive pulse Vg14 is inverted to a high level at an intermediate point of the constant period tsw, and the period T24 ends.

期間T25に移行すると、第二駆動パルスVg14がハイレベルになるので、スイッチ14aがオンする。その他の駆動パルスVg12,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ12a,18a,20aがオフ、オン、オフを継続する。従って、主トランス28の一次巻線30の両端に「ドット側が正の電圧Vi」が印加され、二次巻線32a,32bの両端に「ドット側が正の電圧」が発生するので、整流素子42aがオフし、整流素子42bがオンする。   When the period T25 is entered, the second drive pulse Vg14 becomes high level, so that the switch 14a is turned on. The other drive pulses Vg12, Vg18, Vg20 continue to be at low level, high level, and low level, and the first, third, and fourth switches 12a, 18a, 20a continue to be off, on, and off. Accordingly, “dot-side positive voltage Vi” is applied to both ends of the primary winding 30 of the main transformer 28, and “dot-side positive voltage” is generated at both ends of the secondary windings 32a and 32b. Is turned off, and the rectifying element 42b is turned on.

平滑インダクタ46は、期間T25の開始前までに励磁エネルギーが蓄積されており、期間T25に移行すると励磁エネルギーを放出する動作が始まる。平滑インダクタ46のエネルギー放出電流は、図11(a)に示すように、平滑インダクタ46、二次巻線32b、整流素子42b、外部電源88、平滑インダクタ46の経路に流れ、さらに主トランス28を介して、一次巻線30、第三スイッチ18a、直流入力電源26、第二スイッチ14a、共振インダクタ34、一次巻線30の経路に流れ、平滑インダクタ46の励磁エネルギーが直流入力電源26に向かって回生される。従って、図9に示すように、平滑インダクタ46の電流I46は、負の値からゼロに向かって直線的に減少する波形になる。このとき、エネルギー放出電流が共振インダクタ34に流れることによって、共振インダクタ34に励磁エネルギーが蓄積される。   The smoothing inductor 46 has accumulated the excitation energy before the start of the period T25, and starts the operation of releasing the excitation energy when the period T25 starts. As shown in FIG. 11A, the energy emission current of the smoothing inductor 46 flows through the path of the smoothing inductor 46, the secondary winding 32b, the rectifying element 42b, the external power supply 88, and the smoothing inductor 46, and further passes through the main transformer 28. Through the primary winding 30, the third switch 18 a, the DC input power supply 26, the second switch 14 a, the resonant inductor 34, and the primary winding 30. The excitation energy of the smoothing inductor 46 is directed toward the DC input power supply 26. It is regenerated. Therefore, as shown in FIG. 9, the current I46 of the smoothing inductor 46 has a waveform that linearly decreases from a negative value toward zero. At this time, excitation energy is accumulated in the resonant inductor 34 by the energy emission current flowing through the resonant inductor 34.

スイッチング制御回路150は、期間T21で説明したのと同様に、出力電圧信号Vo1を低くするため、期間T25の長さ(すなわち、一次巻線30に電圧Viが印加される時間)を規定の最小時間まで短くする制御を行う。この制御によって第二駆動パルスVg14がローレベルに反転し、期間T25が終了する。   As described in the period T21, the switching control circuit 150 sets the length of the period T25 (that is, the time during which the voltage Vi is applied to the primary winding 30) to the specified minimum in order to reduce the output voltage signal Vo1. Control to shorten the time. By this control, the second drive pulse Vg14 is inverted to the low level, and the period T25 ends.

期間T26に移行すると、第二駆動パルスVg14がローレベルになるので、第二スイッチ14aがオフする。その他の駆動パルスVg12,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第一、第三及び第四スイッチ12a,18a,20aがオフ、オン、オフを継続する。第二スイッチ14aがオフに転じると、図11(b)に示すように、平滑インダクタ46からのエネルギー放出電流の経路が、第二スイッチ14aから第二寄生ダイオード14cに切り替わるものの、実質的に回路動作上の変化はなく期間T25と同様の状態が継続され、図9に示すように、平滑インダクタの電流I46が直線的にゼロに向かって減少する。エネルギー放出電流により第二寄生ダイオード14cが導通している間は、電圧Vd14が上昇しないので第一ゲート充電回路160が動作せず、第一スイッチ12aがオフを継続する。その後、平滑インダクタ46が励磁エネルギーを全て放出して電流I46がゼロになった時点で、期間T26が終了する。   When the period T26 is entered, the second drive pulse Vg14 becomes low level, so the second switch 14a is turned off. The other drive pulses Vg12, Vg18, Vg20 continue to be at low level, high level, and low level, and the first, third, and fourth switches 12a, 18a, 20a continue to be off, on, and off. When the second switch 14a is turned off, the energy emission current path from the smoothing inductor 46 is switched from the second switch 14a to the second parasitic diode 14c as shown in FIG. There is no change in operation, and the same state as in the period T25 is continued, and as shown in FIG. 9, the current I46 of the smoothing inductor decreases linearly toward zero. While the second parasitic diode 14c is conducting due to the energy discharge current, the voltage Vd14 does not increase, so the first gate charging circuit 160 does not operate and the first switch 12a continues to be turned off. Thereafter, when the smoothing inductor 46 releases all the excitation energy and the current I46 becomes zero, the period T26 ends.

期間T27に移行すると、平滑インダクタ46のエネルギー放出電流がなくなるので、第二寄生ダイオード14cがオフし、第二寄生コンデンサ14bが充電されて電圧Vd14が入力電圧Viまで上昇し、第一ゲート充電回路160が動作して第一駆動パルスVg12がハイレベルになり、第一スイッチ12aがオンする。その他の駆動パルスVg14,Vg18,Vg20はローレベル、ハイレベル、ローレベルを継続し、第二、第三及び第四スイッチ14a,18a,20aがオフ、オン、オフを継続する。従って、一次巻線30と共振インダクタ34の直列回路の両端が第一及び第三スイッチ12a,18aを通じて短絡される状態になり、一次巻線30の両端の電圧に電圧が発生しなくなる。すると、二次巻線32a,32bにも電圧が発生しなくなるので、整流素子42bだけでなく整流素子42aもオンとなる。   When the period T27 is entered, the energy discharge current of the smoothing inductor 46 disappears, so the second parasitic diode 14c is turned off, the second parasitic capacitor 14b is charged, and the voltage Vd14 rises to the input voltage Vi. 160 operates, the first drive pulse Vg12 becomes high level, and the first switch 12a is turned on. The other drive pulses Vg14, Vg18, Vg20 continue to be at the low level, the high level, and the low level, and the second, third, and fourth switches 14a, 18a, 20a continue to be off, on, and off. Therefore, both ends of the series circuit of the primary winding 30 and the resonant inductor 34 are short-circuited through the first and third switches 12a and 18a, and no voltage is generated in the voltage across the primary winding 30. Then, since no voltage is generated in the secondary windings 32a and 32b, not only the rectifying element 42b but also the rectifying element 42a is turned on.

この状態になると、外部電源88が平滑インダクタ46に励磁エネルギーを蓄積する動作が始まる。外部電源88からのエネルギー蓄積電流は、図11(c)に示すように、外部電源88、平滑インダクタ46、二次巻線32a,32b、整流素子42a,42b、外部電源88の経路に流れる。従って、図9に示すように、平滑インダクタ46の電流I46は、負の方向に直線的に増加する波形になる。このとき、共振インダクタ34は、期間T27の開始前までに蓄積された励磁エネルギーを放出する動作を行うため、共振インダクタ34、一次巻線30、第三スイッチ18a、第一スイッチ12a、共振インダクタ34の経路にエネルギー放出電流が流れる。その後、周期tswの終点よりも時間tk1だけ前のタイミングで、第三駆動パルスVg18がローレベルに反転し、期間T27が終了する。   In this state, the external power supply 88 starts to store the excitation energy in the smoothing inductor 46. The energy storage current from the external power supply 88 flows through the path of the external power supply 88, the smoothing inductor 46, the secondary windings 32a and 32b, the rectifying elements 42a and 42b, and the external power supply 88, as shown in FIG. Therefore, as shown in FIG. 9, the current I46 of the smoothing inductor 46 has a waveform that increases linearly in the negative direction. At this time, the resonant inductor 34 performs an operation of releasing the excitation energy accumulated before the start of the period T27, and therefore, the resonant inductor 34, the primary winding 30, the third switch 18a, the first switch 12a, and the resonant inductor 34. The energy emission current flows through the path. Thereafter, the third drive pulse Vg18 is inverted to a low level at a timing earlier than the end point of the cycle tsw by time tk1, and the period T27 ends.

期間T28に移行すると、第三駆動パルスVg18がローレベルになるので、第三スイッチ18aがオフする。その他の駆動パルスVg12,Vg14,Vg20はハイレベル、ローレベル、ローレベルを継続し、第一、第二及び第四スイッチ12a,14a,20aがオン、オフ、オフを継続する。第三スイッチ18aがオフに転じると、図11(d)に示すように、共振インダクタ34からのエネルギー放出電流の経路が、第三スイッチ18aから第三寄生ダイオード18cに切り替わるものの、実質的に回路動作上の変化はなく期間T27と同様の状態が継続される。また、期間T27と同様に整流素子42a,42bのオンが継続されるので、図9に示すように、平滑インダクタの電流I46が負の方向に直線的に増加する。その後、第四駆動パルスVg20が、一定の周期tswの終点でハイレベルに反転し、期間T28が終了する。期間T28が終了すると期間T21に戻り、上述した期間T21〜T28の動作を繰り返す。   In the period T28, the third drive pulse Vg18 becomes low level, so the third switch 18a is turned off. The other drive pulses Vg12, Vg14, Vg20 continue to be at a high level, a low level, and a low level, and the first, second, and fourth switches 12a, 14a, 20a continue to be on, off, and off. When the third switch 18a is turned off, the energy emission current path from the resonant inductor 34 is switched from the third switch 18a to the third parasitic diode 18c as shown in FIG. There is no change in operation, and the same state as in the period T27 is continued. Further, since the rectifying elements 42a and 42b are kept on as in the period T27, the smoothing inductor current I46 linearly increases in the negative direction as shown in FIG. Thereafter, the fourth drive pulse Vg20 is inverted to the high level at the end point of the constant cycle tsw, and the period T28 ends. When the period T28 ends, the process returns to the period T21, and the operations in the above-described periods T21 to T28 are repeated.

ここで、平滑インダクタ46の電流I46を見ると、周期tswの前半の期間T21〜T24において、平滑インダクタ46から励磁エネルギーが放出されるのは期間T21,T22であり、特に、期間T22は電流I46がゼロになるまで終了しない。従って、励磁エネルギーを全て放出した後に励磁エネルギーを蓄積する期間T23,T24が始まり、しかも、期間T21,T22の時間が長い分だけ期間T23,T24の長さが短くなるので、励磁エネルギーが累積的に蓄積されることがない。その結果、平滑インダクタ46の電流I46の負方向の値が、期間T21の開始時と期間T24の終了時とで同じになる。周期tswの後半の期間T25〜T28においても同様に、平滑インダクタ46の電流I46の負方向の値が、期間T25の開始時と期間T28の終了時で同じになる。従って、期間T21〜T28の動作を繰り返しても、平滑インダクタ46が偏磁して磁気飽和しないので、外部電源88から平滑インダクタ46の向きに大きな逆電流が流れることがない。   Here, looking at the current I46 of the smoothing inductor 46, the excitation energy is released from the smoothing inductor 46 in the periods T21 to T24 in the first half of the cycle tsw during the periods T21 and T22. Do not exit until is zero. Accordingly, the periods T23 and T24 in which the excitation energy is accumulated after all the excitation energy is released, and the lengths of the periods T23 and T24 are shortened by the length of the periods T21 and T22, so the excitation energy is cumulative. Will not accumulate. As a result, the negative value of the current I46 of the smoothing inductor 46 becomes the same at the start of the period T21 and at the end of the period T24. Similarly, in the period T25 to T28 in the latter half of the period tsw, the value in the negative direction of the current I46 of the smoothing inductor 46 is the same at the start of the period T25 and at the end of the period T28. Therefore, even if the operations in the periods T21 to T28 are repeated, the smoothing inductor 46 is demagnetized and does not become magnetically saturated, so that a large reverse current does not flow from the external power supply 88 to the smoothing inductor 46.

以上説明したように、第二実施形態のスイッチング電源装置148は、第一実施形態のスイッチング電源装置90と同様の作用効果を得ることができ、さらに、第一及び第二ゲート放電回路162,174に第一及び第二狭パルス生成回路170,182が設けられているので、第一及び第二駆動トランス122,142を小型化することができるという利点がある。スイッチング電源装置90の場合は、第一及び第二ゲート放電回路110,132の第一及び第二駆動トランス122,142は、ハイレベルの時間が相対的に長い第一及び第二変調パルスVh1,Vh2を伝達する働きをするので、ある程度の大きいインダクタンスが必要になり、外形を一定以下に小さくすることが難しい。図14の従来のスイッチング電源装置10の第一及び第二駆動トランス78,86についても同様である。それに対して、スイッチング電源装置148の場合、第一及び第二駆動トランス122,142は、ハイレベルの時間が相対的に短い第一及び第二狭パルスVhs1,Vhs2を伝達する働きをするので、インダクタンスを小さくすることが可能であり、各巻線の巻数を少なくしたりコアの断面積を小さくしたりすることによって、トランス素子としての外形を小さくすることができる。   As described above, the switching power supply device 148 of the second embodiment can obtain the same effects as the switching power supply device 90 of the first embodiment, and further, the first and second gate discharge circuits 162 and 174. Since the first and second narrow pulse generation circuits 170 and 182 are provided, there is an advantage that the first and second drive transformers 122 and 142 can be reduced in size. In the case of the switching power supply device 90, the first and second drive transformers 122 and 142 of the first and second gate discharge circuits 110 and 132 have the first and second modulation pulses Vh1, Since it functions to transmit Vh2, a certain amount of inductance is required, and it is difficult to reduce the outer shape to a certain level or less. The same applies to the first and second drive transformers 78 and 86 of the conventional switching power supply device 10 of FIG. On the other hand, in the case of the switching power supply device 148, the first and second drive transformers 122 and 142 serve to transmit the first and second narrow pulses Vhs1 and Vhs2 having a relatively short high level time. The inductance can be reduced, and the outer shape of the transformer element can be reduced by reducing the number of turns of each winding or reducing the cross-sectional area of the core.

また、スイッチング電源装置148は、整流平滑回路40に同期整流を行う整流部36を備えているので、整流素子42a,42bに発生する導通損失を小さく抑えることができる。一方、同期整流を行う構成なので、同期整流出力端子50a,50bに出力電圧設定値Vorよりも高い電圧Vohが外部印加されたときに電流の逆流動作が問題になるが、第一ゲート充電回路160が「電圧Vd14が入力電圧Vi近くまで上昇した」ことを検出して第一駆動電圧Vg12をハイレベルに反転させる動作と、第二ゲート充電回路172が「電圧Vd20が入力電圧Vi近くまで上昇した」ことを検出して第三駆動電圧Vg14をハイレベルに反転させる動作と、同期整流駆動回路44が二次巻線32a,32bの電圧変化を検出して対応する整流素子42a、42bをオンオフさせる動作によって、平滑インダクター46に蓄えられた励磁エネルギーをスイッチングの半周期毎に全て放出する動作が実現できるため、平滑インダクタ46の偏磁による磁気飽和が防止され、大きな逆電流が流れない。従って、複数台のスイッチング電源装置148の出力を互いに接続して並列運転を行っても安全である。   In addition, since the switching power supply device 148 includes the rectifying unit 36 that performs synchronous rectification in the rectifying and smoothing circuit 40, conduction loss generated in the rectifying elements 42a and 42b can be reduced. On the other hand, since it is configured to perform synchronous rectification, a reverse current operation becomes a problem when a voltage Voh higher than the output voltage set value Vor is externally applied to the synchronous rectification output terminals 50a and 50b. Detects that “the voltage Vd14 has risen to near the input voltage Vi” and inverts the first drive voltage Vg12 to a high level, and the second gate charging circuit 172 has “the voltage Vd20 has risen to near the input voltage Vi” And the synchronous rectification drive circuit 44 detects the voltage change of the secondary windings 32a and 32b and turns on / off the corresponding rectification elements 42a and 42b. By the operation, it is possible to realize an operation of releasing all the excitation energy stored in the smoothing inductor 46 every half cycle of switching, so that the magnetic saturation due to the magnetization of the smoothing inductor 46 is prevented. Sealed, a large reverse current flow. Therefore, it is safe to connect the outputs of the plurality of switching power supply devices 148 to each other and perform parallel operation.

なお、この発明は上記実施形態に限定されるものではない。例えば、図2の第一及び第二ゲート充電回路108,130は、図7の第一及び第二ゲート充電回路160,172に置き換えてもよい。同様に、図2の第一及び第二ゲート放電回路110,132は、図7の第一及び第二ゲート放電回路162,174に置き換えてもよい。   The present invention is not limited to the above embodiment. For example, the first and second gate charging circuits 108 and 130 in FIG. 2 may be replaced with the first and second gate charging circuits 160 and 172 in FIG. Similarly, the first and second gate discharge circuits 110 and 132 in FIG. 2 may be replaced with the first and second gate discharge circuits 162 and 174 in FIG.

また、スイッチング制御回路は、上記のスイッチング制御回路96,150の構成に限定されない。すなわち、一次巻線に入力電圧が正方向に印加される第一期間、電圧が印加されない第二期間、入力電圧が負方向に印加される第三期間、及び再度電圧が印加されない第四期間を1周期とし、第一及び第二期間の合計時間と第三及び第四期間の合計時間とを等しくする第一乃至四駆動パルスであって、第一期間は、第一主スイッチング素子をオン、第二スイッチング素子をオフ、第三主スイッチング素子をオフ、第四主スイッチング素子をオンさせ、第二期間に入ると、第四主スイッチング素子をオフに反転させ、その後、第三主スイッチング素子をオンに反転させ、その後、第三期間が開始する前に第一主スイッチング素子をオフに反転させ、第三期間に入ると、第二主スイッチング素子をオンに反転させ、第四期間に入ると、第二主スイッチング素子をオフに反転させ、その後、第一主スイッチング素子をオンに反転させ、その後、第一期間が開始する前に第三主スイッチング素子をオフに反転させる第一乃至四駆動パルスを出力する、という機能を備えたものであればよい。このような機能実現するスイッチング制御回路は、フェイズシフト制御を行うものに比べてシンプルに構成することができ、各主スイッチング素子のソフトスイッチングを容易に実現することができる。 The switching control circuit is not limited to the configuration of the switching control circuits 96 and 150 described above. That is, a first period in which the input voltage is applied to the primary winding in the positive direction, a second period in which no voltage is applied, a third period in which the input voltage is applied in the negative direction, and a fourth period in which no voltage is applied again. 1 cycle, and the first to fourth drive pulses for equalizing the total time of the first and second periods and the total time of the third and fourth periods, wherein the first main switching element is turned on, The second main switching element is turned off, the third main switching element is turned off, the fourth main switching element is turned on, and when the second period starts, the fourth main switching element is inverted to off, and then the third main switching element is turned on. Is turned on, and then the first main switching element is turned off before the third period starts. When the third period is entered, the second main switching element is turned on and the fourth period is entered. And the second main Invert the switching element off, then invert the first main switching element, and then output first through fourth drive pulses that invert the third main switching element off before the first period begins What is necessary is just to have the function of. A switching control circuit that realizes such a function can be configured simply as compared with a circuit that performs phase shift control, and soft switching of each main switching element can be easily realized.

また、センタタップ型の整流平滑回路40に代えて、公知の全波整流型や電流ダブラ型の整流平滑回路を使用してもよい。例えば、全波整流型の整流平滑回路183に同期整流の整流部184を設ける場合、図12(a)に示すように、主トランス28の二次巻線32にブリッジ構成の4つの整流素子186a〜186dを接続し、各整流素子186a〜186dを同期整流駆動回路188で駆動する構成が考えられる。同期整流駆動回路188は、主トランス28に設けた補助巻線152を介して二次巻線32の電圧を検出し、二次巻線32に電圧が発生しているときは、その発生電圧を正方向に整流した電圧が平滑部38の入力端に入力されるように整流素子186a〜186dをオン又はオフさせ、二次巻線32に電圧が発生していないときは、二次巻線32の両端が平滑部38の入力端に短絡されるように整流素子186a〜186dをオンさせる。   Further, instead of the center tap type rectifying and smoothing circuit 40, a known full-wave rectifying type or current doubler type rectifying and smoothing circuit may be used. For example, when a synchronous rectification rectification unit 184 is provided in the full-wave rectification type rectification smoothing circuit 183, as shown in FIG. 12A, four rectification elements 186a in a bridge configuration are formed in the secondary winding 32 of the main transformer 28. To 186d are connected, and the respective rectifying elements 186a to 186d are driven by the synchronous rectification driving circuit 188. The synchronous rectification drive circuit 188 detects the voltage of the secondary winding 32 via the auxiliary winding 152 provided in the main transformer 28, and when the voltage is generated in the secondary winding 32, the generated voltage is When the rectifying elements 186a to 186d are turned on or off so that the voltage rectified in the positive direction is input to the input terminal of the smoothing unit 38, and no voltage is generated in the secondary winding 32, the secondary winding 32 The rectifying elements 186a to 186d are turned on so that both ends of the rectifier are short-circuited to the input end of the smoothing unit 38.

また、電流ダブラ型の整流平滑回路190に同期整流の整流部192を設ける場合、図12(b)に示すように、主トランス28の二次巻線32に2つの整流素子194a,194bを接続し、各整流素子194a,194bを同期整流駆動回路196で駆動する構成が考えられる。この場合、平滑部198は、2つの平滑インダクタ46a,46bと平滑コンデンサ48とで構成され、整流素子194aの両端電圧と整流素子194bの両端電圧とが2つの入力端に個別に入力され、平滑して合成する。同期整流駆動回路196は、主トランス28に設けた補助巻線152を介して二次巻線32の電圧を検出し、二次巻線32に電圧が発生しているときは、その発生電圧を正方向に整流し、平滑部198の何れかの入力端に入力されるように整流素子194a,194bをオン又はオフさせ、二次巻線32に電圧が発生していないときは、二次巻線32の両端が平滑部38の双方の入力端に短絡されるように整流素子194a〜194dをオンさせる。   Further, when the synchronous rectification 192 is provided in the current doubler type rectification smoothing circuit 190, as shown in FIG. 12B, two rectification elements 194a and 194b are connected to the secondary winding 32 of the main transformer 28. A configuration in which the rectifying elements 194a and 194b are driven by the synchronous rectification driving circuit 196 is conceivable. In this case, the smoothing unit 198 includes two smoothing inductors 46a and 46b and a smoothing capacitor 48, and the both-ends voltage of the rectifying element 194a and the both-ends voltage of the rectifying element 194b are individually input to the two input ends, and smoothed. To synthesize. The synchronous rectification drive circuit 196 detects the voltage of the secondary winding 32 via the auxiliary winding 152 provided in the main transformer 28, and when the voltage is generated in the secondary winding 32, the generated voltage is When the rectifying elements 194a and 194b are turned on or off so as to be rectified in the positive direction and input to one of the input terminals of the smoothing unit 198, and no voltage is generated in the secondary winding 32, the secondary winding The rectifying elements 194a to 194d are turned on so that both ends of the line 32 are short-circuited to both input ends of the smoothing unit 38.

整流平滑回路183,190は、同期整流の整流部184,192を有しているので、出力に出力電圧設定値よりも高い電圧が外部印加されると図9のような逆流動作が起こり得るが、例えば図7の第一及び第二ゲート充電回路160,172を使用し、第二及び第四主スイッチング素子のドレイン・ソース端子間の電圧Vd14,Vd20を検出して第一及び第三主スイッチング素子をオンさせる構成にすれば、上記と同様に安全である。   Since the rectifying / smoothing circuits 183 and 190 have synchronous rectifying rectifying units 184 and 192, a reverse flow operation as shown in FIG. 9 may occur when a voltage higher than the output voltage setting value is externally applied to the output. For example, the first and second main switching circuits 160 and 172 shown in FIG. 7 are used to detect the voltages Vd14 and Vd20 between the drain and source terminals of the second and fourth main switching elements. If the element is turned on, it is safe as described above.

10,90,148 スイッチング電源装置
12 第一主スイッチング素子
14 第二主スイッチング素子
16 第一アーム
18 第三主スイッチング素子
20 第四主スイッチング素子
22 第二アーム
28 主トランス
30 一次巻線
32,32a,32b 二次巻線
34 共振インダクタ
36,92,184,192 整流部
38,198 平滑部
40,94,183,190 整流平滑回路
42a,42b,92a,92b,186a〜186d、194a,194b 整流素子
44,188,196 同期整流駆動回路
46,46a,46b 平滑インダクタ
48 平滑コンデンサ
54 出力電圧検出回路
56,96,150 スイッチング制御回路
58 誤差増幅回路
62,100,156 第一アーム駆動回路
64,102,158 第二アーム駆動回路
68,104 パルス分配回路
98 パルス幅変調回路
106 第一遅延回路
108,160 第一ゲート充電回路
110,162 第一ゲート放電回路
112 直流電源
114 第一整流ダイオード
116 第一平滑コンデンサ
122 第一駆動トランス
122a 入力巻線
122b 出力巻線
124 第一スイッチングトランジスタ
126 第一引き抜きトランジスタ
128 第二遅延回路
130,172 第二ゲート充電回路
132,174 第二ゲート放電回路
134 第二整流ダイオード
136 第二平滑コンデンサ
142 第二駆動トランス
142a 入力巻線
142b 出力巻線
144 第二スイッチングトランジスタ
146 第二引き抜きトランジスタ
164 第一トランジスタ
166 第一ダイオード
168 第一抵抗
170 第一狭パルス生成回路
176 第二トランジスタ
178 第二ダイオード
180 第二抵抗
182 第二狭パルス生成回路
Io 出力電流
I46 平滑インダクタの電流
Vg12,Vg14,Vg18,Vg20 第一乃至四駆動パルス
Vh 変調パルス
Vh1,Vh2,Vh3,Vh4 第一乃至四変調パルス
Vhs1,Vhs2 第一狭パルス、第二狭パルス
Vi 入力電圧
Vo 出力電圧
Vo1 出力電圧信号
Vo2 誤差増幅信号
Vr 目標値
10, 90, 148 Switching power supply device 12 First main switching element 14 Second main switching element 16 First arm 18 Third main switching element 20 Fourth main switching element 22 Second arm 28 Main transformer 30 Primary windings 32, 32a , 32b Secondary winding 34 Resonant inductor 36, 92, 184, 192 Rectifier 38, 198 Smoother 40, 94, 183, 190 Rectifier smoother 42a, 42b, 92a, 92b, 186a to 186d, 194a, 194b Rectifier 44, 188, 196 Synchronous rectification drive circuit 46, 46a, 46b Smoothing inductor 48 Smoothing capacitor 54 Output voltage detection circuit 56, 96, 150 Switching control circuit 58 Error amplification circuit 62, 100, 156 First arm drive circuit 64, 102, 158 Second arm drive circuit 68 104 Pulse distribution circuit 98 Pulse width modulation circuit 106 First delay circuit 108, 160 First gate charging circuit 110, 162 First gate discharge circuit 112 DC power supply 114 First rectifier diode 116 First smoothing capacitor 122 First drive transformer 122a Input Winding 122b Output winding 124 First switching transistor 126 First extraction transistor 128 Second delay circuit 130, 172 Second gate charging circuit 132, 174 Second gate discharging circuit 134 Second rectifier diode 136 Second smoothing capacitor 142 Second Drive transformer 142a Input winding 142b Output winding 144 Second switching transistor 146 Second extraction transistor 164 First transistor 166 First diode 168 First resistor 170 First narrow pulse generation circuit 176 Second transformer Register 178 Second diode 180 Second resistor 182 second narrow pulse generating circuit
Io output current
I46 Smoothing inductor current
Vg12, Vg14, Vg18, Vg20 1st to 4th drive pulses
Vh modulation pulse
Vh1, Vh2, Vh3, Vh4 1st to 4th modulation pulses
Vhs1, Vhs2 First narrow pulse, second narrow pulse
Vi input voltage
Vo output voltage
Vo1 output voltage signal
Vo2 error amplification signal
Vr target value

Claims (7)

ハイサイド側の第一主スイッチング素子及びローサイド側の第二主スイッチング素子の直列回路で構成され、その両端に直流入力電源が接続される第一アームと、
ハイサイド側の第三主スイッチング素子及びローサイド側の第四主スイッチング素子の直列回路で構成され、その両端に直流入力電源が接続される第二アームと、
一次巻線及び二次巻線を有し、前記一次巻線が前記第一アームの中点と前記第二アームの中点との間に設けられた主トランスと、
前記第一アームの中点と前記第二アームの中点との間の、前記一次巻線と直列の位置に設けられたけられた共振インダクタと、
前記二次巻線に接続され、前記二次巻線に発生した交流電圧を整流する整流部、及び整流電圧を平滑して直流の出力電圧を出力する平滑部で構成された整流平滑回路と、
出力電圧又はこれに対応する電圧を検出し、出力電圧信号を出力する出力電圧検出回路と、
前記各主スイッチング素子に向けて第一乃至四駆動パルスをそれぞれ出力し、前記出力電圧信号が目標値に近づくよう前記各主スイッチング素子をオンオフさせるスイッチング制御回路と、を備えたフルブリッジ型のスイッチング電源装置において、
前記スイッチング制御回路は、
前記一次巻線に入力電圧が正方向に印加される第一期間、電圧が印加されない第二期間、入力電圧が負方向に印加される第三期間、及び再度電圧が印加されない第四期間を1周期とし、前記第一及び第二期間の合計時間と前記第三及び第四期間の合計時間とを等しくする前記第一乃至四駆動パルスであって、
前記第一期間に、前記第一主スイッチング素子をオン、前記第二スイッチング素子をオフ、前記第三主スイッチング素子をオフ、前記第四主スイッチング素子をオンさせ、
前記第二期間に入ると、前記第四主スイッチング素子をオフに反転させ、その後、前記第三主スイッチング素子をオンに反転させ、その後、前記第三期間が開始する前に前記第一主スイッチング素子をオフに反転させ、
前記第三期間に入ると、前記第二主スイッチング素子をオンに反転させ、
前記第四期間に入ると、前記第二主スイッチング素子をオフに反転させ、その後、前記第一主スイッチング素子をオンに反転させ、その後、前記第一期間が開始する前に前記第三主スイッチング素子をオフに反転させ、
再び前記第一期間に入ると、前記第四主スイッチング素子をオンに反転させる前記第一乃至四駆動パルスを出力するものであり、
前記スイッチング制御回路は、前記出力電圧信号と目標電圧とを比較して差分を増幅した誤差増幅信号を出力する誤差増幅回路と、前記誤差増幅信号をパルス幅変調した変調パルスを分配し、前記第一アーム用の第一変調パルス及び第二アーム用の第二変調パルスを出力するパルス幅変調回路と、前記第一変調パルスに基づいて前記第一及び第二駆動パルスを生成し、それぞれ前記第一及び第二主スイッチング素子のゲート・ソース端子間に出力する第一アーム駆動回路と、前記第二変調パルスに基づいて前記第三及び第四駆動パルスを生成し、それぞれ前記第三及び第四主スイッチング素子のゲート・ソース端子間に出力する第二アーム駆動回路とを備え、
前記第一アーム駆動回路は、
前記第一変調パルスが入力され、その第一変調パルスがハイレベルに反転した後、一定時間の経過後にハイレベルに反転する前記第二駆動パルスを出力する第一遅延回路と、
前記第一アームの中点の電位を観測し、その電位が上昇したことを検出したときに、前記第一主スイッチング素子のゲート・ソース端子間を充電することによって、前記第一駆動パルスをハイレベルに反転させる第一ゲート充電回路と、
前記第一変調パルスがハイレベルのときに前記第一主スイッチング素子のゲート・ソース端子間を放電することによって、前記第一駆動パルスをローレベルに反転させる第一ゲート放電回路とで構成され、
前記第二アーム駆動回路は、
前記第二変調パルスが入力され、その第二変調パルスがハイレベルに反転した後、一定時間の経過後にハイレベルに反転する前記第四駆動パルスを出力する第二遅延回路と、
前記第二アームの中点の電位を観測し、その電位が上昇したことを検出したときに、前記第三主スイッチング素子のゲート・ソース端子間を充電することによって、前記第三駆動パルスをハイレベルに反転させる第二ゲート充電回路と、
前記第二変調パルスがハイレベルのときに前記第三主スイッチング素子のゲート・ソース端子間を放電することによって、前記第三駆動パルスをローレベルに反転させる第二ゲート放電回路とで構成されていることを特徴とするスイッチング電源装置。
A first arm composed of a series circuit of a first main switching element on the high side and a second main switching element on the low side, and a DC input power supply connected to both ends thereof;
A second arm composed of a series circuit of a third main switching element on the high side and a fourth main switching element on the low side, and a DC input power supply connected to both ends thereof;
A primary transformer having a primary winding and a secondary winding, wherein the primary winding is provided between a midpoint of the first arm and a midpoint of the second arm;
A resonant inductor provided between the midpoint of the first arm and the midpoint of the second arm in a position in series with the primary winding;
A rectifying and smoothing circuit connected to the secondary winding and configured to rectify the AC voltage generated in the secondary winding, and a smoothing unit that smoothes the rectified voltage and outputs a DC output voltage;
An output voltage detection circuit for detecting an output voltage or a voltage corresponding thereto and outputting an output voltage signal;
A full-bridge type switching comprising: a switching control circuit that outputs first to fourth driving pulses to each of the main switching elements and that turns on and off the main switching elements so that the output voltage signal approaches a target value. In power supply,
The switching control circuit includes:
The first period in which the input voltage is applied to the primary winding in the positive direction, the second period in which no voltage is applied, the third period in which the input voltage is applied in the negative direction, and the fourth period in which no voltage is applied again are 1 The first to fourth drive pulses having a period and equalizing a total time of the first and second periods and a total time of the third and fourth periods,
To the first period, the first main switching element ON, the second main switching element off, the third main switching element off, by turning on the fourth main switching element,
Upon entering the second period, the fourth main switching element is inverted off, then the third main switching element is inverted on, and then the first main switching element before the third period starts. Flip the element off,
When entering the third period, the second main switching element is turned on,
Upon entering the fourth period, the second main switching element is inverted off, then the first main switching element is inverted on, and then the third main switching element before the first period starts. Flip the element off,
When the first period is entered again, the first to fourth drive pulses for inverting the fourth main switching element to ON are output ,
The switching control circuit distributes an error amplification circuit that compares the output voltage signal with a target voltage and outputs an error amplification signal obtained by amplifying the difference, and a modulation pulse obtained by pulse-modulating the error amplification signal. A pulse width modulation circuit for outputting a first modulation pulse for one arm and a second modulation pulse for a second arm; and generating the first and second drive pulses based on the first modulation pulse, A first arm driving circuit for outputting between the gate and source terminals of the first and second main switching elements; and generating the third and fourth driving pulses based on the second modulation pulse, respectively. A second arm drive circuit that outputs between the gate and source terminals of the main switching element,
The first arm driving circuit includes:
A first delay circuit that outputs the second drive pulse that is input to the first modulation pulse and that is inverted to a high level after a lapse of a fixed time after the first modulation pulse is inverted to a high level;
By observing the potential at the middle point of the first arm and detecting that the potential has increased, the first drive pulse is increased by charging between the gate and source terminals of the first main switching element. A first gate charging circuit that inverts to a level;
A first gate discharge circuit that inverts the first drive pulse to a low level by discharging between the gate and source terminals of the first main switching element when the first modulation pulse is at a high level;
The second arm drive circuit is
A second delay circuit that outputs the fourth drive pulse that is input to the second modulation pulse and that is inverted to a high level after a lapse of a fixed time after the second modulation pulse is inverted to a high level;
By observing the potential at the middle point of the second arm and detecting that the potential has increased, the third drive pulse is increased by charging between the gate and source terminals of the third main switching element. A second gate charging circuit to invert to the level;
A second gate discharge circuit that inverts the third drive pulse to a low level by discharging between the gate and source terminals of the third main switching element when the second modulation pulse is at a high level. switching power supply apparatus characterized by there.
前記第一ゲート充電回路は、
制御回路用の直流電圧を整流してカソード端子に出力する第一整流ダイオードと、前記第一整流ダイオードのカソード端子と前記第一主スイッチング素子のソース端子との間に接続された第一平滑コンデンサと、エミッタ端子が前記第一整流ダイオードのカソード端子に接続され、コレクタ端子が前記第一主スイッチング素子のゲート端子に接続されたPNPトランジスタである第一トランジスタと、アノード端子が前記第一トランジスタのベース端子側に接続され、カソード端子が前記第一主スイッチング素子のドレイン端子側に接続された第一ダイオードと、前記第一ダイオードの接続点に直列に挿入され、前記第一ダイオードに流れる電流を制限する第一抵抗とで構成され、
第二ゲート充電回路は、
制御回路用の直流電圧を整流してカソード端子に出力する第二整流ダイオードと、前記第二整流ダイオードのカソード端子と前記第三主スイッチング素子のソース端子との間に接続された第二平滑コンデンサと、エミッタ端子が前記第二整流ダイオードのカソード端子に接続され、コレクタ端子が前記第三主スイッチング素子のゲート端子に接続されたPNPトランジスタである第二トランジスタと、アノード端子が前記第二トランジスタのベース端子側に接続され、カソード端子が前記第三主スイッチング素子のドレイン端子側に接続された第二ダイオードと、前記第二ダイオードの接続点に直列に挿入され、前記第二ダイオードに流れる電流を制限する第二抵抗とで構成されている請求項1記載のスイッチング電源装置。
The first gate charging circuit includes:
A first rectifier diode that rectifies a DC voltage for a control circuit and outputs the rectified voltage to a cathode terminal; and a first smoothing capacitor connected between the cathode terminal of the first rectifier diode and the source terminal of the first main switching element A first transistor that is a PNP transistor having an emitter terminal connected to the cathode terminal of the first rectifier diode, a collector terminal connected to the gate terminal of the first main switching element, and an anode terminal of the first transistor. A first diode connected to the base terminal side and having a cathode terminal connected to the drain terminal side of the first main switching element, and a current flowing through the first diode inserted in series at a connection point of the first diode Consisting of a first resistor to limit,
The second gate charging circuit is
A second rectifier diode that rectifies a DC voltage for the control circuit and outputs the rectified voltage to the cathode terminal; and a second smoothing capacitor connected between the cathode terminal of the second rectifier diode and the source terminal of the third main switching element A second transistor that is a PNP transistor having an emitter terminal connected to the cathode terminal of the second rectifier diode, a collector terminal connected to the gate terminal of the third main switching element, and an anode terminal of the second transistor. A second diode connected to the base terminal side and having a cathode terminal connected to the drain terminal side of the third main switching element, and a current flowing through the second diode is inserted in series at the connection point of the second diode. The switching power supply device according to claim 1, wherein the switching power supply device includes a second resistor to be limited.
前記第一ゲート放電回路には、前記第一変調パルスを伝達する第一駆動トランスと、前記第一主スイッチング素子のゲート・ソース端子間に接続され前記第一駆動トランスの出力に応じてオンオフする第一引き抜きトランジスタとが設けられ、前記第一変調パルスがハイレベルのときに、前記第一引き抜きトランジスタがオンして前記第一主スイッチング素子のゲート・ソース端子間を放電し、
前記第二ゲート放電回路には、前記第二変調パルスを伝達する第二駆動トランスと、前記第三主スイッチング素子のゲート・ソース端子間に接続され前記第二駆動トランスの出力に応じてオンオフする第二引き抜きトランジスタとが設けられ、前記第二変調パルスがハイレベルのときに、前記第二引き抜きトランジスタがオンして前記第三主スイッチング素子のゲート・ソース端子間を放電する請求項1又は2記載のスイッチング電源装置
The first gate discharge circuit is connected between the first drive transformer for transmitting the first modulation pulse and the gate-source terminal of the first main switching element, and is turned on / off according to the output of the first drive transformer. A first extraction transistor, and when the first modulation pulse is at a high level, the first extraction transistor is turned on to discharge between the gate and source terminals of the first main switching element,
The second gate discharge circuit is connected between the second drive transformer for transmitting the second modulation pulse and the gate-source terminal of the third main switching element, and is turned on / off according to the output of the second drive transformer. A second extraction transistor is provided, and when the second modulation pulse is at a high level, the second extraction transistor is turned on to discharge between the gate and source terminals of the third main switching element. The switching power supply device described .
前記第一ゲート放電回路には、入力された前記第一変調パルスがハイレベルに反転したときに短時間ハイレベルとなる第一狭パルスを出力する第一狭パルス生成回路が設けられ、前記第一駆動トランスは、前記第一狭パルスであって、前記第一変調パルスがハイレベルに反転するタイミング情報を伝達し、
前記第二ゲート放電回路には、入力された前記第二変調パルスがハイレベルに反転したときに短時間ハイレベルとなる第二狭パルスを出力する第二狭パルス生成回路が設けられ、前記第二駆動トランスは、前記第二狭パルスであって、前記第二変調パルスがハイレベルに反転するタイミング情報を伝達する請求項3記載のスイッチング電源装置。
The first gate discharge circuit is provided with a first narrow pulse generation circuit that outputs a first narrow pulse that becomes a high level for a short time when the input first modulation pulse is inverted to a high level. One driving transformer is the first narrow pulse, and transmits timing information at which the first modulation pulse is inverted to a high level,
The second gate discharge circuit includes a second narrow pulse generation circuit that outputs a second narrow pulse that becomes a high level for a short time when the input second modulation pulse is inverted to a high level. The switching power supply device according to claim 3, wherein the two-drive transformer transmits timing information that is the second narrow pulse and the second modulation pulse is inverted to a high level.
前記共振インダクタは、前記主トランス内部の漏れインダクタンスである請求項1乃至4のいずれか記載のスイッチング電源装置。   The switching power supply device according to claim 1, wherein the resonant inductor is a leakage inductance inside the main transformer. 前記整流平滑回路の前記整流部は、同期整流用の整流素子と、
前記主トランスの前記二次巻線の電圧又はこれに対応する電圧を検出して前記整流素子をオンオフさせ、前記二次巻線に電圧が発生しているときは、その発生電圧を正方向に整流して前記平滑部の入力端に入力されるようにし、前記二次巻線に電圧が発生していないときは、前記二次巻線の両端が前記平滑部の入力端に短絡されるようにする同期整流駆動回路とで構成されている請求項1乃至5のいずれか記載のスイッチング電源装置。
The rectifying unit of the rectifying and smoothing circuit includes a rectifying element for synchronous rectification,
When the voltage of the secondary winding of the main transformer or a voltage corresponding thereto is detected to turn on and off the rectifier element, when a voltage is generated in the secondary winding, the generated voltage is set in the positive direction. Rectifying and input to the input terminal of the smoothing unit, and when no voltage is generated in the secondary winding, both ends of the secondary winding are short-circuited to the input terminal of the smoothing unit The switching power supply device according to any one of claims 1 to 5, wherein the switching power supply device comprises a synchronous rectification driving circuit.
前記第一乃至四主スイッチング素子および前記同期整流用素子が、それぞれNチャネルのMOS型FETで構成されている請求項6記載のスイッチング電源装置。
7. The switching power supply device according to claim 6, wherein each of the first to fourth main switching elements and the synchronous rectification element is configured by an N-channel MOS FET.
JP2012114012A 2012-05-18 2012-05-18 Switching power supply Active JP5739836B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012114012A JP5739836B2 (en) 2012-05-18 2012-05-18 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012114012A JP5739836B2 (en) 2012-05-18 2012-05-18 Switching power supply

Publications (2)

Publication Number Publication Date
JP2013243804A JP2013243804A (en) 2013-12-05
JP5739836B2 true JP5739836B2 (en) 2015-06-24

Family

ID=49844141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012114012A Active JP5739836B2 (en) 2012-05-18 2012-05-18 Switching power supply

Country Status (1)

Country Link
JP (1) JP5739836B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558994B (en) 2015-09-30 2020-03-13 株式会社村田制作所 DC/DC converter
JP6823112B2 (en) * 2019-06-10 2021-01-27 株式会社京三製作所 Power converter
CN114866153B (en) * 2022-07-07 2022-09-16 国机传感科技有限公司 Extremely-low-frequency magnetic sensing signal transmitting system, method and device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3614399B2 (en) * 2001-12-19 2005-01-26 コーセル株式会社 Switching power supply
JP3098071U (en) * 2003-05-26 2004-02-19 亞源科技股▲ふん▼有限公司 Zero-voltage switching type full-bridge converter
JP4790826B2 (en) * 2009-03-10 2011-10-12 株式会社日立製作所 Power supply device and hard disk device

Also Published As

Publication number Publication date
JP2013243804A (en) 2013-12-05

Similar Documents

Publication Publication Date Title
US20070076448A1 (en) DC-DC Converter
TWI430544B (en) Power converter and method of power conversion
US7272024B2 (en) Synchronized rectification circuit and switching power supply device
US8593835B2 (en) Duty balancing oscillator
US7535733B2 (en) Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements
US10044276B2 (en) Phase-cut pre-regulator and power supply comprising the same
TWI389438B (en) Voltage converter with high efficiency
US20110075464A1 (en) Synchronous rectification control device, method for synchronous rectification control, and insulated type switching power supply
JP2009284667A (en) Power supply device, its control method, and semiconductor device
US20200119635A1 (en) Resonant switched capacitor dc/dc converter
JP6241334B2 (en) Current resonance type DCDC converter
US9509221B2 (en) Forward boost power converters with tapped transformers and related methods
US9197131B2 (en) Voltage sensing in a voltage converter
CN109980945A (en) A kind of adaptive lead-edge-blanking control circuit based on current sample
JP6281748B2 (en) DC-DC converter
JP5739836B2 (en) Switching power supply
JP6080091B2 (en) Pulse signal output circuit
JP5688629B2 (en) Gate drive circuit
US10756715B2 (en) Signal transfer device
US20140133188A1 (en) Snubber circuit
RU2510864C1 (en) Bridge voltage converter
JP6366558B2 (en) Switching power supply
JP2007166794A (en) Power supply circuit
TW201404027A (en) Power converter and method for controlling power converter
JP2012114558A (en) Drive circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150424

R150 Certificate of patent or registration of utility model

Ref document number: 5739836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250