JP5719467B1

JP5719467B1 - Low noise amplifier

Info

Publication number: JP5719467B1
Application number: JP2014113046A
Authority: JP
Inventors: 山口　陽; 陽山口; 加保　貴奈; 貴奈加保; 山田　貴之; 貴之山田; 宏礼芝; 中川　匡夫; 匡夫中川; 上原　一浩; 一浩上原
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2014-05-30
Filing date: 2014-05-30
Publication date: 2015-05-20
Anticipated expiration: 2034-05-30
Also published as: JP2015228572A

Abstract

【課題】より低い消費電力で、広い周波数帯域に亘り広い入力信号レベルに対応可能な低雑音増幅器を提供する。【解決手段】ゲート端子が第１のインピーダンス素子３の他端に接続されたトランジスタ４と、一端がトランジスタ４のドレイン端子に接続された第２のキャパシタ５と、一端が第２のキャパシタ５の他端に、他端がトランジスタ４のゲート端子に接続された第２のインピーダンス素子６と、一端がトランジスタ４のドレイン端子に、他端が第１のバイアス端子１１に接続された第３のインピーダンス素子７と、一端がトランジスタ４のドレイン端子に接続された第４のインピーダンス素子８と、一端が第４のインピーダンス素子８の他端に、他端が出力端子１２に接続された第３のキャパシタ９と、を有し、出力インピーダンスと出力端子１２に接続される外部の伝送線路の特性インピーダンスとが略同一である。【選択図】図１A low noise amplifier capable of handling a wide input signal level over a wide frequency band with lower power consumption. A transistor having a gate terminal connected to the other end of the first impedance element, a second capacitor having one end connected to a drain terminal of the transistor, and a second capacitor having one end connected to the drain terminal of the transistor. A second impedance element 6 having the other end connected to the gate terminal of the transistor 4 and a third impedance element having one end connected to the drain terminal of the transistor 4 and the other end connected to the first bias terminal 11. The element 7, the fourth impedance element 8 having one end connected to the drain terminal of the transistor 4, the third capacitor having one end connected to the other end of the fourth impedance element 8 and the other end connected to the output terminal 12. 9 and the output impedance and the characteristic impedance of the external transmission line connected to the output terminal 12 are substantially the same. [Selection] Figure 1

Description

本発明は、通信機器において受信信号を増幅する低雑音増幅器に関する。 The present invention relates to a low noise amplifier that amplifies a received signal in a communication device.

低雑音増幅器の雑音特性には、入力整合が大きな影響を及ぼすことが知られている（非特許文献１参照）。また、低雑音増幅器に対して広帯域にわたり良好なインピーダンス整合を行う手法として、負帰還回路を設ける構成とする手法も広く知られている。しかし、負帰還回路を設けた低雑音増幅器において、並列帰還（電圧並列帰還）を行った場合、例えば帰還量をβＦとすると、入力インピーダンスおよび出力インピーダンスは、基本増幅回路の1/（１＋βＦ）倍となる（非特許文献２参照）。このうち、入力インピーダンスの低下は、例えば特許文献１に記載の手法によって補うことが可能である。 It is known that input matching has a great influence on the noise characteristics of a low noise amplifier (see Non-Patent Document 1). As a technique for performing good impedance matching over a wide band for a low-noise amplifier, a technique of providing a negative feedback circuit is also widely known. However, when parallel feedback (voltage parallel feedback) is performed in a low-noise amplifier provided with a negative feedback circuit, for example, when the feedback amount is βF, the input impedance and output impedance are 1 / (1 + βF) times that of the basic amplifier circuit. (See Non-Patent Document 2). Among these, the decrease in input impedance can be compensated for by the method described in Patent Document 1, for example.

図５は、特許文献１に記載されていた低雑音増幅器１００の構成例を示す図である。低雑音増幅器１００は、キャパシタ６０とインピーダンス素子７０とによって形成された負帰還回路がバイポーラトランジスタ４０のコレクタとベースとの間に設けられた負帰還型として構成されている。低雑音増幅器１００は、この負帰還型の構成により、入力インピーダンスの低下をアクティブ素子５０であるバイポーラトランジスタ及びインピーダンス素子９０によって補っている。一方、出力インピーダンスの低下については、負荷素子８０として大きなリアクタンス値のインダクタを用いることにより出力インピーダンスの低下を補っている。もしくは、低雑音増幅器１００は、負荷素子８０として大きな抵抗値の抵抗器を用いることにより広帯域な周波数特性を維持したまま、出力インピーダンスの低下を補うことができる。 FIG. 5 is a diagram illustrating a configuration example of the low noise amplifier 100 described in Patent Document 1. In FIG. The low noise amplifier 100 is configured as a negative feedback type in which a negative feedback circuit formed by a capacitor 60 and an impedance element 70 is provided between the collector and the base of the bipolar transistor 40. With this negative feedback type configuration, the low noise amplifier 100 compensates for a decrease in input impedance by the bipolar transistor and the impedance element 90 which are the active elements 50. On the other hand, the decrease in output impedance is compensated for by using an inductor having a large reactance value as the load element 80. Alternatively, the low noise amplifier 100 can compensate for a decrease in output impedance while maintaining a wide frequency characteristic by using a resistor having a large resistance value as the load element 80.

特開２００８−２８８８１７号公報JP 2008-288817 A

本城和彦著、「マイクロ波半導体回路−基礎と展開−」、初版、日刊工業新聞社、１９９３年９月２４日発行、ｐ．１０８Kazuhiko Honjo, “Microwave Semiconductor Circuits: Basics and Development”, first edition, published by Nikkan Kogyo Shimbun, September 24, 1993, p. 108 谷口研二著、「ＬＳＩ設計者のためのＣＭＯＳアナログ回路入門」、第２版、ＣＱ出版社、２００５年３月１日発行、ｐ．１６７Kenji Taniguchi, “Introduction to CMOS Analog Circuits for LSI Designers”, 2nd edition, CQ Publisher, published March 1, 2005, p. 167

しかしながら、従来の低雑音増幅器では、出力インピーダンスの低下を補うために、負荷素子８０としてより大きなリアクタンス値のインダクタを用いた場合、周波数特性を狭めてしまう可能性がある。一方、負荷素子８０としてより大きな抵抗値の抵抗器を用いた場合、より広帯域な周波数帯域に対応できる。しかし、電力レベルの大きな信号に対応させるために大きなドレインバイアス電流を流した場合に、抵抗器の電力消費が大きくなるため、消費電力を浪費する問題が生じる。 However, in the conventional low noise amplifier, when an inductor having a larger reactance value is used as the load element 80 in order to compensate for a decrease in output impedance, the frequency characteristic may be narrowed. On the other hand, when a resistor having a larger resistance value is used as the load element 80, a wider frequency band can be handled. However, when a large drain bias current is applied to deal with a signal having a large power level, the power consumption of the resistor increases, resulting in a problem of wasting power consumption.

本発明はこのような事情に鑑みてなされたもので、より低い消費電力で、広い周波数帯域に亘り広い入力信号レベルに対応可能な低雑音増幅器を提供することである。 The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a low noise amplifier capable of handling a wide input signal level over a wide frequency band with lower power consumption.

本発明の一態様は、入力端子に一端が接続された第１のキャパシタと、一端が前記第１のキャパシタの他端に接続された第１のインピーダンス素子と、ゲート端子が前記第１のインピーダンス素子の他端に接続されたトランジスタと、一端が前記トランジスタのドレイン端子に接続された第２のキャパシタと、一端が前記第２のキャパシタの他端に、他端が前記トランジスタのゲート端子に接続された第２のインピーダンス素子と、一端が前記トランジスタのドレイン端子に、他端が第１のバイアス端子に接続された第３のインピーダンス素子と、一端が前記トランジスタのドレイン端子に接続された第４のインピーダンス素子と、一端が前記第４のインピーダンス素子の他端に、他端が出力端子に接続された第３のキャパシタと、を有し、出力インピーダンスと前記出力端子に接続される外部の伝送線路の特性インピーダンスとが略同一であり、前記第３のインピーダンス素子がインダクタンスＬのインダクタであり、前記第４のインピーダンス素子が抵抗値Ｒの抵抗器であり、前記第３のキャパシタがキャパシタンス値Ｃのキャパシタであって、前記トランジスタのドレイン又はコレクタ端子のインピーダンスがＺ、前記伝送線路の特性インピーダンスがＺ _０、負帰還量がβである場合、前記インダクタンスＬと前記抵抗値Ｒと前記キャパシタンス値Ｃとは、以下に示す式（実施形態における式（１）又は式（２））で表されることを特徴とする低雑音増幅器である。 One embodiment of the present invention includes a first capacitor having one end connected to an input terminal, a first impedance element having one end connected to the other end of the first capacitor, and a gate terminal having the first impedance. A transistor connected to the other end of the element, a second capacitor having one end connected to the drain terminal of the transistor, one end connected to the other end of the second capacitor, and the other end connected to the gate terminal of the transistor A second impedance element, a third impedance element having one end connected to the drain terminal of the transistor, the other end connected to the first bias terminal, and a fourth impedance terminal connected to the drain terminal of the transistor. And a third capacitor having one end connected to the other end of the fourth impedance element and the other end connected to the output terminal, Characteristic impedance is substantially equal der external transmission line connected with the force impedance to the output terminal is, the third impedance element is an inductor of inductance L, the fourth impedance element is a resistance value R When the third capacitor is a capacitor having a capacitance value C, the impedance of the drain or collector terminal of the transistor is Z, the characteristic impedance of the transmission line is Z ₀ , and the negative feedback amount is β The inductance L, the resistance value R, and the capacitance value C are represented by the following equations (Equation (1) or Equation (2) in the embodiment) .

また、本発明の一態様は、入力端子に一端が接続された第１のキャパシタと、一端が前記第１のキャパシタの他端に接続された第１のインピーダンス素子と、ベース端子が前記第１のインピーダンス素子の他端に接続されたトランジスタと、一端が前記トランジスタのコレクタ端子に接続された第２のキャパシタと、一端が前記第２のキャパシタの他端に、他端が前記トランジスタのベース端子に接続された第２のインピーダンス素子と、一端が前記トランジスタのコレクタ端子に、他端が第１のバイアス端子に接続された第３のインピーダンス素子と、一端が前記トランジスタのコレクタ端子に接続された第４のインピーダンス素子と、一端が前記第４のインピーダンス素子の他端に、他端が出力端子に接続された第３のキャパシタと、を有し、出力インピーダンスと前記出力端子に接続される外部の伝送線路の特性インピーダンスとが略同一であり、前記第３のインピーダンス素子がインダクタンスＬのインダクタであり、前記第４のインピーダンス素子が抵抗値Ｒの抵抗器であり、前記第３のキャパシタがキャパシタンス値Ｃのキャパシタであって、前記トランジスタのドレイン又はコレクタ端子のインピーダンスがＺ、前記伝送線路の特性インピーダンスがＺ _０、負帰還量がβである場合、前記インダクタンスＬと前記抵抗値Ｒと前記キャパシタンス値Ｃとは、以下に示す式（実施形態における式（１）又は式（２））で表されることを特徴とする低雑音増幅器である。 In one embodiment of the present invention, a first capacitor having one end connected to an input terminal, a first impedance element having one end connected to the other end of the first capacitor, and a base terminal having the first terminal A transistor connected to the other end of the impedance element, a second capacitor having one end connected to the collector terminal of the transistor, one end connected to the other end of the second capacitor, and the other end to the base terminal of the transistor A second impedance element connected to the first impedance terminal; one end connected to the collector terminal of the transistor; a third impedance element connected to the first bias terminal; and one end connected to the collector terminal of the transistor. A fourth impedance element; and a third capacitor having one end connected to the other end of the fourth impedance element and the other end connected to the output terminal. And the characteristic impedance of the external transmission line connected to the output impedance output terminal is substantially the same, the third impedance element is an inductor of inductance L, the fourth impedance element resistance R The third capacitor is a capacitor having a capacitance value C, the impedance of the drain or collector terminal of the transistor is Z, the characteristic impedance of the transmission line is Z ₀ , and the negative feedback amount is β. In this case, the inductance L, the resistance value R, and the capacitance value C are expressed by the following equations (Equation (1) or Equation (2) in the embodiment). .

また、本発明の一態様は、入力端子に一端が接続された第１のキャパシタと、一端が前記第１のキャパシタの他端に接続された第１のインピーダンス素子と、ゲート端子が前記第１のインピーダンス素子の他端に接続されたトランジスタと、一端が前記トランジスタのドレイン端子に接続された第２のキャパシタと、一端が前記第２のキャパシタの他端に、他端が前記トランジスタのゲート端子に接続された第２のインピーダンス素子と、一端が前記トランジスタのドレイン端子に、他端が第１のバイアス端子に接続された第３のインピーダンス素子と、一端が前記トランジスタのドレイン端子に接続された第４のインピーダンス素子と、一端が前記第４のインピーダンス素子の他端に、他端が出力端子に接続された第３のキャパシタと、を有し、出力インピーダンスと前記出力端子に接続される外部の伝送線路の特性インピーダンスとが略同一であり、前記トランジスタのドレイン又はコレクタ端子と前記第３のインピーダンス素子の一端との間であり、かつ前記トランジスタのドレイン又はコレクタ端子と前記第４のインピーダンス素子の一端との間に、第５のインピーダンス素子が接続され、前記第３のインピーダンス素子がインダクタンスＬのインダクタであり、前記第４のインピーダンス素子が抵抗値Ｒの抵抗器であり、前記第３のキャパシタがキャパシタンス値Ｃのキャパシタであり、前記第５のインピーダンス素子がインダクタンスＬ２のインダクタであって、前記トランジスタのドレイン又はコレクタ端子のインピーダンスがＺ、前記伝送線路の特性インピーダンスがＺ _０、負帰還量がβである場合、前記インダクタンスＬと前記抵抗値Ｒと前記キャパシタンス値Ｃと前記インダクタンスＬ２とは、以下に示す式（実施形態における式（３））で表されることを特徴とする低雑音増幅器である。 In one embodiment of the present invention, a first capacitor having one end connected to an input terminal, a first impedance element having one end connected to the other end of the first capacitor, and a gate terminal having the first capacitor A transistor connected to the other end of the impedance element, a second capacitor having one end connected to the drain terminal of the transistor, one end connected to the other end of the second capacitor, and the other end connected to the gate terminal of the transistor. A second impedance element connected to the first impedance terminal; one end connected to the drain terminal of the transistor; a third impedance element connected to the first bias terminal; and one end connected to the drain terminal of the transistor. A fourth impedance element; and a third capacitor having one end connected to the other end of the fourth impedance element and the other end connected to the output terminal. And the characteristic impedance of the external transmission line connected to the output impedance output terminal is substantially the same, is between one end of the drain or collector terminal and the third impedance element of said transistor, and said A fifth impedance element is connected between the drain or collector terminal of the transistor and one end of the fourth impedance element , the third impedance element is an inductor of inductance L, and the fourth impedance element is A resistor having a resistance value R, the third capacitor is a capacitor having a capacitance value C, the fifth impedance element is an inductor having an inductance L2, and the impedance of the drain or collector terminal of the transistor is Z, Characteristic impedance of the transmission line If but Z _0, a negative feedback amount beta, and the inductance L and the said and the resistance value R and the capacitance value C inductance L2 is expressed by (Equation (3) in the embodiment) the formula below This is a low noise amplifier.

また、本発明の一態様は、入力端子に一端が接続された第１のキャパシタと、一端が前記第１のキャパシタの他端に接続された第１のインピーダンス素子と、ベース端子が前記第１のインピーダンス素子の他端に接続されたトランジスタと、一端が前記トランジスタのコレクタ端子に接続された第２のキャパシタと、一端が前記第２のキャパシタの他端に、他端が前記トランジスタのベース端子に接続された第２のインピーダンス素子と、一端が前記トランジスタのコレクタ端子に、他端が第１のバイアス端子に接続された第３のインピーダンス素子と、一端が前記トランジスタのコレクタ端子に接続された第４のインピーダンス素子と、一端が前記第４のインピーダンス素子の他端に、他端が出力端子に接続された第３のキャパシタと、を有し、出力インピーダンスと前記出力端子に接続される外部の伝送線路の特性インピーダンスとが略同一であり、前記トランジスタのドレイン又はコレクタ端子と前記第３のインピーダンス素子の一端との間であり、かつ前記トランジスタのドレイン又はコレクタ端子と前記第４のインピーダンス素子の一端との間に、第５のインピーダンス素子が接続され、前記第３のインピーダンス素子がインダクタンスＬのインダクタであり、前記第４のインピーダンス素子が抵抗値Ｒの抵抗器であり、前記第３のキャパシタがキャパシタンス値Ｃのキャパシタであり、前記第５のインピーダンス素子がインダクタンスＬ２のインダクタであって、前記トランジスタのドレイン又はコレクタ端子のインピーダンスがＺ、前記伝送線路の特性インピーダンスがＺ_０、負帰還量がβである場合、前記インダクタンスＬと前記抵抗値Ｒと前記キャパシタンス値ＣとインダクタンスＬ２とは、以下に示す式（実施形態における式（３））で表されることを特徴とする低雑音増幅器である。 In one embodiment of the present invention, a first capacitor having one end connected to an input terminal, a first impedance element having one end connected to the other end of the first capacitor, and a base terminal having the first terminal A transistor connected to the other end of the impedance element, a second capacitor having one end connected to the collector terminal of the transistor, one end connected to the other end of the second capacitor, and the other end to the base terminal of the transistor A second impedance element connected to the first impedance terminal; one end connected to the collector terminal of the transistor; a third impedance element connected to the first bias terminal; and one end connected to the collector terminal of the transistor. A fourth impedance element; and a third capacitor having one end connected to the other end of the fourth impedance element and the other end connected to the output terminal. And the output impedance and the characteristic impedance of the external transmission line connected to the output terminal are substantially the same, between the drain or collector terminal of the transistor and one end of the third impedance element, and A fifth impedance element is connected between the drain or collector terminal of the transistor and one end of the fourth impedance element, the third impedance element is an inductor of inductance L, and the fourth impedance element is a resistor of the resistance value R, the third capacitor is a capacitor of capacitance value C, the fifth impedance element comprising an inductor of inductance L2, the impedance of the drain or collector terminal of the transistor is Z, Characteristic impedance of the transmission line If but Z _0, a negative feedback amount beta, and the inductance L and the resistance R and the capacitance value C and the inductance L2 shall be represented by (Equation (3) in the embodiment) the formula below Is a low noise amplifier.

また、本発明の一態様は、上述した低雑音増幅器であって、前記トランジスタのゲート又はベース端子と前記第１のバイアス端子との間にアクティブ素子を用いた自己バイアス回路を介挿し、前記ゲート又はベース端子にバイアスを印加する。 One embodiment of the present invention is the above-described low-noise amplifier, in which a self-bias circuit using an active element is interposed between the gate or base terminal of the transistor and the first bias terminal, and the gate Alternatively, a bias is applied to the base terminal.

また、本発明の一態様は、上述した低雑音増幅器であって、前記トランジスタは、高耐圧トランジスタである。 One embodiment of the present invention is the above-described low-noise amplifier, in which the transistor is a high-breakdown-voltage transistor.

以上説明したように、本発明によれば、より低い消費電力で、広い周波数帯域に亘り広い入力信号レベルに対応可能な低雑音増幅器を提供することができる。 As described above, according to the present invention, it is possible to provide a low noise amplifier capable of handling a wide input signal level over a wide frequency band with lower power consumption.

本発明の第１の実施形態における低雑音増幅器１の構成例を示す図である。It is a figure which shows the structural example of the low noise amplifier 1 in the 1st Embodiment of this invention. 本発明の第２の実施形態における低雑音増幅器１Ａの構成例を示す図である。It is a figure which shows the structural example of 1 A of low noise amplifiers in the 2nd Embodiment of this invention. 本発明の第３の実施形態における低雑音増幅器１Ｂの構成例を示す図である。It is a figure which shows the structural example of the low noise amplifier 1B in the 3rd Embodiment of this invention. 本発明の第１の実施形態における低雑音増幅器１に自己バイアス回路を追加した構成を示す図である。It is a figure which shows the structure which added the self-bias circuit to the low noise amplifier 1 in the 1st Embodiment of this invention. 従来の低雑音増幅器の構成例を示す図である。It is a figure which shows the structural example of the conventional low noise amplifier.

以下に、実施形態における低雑音増幅器を、図面を用いて説明する。
（第１の実施形態）
以下、第１の実施形態における低雑音増幅器１について、図面を用いて説明する。図１は、本発明の第１の実施形態における低雑音増幅器１の構成例を示す回路図である。低雑音増幅器１は、広帯域化のために負帰還型とした低雑音増幅器である。図１に示すように、低雑音増幅器１は、第１のキャパシタ２、第１のインピーダンス素子３、トランジスタ４、第２のキャパシタ５、第２のインピーダンス素子６、第３のインピーダンス素子７、第４のインピーダンス素子８、第３のキャパシタ９を備えている。 Hereinafter, a low noise amplifier according to an embodiment will be described with reference to the drawings.
(First embodiment)
Hereinafter, the low noise amplifier 1 according to the first embodiment will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration example of a low noise amplifier 1 according to the first embodiment of the present invention. The low-noise amplifier 1 is a low-noise amplifier that is a negative feedback type for wide band. As shown in FIG. 1, the low noise amplifier 1 includes a first capacitor 2, a first impedance element 3, a transistor 4, a second capacitor 5, a second impedance element 6, a third impedance element 7, 4 impedance elements 8 and a third capacitor 9 are provided.

第１のキャパシタ２は、一端が入力端子１０に接続されている。また、第１のキャパシタ２は、他端が第１のインピーダンス素子３の一端に接続されている。
第１のインピーダンス素子３は、他端がトランジスタ４のゲート端子及び電源Ｖ２（ゲートバイアスあるいはベースバイアス）が印加される第２のバイアス端子１３に接続されている。本実施形態においては、トランジスタ４として電界効果トランジスタが用いられており、電源Ｖ２がゲートバイアスとなる。
トランジスタ４は、ソース端子が接地されており、ドレイン端子が第２のキャパシタ５の一端に接続されている。トランジスタ４は、ＧａＮＦＥＴ（Field Effect Transistor）等の高耐圧なトランジスタを用いることができる。 One end of the first capacitor 2 is connected to the input terminal 10. The other end of the first capacitor 2 is connected to one end of the first impedance element 3.
The other end of the first impedance element 3 is connected to the gate terminal of the transistor 4 and the second bias terminal 13 to which the power source V2 (gate bias or base bias) is applied. In the present embodiment, a field effect transistor is used as the transistor 4, and the power source V2 is a gate bias.
The transistor 4 has a source terminal grounded and a drain terminal connected to one end of the second capacitor 5. The transistor 4 may be a high voltage transistor such as a GaN FET (Field Effect Transistor).

第２のキャパシタ５は、他端が第２のインピーダンス素子６の一端に接続されている。
第２のインピーダンス素子６は、一端が第２のキャパシタ５に接続され、他端がトランジスタ４のゲート端子に接続されている。これにより、第２のキャパシタ５及び第２のインピーダンス素子６の直列回路は、トランジスタ４のゲート端子とドレイン端子との間に設けられ負帰還回路を構成している。 The other end of the second capacitor 5 is connected to one end of the second impedance element 6.
The second impedance element 6 has one end connected to the second capacitor 5 and the other end connected to the gate terminal of the transistor 4. Thereby, the series circuit of the second capacitor 5 and the second impedance element 6 is provided between the gate terminal and the drain terminal of the transistor 4 to constitute a negative feedback circuit.

第３のインピーダンス素子７は、一端がトランジスタ４のドレイン端子に接続され、他端が第１のバイアス端子１１に接続されている。第３のインピーダンス素子７は、例えば、インダクタンスＬのインダクタである。 The third impedance element 7 has one end connected to the drain terminal of the transistor 4 and the other end connected to the first bias terminal 11. The third impedance element 7 is an inductor having an inductance L, for example.

第４のインピーダンス素子８は、一端がトランジスタ４のドレイン端子に接続され、他端が第３のキャパシタ９の一端に接続されている。第４のインピーダンス素子８は、例えば抵抗値Ｒの抵抗器である。
第３のキャパシタ９は、一端が第４のインピーダンス素子８に接続され、他端が出力端子１２に接続されている。第３のキャパシタ９は、キャパシタンスがＣのキャパシタである。 The fourth impedance element 8 has one end connected to the drain terminal of the transistor 4 and the other end connected to one end of the third capacitor 9. The fourth impedance element 8 is a resistor having a resistance value R, for example.
The third capacitor 9 has one end connected to the fourth impedance element 8 and the other end connected to the output terminal 12. The third capacitor 9 is a capacitor having a capacitance C.

次に、低雑音増幅器１の出力インピーダンスの低下を補う方法について説明する。本実施形態の低雑音増幅器１において、トランジスタ４のドレイン端子と電源Ｖ１（ドレインバイアスあるいはコレクタバイアス）が印加される第１のバイアス端子１１との間に負荷素子として第３のインピーダンス素子７（例えばインダクタンスがＬのインダクタ）を接続する。また、トランジスタ４のドレイン端子と出力端子１２との間に第４のインピーダンス素子８と第３のキャパシタ９との直列回路を接続する。第４のインピーダンス素子８は、抵抗値がＲであり、第３のキャパシタ９は、キャパシタンスがＣである。そして、出力端子から低雑音増幅器１側を見た低雑音増幅器１の出力インピーダンスが、外部から出力端子１２に接続される伝送線路の特性インピーダンスに等しくなるように、すなわち下記に示す式（１）を満たすようにＬ、Ｃ、Ｒが設定される。 Next, a method for compensating for the decrease in output impedance of the low noise amplifier 1 will be described. In the low noise amplifier 1 of the present embodiment, a third impedance element 7 (for example, a load element) is connected between the drain terminal of the transistor 4 and the first bias terminal 11 to which the power source V1 (drain bias or collector bias) is applied. An inductor having an inductance L). Further, a series circuit of the fourth impedance element 8 and the third capacitor 9 is connected between the drain terminal of the transistor 4 and the output terminal 12. The fourth impedance element 8 has a resistance value R, and the third capacitor 9 has a capacitance C. Then, the output impedance of the low noise amplifier 1 viewed from the output terminal on the low noise amplifier 1 side is equal to the characteristic impedance of the transmission line connected to the output terminal 12 from the outside, that is, the following equation (1) L, C, and R are set to satisfy the above.

ただし、βは、低雑音増幅器１の負帰還量であり、Ｚｄは、トランジスタ４のドレインインピーダンスである。また、Ｚ_０は出力端子に負荷として外部から接続される伝送線路の特性インピーダンスであり、例えばＺ_０＝５０Ωである。また、ωは設計角周波数である。 Where β is the negative feedback amount of the low-noise amplifier 1, and Zd is the drain impedance of the transistor 4. Z ₀ is a characteristic impedance of a transmission line connected from the outside as a load to the output terminal, for example, Z ₀ = 50Ω. Further, ω is a design angular frequency.

上述したように、本実施形態の低雑音増幅器１は、トランジスタ４のドレイン端子と電源Ｖ１が印加される第１のバイアス端子１１との間に負荷素子としてインダクタンスがＬのインダクタが接続される。また、トランジスタ４のドレイン端子と出力端子１２との間に抵抗値がＲの抵抗器とキャパシタンスがＣの第３のキャパシタ９との直列回路が接続される。そして、上述したＬ、Ｃ、Ｒは、式（１）を満たす値とする。これにより、出力端子１２から見た低雑音増幅器１の出力インピーダンスはＺ_０とすることができる。この結果、広帯域に雑音整合した低雑音増幅器１において、ドレイン電流の経路中の第３のインピーダンス素子７のインピーダンスを大きくすることなく、負帰還による出力インピーダンスの低下を補うことができる。よって、広い周波数帯域に亘り広い入力信号レベルに対応可能な低雑音増幅器を実現することが可能となる。すなわち、第３のインピーダンス素子７のインピーダンスを大きくして出力インピーダンスの低下を補う従来の方法と比較して、本実施形態では、さらに第４のインピーダンス素子８及び第３のキャパシタ９とが出力インピーダンスの低下を補うため、バイアス電流を大きくしても、第３のインピーダンス素子７の消費電力の浪費を防ぐことができる。なお、出力インピーダンスの整合については、ＶＳＷＲ（電圧定在波比：voltage standing wave ratio）＜２．０の範囲で整合が取れていればよい。 As described above, in the low noise amplifier 1 of this embodiment, an inductor having an inductance L is connected as a load element between the drain terminal of the transistor 4 and the first bias terminal 11 to which the power supply V1 is applied. Further, a series circuit of a resistor having a resistance value R and a third capacitor 9 having a capacitance C is connected between the drain terminal of the transistor 4 and the output terminal 12. The L, C, and R described above are values that satisfy the expression (1). Thus, the output impedance of the low noise amplifier 1 as viewed from the output terminal 12 may be a Z _0. As a result, in the low noise amplifier 1 noise-matched in a wide band, it is possible to compensate for a decrease in output impedance due to negative feedback without increasing the impedance of the third impedance element 7 in the drain current path. Therefore, it is possible to realize a low noise amplifier that can cope with a wide input signal level over a wide frequency band. That is, compared with the conventional method in which the impedance of the third impedance element 7 is increased to compensate for the decrease in the output impedance, in the present embodiment, the fourth impedance element 8 and the third capacitor 9 further have an output impedance. In order to compensate for the decrease in power consumption, waste of power consumption of the third impedance element 7 can be prevented even if the bias current is increased. As for matching of output impedance, it is sufficient that matching is achieved in a range of VSWR (voltage standing wave ratio) <2.0.

（第２の実施形態）
以下、第２の実施形態における低雑音増幅器１Ａについて、図面を用いて説明する。図２は、本発明の第２の実施形態における低雑音増幅器１Ａの構成例を示す回路図である。なお、図１と同様の構成には同一の符号を付してある。以下、構成及び動作が第１の実施形態と異なる点を説明する。なお、本実施形態の低雑音増幅器１Ａは、第１の実施形態の低雑音増幅器１に対して、電界効果トランジスタのトランジスタ４からバイポーラトランジスタのトランジスタ４Ａに置き換えて構成されている。 (Second Embodiment)
Hereinafter, a low-noise amplifier 1A according to the second embodiment will be described with reference to the drawings. FIG. 2 is a circuit diagram showing a configuration example of the low noise amplifier 1A in the second embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the structure similar to FIG. Hereinafter, differences in configuration and operation from the first embodiment will be described. Note that the low noise amplifier 1A of the present embodiment is configured by replacing the transistor 4 of the field effect transistor with the transistor 4A of the bipolar transistor with respect to the low noise amplifier 1 of the first embodiment.

低雑音増幅器１Ａは、広帯域化のために負帰還型とした低雑音増幅器である。図１に示すように、低雑音増幅器１Ａは、第１のキャパシタ２、第１のインピーダンス素子３、トランジスタ４Ａ、第２のキャパシタ５、第２のインピーダンス素子６、第３のインピーダンス素子７、第４のインピーダンス素子８、第３のキャパシタ９を備えている。 The low-noise amplifier 1A is a low-noise amplifier that is a negative feedback type for wide band. As shown in FIG. 1, the low noise amplifier 1A includes a first capacitor 2, a first impedance element 3, a transistor 4A, a second capacitor 5, a second impedance element 6, a third impedance element 7, 4 impedance elements 8 and a third capacitor 9 are provided.

第１のインピーダンス素子３は、他端がトランジスタ４Ａのベース端子に接続されている。
トランジスタ４Ａは、エミッタ端子が接地されており、コレクタ端子が第２のキャパシタ５の一端に接続されている。トランジスタ４Ａは、バイポーラトランジスタである。また、トランジスタ４Ａは、ＧａＮＦＥＴ（Field Effect Transistor）等の高耐圧なトランジスタを用いることができる。 The other end of the first impedance element 3 is connected to the base terminal of the transistor 4A.
The transistor 4A has an emitter terminal grounded and a collector terminal connected to one end of the second capacitor 5. The transistor 4A is a bipolar transistor. The transistor 4A can be a high voltage transistor such as a GaN FET (Field Effect Transistor).

第２のインピーダンス素子６は、一端が第２のキャパシタ５に接続され、他端がトランジスタ４Ａのベース端子に接続されている。 The second impedance element 6 has one end connected to the second capacitor 5 and the other end connected to the base terminal of the transistor 4A.

第３のインピーダンス素子７は、一端がトランジスタ４Ａのコレクタ端子に接続され、他端が電源Ｖ１の第１のバイアス端子１１に接続されている。第３のインピーダンス素子７は、例えば、インダクタンスＬのインダクタである。 The third impedance element 7 has one end connected to the collector terminal of the transistor 4A and the other end connected to the first bias terminal 11 of the power source V1. The third impedance element 7 is an inductor having an inductance L, for example.

第４のインピーダンス素子８は、一端がトランジスタ４Ａのコレクタ端子に接続され、他端が第３のキャパシタ９の一端に接続されている。第４のインピーダンス素子８は、例えば抵抗値Ｒの抵抗器である。 The fourth impedance element 8 has one end connected to the collector terminal of the transistor 4 </ b> A and the other end connected to one end of the third capacitor 9. The fourth impedance element 8 is a resistor having a resistance value R, for example.

次に、低雑音増幅器１Ａの出力インピーダンスの低下を補う方法について説明する。本実施形態の低雑音増幅器１Ａにおいて、トランジスタ４Ａのコレクタ端子と第１のバイアス端子１１との間に負荷素子として第３のインピーダンス素子７を接続する。また、トランジスタ４Ａのコレクタ端子と出力端子１２との間に第４のインピーダンス素子８とキャパシタンスがＣの第３のキャパシタ９との直列回路を接続する。そして、出力端子から低雑音増幅器１Ａ側を見た低雑音増幅器１Ａの出力インピーダンスが、外部から出力端子１２に接続される伝送線路の特性インピーダンスに等しくなるように、すなわち下記に示す式（２）を満たすようにＬ、Ｃ、Ｒが設定される。 Next, a method for compensating for the decrease in output impedance of the low noise amplifier 1A will be described. In the low noise amplifier 1 </ b> A of the present embodiment, a third impedance element 7 is connected as a load element between the collector terminal of the transistor 4 </ b> A and the first bias terminal 11. Further, a series circuit of a fourth impedance element 8 and a third capacitor 9 having a capacitance C is connected between the collector terminal of the transistor 4A and the output terminal 12. Then, the output impedance of the low noise amplifier 1A viewed from the output terminal when viewed from the low noise amplifier 1A side is equal to the characteristic impedance of the transmission line connected to the output terminal 12 from the outside, that is, the following equation (2) L, C, and R are set to satisfy the above.

ただし、βは、低雑音増幅器１Ａの負帰還量であり、Ｚｃは、トランジスタ４Ａのコレクタインピーダンスである。また、Ｚ_０は、出力端子に負荷として外部から接続される伝送線路の特性インピーダンスであり、例えばＺ_０＝５０Ωである。また、ωは設計角周波数である。 Where β is the negative feedback amount of the low noise amplifier 1A, and Zc is the collector impedance of the transistor 4A. Z ₀ is a characteristic impedance of a transmission line connected from the outside as a load to the output terminal, and for example, Z ₀ = 50Ω. Further, ω is a design angular frequency.

上述したように、本実施形態の低雑音増幅器１Ａは、トランジスタ４Ａのコレクタ端子と電源Ｖ１の第１のバイアス端子１１との間に負荷素子としてインダクタンスがＬのインダクタが接続される。また、トランジスタ４Ａのコレクタ端子と出力端子１２との間に抵抗値がＲの抵抗器とキャパシタンスがＣの第３のキャパシタ９との直列回路が接続される。そして、上述したＬ、Ｃ、Ｒは、式（２）を満たす値とする。これにより、出力端子１２から見た低雑音増幅器１Ａの出力インピーダンスはＺ_０とすることができる。この結果、広帯域に雑音整合した低雑音増幅器１Ａにおいて、コレクタ電流の経路中の第３のインピーダンス素子７のインピーダンスを大きくすることなく、負帰還による出力インピーダンスの低下を補うことができる。すなわち、第３のインピーダンス素子７のインピーダンスを大きくして出力インピーダンスの低下を補う従来の方法と比較して、本実施形態では、さらに第４のインピーダンス素子８及び第３のキャパシタ９とが出力インピーダンスの低下を補うため、バイアス電流を大きくしても、第３のインピーダンス素子７の消費電力の浪費を防ぐことができる。よって、広い周波数帯域に亘り広い入力信号レベルに対応可能な低雑音増幅器を実現することが可能となる。なお、出力インピーダンスの整合については、ＶＳＷＲ（電圧定在波比：voltage standing wave ratio）＜２．０の範囲で整合が取れていればよい。 As described above, in the low noise amplifier 1A of the present embodiment, an inductor having an inductance L is connected as a load element between the collector terminal of the transistor 4A and the first bias terminal 11 of the power supply V1. A series circuit of a resistor having a resistance value R and a third capacitor 9 having a capacitance C is connected between the collector terminal of the transistor 4A and the output terminal 12. The L, C, and R described above are values that satisfy the expression (2). Thus, the output impedance of the low noise amplifier 1A as viewed from the output terminal 12 may be a Z _0. As a result, in the low noise amplifier 1A noise-matched in a wide band, it is possible to compensate for a decrease in output impedance due to negative feedback without increasing the impedance of the third impedance element 7 in the collector current path. That is, compared with the conventional method in which the impedance of the third impedance element 7 is increased to compensate for the decrease in the output impedance, in the present embodiment, the fourth impedance element 8 and the third capacitor 9 further have an output impedance. In order to compensate for the decrease in power consumption, waste of power consumption of the third impedance element 7 can be prevented even if the bias current is increased. Therefore, it is possible to realize a low noise amplifier that can cope with a wide input signal level over a wide frequency band. As for matching of output impedance, it is sufficient that matching is achieved in a range of VSWR (voltage standing wave ratio) <2.0.

（第３の実施形態）
以下、第３の実施形態における低雑音増幅器１Ｂについて、図面を用いて説明する。図３は、本発明の第３の実施形態における低雑音増幅器１Ｂの構成例を示す回路図である。なお、図１と同様の構成には同一の符号を付してある。以下、構成及び動作が第１の実施形態と異なる点を説明する。なお、本実施形態の低雑音増幅器１Ｂは、第１の実施形態の低雑音増幅器１に対して、さらに第５のインピーダンス素子１４を備えている。 (Third embodiment)
Hereinafter, a low-noise amplifier 1B according to the third embodiment will be described with reference to the drawings. FIG. 3 is a circuit diagram showing a configuration example of a low noise amplifier 1B according to the third embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the structure similar to FIG. Hereinafter, differences in configuration and operation from the first embodiment will be described. Note that the low noise amplifier 1B of the present embodiment further includes a fifth impedance element 14 compared to the low noise amplifier 1 of the first embodiment.

低雑音増幅器１Ｂは、広帯域化のために負帰還型とした低雑音増幅器である。図３に示すように、低雑音増幅器１Ｂは、第１のキャパシタ２、第１のインピーダンス素子３、トランジスタ４Ｂ、第２のキャパシタ５、第２のインピーダンス素子６、第３のインピーダンス素子７、第４のインピーダンス素子８、第３のキャパシタ９、第５のインピーダンス素子１４を備えている。 The low-noise amplifier 1B is a low-noise amplifier that is a negative feedback type for wide band. As shown in FIG. 3, the low noise amplifier 1B includes a first capacitor 2, a first impedance element 3, a transistor 4B, a second capacitor 5, a second impedance element 6, a third impedance element 7, 4 impedance element 8, third capacitor 9, and fifth impedance element 14.

トランジスタ４Ｂは、ソース端子が接地されており、ドレイン端子が第５のインピーダンス素子１４の一端に接続されている。トランジスタ４Ｂは、ＧａＮＦＥＴ（Field Effect Transistor）等の高耐圧なトランジスタを用いることができる。なお、本実施形態において、トランジスタ４Ｂとして、電界効果トランジスタを用いた場合を例示するが、バイポーラトランジスタ又はＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いてもよい。バイポーラトランジスタを用いる場合には、ゲート端子をベース端子、ソース端子をエミッタ端子、ドレイン端子をコレクタ端子に代えて接続すればよい。 The transistor 4B has a source terminal grounded and a drain terminal connected to one end of the fifth impedance element 14. As the transistor 4B, a high voltage transistor such as a GaN FET (Field Effect Transistor) can be used. In the present embodiment, a case where a field effect transistor is used as the transistor 4B is illustrated, but a bipolar transistor or an IGBT (Insulated Gate Bipolar Transistor) may be used. In the case of using a bipolar transistor, the gate terminal may be connected instead of the base terminal, the source terminal may be replaced by the emitter terminal, and the drain terminal may be replaced by the collector terminal.

第３のインピーダンス素子７は、一端が第４のインピーダンス素子８の一端に接続され、他端が電源Ｖ１の第１のバイアス端子１１に接続されている。第３のインピーダンス素子７は、例えば、インダクタンスがＬのインダクタである。 The third impedance element 7 has one end connected to one end of the fourth impedance element 8 and the other end connected to the first bias terminal 11 of the power supply V1. The third impedance element 7 is, for example, an inductor having an inductance L.

第５のインピーダンス素子１４は、一端がトランジスタ４Ｂのドレイン端子に接続され、他端が第３のインピーダンス素子７及び第４のインピーダンス素子８の一端に接続されている。第３のインピーダンス素子７は、例えば、インダクタンスがＬ２のインダクタである。 The fifth impedance element 14 has one end connected to the drain terminal of the transistor 4B and the other end connected to one end of the third impedance element 7 and the fourth impedance element 8. The third impedance element 7 is, for example, an inductor having an inductance L2.

次に、低雑音増幅器１Ｂの負帰還による出力インピーダンスの低下を補う方法について説明する。本実施形態の低雑音増幅器１Ｂにおいて、トランジスタ４Ｂのドレイン端子と電源Ｖ１の第１のバイアス端子１１との間に負荷素子として第３のインピーダンス素子７（例えばインダクタンスがＬのインダクタ）及び第５のインピーダンス素子１４（例えばインダクタンスがＬ２のインダクタ）を接続する。また、第３のインピーダンス素子７と第５のインピーダンス素子１４との接続点と出力端子１２との間に第４のインピーダンス素子８（抵抗値がＲの抵抗器）とキャパシタンスがＣの第３のキャパシタ９との直列回路を接続する。そして、出力端子から低雑音増幅器１側を見た低雑音増幅器１Ｂの出力インピーダンスが、外部から出力端子１２に接続される伝送線路の特性インピーダンスに等しくなるように、すなわち下記に示す式（３）を満たすようにＬ、Ｌ２、Ｃ、Ｒが設定される。 Next, a method for compensating for a decrease in output impedance due to negative feedback of the low noise amplifier 1B will be described. In the low noise amplifier 1B of the present embodiment, a third impedance element 7 (for example, an inductor having an inductance of L) and a fifth impedance element as load elements between the drain terminal of the transistor 4B and the first bias terminal 11 of the power source V1. The impedance element 14 (for example, an inductor having an inductance L2) is connected. Further, a fourth impedance element 8 (resistor having a resistance value R) and a capacitance C are connected between the output terminal 12 and the connection point between the third impedance element 7 and the fifth impedance element 14. A series circuit with the capacitor 9 is connected. Then, the output impedance of the low noise amplifier 1B viewed from the output terminal on the low noise amplifier 1 side is equal to the characteristic impedance of the transmission line connected to the output terminal 12 from the outside, that is, the following equation (3) L, L2, C, and R are set to satisfy the above.

ただし、βが、低雑音増幅器１Ｂの負帰還量であり、Ｚｄがトランジスタ４Ｂのドレインインピーダンスである。また、Ｚ_０は出力端子に負荷として外部から接続される伝送線路の特性インピーダンスであり、例えばＺ_０＝５０Ωである。また、ωは設計角周波数である。なお、トランジスタ４Ｂがバイポーラトランジスタの場合、Ｚｄは、コレクタインピーダンスＺｃに置き換えられる。 Here, β is the negative feedback amount of the low noise amplifier 1B, and Zd is the drain impedance of the transistor 4B. Z ₀ is a characteristic impedance of a transmission line connected from the outside as a load to the output terminal, for example, Z ₀ = 50Ω. Further, ω is a design angular frequency. When the transistor 4B is a bipolar transistor, Zd is replaced with a collector impedance Zc.

上述したように、本実施形態の低雑音増幅器１Ｂは、トランジスタ４Ｂのドレイン端子と電源Ｖ１の第１のバイアス端子１１との間に負荷素子としてインダクタンスがＬの第３のインピーダンス素子７及びインダクタンスがＬ２の第５のインピーダンス素子１４が接続される。また、第３のインピーダンス素子７と第５のインピーダンス素子１４との接続点と出力端子１２との間に、第４のインピーダンス素子８及び第３のキャパシタ９の直列回路が接続される。そして、上述したＬ、Ｌ２、Ｃ、Ｒは、式（３）を満たす値とする。これにより、出力端子１２から見た低雑音増幅器１Ｂの出力インピーダンスはＺ_０とすることができる。この結果、広帯域に雑音整合した低雑音増幅器１において、ドレイン電流の経路中の負荷素子のインピーダンスを大きくすることなく、負帰還による出力インピーダンスの低下を補うことができる。よって、広い周波数帯域に亘り広い入力信号レベルに対応可能な低雑音増幅器を実現することが可能となる。すなわち、第３のインピーダンス素子７のインピーダンスを大きくして出力インピーダンスの低下を補う従来の方法と比較して、本実施形態では、さらに第４のインピーダンス素子８及び第３のキャパシタ９とが出力インピーダンスの低下を補うため、バイアス電流を大きくしても、第３のインピーダンス素子７の消費電力の浪費を防ぐことができる。なお、出力インピーダンスの整合については、ＶＳＷＲ（電圧定在波比：voltage standing wave ratio）＜２．０の範囲で整合が取れていればよい。 As described above, in the low noise amplifier 1B of the present embodiment, the third impedance element 7 having the inductance L as the load element and the inductance between the drain terminal of the transistor 4B and the first bias terminal 11 of the power source V1. The fifth impedance element 14 of L2 is connected. Further, a series circuit of the fourth impedance element 8 and the third capacitor 9 is connected between the connection point between the third impedance element 7 and the fifth impedance element 14 and the output terminal 12. The above-described L, L2, C, and R are values satisfying the expression (3). Thus, the output impedance of the low noise amplifier 1B as seen from the output terminal 12 may be a Z _0. As a result, in the low noise amplifier 1 noise-matched in a wide band, it is possible to compensate for a decrease in output impedance due to negative feedback without increasing the impedance of the load element in the drain current path. Therefore, it is possible to realize a low noise amplifier that can cope with a wide input signal level over a wide frequency band. That is, compared with the conventional method in which the impedance of the third impedance element 7 is increased to compensate for the decrease in the output impedance, in the present embodiment, the fourth impedance element 8 and the third capacitor 9 further have an output impedance. In order to compensate for the decrease in power consumption, waste of power consumption of the third impedance element 7 can be prevented even if the bias current is increased. As for matching of output impedance, it is sufficient that matching is achieved in a range of VSWR (voltage standing wave ratio) <2.0.

以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。 The above-described embodiments are all illustrative of the embodiments of the present invention and are not limited to the embodiments, and the present invention can be implemented in various other modifications and changes.

上述の実施形態において、第２のバイアス端子１３からトランジスタ（トランジスタ４、４Ａ、４Ｂ）のゲート端子又はベース端子に電圧Ｖ２（ゲートバイアスあるいはベースバイアス）を印加したが、これに限定されない。例えば、トランジスタのゲート端子又はベース端子と第１のバイアス端子１１との間に自己バイアス回路を介挿し、この自己バイアス回路でトランジスタのゲート端子又はベース端子に電圧Ｖ２を印加するようにしてもよい。図４は、例えば第１の実施形態の低雑音増幅器１に自己バイアス回路を追加した構成例を示す図である。自己バイアス回路は、例えばアクティブ素子を用いた回路であり、トランジスタ３０とインピーダンス素子２０とが直列に接続されて構成される。これにより、インピーダンス素子２０のインピーダンスを増加させることで、低雑音増幅器１の入力インピーダンスを高くすることができる、すなわち、低雑音増幅器１の入力インピーダンスの低下を補償することができる。 In the above-described embodiment, the voltage V2 (gate bias or base bias) is applied from the second bias terminal 13 to the gate terminal or base terminal of the transistor (transistors 4, 4A, 4B). However, the present invention is not limited to this. For example, a self-bias circuit may be inserted between the gate terminal or base terminal of the transistor and the first bias terminal 11, and the voltage V2 may be applied to the gate terminal or base terminal of the transistor with this self-bias circuit. . FIG. 4 is a diagram illustrating a configuration example in which a self-bias circuit is added to the low-noise amplifier 1 of the first embodiment, for example. The self-bias circuit is a circuit using, for example, an active element, and is configured by connecting the transistor 30 and the impedance element 20 in series. Thereby, by increasing the impedance of the impedance element 20, the input impedance of the low noise amplifier 1 can be increased, that is, a decrease in the input impedance of the low noise amplifier 1 can be compensated.

また、上述の実施形態において、一端がトランジスタのゲート端子及びベース端子に、他端が第２のバイアス端子１３に接続された抵抗器又はインダクタを備えてもよい。 In the above-described embodiment, a resistor or an inductor having one end connected to the gate terminal and the base terminal of the transistor and the other end connected to the second bias terminal 13 may be provided.

１、１Ａ、１Ｂ低雑音増幅器
２第１のキャパシタ
３第１のインピーダンス素子
４、４Ａ、４Ｂトランジスタ
５第２のキャパシタ
６第２のインピーダンス素子
７第３のインピーダンス素子
８第４のインピーダンス素子
９第３のキャパシタ
１４第５のインピーダンス素子 1, 1A, 1B Low noise amplifier 2 First capacitor 3 First impedance element 4, 4A, 4B Transistor 5 Second capacitor 6 Second impedance element 7 Third impedance element 8 Fourth impedance element 9 First 3 capacitor 14 fifth impedance element

Claims

A first capacitor having one end connected to the input terminal;
A first impedance element having one end connected to the other end of the first capacitor;
A transistor having a gate terminal connected to the other end of the first impedance element;
A second capacitor having one end connected to the drain terminal of the transistor;
A second impedance element having one end connected to the other end of the second capacitor and the other end connected to the gate terminal of the transistor;
A third impedance element having one end connected to the drain terminal of the transistor and the other end connected to the first bias terminal;
A fourth impedance element having one end connected to the drain terminal of the transistor;
A third capacitor having one end connected to the other end of the fourth impedance element and the other end connected to the output terminal;
Have
The characteristic impedance of the external transmission line connected to the output impedance to the output terminal Ri substantially equal der,
The third impedance element is an inductor having an inductance L, the fourth impedance element is a resistor having a resistance value R, and the third capacitor is a capacitor having a capacitance value C;
When the impedance of the drain or collector terminal of the transistor is Z, the characteristic impedance of the transmission line is Z ₀ , and the negative feedback amount is β, the inductance L, the resistance value R, and the capacitance value C are as follows: A low-noise amplifier characterized by being expressed by an equation:

A first capacitor having one end connected to the input terminal;
A first impedance element having one end connected to the other end of the first capacitor;
A transistor having a base terminal connected to the other end of the first impedance element;
A second capacitor having one end connected to the collector terminal of the transistor;
A second impedance element having one end connected to the other end of the second capacitor and the other end connected to the base terminal of the transistor;
A third impedance element having one end connected to the collector terminal of the transistor and the other end connected to the first bias terminal;
A fourth impedance element having one end connected to the collector terminal of the transistor;
A third capacitor having one end connected to the other end of the fourth impedance element and the other end connected to the output terminal;
Have
The characteristic impedance of the external transmission line connected to the output impedance to the output terminal Ri substantially equal der,
The third impedance element is an inductor having an inductance L, the fourth impedance element is a resistor having a resistance value R, and the third capacitor is a capacitor having a capacitance value C;
When the impedance of the drain or collector terminal of the transistor is Z, the characteristic impedance of the transmission line is Z ₀ , and the negative feedback amount is β, the inductance L, the resistance value R, and the capacitance value C are as follows: A low-noise amplifier characterized by being expressed by an equation:

A first capacitor having one end connected to the input terminal;
A first impedance element having one end connected to the other end of the first capacitor;
A transistor having a gate terminal connected to the other end of the first impedance element;
A second capacitor having one end connected to the drain terminal of the transistor;
A second impedance element having one end connected to the other end of the second capacitor and the other end connected to the gate terminal of the transistor;
A third impedance element having one end connected to the drain terminal of the transistor and the other end connected to the first bias terminal;
A fourth impedance element having one end connected to the drain terminal of the transistor;
A third capacitor having one end connected to the other end of the fourth impedance element and the other end connected to the output terminal;
Have
The output impedance and the characteristic impedance of the external transmission line connected to the output terminal are substantially the same,
A fifth impedance element is between the drain or collector terminal of the transistor and one end of the third impedance element, and between the drain or collector terminal of the transistor and one end of the fourth impedance element. Connected ,
The third impedance element is an inductor having an inductance L, the fourth impedance element is a resistor having a resistance value R, the third capacitor is a capacitor having a capacitance value C, and the fifth impedance element is Is an inductor of inductance L2,
When the impedance of the drain or collector terminal of the transistor is Z, the characteristic impedance of the transmission line is Z ₀ , and the negative feedback amount is β, the inductance L, the resistance value R, the capacitance value C, and the inductance L2 are A low noise amplifier expressed by the following formula.

A first capacitor having one end connected to the input terminal;
A first impedance element having one end connected to the other end of the first capacitor;
A transistor having a base terminal connected to the other end of the first impedance element;
A second capacitor having one end connected to the collector terminal of the transistor;
A second impedance element having one end connected to the other end of the second capacitor and the other end connected to the base terminal of the transistor;
A third impedance element having one end connected to the collector terminal of the transistor and the other end connected to the first bias terminal;
A fourth impedance element having one end connected to the collector terminal of the transistor;
A third capacitor having one end connected to the other end of the fourth impedance element and the other end connected to the output terminal;
Have
The output impedance and the characteristic impedance of the external transmission line connected to the output terminal are substantially the same,
A fifth impedance element is between the drain or collector terminal of the transistor and one end of the third impedance element, and between the drain or collector terminal of the transistor and one end of the fourth impedance element. Connected,
The third impedance element is an inductor having an inductance L, the fourth impedance element is a resistor having a resistance value R, the third capacitor is a capacitor having a capacitance value C, and the fifth impedance element is Is an inductor of inductance L2,
When the impedance of the drain or collector terminal of the transistor is Z, the characteristic impedance of the transmission line is Z ₀ , and the negative feedback amount is β, the inductance L, the resistance value R, the capacitance value C, and the inductance L2 are a low noise amplifier characterized by being represented by the formula shown below.

According claim 1, characterized in that self-biasing circuit interposed, to apply a bias to the gate or base terminal using an active element between a gate or base terminal and the first bias terminal of said transistor Item 5. The low noise amplifier according to any one of Items 4 to 5 .

The low-noise amplifier according to claim 1, wherein the transistor is a high voltage transistor.