JP5713648B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP5713648B2
JP5713648B2 JP2010265240A JP2010265240A JP5713648B2 JP 5713648 B2 JP5713648 B2 JP 5713648B2 JP 2010265240 A JP2010265240 A JP 2010265240A JP 2010265240 A JP2010265240 A JP 2010265240A JP 5713648 B2 JP5713648 B2 JP 5713648B2
Authority
JP
Japan
Prior art keywords
control
heater
power
wave
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010265240A
Other languages
Japanese (ja)
Other versions
JP2012118112A (en
Inventor
泰洋 志村
泰洋 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010265240A priority Critical patent/JP5713648B2/en
Publication of JP2012118112A publication Critical patent/JP2012118112A/en
Application granted granted Critical
Publication of JP5713648B2 publication Critical patent/JP5713648B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixing For Electrophotography (AREA)

Description

本発明は、トナー像を記録紙上に定着させる定着装置のヒータ電力制御方法を用いた画像形成装置に関する。   The present invention relates to an image forming apparatus using a heater power control method of a fixing device that fixes a toner image on a recording sheet.

従来、複写機やレーザビームプリンタ等の画像形成装置は、記録紙上に形成されたトナー像をヒータにより加熱して定着させる定着装置を備える。一般に、ヒータはゲート制御式半導体スイッチ（以下、トライアック）等のスイッチング素子を介して交流電源に接続され、この交流電源によりヒータに電力が供給される。定着装置には温度検出素子、例えばサーミスタ感温素子が設けられており、この温度検出素子により定着装置の温度が検出され、その検出温度情報に基づき、ＣＰＵがスイッチング素子をオン／オフ制御する。これにより、ヒータへの電力供給がオン／オフされ、定着装置の温度が目標の温度になるよう温度制御される。ヒータへのオン／オフ制御は位相制御又は波数制御により行われる。   2. Description of the Related Art Conventionally, image forming apparatuses such as copying machines and laser beam printers include a fixing device that heats and fixes a toner image formed on a recording sheet with a heater. Generally, the heater is connected to an AC power source via a switching element such as a gate-controlled semiconductor switch (hereinafter referred to as “TRIAC”), and power is supplied to the heater by this AC power source. The fixing device is provided with a temperature detection element, for example, a thermistor temperature sensing element. The temperature detection element detects the temperature of the fixing device, and the CPU controls on / off of the switching element based on the detected temperature information. As a result, the power supply to the heater is turned on / off, and the temperature is controlled so that the temperature of the fixing device becomes the target temperature. On / off control to the heater is performed by phase control or wave number control.

位相制御は交流電源を１半波内の任意の位相角でヒータをオンすることでヒータに電力を供給する方式で、半波ごとに電流が流れるため、電流の変化量及び変化周期が小さく、フリッカの発生を抑えることができる。しかし、位相制御ではヒータをオン／オフする際に生じる急激な電流変動により、高調波電流やスイッチングノイズが発生する。一方、波数制御はヒータのオン／オフを交流電源の半波単位で行う電力制御方式で、高調波電流やスイッチングノイズを抑制することができる。しかし、波数制御は交流電源の半波単位でオン／オフ制御するため位相制御よりも電流変動が大きく、フリッカが発生しやすい。また、位相制御と波数制御を組み合わせた方式もあり、例えば特許文献１では、複数半波を一制御周期とするうちの一部の半波を位相制御し、残りを波数制御している。これにより位相制御だけの場合に対して高調波電流やスイッチングノイズの発生を抑えることができる。さらに、波数制御だけの場合に対してフリッカを低減することができ、ヒータへの電力制御をより多段階に制御可能としている。   Phase control is a method of supplying power to the heater by turning on the AC power source at an arbitrary phase angle within one half wave, and since current flows every half wave, the amount of change and change period of the current are small, The occurrence of flicker can be suppressed. However, in the phase control, harmonic current and switching noise are generated due to a rapid current fluctuation that occurs when the heater is turned on / off. On the other hand, the wave number control is a power control method in which the heater is turned on / off in half-wave units of the AC power supply, and can suppress harmonic current and switching noise. However, since the wave number control is on / off controlled in half wave units of the AC power supply, the current fluctuation is larger than the phase control, and flicker is likely to occur. In addition, there is a method in which phase control and wave number control are combined. For example, in Patent Document 1, some half waves out of a plurality of half waves as one control period are phase-controlled, and the rest are wave number-controlled. As a result, the generation of harmonic current and switching noise can be suppressed compared to the case of only phase control. Furthermore, flicker can be reduced compared to the case of only wave number control, and power control to the heater can be controlled in more stages.

定着装置の温度制御を行う際に、制御を行う例えばＣＰＵは、温度検出素子で検出される温度と、予め設定されている目標温度とを比較して、上述したヒータに供給する電力デューティを算出する。そして、その電力デューティに相当する位相角又は波数を決定し、その位相条件又は波数条件で、ヒータを駆動しているスイッチング素子をオン／オフ制御する。ここで商用電源から定着装置に供給される電流は、定着装置の定格電流（保護回路）及びＵＬや電気用品安全法によって定められる上限の電流値以下に制御する必要がある。このため、ＣＰＵは定着装置に流れる電流を検出し、給電可能な上限の電流値以下に制御する。特許文献２には、電流検出トランスで電圧変換した波形を、抵抗を介して電流検出回路に入力することで、半周期ごとの電流実効値を検出する方法が提案されている。   When performing temperature control of the fixing device, for example, the CPU that performs control compares the temperature detected by the temperature detection element with a preset target temperature and calculates the power duty supplied to the heater described above. To do. Then, the phase angle or wave number corresponding to the power duty is determined, and the switching element driving the heater is turned on / off under the phase condition or wave number condition. Here, the current supplied from the commercial power source to the fixing device needs to be controlled to be equal to or less than the rated current (protection circuit) of the fixing device and the upper limit current value defined by UL or the Electrical Appliance and Material Safety Law. For this reason, the CPU detects the current flowing through the fixing device and controls it to be equal to or less than the upper limit current value at which power can be supplied. Patent Document 2 proposes a method of detecting a current effective value for each half cycle by inputting a waveform obtained by voltage conversion by a current detection transformer to a current detection circuit via a resistor.

特開２００３−１２３９４１号公報JP 2003-123941 A 特開２００４−２２６５５７号公報JP 2004-226557 A

しかしながら、特許文献１で提案されている位相制御と波数制御を組み合わせた方式では、従来の位相制御に比べて、一制御周期内に位相制御と波数制御が切り替わるため、負荷の変動が大きく、電流検出の精度を向上させることについて課題がある。また、特許文献２では、電流検出トランスで電圧変換した波形を、抵抗を介して電流検出回路に入力しているため、次のような課題が生じる。すなわち、一般的に電流検出トランスで電圧変換した二次側の電圧波形は、素子固有の特性により歪を生じる。歪んだ電圧波形を電流検出回路に入力すると、歪により波形の実効値が変化するため、電流検出回路の検出精度が低下する。電流検出トランスで生じる歪量は、一次側入力波形の振幅、位相角、周波数によって異なり、特に負荷が急激に変動する場合に、電流検出トランスで生じる歪量が大きくなる。   However, in the method combining phase control and wave number control proposed in Patent Document 1, phase control and wave number control are switched within one control period compared to conventional phase control, so that the load fluctuation is large, There is a problem with improving the accuracy of detection. Further, in Patent Document 2, since the waveform converted by the current detection transformer is input to the current detection circuit via a resistor, the following problem occurs. That is, generally, the voltage waveform on the secondary side that is voltage-converted by the current detection transformer is distorted due to the characteristic of the element. When a distorted voltage waveform is input to the current detection circuit, the effective value of the waveform changes due to the distortion, so that the detection accuracy of the current detection circuit decreases. The amount of distortion generated in the current detection transformer varies depending on the amplitude, phase angle, and frequency of the primary input waveform, and particularly when the load fluctuates rapidly, the amount of distortion generated in the current detection transformer increases.

本発明はこのような状況のもとでなされたもので、電流検出の精度を向上させることを目的とする。   The present invention has been made under such circumstances, and an object thereof is to improve the accuracy of current detection.

上述の課題を解決するために、本発明は以下の構成を備える。   In order to solve the above-described problems, the present invention has the following configuration.

（１）商用交流電源から供給される電力により発熱するヒータを有し、記録紙に形成された未定着トナー像を記録紙に加熱定着する定着手段と、前記定着手段の温度を検知する検知手段と、前記ヒータに流れる電流を電圧に変換して出力するトランスと、前記トランスにより出力された電圧に応じた情報を出力する出力手段と、前記検知手段により検知した温度に応じて前記商用交流電源から前記ヒータへ供給する電力を制御する制御手段であって、交流波形における連続する所定数の半波を一制御周期として、前記一制御周期ごとに前記検知手段の検知結果に応じた電力デューティ比を設定する制御手段と、を備える画像形成装置であって、装置に予め設定されている全てのレベルの電力デューティ比のうちの、電力デューティ比１００％を除く連続する複数のレベルの電力デューティ比の前記一制御周期内の波形は、１半波の少なくとも一部をオンする半波と、前記１半波の少なくとも一部をオンする半波の直後の１半波の全てをオンする少なくとも２半波と、を有する連続する少なくとも３半波を含んでおり、前記１半波の全てをオンする二番目の半波の前記出力手段の出力と、前記出力を得た電力デューティ比のレベルと、から前記ヒータに流れる電流の前記一制御周期の平均値を取得することを特徴とする画像形成装置。 (1) A fixing unit that includes a heater that generates heat by electric power supplied from a commercial AC power source and heat-fixes an unfixed toner image formed on the recording paper on the recording paper, and a detection unit that detects the temperature of the fixing unit. A transformer that converts the current flowing through the heater into a voltage and outputs the voltage, an output unit that outputs information according to the voltage output by the transformer, and the commercial AC power supply according to the temperature detected by the detection unit Control means for controlling the power supplied from the heater to the heater, wherein a predetermined number of continuous half-waves in the AC waveform are defined as one control period, and a power duty ratio corresponding to a detection result of the detection means for each control period an image forming apparatus and a control means for setting a of the power duty ratio of all levels preset in the device, the power duty ratio 100% The waveform of the one control period of a plurality of levels of the power duty ratio of continuous except the half-wave to turn on at least a portion of one half-wave, immediately after the half-wave to turn on at least a portion of the one half wave 1 and at least two half-wave to turn on all of the half-wave, and Nde contains at least 3 half-waves of successive and an output of the second half-wave of said output means to turn on all of the 1 half-wave, the An image forming apparatus , wherein an average value of the one control cycle of the current flowing through the heater is obtained from the level of the power duty ratio obtained as an output .

本発明によれば、電流検出の精度を向上させることができる。   According to the present invention, the accuracy of current detection can be improved.

実施例１、２のプリンタ及び定着装置の構成図Configuration diagram of printer and fixing device according to first and second embodiments 実施例１、２の定着装置のヒータ駆動回路、ゼロクロス回路、電流検出回路の構成図Configuration diagram of heater driving circuit, zero-cross circuit, and current detection circuit of fixing devices of Embodiments 1 and 2 実施例１、２の電流検出回路の波形図Waveform diagram of current detection circuit of Examples 1 and 2 実施例１、２との比較のための位相制御及び波数制御の説明図Explanatory drawing of phase control and wave number control for comparison with Examples 1 and 2 実施例１及び従来例のヒータ電力制御の制御パターンを示す図The figure which shows the control pattern of heater power control of Example 1 and a prior art example 実施例１、２の電流検出トランスの等価回路を示す図、従来例のヒータ電流のシミュレーション結果を示す図The figure which shows the equivalent circuit of the current detection transformer of Example 1, 2 and the figure which shows the simulation result of the heater current of a prior art example 実施例１のヒータ電流のシミュレーション結果を示す図The figure which shows the simulation result of the heater current of Example 1 実施例１のヒータ電流のシミュレーション結果を示す図The figure which shows the simulation result of the heater current of Example 1 実施例１のヒータの温度制御のフローチャートFlow chart of temperature control of heater of embodiment 1 実施例２のヒータ電力制御の制御パターンを示す図The figure which shows the control pattern of heater power control of Example 2 実施例２のヒータ電流のシミュレーション結果を示す図The figure which shows the simulation result of the heater current of Example 2 実施例２のヒータの温度制御のフローチャートFlow chart of heater temperature control of embodiment 2

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail by way of examples with reference to the drawings.

［画像形成装置の構成］
図１（ａ）に実施例１の画像形成装置の構成を示す。給紙カセット１０１に積載された記録紙はピックアップローラ１０２により１枚だけ給紙カセット１０１から送出され、給紙ローラ１０３によりレジストローラ１０４に向けて搬送される。記録紙はレジストローラ１０４により所定のタイミングでプロセスカートリッジ１０５へ搬送される。プロセスカートリッジ１０５は、帯電器１０６、現像ローラ１０７、クリーナ１０８及び感光ドラム１０９で一体的に構成されている。公知である電子写真プロセスの一連の処理によって未定着トナー像が記録紙上に形成される。感光ドラム１０９は帯電器１０６によって表面を一様に帯電された後、スキャナユニット１１１により画像信号に基づいた像露光が行われる。スキャナユニット１１１内のレーザダイオード１１２から出射されるレーザ光は、回転する回転多面鏡１１３及び反射ミラー１１４を経て主走査方向に、感光ドラム１０９の回転により副走査方向に走査される。そして、感光ドラム１０９の表面上に２次元の静電潜像が形成される。感光ドラム１０９の静電潜像は現像ローラ１０７によりトナー像として可視化され、トナー像は転写ローラ１１０によりレジストローラ１０４から搬送されてきた記録紙上に転写される。トナー像が転写された記録紙は定着器１１５に搬送されると加熱加圧処理され、記録紙上の未定着トナー像が記録紙に定着される。記録紙は中間排紙ローラ１１６、排紙ローラ１１７により画像形成装置本体外に排出され、一連のプリント動作を終える。また、両面プリントを行う場合、記録紙の後端が定着器１１５を抜け、図のａポイントを通過したら、不図示の定着モータが逆回転し、中間排紙ローラ１１６、排紙ローラ１１７が逆転する。それにより記録紙は搬送方向が逆転し両面搬送パス１１８内に送り込まれる。両面搬送パス１１８に送り込まれた記録紙は両面搬送ローラ１１９及び再給紙ローラ１２０により再びレジストローラ１０４に搬送され、上記と同様のシーケンスにより２面目がプリントされる。 [Configuration of Image Forming Apparatus]
FIG. 1A shows the configuration of the image forming apparatus according to the first embodiment. Only one sheet of recording paper loaded on the paper feed cassette 101 is sent out from the paper feed cassette 101 by the pickup roller 102, and conveyed toward the registration roller 104 by the paper feed roller 103. The recording paper is conveyed to the process cartridge 105 by the registration roller 104 at a predetermined timing. The process cartridge 105 is integrally composed of a charger 106, a developing roller 107, a cleaner 108, and a photosensitive drum 109. An unfixed toner image is formed on the recording paper by a series of known electrophotographic processes. The surface of the photosensitive drum 109 is uniformly charged by the charger 106, and then image exposure based on the image signal is performed by the scanner unit 111. Laser light emitted from the laser diode 112 in the scanner unit 111 is scanned in the main scanning direction through the rotating polygon mirror 113 and the reflecting mirror 114 and in the sub scanning direction by the rotation of the photosensitive drum 109. Then, a two-dimensional electrostatic latent image is formed on the surface of the photosensitive drum 109. The electrostatic latent image on the photosensitive drum 109 is visualized as a toner image by the developing roller 107, and the toner image is transferred onto the recording paper conveyed from the registration roller 104 by the transfer roller 110. When the recording paper on which the toner image has been transferred is conveyed to the fixing device 115, it is heated and pressurized, and the unfixed toner image on the recording paper is fixed on the recording paper. The recording paper is discharged out of the image forming apparatus main body by the intermediate paper discharge roller 116 and paper discharge roller 117, and a series of printing operations is completed. When performing double-sided printing, when the trailing edge of the recording paper passes through the fixing device 115 and passes the point a in the figure, the fixing motor (not shown) rotates reversely, and the intermediate paper discharge roller 116 and paper discharge roller 117 rotate reversely. To do. As a result, the recording sheet is fed into the duplex conveyance path 118 with the conveyance direction reversed. The recording sheet sent to the duplex conveyance path 118 is conveyed again to the registration roller 104 by the duplex conveyance roller 119 and the refeed roller 120, and the second side is printed by the same sequence as described above.

［定着器の構成］
図１（ｂ）は定着器１１５の概略構成断面図である。本実施例の定着器１１５はセラミックヒータを加熱源としたフィルム加熱方式の装置である。ヒータホルダ２０１はセラミックヒータ固定兼フィルム内面ガイド用の耐熱性・断熱性・剛体部材であり、記録紙の搬送路を横断する方向（図面に垂直方向）を長手とする横長部材である。セラミックヒータ（以下、単にヒータという）２０２は、ヒータホルダ２０１の下面に長手に沿って形成した溝部に嵌入して耐熱性接着剤で固定支持させた、転写材搬送路を横断する方向を長手とする横長部材である。円筒状の耐熱性フィルム材（以下、定着フィルムと記す）２０３は、ヒータ２０２を取り付けたヒータホルダ２０１にルーズに外嵌させてある。ステー２０４は図の垂直方向を長手とする剛性部材で、ヒータホルダ２０１の内側に配設される。加圧ローラ２０５はヒータホルダ２０１のヒータ２０２と定着フィルム２０３を挟んで圧接するように配置される。矢印Ｎで示した範囲がその圧接により形成される定着ニップ部である。加圧ローラ２０５は定着モータ（不図示）により矢印Ｂ方向に所定の周速度で回転駆動される。定着ニップ部Ｎにおける加圧ローラ２０５と定着フィルム２０３外周との摩擦力により加圧ローラ２０５の回転力が定着フィルム２０３に直接的に作用し、定着フィルム２０３がヒータ２０２の下面に圧接摺動しつつ矢印Ｃ方向に回転駆動される。ヒータホルダ２０１は定着フィルム２０３内面ガイド部材として機能しており定着フィルム２０３の回転を容易にする。さらに、定着フィルム２０３の内面とヒータ２０２の下面との摺動抵抗を低減するために両者の間に耐熱性グリス等の潤滑剤を少量介在させることもできる。 [Fixer configuration]
FIG. 1B is a schematic sectional view of the fixing device 115. The fixing device 115 of this embodiment is a film heating type device using a ceramic heater as a heating source. The heater holder 201 is a heat-resistant, heat-insulating, rigid body member for fixing a ceramic heater and guiding the inner surface of the film, and is a horizontally long member having a longitudinal direction in a direction (perpendicular to the drawing) crossing the recording paper conveyance path. A ceramic heater (hereinafter simply referred to as a heater) 202 has a longitudinal direction in the direction crossing the transfer material conveyance path, which is fitted in a groove formed along the length of the lower surface of the heater holder 201 and fixed and supported by a heat resistant adhesive. It is a horizontally long member. A cylindrical heat-resistant film material (hereinafter referred to as a fixing film) 203 is loosely fitted on a heater holder 201 to which a heater 202 is attached. The stay 204 is a rigid member whose longitudinal direction is the vertical direction in the figure, and is disposed inside the heater holder 201. The pressure roller 205 is disposed so as to be in pressure contact with the heater 202 of the heater holder 201 and the fixing film 203 interposed therebetween. A range indicated by an arrow N is a fixing nip portion formed by the pressure contact. The pressure roller 205 is rotationally driven at a predetermined peripheral speed in the direction of arrow B by a fixing motor (not shown). The rotational force of the pressure roller 205 directly acts on the fixing film 203 due to the frictional force between the pressure roller 205 and the outer periphery of the fixing film 203 at the fixing nip portion N, and the fixing film 203 slides against the lower surface of the heater 202. While being rotated in the direction of arrow C. The heater holder 201 functions as an inner surface guide member for the fixing film 203 to facilitate the rotation of the fixing film 203. Further, in order to reduce the sliding resistance between the inner surface of the fixing film 203 and the lower surface of the heater 202, a small amount of a lubricant such as heat-resistant grease can be interposed therebetween.

加圧ローラ２０５の回転による定着フィルム２０３の従動回転が定常化し、ヒータ２０２の温度が所定の温度に立ち上がった状態で、定着フィルム２０３と加圧ローラ２０５による定着ニップ部Ｎとの間に定着すべき記録紙が導入される。そして記録紙が定着ニップ部Ｎで挟持搬送されることによりヒータ２０２の熱が定着フィルム２０３を介して記録紙上の未定着画像に付与され、記録紙上の未定着画像が記録紙面に加熱定着される。定着ニップ部Ｎを通過した記録紙は定着フィルム２０３の面から分離されて搬送方向（矢印Ａ方向）に搬送される。また、定着器１１５はヒータ２０２の温度を検出するための感温素子であるサーミスタ２０６を有する。サーミスタ２０６はバネ等でヒータ２０２上に所定の圧で押し当てられ、ヒータ２０２の温度を検出する。ヒータ２０２への供給電力を制御する手段が故障し、ヒータ２０２が熱暴走に至った場合、過昇温を防止する一手段として、過昇温防止部材２０７がヒータ２０２上に配置される。過昇温防止部材２０７は、例えば温度ヒューズやサーモスイッチである。電力供給制御部の故障により、ヒータ２０２が熱暴走に至り過昇温防止部材２０７が所定の温度以上になると、過昇温防止部材２０７がオープンになり、ヒータ２０２への電力の供給が遮断される。   In the state where the driven rotation of the fixing film 203 by the rotation of the pressure roller 205 becomes steady and the temperature of the heater 202 rises to a predetermined temperature, the fixing film 203 is fixed between the fixing film 203 and the fixing nip portion N by the pressure roller 205. Should be introduced. When the recording paper is nipped and conveyed at the fixing nip N, the heat of the heater 202 is applied to the unfixed image on the recording paper through the fixing film 203, and the unfixed image on the recording paper is heated and fixed on the recording paper surface. . The recording paper that has passed through the fixing nip N is separated from the surface of the fixing film 203 and conveyed in the conveying direction (arrow A direction). The fixing device 115 includes a thermistor 206 that is a temperature sensitive element for detecting the temperature of the heater 202. The thermistor 206 is pressed against the heater 202 with a predetermined pressure by a spring or the like, and detects the temperature of the heater 202. When the means for controlling the power supplied to the heater 202 breaks down and the heater 202 reaches thermal runaway, an excessive temperature rise prevention member 207 is disposed on the heater 202 as one means for preventing excessive temperature rise. The excessive temperature rise prevention member 207 is, for example, a temperature fuse or a thermo switch. When the heater 202 reaches a thermal runaway due to a failure of the power supply control unit and the excessive temperature rise prevention member 207 exceeds a predetermined temperature, the excessive temperature rise prevention member 207 is opened and the supply of electric power to the heater 202 is cut off. The

［ヒータの駆動回路及び制御回路］
図２（ａ）に本実施例のヒータ２０２の駆動回路及び制御回路を示す。同図中、交流電源３０１は画像形成装置に接続される商用交流電源で、画像形成装置は交流電源３０１からの入力電圧をヒータ２０２へ供給することにより、ヒータ２０２を発熱させる。ヒータ２０２への電力供給は、トライアック３０２の給電／遮断により行われる。抵抗３０３、３０４はトライアック３０２のためのバイアス抵抗で、フォトトライアックカプラ３０５は一次・二次間の沿面距離を確保するためのデバイスである。フォトトライアックカプラ３０５の発光ダイオード３０５ａに給電することによりトライアック３０２をオンさせる。抵抗３０６は、フォトトライアックカプラ３０５の電流を制限するための抵抗であり、トランジスタ３０７によりフォトトライアックカプラ３０５をオン／オフする。トランジスタ３０７は、抵抗３０８を介してＣＰＵ３０９からのヒータ駆動信号に従って動作する。交流電源３０１からの入力電源電圧は、電圧波形検知手段であるゼロクロス検知回路３１０にも入力される。ゼロクロス検知回路３１０は入力電源電圧のゼロクロスポイントを検知しゼロクロス（ＺＥＲＯＸ）信号をＣＰＵ３０９に出力する。 [Heater drive circuit and control circuit]
FIG. 2A shows a drive circuit and a control circuit for the heater 202 of this embodiment. In the figure, an AC power supply 301 is a commercial AC power supply connected to the image forming apparatus, and the image forming apparatus supplies the input voltage from the AC power supply 301 to the heater 202 to cause the heater 202 to generate heat. Electric power is supplied to the heater 202 by supplying / cutting off the triac 302. Resistors 303 and 304 are bias resistors for the triac 302, and the phototriac coupler 305 is a device for ensuring a creepage distance between the primary and secondary. The triac 302 is turned on by supplying power to the light emitting diode 305a of the phototriac coupler 305. The resistor 306 is a resistor for limiting the current of the phototriac coupler 305, and turns on / off the phototriac coupler 305 by the transistor 307. The transistor 307 operates according to a heater drive signal from the CPU 309 via the resistor 308. The input power supply voltage from the AC power supply 301 is also input to the zero cross detection circuit 310 which is a voltage waveform detection means. The zero cross detection circuit 310 detects a zero cross point of the input power supply voltage and outputs a zero cross (ZEROX) signal to the CPU 309.

電流検出トランス３１２は、ヒータ２０２に供給する電流を電圧変換し、電流検出回路３１３（出力手段）に入力する。電流検出回路３１３は、電圧変換されたヒータ電流波形を実効値又は実効値の２乗値に変換し、ＨＣＲＲＴ信号としてＣＰＵ３０９にＡ／Ｄ入力する。サーミスタ２０６によって検知される検知結果である温度は、抵抗３１１とサーミスタ２０６との分圧として検出され、ＣＰＵ３０９にＴＨ信号としてＡ／Ｄ入力される。ＣＰＵ３０９は、ヒータ２０２の温度をＣＰＵ３０９の内部に記憶された設定温度と比較することにより、ヒータ２０２に供給するべき電力比を算出する。そしてＣＰＵ３０９は、その供給する電力比に対応した位相角（位相制御）、波数（波数制御）又は位相制御と波数制御を組み合わせた方法の制御レベルに換算し、その制御条件によりＣＰＵ３０９がトランジスタ３０７にオン信号（ヒータ駆動信号）を出力する。ＣＰＵ３０９はヒータ２０２に供給する電力比を算出する際に、電流検出回路３１３から報知されるＨＣＲＲＴ信号に基づき上限の電力比を算出して、その上限の電力比以下の電力が供給されるように制御する。   The current detection transformer 312 converts the current supplied to the heater 202 into a voltage and inputs it to the current detection circuit 313 (output means). The current detection circuit 313 converts the voltage-converted heater current waveform into an effective value or a square value of the effective value, and inputs A / D to the CPU 309 as an HCRRT signal. The temperature which is the detection result detected by the thermistor 206 is detected as a partial pressure of the resistor 311 and the thermistor 206 and A / D is input to the CPU 309 as a TH signal. The CPU 309 calculates the power ratio to be supplied to the heater 202 by comparing the temperature of the heater 202 with the set temperature stored in the CPU 309. Then, the CPU 309 converts the phase angle (phase control) corresponding to the supplied power ratio, the wave number (wave number control), or the control level of a method combining phase control and wave number control, and the CPU 309 causes the transistor 307 to change according to the control conditions. An ON signal (heater drive signal) is output. When calculating the power ratio to be supplied to the heater 202, the CPU 309 calculates the upper limit power ratio based on the HCRRT signal notified from the current detection circuit 313 so that power equal to or lower than the upper limit power ratio is supplied. Control.

また、上述したように電力供給制御部の故障によりヒータ２０２が熱暴走に至り過昇温防止部材２０７が所定の温度以上になるとオープンになり、ヒータ２０２への電力供給が断たれる。またヒータ２０２の温度について、温度制御の設定温度とは別に異常高温検出温度が設定されている。ＴＨ信号から検出される温度がその異常高温検出温度以上になった場合は、ＣＰＵ３０９がＲＬＤ信号をローレベルとしてトランジスタ３１５をオフにし、リレー３１４をオフにすることにより、ヒータ２０２への電力供給が断たれる。抵抗３１６は電流制限抵抗であり、抵抗３１７はベース・エミッタ間のバイアス抵抗である。ダイオード３１８はリレー３１４のオフ時の逆起電力吸収用素子である。   In addition, as described above, when the heater 202 reaches a thermal runaway due to a failure of the power supply control unit and the excessive temperature rise prevention member 207 reaches a predetermined temperature or more, the heater 202 is opened and the power supply to the heater 202 is cut off. Further, regarding the temperature of the heater 202, an abnormally high temperature detection temperature is set separately from the set temperature for temperature control. When the temperature detected from the TH signal becomes equal to or higher than the abnormally high temperature detection temperature, the CPU 309 sets the RLD signal to a low level to turn off the transistor 315 and turn off the relay 314, thereby supplying power to the heater 202. I will be refused. The resistor 316 is a current limiting resistor, and the resistor 317 is a base-emitter bias resistor. The diode 318 is an element for absorbing a counter electromotive force when the relay 314 is off.

［ゼロクロス検知回路］
図２（ｂ）にゼロクロス検知回路３１０の詳細を示す。交流電源３０１からの交流電圧は、図２（ｂ）のゼロクロス検知回路３１０に入力され、整流器４０１、４０２により半波整流される。本回路においては、Ｎｅｕｔｒａｌ側が整流されている。この半波整流された交流電圧は、抵抗４０３、コンデンサ４０４、抵抗４０５、４０６を介して、トランジスタ４０７のベースに入力される。これにより、Ｎｅｕｔｒａｌ側の電位がＨｏｔ側の電位よりも高い場合にトランジスタ４０７はオンとなり、Ｎｅｕｔｒａｌ側の電位がＨｏｔ側の電位よりも低くなるとトランジスタ４０７はオフとなる。フォトカプラ４０９は、一次・二次間の沿面距離を確保するための素子であり、抵抗４０８、４１０は、フォトカプラ４０９に流れる電流を制限するための抵抗である。４１１はコンデンサである。Ｎｅｕｔｒａｌ側の電位がＨｏｔ側の電位より高くなるとトランジスタ４０７はオンするため、フォトカプラ４０９内の発光ダイオード４０９ａは消灯し、フォトトランジスタ４０９ｂはオフしてフォトカプラ４０９の出力電圧はハイレベルとなる。一方、Ｎｅｕｔｒａｌ側の電位がＨｏｔ側の電位より低くなるとトランジスタ４０７はオフするのでフォトカプラ４０９内の発光ダイオード４０９ａが発光し、フォトトランジスタ４０９ｂはオンしてフォトカプラ４０９の出力電圧はローレベルとなる。このフォトカプラ４０９の出力が抵抗４１２を介してゼロクロス（ＺＥＲＯＸ）信号としてＣＰＵ３０９に報知される。このゼロクロス信号は、その信号周期が交流電源の周波数と等しいパルス信号であり、交流電源の電位極性に応じて信号レベルが変化する。ＣＰＵ３０９はこのゼロクロス信号の立ち上がり及び立ち下がりのエッジを検出し、このエッジをトリガにしてトライアック３０２をオン／オフすることでヒータ２０２へ電力を供給する。 [Zero cross detection circuit]
FIG. 2B shows details of the zero cross detection circuit 310. The AC voltage from the AC power supply 301 is input to the zero cross detection circuit 310 in FIG. 2B and is half-wave rectified by the rectifiers 401 and 402. In this circuit, the Neutral side is rectified. This half-wave rectified AC voltage is input to the base of the transistor 407 via the resistor 403, the capacitor 404, and the resistors 405 and 406. Thus, the transistor 407 is turned on when the neutral side potential is higher than the hot side potential, and the transistor 407 is turned off when the neutral side potential becomes lower than the hot side potential. The photocoupler 409 is an element for securing a creepage distance between the primary and secondary, and the resistors 408 and 410 are resistors for limiting the current flowing through the photocoupler 409. Reference numeral 411 denotes a capacitor. When the Neutral side potential becomes higher than the Hot side potential, the transistor 407 is turned on, so that the light emitting diode 409a in the photocoupler 409 is turned off, the phototransistor 409b is turned off, and the output voltage of the photocoupler 409 becomes high level. On the other hand, when the neutral side potential becomes lower than the hot side potential, the transistor 407 is turned off, so that the light emitting diode 409a in the photocoupler 409 emits light, the phototransistor 409b is turned on, and the output voltage of the photocoupler 409 becomes low level. . The output of the photocoupler 409 is notified to the CPU 309 as a zero cross (ZEROX) signal via the resistor 412. The zero-cross signal is a pulse signal having a signal period equal to the frequency of the AC power supply, and the signal level changes according to the potential polarity of the AC power supply. The CPU 309 detects the rising and falling edges of the zero cross signal, and supplies power to the heater 202 by turning on / off the triac 302 using this edge as a trigger.

［電流検出回路］
図２（ｃ）は、本実施例の電流検出回路３１３の構成を説明するブロック図、図３は、この電流検出回路３１３の動作を説明するための波形図である。図３の６０１は、電流検出トランス３１２の一次側電流Ｉの波形図で、ヒータ２０２に電流Ｉが流されると、電流検出トランス３１２によって、その電流波形が電圧変換され二次側に出力される。この電流検出トランス３１２の電圧出力をダイオード５０１ａ，５０３ａによって整流し、負荷抵抗として抵抗５０２ａ，５０４ａを接続している。６０３は、このダイオード５０３ａによって半波整流された波形を示す。この電圧波形は、抵抗５０５ａを介して乗算器５０６ａに入力される。この乗算器５０６ａは、６０４で示すように、２乗した電圧波形を出力する。この２乗された波形は、抵抗５０７ａを介してオペアンプ５０９ａの−端子に入力される。このオペアンプ５０９ａの＋端子には、抵抗５０８ａを介してリファレンス電圧５８４ａが入力されており、帰還抵抗５６０ａにより反転増幅される。尚、このオペアンプ５０９ａは片電源から電源が供給されているものとする。 [Current detection circuit]
FIG. 2C is a block diagram for explaining the configuration of the current detection circuit 313 of this embodiment, and FIG. 3 is a waveform diagram for explaining the operation of the current detection circuit 313. 601 in FIG. 3 is a waveform diagram of the primary side current I of the current detection transformer 312, and when the current I flows through the heater 202, the current waveform is converted into a voltage by the current detection transformer 312 and output to the secondary side. . The voltage output of the current detection transformer 312 is rectified by diodes 501a and 503a, and resistors 502a and 504a are connected as load resistors. Reference numeral 603 denotes a waveform half-wave rectified by the diode 503a. This voltage waveform is input to the multiplier 506a via the resistor 505a. The multiplier 506 a outputs a squared voltage waveform as indicated by 604. This squared waveform is input to the negative terminal of the operational amplifier 509a through the resistor 507a. The reference voltage 584a is input to the + terminal of the operational amplifier 509a via the resistor 508a and is inverted and amplified by the feedback resistor 560a. The operational amplifier 509a is assumed to be supplied with power from a single power source.

６０５は、リファレンス電圧５８４ａを基準に反転増幅された出力波形を示す。このオペアンプ５０９ａの出力は、オペアンプ５７２ａの＋端子に入力される。オペアンプ５７２ａは、リファレンス電圧５８４ａとその＋端子に入力された波形の電圧差を出力し、抵抗５７１ａで決定される電流がコンデンサ５７４ａに流入されるようにトランジスタ５７３ａを制御している。こうしてコンデンサ５７４ａは、リファレンス電圧５８４ａと、その＋端子に入力された波形の電圧差と抵抗５７１ａで決定される電流で充電される。ダイオード５０３ａによる半波整流区間が終わると、コンデンサ５７４ａへの充電電流がなくなるため、その電圧値がピークホールドされる。そして６０６に示すように、ダイオード５０１ａの半波整流期間にＤＩＳ信号（６０７）によりトランジスタ５７５ａをオンすることにより、コンデンサ５７４ａの充電電圧が放電される。６０７で示すように、トランジスタ５７５ａは、ＣＰＵ３０９からのＤＩＳ信号によりオン／オフされており、６０２で示すＺＥＲＯＸ信号を基に、トランジスタ５７５ａのオン／オフ制御を行っている。このＤＩＳ信号は、ＺＥＲＯＸ信号の立ち上がりエッジから所定時間Ｔｄｌｙ後にオンし、ＺＥＲＯＸ信号の立ち下がりエッジと同じタイミング、もしくは直前でオフする。これにより、ダイオード５０３ａの半波整流期間であるヒータの給電期間に干渉することなく制御できる。つまり、コンデンサ５７４ａのピークホールド電圧Ｖ１ｆは、電流検出トランス３１２によって電流波形が二次側に電圧変換された波形の２乗値の半周期分の積分値となる。こうしてコンデンサ５７４ａにピークホールドされた電圧値が、電流検出回路３１３からＨＣＲＲＴ信号としてＣＰＵ３０９に送出される。   Reference numeral 605 denotes an output waveform that is inverted and amplified with reference to the reference voltage 584a. The output of the operational amplifier 509a is input to the + terminal of the operational amplifier 572a. The operational amplifier 572a outputs the voltage difference between the reference voltage 584a and the waveform input to its + terminal, and controls the transistor 573a so that the current determined by the resistor 571a flows into the capacitor 574a. Thus, the capacitor 574a is charged with the reference voltage 584a and the current determined by the voltage difference between the waveform input to the + terminal and the resistor 571a. When the half-wave rectification period by the diode 503a ends, the charging current to the capacitor 574a disappears, and the voltage value is peak-held. Then, as shown at 606, the transistor 575a is turned on by the DIS signal (607) during the half-wave rectification period of the diode 501a, whereby the charging voltage of the capacitor 574a is discharged. As indicated by reference numeral 607, the transistor 575a is turned on / off by the DIS signal from the CPU 309, and on / off control of the transistor 575a is performed based on the ZEROX signal indicated by reference numeral 602. The DIS signal is turned on after a predetermined time Tdly from the rising edge of the ZEROX signal, and turned off at the same timing as or immediately before the falling edge of the ZEROX signal. Thus, control can be performed without interfering with the heater power supply period, which is the half-wave rectification period of the diode 503a. That is, the peak hold voltage V1f of the capacitor 574a is an integral value corresponding to a half cycle of the square value of the waveform obtained by converting the current waveform to the secondary side by the current detection transformer 312. The voltage value peak-held in the capacitor 574a in this way is sent from the current detection circuit 313 to the CPU 309 as an HCRRT signal.

［位相制御と波数制御］
次にヒータ２０２の電力制御方式である位相制御と波数制御について説明する。図４（ａ）に位相制御の場合のヒータ２０２に印加する電圧、ゼロクロス信号、ヒータ駆動信号の波形を示す。ゼロクロス信号は交流電源の正から負、負から正に切り替わるポイントで論理が切り替わり、その立ち上がり及び立ち下がりエッジからｔａ時間後にヒータ駆動信号をオンすると、図４（ａ）の斜線で示した部分でヒータに電力が供給される。尚、ヒータ２０２をオンした後、次のゼロクロスポイントでヒータ２０２への電力供給はオフされるので、再びゼロクロス信号のエッジから時間ｔａ後にヒータ駆動信号をオンすることにより、次の半波でもヒータ２０２に同じ電力が供給される。また時間ｔａと異なる時間ｔｂ後にヒータ駆動信号をオンするとヒータ２０２への給電時間が変わるため、ヒータ２０２への供給電力を変化させることができる。このように、半波ごとにゼロクロス信号のエッジからヒータ駆動信号をオンする時間を変化させることでヒータへの供給電力を制御する。位相制御は図４（ａ）のように交流電源波形の１半波の途中でヒータへの電力供給をオンするためヒータ２０２に流れる電流が急激に立ち上がり、高調波電流が流れる。この高調波電流は電流の立ち上がり量が大きいほど多くなるので、位相角９０°、すなわち供給電力５０％の時に最大になる。また、この電流の立ち上がりエッジが毎半波ごとに発生するため多くの高調波電流が流れ、高調波規制への対応が必須となる。そのためフィルタ等の回路部品が必要になる場合が多い。一方、１半波より小さい電流が毎半波ごとに流れるため、電流の変化量は小さく、さらに変化周期も早いためフリッカへの影響は小さい。 [Phase control and wave number control]
Next, phase control and wave number control, which are power control methods of the heater 202, will be described. FIG. 4A shows waveforms of a voltage applied to the heater 202, a zero cross signal, and a heater drive signal in the case of phase control. The logic of the zero cross signal is switched at the point where the AC power source switches from positive to negative and from negative to positive. When the heater drive signal is turned on after ta time from the rising and falling edges, the portion shown by the diagonal lines in FIG. Electric power is supplied to the heater. Since the power supply to the heater 202 is turned off at the next zero cross point after the heater 202 is turned on, the heater drive signal is turned on again after a time ta from the edge of the zero cross signal, so that the heater can be turned on even in the next half wave. The same power is supplied to 202. When the heater drive signal is turned on after a time tb different from the time ta, the power supply time to the heater 202 changes, so that the power supplied to the heater 202 can be changed. In this way, the power supplied to the heater is controlled by changing the time for which the heater drive signal is turned on from the edge of the zero cross signal every half wave. In the phase control, as shown in FIG. 4 (a), since the power supply to the heater is turned on in the middle of one half wave of the AC power supply waveform, the current flowing through the heater 202 suddenly rises and the harmonic current flows. This harmonic current increases as the rising amount of the current increases, and becomes maximum when the phase angle is 90 °, that is, when the supplied power is 50%. In addition, since a rising edge of this current occurs every half-wave, many harmonic currents flow, and it is essential to comply with harmonic regulations. Therefore, circuit components such as a filter are often required. On the other hand, since a current smaller than one half wave flows every half wave, the amount of change in current is small, and the change period is also fast, so the effect on flicker is small.

図４（ｂ）に波数制御の場合のヒータ２０２に印加する電圧、ゼロクロス信号、ヒータ駆動信号の波形を示す。波数制御では交流電源の半波単位でオン／オフ制御を行うので、オンする時はゼロクロス信号のエッジとともにヒータ駆動信号をオンする。そして例えば１２半波を制御の一周期（一制御周期という）とし、一制御周期内でオンする半波の数を変えていくことで、ヒータ２０２への供給電力を制御している。図４（ｂ）は１２半波のうち６半波をオンしているため、ヒータへの供給電力は５０％となる。尚ここではオンする場合は連続する２半波をオンすることとする。波数制御ではヒータのオン／オフが常にゼロクロスポイントで行われるため位相制御のような電流の急激な立ち上がりエッジがなく高調波電流は非常に少ない。一方、電流は半波単位で流れるため、電流の変化量は大きく、変化周期も長いためフリッカへの影響が大きい。そこで、一制御周期内でオンする半波の位置（制御パターン）を工夫することで電流の変動周期をフリッカへの影響をできるだけ少なくなるようにしている。   FIG. 4B shows waveforms of a voltage applied to the heater 202, a zero cross signal, and a heater drive signal in the case of wave number control. In the wave number control, the on / off control is performed in units of half wave of the AC power supply. Therefore, when turning on, the heater drive signal is turned on together with the edge of the zero cross signal. Then, for example, 12 half waves are set as one control cycle (referred to as one control cycle), and the power supplied to the heater 202 is controlled by changing the number of half waves that are turned on within one control cycle. In FIG. 4B, since six half waves out of twelve half waves are turned on, the power supplied to the heater is 50%. Here, when turning on, it is assumed that two consecutive half waves are turned on. In the wave number control, the heater is always turned on / off at the zero cross point, so there is no sharp rising edge of the current as in the phase control, and the harmonic current is very small. On the other hand, since the current flows in half-wave units, the amount of change in the current is large and the change cycle is long, so the effect on flicker is large. Therefore, by devising the half-wave position (control pattern) that is turned on within one control cycle, the influence of the current fluctuation cycle on flicker is minimized.

本実施例では、波数制御のように交流電源の複数半波を一制御周期とし、その中の一部の半波を位相制御、残りの半波を波数制御で行うような制御を行う。このような制御方式では、特に位相制御が毎半波行われなくなるので、流れる高調波電流を低減させることができる。一方、位相制御によって短い制御周期であっても供給電力を多段階に制御できるため、通常の波数制御に対して制御周期を短くできるので電流の変動周期が短くなり、フリッカの低減もしやすくなる。しかし、電流検出トランス３１２で電圧変換した波形は、素子固有の特性により波形の歪を生じてしまう。特に電流実効値を検出する場合、波形の歪によって実効値が変化してしまい、電流検出精度が低下してしまう。電流検出トランス３１２で生じる歪量は、一次側入力波形の振幅、位相角、周波数などによって異なる。特に一次側の負荷が急激に変動する場合、電流検出トランス３１２で生じる歪量は大きくなる。前述した位相制御と波数制御を組み合わせた方式では、従来の位相制御に比べて、一制御周期内に位相制御と波数制御が切り替わるため、負荷電流の変動が大きく、電流検出の精度が低下する。そこで本実施例では、前述した位相制御と波数制御を組み合わせた方式において、位相制御と波数制御の組み合わせの制御波形を工夫して、電流検出トランス３１２による波形の歪で生じる正の誤差と、負の誤差を相殺させる。これにより本実施例では、所望の精度を実現可能とする。   In the present embodiment, like the wave number control, a control is performed such that a plurality of half waves of the AC power supply are set as one control period, a half of the half waves are phase controlled, and the remaining half waves are wave number controlled. In such a control method, since the phase control is not performed every half wave in particular, the flowing harmonic current can be reduced. On the other hand, since the supplied power can be controlled in multiple stages even with a short control cycle by phase control, the control cycle can be shortened compared to normal wave number control, so that the current fluctuation cycle is shortened and flicker is easily reduced. However, the waveform converted by the current detection transformer 312 causes distortion of the waveform due to the characteristic of the element. In particular, when detecting the current effective value, the effective value changes due to waveform distortion, and the current detection accuracy decreases. The amount of distortion generated in the current detection transformer 312 varies depending on the amplitude, phase angle, frequency, etc. of the primary side input waveform. In particular, when the load on the primary side fluctuates rapidly, the amount of distortion generated in the current detection transformer 312 increases. In the method combining the phase control and the wave number control described above, the phase control and the wave number control are switched within one control cycle as compared with the conventional phase control, so that the fluctuation of the load current is large and the accuracy of current detection is lowered. Therefore, in this embodiment, in the method combining the phase control and the wave number control described above, the control waveform of the combination of the phase control and the wave number control is devised, and the positive error caused by the waveform distortion caused by the current detection transformer 312 and the negative error are reduced. To offset the error. Thus, in this embodiment, desired accuracy can be realized.

［位相制御と波数制御を組み合わせた制御］
図５（ａ）と図５（ｂ）に位相制御と波数制御を組み合わせた方式のヒータ電力制御のパターン例を示す。図５（ａ）には本実施例の制御パターンとの比較のために、従来の制御パターン例を示す。図５（ｂ）は本実施例のヒータ電力制御の制御パターン例を示す。図５では４全波（＝８半波（交流波形における連続する所定数の半波））を一制御周期とし、そのうち６半波を波数制御、２半波を位相制御で制御している。ヒータ供給電力の０％から１００％までの間を１２分割し、それぞれについてヒータのオンする位置（制御パターン）を定めている。例えば図５中、電力デューティ１／１２（＝８．３％）の場合は１波目と２波目の半波の電力デューティが３３．３％になるように位相制御する。その他の６半波の波数制御部分は全てオフとすることで、一制御周期において約８．３％の電力が供給される。例えば半波の電力デューティが３３．３％になるように位相制御するには、供給する電力比に対応した位相角に換算しＣＰＵ３０９がトランジスタ３０７にオン信号を送出する。例えば、下記の表１のような電力比（ｄｕｔｙＤ（％））と位相角（α（°））変換表のデータをＣＰＵ３０９内に有しており、ＣＰＵ３０９はこの制御表に基づき制御を行う。 [Control combining phase control and wave number control]
FIGS. 5A and 5B show heater power control pattern examples in which phase control and wave number control are combined. FIG. 5A shows an example of a conventional control pattern for comparison with the control pattern of this embodiment. FIG. 5B shows a control pattern example of the heater power control of this embodiment. In FIG. 5, 4 full waves (= 8 half waves (a predetermined number of continuous half waves in an AC waveform)) are defined as one control period, of which 6 half waves are controlled by wave number control and 2 half waves are controlled by phase control. The heater supply power is divided into 12 parts from 0% to 100%, and the heater turn-on position (control pattern) is determined for each. For example, in FIG. 5, when the power duty is 1/12 (= 8.3%), the phase control is performed so that the power duty of the first wave and the second half wave is 33.3%. By turning off all other six half-wave wave number control parts, about 8.3% of power is supplied in one control cycle. For example, in order to control the phase so that the half-wave power duty is 33.3%, the CPU 309 converts the phase angle corresponding to the power ratio to be supplied and sends an ON signal to the transistor 307. For example, the CPU 309 has data of a power ratio (duty D (%)) and phase angle (α (°)) conversion table as shown in Table 1 below, and the CPU 309 performs control based on this control table.

Figure 0005713648
Figure 0005713648

図５（ａ）では、電力デューティ７／１２（＝５８．３％）は、１波目と２波目の半波とも半波全体の電力デューティが３３．３％になるようにオンする。その他の６半波の波数制御部分は、３波目、４波目、７波目、８波目をオンすることで、一制御周期において約５８．３％の電力が供給される。このようにして供給電力１００％となる電力デューティ１２／１２まで図５（ａ）のように制御パターン１３段階を定義する。図５（ｂ）の制御パターン１３段階のうち、電力デューティ７／１２から１１／１２までに、本実施例の電流波形の一例を示している。   In FIG. 5A, the power duty 7/12 (= 58.3%) is turned on so that the power duty of the entire half wave is 33.3% in both the first wave and the second wave. The other six half-wave wave number control parts are turned on for the third, fourth, seventh and eighth waves, so that about 58.3% of power is supplied in one control cycle. In this way, the control pattern 13 steps are defined as shown in FIG. 5A until the power duty 12/12 at which the supplied power is 100%. FIG. 5B shows an example of the current waveform of the present embodiment from the power duty 7/12 to 11/12 in the 13 control pattern stages.

［歪を生ずる電流検出トランスの等価回路とシミュレーションの結果］
図６（ａ）は電流検出トランス３１２によって生じる歪の補正方法を説明するための等価回路図を示している。歪のない理想的な変圧器に対して、一次インダクタンスＬＰ、一次巻線漏洩インダクタンスＬｌ１の影響を加味した回路図になっている。本実施例を説明するために行ったシミュレーションでは、一次側及び二次側巻き線抵抗、浮遊容量、鉄損の影響は少ないため、等価回路図から省略している。図６（ｂ）及び図７（ａ）には図６（ａ）の等価回路図を使用したシミュレーション波形を示す。ここでは、図５（ａ）及び図５（ｂ）の制御パターンについて、電力デューティ７／１２（＝５８．３％）の波形に注目して説明を行う。図６（ｂ）及び図６（ｃ）では、図５（ａ）で従来例として示した制御パターンの電流検出トランス３１２による波形歪が、図３の６０６に示すＨＣＲＲＴ信号に与える影響を説明する。電流検出トランス３１２による歪や電流検出の誤差のない状態のＨＣＲＲＴ信号では、電流検出トランス一次側の電流実効値の二乗値、又は一次側の負荷に供給される電力に比例する値となる。しかし、電流検出トランス一次側の負荷が変動すると、図６（ｂ）の波形１のように、電流検出トランス３１２の二次側に出力される電圧波形が歪んでしまう。この電圧波形の歪によって電流検出回路３１３の精度が低下してしまう。比較のため、波形２には歪の生じていない状態の電圧波形を示す。 [Equivalent circuit of current detection transformer causing distortion and simulation results]
FIG. 6A shows an equivalent circuit diagram for explaining a method of correcting a distortion generated by the current detection transformer 312. It is a circuit diagram that takes into account the effects of the primary inductance LP and the primary winding leakage inductance Ll1 for an ideal transformer without distortion. In the simulation performed to explain the present embodiment, the effects of the primary side and secondary side winding resistance, the stray capacitance, and the iron loss are small, so they are omitted from the equivalent circuit diagram. FIGS. 6B and 7A show simulation waveforms using the equivalent circuit diagram of FIG. Here, the control patterns in FIGS. 5A and 5B will be described by focusing on the waveform of the power duty 7/12 (= 58.3%). 6 (b) and 6 (c), the influence of the waveform distortion caused by the current detection transformer 312 having the control pattern shown as the conventional example in FIG. 5 (a) on the HCRRT signal 606 in FIG. 3 will be described. . In the HCRRT signal in a state where there is no distortion or current detection error caused by the current detection transformer 312, the square value of the current effective value on the primary side of the current detection transformer or a value proportional to the power supplied to the load on the primary side. However, if the load on the primary side of the current detection transformer fluctuates, the voltage waveform output to the secondary side of the current detection transformer 312 will be distorted as shown by waveform 1 in FIG. The distortion of the voltage waveform reduces the accuracy of the current detection circuit 313. For comparison, waveform 2 shows a voltage waveform without distortion.

図６（ｃ）の表は、図６（ｂ）の波形１及び波形２に対して、電流検出回路３１３が出力するＨＣＲＲＴ信号の出力値を示している。図６（ｃ）に示す出力値（Ｖ）は歪のない電力デューティ１００％の波形の信号値を１Ｖとして、正規化して表示してある。また、一制御周期のＨＣＲＲＴ信号の平均値（Ｖ）、平均値の誤差（％）、電流実効値の平均値の誤差を図６（ｃ）の表に示す。本実施例では図３の６０３に示すように、半波整流した正の半波のみ電流検出を行っている。よって、図６（ｂ）に示す半波〔１〕〜半波〔４〕に対応したＨＣＲＲＴ信号を出力することができる。図６（ｃ）に示す波形１の半波〔２〕と半波〔４〕のＨＣＲＲＴ信号の出力は、波形２に比べて出力値が低いことがわかる。半波〔２〕と半波〔４〕のように、電流検出トランス３１２の一次側の負荷が増加した場合、負の波形歪によってＨＣＲＲＴ信号の出力は減少する。ここで半波〔２〕のＨＣＲＲＴ信号の出力に注目する。一制御周期の間に入力電圧の振幅や周波数、ヒータ２０２の抵抗値が変化していない場合、半波〔２〕のＨＣＲＲＴ信号から、一制御周期のＨＣＲＲＴ信号の平均値に換算できる。   The table of FIG. 6C shows the output value of the HCRRT signal output by the current detection circuit 313 with respect to the waveform 1 and the waveform 2 of FIG. The output value (V) shown in FIG. 6 (c) is normalized and displayed with the signal value of the waveform having a 100% power duty without distortion as 1V. Further, the average value (V) of the HCRRT signal in one control cycle, the error (%) of the average value, and the error of the average value of the current effective value are shown in the table of FIG. 6 (c). In this embodiment, as indicated by reference numeral 603 in FIG. 3, only the positive half-wave that has been half-wave rectified is subjected to current detection. Therefore, the HCRRT signal corresponding to the half wave [1] to half wave [4] shown in FIG. 6B can be output. It can be seen that the output values of the HCRRT signals of the half wave [2] and half wave [4] of the waveform 1 shown in FIG. When the load on the primary side of the current detection transformer 312 increases as in the half wave [2] and the half wave [4], the output of the HCRRT signal decreases due to negative waveform distortion. Here, attention is focused on the output of the half-wave [2] HCRRT signal. When the amplitude and frequency of the input voltage and the resistance value of the heater 202 are not changed during one control cycle, the average value of the HCRRT signal of one control cycle can be converted from the half-wave [2] HCRRT signal.

一制御周期のＨＣＲＲＴ信号の換算平均値＝（半波〔２〕のＨＣＲＲＴ出力）×一制御周期の電力デューティ（この場合７／１２）÷半波〔２〕の電力デューティ（この場合１／１）
波形１のように電流検出トランス３１２による歪の影響を受けた半波〔２〕のＨＣＲＲＴ信号から、一制御周期のＨＣＲＲＴ信号の平均値に換算すると、波形２の出力と比較して−２３．５％の誤差が生じる。ＨＣＲＲＴ信号の誤差を電流実効値に換算すると、約−１２．５％の誤差となる。 Conversion average value of HCRRT signal in one control cycle = (HCRRT output of half wave [2]) × power duty of one control cycle (7/12 in this case) ÷ power duty of half wave [2] (in this case 1/1) )
When the half-wave [2] HCRRT signal affected by the distortion caused by the current detection transformer 312 as in the waveform 1 is converted into the average value of the HCRRT signal in one control period, it is −23. An error of 5% occurs. When the error of the HCRRT signal is converted into an effective current value, an error of about −12.5% is obtained.

このように、位相制御と波数制御を組み合わせた方式では、従来の位相制御に比べて、一制御周期内に位相制御と波数制御が切り替わるため、負荷電流の変動が大きく、電流検出の精度が低下する。そこで本実施例では、一制御周期内の波形を、１半波の少なくとも一部をオンする半波と、その半波の直後の１半波全てをオンする少なくとも２半波とを有する連続する少なくとも３半波を含む波形とする。そして、３半波以上連続して電力を供給している半波で制御波形を出力し、電流検出に使用する３半波目以降（３半波以降）の電流波形の歪量を緩和できるように制御波形を出力し、歪量の少ない電流検出結果から、一制御周期の電流検出値の換算値を算出する。本実施例の方法では３半波連続して、１００％の電力デューティで制御波形を出力している。   As described above, in the method combining the phase control and the wave number control, the phase control and the wave number control are switched within one control cycle as compared with the conventional phase control, so that the fluctuation of the load current is large and the accuracy of the current detection is lowered. To do. Therefore, in this embodiment, the waveforms in one control cycle are continuous having a half wave that turns on at least a part of one half wave and at least two half waves that turn on all the half waves immediately after that half wave. The waveform includes at least three half waves. The control waveform is output as a half-wave that is continuously supplying power for three or more half-waves, so that the distortion amount of the current waveform after the third half-wave (after the third half-wave) used for current detection can be reduced. A control waveform is output, and a converted value of the current detection value in one control cycle is calculated from the current detection result with a small amount of distortion. In the method of this embodiment, the control waveform is output at a power duty of 100% continuously for three half waves.

［制御パターン］
以降、位相制御又は波数制御で電力を供給している正の半波を正の給電サイクル、同じく負の半波を負の給電サイクルとして定義する。また電力を供給していない半波を非給電サイクルとして定義する。またヒータ２０２に供給する電力量を一定期間ごとに区切って制御するための一単位期間を一制御周期と定義する。本実施例では一例として、４全波（＝８半波）を一制御周期としてヒータ２０２への電力供給や上限電流値を更新する方法を説明する。 [Control pattern]
Hereinafter, a positive half wave supplying power by phase control or wave number control is defined as a positive feeding cycle, and a negative half wave is defined as a negative feeding cycle. Moreover, the half wave which is not supplying electric power is defined as a non-power feeding cycle. In addition, one unit period for controlling the electric energy supplied to the heater 202 by dividing it at regular intervals is defined as one control cycle. In the present embodiment, as an example, a method of updating the power supply to the heater 202 and the upper limit current value with 4 full waves (= 8 half waves) as one control cycle will be described.

図７（ａ）及び図７（ｂ）では本実施例の図５（ｂ）に示した制御パターンの効果について説明を行う。図７（ａ）の波形３は、図６（ａ）の等価回路図でシミュレーションした電流検出トランス３１２による歪を持った電圧波形である。比較のため、波形４には歪を生じていない状態の電圧波形を示す。図７（ｂ）の表は、図７（ａ）の波形３及び波形４に対して、電流検出回路３１３が出力するＨＣＲＲＴ信号の出力値を示している。図７（ａ）に示す、波形３の半波〔２〕について注目して説明する。非給電サイクル後の給電サイクルの半波〔１〕では、波形４に対して、３９％の誤差が生じている。半波〔１〕のように、電流検出トランス３１２の一次側の負荷が増加した場合、波形の歪によってＨＣＲＲＴ信号の出力は減少する。半波〔２〕では３半波連続して１００％の電力デューティを出力しているため、半波〔１〕で発生した電流検出トランス３１２による歪の影響が緩和される。波形３の電流検出トランス３１２による歪の影響を受けた半波〔２〕のＨＣＲＲＴ信号から、一制御周期のＨＣＲＲＴ信号の平均値を換算すると、波形４の出力から換算した値に対して−１４％の誤差が生じる。ＨＣＲＲＴ信号の誤差を電流実効値に換算すると、約−７．２％の誤差となる。図６（ｂ）の波形１の換算平均値の誤差が約−２３．５％なので、波形３では波形１に対して、電流検出精度を大幅に改善できる。このように、３半波以上連続する給電サイクルで制御波形を出力し、電流検出に使用する３半波目以降の電流波形の歪量を緩和できるように制御波形を出力し、歪量の少ない電流検出結果から、一制御周期の電流検出値を換算する。これにより、位相制御と波数制御を組み合わせた方式でも、精度良く電流検出を行うことできる。   7A and 7B, the effect of the control pattern shown in FIG. 5B of this embodiment will be described. A waveform 3 in FIG. 7A is a voltage waveform having distortion due to the current detection transformer 312 simulated by the equivalent circuit diagram in FIG. For comparison, waveform 4 shows a voltage waveform without distortion. The table in FIG. 7B shows the output value of the HCRRT signal output by the current detection circuit 313 with respect to the waveform 3 and the waveform 4 in FIG. Description will be made by paying attention to the half wave [2] of the waveform 3 shown in FIG. In the half wave [1] of the power feeding cycle after the non-power feeding cycle, an error of 39% occurs with respect to the waveform 4. When the load on the primary side of the current detection transformer 312 increases as in the half wave [1], the output of the HCRRT signal decreases due to waveform distortion. Since the half-wave [2] outputs 100% power duty continuously for three half-waves, the influence of distortion caused by the current detection transformer 312 generated in the half-wave [1] is alleviated. When the average value of the HCRRT signal of one control period is converted from the half-wave [2] HCRRT signal affected by the distortion by the current detection transformer 312 of the waveform 3, it is −14 with respect to the value converted from the output of the waveform 4 % Error occurs. When the error of the HCRRT signal is converted into a current effective value, an error of about -7.2% is obtained. Since the error of the converted average value of the waveform 1 in FIG. 6B is about −23.5%, the current detection accuracy in the waveform 3 can be greatly improved with respect to the waveform 1. In this way, a control waveform is output in a power supply cycle that is continuous for three or more half waves, and a control waveform is output so that the distortion amount of the current waveform after the third half wave used for current detection can be reduced. From the current detection result, the current detection value of one control cycle is converted. As a result, current detection can be performed with high accuracy even in a method combining phase control and wave number control.

ここで図６（ｂ）及び図７（ａ）のシミュレーション波形では、電力デューティ７／１２（＝５８．３％）の波形を繰り返し出力した場合のシミュレーション結果を示している。電流検出結果は前の一制御周期の電流波形の影響を受ける。そのため、出力する電力デューティに変動がない場合には、図７（ａ）で説明した様な波形を二制御周期に跨って出力させても電流検出に使用する３半波目以降の電流波形の歪量を緩和できる。   Here, the simulation waveforms in FIGS. 6B and 7A show the simulation results when the waveform of the power duty 7/12 (= 58.3%) is repeatedly output. The current detection result is affected by the current waveform of the previous control period. Therefore, when there is no change in the output power duty, even if the waveform as described in FIG. 7A is output over two control cycles, the current waveform of the third half wave and later used for current detection is used. The amount of distortion can be reduced.

本実施例で使用する図５（ｂ）に示した制御パターンでは、電力デューティ７／１２から１２／１２までに本実施例の電流波形を使用している。電力デューティ０／１２〜６／１２では本実施例の制御パターンを使用していない。本実施例では、想定される交流電源３０１の入力電圧範囲やヒータ２０２の抵抗値等を考慮すると、電力デューティ０／１２〜６／１２では一制御周期の電流値は上限Ｉｌｉｍｉｔ以下になる。そのため電力デューティ０／１２〜６／１２の範囲では、電流値がＩｌｉｍｉｔ以下になるように、精度よく電流検出する必要がない。例えば上記の例では電力デューティ０／１２〜６／１２の範囲で検知した電流検出結果は無視して、電力デューティの上限値Ｄｌｉｍｉｔの更新を行わなくてもよい。このように、制御上必要な所定の電力デューティで電力供給する際に、本実施例の制御パターンを使用している。電流検出が必要な最大電力デューティや、必要な精度は画像形成装置によって異なる。上記は本実施例の制御パターンの利用方法の一例を示している。   In the control pattern shown in FIG. 5B used in this embodiment, the current waveform of this embodiment is used from the power duty 7/12 to 12/12. The power duty 0/12 to 6/12 does not use the control pattern of this embodiment. In the present embodiment, when the assumed input voltage range of the AC power supply 301, the resistance value of the heater 202, and the like are considered, the current value of one control cycle is equal to or lower than the upper limit Ilimit when the power duty is 0/12 to 6/12. Therefore, it is not necessary to detect the current accurately so that the current value becomes Ilimit or less in the range of the power duty 0/12 to 6/12. For example, in the above example, the current detection result detected in the range of power duty 0/12 to 6/12 is ignored, and the upper limit value Dlimit of the power duty may not be updated. As described above, the control pattern of this embodiment is used when power is supplied at a predetermined power duty necessary for control. The maximum power duty that requires current detection and the required accuracy vary depending on the image forming apparatus. The above shows an example of the method of using the control pattern of this embodiment.

［電流検出トランスによる歪の影響］
図８（ａ）の波形５では、図６（ａ）の等価回路図でシミュレーションした、電流検出トランス３１２による歪の影響について説明を行う。比較のため、波形６には歪の生じていない状態の電圧波形を示す。図８（ｂ）の表は、図８（ａ）の波形５及び波形６に対して、電流検出回路３１３が出力するＨＣＲＲＴ信号の出力値を示す。図８（ｂ）に示す波形５のＨＣＲＲＴ信号の出力は、非給電サイクル後の給電サイクル半波〔１〕で最も電流検出トランス３１２による歪の影響を受ける。波形５の半波〔１〕のＨＣＲＲＴ信号の出力値は、波形６の出力値に対して約−４０％の誤差が生じる。波形５の半波〔２〕〜〔６〕のように同じ電力デューティの給電サイクルが連続すると、半波〔１〕で生じた電流検出トランス３１２の出力歪の影響が緩和できる。波形５のＨＣＲＲＴ信号の出力が定常状態になるまでシミュレーションを続けると、波形５のＨＣＲＲＴ信号の出力は波形６の出力値に対して約−５％の誤差が生じる。この定常状態で生じる誤差は、電流検出トランス一次側の交流電流の周波数や、給電サイクルの電力デューティ等で変化する。波形５の例は、周波数５０Ｈｚ、給電サイクルの電力デューティ１００％のシミュレーション結果を示している。周波数や電力デューティ変化が、ＨＣＲＲＴ信号の誤差に与える影響は、負荷変動に比べて小さい。例えば工場出荷時に、電流検出トランス３１２の一次側に、１０Ａ、５０Ｈｚ、電力デューティ１００％の電流を流した状態で、ＨＣＲＲＴ信号の出力が所定の電圧値になるように調整することで、定常状態で生じる誤差を低減できる。図２（ｃ）の抵抗５７１ａをボリューム抵抗として、電流検出回路３１３のゲインを調整可能にすれば、ＨＣＲＲＴ信号の出力を調整できる。 [Influence of distortion by current detection transformer]
Waveform 5 in FIG. 8A describes the influence of distortion caused by the current detection transformer 312 simulated with the equivalent circuit diagram in FIG. For comparison, the waveform 6 shows a voltage waveform without distortion. The table in FIG. 8B shows the output value of the HCRRT signal output by the current detection circuit 313 with respect to the waveform 5 and the waveform 6 in FIG. The output of the HCRRT signal having the waveform 5 shown in FIG. 8B is most affected by the distortion caused by the current detection transformer 312 in the half cycle [1] of the feeding cycle after the non-feeding cycle. The output value of the HCRRT signal of the half wave [1] of the waveform 5 has an error of about −40% with respect to the output value of the waveform 6. When the power supply cycle with the same power duty continues as in the half wave [2] to [6] of the waveform 5, the influence of the output distortion of the current detection transformer 312 generated in the half wave [1] can be reduced. If the simulation is continued until the output of the HCRRT signal of the waveform 5 is in a steady state, the output of the HCRRT signal of the waveform 5 has an error of about −5% with respect to the output value of the waveform 6. The error that occurs in the steady state varies depending on the frequency of the alternating current on the primary side of the current detection transformer, the power duty of the power supply cycle, and the like. The example of the waveform 5 shows a simulation result with a frequency of 50 Hz and a power duty of a power supply cycle of 100%. The influence of the frequency and power duty change on the error of the HCRRT signal is smaller than the load fluctuation. For example, at the time of shipment from the factory, a steady state is obtained by adjusting the output of the HCRRT signal to a predetermined voltage value with a current of 10 A, 50 Hz and a power duty of 100% flowing through the primary side of the current detection transformer 312. Can reduce errors. The output of the HCRRT signal can be adjusted if the gain of the current detection circuit 313 can be adjusted by using the resistor 571a in FIG.

［定着器の制御シーケンス］
次に、本実施例の定着器１１５の制御シーケンスについて説明する。図９は、本実施例のＣＰＵ３０９による定着器１１５の制御シーケンスを説明するフローチャートである。ステップ（以降、Ｓとする）１８０１でＣＰＵ３０９は、ヒータ２０２への電力供給開始の要求が発生するかすなわち温度制御の開始か否かを判断し、温度制御の開始であると判断するとＳ１８０２の処理に進む。Ｓ１８０２でＣＰＵ３０９は、想定される交流電源３０１の入力電圧範囲やヒータ２０２の抵抗値等を考慮して、電力デューティの上限値Ｄｌｉｍｉｔを初期設定する。またＣＰＵ３０９は、ヒータ２０２に供給できる電流の上限値Ｉｌｉｍｉｔを予め設定する。Ｓ１８０３でＣＰＵ３０９は、ヒータ２０２の温度制御をするために、一制御周期でヒータ２０２に供給する電力デューティＤ（図中、単に電力Ｄと記す）を決定する。ここでＣＰＵ３０９は、ヒータ２０２が予め設定されている所定の温度になるように、ＴＨ信号の情報に基づき、例えばＰＩ制御によりヒータ２０２に供給する電力デューティＤを決定する。Ｓ１８０４でＣＰＵ３０９は、Ｓ１８０３で算出された電力デューティＤが電力デューティの上限値Ｄｌｉｍｉｔ以上か否かを判断する。Ｓ１８０４でＣＰＵ３０９は電力デューティＤが上限値Ｄｌｉｍｉｔ以上であると判断した場合、Ｓ１８０５でＤ＝Ｄｌｉｍｉｔとする。すなわち、電力デューティの上限値Ｄｌｉｍｉｔ以下の電力デューティＤでヒータ２０２の温度制御を行う。 [Fixer control sequence]
Next, a control sequence of the fixing device 115 of this embodiment will be described. FIG. 9 is a flowchart for explaining a control sequence of the fixing device 115 by the CPU 309 of this embodiment. In step (hereinafter referred to as “S”) 1801, the CPU 309 determines whether or not a request to start power supply to the heater 202 is generated, that is, whether or not temperature control is started. Proceed to In step S <b> 1802, the CPU 309 initially sets the upper limit value Dlimit of the power duty in consideration of the assumed input voltage range of the AC power supply 301, the resistance value of the heater 202, and the like. Further, the CPU 309 presets an upper limit value Ilimit of the current that can be supplied to the heater 202. In step S1803, the CPU 309 determines a power duty D (simply referred to as power D in the drawing) to be supplied to the heater 202 in one control cycle in order to control the temperature of the heater 202. Here, the CPU 309 determines the power duty D supplied to the heater 202 by PI control, for example, based on the information of the TH signal so that the heater 202 has a predetermined temperature set in advance. In step S1804, the CPU 309 determines whether the power duty D calculated in step S1803 is equal to or greater than the upper limit value Dlimit of the power duty. If the CPU 309 determines in step S1804 that the power duty D is greater than or equal to the upper limit value Dlimit, it sets D = Dlimit in step S1805. That is, the temperature control of the heater 202 is performed with a power duty D that is equal to or lower than the upper limit value Dlimit of the power duty.

Ｓ１８０６でＣＰＵ３０９は、電力デューティＤに相当する電力でヒータ２０２の温度調整を行うため、図５（ｂ）の制御パターンに基づき、ヒータ２０２に一制御周期（４全波）の電力供給を開始する。また、ＣＰＵ３０９はカウンタＫをリセット（Ｋ＝０）する。Ｓ１８０７でＣＰＵ３０９は、正の給電サイクルの半波を出力する度にカウンタＫを＋１（Ｋ＝Ｋ＋１）する。Ｓ１８０８でＣＰＵ３０９は、Ｋ波目の正の半波に対応したＨＣＲＲＴ信号の出力Ｉｆ＿Ｋを検知し、ＣＰＵ３０９の不図示のメモリに保存する。ＣＰＵ３０９は決定した電力デューティＤと図５（ｂ）の制御パターンに基づき、Ｋ波目の正の半波を給電している状態で、電流検出回路３１３から送られてくるＨＣＲＲＴ信号より電圧Ｖ１ｆ＿Ｋ（電流値Ｉｆ＿Ｋに相当）を取得する。これは前述したようにコンデンサ５７４ａでピークホールドされた電圧値Ｖ１ｆ＿Ｋに該当する。即ち、図３に示すＨＣＲＲＴ信号のピークホールド値である。本実施例では、ＺＥＲＯＸ信号をトリガにして、ＺＥＲＯＸ信号の立ち上がりエッジからＤＩＳ信号を送出するまでの間、Ｔｄｌｙの期間内にこの値を取得する。この期間Ｔｄｌｙは、ＣＰＵ３０９がピークホールド値Ｖ１ｆ＿Ｋを検出するのに十分な時間に設定されている。   In step S1806, the CPU 309 adjusts the temperature of the heater 202 with power corresponding to the power duty D, and thus starts supplying power to the heater 202 in one control cycle (four full waves) based on the control pattern in FIG. . Further, the CPU 309 resets the counter K (K = 0). In step S1807, the CPU 309 increments the counter K by 1 (K = K + 1) every time a half wave of the positive power feeding cycle is output. In step S1808, the CPU 309 detects the output If_K of the HCRRT signal corresponding to the positive half wave of the K-th wave, and stores it in a memory (not shown) of the CPU 309. Based on the determined power duty D and the control pattern shown in FIG. 5B, the CPU 309 supplies the voltage V1f_K () from the HCRRT signal sent from the current detection circuit 313 in a state where the positive half wave of the K wave is being fed. Current value If_K). This corresponds to the voltage value V1f_K peak-held by the capacitor 574a as described above. That is, the peak hold value of the HCRRT signal shown in FIG. In this embodiment, the ZEROX signal is used as a trigger, and this value is acquired within the Tdly period from the rising edge of the ZEROX signal until the DIS signal is transmitted. This period Tdly is set to a time sufficient for the CPU 309 to detect the peak hold value V1f_K.

Ｓ１８０９では、Ｋ波目のゼロクロス（ＺＥＲＯＸ）周期Ｔ＿Ｋ（図３のＴ１に相当）を検出する。ＣＰＵ３０９は、ＺＥＲＯＸ信号６０２の立ち下がりエッジから立ち下がりエッジまでの時間間隔Ｔ＿Ｋを検出することにより、交流電源３０１の周波数（以下、商用周波数）Ｆ＿Ｋを算出できる。検出した時間間隔Ｔ＿ＫをＣＰＵ３０９のメモリに保存する。ただし、シーケンス上難しい場合にはＣＰＵ３０９はＴ＿４は検出せずに、Ｔ＿１〜Ｔ＿３までを検出して、Ｔ＿４＝Ｔ＿３としてもよい。Ｓ１８１０では一制御周期（４全波）分の電流検出結果を得られるまで、すなわち、Ｋ＝４となるまで、ＣＰＵ３０９はＳ１８０７〜Ｓ１８０９を繰り返し行う。Ｓ１８１１でＣＰＵ３０９は、Ｓ１８０３又はＳ１８０５で決定した電力デューティＤが３／１２以下か否かを判断する。電力デューティＤが０／１２〜３／１２の電力制御パターンでは、Ｓ１８１２に移行する。Ｓ１８１２でＣＰＵ３０９は、ＣＰＵ３０９のメモリに保存した電流値Ｉｆ＿１、ＺＥＲＯＸ周期Ｔ＿１に基づき上限値Ｄｌｉｍｉｔを算出する。ここで、ＨＣＲＲＴ信号が報知するＩｆ＿Ｋ値は、前述したように、２乗波形の商用周波数半周期分の積分値である。周波数Ｆ Ｈｚにおける電流値Ｉｆ＿Ｋに対して、商用周波数を特定の周波数、例えば５０Ｈｚを規準の周波数として設定しておく。電流値Ｉｆ＿Ｋの５０Ｈｚ換算値をＩ＿Ｋとすると、
Ｉ＿Ｋ＝Ｉｆ＿Ｋ×Ｆ／５０
と表すことができる。 In S1809, a zero-cross (ZEROX) cycle T_K of the K-th wave (corresponding to T1 in FIG. 3) is detected. The CPU 309 can calculate the frequency (hereinafter referred to as commercial frequency) F_K of the AC power supply 301 by detecting the time interval T_K from the falling edge to the falling edge of the ZEROX signal 602. The detected time interval T_K is stored in the memory of the CPU 309. However, if the sequence is difficult, the CPU 309 may detect T_1 to T_3 without detecting T_4, and T_4 = T_3. In S1810, the CPU 309 repeats S1807 to S1809 until a current detection result for one control cycle (4 full waves) is obtained, that is, until K = 4. In S1811, the CPU 309 determines whether the power duty D determined in S1803 or S1805 is 3/12 or less. In the power control pattern in which the power duty D is 0/12 to 3/12, the process proceeds to S1812. In S1812, the CPU 309 calculates the upper limit value Dlimit based on the current value If_1 and the ZEROX cycle T_1 stored in the memory of the CPU 309. Here, the If_K value notified by the HCRRT signal is an integral value corresponding to a half cycle of the commercial frequency of the square waveform as described above. For the current value If_K at the frequency F Hz, a commercial frequency is set as a specific frequency, for example, 50 Hz as a reference frequency. When the 50 Hz conversion value of the current value If_K is I_K,
I_K = If_K × F / 50
It can be expressed as.

ＣＰＵ３０９は、Ｉ＿Ｋと、電力デューティＤとＣＰＵ３０９に設定されている上限電流値Ｉｌｉｍｉｔから、給電可能な上限の電力デューティを更新した上限値Ｄｌｉｍｉｔを算出する。上限電流Ｉｌｉｍｉｔは、例えば接続される商用電源の定格電流に対して、ヒータ以外の部分に供給される電流を差し引いたヒータに供給可能な一制御周期の許容電流値（ここでは周波数５０Ｈｚにおける値とする）や、制御上必要な最大電流値を設定すればよい。実施例１では一制御周期４半波の平均値の上限を、Ｉｌｉｍｉｔとして設定している。
Ｆ＝１／Ｔ＿１
Ｉ＿１＝Ｉｆ＿１×Ｆ／５０
Ｄｌｉｍｉｔ＝４×Ｉｌｉｍｉｔ／Ｉ＿１×Ｄ The CPU 309 calculates the upper limit value Dlimit obtained by updating the upper limit power duty that can be supplied from I_K, the power duty D, and the upper limit current value Ilimit set in the CPU 309. The upper limit current Ilimit is, for example, an allowable current value of one control cycle that can be supplied to a heater obtained by subtracting a current supplied to a portion other than the heater from a rated current of a connected commercial power supply (here, a value at a frequency of 50 Hz) Or a maximum current value necessary for control may be set. In the first embodiment, the upper limit of the average value of one half of one control cycle is set as Ilimit.
F = 1 / T_1
I_1 = If_1 × F / 50
Dlimit = 4 × Ilimit / I_1 × D

Ｓ１８１１でＣＰＵ３０９は、電力デューティＤが３／１２を超えると判断すると、Ｓ１８１３で、電力デューティＤが６／１２以下か否かを判断する。電力デューティＤが４／１２〜６／１２の電力制御パターンでは、Ｓ１８１４に移行する。Ｓ１８１４でＣＰＵ３０９は、ＣＰＵ３０９のメモリに保存した電流値Ｉｆ＿３、ＺＥＲＯＸ周期Ｔ＿３に基づき上限値Ｄｌｉｍｉｔを算出する。
Ｆ＝１／Ｔ＿３
Ｉ＿３＝Ｉｆ＿３×Ｆ／５０
Ｄｌｉｍｉｔ＝Ｉｌｉｍｉｔ／（Ｉ＿３） If the CPU 309 determines in S1811 that the power duty D exceeds 3/12, it determines in S1813 whether the power duty D is 6/12 or less. In the power control pattern in which the power duty D is 4/12 to 6/12, the process proceeds to S1814. In S1814, the CPU 309 calculates the upper limit value Dlimit based on the current value If_3 and the ZEROX cycle T_3 stored in the memory of the CPU 309.
F = 1 / T_3
I_3 = If_3 × F / 50
Dlimit = Ilimit / (I_3)

Ｓ１８１３でＣＰＵ３０９は、電力デューティＤが６／１２を超えると判断した場合、即ちＳ１８０３又はＳ１８０５で決定した電力デューティＤが７／１２〜１２／１２の電力制御パターンでは、Ｓ１８１５に移行する。Ｓ１８１５でＣＰＵ３０９は、ＣＰＵ３０９に保存した電流値Ｉｆ＿２、ＺＥＲＯＸ周期Ｔ＿２に基づき上限値Ｄｌｉｍｉｔを算出する。
Ｆ＝１／Ｔ＿２
Ｉ＿２＝Ｉｆ＿２×Ｆ／５０
Ｄｌｉｍｉｔ＝Ｉｌｉｍｉｔ／（Ｉ＿２） When the CPU 309 determines in S1813 that the power duty D exceeds 6/12, that is, in the power control pattern in which the power duty D determined in S1803 or S1805 is 7/12 to 12/12, the process proceeds to S1815. In S1815, the CPU 309 calculates the upper limit value Dlimit based on the current value If_2 and the ZEROX cycle T_2 stored in the CPU 309.
F = 1 / T_2
I_2 = If_2 × F / 50
Dlimit = Ilimit / (I_2)

Ｓ１８１６でＣＰＵ３０９は、Ｓ１８１２、Ｓ１８１４、Ｓ１８１５の算出結果に基づき、上限値Ｄｌｉｍｉｔの設定値を更新する。このようにＣＰＵ３０９は、電力デューティＤに応じて上限値Ｄｌｉｍｉｔを算出するためのＫの値を変更する。以上の処理を、Ｓ１８１７で、ヒータ２０２の温度制御が終了するまで、商用電源の一制御周期ごと（４周期ごと）に繰り返し行い、ＣＰＵ３０９は、ヒータ２０２に供給する電力デューティＤを算出する。   In S1816, the CPU 309 updates the set value of the upper limit value Dlimit based on the calculation results of S1812, S1814, and S1815. As described above, the CPU 309 changes the value of K for calculating the upper limit value Dlimit according to the power duty D. The above processing is repeated at every control cycle (every four cycles) of the commercial power supply until the temperature control of the heater 202 is completed at S1817, and the CPU 309 calculates the power duty D supplied to the heater 202.

本実施例では、電力デューティＤが７／１２〜１２／１２の電力制御波形において、３半波以上連続して電力デューティ１００％の給電サイクルの制御波形を出力する。そして、電流検出トランス３１２による出力電圧の歪の影響が少ない３半波目以降の給電サイクルの電流を検出している。歪量の少ない電流検出結果から、一制御周期の電流検出値の換算値を算出することで、位相制御と波数制御を組み合わせた方式でも、精度良く電流検出できる。   In the present embodiment, in the power control waveform in which the power duty D is 7/12 to 12/12, the control waveform of the power supply cycle having the power duty of 100% is continuously output for three or more half waves. Then, the current of the power supply cycle after the third half wave, which is less affected by the distortion of the output voltage by the current detection transformer 312, is detected. By calculating the converted value of the current detection value in one control cycle from the current detection result with a small amount of distortion, the current can be detected with high accuracy even in a method combining phase control and wave number control.

以上本実施例によれば、電流検出の精度を向上させることができる。   As described above, according to the present embodiment, the accuracy of current detection can be improved.

実施例１と共通の構成や制御についての説明は省略し、以下同じ符号を用いて説明する。   A description of the configuration and control in common with the first embodiment will be omitted, and the following description will be made using the same reference numerals.

［本実施例の制御パターン］
図１０に位相制御と波数制御を組み合わせた方式の、実施例２におけるヒータ電力制御の制御パターン例を示す。図１１（ａ）には図６（ａ）の等価回路図を使用したシミュレーション波形を示す。ここでは、図１０の制御パターンについて、電力デューティ７／１２（＝５８．３％）の波形に注目して説明を行う。図１１（ａ）及び図１１（ｂ）では本実施例の図１０に示した制御パターン例の効果について説明を行う。図１１（ａ）の波形７では、図６（ａ）の等価回路図でシミュレーションした、電流検出トランス３１２による歪を持った電圧波形を示す。比較のため、波形８には歪を生じていない状態の電圧波形を示す。図１１（ｂ）の表は、図１１（ａ）の波形７及び波形８に対して、電流検出回路３１３が出力するＨＣＲＲＴ信号の出力値を示している。図１１（ａ）に示す、波形７の半波〔２〕について注目して説明する。非給電サイクル後の給電サイクルの半波〔１〕では、波形８に対して３８％の誤差が生じている。半波〔１〕のように、正の給電サイクルで電流検出トランス３１２の一次側の負荷が増加した場合、二次側電圧出力に負の歪が生じてＨＣＲＲＴ信号の出力は減少する。波形７では半波〔１〕の電力デューティを３３％、半波〔５〕の電力デューティを１００％で制御している。半波〔５〕のように、負の給電サイクルで電流検出トランス３１２の一次側の負荷が増加した場合、二次側電圧出力に正の歪が生じる。半波〔２〕では半波〔１〕及び半波〔５〕で生じる、二次側電圧出力の負及び正の歪の影響を受ける。半波〔２〕のＨＣＲＲＴ信号の出力値は、波形８に対して−１．６％の誤差が生じている。ＨＣＲＲＴ信号の誤差を電流実効値に換算すると、約−０．８％の誤差となる。半波〔１〕及び半波〔２〕で生じる二次側電圧出力の歪がお互いに打ち消し合うため、実施形１の図７で説明した方法より、さらに高い精度で電流検出できる。 [Control pattern of this embodiment]
FIG. 10 shows a control pattern example of heater power control according to the second embodiment, which uses a combination of phase control and wave number control. FIG. 11A shows a simulation waveform using the equivalent circuit diagram of FIG. Here, the control pattern of FIG. 10 will be described by paying attention to the waveform of the power duty 7/12 (= 58.3%). 11 (a) and 11 (b) explain the effect of the control pattern example shown in FIG. 10 of the present embodiment. A waveform 7 in FIG. 11A shows a voltage waveform having a distortion caused by the current detection transformer 312 simulated by the equivalent circuit diagram in FIG. For comparison, the waveform 8 shows a voltage waveform in a state in which no distortion occurs. The table of FIG. 11B shows the output value of the HCRRT signal output by the current detection circuit 313 with respect to the waveform 7 and the waveform 8 of FIG. A description will be given focusing on the half wave [2] of the waveform 7 shown in FIG. In the half wave [1] of the power feeding cycle after the non-power feeding cycle, an error of 38% occurs with respect to the waveform 8. When the load on the primary side of the current detection transformer 312 increases in the positive power supply cycle as in the half wave [1], negative distortion occurs in the secondary side voltage output, and the output of the HCRRT signal decreases. In waveform 7, the half-wave [1] power duty is controlled at 33% and the half-wave [5] power duty is controlled at 100%. As in the half wave [5], when the load on the primary side of the current detection transformer 312 increases in the negative power supply cycle, positive distortion occurs in the secondary side voltage output. The half wave [2] is affected by negative and positive distortion of the secondary side voltage output generated in the half wave [1] and half wave [5]. The output value of the half wave [2] HCRRT signal has an error of −1.6% with respect to the waveform 8. When the error of the HCRRT signal is converted into an effective current value, an error of about −0.8% is obtained. Since the distortion of the secondary side voltage output generated in the half wave [1] and the half wave [2] cancels each other, the current can be detected with higher accuracy than the method described in FIG. 7 of the first embodiment.

図１０に示す電力デューティ８／１２の制御パターン例では、電力デューティ７／１２の制御パターン例と同様の方法で精度良く電流検出できる。図１０に示す電力デューティ９／１２から１２／１２までの制御パターン例では、２波目の半波から５波目の半波まで、４波連続して電力デューティ１００％の給電サイクルの制御波形を出力する。これにより、電流検出トランス３１２による出力電圧の歪の影響が少ない５波目の半波の給電サイクルで電流検出を行うことができる。本実施例では、一制御周期内に３半波以上連続する給電サイクルで制御波形を出力することで、電流検出に使用する３半波目以降の電流波形の歪量を緩和できる。それぞれの電力デューティの制御パターンで、最も電流精度が得られる給電サイクルを選択して、電流検出を行う。この電流検出結果から、一制御周期の電流検出値の換算値を算出することで、位相制御と波数制御を組み合わせた方式でも、精度良く電流検出を行うことできる。   In the control pattern example of the power duty 8/12 shown in FIG. 10, the current can be detected with high accuracy by the same method as the control pattern example of the power duty 7/12. In the example of the control pattern from the power duty 9/12 to 12/12 shown in FIG. 10, the control waveform of the power supply cycle with 100% power duty continuously from the second half wave to the fifth half wave. Is output. As a result, current detection can be performed in the fifth half-wave power feeding cycle that is less affected by distortion of the output voltage by the current detection transformer 312. In this embodiment, by outputting a control waveform in a power supply cycle that continues for three or more half waves within one control cycle, the distortion amount of the current waveform after the third half wave used for current detection can be reduced. In each power duty control pattern, a power supply cycle that provides the highest current accuracy is selected and current detection is performed. By calculating the converted value of the current detection value in one control cycle from the current detection result, current detection can be performed with high accuracy even in a method combining phase control and wave number control.

本実施例で使用する図１０に示した制御パターン例では、電力デューティ７／１２から１２／１２までに、本実施例の電流波形を使用している。電力デューティ０／１２〜６／１２では本実施例で提案する制御パターンを使用していない。本実施例では、想定される交流電源３０１の入力電圧範囲やヒータ２０２の抵抗値等を考慮すると、電力デューティ０／１２〜６／１２では一制御周期の電流値は上限Ｉｌｉｍｉｔ以下になる。そのため電力デューティ０／１２〜６／１２の範囲では、電流値がＩｌｉｍｉｔ以下になるように、精度よく電流検出する必要がない。例えば上述した例では電力デューティ０／１２〜６／１２の範囲で検知した電流検出結果は無視して、Ｄｌｉｍｉｔの更新を行わなくてもよい。このように、制御上必要な所定の電力デューティで電力供給する際に、本実施例で提案する制御パターンを使用している。電流検出する必要がある最大電力デューティや必要な検出精度は画像形成装置によって異なる。上述した例は本実施例の制御パターンの利用方法の一例である。   In the control pattern example shown in FIG. 10 used in this embodiment, the current waveform of this embodiment is used from the power duty 7/12 to 12/12. In the power duty 0/12 to 6/12, the control pattern proposed in this embodiment is not used. In the present embodiment, when the assumed input voltage range of the AC power supply 301, the resistance value of the heater 202, and the like are considered, the current value of one control cycle is equal to or lower than the upper limit Ilimit when the power duty is 0/12 to 6/12. Therefore, it is not necessary to detect the current accurately so that the current value becomes Ilimit or less in the range of the power duty 0/12 to 6/12. For example, in the above-described example, the current detection result detected in the power duty range of 0/12 to 6/12 is ignored, and Dlimit may not be updated. As described above, the control pattern proposed in this embodiment is used when power is supplied at a predetermined power duty necessary for control. The maximum power duty that needs to be detected and the required detection accuracy vary depending on the image forming apparatus. The above-described example is an example of a method for using the control pattern of this embodiment.

［定着器の制御シーケンス］
次に、本実施例の定着器１１５の制御シーケンスについて説明する。図１２は、本実施例のＣＰＵ３０９による定着器１１５の制御シーケンスを説明するフローチャートである。尚、Ｓ２２０１〜Ｓ２２０５の処理は、実施例１の図９のＳ１８０１〜Ｓ１８０５までの処理と同じであり説明を省略する。Ｓ２２０６でＣＰＵ３０９は、電力デューティＤに相当する電力でヒータ温度調整するため、図１０の制御パターンに基づき、ヒータ２０２に一制御周期（４全波）の電力供給を開始する。その他については実施例１の図９のＳ１８０６と同じであり説明を省略する。Ｓ２２０７〜Ｓ２２１４の処理は、実施例１の図９のＳ１８０７〜Ｓ１８１４の処理と同じであり説明を省略する。尚、Ｓ２２０８では、算出した電力デューティＤと図１０の制御パターンに基づき、Ｋ波目の正の半波を給電している状態で、電流検出回路３１３から送られてくるＨＣＲＲＴ信号より電圧Ｖ１ｆ＿ｋ（電流値Ｉｆ＿ｋに相当）を取得する。 [Fixer control sequence]
Next, a control sequence of the fixing device 115 of this embodiment will be described. FIG. 12 is a flowchart for explaining a control sequence of the fixing device 115 by the CPU 309 of the present embodiment. Note that the processing of S2201 to S2205 is the same as the processing from S1801 to S1805 of FIG. In step S2206, the CPU 309 adjusts the heater temperature with electric power corresponding to the electric power duty D, and thus starts supplying power to the heater 202 in one control cycle (four full waves) based on the control pattern in FIG. Others are the same as S1806 in FIG. The processing of S2207 to S2214 is the same as the processing of S1807 to S1814 of FIG. In S2208, based on the calculated power duty D and the control pattern shown in FIG. 10, the voltage V1f_k () is received from the HCRRT signal sent from the current detection circuit 313 in the state where the positive half wave of the K wave is being fed. Current value If_k).

Ｓ２２１５でＣＰＵ３０９は、電力デューティＤが８／１２以下か否かを判断する。Ｓ２２１５でＣＰＵ３０９は、電力デューティＤが７／１２〜８／１２の電力制御パターンであると判断すると、Ｓ２２１６の処理に移行する。Ｓ２２１６でＣＰＵ３０９は、ＣＰＵ３０９に保存した電流値Ｉｆ＿２、ＺＥＲＯＸ周期Ｔ＿２に基づきＤｌｉｍｉｔを算出する。
Ｆ＝１／Ｔ＿２
Ｉ＿２＝Ｉｆ＿２×Ｆ／５０
Ｄｌｉｍｉｔ＝Ｉｌｉｍｉｔ／（Ｉ＿２） In S2215, the CPU 309 determines whether the power duty D is 8/12 or less. If the CPU 309 determines in S2215 that the power duty D is a power control pattern of 7/12 to 8/12, the process proceeds to S2216. In S2216, the CPU 309 calculates Dlimit based on the current value If_2 and the ZEROX cycle T_2 stored in the CPU 309.
F = 1 / T_2
I_2 = If_2 × F / 50
Dlimit = Ilimit / (I_2)

Ｓ２２１５でＣＰＵ３０９は、電力デューティＤが９／１２〜１２／１２の電力制御パターンであると判断すると、Ｓ２２１７に移行する。Ｓ２２１７でＣＰＵ３０９は、ＣＰＵ３０９に保存した電流値Ｉｆ＿３、ＺＥＲＯＸ周期Ｔ＿３に基づきＤｌｉｍｉｔを算出する。
Ｆ＝１／Ｔ＿３
Ｉ＿３＝Ｉｆ＿３×Ｆ／５０
Ｄｌｉｍｉｔ＝Ｉｌｉｍｉｔ÷（Ｉ＿３） If the CPU 309 determines in step S2215 that the power duty D is a power control pattern of 9/12 to 12/12, the process advances to step S2217. In step S2217, the CPU 309 calculates Dlimit based on the current value If_3 and the ZEROX cycle T_3 stored in the CPU 309.
F = 1 / T_3
I_3 = If_3 × F / 50
Dlimit = Ilimit ÷ (I_3)

Ｓ２２１８でＣＰＵ３０９は、Ｓ２２１２、Ｓ２２１４、Ｓ２２１６、Ｓ２２１７の算出結果に基づき、Ｄｌｉｍｉｔの設定値を更新する。Ｓ２２１９の処理は実施例１の図９のＳ１８１７の処理と同じであり説明を省略する。   In step S2218, the CPU 309 updates the Dlimit setting value based on the calculation results in steps S2212, S2214, S2216, and S2217. The processing of S2219 is the same as the processing of S1817 of FIG.

以上本実施例によれば、電流検出の精度を向上させることができる。   As described above, according to the present embodiment, the accuracy of current detection can be improved.

１１５ 定着器
２０２ ヒータ
２０６ サーミスタ
３０１ 交流電源
３０９ ＣＰＵ
３１２ 電流検出トランス
３１３ 電流検出回路 115 Fixing Device 202 Heater 206 Thermistor 301 AC Power Supply 309 CPU
312 Current detection transformer 313 Current detection circuit

Claims (1)

商用交流電源から供給される電力により発熱するヒータを有し、記録紙に形成された未定着トナー像を記録紙に加熱定着する定着手段と、前記定着手段の温度を検知する検知手段と、前記ヒータに流れる電流を電圧に変換して出力するトランスと、前記トランスにより出力された電圧に応じた情報を出力する出力手段と、前記検知手段により検知した温度に応じて前記商用交流電源から前記ヒータへ供給する電力を制御する制御手段であって、交流波形における連続する所定数の半波を一制御周期として、前記一制御周期ごとに前記検知手段の検知結果に応じた電力デューティ比を設定する制御手段と、を備える画像形成装置であって、
装置に予め設定されている全てのレベルの電力デューティ比のうちの、電力デューティ比１００％を除く連続する複数のレベルの電力デューティ比の前記一制御周期内の波形は、１半波の少なくとも一部をオンする半波と、前記１半波の少なくとも一部をオンする半波の直後の１半波の全てをオンする少なくとも２半波と、を有する連続する少なくとも３半波を含んでおり、
前記１半波の全てをオンする二番目の半波の前記出力手段の出力と、前記出力を得た電力デューティ比のレベルと、から前記ヒータに流れる電流の前記一制御周期の平均値を取得することを特徴とする画像形成装置。 A fixing unit that includes a heater that generates heat by power supplied from a commercial AC power source, heats and fixes an unfixed toner image formed on the recording paper on the recording paper, a detection unit that detects the temperature of the fixing unit, and A transformer that converts the current flowing through the heater into a voltage and outputs the output; an output unit that outputs information according to the voltage output by the transformer; and the heater from the commercial AC power source according to the temperature detected by the detection unit Control means for controlling the power supplied to the power supply, wherein a predetermined number of consecutive half-waves in the AC waveform are set as one control period, and a power duty ratio is set for each control period according to the detection result of the detection means. An image forming apparatus comprising: a control unit;
Among the power duty ratios of all levels preset in the apparatus, the waveform within the one control period of the power duty ratios at a plurality of consecutive levels excluding the power duty ratio of 100% is at least one half wave. a half-wave to turn on the parts, and Nde contains at least 3 half-waves of successive having at least 2 half-wave to turn on all of one half wave of the immediately following half-wave to turn on at least a portion of the one half wave ,
The average value of the one control cycle of the current flowing through the heater is obtained from the output of the output means of the second half wave that turns on all of the first half waves and the level of the power duty ratio that has obtained the output. An image forming apparatus.
JP2010265240A 2010-11-29 2010-11-29 Image forming apparatus Expired - Fee Related JP5713648B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010265240A JP5713648B2 (en) 2010-11-29 2010-11-29 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010265240A JP5713648B2 (en) 2010-11-29 2010-11-29 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2012118112A JP2012118112A (en) 2012-06-21
JP5713648B2 true JP5713648B2 (en) 2015-05-07

Family

ID=46501047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010265240A Expired - Fee Related JP5713648B2 (en) 2010-11-29 2010-11-29 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP5713648B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5932454B2 (en) * 2012-04-17 2016-06-08 キヤノン株式会社 Image forming apparatus
JP6572605B2 (en) * 2014-08-07 2019-09-11 株式会社リコー HEATER CONTROL DEVICE, IMAGE FORMING DEVICE, HEATER CONTROL METHOD, AND PROGRAM
JP6939347B2 (en) * 2017-09-29 2021-09-22 ブラザー工業株式会社 Image forming device
JP2022138335A (en) 2021-03-10 2022-09-26 キヤノン株式会社 Image heating device and image forming apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091017A (en) * 1996-09-12 1998-04-10 Canon Inc Image heating device
JPH1010917A (en) * 1996-06-20 1998-01-16 Canon Inc Heat fusing device
JPH10312133A (en) * 1997-05-13 1998-11-24 Canon Inc Heating device and image forming device
JP2003123941A (en) * 2001-10-11 2003-04-25 Canon Inc Heater control method and image forming device
JP4111322B2 (en) * 2003-01-09 2008-07-02 株式会社シマノ fishing rod
JP3919670B2 (en) * 2003-01-21 2007-05-30 キヤノン株式会社 Image forming apparatus
US7076183B2 (en) * 2003-01-21 2006-07-11 Canon Kabushiki Kaisha Image fusing device and image forming apparatus
JP5004334B2 (en) * 2006-12-26 2012-08-22 キヤノン株式会社 Image forming apparatus
JP5110904B2 (en) * 2007-02-26 2012-12-26 キヤノン株式会社 Power control apparatus and image forming apparatus
JP5183299B2 (en) * 2008-05-27 2013-04-17 キヤノン株式会社 Current control device and image forming apparatus
KR101273509B1 (en) * 2008-08-01 2013-06-17 삼성전자주식회사 Image forming apparatus and control mehtod of fuser of the same
JP2010237283A (en) * 2009-03-30 2010-10-21 Canon Inc Image forming apparatus
JP5523190B2 (en) * 2009-06-08 2014-06-18 キヤノン株式会社 Image forming apparatus

Also Published As

Publication number Publication date
JP2012118112A (en) 2012-06-21

Similar Documents

Publication Publication Date Title
JP5523190B2 (en) Image forming apparatus
US9823617B2 (en) Power supply apparatus and image forming apparatus
US7970309B2 (en) Image forming apparatus including a power-control feature for flicker suppression
US9291960B2 (en) Image forming apparatus supplying or shutting off AC voltage to heat generating member
US9740158B2 (en) Power supply unit and image forming apparatus
JP6548446B2 (en) Fixing device
JP5713648B2 (en) Image forming apparatus
US10069435B2 (en) Power supply apparatus and image forming apparatus
JP2007047559A (en) Image forming apparatus
US9606482B2 (en) Fixing apparatus
JP2006126657A (en) Power supply device, heating device and image forming apparatus
JP2013068803A (en) Thermal fixing device and image formation device
JP6091588B2 (en) Image forming apparatus
US11782375B2 (en) Image forming apparatus with fixing unit powered by reduced harmonic switching
JP2011164387A (en) Image forming apparatus
JP6957139B2 (en) An image forming apparatus including a fixing device and the fixing device.
JP6667694B2 (en) Fixing device
JP2018066808A (en) Fixing device, and image forming apparatus including the fixing device
JP6562598B2 (en) Fixing device
JP2012137914A (en) Zero-cross detection circuit
JP2013077030A (en) Current controlling device, image forming apparatus, and distortion amount correcting method
JP2019091087A (en) Fixation device
JP2020024315A (en) Electric power unit and image formation apparatus
JP2013200392A (en) Image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150310

R151 Written notification of patent or utility model registration

Ref document number: 5713648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees