JP5705689B2 - Phase change memory forming method and phase change memory forming apparatus - Google Patents

Phase change memory forming method and phase change memory forming apparatus Download PDF

Info

Publication number
JP5705689B2
JP5705689B2 JP2011193280A JP2011193280A JP5705689B2 JP 5705689 B2 JP5705689 B2 JP 5705689B2 JP 2011193280 A JP2011193280 A JP 2011193280A JP 2011193280 A JP2011193280 A JP 2011193280A JP 5705689 B2 JP5705689 B2 JP 5705689B2
Authority
JP
Japan
Prior art keywords
film
target
substrate
gete
metal chalcogenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011193280A
Other languages
Japanese (ja)
Other versions
JP2013055257A (en
Inventor
真 菊地
真 菊地
大介 森
大介 森
夏樹 福田
夏樹 福田
西岡 浩
浩 西岡
弘綱 鄒
弘綱 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011193280A priority Critical patent/JP5705689B2/en
Publication of JP2013055257A publication Critical patent/JP2013055257A/en
Application granted granted Critical
Publication of JP5705689B2 publication Critical patent/JP5705689B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、金属元素とカルコゲン元素とを含む互いに異なる組成の複数の金属カルコゲナイド膜が積層された積層体を有する相変化メモリを形成する相変化メモリの形成装置、及び相変化メモリの形成方法に関する。   The present invention relates to a phase change memory forming apparatus and a phase change memory forming method for forming a phase change memory having a stacked body in which a plurality of metal chalcogenide films having different compositions including a metal element and a chalcogen element are stacked. .

従来から、例えば特許文献1に記載のように、記憶素子の一つとして、金属元素とカルコゲン元素とを含む金属カルコゲナイド膜を用いた相変化メモリが広く知られている。金属カルコゲナイド膜は、それに与えられる熱エネルギーの違いによって、互いに異なる抵抗値を示す結晶相とアモルファス相との間で可逆的に相変化し、しかも、常温においては、いずれの相も安定して保持されるという特性を有している。そのため、こうした抵抗値の違いから、金属カルコゲナイド膜は、互いに異なる二値を記憶することのできる素子として用いられている。このように、相変化メモリは、互いに異なる二つの相の抵抗値の違いによって情報を記憶する素子を有したものであることから、記憶の維持に電力の供給を必要としない新たな不揮発性メモリとして注目を集めている。   Conventionally, as described in Patent Document 1, for example, a phase change memory using a metal chalcogenide film containing a metal element and a chalcogen element is widely known as one of memory elements. A metal chalcogenide film reversibly changes between a crystalline phase and an amorphous phase, which show different resistance values, depending on the difference in thermal energy applied to them, and both phases are stably held at room temperature. It has the characteristic that For this reason, the metal chalcogenide film is used as an element capable of storing two different values because of the difference in resistance value. Thus, since the phase change memory has an element for storing information based on the difference in resistance value between two different phases, a new nonvolatile memory that does not require power supply to maintain the storage Has attracted attention as.

こうした相変化メモリの一部断面構造を図8に示す。相変化メモリ50の絶縁膜51に形成されたホールには、断熱層52に覆われた下部電極53が埋め込まれている。絶縁膜51上には、例えばGeSbTeからなる単層の金属カルコゲナイド膜54と上部電極55との積層体が、下部電極53の表面を覆う位置に形成されている。金属カルコゲナイド膜54は、これを挟む下部電極53と上部電極55との間を流れる電流によって加熱されること、及び該電流供給の停止に伴って冷却されることの度合いによって、結晶相とアモルファス相との間で相変化する。 FIG. 8 shows a partial sectional structure of such a phase change memory. In the hole formed in the insulating film 51 of the phase change memory 50, a lower electrode 53 covered with a heat insulating layer 52 is embedded. On the insulating film 51, a laminated body of a single layer metal chalcogenide film 54 made of, for example, Ge 2 Sb 2 Te 5 and the upper electrode 55 is formed at a position covering the surface of the lower electrode 53. The metal chalcogenide film 54 is heated by a current flowing between the lower electrode 53 and the upper electrode 55 sandwiching the metal chalcogenide film 54, and is cooled as the current supply is stopped. Phase change between

こうした単層型の相変化によれば、上述のような抵抗値のスイッチング、つまりは情報の読み書きが確かに可能ではある。しかしながら、上記相変化には、金属カルコゲナイド膜54を構成する各原子の物理的な移動が、金属カルコゲナイド膜54の厚さ方向で必要とされる。それゆえに、容量素子における電子の移動によって情報を記憶するDRAM等の他の記憶素子と比較して読み書き速度が低くなる。そこで、例えば非特許文献1に記載のように、上述のような単一の金属カルコゲナイド膜に代えて、互いに異なる組成の金属カルコゲナイド膜の積層体を用いる相変化メモリが提案されている。   According to such a single-layer type phase change, switching of the resistance value as described above, that is, reading and writing of information is certainly possible. However, the phase change requires physical movement of each atom constituting the metal chalcogenide film 54 in the thickness direction of the metal chalcogenide film 54. Therefore, the read / write speed is lower than that of other storage elements such as a DRAM that stores information by movement of electrons in the capacitive element. Thus, for example, as described in Non-Patent Document 1, a phase change memory using a stacked body of metal chalcogenide films having different compositions instead of the single metal chalcogenide film as described above has been proposed.

積層型の相変化メモリは、例えば交互に積層されたGeTe膜とSbTe膜とを複数有している。そして、非特許文献1における数値計算結果によれば、結晶相とアモルファス相との間での相変化が、互いに隣接するGeTe膜とSbTe膜との界面でのGe原子の移動のみによって生じる。そのため、上述した相変化メモリでは、こうした積層構造が、書き込み速度を高めることができる方策の一つとして期待されている。 The stacked type phase change memory has, for example, a plurality of GeTe films and Sb 2 Te 3 films stacked alternately. According to the numerical calculation results in Non-Patent Document 1, the phase change between the crystalline phase and the amorphous phase is caused only by the movement of Ge atoms at the interface between the adjacent GeTe film and the Sb 2 Te 3 film. Arise. Therefore, in the above-described phase change memory, such a stacked structure is expected as one of the measures that can increase the writing speed.

国際公開2008/090963号公報International Publication No. 2008/090963

Japanese Journal of Applied Physics 48 (2009) 03A053, J. Tominaga, et alJapanese Journal of Applied Physics 48 (2009) 03A053, J. Tominaga, et al

しかしながら、上記非特許文献1では、上述のような原理で相変化が生じるという積層体の特性と、該特性による相変化メモリの性能に対する寄与とが提唱されているとはいえ、こうした特性とは、数値計算によって見出されたものでしかない。   However, although the non-patent document 1 proposes the characteristics of the laminated body in which the phase change occurs on the principle as described above and the contribution to the performance of the phase change memory by the characteristics, It was only discovered by numerical calculation.

そのため、例えばスパッタ法によって上述のような特性を有する積層体を成膜するに当たっての条件の検討は、未だ十分になされておらず、それゆえに、こうした成膜条件の開発が切望されている。   For this reason, for example, conditions for depositing a laminate having the above-described characteristics by sputtering have not yet been sufficiently studied, and therefore, development of such deposition conditions is eagerly desired.

なお、こうした問題は、相変化メモリが、GeTe膜とSbTe膜とからなる金属カルコゲナイド膜の積層体を有するものに限らず、他の金属カルコゲナイド膜からなる積層体を有するものであっても、概ね共通するものである。 Such a problem is not limited to the case where the phase change memory has a stack of metal chalcogenide films composed of a GeTe film and an Sb 2 Te 3 film, but a stack of other metal chalcogenide films. Are generally common.

この発明は、上記実情に鑑みてなされたものであり、その目的は、金属カルコゲナイド膜の積層体を有する相変化メモリにおいて、読み書き動作の速度を高めることのできる相変化メモリの形成方法、及び相変化メモリの形成装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of forming a phase change memory capable of increasing the speed of read / write operations in a phase change memory having a stack of metal chalcogenide films, and a phase change memory. An object of the present invention is to provide an apparatus for forming a change memory.

以下、上記課題を解決するための手段及びその作用効果について記載する。
本発明の態様の一つは、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を基板上にて積層することによって相変化メモリを形成する相変化メモリの形成方法であって、前記基板の温度を250℃以上350℃以下に加熱しつつ、互いに異なる組成を有した二つ以上の金属カルコゲナイドターゲットの各々を互いに異なるタイミングでアルゴンガスによりスパッタして、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を毎秒3nm以上10nm以下の速度で前記基板上に積層することを要旨とする。
Hereinafter, means for solving the above-described problems and the effects thereof will be described.
One aspect of the present invention is a method of forming a phase change memory in which a phase change memory is formed by stacking two or more metal chalcogenide films having different compositions on a substrate. While heating the temperature to 250 ° C. or more and 350 ° C. or less, each of two or more metal chalcogenide targets having different compositions is sputtered with argon gas at different timings, and two or more metal chalcogenide targets having different compositions are sputtered. The gist is to stack a metal chalcogenide film on the substrate at a rate of 3 nm to 10 nm per second.

互いに異なる組成を有する金属カルコゲナイド膜の境界における金属カルコゲナイドの相変化は、単に異なる金属カルコゲナイド膜を異なるタイミングで形成することで、これらを積層するのみでは、金属カルコゲナイド膜の積層体全体において均一に生じにくいことを本願発明者らは見出した。   The phase change of the metal chalcogenide film at the boundary between the metal chalcogenide films having different compositions is generated uniformly by simply forming different metal chalcogenide films at different timings. The present inventors have found that it is difficult.

つまり、本願発明者らは、積層体を構成する金属カルコゲナイド膜の全てが、これらの成膜時に、面内において均一な面方位、特に[111]配向の結晶から形成されていないと、成膜後の積層体における相変化も面内において均一に生じにくいことを見出した。   In other words, the inventors of the present application formed a film if all of the metal chalcogenide films constituting the laminate were not formed from crystals having a uniform plane orientation, particularly [111] orientation, in the plane during the film formation. It has been found that the phase change in the later laminate is also difficult to occur uniformly in the plane.

この点、本発明の態様の一つでは、各ターゲットをスパッタして金属カルコゲナイド膜を形成するときに、スパッタ粒子の到達する基板の温度を250℃以上350℃以下とするとともに、スパッタ速度を毎秒3nm以上10nm以下の速度としている。そのため、各ターゲットから放出されたスパッタ粒子は、スパッタされたときの運動エネルギーと、基板から受ける熱エネルギーとにより、基板上での表面拡散が可能な程度のエネルギーを得ることができる。しかも、スパッタ粒子の表面拡散を妨げない程度の頻度で、基板上に新たなスパッタ粒子が到達することから、基板の面内において金属カルコゲナイド膜の成長速度の均一性が高められる。その結果、金属カルコゲナイド膜の平坦性が高くなり、ひいては、金属カルコゲナイド膜を構成する結晶の面方位が[111]配向にそろいやすくなる。その結果、互いに異なる金属カルコゲナイド膜の境界での相変化が均一に生じることになり、こうした相変化に要する時間も短くなり、ひいては、上記積層体を有する相変化メモリにおいて、読み書き動作の速度を高めることができる。   In this respect, in one aspect of the present invention, when the metal chalcogenide film is formed by sputtering each target, the temperature of the substrate to which the sputtered particles reach is set to 250 ° C. to 350 ° C. The speed is 3 nm or more and 10 nm or less. For this reason, the sputtered particles emitted from each target can obtain energy that allows surface diffusion on the substrate by kinetic energy when sputtered and thermal energy received from the substrate. In addition, since the new sputtered particles arrive on the substrate at such a frequency that does not hinder the surface diffusion of the sputtered particles, the uniformity of the growth rate of the metal chalcogenide film within the surface of the substrate can be improved. As a result, the flatness of the metal chalcogenide film is increased, and as a result, the crystal plane orientation of the metal chalcogenide film is easily aligned with the [111] orientation. As a result, phase changes occur uniformly at the boundaries between different metal chalcogenide films, and the time required for such phase changes is shortened. As a result, the speed of read / write operations is increased in the phase change memory having the stacked body. be able to.

本発明の態様の一つは、前記基板が載置される基板ステージを回転させつつ、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を前記基板上に積層することを要旨とする。   One aspect of the present invention is that two or more metal chalcogenide films having different compositions are laminated on the substrate while rotating the substrate stage on which the substrate is placed.

本発明の態様の一つでは、基板ステージを回転させつつ、金属カルコゲナイド膜を形成するようにしている。そのため、基板の周方向において、到達するスパッタ粒子の量の均一性が高められる。それゆえに、基板の面内における金属カルコゲナイド膜の成長及び平坦性が高められ、ひいては、面方位の均一性が高められるようになる。したがって、積層体を有する相変化メモリにおける読み書き動作の速度が高められることになる。   In one aspect of the present invention, the metal chalcogenide film is formed while rotating the substrate stage. Therefore, the uniformity of the amount of sputtered particles that reach the substrate in the circumferential direction is improved. Therefore, the growth and flatness of the metal chalcogenide film in the plane of the substrate are enhanced, and as a result, the uniformity of the plane orientation is enhanced. Therefore, the speed of the read / write operation in the phase change memory having the stacked body is increased.

本発明の態様の一つは、前記基板ステージにおける前記基板の載置面を加熱面とし、前記基板を前記加熱面に吸着しつつ加熱することを要旨とする。
本発明の態様の一つでは、基板ステージの載置面によって基板の吸着及び加熱を行うようにしている。そのため、基板の面内における温度ばらつきを小さくすることができる。それゆえに、基板の面内において該基板からスパッタ粒子に対して与えられるエネルギーのばらつきを小さくすることができ、ひいては、スパッタ粒子の表面拡散のばらつきを小さくすることができる。したがって、基板の面内における膜成長及び平坦性を高めることができる。
One aspect of the present invention is that the mounting surface of the substrate in the substrate stage is a heating surface, and the substrate is heated while adsorbed to the heating surface.
In one aspect of the present invention, the substrate is adsorbed and heated by the mounting surface of the substrate stage. Therefore, temperature variations in the surface of the substrate can be reduced. Therefore, it is possible to reduce the variation in energy given from the substrate to the sputtered particles in the plane of the substrate, and to reduce the variation in the surface diffusion of the sputtered particles. Therefore, film growth and flatness within the surface of the substrate can be improved.

本発明の態様の一つは、前記金属カルコゲナイドターゲットは、GeTeターゲットとSbTeターゲットとからなり、前記GeTeターゲットは、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなり、前記SbTeターゲットは、Sbを29質量%以上89.6質量%以下、Teを10.4質量%以上71質量%以下含んでなり、前記GeTeターゲット及び前記SbTeターゲットの各々を0.05Pa以上1Pa以下の雰囲気にてスパッタして、GeTe膜及びSbTe膜を毎秒3nm以上10nm以下の速度で前記基板上に積層することを要旨とする。 In one aspect of the present invention, the metal chalcogenide target includes a GeTe target and an Sb 2 Te 3 target, and the GeTe target has a Ge content of 9.13 mass% to 69.5 mass% and a Te content of 30. The Sb 2 Te 3 target contains 29 mass% or more and 89.6 mass% or less, and Te contains 10.4 mass% or more and 71 mass% or less. Each of the GeTe target and the Sb 2 Te 3 target is sputtered in an atmosphere of 0.05 Pa to 1 Pa, and the GeTe film and the Sb 2 Te 3 film are formed on the substrate at a rate of 3 nm to 10 nm per second. The gist is to laminate.

本発明の態様の一つでは、GeTeターゲットは、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなり、他方、SbTeターゲットは、Sbを29質量%以上89.6質量%以下、Teを10.4質量%以上71質量%以下含んでなる。そして、GeTeターゲットをスパッタしてGeTe膜を形成する際、及び、SbTeターゲットをスパッタしてSbTe膜を形成する際には、0.05Pa以上1Pa以下の雰囲気にて、各膜を毎秒3nm以上10nm以下の速度で基板上に積層する、つまり、各膜のスパッタ速度を毎秒3nm以上とするようにしている。そのため、GeTe膜におけるGeとTeとの比、及びSbTe膜におけるGeとSbとの比が、ほぼ化学量論的組成となる。それゆえに、GeTe膜及びSb2Te3膜は、均一な面方位に成長しやすくなる。これにより、各膜を構成する結晶の配向が[111]配向にそろいやすくなる。 In one aspect of the present invention, the GeTe target comprises 9.13 mass% to 69.5 mass% Ge and 30.5 mass% to 90.87 mass% Te, while Sb 2 The Te 3 target contains 29 mass% or more and 89.6 mass% or less of Sb and 10.4 mass% or more and 71 mass% or less of Te. Then, when forming a GeTe film by sputtering a GeTe target and when forming a Sb 2 Te 3 film by sputtering an Sb 2 Te 3 target, each atmosphere is in an atmosphere of 0.05 Pa or more and 1 Pa or less. The films are stacked on the substrate at a rate of 3 nm or more and 10 nm or less per second, that is, the sputtering rate of each film is set to 3 nm or more per second. Therefore, the ratio of Ge to Te in the GeTe film and the ratio of Ge to Sb in the Sb 2 Te 3 film are almost stoichiometric compositions. Therefore, the GeTe film and the Sb2Te3 film are easily grown in a uniform plane orientation. Thereby, the orientation of the crystals constituting each film is easily aligned with the [111] orientation.

本発明の態様の一つは、前記金属カルコゲナイドターゲットのうち、スパッタ対象である前記金属カルコゲナイドターゲットを露出させ、且つ、前記スパッタ対象以外の前記金属カルコゲナイドターゲットを覆うシャッタを用い、前記スパッタ対象の切り替えを行うときには、前記シャッタから露出される前記金属カルコゲナイドターゲットを切り替えることを要旨とする。   One aspect of the present invention is to switch the sputtering target using a shutter that exposes the metal chalcogenide target to be sputtered among the metal chalcogenide targets and covers the metal chalcogenide targets other than the sputtering target. When performing, the gist is to switch the metal chalcogenide target exposed from the shutter.

本発明の態様の一つでは、スパッタ対象の切り替えに併せて、シャッタから露出される金属カルコゲナイドターゲットの切り替えを行うようにしている。そのため、一方の金属カルコゲナイド膜を形成するときに、他方の金属カルコゲナイド膜を形成するための金属カルコゲナイドターゲットから放出されたスパッタ粒子が混在することを抑えられる。それゆえに、各金属カルコゲナイド膜の組成が、化学量論的組成に維持されやすくなり、ひいては、各金属カルコゲナイド膜を構成する結晶配向が、[111]配向にそろいやすくなる。   In one aspect of the present invention, the metal chalcogenide target exposed from the shutter is switched in conjunction with the switching of the sputtering target. Therefore, when one metal chalcogenide film is formed, it is possible to suppress the mixture of sputtered particles emitted from the metal chalcogenide target for forming the other metal chalcogenide film. Therefore, the composition of each metal chalcogenide film is easily maintained at a stoichiometric composition, and as a result, the crystal orientation constituting each metal chalcogenide film is easily aligned with the [111] orientation.

本発明の態様の一つは、二つ以上の金属カルコゲナイドターゲット間でのスパッタ対象の切り替え時における前記加熱面の温度と、前記金属カルコゲナイドターゲットのスパッタ時における前記加熱面の温度とを等しくすることを要旨とする。 One aspect of the present invention is to equalize the temperature of the heating surface when switching the sputtering target between two or more metal chalcogenide targets and the temperature of the heating surface when sputtering the metal chalcogenide target. Is the gist.

本発明の態様の一つでは、スパッタ対象を切り替えるときと、金属カルコゲナイドターゲットをスパッタするときとで基板ステージの有する加熱面の温度を等しくするようにしている。そのため、金属カルコゲナイド膜の積層を開始したときから停止するときまでにわたり、基板の温度をほぼ一定とすることできる。それゆえに、切り替え期間とスパッタ期間との境界にて基板に温度差が形成されることで、スパッタ期間を開始した直後とそれ以降のスパッタ期間とにおいて、基板からスパッタ粒子に与えられるエネルギーの差を抑制することができる。これにより、基板に到達したスパッタ粒子の表面拡散の度合いが、各スパッタ期間内にて変化することを抑えられる。したがって、各金属カルコゲナイド膜の成長及び平坦性の基板の面内における均一性を高めることができる。   In one aspect of the present invention, the temperature of the heating surface of the substrate stage is made equal when the sputtering target is switched and when the metal chalcogenide target is sputtered. Therefore, the temperature of the substrate can be made substantially constant from the start to the stop of the lamination of the metal chalcogenide film. Therefore, a temperature difference is formed on the substrate at the boundary between the switching period and the sputtering period, so that the difference in energy given to the sputtered particles from the substrate immediately after the start of the sputtering period and the subsequent sputtering period is reduced. Can be suppressed. Thereby, it is possible to suppress the degree of surface diffusion of the sputtered particles reaching the substrate from changing within each sputtering period. Therefore, the growth of each metal chalcogenide film and the uniformity in the plane of the flat substrate can be improved.

本発明の態様の一つは、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を基板上にて積層することによって相変化メモリを形成する相変化メモリの形成装置であって、互いに異なる組成を有した二つ以上の金属カルコゲナイドターゲットの各々をアルゴンガスでスパッタするスパッタ源と、前記基板を加熱する基板ステージを備え、前記基板ステージが前記基板の温度を250℃以上350℃以下に加熱した状態で、前記スパッタ源が前記二つ以上の金属カルコゲナイドターゲットの各々を互いに異なるタイミングでスパッタすることにより、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を毎秒3nm以上10nm以下の速度で前記基板上に積層することを要旨とする。   One aspect of the present invention is a phase change memory forming apparatus for forming a phase change memory by stacking two or more metal chalcogenide films having different compositions on a substrate. A sputtering source that sputters each of two or more metal chalcogenide targets with argon gas and a substrate stage that heats the substrate, and the substrate stage heated the temperature of the substrate to 250 ° C. to 350 ° C. In this state, the sputtering source sputters each of the two or more metal chalcogenide targets at different timings, so that two or more metal chalcogenide films having different compositions can be formed at a rate of 3 nm to 10 nm per second. The gist is to laminate on a substrate.

本発明の態様の一つでは、各ターゲットをスパッタ源によってスパッタして金属カルコゲナイド膜を形成するときに、スパッタ粒子の到達する基板の温度を250℃以上350℃以下にまで基板ステージによって加熱するとともに、スパッタ速度を毎秒3nm以上10nm以下の速度としている。そのため、各ターゲットから放出されたスパッタ粒子は、スパッタされたときの運動エネルギーと、基板から受ける熱エネルギーとにより、基板上での表面拡散が可能な程度のエネルギーを得ることができる。しかも、スパッタ粒子の表面拡散を妨げない程度の頻度で、基板上に新たなスパッタ粒子が到達することから、基板の面内において金属カルコゲナイド膜の成長速度の均一性が高められる。その結果、金属カルコゲナイド膜の平坦性が高くなり、ひいては、金属カルコゲナイド膜を構成する結晶の面方位が[111]配向にそろいやすくなる。その結果、互いに異なる金属カルコゲナイド膜の境界での相変化が均一に生じることになり、こうした相変化に要する時間も短くなり、ひいては、上記積層体を有する相変化メモリにおいて、読み書き動作の速度を高めることができる。   In one aspect of the present invention, when each metal target is sputtered by a sputtering source to form a metal chalcogenide film, the substrate temperature at which the sputtered particles reach is heated to 250 ° C. to 350 ° C. by the substrate stage. The sputtering rate is 3 nm or more and 10 nm or less per second. For this reason, the sputtered particles emitted from each target can obtain energy that allows surface diffusion on the substrate by kinetic energy when sputtered and thermal energy received from the substrate. In addition, since the new sputtered particles arrive on the substrate at such a frequency that does not hinder the surface diffusion of the sputtered particles, the uniformity of the growth rate of the metal chalcogenide film within the surface of the substrate can be improved. As a result, the flatness of the metal chalcogenide film is increased, and as a result, the crystal plane orientation of the metal chalcogenide film is easily aligned with the [111] orientation. As a result, phase changes occur uniformly at the boundaries between different metal chalcogenide films, and the time required for such phase changes is shortened. As a result, the speed of read / write operations is increased in the phase change memory having the stacked body. be able to.

本発明の相変化メモリの形成装置における一実施形態としてのスパッタ装置の全体構成を示す図。The figure which shows the whole structure of the sputtering device as one Embodiment in the formation apparatus of the phase change memory of this invention. ターゲットの切り替え態様を示すタイミングチャート。The timing chart which shows the switching mode of a target. (a)同スパッタ装置によって形成される金属カルコゲナイド積層体の断面構造を示す断面図(b)(c)積層体における相変化の様子を模式的に示す図。(A) Sectional drawing which shows the cross-sectional structure of the metal chalcogenide laminated body formed with the same sputtering device. (B) (c) The figure which shows the mode of the phase change in a laminated body. スパッタ速度とGeTe膜の表面における二乗平均平方根粗さとの関係を示すグラフ。The graph which shows the relationship between a sputtering speed and the root mean square roughness in the surface of a GeTe film | membrane. 二乗平均平方根粗さが0.2nm以下である低速GeTe膜のXRDピーク強度と、二乗平均平方根粗さが0.2nmより大きい高速GeTe膜のXRDピーク強度とを示すグラフ。The graph which shows the XRD peak intensity | strength of the low-speed GeTe film | membrane whose root mean square roughness is 0.2 nm or less, and the XRD peak intensity | strength of the high-speed GeTe film | membrane whose root mean square roughness is larger than 0.2 nm. スパッタ速度とGeTe膜の組成との関係を示すグラフ。The graph which shows the relationship between a sputtering rate and the composition of a GeTe film | membrane. スパッタ速度と結晶配向性との関係を示すグラフ。The graph which shows the relationship between a sputtering speed and crystal orientation. 従来の相変化メモリの一部断面構造を示す部分断面図。The fragmentary sectional view which shows the partial cross-section of the conventional phase change memory.

以下、本発明の相変化メモリの形成方法、及び相変化メモリの形成装置における一実施形態について、図1〜図7を参照して説明する。まず、相変化メモリの形成装置における一実施形態としてのスパッタ装置について図1を参照して説明する。   Hereinafter, an embodiment of a method for forming a phase change memory and an apparatus for forming a phase change memory according to the present invention will be described with reference to FIGS. First, a sputtering apparatus as an embodiment of a phase change memory forming apparatus will be described with reference to FIG.

[スパッタ装置の構成]
スパッタ装置10の備える円筒状の真空槽11には、その上面を封止する上蓋12が固着されている。真空槽11内には、処理対象である円板状の処理基板Sを保持する基板ステージ13が設置されている。基板ステージ13には、処理基板Sを該基板ステージ13の載置面13aに静電的に吸着するためのチャック電極14が内蔵されている。チャック電極14には、該チャック電極14に対して直流電流を供給するチャック電源15が接続されている。これにより、基板ステージ13の載置面13aには処理基板Sが静電吸着されるため、載置面13aに例えば真空吸着用の吸引孔が形成される構成や、メカニカルチャック等によって機械的に処理基板Sを保持する構成と比較して、載置面13aに接触する処理基板Sの領域を大きくすることが可能である。これにより、処理基板Sの面内における温度のばらつきを抑えることができる。
[Configuration of sputtering equipment]
An upper lid 12 that seals the upper surface is fixed to a cylindrical vacuum chamber 11 provided in the sputtering apparatus 10. In the vacuum chamber 11, a substrate stage 13 that holds a disk-shaped processing substrate S to be processed is installed. The substrate stage 13 incorporates a chuck electrode 14 for electrostatically attracting the processing substrate S to the mounting surface 13 a of the substrate stage 13. A chuck power supply 15 for supplying a direct current to the chuck electrode 14 is connected to the chuck electrode 14. As a result, the processing substrate S is electrostatically attracted to the placement surface 13a of the substrate stage 13, so that, for example, a suction hole for vacuum suction is formed on the placement surface 13a, or mechanically by a mechanical chuck or the like. Compared to the configuration in which the processing substrate S is held, the area of the processing substrate S that contacts the placement surface 13a can be increased. Thereby, the dispersion | variation in the temperature in the surface of the process board | substrate S can be suppressed.

また、基板ステージ13には、加熱面となる上記載置面13aに載置された処理基板Sを加熱するヒータ16が内蔵されている。ヒータ16には、該ヒータ16に対して直流電圧を供給するヒータ電源17が接続されている。ヒータ16は、ヒータ電源17からの直流電圧の印加によって熱を放射する抵抗加熱ヒータであって、例えば処理基板Sを250℃以上350℃以下の温度に加熱する。ちなみに、処理基板Sの温度は、GeTe膜とSbTe膜とを結晶相の状態で成膜することのできる範囲に設定されている。また、基板ステージ13には、該基板ステージ13の温度を測定する測温器18が接続されている。更に、基板ステージ13には、該基板ステージ13を処理基板Sの周方向に回転させる回転機構19が接続されている。回転機構19は、モータ、該モータの回転を基板ステージ13に伝達する回転軸等から構成されている。 In addition, the substrate stage 13 incorporates a heater 16 for heating the processing substrate S placed on the placement surface 13a serving as a heating surface. A heater power supply 17 that supplies a DC voltage to the heater 16 is connected to the heater 16. The heater 16 is a resistance heater that radiates heat when a DC voltage is applied from the heater power supply 17. For example, the heater 16 heats the processing substrate S to a temperature of 250 ° C. or higher and 350 ° C. or lower. Incidentally, the temperature of the processing substrate S is set to a range in which the GeTe film and the Sb 2 Te 3 film can be formed in a crystal phase state. The substrate stage 13 is connected to a thermometer 18 that measures the temperature of the substrate stage 13. Further, a rotation mechanism 19 that rotates the substrate stage 13 in the circumferential direction of the processing substrate S is connected to the substrate stage 13. The rotation mechanism 19 includes a motor and a rotation shaft that transmits the rotation of the motor to the substrate stage 13.

真空槽11を封止する上蓋12には、金属製の第1バッキングプレート21a及び第2バッキングプレート21bが、絶縁材12aを介して嵌め込まれている。第1バッキングプレート21aの真空槽11側には、GeTeターゲット22aが、該GeTeターゲット22aの表面と基板ステージ13の載置面13aとがほぼ平行をなすように接着されている。GeTeターゲット22aは、Geを9.13質量%以上69.5質量%以下含み、且つ、Teを30.5質量%以上90.87質量%以下含んでいる。   A first backing plate 21a and a second backing plate 21b made of metal are fitted into the upper lid 12 that seals the vacuum chamber 11 via an insulating material 12a. On the vacuum chamber 11 side of the first backing plate 21a, a GeTe target 22a is bonded so that the surface of the GeTe target 22a and the mounting surface 13a of the substrate stage 13 are substantially parallel. The GeTe target 22a includes 9.13% by mass to 69.5% by mass of Ge and 30.5% by mass to 90.87% by mass of Te.

他方、第1バッキングプレート21aにおけるGeTeターゲット22aの反対側には、第1磁石ユニット23aが配設されている。第1磁石ユニット23aに搭載された永久磁石が、GeTeターゲット22aの真空槽11側の面に磁場を形成する。   On the other hand, a first magnet unit 23a is disposed on the opposite side of the first backing plate 21a from the GeTe target 22a. The permanent magnet mounted on the first magnet unit 23a forms a magnetic field on the surface of the GeTe target 22a on the vacuum chamber 11 side.

上記第2バッキングプレート21bの真空槽11側には、SbTeターゲット22bが、該SbTeターゲット22bの表面と上記基板ステージ13の載置面13aとがほぼ平行をなすように接着されている。SbTeターゲット22bは、Sbを29質量%以上89.6質量%以下含み、Teを10.4%以上71質量%以下含んでいる。 The Sb 2 Te 3 target 22b is bonded to the second backing plate 21b on the vacuum chamber 11 side so that the surface of the Sb 2 Te 3 target 22b and the mounting surface 13a of the substrate stage 13 are substantially parallel to each other. Has been. The Sb 2 Te 3 target 22b contains 29 mass% or more and 89.6 mass% or less of Sb and 10.4% or more and 71 mass% or less of Te.

他方、第2バッキングプレート21bにおけるSbTeターゲット22bの反対側には、第2磁石ユニット23bが配設されている。第2磁石ユニット23bに搭載された永久磁石が、SbTeターゲット22bの真空槽11側の面に磁場を形成する。 On the other hand, the second magnet unit 23b is disposed on the opposite side of the second backing plate 21b from the Sb 2 Te 3 target 22b. The permanent magnet mounted on the second magnet unit 23b forms a magnetic field on the surface of the Sb 2 Te 3 target 22b on the vacuum chamber 11 side.

第1バッキングプレート21aには、第1スイッチSWaを介して、並列に接続された高周波電源24と直流電源25とが接続され、他方、第2バッキングプレート21bには、第2スイッチSWbを介して、高周波電源24と直流電源25とが接続されている。高周波電源24と直流電源25との各々は、電力の供給を開始あるいは停止するためのスイッチを有している。高周波電源24から出力される高周波電力の周波数は、例えば13.56MHzである。こうした構成により、各バッキングプレート21a,21bに対しては、高周波電源24のみから電力を供給したり、直流電源25のみから電力を供給したり、またあるいは、高周波電源24及び直流電源25の両方から電力を供給したりすることができる。   A high frequency power supply 24 and a DC power supply 25 connected in parallel are connected to the first backing plate 21a via a first switch SWa, while the second backing plate 21b is connected to a first switch SWb via a second switch SWb. The high frequency power supply 24 and the DC power supply 25 are connected. Each of the high frequency power supply 24 and the DC power supply 25 has a switch for starting or stopping the supply of power. The frequency of the high frequency power output from the high frequency power supply 24 is, for example, 13.56 MHz. With such a configuration, the backing plates 21a and 21b are supplied with power only from the high frequency power supply 24, supplied with power only from the DC power supply 25, or from both the high frequency power supply 24 and the DC power supply 25. Power can be supplied.

真空槽11内の上蓋12側には、GeTeターゲット22a及びSbTeターゲット22bを覆うとともに、いずれかのターゲットの表面を選択的に露出させることのできるシャッタ26が配設されている。シャッタ26は、一方のターゲットがスパッタされているときに他方のターゲットを覆う。これにより、単一の膜に二つのターゲット22a,22bからスパッタされた粒子が混在することや、一方のターゲットからスパッタされた粒子が、他方のターゲットに付着することが抑えられる。 A shutter 26 that covers the GeTe target 22a and the Sb 2 Te 3 target 22b and can selectively expose the surface of one of the targets is disposed on the upper lid 12 side in the vacuum chamber 11. The shutter 26 covers the other target when the one target is being sputtered. As a result, it is possible to prevent particles sputtered from the two targets 22a and 22b from being mixed in a single film and to prevent particles sputtered from one target from adhering to the other target.

真空槽11の下面には、排気口11aが貫通形成され、該排気口11aには、排気部31が接続されている。排気部31は、各種真空ポンプと、真空ポンプの排気速度を調整するバルブとを備えている。真空槽11の側面には、ガス供給口11bが貫通形成され、該ガス供給口11bには、スパッタに用いられるアルゴン(Ar)ガスを供給するアルゴンガス供給部32が接続されている。アルゴンガス供給部32は、Arガスを貯蔵するボンベに接続されるマスフローコントローラであって、真空槽11に供給するArガスの流量を例えば5sccm以上100sccm以下に調節する。   An exhaust port 11a is formed through the lower surface of the vacuum chamber 11, and an exhaust unit 31 is connected to the exhaust port 11a. The exhaust unit 31 includes various vacuum pumps and a valve that adjusts the exhaust speed of the vacuum pump. A gas supply port 11b is formed through the side surface of the vacuum chamber 11, and an argon gas supply unit 32 for supplying argon (Ar) gas used for sputtering is connected to the gas supply port 11b. The argon gas supply unit 32 is a mass flow controller connected to a cylinder storing Ar gas, and adjusts the flow rate of Ar gas supplied to the vacuum chamber 11 to, for example, 5 sccm or more and 100 sccm or less.

上記ターゲット22a,22bがスパッタされるときには、アルゴンガス供給部32から供給されるアルゴンガスの流量、及び排気部31による排気速度によって、真空槽11内の圧力が、0.05Pa以上1Pa以下とされる。   When the targets 22a and 22b are sputtered, the pressure in the vacuum chamber 11 is set to 0.05 Pa or more and 1 Pa or less depending on the flow rate of the argon gas supplied from the argon gas supply unit 32 and the exhaust speed of the exhaust unit 31. The

なお、本実施形態では、上記高周波電源24及びアルゴンガス供給部32によってスパッタ源が構成されている。
[スパッタ装置の作用]
上記スパッタ装置10の作用のうち、金属カルコゲナイド膜の積層体を該スパッタ装置10が形成する際に行う動作について図2を参照して説明する。なお、図2には、スパッタ装置10に搭載された制御装置からアルゴンガス供給部32、高周波電源24、第1スイッチSWa、第2スイッチSWb、及びシャッタ26に対する駆動指令の出力態様が示されている。
In the present embodiment, the high-frequency power source 24 and the argon gas supply unit 32 constitute a sputtering source.
[Operation of sputtering equipment]
Of the operations of the sputtering apparatus 10, operations performed when the sputtering apparatus 10 forms a stacked body of metal chalcogenide films will be described with reference to FIG. 2. FIG. 2 shows an output mode of drive commands from the control device mounted on the sputtering apparatus 10 to the argon gas supply unit 32, the high frequency power supply 24, the first switch SWa, the second switch SWb, and the shutter 26. Yes.

上記積層体を形成するときには、まず、真空槽11内の圧力が、排気部31によって所定の圧力にまで減圧される。真空槽11内の圧力が減圧されると、処理基板Sが、図示しない搬出入口から真空槽11内に搬入され、そして、処理基板Sは、ヒータ16によって加熱された基板ステージ13の載置面13aに載置される。処理基板Sは、先の図8に示されるように、例えば、シリコン基板上に形成された酸化シリコン(SiO)からなる絶縁膜51と、絶縁膜51に形成されたホールの側面を覆う窒化シリコン(SiN)からなる断熱層52と、断熱層52に覆われるようにホールに埋め込まれたタングステン(W)からなる下部電極53とを有している。 When forming the laminated body, first, the pressure in the vacuum chamber 11 is reduced to a predetermined pressure by the exhaust unit 31. When the pressure in the vacuum chamber 11 is reduced, the processing substrate S is carried into the vacuum chamber 11 from a carry-in / out port (not shown), and the processing substrate S is placed on the mounting surface of the substrate stage 13 heated by the heater 16. 13a. As shown in FIG. 8, the processing substrate S is, for example, an insulating film 51 made of silicon oxide (SiO 2 ) formed on a silicon substrate and nitriding covering the side surfaces of holes formed in the insulating film 51. A heat insulating layer 52 made of silicon (SiN) and a lower electrode 53 made of tungsten (W) embedded in a hole so as to be covered with the heat insulating layer 52 are provided.

処理基板Sが載置面13a上に置かれると、図2に示されるように、タイミングT1にて、制御装置からアルゴンガス供給部32に対して駆動指令が出力されることによって、所定流量のアルゴンガスが、アルゴンガス供給部32から真空槽11内に対して供給される。これにより、真空槽11内の圧力は、0.05Pa以上1Pa以下とされる。このとき、チャック電源15からチャック電極14に直流電流が供給されることで、処理基板Sが載置面13aに静電吸着される。処理基板Sが静電吸着されると、回転機構19が基板ステージ13を回転させることで、処理基板Sをその周方向に回転させる。   When the processing substrate S is placed on the placement surface 13a, a drive command is output from the control device to the argon gas supply unit 32 at timing T1, as shown in FIG. Argon gas is supplied from the argon gas supply unit 32 into the vacuum chamber 11. Thereby, the pressure in the vacuum chamber 11 is set to 0.05 Pa or more and 1 Pa or less. At this time, a DC current is supplied from the chuck power supply 15 to the chuck electrode 14 so that the processing substrate S is electrostatically attracted to the mounting surface 13a. When the processing substrate S is electrostatically attracted, the rotation mechanism 19 rotates the substrate stage 13 to rotate the processing substrate S in the circumferential direction.

そして、タイミングT2にて、制御装置からシャッタ26に対して駆動指令が出力されることによって、GeTeターゲット22aの表面のみがシャッタ26の開口から真空槽11内に露出される。GeTeターゲット22aの表面が露出されると、タイミングT3にて、制御装置から高周波電源24に対して駆動指令が出力されるとともに、制御装置から第1スイッチSWaに対して、該第1スイッチSWaをオンにするための駆動指令が出力される。これにより、所定の高周波電力が、第1スイッチSWaを介して高周波電源24から第1バッキングプレート21a及びGeTeターゲット22aに供給される。こうしてGeTeターゲット22aに対して高周波電力が供給されると、GeTeターゲット22aが、GeTeターゲット22aの周辺に生成されたプラズマ中の正イオンによってスパッタされる。   At timing T2, a drive command is output from the control device to the shutter 26, so that only the surface of the GeTe target 22a is exposed in the vacuum chamber 11 from the opening of the shutter 26. When the surface of the GeTe target 22a is exposed, at timing T3, a drive command is output from the control device to the high frequency power supply 24, and the first switch SWa is switched from the control device to the first switch SWa. A drive command for turning on is output. As a result, predetermined high-frequency power is supplied from the high-frequency power source 24 to the first backing plate 21a and the GeTe target 22a via the first switch SWa. When the high frequency power is supplied to the GeTe target 22a in this way, the GeTe target 22a is sputtered by positive ions in the plasma generated around the GeTe target 22a.

GeTeターゲット22aがスパッタされることによって、金属カルコゲナイド膜としてのGeTe膜が、例えば1nmの厚さで絶縁膜51の表面全体に形成される。なお、GeTe膜の形成時には、上記高周波電源24から出力される高周波電力、真空槽11内の圧力等が、GeTe膜のスパッタ速度を3nm/sec以上10nm/sec以下とする値に設定される。   By sputtering the GeTe target 22a, a GeTe film as a metal chalcogenide film is formed on the entire surface of the insulating film 51 with a thickness of 1 nm, for example. When the GeTe film is formed, the high-frequency power output from the high-frequency power supply 24, the pressure in the vacuum chamber 11 and the like are set to values at which the sputtering rate of the GeTe film is 3 nm / sec or more and 10 nm / sec or less.

GeTe膜が形成されると、スパッタの対象がGeTeターゲット22aからSbTeターゲット22bに切り替えられる。このターゲット22a,22b間の切り替え期間では、まず、タイミングT4にて、制御装置から第1スイッチSWaに対して、該第1スイッチSWaをオフにするための駆動信号が出力されることで、第1スイッチSWaを介した高周波電力の供給が停止される。そして、タイミングT5にて、制御装置からシャッタ26に対して駆動信号が出力されることによって、GeTeターゲット22aの表面が、シャッタ26によって覆われるとともに、SbTeターゲット22bの表面のみがシャッタ26の開口から真空槽11内に露出される。 When the GeTe film is formed, the target of sputtering is switched from the GeTe target 22a to the Sb 2 Te 3 target 22b. In the switching period between the targets 22a and 22b, first, at timing T4, a drive signal for turning off the first switch SWa is output from the control device to the first switch SWa. The supply of high-frequency power via one switch SWa is stopped. Then, at timing T5, a drive signal is output from the control device to the shutter 26, whereby the surface of the GeTe target 22a is covered by the shutter 26 and only the surface of the Sb 2 Te 3 target 22b is exposed to the shutter 26. It is exposed in the vacuum chamber 11 from the opening.

上記ターゲット22a,22b間でのスパッタ対象の切り替えが終了すると、タイミングT6にて、制御装置から第2スイッチSWbに対して、該第2スイッチSWbをオンにするための駆動指令が出力される。これにより、所定の高周波電力が、第2スイッチSWbを介して高周波電源24から第2バッキングプレート21b及びSbTeターゲット22bに供給される。その結果、SbTeターゲット22bが、SbTeターゲット22bの周辺に生成されたプラズマ中の正イオンによってスパッタされる。 When the switching of the sputtering target between the targets 22a and 22b is completed, at timing T6, a drive command for turning on the second switch SWb is output from the control device to the second switch SWb. As a result, predetermined high-frequency power is supplied from the high-frequency power source 24 to the second backing plate 21b and the Sb 2 Te 3 target 22b via the second switch SWb. As a result, the Sb 2 Te 3 target 22b is sputtered by the positive ions in the plasma generated around the Sb 2 Te 3 target 22b.

SbTeターゲット22bがスパッタされることによって、金属カルコゲナイド膜としてのSbTe膜が、例えば1nmの厚さでGeTe膜の表面全体に形成される。なお、SbTe膜の形成時には、上記高周波電源24から出力される高周波電力、真空槽11内の圧力等が、SbTe膜のスパッタ速度を3nm/sec以上10nm/sec以下とする値に設定される。 By sputtering the Sb 2 Te 3 target 22b, an Sb 2 Te 3 film as a metal chalcogenide film is formed on the entire surface of the GeTe film with a thickness of, for example, 1 nm. When the Sb 2 Te 3 film is formed, the high-frequency power output from the high-frequency power source 24, the pressure in the vacuum chamber 11 and the like set the sputtering rate of the Sb 2 Te 3 film to 3 nm / sec or more and 10 nm / sec or less. Set to a value.

SbTe膜が形成されると、スパッタの対象がSbTeターゲット22bからGeTeターゲット22aに切り替えられる。このターゲット22a,22b間の切り替え期間では、まず、タイミングT7にて、制御装置から第2スイッチSWbに対して、該第2スイッチSWbをオフにするための駆動信号が出力されることにより、第2スイッチSWbを介した高周波電力の供給が停止される。そして、タイミングT8にて、制御装置からシャッタ26に対して駆動信号が出力されることによって、SbTeターゲット22bの表面が、シャッタ26によって覆われるとともに、GeTeターゲット22aの表面のみがシャッタ26の開口から真空槽11内に露出される。 When the Sb 2 Te 3 film is formed, the target of sputtering is switched from the Sb 2 Te 3 target 22b to the GeTe target 22a. In the switching period between the targets 22a and 22b, first, at timing T7, a drive signal for turning off the second switch SWb is output from the control device to the second switch SWb. The supply of high-frequency power via the two switch SWb is stopped. Then, at timing T8, a drive signal is output from the control device to the shutter 26, whereby the surface of the Sb 2 Te 3 target 22b is covered with the shutter 26 and only the surface of the GeTe target 22a is exposed to the shutter 26. It is exposed in the vacuum chamber 11 from the opening.

上記ターゲット22a,22b間の切り替えが終了すると、タイミングT9にて、制御装置から第1スイッチSWaに対して、該第1スイッチSWaをオンにするための駆動指令が出力される。これにより、所定の高周波電力が、第1スイッチSWaを介して高周波電源24から第1バッキングプレート21a及びGeTeターゲット22aに供給される。その結果、GeTeターゲット22aが再びスパッタされることで、GeTe膜が、例えば1nmの厚さで上記SbTe膜の表面全体に形成される。このときも、上記タイミングT3からタイミングT4までと同様、高周波電源24から出力される高周波電力、及び真空槽11内の圧力等が、スパッタ速度を3nm/sec以上10nm/sec以下とする値に設定される。 When the switching between the targets 22a and 22b is completed, at timing T9, a drive command for turning on the first switch SWa is output from the control device to the first switch SWa. As a result, predetermined high-frequency power is supplied from the high-frequency power source 24 to the first backing plate 21a and the GeTe target 22a via the first switch SWa. As a result, the GeTe target 22a is sputtered again, whereby a GeTe film is formed on the entire surface of the Sb 2 Te 3 film with a thickness of 1 nm, for example. At this time as well, from the timing T3 to the timing T4, the high-frequency power output from the high-frequency power source 24, the pressure in the vacuum chamber 11 and the like are set to values at which the sputtering rate is 3 nm / sec or more and 10 nm / sec or less. Is done.

GeTe膜が形成されると、スパッタの対象がGeTeターゲット22aからSbTeターゲット22bに再び切り替えられる。このターゲット22a,22bの切り替え期間であるタイミングT10からタイミングT12までにかけては、上記タイミングT4かたタイミングT6までと同様の動作が行われる。 When the GeTe film is formed, the target of sputtering is switched again from the GeTe target 22a to the Sb 2 Te 3 target 22b. From timing T10 to timing T12, which is a switching period of the targets 22a and 22b, the same operation as that from timing T4 to timing T6 is performed.

このように、GeTeターゲット22aとSbTeターゲット22bとが互いに異なるタイミングでスパッタされるとともに、GeTeターゲット22aとSbTeターゲット22bとを所定の回数、例えば10回ずつ交互にスパッタすることによって、20層の金属カルコゲナイド膜からなる積層体が形成される。積層体が形成されると、タイミングT13にて、制御装置から第2スイッチSWbに対して、該第2スイッチSWbをオフにするための駆動指令が出力されることで、第2スイッチSWbを介した高周波電力の供給が停止される。次いで、タイミングT14にて、制御装置からアルゴンガス供給部32及び高周波電源24に対して駆動指令が出力されることによって、アルゴンガスの供給及び高周波電力の供給が停止される。また、同じくタイミングT14では、制御装置からシャッタ26に対して駆動指令が出力されることで、SbTeターゲット22bの表面が覆われる。これにより、両ターゲット22a,22bの表面が、シャッタ26によって覆われた状態になる。 As described above, the GeTe target 22a and the Sb 2 Te 3 target 22b are sputtered at different timings, and the GeTe target 22a and the Sb 2 Te 3 target 22b are alternately sputtered a predetermined number of times, for example, 10 times. As a result, a laminate composed of 20 metal chalcogenide films is formed. When the stacked body is formed, at timing T13, a drive command for turning off the second switch SWb is output from the control device to the second switch SWb, so that the second switch SWb is passed through. The supply of high-frequency power is stopped. Next, at timing T <b> 14, a drive command is output from the control device to the argon gas supply unit 32 and the high frequency power supply 24, whereby supply of argon gas and supply of high frequency power are stopped. Similarly, at timing T14, the drive command is output from the control device to the shutter 26, so that the surface of the Sb 2 Te 3 target 22b is covered. As a result, the surfaces of both targets 22 a and 22 b are covered with the shutter 26.

なお、制御装置は、上記測温器18から所定の時間間隔で入力される測定結果に基づき、ヒータ電源17に対して基板ステージ13の温度が、タイミングT1からタイミングT14までにわたり一定に維持されるような駆動信号を出力する。つまり、切り替え期間とスパッタ期間とで上記載置面13aの温度が、250℃以上350℃以下の範囲における所定温度に維持されるように基板ステージ13を温調し続ける。そのため、処理基板Sの温度は、切り替え期間中とGeTeターゲットのスパッタ中とで同一の温度に維持される。それゆえに、GeTe膜44aとSbTe膜44bとの境界面のように、熱エネルギーによって相変化を生じる組成であっても、該熱エネルギーによる相変化が生じることを抑えることができる。 Note that the control device maintains the temperature of the substrate stage 13 with respect to the heater power source 17 constant from timing T1 to timing T14 based on the measurement result input at a predetermined time interval from the thermometer 18. Such a drive signal is output. That is, the temperature of the substrate stage 13 is continuously controlled so that the temperature of the mounting surface 13a is maintained at a predetermined temperature in the range of 250 ° C. or higher and 350 ° C. or lower during the switching period and the sputtering period. Therefore, the temperature of the processing substrate S is maintained at the same temperature during the switching period and during sputtering of the GeTe target. Therefore, even if the composition causes a phase change due to thermal energy, such as a boundary surface between the GeTe film 44a and the Sb 2 Te 3 film 44b, the occurrence of the phase change due to the thermal energy can be suppressed.

ちなみに、切り替え期間とは、タイミングT4からタイミングT6、タイミングT7からタイミングT9、及びタイミングT10からタイミングT12である。また、スパッタ期間とは、タイミングT3からタイミングT4、タイミングT6からタイミングT7、タイミングT9からタイミングT10、及びタイミングT12からタイミングT13である。   Incidentally, the switching period is from timing T4 to timing T6, from timing T7 to timing T9, and from timing T10 to timing T12. The sputtering periods are from timing T3 to timing T4, from timing T6 to timing T7, from timing T9 to timing T10, and from timing T12 to timing T13.

また、上述のように、GeTeターゲット22aとSbTeターゲット22bとの間で切り替えるときには、GeTeターゲット22aとSbTeターゲット22bとのいずれにも電力が供給されていない状態とする。そして、ターゲットの一方をシャッタ26の開口から露出さるとともに、ターゲットの他方をシャッタ26によって覆うようにした上で、スパッタ対象のターゲットに対して電力を供給するようにしている。 Further, as described above, when switching between the GeTe target 22a and Sb 2 Te 3 target 22b, the power to any of the GeTe target 22a and Sb 2 Te 3 target 22b is a state of not being fed. One of the targets is exposed from the opening of the shutter 26, and the other target is covered with the shutter 26, and then power is supplied to the target to be sputtered.

そのため、GeTe膜とSbTe膜との境界では、各膜を形成するためのスパッタ粒子の混合が抑えられるようになる。加えて、一方のターゲットからスパッタされた粒子が、他方のターゲットの表面に付着することも抑えられるようになる。そのため、各ターゲット22a,22bのスパッタを開始した直後に形成された膜において、二つのターゲット22a,22bからスパッタされる粒子が混在することを抑えることができる。 Therefore, at the boundary between the GeTe film and the Sb 2 Te 3 film, mixing of sputtered particles for forming each film can be suppressed. In addition, it is possible to prevent particles sputtered from one target from adhering to the surface of the other target. For this reason, in the film formed immediately after the sputtering of the targets 22a and 22b is started, it is possible to suppress mixing of particles sputtered from the two targets 22a and 22b.

なお、処理基板S上に積層体が形成されると、回転機構19による基板ステージ13の回転が停止された後、チャック電源15からチャック電極14への直流電圧の印加が停止される。そして、処理基板Sは、真空槽11の搬出入口から真空槽11外に搬出される。   When the stacked body is formed on the processing substrate S, the rotation of the substrate stage 13 by the rotation mechanism 19 is stopped, and then the application of the DC voltage from the chuck power supply 15 to the chuck electrode 14 is stopped. Then, the processing substrate S is carried out of the vacuum chamber 11 from the carry-in / out port of the vacuum chamber 11.

また、上記スパッタ装置10による積層体の形成が終了すると、スパッタ装置等の公知の成膜装置によって積層体上に上部電極が形成された後、ドライエッチング装置等によって積層体及び上部電極の一部が選択的に除去される。これにより、上部電極と下部電極とに挟まれた金属カルコゲナイド膜の積層体を有した相変化メモリが形成される。   When the formation of the laminated body by the sputtering apparatus 10 is completed, an upper electrode is formed on the laminated body by a known film forming apparatus such as a sputtering apparatus, and then a part of the laminated body and the upper electrode is formed by a dry etching apparatus or the like. Are selectively removed. Thereby, a phase change memory having a stacked body of metal chalcogenide films sandwiched between the upper electrode and the lower electrode is formed.

[相変化メモリの作用]
次に、上記積層体にて生じる相変化について図3を参照して説明する。図3(a)に示されるように、基板上に形成されたSiOからなる絶縁膜41の凹部には、該凹部の内周面にSiNからなる断熱層42が形成され、該断熱層42の内部には、Wからなる下部電極43が埋め込まれている。そして、絶縁膜41の上面には、下部電極43の上端面を覆うように、積層体44が形成されている。積層体44は、1nmの厚さを有したGeTe膜44aと、同じく1nmの厚さを有したSbTe膜44bとが交互に積層された構成である。また、積層体44上には、例えばWからなる上部電極45が積層されている。積層体44と上部電極45とは、絶縁膜41の上面全体に形成された後、ドライエッチング等によって所定の形状にパターニングされている。
[Operation of phase change memory]
Next, the phase change which occurs in the laminate will be described with reference to FIG. As shown in FIG. 3A, in the recess of the insulating film 41 made of SiO 2 formed on the substrate, a heat insulating layer 42 made of SiN is formed on the inner peripheral surface of the recess, and the heat insulating layer 42 A lower electrode 43 made of W is embedded in the inside. A stacked body 44 is formed on the upper surface of the insulating film 41 so as to cover the upper end surface of the lower electrode 43. The stacked body 44 has a configuration in which GeTe films 44a having a thickness of 1 nm and Sb 2 Te 3 films 44b having a thickness of 1 nm are alternately stacked. An upper electrode 45 made of, for example, W is stacked on the stacked body 44. The stacked body 44 and the upper electrode 45 are formed on the entire top surface of the insulating film 41 and then patterned into a predetermined shape by dry etching or the like.

積層体44では、GeTe膜44aとSbTe膜44bとが交互に積層されていることから、GeTe膜44aとSbTe膜44bとの境界には、Ge原子、Sb原子、及びTe原子が存在している。こうした境界では、下部電極43と上部電極45との間に流れる電流に応じた下部電極43の熱エネルギーによって、GeTe膜44aを構成するTe原子44TとGe原子44Gとのうち、Ge原子44Gのみが移動する。これによって、Ge原子、Sb原子、及びTe原子によって形成される化合物の相が可逆的に変化する。 In the stacked body 44, since the GeTe film 44a and the Sb 2 Te 3 film 44b are alternately stacked, the Ge atom, Sb atom, and Te are formed at the boundary between the GeTe film 44a and the Sb 2 Te 3 film 44b. An atom exists. At such a boundary, only Ge atoms 44G out of Te atoms 44T and Ge atoms 44G constituting the GeTe film 44a are formed by the thermal energy of the lower electrode 43 according to the current flowing between the lower electrode 43 and the upper electrode 45. Moving. This reversibly changes the phase of the compound formed by the Ge, Sb, and Te atoms.

より詳細には、GeSbTe化合物は、比較的低温で長期間加熱された後に穏やかに冷却されることによって、図3(b)に示されるアモルファス相から図3(c)に示される結晶相となる一方、比較的高温で短時間加熱された後に急冷されることによって、図3(c)に示される結晶相から図3(b)に示されるようなアモルファス相となる。このような熱処理によってアモルファス相あるいは結晶相となったGeSbTe化合物は、例えば20℃から25℃程度の室温においては、アモルファス相及び結晶相のいずれの状態であっても該状態に維持される。   More specifically, the GeSbTe compound is heated at a relatively low temperature for a long time and then gently cooled to change the amorphous phase shown in FIG. 3B to the crystalline phase shown in FIG. 3C. On the other hand, by being rapidly cooled after being heated at a relatively high temperature for a short time, the crystalline phase shown in FIG. 3C is changed to an amorphous phase as shown in FIG. The GeSbTe compound that has become an amorphous phase or a crystalline phase by such heat treatment is maintained in this state regardless of whether it is in an amorphous phase or a crystalline phase at a room temperature of about 20 ° C. to 25 ° C., for example.

しかしながら、上述のようなGeTe膜44aとSbTe膜44bとの境界におけるGeSbTe化合物の相変化は、単にGeTe膜44aとSbTe膜44bとを交互に積層するのみでは、積層体44、言い換えれば処理基板Sの面内において均一に生じにくいことを本願発明者らは見出した。 However, the phase change of the GeSbTe compound at the boundary between the GeTe film 44a and the Sb 2 Te 3 film 44b as described above can be achieved by simply stacking the GeTe films 44a and the Sb 2 Te 3 films 44b alternately. In other words, the inventors of the present application have found that it does not easily occur in the plane of the processing substrate S.

つまり、本願発明者らは、積層体44を構成するGeTe膜44aとSbTe膜44bとの全てが、成膜時に処理基板Sの面内において均一な面方位、特に[111]配向の結晶から形成されていないと、該積層体44における相変化も成膜後に処理基板Sの面内において均一に生じにくいことを見出した。加えて、本願発明者らは、GeTe膜44aとSbTe膜44bとの境界におけるGeSbTe化合物の相変化は、上記スパッタ装置10を用いてGeTe膜44a及びSbTe膜44bを形成している途中にあっても発現されることも見出した。 That is, the inventors of the present invention have a uniform plane orientation, particularly [111] orientation, in the surface of the processing substrate S during the film formation of the GeTe film 44a and the Sb 2 Te 3 film 44b constituting the stacked body 44. It has been found that if it is not formed from crystals, the phase change in the laminate 44 is also difficult to occur uniformly in the plane of the processing substrate S after film formation. In addition, the inventors of the present application formed the GeTe film 44a and the Sb 2 Te 3 film 44b using the sputtering apparatus 10 to change the phase of the GeSbTe compound at the boundary between the GeTe film 44a and the Sb 2 Te 3 film 44b. It has also been found that it is expressed even during the course.

この点、本実施形態では、上記スパッタ装置10を用いて積層体44を形成するときに、処理基板Sの温度を250℃以上350℃以下の範囲で所定温度に維持するようにしている。加えて、GeTe膜44aを形成するときのスパッタ速度と、SbTe膜を形成するときのスパッタ速度とを3nm/sec以上10nm/sec以下としている。 In this regard, in the present embodiment, when the stacked body 44 is formed using the sputtering apparatus 10, the temperature of the processing substrate S is maintained at a predetermined temperature in the range of 250 ° C. to 350 ° C. In addition, the sputtering rate when forming the GeTe film 44a and the sputtering rate when forming the Sb 2 Te 3 film are 3 nm / sec or more and 10 nm / sec or less.

これによれば、各ターゲット22a,22bから放出されたスパッタ粒子は、スパッタされたときの運動エネルギーと、処理基板Sから受ける熱エネルギーとにより、処理基板S上での表面拡散が可能な程度のエネルギーを得ることができる。しかも、スパッタ粒子の表面拡散を妨げない程度の頻度で、処理基板S上に新たなスパッタ粒子が到達することから、処理基板Sの面内において膜の成長速度の均一性が高められる。その結果、膜の平坦性が高くなり、ひいては、膜を構成する結晶の面方位が、[111]配向にそろいやすくなる。その結果、GeTe膜44aとSbTe膜との境界での相変化が均一に生じることになり、こうした相変化に要する時間も短くなり、ひいては、上記積層体44を有する相変化メモリにおいて、読み書き動作の速度を高めることができる。 According to this, the sputtered particles emitted from the targets 22a and 22b can be diffused on the surface of the processing substrate S by the kinetic energy when sputtered and the thermal energy received from the processing substrate S. You can get energy. In addition, since new sputtered particles arrive on the processing substrate S at a frequency that does not hinder the surface diffusion of the sputtered particles, the uniformity of the film growth rate within the surface of the processing substrate S is improved. As a result, the flatness of the film becomes high, and as a result, the plane orientation of the crystals constituting the film easily aligns with the [111] orientation. As a result, the phase change at the boundary between the GeTe film 44a and the Sb 2 Te 3 film occurs uniformly, and the time required for such a phase change is shortened. As a result, in the phase change memory having the stacked body 44, The reading / writing operation speed can be increased.

なお、スパッタ速度が10nm/secよりも大きい場合、スパッタ粒子は、スパッタ時と処理基板Sに到達したときとにおいて、表面拡散が可能な程度のエネルギーを得ることはできる。しかし、スパッタ粒子が十分に表面拡散する以前に、処理基板Sに到達した他のスパッタ粒子と結合するため、処理基板Sの面内にて膜の成長速度にばらつきが生じてしまう。その結果、膜の平坦性が低くなり、ひいては、膜を構成する結晶の面方位の均一性も低くなってしまう。   When the sputtering rate is higher than 10 nm / sec, the sputtered particles can obtain energy that allows surface diffusion during sputtering and when reaching the processing substrate S. However, since the sputtered particles are combined with other sputtered particles that have reached the processing substrate S before the surface diffusion sufficiently, the film growth rate varies within the surface of the processing substrate S. As a result, the flatness of the film is lowered, and as a result, the uniformity of the plane orientation of the crystals constituting the film is also lowered.

また、例えば、処理基板Sの温度が250℃未満であると、スパッタ粒子は、処理基板S上にて表面拡散し難い程度のエネルギーしか、処理基板Sから得ることができず、他方、処理基板Sの温度が350℃を超えると、スパッタ粒子の表面拡散の程度が大きいために、他のスパッタ粒子との結合が進行しやすくなる。そのため、処理基板Sの温度がいずれの範囲に含まれていたとしても、処理基板Sの面内にて膜の成長速度にばらつきが生じてしまう。その結果、膜の平坦性が低くなり、ひいては、膜を構成する結晶の面方位の均一性も低くなってしまう。   Further, for example, when the temperature of the processing substrate S is less than 250 ° C., the sputtered particles can only obtain energy from the processing substrate S such that the surface of the sputtered particles hardly diffuses on the processing substrate S. When the temperature of S exceeds 350 ° C., the degree of surface diffusion of the sputtered particles is large, so that the bonding with other sputtered particles easily proceeds. Therefore, even if the temperature of the processing substrate S is included in any range, the film growth rate varies within the surface of the processing substrate S. As a result, the flatness of the film is lowered, and as a result, the uniformity of the plane orientation of the crystals constituting the film is also lowered.

加えて、本実施形態では、スパッタ装置10を用いて積層体44を形成するときに、真空槽11内の圧力を0.05Pa以上1Pa以下としている。また、GeTeターゲット22aとして、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなるものを用い、そして、SbTeターゲットとして、Sbを29質量%以上89.6質量%以下含んでなるものを用いている。加えて、GeTe膜44aを形成するときのスパッタ速度と、SbTe膜44bを形成するときのスパッタ速度を3nm/sec以上としている。 In addition, in this embodiment, when forming the laminated body 44 using the sputtering apparatus 10, the pressure in the vacuum chamber 11 is set to 0.05 Pa or more and 1 Pa or less. Further, as GeTe target 22a, Ge and 9.13 mass% or more 69.5% by mass or less, with those comprising 30.5 wt% or more 90.87 mass% of Te, and, Sb 2 Te 3 target As for Sb, 29% by mass or more and 89.6% by mass or less are used. In addition, the sputtering rate when forming the GeTe film 44a and the sputtering rate when forming the Sb 2 Te 3 film 44b are set to 3 nm / sec or more.

こうした条件によれば、GeTe膜44aにおけるGeとTeとの比、及びSbTe膜44bにおけるGeとSbとの比が、ほぼ化学量論的組成となる。これは、上記条件によれば、GeTe膜44aの形成時には、基板に到達したGeの物質量と、基板に到達したTeの物質量からGeに対して相対的に揮発しやすいTeの揮発した物質量を引いた差分とが、ほぼ等しくなるためである。他方、SbTe膜の形成時には、基板に到達したSbの物質量に対して、基板に到達したTeの物質量から揮発したTeの物質量を引いた差分が、凡そ3/2倍となるためである。それゆえに、GeTe膜44a及びSbTe膜44bは、均一な面方位に成長しやすくなり、ひいては、各膜を構成する結晶の配向が[111]配向にそろいやすくなる。 Under these conditions, the ratio of Ge to Te in the GeTe film 44a and the ratio of Ge to Sb in the Sb 2 Te 3 film 44b are almost stoichiometric compositions. This is because, according to the above conditions, when the GeTe film 44a is formed, the amount of Ge that has reached the substrate and the amount of Te that has been volatilized relatively easily with respect to Ge from the amount of Te that has reached the substrate. This is because the difference obtained by subtracting the amount is substantially equal. On the other hand, when the Sb 2 Te 3 film is formed, the difference obtained by subtracting the amount of Te that has volatilized from the amount of Te that has reached the substrate is approximately 3/2 times the amount of Sb that has reached the substrate. It is to become. Therefore, the GeTe film 44a and the Sb 2 Te 3 film 44b are easy to grow in a uniform plane orientation, and as a result, the orientation of the crystals constituting each film is easily aligned with the [111] orientation.

[試験例]
直径200mmのシリコン基板に対して以下の条件にて、GeTe膜を形成した。
・GeTeターゲット Ge:36.3質量%、Te:63.7質量%
・Arガス流量 50sccm
・真空槽内の圧力 0.2〜0.5Pa
・ターゲット電力 50W〜1000W
・シリコン基板の温度 300℃
・膜厚 10nm
スパッタ速度を1nm/sec以上13nm/sec以下の範囲で変更し、各GeTe膜の表面における二乗平均平方根粗さ(JIS B 0601)(nm)を算出した。二乗平均平方根粗さの算出値とスパッタ速度との関係を図4に示す。また、X線回折(X-ray Diffraction : XRD)を用い、各GeTe膜の結晶性を評価した。上記スパッタ速度のうち、3nm/sec以上10nm/sec以下の低速GeTe膜で認められた回折ピークを図5の実線L1に示し、スパッタ速度が10nm/secを超える高速GeTe膜で認められた回折ピークを図5の一点鎖線L2に示す。
[Test example]
A GeTe film was formed on a silicon substrate having a diameter of 200 mm under the following conditions.
-GeTe target Ge: 36.3 mass%, Te: 63.7 mass%
・ Ar gas flow rate 50sccm
・ Pressure in the vacuum chamber 0.2-0.5Pa
・ Target power 50W-1000W
・ Silicon substrate temperature 300 ℃
・ Film thickness 10nm
The sputtering rate was changed in the range of 1 nm / sec or more and 13 nm / sec or less, and the root mean square roughness (JIS B 0601) (nm) on the surface of each GeTe film was calculated. FIG. 4 shows the relationship between the calculated value of the root mean square roughness and the sputtering rate. Further, the crystallinity of each GeTe film was evaluated using X-ray diffraction (XRD). Of the above sputtering rates, the diffraction peak observed in the low-speed GeTe film of 3 nm / sec or more and 10 nm / sec or less is shown by the solid line L1 in FIG. 5, and the diffraction peak recognized in the high-speed GeTe film having a sputtering rate exceeding 10 nm / sec. Is shown by a one-dot chain line L2 in FIG.

また、エネルギー分散型X線分光法(Energy Dispersive X-ray Spectroscopy : EDX)を用い、各GeTe膜の組成比、詳細には、Geの物質量とTeの物質量との和に対するTeの物質量の比を計測した。GeTe膜の組成比とスパッタ速度との関係を図6に示す。さらに、上記XRDの計測結果を用い、各GeTe膜における[111]配向強度(Ifcc )と該GeTe膜におけるその他の配向強度との比を計測した。[111]配向強度とスパッタ速度との関係を図7に示す。なお、この比が、20以上であるときに、GeTe膜を構成する結晶の配向が、[111]配向にそろっていると見なすことができる。   Also, using energy dispersive X-ray spectroscopy (EDX), the composition ratio of each GeTe film, specifically, the amount of Te with respect to the sum of the amount of Ge and the amount of Te The ratio of was measured. FIG. 6 shows the relationship between the composition ratio of the GeTe film and the sputtering rate. Furthermore, the ratio of [111] orientation strength (Ifcc) in each GeTe film to other orientation strengths in the GeTe film was measured using the XRD measurement result. The relationship between [111] orientation strength and sputtering rate is shown in FIG. When this ratio is 20 or more, it can be considered that the orientation of the crystals constituting the GeTe film is aligned with the [111] orientation.

図4に示されるように、スパッタ速度が、3nm/sec以上10nm/sec以下の範囲で形成されたGeTe膜の二乗平均平方根粗さはほぼ同一の値であって、0.1nm以上0.2nm以下の範囲内で推移していた。これに対し、スパッタ速度が10nm/secを超えた場合には、スパッタ速度が11nm/secであるときの二乗平均平方根粗さが0.24nm、スパッタ速度が12nm/secであるときの二乗平均平方根粗さが0.3nm、スパッタ速度が13nm/secであるときの二乗平均平方根粗さが0.5nmであった。このように、スパッタ速度が10nm/secを超えると、スパッタ速度が大きくなることに伴って、GeTe膜の二乗平均平方根粗さも大きくなった。   As shown in FIG. 4, the root mean square roughness of the GeTe film formed at a sputtering rate of 3 nm / sec or more and 10 nm / sec or less is substantially the same value, and is 0.1 nm or more and 0.2 nm. It was within the following range. On the other hand, when the sputtering rate exceeds 10 nm / sec, the root mean square roughness when the sputtering rate is 11 nm / sec is 0.24 nm and the root mean square when the sputtering rate is 12 nm / sec. The root mean square roughness when the roughness was 0.3 nm and the sputtering rate was 13 nm / sec was 0.5 nm. As described above, when the sputtering rate exceeds 10 nm / sec, the root mean square roughness of the GeTe film also increases as the sputtering rate increases.

なお、SbTeターゲットを用いて、上述と同様の条件にてSbTe膜を形成したところ、GeTe膜を作成したときと同様の結果が認められた。これは、スパッタ粒子として基板に到達したSbのうちで膜形成に寄与する割合と、スパッタ粒子として基板に到達したTeのうちで膜形成に寄与するTeの割合との比が、GeとTeとにおけるそれと同様のためである。 Incidentally, by using the Sb 2 Te 3 target was formed of Sb 2 Te 3 film under the same conditions as described above, similar results as when creating the GeTe film was observed. This is because the ratio of the proportion of Sb that reaches the substrate as sputtered particles to the proportion of Te that contributes to film formation among the Te that reaches the substrate as sputtered particles is Ge and Te. This is because it is the same as that.

図5に示されるように、低速GeTe膜においては、θ=25.5°としたときの2θにおけるX線の強度が最も大きいことから、面心立方晶の[111]配向である結晶が最も多く含まれていることが認められた。また、低速GeTe膜においては、θ=52.5°としたときの2θにおけるX線の強度が2番目に大きいことから、面心立方晶の[222]配向である結晶が2番目に多く含まれていることが認められた。加えて、θの角度を上記以外としたときには、2θにおけるX線の反射は、ほとんど認められなかった。   As shown in FIG. 5, in the low-speed GeTe film, the intensity of X-rays at 2θ when θ = 25.5 ° is the highest, so the crystal having the [111] orientation of the face-centered cubic crystal is the most. It was recognized that many were included. In addition, in the low-speed GeTe film, the intensity of X-rays at 2θ when θ = 52.5 ° is the second highest, and therefore the second most crystals with [222] orientation of face-centered cubic crystals are included. It was recognized that In addition, when the angle of θ was other than the above, almost no X-ray reflection was observed at 2θ.

これに対し、同じく図5に示されるように、高速GeTe膜においては、上記低速GeTe膜と同様、θ=25.5°としたときの2θにおけるX線の強度が最も大きいことが認められた。しかしながら、θ=29.5としたときの2θにおけるX線の強度も、θ=22.5°としたときと同程度に大きいことから、高速GeTe膜には、面心立方晶の[200]配向である結晶も相対的に多く含まれていることが認められた。また、高速GeTe膜においては、上記低速GeTe膜と同様、θ=52.5°としたときの2θにおけるX線の反射が認められ、さらに、θ=42.5°としたときの2θにおけるX線の反射も認められた。つまり、高速GeTe膜には、面心立方晶の[220]配向である結晶も含まれていることが認められた。   On the other hand, as shown in FIG. 5, in the high-speed GeTe film, as in the low-speed GeTe film, it was recognized that the intensity of X-rays at 2θ when θ = 25.5 ° was the highest. . However, since the intensity of X-rays at 2θ when θ = 29.5 is as high as when θ = 22.5 °, the high-speed GeTe film has a face-centered cubic [200]. It was confirmed that relatively many crystals were oriented. In the high-speed GeTe film, similar to the low-speed GeTe film, reflection of X-rays at 2θ when θ = 52.5 ° is observed, and further, X at 2θ when θ = 42.5 ° is observed. Line reflection was also observed. That is, it was confirmed that the high-speed GeTe film also includes a crystal having a [220] orientation of face-centered cubic.

こうした結果から、相対的に低い速度で形成されたGeTe膜は、その大部分が[111]配向の結晶である一方、相対的に高い速度で形成されたGeTe膜は、[111]配向の結晶が含まれてはいるものの、それ以外の配向の結晶も多く含まれていること、すなわち、配向のばらつきが相対的に大きいことが認められた。なお、SbTeターゲットを用いて、上述と同様の条件にてSbTe膜を形成したところ、GeTe膜を形成したときと同様の結果が認められた。 From these results, GeTe films formed at a relatively low speed are mostly [111] oriented crystals, whereas GeTe films formed at a relatively high speed are [111] oriented crystals. However, it is recognized that many crystals with other orientations are also contained, that is, the variation in orientation is relatively large. Incidentally, by using the Sb 2 Te 3 target was formed of Sb 2 Te 3 film under the same conditions as described above, similar results as when forming a GeTe film was observed.

図6に示されるように、スパッタ速度が1nm/sec以上3nm/sec未満であるときには、スパッタ速度が大きくなるにつれてTe/(Ge+Te)の値が大きくなることが認められた。一方、スパッタ速度が3nm/sec以上であるときには、Te/(Ge+Te)の値がほぼ一定であり、しかも、GeとTeとが略1対1で含まれていることが認められた。つまり、GeTe膜の組成が、ほぼ化学量論的組成であることが認められた。なお、上記試験例1と同様、SbTeターゲットを用いて、上述と同様の条件にてSbTe膜を形成したところ、GeTe膜を形成したときと同様の結果が認められた。 As shown in FIG. 6, when the sputtering rate is 1 nm / sec or more and less than 3 nm / sec, it was recognized that the value of Te / (Ge + Te) increases as the sputtering rate increases. On the other hand, when the sputtering rate was 3 nm / sec or more, it was confirmed that the value of Te / (Ge + Te) was almost constant, and that Ge and Te were included approximately 1: 1. That is, it was recognized that the composition of the GeTe film was almost stoichiometric. As in Test Example 1, when an Sb 2 Te 3 film was formed under the same conditions as described above using an Sb 2 Te 3 target, the same results as when a GeTe film was formed were observed.

図7に示されるように、スパッタ速度が3nm/sec以上10nm/sec以下であるときに、上記比が20以上であることが認められた。こうした結果にあわせ、上記図6に示される結果にも鑑みれば、GeTe膜がほぼ化学量論的組成であるときに、該GeTe膜を構成する結晶も[111]配向にそろうことが認められた。また、図7に示される結果にあわせ、図5に示される結果にも鑑みれば、GeTe膜の二乗平均平方根粗さが0.2nm以下であるときに、該GeTe膜を構成する結晶も[111]配向にそろうことが認められた。なお、SbTeターゲットを用いて、上述と同様の条件にてSbTe膜を形成したところ、GeTe膜を形成したときと同様の結果が認められた。
[実施例]
上記成膜条件のうち、スパッタ速度が3nm/sec以上10nm/sec以下である条件にてGeTe膜及びSbTe膜を交互に10層ずつ積層することにより、実施例1の相変化メモリを得た。また、上記成膜条件のうち、スパッタ速度が3nm/sec未満となる条件にてGeTe膜及びSbTe膜を交互に10層ずつ積層することにより、比較例1の相変化メモリを得た。また、上記成膜条件のうち、スパッタ速度が10nm/secを超える条件にてGeTe膜及びSbTe膜を交互に10層ずつ積層することにより、比較例2の相変化メモリを得た。さらに、以下の条件にて形成したGeSbTe膜を相変化膜とすることにより、比較例3の相変化メモリを得た。
As shown in FIG. 7, it was recognized that the ratio was 20 or more when the sputtering rate was 3 nm / sec or more and 10 nm / sec or less. In accordance with these results, in view of the results shown in FIG. 6 above, it was confirmed that when the GeTe film has a substantially stoichiometric composition, the crystals constituting the GeTe film are aligned with the [111] orientation. . In addition to the results shown in FIG. 7, in consideration of the results shown in FIG. 5, when the root mean square roughness of the GeTe film is 0.2 nm or less, the crystals constituting the GeTe film are [111] It was confirmed that the alignment was aligned. Incidentally, by using the Sb 2 Te 3 target was formed of Sb 2 Te 3 film under the same conditions as described above, similar results as when forming a GeTe film was observed.
[Example]
Of the above film forming conditions, the GeTe film and the Sb 2 Te 3 film are alternately stacked on the condition that the sputtering rate is 3 nm / sec or more and 10 nm / sec or less, whereby the phase change memory of Example 1 is obtained. Obtained. Moreover, the phase change memory of Comparative Example 1 was obtained by alternately stacking GeTe films and Sb 2 Te 3 films on the condition that the sputtering rate was less than 3 nm / sec among the above film forming conditions. . Further, among the film forming conditions, by the sputtering rate is laminated under conditions of greater than 10 nm / sec GeTe film and Sb 2 Te 3 film are alternately ten layers, to obtain a phase change memory of Comparative Example 2. Further, by the Ge 2 Sb 2 Te 5 film formed under the following conditions and the phase change layer, to obtain a phase change memory of Comparative Example 3.

・Arガス流量 50sccm
・真空槽内の圧力 0.5Pa
・ターゲット電力 500W
・シリコン基板の温度 250℃
・膜厚 200nm
そして、各々の相変化メモリにおけるアモルファスの状態から結晶の状態に相変化するまでの時間であるセット時間と、結晶の状態からアモルファスの状態に相変化するまでの時間であるリセット時間とを測定した。この測定結果を以下の表1に示す。
・ Ar gas flow rate 50sccm
・ Pressure in vacuum chamber 0.5Pa
・ Target power 500W
・ Silicon substrate temperature 250 ℃
・ Thickness 200nm
Then, the set time, which is the time until the phase changes from the amorphous state to the crystalline state, and the reset time, which is the time until the phase changes from the crystalline state to the amorphous state, in each phase change memory were measured. . The measurement results are shown in Table 1 below.

Figure 0005705689
Figure 0005705689

このように、上述した好適なスパッタ速度にて形成したGeTe膜及びSbTe膜からなる実施例1の相変化メモリによれば、単一のGeSbTe膜からなる比較例3の相変化メモリよりもセット時間とリセット時間との両方が短くなる、すなわち、読み書き動作にかかる時間が短くなることが認められた。これに対し、GeTe膜及びSbTe膜の積層体を用いたとはいえ、上述した好適な範囲に含まれないスパッタ速度にて形成したGeTe膜及びSbTe膜であると、上述のような効果が得られないことが認められた。 As described above, according to the phase change memory of Example 1 including the GeTe film and the Sb 2 Te 3 film formed at the above-described preferable sputtering rate, the comparative example 3 including the single Ge 2 Sb 2 Te 5 film. It was found that both the set time and the reset time are shorter than the phase change memory, that is, the time required for the read / write operation is shortened. In contrast, although the using a stack of GeTe film and Sb 2 Te 3 film, if it is GeTe film and Sb 2 Te 3 film formed by not included in the preferred range described above sputter rate, the above-mentioned It was recognized that such an effect could not be obtained.

以上説明したように、本実施形態の相変化メモリの形成装置、及び相変化メモリの形成方法によれば、以下に列挙する効果が得られるようになる。
(1)各ターゲット22a,22bから放出されたスパッタ粒子は、スパッタされたときと、処理基板Sに到達したときとにおいて、処理基板S上での表面拡散が可能な程度のエネルギーを得ることができる。しかも、スパッタ粒子の表面拡散を妨げない程度の頻度で、処理基板S上に新たなスパッタ粒子が到達することから、処理基板Sの面内において膜の成長速度の均一性が高められる。その結果、GeTe膜44a及びSbTe膜44bの平坦性が高くなり、ひいては、膜を構成する結晶の面方位が[111]配向にそろいやすくなる。その結果、GeTe膜44aとSbTe膜との境界での相変化が均一に生じることになり、こうした相変化に要する時間も短くなり、ひいては、上記積層体44を有する相変化メモリにおいて、読み書き動作の速度を高めることができる。
As described above, according to the phase change memory forming apparatus and the phase change memory forming method of the present embodiment, the following effects can be obtained.
(1) Sputtered particles emitted from the targets 22a and 22b can obtain energy that allows surface diffusion on the processing substrate S when they are sputtered and when they reach the processing substrate S. it can. In addition, since new sputtered particles arrive on the processing substrate S at a frequency that does not hinder the surface diffusion of the sputtered particles, the uniformity of the film growth rate within the surface of the processing substrate S is improved. As a result, the flatness of the GeTe film 44a and the Sb 2 Te 3 film 44b increases, and as a result, the plane orientation of the crystals constituting the film easily aligns with the [111] orientation. As a result, the phase change at the boundary between the GeTe film 44a and the Sb 2 Te 3 film occurs uniformly, and the time required for such a phase change is shortened. As a result, in the phase change memory having the stacked body 44, The reading / writing operation speed can be increased.

(2)基板ステージ13を回転させつつ、GeTe膜44a及びSbTe膜44bを形成するようにしている。そのため、処理基板Sの周方向において、到達するスパッタ粒子の量の均一性が高められる。それゆえに、処理基板Sの面内におけるGeTe膜44a及びSbTe膜44bの成長及び平坦性が高められ、ひいては、面方位の均一性が高められるようになる。したがって、積層体44を有する相変化メモリにおける読み書き動作の速度が高められることになる。 (2) The GeTe film 44a and the Sb 2 Te 3 film 44b are formed while the substrate stage 13 is rotated. Therefore, the uniformity of the amount of sputtered particles that reach the processing substrate S in the circumferential direction is improved. Therefore, the growth and flatness of the GeTe film 44a and the Sb 2 Te 3 film 44b in the plane of the processing substrate S are improved, and as a result, the uniformity of the plane orientation is improved. Therefore, the speed of the read / write operation in the phase change memory having the stacked body 44 is increased.

(3)基板ステージ13の載置面13aによって処理基板Sの吸着及び加熱を行うようにしている。そのため、処理基板Sの面内における温度ばらつきを小さくすることができる。それゆえに、処理基板Sの面内において該処理基板Sからスパッタ粒子に対して与えられるエネルギーのばらつきを小さくすることができ、ひいては、スパッタ粒子の表面拡散のばらつきを小さくすることができる。したがって、処理基板Sの面内における膜成長及び平坦性を高めることができる。   (3) The processing substrate S is attracted and heated by the mounting surface 13 a of the substrate stage 13. Therefore, the temperature variation in the surface of the processing substrate S can be reduced. Therefore, variation in energy given to the sputtered particles from the processing substrate S in the plane of the processing substrate S can be reduced, and consequently, variation in surface diffusion of the sputtered particles can be reduced. Therefore, film growth and flatness within the surface of the processing substrate S can be enhanced.

(4)GeTeターゲット22aは、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなり、他方、SbTeターゲット22bは、Sbを29質量%以上89.6質量%以下、Teを10.4質量%以上71質量%以下含んでなる。そして、GeTeターゲット22aをスパッタしてGeTe膜44aを形成する際、及び、SbTeターゲット22bをスパッタしてSbTe膜44bを形成する際には、0.05Pa以上1Pa以下の雰囲気にて、各膜を毎秒3nm以上の速度で基板上に積層する、つまり、各膜のスパッタ速度を毎秒3nm以上10nm以下とするようにしている。そのため、GeTe膜44aにおけるGeとTeとの比、及びSbTe膜44bにおけるGeとSbとの比が、ほぼ化学量論的組成となる。それゆえに、GeTe膜44a及びSbTe膜44bは、均一な面方位に成長しやすくなる。これにより、各膜を構成する結晶の配向が[111]配向にそろいやすくなる。 (4) The GeTe target 22a includes 9.13% by mass to 69.5% by mass of Ge and 30.5% by mass to 90.87% by mass of Te, while the Sb 2 Te 3 target 22b includes , Sb is 29 mass% or more and 89.6 mass% or less, and Te is 10.4 mass% or more and 71 mass% or less. Then, when the GeTe target 22a is sputtered to form the GeTe film 44a and when the Sb 2 Te 3 target 22b is sputtered to form the Sb 2 Te 3 film 44b, an atmosphere of 0.05 Pa to 1 Pa is formed. Each film is laminated on the substrate at a rate of 3 nm or more per second, that is, the sputtering rate of each film is set to 3 nm or more and 10 nm or less per second. Therefore, the ratio of Ge and Te in the GeTe film 44a and the ratio of Ge and Sb in the Sb 2 Te 3 film 44b are almost stoichiometric compositions. Therefore, the GeTe film 44a and the Sb 2 Te 3 film 44b are easily grown in a uniform plane orientation. Thereby, the orientation of the crystals constituting each film is easily aligned with the [111] orientation.

(5)スパッタ対象の切り替えに併せて、シャッタ26から露出されるターゲット22a,22bの切り替えを行うようにしている。そのため、一方の金属カルコゲナイド膜を形成するときに、他方の金属カルコゲナイド膜を形成するための金属カルコゲナイドターゲットから放出されたスパッタ粒子が混在することを抑えられる。それゆえに、各金属カルコゲナイド膜の組成が、化学量論的組成に維持されやすくなり、ひいては、各金属カルコゲナイド膜を構成する結晶配向が、[111]配向にそろいやすくなる。   (5) The targets 22a and 22b exposed from the shutter 26 are switched together with the switching of the sputtering target. Therefore, when one metal chalcogenide film is formed, it is possible to suppress the mixture of sputtered particles emitted from the metal chalcogenide target for forming the other metal chalcogenide film. Therefore, the composition of each metal chalcogenide film is easily maintained at a stoichiometric composition, and as a result, the crystal orientation constituting each metal chalcogenide film is easily aligned with the [111] orientation.

(6)スパッタ対象を切り替えるときと、各ターゲット22a,22bをスパッタするときとで基板ステージ13の有する載置面13aの温度を等しくするようにしている。そのため、金属カルコゲナイド膜の積層を開始したときから停止するときまでにわたり、処理基板Sの温度をほぼ一定とすることができる。それゆえに、切り替え期間とスパッタ期間との境界にて処理基板Sに温度差が形成されることで、スパッタ期間を開始した直後とそれ以降のスパッタ期間とにおいて、処理基板Sからスパッタ粒子に与えられるエネルギーの差を抑制することができる。これにより、処理基板Sに到達したスパッタ粒子の表面拡散の度合いが、各スパッタ期間内にて変化することを抑えられる。したがって、各金属カルコゲナイド膜の成長及び平坦性の基板の面内における均一性を高めることができる。   (6) The temperature of the mounting surface 13a of the substrate stage 13 is made equal when the sputtering target is switched and when the targets 22a and 22b are sputtered. Therefore, the temperature of the processing substrate S can be made substantially constant from the start to the stop of the lamination of the metal chalcogenide film. Therefore, by forming a temperature difference in the processing substrate S at the boundary between the switching period and the sputtering period, the processing substrate S gives the sputtered particles immediately after the start of the sputtering period and in the subsequent sputtering period. The difference in energy can be suppressed. Thereby, it is possible to suppress the degree of the surface diffusion of the sputtered particles reaching the processing substrate S from changing within each sputtering period. Therefore, the growth of each metal chalcogenide film and the uniformity in the plane of the flat substrate can be improved.

なお、上記実施形態は、以下のように適宜変更して実施することができる。
・基板ステージ13を回転することなく、GeTe膜44a及びSbTe膜44bを形成するようにしてもよい。こうした構成であっても、上記(1)、(3)〜(6)に準じた効果を得ることができる。
In addition, the said embodiment can be changed and implemented suitably as follows.
The GeTe film 44a and the Sb 2 Te 3 film 44b may be formed without rotating the substrate stage 13. Even if it is such a structure, the effect according to said (1) and (3)-(6) can be acquired.

・基板ステージ13の備える載置面13aの一部で処理基板Sの加熱を行うことによって、該処理基板Sの全体を加熱するようにしてもよい。こうした構成であっても、(1)、(2)、(4)〜(6)に準じた効果を得ることができる。   The whole processing substrate S may be heated by heating the processing substrate S on a part of the mounting surface 13 a included in the substrate stage 13. Even if it is such a structure, the effect according to (1), (2), (4)-(6) can be acquired.

・GeTeターゲット22aの組成は、スパッタにより形成されたGeTe膜44aの組成が上述したような組成となれば、上記以外の組成であってもよく、また、SbTeターゲット22bの組成は、スパッタにより形成されたSbTe膜の組成が上述したような組成となれば、上記以外の組成であってもよい。こうした構成であっても、上記(1)〜(3)、(5)、(6)に準じた効果を得ることができる。 The composition of the GeTe target 22a may be a composition other than the above as long as the composition of the GeTe film 44a formed by sputtering is as described above, and the composition of the Sb 2 Te 3 target 22b is A composition other than the above may be used as long as the composition of the Sb 2 Te 3 film formed by sputtering has the above-described composition. Even if it is such a structure, the effect according to said (1)-(3), (5), (6) can be acquired.

・真空槽11内の圧力は、処理基板Sに形成されるGeTe膜44aの組成及びSbTe膜44bが上述のような組成となれば、上記範囲に含まれない圧力であってもよい。これによっても、上記(1)〜(3)、(5)、(6)に準じた効果を得ることができる。 The pressure in the vacuum chamber 11 may be a pressure not included in the above range as long as the composition of the GeTe film 44a formed on the processing substrate S and the Sb 2 Te 3 film 44b have the above composition. . Also by this, the effect according to said (1)-(3), (5), (6) can be acquired.

・シャッタ26は搭載されていなくともよい。こうした構成であっても、上記(1)〜(4)、及び(6)に準じた効果を得ることができるとともに、シャッタ26を割愛する分だけ、スパッタ装置10の構成を簡単にすることができる。   -The shutter 26 does not need to be mounted. Even if it is such a structure, while being able to acquire the effect according to said (1)-(4) and (6), it can simplify the structure of the sputtering device 10 by the part which omits the shutter 26. FIG. it can.

・スパッタ対象の切り替え期間での載置面13aの温度と、スパッタ期間での載置面13aの温度とは、GeTe膜44a及びSbTe膜44bを結晶相の状態で形成することが可能で有れば、同一の温度でなくともよい。こうした構成であっても、上記(1)〜(5)に記載の効果を得ることができる。 The temperature of the mounting surface 13a during the switching period of the sputtering target and the temperature of the mounting surface 13a during the sputtering period can form the GeTe film 44a and the Sb 2 Te 3 film 44b in a crystalline phase state. If it is, it does not need to be the same temperature. Even if it is such a structure, the effect as described in said (1)-(5) can be acquired.

・交互に10層ずつ積層されたGeTe膜44aとSbTe膜44bとによって積層体44を構成するようにした。これに限らず、GeTe膜44a及びSbTe膜の積層数は任意に変更可能である。 The stacked body 44 is configured by the GeTe films 44a and the Sb 2 Te 3 films 44b that are alternately stacked by 10 layers. However, the number of layers of the GeTe film 44a and the Sb 2 Te 3 film can be arbitrarily changed.

・GeTeターゲット22a及びSbTeターゲット22bは、基板ステージ13の載置面13aとほぼ平行をなすように配置したが、載置面13aの法線方向に対して所定の角度を有するように配置してもよい。 The GeTe target 22a and the Sb 2 Te 3 target 22b are arranged so as to be substantially parallel to the placement surface 13a of the substrate stage 13, but have a predetermined angle with respect to the normal direction of the placement surface 13a. You may arrange.

・スパッタ装置10は、GeTeターゲット22a及びSbTeターゲット22bのスパッタ時に、上記アルゴンガスに加えて窒素ガスや酸素ガスを供給するようにしてよい。 The sputtering apparatus 10 may supply nitrogen gas or oxygen gas in addition to the argon gas when sputtering the GeTe target 22a and the Sb 2 Te 3 target 22b.

・GeTeターゲット22a及びSbTeターゲット22bのスパッタ時には、直流電源25から各ターゲット22a,22bに直流電圧を印加するようにしてもよい。あるいは、高周波電源24からの高周波電圧と、直流電源25からの直流電圧との両方から同時に電圧を印加するようにしてもよい。 -When sputtering the GeTe target 22a and the Sb 2 Te 3 target 22b, a DC voltage may be applied from the DC power source 25 to each of the targets 22a and 22b. Alternatively, the voltage may be applied simultaneously from both the high-frequency voltage from the high-frequency power supply 24 and the DC voltage from the DC power supply 25.

・第1スイッチSWa及び第2スイッチSWbのいずれもが高周波電源24と接続されていない状態で、シャッタ26の開口から露出するターゲットの切り替えを行うようにした。これに限らず、高周波電源24との接続を一方のスイッチから他方のスイッチへ切り替えた後に、シャッタ26の開口から露出するターゲットを切り替えるようにしてもよい。要は、GeTeターゲット22aの表面と、SbTeターゲット22bの表面とが同時にスパッタされないように、スイッチSWa,SWbの切り替えとシャッタ26の切り替えとを行うようにすればよい。 The target exposed from the opening of the shutter 26 is switched in a state where neither the first switch SWa nor the second switch SWb is connected to the high frequency power supply 24. However, the target exposed from the opening of the shutter 26 may be switched after the connection with the high frequency power supply 24 is switched from one switch to the other switch. In short, the switches SWa and SWb and the shutter 26 may be switched so that the surface of the GeTe target 22a and the surface of the Sb 2 Te 3 target 22b are not sputtered simultaneously.

・上記ターゲット22a,22bには、炭素、ケイ素、アルミニウム、スズ、リン、ヒ素、銀、インジウム等の元素が添加されていてもよい。
・GeTe膜44aとSbTe膜44bとを交互に積層することによって、これら膜の境界にGeSbTe化合物が形成されるようにした。これに限らず、互いに異なる組成を有した金属カルコゲナイド膜の境界に、AgInSbTe化合物が形成される、あるいはGeCuTe化合物が形成されるように、二つの金属カルコゲナイドターゲットを構成するようにしてもよい。この場合、金属カルコゲナイドターゲットの組み合わせとしては、例えばAgInTeターゲットとAgSbTeターゲットとの組み合わせ、あるいはGeTeターゲットとCuTeターゲットとの組み合わせを採用することができる。こうした構成であっても、上記(1)〜(3)に準じた効果を得ることができる。
-Elements such as carbon, silicon, aluminum, tin, phosphorus, arsenic, silver, and indium may be added to the targets 22a and 22b.
-GeTe films 44a and Sb 2 Te 3 films 44b were alternately stacked to form a GeSbTe compound at the boundary between these films. However, the present invention is not limited to this, and two metal chalcogenide targets may be configured such that an AgInSbTe compound or a GeCuTe compound is formed at the boundary between metal chalcogenide films having different compositions. In this case, as a combination of metal chalcogenide targets, for example, a combination of an AgInTe 2 target and an AgSbTe 2 target, or a combination of a GeTe target and a CuTe target can be employed. Even if it is such a structure, the effect according to said (1)-(3) can be acquired.

・各スイッチSWa,SWbをオフの状態とするタイミング、具体的には、タイミングT4、タイミングT7、及びタイミングT10にて、各ターゲット22a,22bに対応するシャッタ26の開口を閉じるようにしてもよい。   The opening of the shutter 26 corresponding to each target 22a, 22b may be closed at the timing when the switches SWa, SWb are turned off, specifically, at the timing T4, the timing T7, and the timing T10. .

・上記タイミングT13にて第2スイッチSWbをオフの状態とすると同時に、Arガスの供給、及び電力の供給を停止し、且つ、シャッタ26におけるSbTeターゲットに対応する開口を閉じるようにしてもよい。 At the timing T13, the second switch SWb is turned off, and at the same time, the supply of Ar gas and power is stopped, and the opening corresponding to the Sb 2 Te 3 target in the shutter 26 is closed. Also good.

・上記タイミングT2にて第1スイッチSWaをオンの状態とした後、高周波電源24からの電力の供給を開始するようにしたが、高周波電源24からの電力の供給を開始した後に、第1スイッチSWaをオンの状態とするようにしてもよい。   The power supply from the high frequency power supply 24 is started after the first switch SWa is turned on at the timing T2, but after the power supply from the high frequency power supply 24 is started, the first switch SWa may be turned on.

・スイッチSWa,SWbを割愛するとともに、各膜の形成を開始するとき及び停止するときには、高周波電源24にて高周波電力の供給の開始及び停止を行うようにしてもよい。   In addition to omitting the switches SWa and SWb, the high frequency power supply 24 may start and stop the supply of high frequency power when starting and stopping the formation of each film.

・処理基板Sを基板ステージ13に搭載したチャック電極14の静電気力によって吸着するようにしたが、例えば真空吸着等の他の吸着方法によって処理基板Sの吸着を行うようにしてもよい。   Although the processing substrate S is adsorbed by the electrostatic force of the chuck electrode 14 mounted on the substrate stage 13, the processing substrate S may be adsorbed by another adsorption method such as vacuum adsorption.

・ターゲット22a,22bには、直流電源25から電力を供給したり、また、高周波電源24及び直流電源25の両方から電力を供給したりしてもよく、これにより、高周波電源24から電力を供給したときと同様のスパッタ速度とすれば、同様の効果を得ることができる。   The target 22a, 22b may be supplied with power from the DC power supply 25, or may be supplied with power from both the high-frequency power supply 24 and the DC power supply 25, thereby supplying power from the high-frequency power supply 24. The same effect can be obtained if the sputtering rate is the same as in the above case.

・スパッタ装置10は、GeTeターゲット22aとSbTeターゲット22bとの二つの金属カルコゲナイドターゲットを有するようにしたが、三以上の金属カルコゲナイドターゲット、例えばGeTeターゲット、SbTeターゲット、及びGeSbターゲットを有するようにしてもよい。 The sputtering apparatus 10 has two metal chalcogenide targets, that is, a GeTe target 22a and an Sb 2 Te 3 target 22b, but has three or more metal chalcogenide targets, for example, a GeTe target, an SbTe target, and a GeSb target. It may be.

10…スパッタ装置、11…真空槽、11a…排気口、11b…ガス供給口、12…上蓋、12a…絶縁材、13…基板ステージ、13a…載置面(加熱面)、14…チャック電極、15…チャック電源、16…ヒータ、17…ヒータ電源、18…測温器、19…回転機構、21a…第1バッキングプレート、21b…第2バッキングプレート、22a…GeTeターゲット、22b…SbTeターゲット、23a…第1磁石ユニット、23b…第2磁石ユニット、24…高周波電源、25…直流電源、26…シャッタ、31…排気部、32…アルゴンガス供給部、41,51…絶縁膜、42,52…断熱層、43,53…下部電極、44…積層体、44a…GeTe膜、44b…SbTe膜、44G…ゲルマニウム原子、44T…テルル原子、50…相変化メモリ、54…金属カルコゲナイド膜、55…上部電極、S…処理基板、SWa…第1スイッチ、SWb…第2スイッチ。 DESCRIPTION OF SYMBOLS 10 ... Sputtering device, 11 ... Vacuum chamber, 11a ... Exhaust port, 11b ... Gas supply port, 12 ... Upper lid, 12a ... Insulating material, 13 ... Substrate stage, 13a ... Mounting surface (heating surface), 14 ... Chuck electrode, 15 ... chuck power supply, 16 ... heater, 17 ... heater power source, 18 ... temperature measuring unit, 19 ... rotation mechanism, 21a ... first backing plate, 21b ... second backing plate, 22a ... GeTe target, 22b ... Sb 2 Te 3 Target, 23a ... 1st magnet unit, 23b ... 2nd magnet unit, 24 ... High frequency power supply, 25 ... DC power supply, 26 ... Shutter, 31 ... Exhaust part, 32 ... Argon gas supply part, 41, 51 ... Insulating film, 42 , 52 ... insulation layer, 43, 53 ... lower electrode, 44 ... laminate, 44a ... GeTe film, 44b ... Sb 2 Te 3 film, 44G ... germanium atoms, 44 ... tellurium atom, 50 ... phase change memory, 54 ... metal chalcogenide film, 55 ... upper electrode, S ... substrate, SWa ... first switch, SWb ... second switch.

Claims (7)

互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を基板上にて積層することによって相変化メモリを形成する相変化メモリの形成方法であって、
前記基板の温度を250℃以上350℃以下に加熱しつつ、
互いに異なる組成を有した二つ以上の金属カルコゲナイドターゲットの各々を互いに異なるタイミングでアルゴンガスによりスパッタして、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を毎秒3nm以上10nm以下の速度で前記基板上に積層する
ことを特徴とする相変化メモリの形成方法。
A phase change memory forming method for forming a phase change memory by laminating two or more metal chalcogenide films having different compositions on a substrate,
While heating the temperature of the substrate to 250 ° C. or more and 350 ° C. or less,
Two or more metal chalcogenide targets having different compositions are sputtered with argon gas at different timings, and two or more metal chalcogenide films having different compositions are sputtered at a rate of 3 nm to 10 nm per second. A method of forming a phase change memory, comprising stacking on a substrate.
前記基板が載置される基板ステージを回転させつつ、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を前記基板上に積層する
請求項1に記載の相変化メモリの形成方法。
The method of forming a phase change memory according to claim 1, wherein two or more metal chalcogenide films having different compositions are stacked on the substrate while rotating a substrate stage on which the substrate is placed.
前記基板ステージにおける前記基板の載置面を加熱面とし、
前記基板を前記加熱面に吸着しつつ加熱する
請求項2に記載の相変化メモリの形成方法。
The mounting surface of the substrate in the substrate stage is a heating surface,
The method of forming a phase change memory according to claim 2, wherein the substrate is heated while adsorbed on the heating surface.
前記金属カルコゲナイドターゲットは、GeTeターゲットとSbTeターゲットとからなり、
前記GeTeターゲットは、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなり、
前記SbTeターゲットは、Sbを29質量%以上89.6質量%以下、Teを10.4質量%以上71質量%以下含んでなり、
前記GeTeターゲット及び前記SbTeターゲットの各々を0.05Pa以上1Pa以下の雰囲気にてスパッタして、GeTe膜及びSbTe膜を毎秒3nm以上10nm以下の速度で前記基板上に積層する
請求項1〜3のいずれか一項に記載の相変化メモリの形成方法。
The metal chalcogenide target includes a GeTe target and a Sb 2 Te 3 target,
The GeTe target includes 9.13% by mass to 69.5% by mass of Ge and 30.5% by mass to 90.87% by mass of Te.
The Sb 2 Te 3 target comprises 29 mass% or more and 89.6 mass% or less of Sb, and 10.4 mass% or more and 71 mass% or less of Te,
Each of the GeTe target and the Sb 2 Te 3 target is sputtered in an atmosphere of 0.05 Pa to 1 Pa, and the GeTe film and the Sb 2 Te 3 film are stacked on the substrate at a rate of 3 nm to 10 nm per second. The method for forming a phase change memory according to claim 1.
前記金属カルコゲナイドターゲットのうち、スパッタ対象である前記金属カルコゲナイドターゲットを露出させ、且つ、前記スパッタ対象以外の前記金属カルコゲナイドターゲットを覆うシャッタを用い、
前記スパッタ対象の切り替えを行うときには、前記シャッタから露出される前記金属カルコゲナイドターゲットを切り替える
請求項1〜4のいずれか一項に記載の相変化メモリの形成方法。
Among the metal chalcogenide targets, using the shutter that exposes the metal chalcogenide target that is a sputtering target and covers the metal chalcogenide target other than the sputtering target,
The method for forming a phase change memory according to claim 1, wherein when the sputtering target is switched, the metal chalcogenide target exposed from the shutter is switched.
二つ以上の金属カルコゲナイドターゲット間でのスパッタ対象の切り替え時における前記加熱面の温度と、前記金属カルコゲナイドターゲットのスパッタ時における前記加熱面の温度とを等しくする
請求項に記載の相変化メモリの形成方法。
4. The phase change memory according to claim 3 , wherein the temperature of the heating surface at the time of switching the sputtering target between two or more metal chalcogenide targets is made equal to the temperature of the heating surface at the time of sputtering of the metal chalcogenide target. Forming method.
互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を基板上にて積層することによって相変化メモリを形成する相変化メモリの形成装置であって、
互いに異なる組成を有した二つ以上の金属カルコゲナイドターゲットの各々をアルゴンガスでスパッタするスパッタ源と、
前記基板を加熱する基板ステージを備え、
前記基板ステージが前記基板の温度を250℃以上350℃以下に加熱した状態で、前記スパッタ源が前記二つ以上の金属カルコゲナイドターゲットの各々を互いに異なるタイミングでスパッタすることにより、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を毎秒3nm以上10nm以下の速度で前記基板上に積層する
ことを特徴とする相変化メモリの形成装置。
A phase change memory forming apparatus for forming a phase change memory by laminating two or more metal chalcogenide films having different compositions on a substrate,
A sputtering source for sputtering each of two or more metal chalcogenide targets having different compositions with argon gas;
A substrate stage for heating the substrate;
With the substrate stage heated to a temperature of 250 ° C. or higher and 350 ° C. or lower, the sputtering source sputters each of the two or more metal chalcogenide targets at different timings, thereby having different compositions. Two or more metal chalcogenide films are stacked on the substrate at a rate of 3 nm to 10 nm per second.
JP2011193280A 2011-09-05 2011-09-05 Phase change memory forming method and phase change memory forming apparatus Active JP5705689B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011193280A JP5705689B2 (en) 2011-09-05 2011-09-05 Phase change memory forming method and phase change memory forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011193280A JP5705689B2 (en) 2011-09-05 2011-09-05 Phase change memory forming method and phase change memory forming apparatus

Publications (2)

Publication Number Publication Date
JP2013055257A JP2013055257A (en) 2013-03-21
JP5705689B2 true JP5705689B2 (en) 2015-04-22

Family

ID=48131971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011193280A Active JP5705689B2 (en) 2011-09-05 2011-09-05 Phase change memory forming method and phase change memory forming apparatus

Country Status (1)

Country Link
JP (1) JP5705689B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818839B2 (en) 2018-03-15 2020-10-27 Samsung Electronics Co., Ltd. Apparatus for and method of fabricating semiconductor devices

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6270600B2 (en) * 2014-04-07 2018-01-31 株式会社日立製作所 Phase change memory
US9812639B2 (en) 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device
KR102571566B1 (en) 2016-07-15 2023-08-29 삼성전자주식회사 Semiconductor Memory Device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718987B2 (en) * 2004-02-19 2010-05-18 Agency For Science, Technology And Research Electrically writable and erasable memory medium having a data element with two or more multiple-layer structures made of individual layers
JP4595125B2 (en) * 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 Solid memory
JP4635236B2 (en) * 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 Manufacturing method of solid-state memory
JP2010171196A (en) * 2009-01-22 2010-08-05 Elpida Memory Inc Solid-state memory and semiconductor device
JP2010183017A (en) * 2009-02-09 2010-08-19 National Institute Of Advanced Industrial Science & Technology Solid-state memory
JP2010287744A (en) * 2009-06-11 2010-12-24 Elpida Memory Inc Solid-state memory, data processing system, and data processing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818839B2 (en) 2018-03-15 2020-10-27 Samsung Electronics Co., Ltd. Apparatus for and method of fabricating semiconductor devices
US11600776B2 (en) 2018-03-15 2023-03-07 Samsung Electronics Co., Ltd. Apparatus for and method of fabricating semiconductor device

Also Published As

Publication number Publication date
JP2013055257A (en) 2013-03-21

Similar Documents

Publication Publication Date Title
WO2007066511A1 (en) Film forming apparatus and method of forming film
CN108539013B (en) Ge/Sb superlattice phase-change thin film material for high-speed low-power-consumption phase-change memory
TWI485776B (en) Nonvolatile memory element and manufacturing method thereof
JP5705689B2 (en) Phase change memory forming method and phase change memory forming apparatus
WO2014040357A1 (en) Antimony-rich high-speed phase-change material for use in phase-change memory device, manufacturing method for the material, and application thereof
WO2021082808A1 (en) Doped ge-sb-based phase change material, phase change memory and preparation method therefor
US8920684B2 (en) Al-Sb-Te phase change material used for phase change memory and fabrication method thereof
CN108075039B (en) Nano composite ZnO-ZnSb phase change storage thin film material and preparation method thereof
JP2011181764A (en) Piezoelectric-body element and method of manufacturing the same
CN108447986A (en) Preparation method of Si/Sb superlattice phase-change thin film material for phase-change memory
Putero et al. Unusual crystallization behavior in Ga-Sb phase change alloys
JP2006152443A (en) Sputtering target and process for producing the same, thin film for optical information recording medium and process for producing the same
JP5499220B2 (en) Method for manufacturing variable resistance element and apparatus for manufacturing the same
JP3831592B2 (en) Method for producing compound semiconductor thin film
JP2012219330A (en) Apparatus of forming phase change memory and method of forming phase change memory
CN112701221B (en) Phase change memory based on nano current channel
CN105742489A (en) Zr-doped Ge2Sb2Te5 thin-film material for phase change memory and preparation method of Zr-doped Ge2Sb2Te5 thin-film material
CN110176536A (en) A kind of vanadium dioxide-Sb thin-film material and preparation method thereof having both high speed and high data retention
CN113072915B (en) Sb based on oxygen doping2Te3Phase change material, phase change memory and preparation method
US20060240663A1 (en) Methods of forming a resistance variable element
JP2013207130A (en) Resistance change element and method for manufacturing the same
CN109273596B (en) Multilayer phase change film material with high thermal stability and low power consumption performance
WO2015096644A1 (en) Metal-doped germanium telluride-based resistive switching memory material, preparation method, and resistive switching unit component
JP5061113B2 (en) Manufacturing method of semiconductor memory device
CN106654005B (en) Phase-change material layers, phase-changing memory unit and preparation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

R150 Certificate of patent or registration of utility model

Ref document number: 5705689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250