JP3831592B2 - The method of manufacturing a compound semiconductor thin film - Google Patents

The method of manufacturing a compound semiconductor thin film Download PDF

Info

Publication number
JP3831592B2
JP3831592B2 JP2000270033A JP2000270033A JP3831592B2 JP 3831592 B2 JP3831592 B2 JP 3831592B2 JP 2000270033 A JP2000270033 A JP 2000270033A JP 2000270033 A JP2000270033 A JP 2000270033A JP 3831592 B2 JP3831592 B2 JP 3831592B2
Authority
JP
Japan
Prior art keywords
group
element
step
thin film
se
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000270033A
Other languages
Japanese (ja)
Other versions
JP2002083824A (en
JP2002083824A5 (en
Inventor
浩伸 井上
雅俊 北川
卓之 根上
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP2000270033A priority Critical patent/JP3831592B2/en
Publication of JP2002083824A publication Critical patent/JP2002083824A/en
Publication of JP2002083824A5 publication Critical patent/JP2002083824A5/ja
Application granted granted Critical
Publication of JP3831592B2 publication Critical patent/JP3831592B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/54Material technologies
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • Y02P70/52Manufacturing of products or systems for producing renewable energy
    • Y02P70/521Photovoltaic generators

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、化合物半導体薄膜の製造方法および装置ならびにこれから得られる化合物半導体薄膜に関する。 The present invention relates to a method and apparatus, and relates to a compound semiconductor thin film obtained therefrom preparation of the compound semiconductor thin film. より詳細には、本発明は、薄膜太陽電池の分野において利用されるIB族元素、IIIB族元素およびVIB族元素を含む化合物半導体薄膜の製造方法および装置ならびにこれから得られる化合物半導体薄膜に関する。 More particularly, the present invention, IB group elements utilized in the field of thin-film solar cell, a manufacturing method and apparatus, and a compound semiconductor thin film obtained therefrom of the compound semiconductor thin film including a Group IIIB element and a Group VIB element.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
近年、薄膜太陽電池を構成する光吸収層として、IB族元素、IIIB族元素およびVIB族元素からなるカルコパイライト構造を有する化合物半導体薄膜が使用されている。 Recently, as a light absorbing layer of the thin-film solar cell, IB group elements, compound semiconductor thin film having a chalcopyrite structure consisting of Group IIIB elements and Group VIB element is used. このような化合物半導体薄膜としては、例えば、CuInSe 2膜(いわゆる「CIS」膜)、CuInGaSe 2膜(詳細にはCu(In、Ga)Se 2膜、いわゆる「CIGS」膜)などが挙げられる。 Such a compound semiconductor thin film, for example, CuInSe 2 film (so-called "CIS" film), (in particular Cu (In, Ga) Se 2 film, so-called "CIGS" film) CuInGaSe 2 film, and the like.
【0003】 [0003]
このような化合物半導体薄膜の従来の製造方法は、一般的に、蒸着法を用いる方法とスパッタリング法を用いる方法とに大別される。 Such conventional manufacturing method of a compound semiconductor thin film is generally classified into a method using a method and a sputtering method using a vapor deposition method. 以下、これらの方法の例として、CuInSe 2膜を形成する場合の代表的な方法についていくつか説明する。 Hereinafter, examples of these methods, a representative method will be described some about the case of forming a CuInSe 2 film.
【0004】 [0004]
蒸着法を用いる従来の方法としては、目的の化合物半導体薄膜の構成元素を蒸着法により高温の基板上に多段階で供給する方法が挙げられる。 As a conventional method using a vapor deposition method, a method of supplying a multi-step and the like to a high temperature on the substrate by the constituent elements of the compound semiconductor thin film of interest deposition. この方法においては、Cu蒸発原料、In蒸発原料、Se蒸発原料がそれぞれ設置された蒸着源を備え、所定の圧力に保持された真空チャンバ内で、例えば上面にMo膜を備えるガラス基板を室温よりも高い約325℃の温度に加熱した状態で、まず第1段階として、In蒸発原料およびSe蒸発原料を加熱して蒸発させ、基板上にInおよびSeを供給して、比較的低温の基板上にIn−Se層を形成する。 In this method, Cu evaporation material, In the evaporation material, comprises a deposition source Se evaporation material is installed respectively, in a vacuum chamber which is maintained at a predetermined pressure, from room temperature glass substrate having a Mo film, for example on the upper surface in a state that was also heated to a temperature higher about 325 ° C., firstly as a first step, evaporate by heating the in evaporation material and Se evaporation material, by supplying in and Se on the substrate, a relatively low temperature on the substrate forming an in-Se layer. 次に第2段階として、基板を更に加熱して約500〜600℃の高温とし、この状態で、Cu蒸発原料およびSe蒸発原料を加熱して蒸発させ、CuおよびSeをそれぞれ蒸着法により供給する。 Then the second stage, the elevated temperature of about 500 to 600 ° C. and further heating the substrate, supplying in this state, evaporated by heating Cu evaporation material and Se evaporation material, by each vapor deposition of Cu and Se . このとき、基板が高温状態にあるので、In−Se層表面に供給されたCuおよびSeは、In−Se層の上に積層されずにIn−Se層中に取り込まれて化合物を形成し、これにより、Cu−In−Se化合物層が成長する。 At this time, since the substrate is heated to a high temperature, In-Se layer supplied Cu and Se on a surface is incorporated into In-Se layer to form a compound without being stacked on the In-Se layer, Thus, Cu-In-Se compound layer grows. 最後に第3段階として、基板を高温に保った状態で、In蒸発原料およびSe蒸発原料を加熱して蒸発させ、InおよびSeをそれぞれ蒸着法により供給する。 Finally as a third stage, while maintaining the substrate at a high temperature, evaporated by heating the In evaporation material and Se evaporation material, supplied respectively by vapor deposition of an In and Se. この段階においても、Cu−In−Se層表面に供給されたCuおよびSeは、この層の中に取り込まれて化合物を形成して、Cu−In−Se化合物層が成長し、最終的にCuInSe 2膜を形成する。 In this stage, Cu-an In-Se layer supplied Cu and Se on the surface, to form a compound is incorporated into this layer, Cu-an In-Se compound layer grows, ultimately CuInSe to form a 2 layer.
【0005】 [0005]
他方、スパッタリング法を用いる従来の方法としては、目的の化合物半導体薄膜の構成元素をスパッタリング法により基板上に一段階で供給する方法が挙げられる。 On the other hand, as a conventional method using a sputtering method, and a method of supplying in one step on the substrate by sputtering the constituent elements of the compound semiconductor thin film of interest. この方法においては、例えばCuターゲット、Inターゲット、およびSeターゲットがそれぞれ設置されたスパッタ源を備え、所定の圧力に保持された真空チャンバ内で、各ターゲットをスパッタリングして、上述のような基板上にCu、In、およびSeを同時に供給し、これによりCuInSe 2膜が成長して形成される。 In this method, for example Cu target, In target, and Se target comprises a respective installation sputter source, in a vacuum chamber which is maintained at a predetermined pressure, each target was sputtered onto a substrate as described above to Cu, an in, and Se was supplied at the same time, thereby CuInSe 2 film is formed by growing. ターゲットとしては、Cu、In、およびSeからなる群から選択される任意の組み合わせの材料からなるターゲットを用いることもできる。 As a target, it can be Cu, an In, and also the use of the target made of the material of any combination selected from the group consisting of Se.
【0006】 [0006]
また、スパッタリング法を用いるもう1つの従来の方法として、目的の化合物半導体薄膜のSe以外の構成元素をスパッタリング法により基板上に多段階で供給して積層膜を形成し、その後、セレン化水素(H 2 Se)雰囲気で基板を熱処理する方法がある。 Further, as another conventional method using a sputtering method, it is supplied in multistage on the substrate to form a laminated film by sputtering a compound an element other than Se semiconductor film of interest, then, hydrogen selenide ( a method of heat-treating the substrate in H 2 Se) atmosphere. この方法においては、まず、所定の圧力に保持された真空チャンバ内で、上述のような基板上に例えばCuターゲットをスパッタリングしてCuを供給し、次いでInターゲットをスパッタリングしてInを供給し、これによりCu膜およびIn膜を順次形成して積層膜とする。 In this method, first, in a vacuum chamber which is maintained at a predetermined pressure to supply Cu by sputtering, for example, Cu target on the substrate as described above, then supplies In by sputtering an In target, thereby sequentially formed to the laminated film of the Cu film and in film. 次いで、得られた基板をセレン化水素雰囲気で約500℃に加熱して熱処理(またはSe化処理とも言う)する。 Then, the resulting substrate was heated to about 500 ° C. in a hydrogen selenide atmosphere (also referred to as or Se treatment) Heat treatment is. このときCu膜およびIn膜からなる積層膜はSeを取り込んで、化合物形成しながら成長して、最終的にCuInSe 2膜を形成する。 In this case a laminated film made of Cu film and In film captures Se, and grown while forming compounds, eventually forming a CuInSe 2 film.
【0007】 [0007]
上述のような方法に加えて、目的の化合物半導体薄膜のSe以外の構成元素をスパッタリング法により、同時にSeを蒸着法により一段階で基板上に供給する方法がある。 In addition to the method as described above, by sputtering an element other than Se compound semiconductor thin film of interest, there is a method of supplying onto the substrate Se by evaporation in one step simultaneously. この方法においては、所定の圧力に保持された真空チャンバ内で、例えばCuターゲットおよびInターゲットをスパッタリングして、上述のような基板上にそれぞれCuおよびInを一段階で供給し、これと同時にSe蒸発原料を加熱して蒸発させ、Seを蒸着法により供給する。 In this method, in a vacuum chamber which is maintained at a predetermined pressure, for example Cu by sputtering a target and In targets were fed in a single step, respectively Cu and In on the substrate as described above, at the same time Se evaporation raw material heated to evaporate and supplies by vapor deposition or Se. これによりCu、In、およびSeが同時に供給され、CuInSe 2膜が成長する。 Thus Cu, an In, and Se are supplied simultaneously, CuInSe 2 film grows.
【0008】 [0008]
以上、CuInSe 2膜の形成方法について詳述したが、CuInGaSe 2膜およびこれに類する薄膜についてもほぼ同様にして形成することができる。 Have been described in detail a method of forming the CuInSe 2 film can be formed in substantially the same for a thin film similar to CuInGaSe 2 layer and this.
【0009】 [0009]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
近年、薄膜太陽電池の更なる大容量化(大面積化)、高効率化、および低コスト化が望まれている。 Recently, further the capacity of the thin-film solar cell (large area), and high efficiency, and low cost is desired. これに伴って、薄膜太陽電池の光吸収層として用いられるIB族元素、IIIB族元素、およびVIB族元素を含む化合物半導体薄膜についても、大面積に亘って膜厚が均一で良質で安価な薄膜形成技術の確立が望まれている。 Along with this, IB group element used as a light absorbing layer of the thin-film solar cell, IIIB group elements, and for a compound semiconductor thin film including a Group VIB element, high-quality and inexpensive thin film of uniform thickness over a large area establishment of forming techniques has been desired.
【0010】 [0010]
しかしながら、上述のような従来の化合物半導体薄膜の製造方法は、いずれもこのような要望を十分に満たすものではない。 However, the conventional method of manufacturing a compound semiconductor thin film as described above, not any fulfills these demands sufficiently.
【0011】 [0011]
蒸着法を単独で用いる従来の製造方法では、一般的に蒸着源として、例えば金属ワイヤーなどのヒーターを巻いたるつぼなどを用い、このるつぼに蒸発原料を入れて、真空下で抵抗加熱を用いて蒸発原料を加熱して蒸発させているが、このような方法では、るつぼ内の蒸発原料の量に依存して蒸発原料の蒸発速度(または蒸着速度もしくは供給速度)が変化するという問題がある。 In the conventional production method using the deposition method alone, generally as vapor deposition source, for example, using a crucible wound heater such as a metal wire, put the evaporated raw material to the crucible, using a resistance heating under vacuum Although evaporated by heating evaporation material, in such a way, the evaporation rate (or deposition rate or feed rate) of the amount of evaporation depends material evaporation material in the crucible there is a problem that change. このため、一定の蒸発速度を得るために、蒸発原料の蒸発・消費に従ってヒーターに流す電流を適切に変化させて制御することが好ましいが、このような制御は実際には困難である。 Therefore, in order to obtain a constant evaporation rate, it is preferable to control appropriately varying the current applied to the heater in accordance with the evaporation and consumption of the evaporation material, such control is difficult in practice. また、このような蒸着源を用いる蒸着法では、大面積基板上に薄膜を均一な厚さで形成することは難しい。 Further, in the deposition method using such deposition source, it is difficult to form a thin film of uniform thickness on a large area substrate. これに加えて、蒸着法では、基板を高温状態(例えば約500〜600℃)で長時間(例えば約10〜90分)に亘って加熱する必要があるため消費電力量が大きく、製造コストが高い。 In addition to this, the evaporation method, a high temperature (e.g., about 500 to 600 ° C.) in a large power consumption because it is necessary to heat for a long time (e.g., about 10-90 minutes) substrate, manufacturing costs high.
【0012】 [0012]
他方、スパッタリング法を単独で用いる従来の製造方法では、一般的に、原料元素のターゲットをスパッタ源に設置し、真空下でターゲットをArイオンなどでスパッタリングしてスパッタ蒸発させているが、このような方法によれば、蒸発速度の変動が小さいために、上記のような蒸着法を用いる方法に比べて、大面積基板上に薄膜を均一な厚さで形成することが容易であり、膜厚の制御性が高い。 On the other hand, in the conventional manufacturing method using a sputtering method alone, generally, a target of the material element is placed in a sputter source, but by sputtering a target with such as Ar ions by sputter evaporated under vacuum, thus a According to the method, for variation of the evaporation rate is low, compared to the method using the deposition method described above, it is easy to form a thin film of uniform thickness on a large area substrate, the thickness high control of. しかしながら、VIB族元素をスパッタリング法により供給する場合、VIB族元素(またはこれを含む)ターゲットからスパッタ蒸発により放出されるVIB族元素の一部が負イオン化され、この負イオン化したVIB族元素が膜表面に衝撃を与えて、膜に欠陥を生じさせるという問題がある。 However, when supplying by sputtering group VIB element, (including or which) group VIB element part of group VIB element released by sputtering evaporation from the target is negatively ionized, this negative ionized group VIB element is film giving an impact to the surface, there is a problem that causes a defect in the film.
【0013】 [0013]
また、スパッタリングによって積層膜を形成し、次いでセレン化水素雰囲気で熱処理(またはSe化処理)する上述の従来の製造方法によれば、上記のような欠陥はスパッタリング後の熱処理により緩和されるため、膜質を向上させることができる。 Further, to form a laminated film by sputtering, and then according to the conventional manufacturing method described above the heat treatment at hydrogen selenide atmosphere (or Se treatment), since the defects as described above is relaxed by the heat treatment after sputtering, it is possible to improve the film quality. しかしながら、この方法において使用するセレン化水素は有毒ガスであり、危険性が高い作業環境で製造を実施することになる。 However, hydrogen selenide for use in this method are toxic gas, so that carrying out the production in a high risk working environment. 更に、Se化処理に使用されたセレン化水素および副生成物である水素などを大気中に廃棄するために除害装置などの特別な付帯設備を設置する必要があり、そのような設備の設置および維持のための追加の費用を要する。 Furthermore, it is necessary to like hydrogen selenide hydrogen and by-products used in the Se treatment installing special ancillary equipment such as scrubbers for disposal into the atmosphere, the installation of such equipment and it requires additional costs for maintenance.
【0014】 [0014]
これに対して、Se以外の構成元素をスパッタリング法により、同時にSeを蒸着法により一段階で基板上に供給する上述の従来の製造方法によれば、VIB族元素をスパッタリング法でなく蒸着法により供給することができるので、欠陥形成の問題を回避でき、その上、有毒なセレン化水素を使用しないので、より安全な作業環境で製造を実施できる。 In contrast, by sputtering an element other than Se, according to the conventional manufacturing method described above is supplied on the substrate in one step Se by vapor deposition at the same time, by evaporation rather than sputtering group VIB element can be supplied, avoiding the problem of defect formation, because the above does not use toxic hydrogen selenide, it can be carried out produced in safer working environment. しかしながら、この方法では、VIB族元素以外のIB族元素およびIIIB族元素をスパッタリング法により供給すると同時に、VIB族元素を蒸着法により供給するため、例えばIB族元素としてCu、IIIB族元素としてInおよび/またはGa、VIB族元素としてSおよび/またはSeを用いる場合などに、低融点のIIIB族およびVIB族元素が再蒸発して不足して、相対的に高融点のIB族元素が過剰となり、これにより、他の方法に比べて組成ずれ(即ち、目的の化合物の組成からずれた組成を有する化合物が形成されること)が大きく生じやすいという新たな問題が起こる。 However, in this method, at the same time the Group IB elements and Group IIIB elements other than group VIB element is supplied by a sputtering method, for supplying the vapor deposition group VIB element, In and Cu, as a group IIIB element as e.g. IB group element / or Ga, for example, when using the S and / or Se as group VIB element, IIIB and VIB elements of the low melting point is insufficient to re-evaporated, IB group elements a relatively high melting point becomes excessive, Thus, composition deviation in comparison with other methods (i.e., the compound having a composition deviated from the composition of the compound of interest is formed) easily occurs that a new problem arises significantly.
【0015】 [0015]
このような組成ずれが起こる現象は、例えば上述のようにIB族元素としてCu、IIIB族元素としてIn、VIB族元素としてSeを用いてこれら全ての元素をスパッタリング法により供給する場合には、InとSeとが基板の供給表面において高融点のIn 2 Se 3化合物相を初期に形成するので、低融点元素(この場合InおよびSe)の再蒸発が防止されるために見られなかった。 Symptoms such composition shift occurs, for example, when the Cu as group IB element as described above, In a group IIIB element, all elements thereof using Se as the group VIB element is supplied by a sputtering method, In since Se and forms a high melting point of in 2 Se 3 compound phase early in the supply surface of the substrate and were not seen to re-evaporation of the low melting point elements (in this case in and Se) is prevented. しかし、Seを蒸着法により供給し、これと同時にCuおよびInをスパッタリング法により供給する場合には、蒸着法により供給されるSe粒子のエネルギーが、スパッタリング法により供給されるIn粒子のエネルギーに比べてはるかに小さく、In 2 Se 3化合物相を形成するのが困難になるので、全ての元素をスパッタリング法により供給する場合より多くのInおよびSeの再蒸発が生じ、他方、InおよびSeと同時に供給される高融点のCuは再蒸発がほとんど起こらないので、InおよびSeに対して相対的に過剰となる。 However, was supplied by vapor deposition Se, in the case of supply by this and sputtering Cu and In simultaneously, the energy of Se particles fed by a vapor deposition method, compared with the energy of the In particles fed by sputtering much smaller Te, so that to form a in 2 Se 3 compound phase becomes difficult, cause re-evaporation of many of in and Se than when fed by sputtering all elements, while, at the same time as in and Se since Cu refractory supplied does not occur again evaporated almost becomes relatively excessive relative in and Se. その結果、スパッタリング法と蒸着法とを同時に用いて一段階のみで基板上に供給する方法では、場合によっては大きな組成ずれが生じ易くなると考えられる。 As a result, the sputtering method and evaporation method are simultaneously used one step only in the method supplied onto the substrate, a large composition deviation is considered to easily occur in some cases.
【0016】 [0016]
この組成ずれの問題は、IIIB族元素としてGa、VIB族元素としてSを用いる場合にも同様に起こる。 The problem with this composition deviation, Ga as group IIIB element, occurs also in the case of using S as Group VIB elements. GaおよびSも融点が低く、再蒸発しやすいからである。 Ga and S also lower the melting point, because re-evaporable.
【0017】 [0017]
本発明は、上記のような従来の課題を解決すべくなされたものであり、本発明の目的は、IB族元素、IIIB族元素およびVIB族元素を含む化合物半導体薄膜の製造方法であって、大面積に亘る不均一な膜厚、大きい組成ずれの発生、結晶欠陥の発生、作業環境の危険性の高さ、高い製造コストなどの従来の問題点を少なくとも部分的に改善する新規な製造方法およびそのような方法を実施し得る装置、ならびにこれによって得られる化合物半導体薄膜を提供することにある。 The present invention has been made to solve the conventional problems described above, an object of the invention is a group IB element, a manufacturing method of a compound semiconductor thin film comprising a group IIIB element and a Group VIB element, uneven thickness over a large area, a large compositional shift generation, generation of crystal defects, the risk of the height of the working environment, a novel manufacturing method for at least partially improve the conventional problems such as high manufacturing costs and such a method may be practiced device, and thereby to provide a compound semiconductor thin film obtained.
【0018】 [0018]
尚、本明細書を通じて、「スパッタリング法」とは、イオン化されたガス原子(例えばArイオン)を加速し、これを用いてスパッタ源に備えられる原料元素のターゲットからスパッタリング現象により原料粒子を放出(またはスパッタ蒸発)させる方法を言うものである。 Incidentally, throughout this specification, the term "sputtering", by accelerating the ionized gas atoms (e.g. Ar ions), releasing the material particles by sputtering phenomenon from the target raw material element provided in a sputter source with this ( or in which refers to a method for sputtering evaporation) is. また、「蒸着法」とは、いわゆる真空下で、蒸着源に備えられる蒸発原料を加熱して、原料粒子を蒸発させる方法を言うものである。 Further, the "vapor deposition", under the so-called vacuum, heating the evaporation material provided in the deposition source, is intended to refer to a method of evaporating the raw material particles.
【0019】 [0019]
【課題を解決するための手段】 In order to solve the problems]
本発明の方法は、IB族元素、IIIB族元素およびVIB族元素を含む化合物半導体薄膜の製造方法であって:(a)少なくともスパッタリング法を用いて所定の原料元素を基板上に供給して、IB族元素およびIIIB族元素を含む前駆体薄膜、またはIB族元素、IIIB族元素およびVIB族元素を含む前駆体薄膜を基板上に形成する工程と;(b)スパッタリング法以外の方法を用いてVIB族元素を該前駆体薄膜上に供給しながら、前駆体薄膜が形成された基板を工程(a)における温度よりも高い温度で熱処理して、該前駆体薄膜から、IB族元素、IIIB族元素およびVIB族元素を含む化合物半導体薄膜を基板上に形成する工程とを含む。 The method of the present invention, IB group element, a process for producing a compound semiconductor thin film including a Group IIIB element and a Group VIB element: (a) for supplying a predetermined raw material elements on the substrate using at least a sputtering method, with (b) a method other than sputtering; process and of forming a precursor film comprising a group IB elements and group IIIB elements or group IB element, a precursor thin film containing group IIIB element and a group VIB element on a substrate while supplying a group VIB element on the precursor thin film, by heat-treating a substrate precursor thin film is formed at a temperature higher than the temperature in step (a), the a precursor thin film, IB group elements, IIIB group the compound semiconductor thin film containing an element and a group VIB element and forming on the substrate.
【0020】 [0020]
上述のような本発明の方法によれば、工程(a)において、スパッタリング法を用いて前駆体薄膜を形成しているので、これから得られる化合物半導体薄膜の膜厚を大面積に亘って均一とすることができ、大面積基板上に化合物半導体薄膜を形成するのに適している。 According to the method of the present invention as described above, in the step (a), and so to form a precursor thin film by sputtering, over the thickness of the compound semiconductor thin film obtained therefrom in a large area uniformly it can be suitable for forming the compound semiconductor thin film on a large area substrate.
【0021】 [0021]
更に、本発明の方法によれば、VIB族元素をスパッタリング法を用いて供給する必要がないので、化合物半導体薄膜にVIB族元素のイオン化に由来する結晶欠陥の導入が低減される。 Furthermore, according to the method of the present invention, there is no need to supply by sputtering a group VIB element, the introduction of crystal defects resulting from the ionization of the group VIB element is reduced to the compound semiconductor thin film. しかしながら、本発明の方法は、場合によっては工程(a)でVIB族元素をスパッタリング法を用いて供給することを含み、この場合には前駆体薄膜に結晶欠陥が導入され得るが、続く工程(b)において、VIB族元素をスパッタリング以外の方法を用いて前駆体薄膜上に供給すると共に基板を高温で熱処理しているので、導入された結晶欠陥を緩和し、低減することができる。 However, the method of the present invention optionally comprises providing by sputtering a group VIB element in step (a), the in this case the crystal defects in the precursor film may be introduced, followed by step ( in b), since the heat treatment of the substrate at a high temperature is supplied onto the precursor thin film using a method other than sputtering group VIB element, relaxes the introduced crystal defects, it can be reduced. よって、本発明の方法により結晶欠陥の発生が低減される。 Therefore, generation of crystal defects can be reduced by the method of the present invention.
【0022】 [0022]
また、本発明の方法によれば、基板を高温に維持する時間が、蒸着法を単独で用いる従来の方法に比べて短縮される。 Further, according to the method of the present invention, the time to maintain the substrate at a high temperature is reduced as compared with the conventional method using a vapor deposition method alone. これにより、消費電力が比較的小さい、安価な化合物半導体薄膜の製造方法が提供される。 Thus, power consumption is relatively small, inexpensive compound manufacturing method of a semiconductor thin film is provided. この方法は、セレン化水素のような有毒ガスを使用しない安全な製造方法であり、付帯設備を設ける必要がない。 This method is safe production methods that do not use toxic gases such as hydrogen selenide, there is no need to provide the additional equipment.
【0023】 [0023]
本発明において、IB族元素、IIIB族元素およびVIB族元素は、周期表に基づいて任意に選択することができるが、例えば、IB族元素はAgおよびCuのいずれかまたは双方であり、IIIB族元素はInおよびGaのいずれかまたは双方であり、VIB族元素はSeおよびSのいずれかまたは双方とすることができる。 In the present invention, IB group elements, IIIB group elements and group VIB elements, can be arbitrarily selected based on the periodic table, for example, IB group element is either or both of Ag and Cu, IIIB group element is either or both of in and Ga, VIB group elements may be either or both of Se and S. より好ましくは、IB族元素はCuであり、IIIB族元素はIn、またはInおよびGaであり、VIB族元素はSeであり、これら元素を含むCuInSe 2膜またはCu(In、Ga)Se 2膜が化合物半導体薄膜として本発明の方法に従って製造される。 More preferably, IB group element is Cu, IIIB group elements is In or In and Ga,, VIB group elements is Se, CuInSe containing these elements 2 film or Cu (In, Ga) Se 2 film There are prepared according to the method of the present invention as the compound semiconductor thin film. しかしながら、本発明はこれに限定されず、他の化合物半導体薄膜(例えばCuInS 2 、CuGaSe 2 、CuGaS 2 、Cu(In、Ga)S 2 、Cu(In、Ga)(S、Se) 2 、CuIn 3 Se 5 、CuIn 35 、CuGa 3 Se 5 、CuGa 35 、Cu(In、Ga) 3 Se 5 、Cu(In、Ga) 35 、およびCu(In、Ga) 3 (S、Se) 5などからなる膜)や、あるいは、IB族元素、IIIB族元素およびVIB族元素に加えて少量の他の元素を固溶化させた化合物半導体薄膜を形成することもできる。 However, the present invention is not limited to this, other compound semiconductor thin film (e.g. CuInS 2, CuGaSe 2, CuGaS 2 , Cu (In, Ga) S 2, Cu (In, Ga) (S, Se) 2, CuIn 3 Se 5, CuIn 3 S 5 , CuGa 3 Se 5, CuGa 3 S 5, Cu (In, Ga) 3 Se 5, Cu (In, Ga) 3 S 5, and Cu (In, Ga) 3 ( S, Se) film and the like 5) or, alternatively, IB group elements, it is also possible to form a compound semiconductor thin film obtained by solid solution the small amounts of other elements in addition to group IIIB element and a group VIB element.
【0024】 [0024]
本発明において、「前駆体薄膜」は、目的の化合物半導体薄膜が形成される前の半導体層を言い、前駆体薄膜の形成様式およびこのときの基板温度などによって多層または単層であり得る。 In the present invention, "precursor film" refers to a semiconductor layer before the compound semiconductor thin film of interest is formed, it may be a multilayer or a single layer, such as by forming manner precursor thin film and the substrate temperature at this time. この前駆体薄膜は、IB族元素およびIIIB族元素を含み、VIB族元素を含んでいても、いなくてもよい。 The precursor film comprises a Group IB elements and Group IIIB elements, also include a Group VIB element, it may or may not have.
【0025】 [0025]
また、「スパッタリング法以外の方法」は、スパッタリング法以外で、目的の原料元素を所定の場所に供給する方法を言う。 In addition, "a method other than the sputtering method", other than the sputtering method, refers to a method of supplying the raw material element of purpose in place. このような方法には、例えば蒸着法、レーザアブレーション、近接昇華法など、ならびにこれらを任意の組み合わせで併用する方法が挙げられ、好ましくは蒸着法である。 Such methods, such as vapor deposition, laser ablation, etc. proximity sublimation method, and include how to use them in any combination, preferably a vapor deposition method.
【0026】 [0026]
本発明に利用可能な基板には、例えばガラス基板、金属基板、金属フィルム、樹脂基板、樹脂フィルムなどを用いることができる。 The available substrate in the present invention can be used, for example a glass substrate, a metal substrate, a metal film, a resin substrate, or the like resin film. また、このような基板を基板本体としてその上に、例えばMo、MoSe 2 、Pt、Au、Cr、Ni、AgPdCu、WSiなどからなる導電膜を備えていてもよく、特にガラス基板、透明な金属フィルムまたは樹脂フィルムを用いる場合には、このような材料からなる導電膜の代わりにITO、ZnO:Al、SnO 2などの透明導電膜およびZnOなどの窓層を備えていてもよい。 Further, on which such a substrate as the substrate main body, for example Mo, MoSe 2, Pt, Au , Cr, Ni, AgPdCu, may comprise a conductive film made of WSi, especially a glass substrate, a transparent metal when using a film or resin film, ITO instead of the conductive film made of such material, ZnO: Al, or may be provided with a window layer such as a transparent conductive film and ZnO such as SnO 2.
【0027】 [0027]
以下、本発明の方法について詳述する。 It described in detail below how the present invention.
【0028】 [0028]
上記工程(a)において、このような基板上に、少なくともスパッタリング法を用いて所定の原料元素を基板上に供給して、IB族元素およびIIIB族元素を含む前駆体薄膜、またはIB族元素、IIIB族元素およびVIB族元素を含む前駆体薄膜が基板上に形成される。 In the step (a), on such a substrate, and supplied onto the substrate a predetermined raw material elements using at least a sputtering method, a precursor thin film containing a group IB element and Group IIIB elements or group IB element, precursor thin film containing group IIIB element and a group VIB element is formed on the substrate.
【0029】 [0029]
好ましい態様においては、工程(a)における基板の温度は、20〜450℃の範囲、より好ましくは300〜400℃の範囲にある。 In a preferred embodiment, the temperature of the substrate in step (a) is in the range of from 20 to 450 ° C., more preferably in the range of 300 to 400 ° C..
【0030】 [0030]
ここで、IB族元素およびIIIB族元素をスパッタリング法を用いて供給する方法には、IB族元素からなるターゲット(例えばCuターゲット)、IIIB族元素からなるターゲット(例えばInターゲット)、IB族元素とIIIB族元素とからなるターゲット(例えばCu−Gaターゲット)、IB族元素および/またはIIIB族元素とこれら元素以外の元素(例えばVIB族元素など)とからなるターゲット(例えばCu−Seターゲット、In−Seターゲット、Cu−In−Seターゲット、Cu−Ga−Seターゲット)をスパッタリングすることが挙げられる。 Here, the method of supplying the Group IB elements and Group IIIB elements by sputtering target (e.g., Cu target) consisting of Group IB elements, the target (for example, In the target) consisting of Group IIIB elements, and Group IB elements target made of a group IIIB element (e.g. Cu-Ga target), IB group element and / or group IIIB element and a target consisting of an element other than these elements (e.g. group VIB element, etc.) (e.g., Cu-Se target, In- Se target, Cu-an In-Se target include sputtering a Cu-Ga-Se target).
【0031】 [0031]
このとき、前駆体薄膜を形成するために、IB族元素およびIIIB族元素(および、場合よっては他の元素)をスパッタリング法を用いて供給するだけでなく、スパッタリング法以外の方法を組み合わせて用いてもよい。 At this time, in order to form a precursor thin film, IB group elements and Group IIIB elements (and other elements in some cases) as well as supply by a sputtering method, using a combination of methods other than sputtering it may be. 例えば、IB族元素および/またはIIIB族元素をスパッタリング法により供給すると同時に、VIB族元素を蒸着法などのスパッタリング法以外の方法により供給してもよい。 For example, at the same time a group IB element and / or group IIIB element is supplied by a sputtering method, a group VIB element may be supplied by a method other than sputtering, such as vapor deposition. また、例えば、IB族元素および/またはIIIB族元素をスパッタリング法により供給すると同時に、同種の元素を蒸着法などのスパッタリング法以外の方法により供給してもよい。 Further, for example, at the same time a group IB element and / or group IIIB element is supplied by a sputtering method, an element of the same type may be supplied by a method other than sputtering, such as vapor deposition.
【0032】 [0032]
好ましい態様においては、上記工程(a)は、IIIB族元素を供給する、あるいはIIIB族元素およびVIB族元素を供給する第1工程と、IB族元素を供給する、IB族元素およびVIB族元素を供給する、IB族元素およびIIIB族元素を供給する、あるいはIB族元素、IIIB族元素およびVIB族元素を供給する第2工程とを含む。 In a preferred embodiment, the step (a) provides a group IIIB element, or a first step of supplying a group IIIB element and a Group VIB element, and supplies a group IB element, a Group IB elements and group VIB element supplies, including supplies group IB elements and group IIIB elements, or group IB element, a second step of supplying a group IIIB element and a group VIB element.
【0033】 [0033]
この態様において、第1工程および第2工程を実施する順序は、第1工程を実施した後に第2工程を実施しても、その逆としてもよい。 In this embodiment, the order of carrying out the first step and second step, even if the second step is performed after performing the first step may be the reverse.
【0034】 [0034]
この態様によれば、基板の温度にもよるが、第1工程により形成された層および第2工程により形成された層からなる2層以上の構造(但し、第1工程および第2工程をそれぞれ1段階で実施する場合には2層構造)の前駆体薄膜を基板上に形成することができる。 According to this embodiment, depending on the temperature of the substrate, two or more layers structure consisting of a layer formed by a layer and a second step formed by the first step (but the first step and second step, respectively when carried out in one step may form a precursor thin film having a two-layer structure) on the substrate.
【0035】 [0035]
更に、この態様によれば、IB族元素およびIIIB族元素をスパッタリング法により供給すると同時に、VIB族元素を蒸着法を用いて供給して一段階で形成されないので、特にIB族元素としてCu、IIIB族元素としてInおよび/またはGa、VIB族元素としてSeおよび/またはSを用いる場合であっても、大きな組成ずれが生じることなく、所望の組成の化合物半導体薄膜を形成することができる。 Further, according to this embodiment, at the same time the Group IB elements and Group IIIB elements supplied by a sputtering method, since it is not formed in a single step by supplying by an evaporation method the group VIB element, especially as a group IB element Cu, IIIB in and / or Ga as group elements, even in the case of using Se and / or S as group VIB element, without large composition deviation occurs, it is possible to form the compound semiconductor thin film of desired composition.
【0036】 [0036]
上記第1工程は、例えば、以下のようにして実施することができる。 The first step is, for example, can be carried out as follows.
(1-1)IIIB族元素ターゲット(例えばInターゲット)を用いてIIIB族元素をスパッタリング法により供給する、 (1-1) supplied by a sputtering group IIIB element with group IIIB element target (for example, In the target),
(1-2)IIIB族元素およびVIB族元素を含む少なくとも1種のターゲット(例えばIn−Seターゲット、および必要に応じてInターゲット)を用いてIIIB族元素およびVIB族元素をスパッタリング法により供給する、あるいは、 (1-2) supplied by a sputtering group IIIB element and a Group VIB element using Group IIIB elements and at least one target (e.g., In-Se target, and In targets if necessary) containing a group VIB element a or,
(1-3)IIIB族元素ターゲット(例えばInターゲット)を用いてIIIB族元素をスパッタリング法により供給し、同時に、VIB族元素蒸発原料(例えばSe蒸発原料)を用いてVIB族元素を蒸着法により供給する。 (1-3) a group IIIB element with group IIIB element target (for example, In the target) is supplied by a sputtering method, at the same time, by evaporation of group VIB element using a Group VIB element evaporation material (e.g., Se evaporation material) supplies.
【0037】 [0037]
また、上記第2工程は、例えば、以下のようにして実施することができる。 Further, the second step is, for example, can be carried out as follows.
(2-1)IB族元素ターゲット(例えばCuターゲット)を用いてIB族元素をスパッタリング法により供給する、 (2-1) supplied by a sputtering method IB group element using a group IB element target (e.g. Cu targets),
(2-2)IB族元素およびVIB族元素を含む少なくとも1種のターゲット(例えばCu−Seターゲット、および必要に応じてCuターゲット)を用いてIB族元素およびVIB族元素をスパッタリング法により供給する、 (2-2) supplied by a sputtering group IB element and a Group VIB element using at least one target containing the Group IB elements and group VIB element (e.g., Cu-Se target and Cu target as required) ,
(2-3)IB族元素ターゲット(例えばCuターゲット)を用いてIB族元素をスパッタリング法により供給し、同時に、VIB族元素蒸発原料(例えばSe蒸発原料)を用いてVIB族元素を蒸着法により供給する、 (2-3) a group IB element is supplied by a sputtering method using a group IB element target (e.g. Cu target), at the same time, by evaporation of group VIB element using a Group VIB element evaporation material (e.g., Se evaporation material) supplies,
(2-4)IB族元素およびIIIB族元素を含む少なくとも1種のターゲット(例えばCu−Gaターゲット、および必要に応じてCuターゲット)を用いてIB族元素およびIIIB族元素をスパッタリング法により供給する、 (2-4) supplied by a sputtering Group IB elements and Group IIIB elements using at least one target containing the Group IB elements and Group IIIB elements (e.g. Cu-Ga target, and Cu targets if necessary) ,
(2-5)IB族元素、IIIB族元素およびVIB族元素を含む少なくとも1種のターゲット(例えばCu−In−SeターゲットまたはCu−Ga−Seターゲット)を用いてIB族元素、IIIB族元素およびVIB族元素をスパッタリング法により供給する、あるいは、 (2-5) IB group elements, at least one target (e.g., Cu-In-Se target or Cu-Ga-Se target) IB group elements with containing group IIIB element and a Group VIB element, group IIIB element and the group VIB element is supplied by a sputtering method, or,
(2-6)IB族元素およびIIIB族元素を含む少なくとも1種のターゲット(例えばCu−Gaターゲット、および必要に応じてCuターゲット)を用いてIB族元素およびIIIB族元素をスパッタリング法により供給し、同時に、VIB族元素蒸発原料(例えばSe蒸発原料)を用いてVIB族元素を蒸着法により供給する。 (2-6) at least one target comprising a group IB element and a group IIIB element (such as Cu-Ga target, and optionally Cu target) the Group IB elements and Group IIIB elements using supplied by sputtering At the same time, it supplies a vapor deposition group VIB element using a group VIB element evaporation material (e.g., Se evaporation material).
【0038】 [0038]
第1工程および第2工程は、上記の第1工程の例(1-1)〜(1-3)および第2工程の例(2-1)〜(2-6)からそれぞれ互いに独立して1つまたはそれ以上を選択することができ、形成する化合物半導体薄膜の構成元素に応じて任意の適切な組み合わせで実施することができる。 The first step and second step, examples of the above first step (1-1) to (1-3) and of the second step (2-1) to each, independently of one another from the (2-6) one or more can be selected, can be performed in any suitable combination depending on the constituent elements of the compound semiconductor thin film to be formed. 第1工程として上記の例(1-1)または(1-2)とし、第2工程として上記の例(2-2)および/または(2-4)とする組み合わせ、あるいは第1工程として上記の例(1-3)とし、第2工程として上記の例(2-3)および/または(2-4)とする組み合わせが好ましい。 The above examples of the first step was (1-1) or (1-2), combined the above example as the second step (2-2) and / or (2-4) or the above as a first step, an example of (1-3), a combination of the above example as the second step (2-3) and / or (2-4) is preferred.
【0039】 [0039]
好ましい態様においては、上記第2工程は、IB族元素を供給する、あるいはIB族元素およびVIB族元素を供給する第2A工程と、IB族元素およびIIIB族元素を供給する、あるいはIB族元素、IIIB族元素およびVIB族元素を供給する第2B工程とを含む。 In a preferred embodiment, the second step provides a group IB element, or a step 2A supplying group IB element and a Group VIB element, supplies the Group IB elements and Group IIIB elements, or group IB element, the group IIIB elements and group VIB element comprises a first step 2B supplies.
【0040】 [0040]
この態様において、第1工程、第2A工程、および第2B工程は、任意の適切な組み合わせの順序で実施することができる。 In this embodiment, the first step, step 2A, and the step 2B can be implemented in any suitable combination order. 具体的には、(第1工程、第2A工程、第2B工程)、(第1工程、第2B工程、第2A工程)、(第2A工程、第2B工程、第1工程)、(第2B工程、第2A工程、第1工程)、(第2A工程、第1工程、第2B工程)、(第2B工程、第1工程、第2A工程)のいずれの順序で実施してもよい。 Specifically, (first step, step 2A, the step 2B), (first step, second step 2B, step 2A), (step 2A, the 2B process, the first step), (the 2B step, step 2A, the first step), (step 2A, the first step, the step 2B), (a step 2B, the first step may be carried out in any order of the step 2A).
【0041】 [0041]
この態様は、上述の態様における第2工程を2段階に分けて実施するものである。 This embodiment is intended to implement separately second step in the manner described above into two steps. この態様によれば、基板の温度にもよるが、第1工程により形成された層、第2A工程により形成された層、および第2B工程により形成された層からなる3層以上の構造(但し、第1工程、第2A工程および第2B工程をそれぞれ1段階で実施する場合には3層構造)の前駆体薄膜を基板上に形成することができる。 According to this embodiment, depending on the temperature of the substrate, a layer formed by the first step, a layer formed by step 2A, and a 2B a layer formed by step 3 or more layers (although the first step, in the case where the step 2A and the 2B process carried out in each one stage it is possible to form a precursor thin film having a three-layer structure) on the substrate.
【0042】 [0042]
上記第2A工程は、例えば上記の(2-1)〜(2-3)のいずれかにより実施することができる。 The step 2A, for example of (2-1) can be performed in any of the - (2-3). また、第2B工程は、例えば上記の(2-4)〜(2-6)のいずれかにより実施することができる。 Also, the 2B process, such as the above-mentioned (2-4) can be performed in any of the - (2-6).
【0043】 [0043]
この態様においても、第1工程、第2A工程および第2B工程は、上記の第1工程の例(1-1)〜(1-3)、第2A工程の例(2-1)〜(2-3)および第2B工程の例(2-4)〜(2-6)からそれぞれ互いに独立して選択することができ、任意の適切な組み合わせで実施することができる。 In this embodiment, the first step, step 2A and the 2B process, examples of the above first step (1-1) to (1-3), examples of the step 2A (2-1) to (2 -3) and example of the step 2B (2-4) can be respectively from ~ (2-6) to select independently of each other, it can be performed in any suitable combination. 第1工程として上記の例(1-1)または(1-2)とし、第2A工程として上記の例(2-2)とし、第2B工程として上記の例(2-4)とする組み合わせ、あるいは第1工程として上記の例(1-3)とし、第2A工程として上記の例(2-3)とし、第2B工程として上記の例(2-4)とする組み合わせが好ましい。 The above examples of the first step was (1-1) or (1-2), the examples as a step 2A and (2-2), a combination of the above example as a step 2B (2-4), Alternatively the examples as a first step and (1-3), the examples as a step 2A and (2-3), a combination of the above example as a step 2B (2-4) is preferred.
【0044】 [0044]
次に、上記工程(b)において、以上のようにして形成された前駆体薄膜上にスパッタリング法以外の方法を用いてVIB族元素を供給しながら、基板を工程(a)における温度よりも高い温度で熱処理する。 Next, in the step (b), while supplying a group VIB element using a method other than the sputtering method or the manner formed precursor thin film, higher than the temperature of the substrate in step (a) subjected to a heat treatment at a temperature.
【0045】 [0045]
具体的には、例えば、VIB族元素を供給しながら、基板を所定の温度まで加熱し、必要に応じて所定の温度で所定時間維持し、次いで冷却し、工程(a)の基板温度付近にまで達したときにVI族元素の供給を停止するようにして熱処理できる。 Specifically, for example, while supplying a group VIB element, the substrate is heated to a predetermined temperature, and maintained for a predetermined time at a predetermined temperature as necessary, then cooled, the vicinity of the substrate temperature of step (a) It can be heat treated so as to stop the supply of the group VI element when reached. あるいは、VIB族元素を供給しながら、基板を加熱して所定の温度に達したとき、または必要に応じて所定の温度を所定時間維持した後にVI族元素の供給を停止し、次いで工程(a)における基板温度付近にまで基板を冷却するようにして熱処理できる。 Alternatively, while supplying a group VIB element, when it reaches the substrate is heated to a predetermined temperature, or if necessary the supply of Group VI elements is stopped a predetermined temperature after maintained for a predetermined time, and then step (a ) it can be heat treated so as to cool the substrate to the vicinity of the substrate temperature in.
【0046】 [0046]
好ましい態様においては、工程(b)における基板の温度は、300〜600℃の範囲の温度で、かつ工程(a)における基板の温度よりも高い温度にまで上昇され、より好ましくは450〜550℃の範囲の温度にまで上昇される。 In a preferred embodiment, the temperature of the substrate in step (b) is raised at a temperature in the range of 300 to 600 ° C., and to a temperature higher than the temperature of the substrate in step (a), the more preferably 450 to 550 ° C. It is raised to a range of temperatures. この工程(b)の熱処理は、好ましくは約1秒〜10分間に亘って実施される。 The heat treatment of step (b) is preferably for about 1 second to 10 minutes embodiment.
【0047】 [0047]
工程(b)においては、基板は上記のような高温で熱処理されているので、前駆体薄膜はVIB族元素を取り込んで、化合物形成しながら成長し、前駆体薄膜からIB族元素、IIIB族元素、およびVIB族元素を含む化合物半導体薄膜が基板上に形成される。 In step (b), since the substrate is heat-treated at a high temperature as described above, the precursor thin film captures group VIB element, and grown while forming compound, IB group elements from the precursor thin film, IIIB group elements , and the compound semiconductor thin film including a group VIB element is formed on the substrate.
【0048】 [0048]
本発明の別の要旨においては、前駆体薄膜を基板上に形成する1個またはそれ以上のスパッタ源と、スパッタ源に各々備えられるスパッタ源シャッターと、基板の温度を制御する温度制御手段と、スパッタリング法以外の方法を用いてVIB族元素を該前駆体薄膜上に供給する供給源とを備える、化合物半導体薄膜の製造装置が提供される。 In another aspect of the present invention, and one or more sputtering sources to form a precursor thin film on a substrate, and the sputtering source shutter provided each sputter source, a temperature control means for controlling the temperature of the substrate, using methods other than sputtering and a supply source for supplying a group VIB element on the precursor thin film, compound semiconductor thin film manufacturing apparatus is provided. ここで、スパッタ源シャッターは、スパッタ源に備えられるターゲットが他の物質、例えば供給源より放出されるVIB族元素で汚染されることを防止する効果を奏するが、ターゲットの汚染が問題にならない程度である場合には省略することも可能である。 Here, the sputtering source shutter, the target is the other substances included in the sputter source, for example, the effect of preventing contamination by Group VIB element released from the supply source, the degree of contamination of the target is not a problem It can be omitted if it is.
【0049】 [0049]
1つの好ましい態様においては、上記供給源は、上記スパッタ源が収容されるチャンバとは異なるチャンバに収容されており、スパッタ源を複数備える場合には、複数のスパッタ源同士についても、各々別のチャンバ内に配置されていることがより好ましい。 In one preferred embodiment, the source is housed in a different chamber from the chamber to the sputter source is housed, when provided with a plurality of sputtering sources, for the plurality of sputtering sources with each other, by each it is more preferably arranged in the chamber. この態様においては、スパッタ源に備えられるターゲットが、供給源から供給されるVIB族元素によって汚染されず、ターゲットの汚染は無視できる程度であるので、各スパッタ源にスパッタ源シャッターを必ずしも設けなくてよい。 In this embodiment, the target provided in the sputter source is not contaminated by the group VIB element supplied from the supply source, the contamination of the target is a negligible, it is not necessarily provided a sputtering source shutters each sputtering source good.
【0050】 [0050]
もう1つの好ましい態様においては、上記供給源および上記スパッタ源は、同一のチャンバ内に収容され、これらの間に設けられた仕切り板によって互いに仕切られている。 In another preferred embodiment, the source and the sputtering source, are accommodated in the same chamber, are separated from each other by a partition plate provided between them. スパッタ源を複数備える場合には、複数のスパッタ源同士についても、仕切り板によって互いに仕切られていることがより好ましい。 When provided with a plurality of sputtering sources, for the plurality of sputtering sources with each other, and more preferably are separated from one another by a partition plate. この態様においても、スパッタ源に備えられるターゲットは、供給源から供給されるVIB族元素によって汚染されないので、各スパッタ源にスパッタ源シャッターを必ずしも設けなくてよい。 In this embodiment, the target provided to the sputter source, because it is not contaminated by group VIB element supplied from the supply source, a sputtering source shutter may not necessarily be provided to each sputtering source.
【0051】 [0051]
本発明の装置は、上述したような本発明の化合物半導体の製造方法を実施するのに好適に用いられ得る。 The apparatus of the present invention can be suitably used for carrying out the method of producing a compound semiconductor in the present invention as described above. 本発明の装置に利用可能なスパッタ源は、当該技術分野において既知のスパッタ源を用いることができ、前駆体薄膜を形成するために用いるターゲットの数に応じて1またはそれ以上の数のスパッタ源が備えられる。 Sputtering source available to the apparatus of the present invention may use a known sputtering source in the art, one or sputter source of more number depending on the number of target used to form the precursor film It is provided. また、本発明の装置においても、本発明の上記方法と同様に、スパッタリング法以外の方法には、蒸着法、レーザアブレーションおよび近接昇華法からなる群から選択されるいずれかの方法あるいはこれらを任意の組み合わせで併用する方法、好ましくは蒸着法が用いられ、上記供給源は、これら方法を用いる供給源、好ましくは蒸着源である。 Also, in the apparatus of the present invention, similarly to the method of the present invention, a method other than the sputtering method, an evaporation method, either selected from the group consisting of laser ablation and close-spaced sublimation method or these optional how to use a combination of, preferably vapor deposition method is used, the source, the source using these methods, preferably evaporation source. 蒸着源には、当該技術分野において既知の蒸着源を用いることができ、例えば抵抗加熱ヒーターを間接的または直接的に接触させたるつぼを用いることができる。 The vapor deposition source, in the art can be used known deposition source, it is possible to use a crucible indirect or by direct contact, for example, resistance heating heater.
【0052】 [0052]
本発明の更に別の要旨においては、上述のような本発明の方法に従って形成された化合物半導体薄膜を光吸収層として含む薄膜太陽電が提供される。 In yet another aspect of the present invention, a thin film solar cell including a compound semiconductor thin film formed according to the method of the present invention as described above as the light absorbing layer is provided. あるいは、IB族元素、IIIB族元素およびVIB族元素を含む化合物半導体薄膜を光吸収層として含む薄膜太陽電池において、化合物半導体薄膜が、3cm×3cm(3cm□)以上、更には10cm×10cm以上、より更に30cm×30cm以上の大きい面積に亘って、0.01〜0.5μmの範囲、更には0.01〜0.3μmの範囲の表面ラフネスの値を有する薄膜太陽電池が提供される。 Alternatively, IB group elements, the thin-film solar cell including a compound semiconductor thin film including a Group IIIB element and a Group VIB element as a light absorbing layer, a compound semiconductor thin film, 3cm × 3cm (3cm □) or more, and further 10 cm × 10 cm or more, more further over a large area of ​​more than 30 cm × 30 cm, the range of 0.01 to 0.5 [mu] m, further provided is a thin film solar cell having a value of surface roughness in the range of 0.01 to 0.3 [mu] m. 尚、「表面ラフネス」とは、基板上に形成された化合物半導体薄膜の露出表面における凹凸の中心線平均粗さを言うものとする。 The "surface roughness" refers to the unevenness center line average roughness of the exposed surface of the compound semiconductor thin film formed on a substrate.
【0053】 [0053]
本発明の化合物半導体薄膜は、例えば上述したような本発明の装置を用いて上述の本発明の化合物半導体の製造方法を実施することによって得られる。 Compound semiconductor thin film of the present invention, for example using the apparatus of the present invention as described above is obtained by carrying out the production method of a compound semiconductor of the present invention described above. この化合物半導体薄膜は、膜厚が大面積に亘って均一で、組成ずれが起きにくく、結晶欠陥の発生が低減され、表面ラフネスが比較的小さく、結晶粒が大きいという良好な膜質を有する。 The compound semiconductor thin film is uniform over the film thickness in a large area, hardly occurs composition shift, generation of crystal defects are reduced, the surface roughness is relatively small, has a good film quality that the grain is large. 従って、本発明の化合物半導体薄膜は、大面積で高効率の薄膜太陽電池の光吸収層として有利に利用され得る。 Therefore, the compound semiconductor thin film of the present invention can be advantageously used as a light absorbing layer of the thin-film solar cell of high efficiency large area.
【0054】 [0054]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
(実施形態1) (Embodiment 1)
IB族元素、IIIB族元素およびVIB族元素を含む化合物半導体薄膜として、Cu(In、Ga)Se 2膜を形成する本発明の1つの実施形態について、図1および図2を参照しながら説明する。 Group IB element, a compound semiconductor thin film including a Group IIIB element and a Group VIB element, for one embodiment of the present invention for forming a Cu (In, Ga) Se 2 film, will be described with reference to FIGS. 1 and 2 . 図1(a)は、本実施形態の化合物半導体薄膜の製造装置の概略図であり、図1(b)は、図1(a)の装置のX−X'線に沿って切り取った上面図である。 1 (a) is a schematic view of a compound semiconductor thin film manufacturing apparatus of the present embodiment, FIG. 1 (b), X-X 'top view taken along the line of the apparatus of FIGS. 1 (a) it is. 図2(a)および(b)は、本実施形態の化合物半導体薄膜の製造方法を説明する概略工程図であり、それぞれ、前駆体薄膜および化合物半導体薄膜が形成された基板の概略断面図を示す。 Figure 2 (a) and (b) is a schematic process diagram illustrating the manufacturing method of the compound semiconductor thin film of the present embodiment, respectively, a schematic sectional view of a substrate precursor thin film and the compound semiconductor thin film is formed . 本実施形態は、第1工程として上記の例(1-3)を実施し、第2工程として上記の例(2-3)および(2-4)を実施するものに関する。 This embodiment relates to those above example (1-3) was performed as a first step, of implementing the example above (2-3) and (2-4) as a second step.
【0055】 [0055]
図1(a)および(b)に示すように、本実施形態の化合物半導体薄膜の製造装置20は、チャンバ1の内部に、VIB族元素の供給源としての蒸着源2と、IB族元素およびIIIB族元素をスパッタリング法を用いて基板上に供給して、IB族元素およびIIIB族元素を含む前駆体薄膜を基板上に形成するための3個のスパッタ源3a、3bおよび3cと、基板5を加熱するためのランプ式ヒーター6とを備える。 As shown in FIGS. 1 (a) and (b), the compound semiconductor thin film manufacturing apparatus 20 of this embodiment, the interior of the chamber 1, an evaporation source 2 as a source of group VIB element, IB group elements and the group IIIB element is supplied onto the substrate by a sputtering method, and three sputtering sources 3a, 3b and 3c for the precursor thin film containing group IB elements and group IIIB elements are formed on a substrate, the substrate 5 and a lamp type heater 6 for heating the. 本実施形態においては、蒸着源2はSe蒸発原料を配置するためのものである。 In the present embodiment, the deposition source 2 is for placing Se evaporation material. また、スパッタ源3a、3bおよび3cは、IIIB族元素ターゲットであるInターゲット、IB族元素ターゲットであるCuターゲット、ならびにIB族元素とIIIB族元素とからなるターゲットであるCu−Gaターゲットを各々配置するためのものであるが、これら3つのターゲットは、3つのスパッタ源3a、3bおよび3cにどのような組合せで配置されてもよい。 Also, sputter source 3a, 3b and 3c are respectively disposed a Cu-Ga target is the target of In target a Group IIIB elements target, Cu target is IB group element target, and a group IB element and group IIIB element but it is intended to, these three targets, three sputtering sources 3a, may be arranged in any combination 3b and 3c.
【0056】 [0056]
本実施形態においては、3つのターゲットをスパッタリングして前駆体薄膜を形成するために3つのスパッタ源を備える装置を示したが、本発明はこれに限定されない。 In the present embodiment has shown an apparatus comprising three sputter source for by sputtering three targets to form a precursor thin film, the present invention is not limited thereto. 前駆体薄膜の形成様式によっては1個、2個、または4個以上のターゲットを用いてよく、その場合には、ターゲットの数に応じた数のスパッタ源を備える装置を用いることは、当業者には容易に理解されよう。 One is by the formation pattern of the precursor film may be used two or four or more targets, in this case, the use of a device comprising a sputtering source of the number corresponding to the number of targets, those skilled in the art it will be readily apparent to.
【0057】 [0057]
この装置20においては、カーボン材料からなる均熱板4に取り付けられた基板5が、均熱板4をヒーター6の側にして、サセプタ(またはホルダー)7を用いて支持される。 In the apparatus 20, the substrate 5 mounted on the heat equalizing plate 4 made of carbon material, and the heat equalizing plate 4 on the side of the heater 6 is supported with the susceptor (or holder) 7. ヒーター6は、均熱板4を介して基板5を均一に加熱し、基板5の膜を形成する側の表面(即ち均熱板4と反対側の露出表面であり、図2を参照して後述する導電膜5aの露出表面)の温度を所望の値に制御することができる。 Heater 6 is to uniformly heat the substrate 5 via the heat equalizing plate 4 is exposed surfaces of the surface (i.e. soaking plate 4 of the membrane to form the side of the substrate 5 opposite, with reference to FIG. 2 the temperature of the exposed surface) of the later-described conductive film 5a can be controlled to a desired value. サセプタ7は回転駆動軸8に連結されており、回転駆動軸8を回転させることによって、サセプタ7が回転し、基板5および均熱板4を自転させる。 The susceptor 7 is connected to a rotary drive shaft 8, by rotating the rotary drive shaft 8, the susceptor 7 is rotated, thereby rotating the substrate 5 and the heat equalizing plate 4. 更に、チャンバ1内には、基板5の表面への各原料粒子(Cu、In、Ga、およびSe)の供給を制御するように、蒸着源2、スパッタ源3a、スパッタ源3bおよびスパッタ源3cと、基板5との間に配置されたシャッター9が備えられる。 Further, the chamber 1, so as to control the supply of each raw material particles to the surface of the substrate 5 (Cu, In, Ga, and Se), the evaporation source 2, a sputter source 3a, sputter sources 3b and sputter sources 3c When the shutter 9 disposed between the substrate 5 is provided. スパッタ源3a、3bおよび3cには、スパッタ源に電圧が印加されていないときに、蒸着源2から蒸発するSeが各スパッタ源3a〜3cに備えられるターゲットに付着することを防ぐため、例えばスライド開閉式のシャッターなどのスパッタ源シャッター3A、3Bおよび3C(図1(a)および(b)に点線にて示す)がそれぞれ備えられる。 The sputter source 3a, 3b and 3c, when the voltage to the sputtering source is not applied, in order to prevent Se evaporated from the evaporation source 2 is attached to a target provided in the sputter sources 3 a to 3 c, for example, a slide openable sputter source shutter 3A such as shutters, 3B and 3C (shown by dotted lines in FIGS. 1 (a) and (b)) are provided, respectively. 均熱板4、回転駆動軸8、およびシャッター9は、本発明の実施に必ずしも必要ではないが、これらを備えていることが好ましい。 Soaking plate 4, the rotary drive shaft 8, and the shutter 9 is not necessarily required to practice the present invention, it is preferably provided with them.
【0058】 [0058]
スパッタ源3a、3bおよび3cの各々は、接地されたDC電源(図示せず)にスイッチング可能に接続され、これにより電圧印加が制御される。 Each sputtering source 3a, 3b and 3c are switchably connected to a DC power source that is grounded (not shown), thereby voltage application is controlled. 尚、DC(直流)電源に代えてRF(高周波)電源を用いてもよく、この場合には、RF電源は整合器およびコンデンサなどと共に用いられ得る。 Incidentally, DC (direct current) may be used an RF (radio frequency) power supply in place of the power source, in this case, RF power may be used in conjunction with such matcher and capacitors. チャンバ1には、チャンバ1内を真空排気するための排気ライン10と、チャンバ1内にArガスを供給するためのArガスライン11とが連結されている。 The chamber 1, an exhaust line 10 for evacuating the chamber 1, and Ar gas line 11 for supplying an Ar gas into the chamber 1 is connected.
【0059】 [0059]
次に、このような装置20を用いる本実施形態の化合物半導体薄膜の製造方法について説明する。 Next, a method for manufacturing the compound semiconductor thin film of this embodiment using such a device 20.
【0060】 [0060]
1. 1. 準備まず、図2を参照して示すようなMoなどからなる導電膜5aが、ガラスからなる基板本体5b上に形成された基板5を、図1に示す均熱板4に、基板本体5b側が均熱板4に接触するようにして取り付ける。 Preparation First, a conductive film 5a made of Mo as shown with reference to FIG. 2, the substrate 5 formed on the substrate body 5b made of glass, the heat equalizing plate 4 shown in FIG. 1, the substrate body 5b side is attached so as to contact the heat equalizing plate 4. 他方、チャンバ1を排気ライン10からポンプ(図示せず)などを用いて真空排気する。 On the other hand, to evacuate with the chamber 1 from the exhaust line 10 such as a pump (not shown). このチャンバ1において、均熱板4に取り付けた基板5をサセプタ7に、図1に示すように設置し、Se蒸発原料、Inターゲット、CuターゲットおよびCu―Gaターゲットをそれぞれ蒸着源2、スパッタ源3a、スパッタ源3bおよびスパッタ源3cに設置する。 In this chamber 1, a substrate 5 mounted on the heat equalizing plate 4 to the susceptor 7 was installed as shown in FIG. 1, Se evaporation material, In the target, Cu target and Cu-Ga target each evaporation source 2, a sputter source 3a, installed in the sputter source 3b and sputtering source 3c. このとき、各スパッタ源には電圧が印加されておらず、スパッタ源シャッター3A〜3Cおよびシャッター9は閉じておく。 At this time, no voltage is applied to the sputter source, the sputter source shutters 3A~3C and the shutter 9 is kept closed.
【0061】 [0061]
次に、ヒーター6を用いて均熱板4を介して基板5を均一に加熱し、基板5のMo膜5aの表面が例えば約20〜450℃、好ましくは約300〜400℃となるように加熱を制御し、他方、Arガス供給ライン11よりチャンバ1内にArガスを供給し始める。 Then, uniformly heating the substrate 5 via the heat equalizing plate 4 with a heater 6, a surface, for example, about from 20 to 450 ° C. of Mo film 5a of the substrate 5, as preferably about 300 to 400 ° C. and controlling the heating, the other begins to supply the Ar gas into the chamber 1 from the Ar gas supply line 11. 基板5が所定の温度に達してほぼ一定温度になると、回転駆動軸8を回転させてサセプタ7を回転させ、これにより基板5および均熱板4を自転させる。 When the substrate 5 is substantially constant temperature reaches a predetermined temperature, by rotating the rotary drive shaft 8 to rotate the susceptor 7 and thereby rotate the substrate 5 and the heat equalizing plate 4. このとき、Arガスの供給を維持したまま、チャンバ1内の圧力を所定の圧力に保つように、Arガスの供給および排気を制御する。 At this time, while maintaining the supply of Ar gas, so as to maintain the pressure in the chamber 1 to a predetermined pressure, to control the supply and exhaust of the Ar gas.
【0062】 [0062]
2. 2. 工程(a) Steps (a)
2−1. 2-1. 第1工程その後、Inターゲットが設置されたスパッタ源3aのスパッタ源シャッター3Aを開き、スパッタ源3aを電源に接続して電圧を印加し、ならびに、Se蒸発原料が設置された蒸着源2を加熱する。 The first step then, In the target opens the sputter source shutter 3A installation sputter sources 3a, by connecting a sputter source 3a to the power supply voltage is applied, and, heating the evaporation source 2 Se evaporation material is placed to. このとき、必要に応じてプリスパッタを行ってInターゲット表面をクリーニングするようにしてもよい。 At this time, it may be cleaned In the target surface by performing a pre-sputtering as required. InおよびSeが安定に放出されるようになるとシャッター9を開いて、第1工程としてInをスパッタリング法により、ならびにSeを蒸着法により基板5の表面に供給する。 Open the shutter 9 when In and Se is to be stably emitted, by sputtering an In the first step, and supplied to the surface of the substrate 5 by a vapor deposition method or Se. 所定時間経過後、例えば3〜60分後にシャッター9およびスパッタ源シャッター3Aを閉じ、スパッタ源3aの電圧印加を停止してInの放出を終了する。 After a predetermined time, for example, closing the shutter 9 and the sputter source shutter 3A after 3-60 minutes, to stop the voltage application of the sputtering source 3a terminates the release of In. この第1工程によって、基板5のMo膜5a上にIn−Seからなる第1層12(図2(a)を参照のこと)が形成される。 This first step, the first layer 12 (see FIG. 2 (a)) is formed consisting of In-Se on the Mo film 5a of the substrate 5.
【0063】 [0063]
2−2. 2-2. 第2工程次に、第1工程に引き続いてSe蒸着源2の加熱を維持したまま、CuターゲットおよびCu−Gaターゲットがそれぞれ設置されたスパッタ源3bおよび3cのスパッタ源シャッター3Bおよび3Cを開き、スパッタ源3bおよび3cを各々電源に接続して電圧を印加する。 Second step Next, to open the first while maintaining the heating of Se evaporation source 2 following the process, Cu target and Cu-Ga target sputtering source shutter 3B and 3C of the sputtering source 3b and 3c which are respectively installed, connect the sputter source 3b and 3c respectively to the power source for applying a voltage. このとき、必要に応じてプリスパッタを行ってCuターゲットおよびCu−Gaターゲット表面をクリーニングするようにしてもよい。 At this time, it may be cleaning the Cu target and Cu-Ga target surface by performing a pre-sputtering as required. CuおよびGaが安定に放出されるようになるとシャッター9を開いて、第2工程としてSeを蒸着法により、CuおよびGaをスパッタリング法により基板5の表面、より詳細には第1層12の上に供給する。 Open the shutter 9 when the Cu and Ga is to be stably emitted, by evaporation of Se as a second step, the surface of the substrate 5 by sputtering of Cu and Ga, and more particularly on the first layer 12 supplied to. 所定時間経過後、例えば1〜30分後にシャッター9ならびにスパッタ源シャッター3Bおよび3Cを閉じ、スパッタ源3bおよび3cの電圧印加を停止してCuおよびGaの放出を終了する。 After a predetermined time, for example, closing the shutter 9 and the sputter source shutters 3B and 3C after 30 minutes, to stop the voltage application sputtering source 3b and 3c ends the release of Cu and Ga. この第2工程によって、第1層12の上にCu−Ga−Seからなる第2層13(図2(a)を参照のこと)が形成される。 This second step, a second layer 13 (see FIG. 2 (a)) is formed consisting of Cu-Ga-Se on the first layer 12.
【0064】 [0064]
以上のようにして、第1工程および第2工程を経て、図2(a)に示すような第1層12および第2層13が順次積層された前駆体薄膜14が形成される。 As described above, through the first step and second step, the precursor film 14 in which the first layer 12 and second layer 13 are sequentially stacked as shown in FIG. 2 (a) is formed.
【0065】 [0065]
3. 3. 工程(b) Step (b)
上記の工程(a)により前駆体薄膜14を形成した後、第1および第2工程に引き続いてSe蒸着原2の加熱を維持したままで、好ましくはArガスの供給を停止し、再びシャッター9を開いてSeを蒸着法により前駆体薄膜14の表面に供給する。 After forming the precursor film 14 by the above step (a), the while maintaining the heating of the Se deposition source 2 following the first and second steps, preferably stops the supply of the Ar gas, again shutter 9 and supplies to the surface of the precursor film 14 by vapor deposition Se open. このようにしてSeを供給しながら、基板5のMo膜5aの表面の温度が前駆体薄膜形成時よりも高い温度、例えば約300〜600℃で、かつ工程(a)におけるよりも高い温度、好ましくは約450〜550℃となるようにヒーター6からの加熱を制御する。 While supplying Se in this manner, the temperature temperature of the surface of the Mo film 5a is higher than during precursor film formation of the substrate 5, for example at about 300 to 600 ° C., and a temperature higher than in step (a), the preferably controls the heat from the heater 6 to be about 450 to 550 ° C.. 所定時間経過後、好ましくは約1秒〜10分後、ヒーター6の加熱を停止する。 After a predetermined time, preferably after about 1 second to 10 minutes, to stop the heating of the heater 6. その後、基板温度が工程(a)付近の温度まで低下すると、シャッター9を閉じ、蒸着源2の加熱を停止してSeの放出を終了する。 Thereafter, the substrate temperature is lowered to a temperature near the step (a), the closing the shutter 9, and stops the heating of the deposition source 2 to end the discharge of Se. この工程によって、Seが前駆体薄膜14中に取り込まれると共に化合物が形成され、前駆体薄膜14からCu(In、Ga)Se 2薄膜15(図2(b)を参照のこと)が形成される。 This step, Se compounds with incorporated into the precursor film 14 is formed, Cu (In, Ga) Se 2 thin film 15 (see FIG. 2 (b)) is formed from a precursor film 14 .
【0066】 [0066]
以上のような工程(a)および(b)により、図2(b)に示すようなCu(In、Ga)Se 2からなる化合物半導体薄膜15が形成される。 The steps (a) and (b) described above, Cu (In, Ga) as shown in FIG. 2 (b) compound semiconductor thin film 15 made of Se 2 is formed.
【0067】 [0067]
得られた化合物半導体薄膜15は、3cm×3cm以上、更には10cm×10cm、より更に30cm×30cm以上の大きい面積に亘って、約0.01〜0.5μmの範囲、更には0.01〜0.3μmの範囲の表面ラフネスを有する。 The resulting compound semiconductor thin film 15, 3 cm × 3 cm or more, even 10 cm × 10 cm, over a large area or even more 30 cm × 30 cm, about 0.01~0.5μm range, even 0.01 It has a surface roughness in the range of 0.3 [mu] m. この値は比較的小さい値であり、化合物半導体薄膜が滑らかな表面を有することがわかる。 This value is relatively small value, it can be seen that the compound semiconductor thin film having a smooth surface.
【0068】 [0068]
本実施形態によれば、工程(a)においてスパッタリング法を用いて前駆体薄膜を形成し、次いで、工程(b)でSeを供給しながら熱処理している。 According to this embodiment, by a sputtering method to form a precursor thin film in the step (a), the then is heat-treated while supplying Se in step (b). このような方法においては、従来の蒸着法のみを用いて化合物半導体薄膜を形成する方法よりも化合物半導体薄膜の膜厚を大面積に亘って均一とすることができる。 In such method, it is possible the thickness of the compound semiconductor thin film than a method of forming a compound semiconductor thin film using only conventional deposition and uniform over a large area.
【0069】 [0069]
また、本実施形態によれば、VIB族元素であるSeをスパッタリング法を用いて供給せず、蒸着法を用いて供給し、更に工程(a)において形成された前駆体薄膜に熱処理を施しているので、従来のスパッタリング法のみを用いて一段階で化合物半導体薄膜を形成する方法に比べて化合物半導体薄膜に導入される結晶欠陥が減少する。 Further, according to this embodiment, without supplying by sputtering a Se a group VIB element, supplied by vapor deposition, heat treatment is performed further in the precursor thin film formed in the step (a) because there, the crystal defects introduced into the compound semiconductor thin film is decreased in comparison with the method of forming the compound semiconductor thin film in a single step using only conventional sputtering method. 尚、本実施形態に代えて、工程(a)においてSeをCu−Seターゲットなどを用いてスパッタリングにより供給することも可能であるが、その場合には、続く工程(b)での熱処理により前駆体薄膜中に導入され得る結晶欠陥が緩和されるので、該従来の方法に比べて化合物半導体薄膜に導入される結晶欠陥が減少する。 Instead of the present embodiment the precursor, but the Se in the step (a) can also be supplied by sputtering using a Cu-Se target, in this case, the heat treatment in the subsequent step (b) since crystal defects can be introduced into the body thin film is relaxed, crystal defects are reduced to be introduced into the compound semiconductor thin film in comparison with the driven come manner.
【0070】 [0070]
また、本実施形態によれば、IB族元素(Cu)およびIIIB族元素(In)をスパッタリング法により供給すると同時に、VIB族元素(Se)を蒸着法を用いて供給せず、InおよびSeをCuの供給とは別に供給しているので、再蒸発しやすいInおよびSeを、Cuが相対的に過剰となることなく、十分に反応させて化合物を形成させることができる。 Further, according to this embodiment, at the same time group IB element (Cu), and group IIIB element to (In) is supplied by a sputtering method, not supplied by an evaporation method to group VIB element (Se), In and Se since the supply separately from the supply of Cu, re evaporable in and Se, Cu without becomes relatively excessive, it is possible to form a compound with sufficiently react. これにより、組成ずれが減少した化合物半導体薄膜を形成することができる。 Thus, it is possible to form the compound semiconductor thin film composition deviation is reduced.
【0071】 [0071]
更に、本実施形態によれば、基板を高温に維持する時間が、蒸着法を単独で用いる従来の方法に比べて短縮され、消費電力がより小さい、安価な化合物半導体薄膜の製造方法が提供される。 Furthermore, according to this embodiment, the time to maintain the substrate at high temperature, is reduced as compared with the conventional method using a vapor deposition method alone, power consumption is less than, inexpensive compound manufacturing method of a semiconductor thin film is provided that. この方法は、セレン化水素のような有毒ガスを使用しない安全な製造方法である。 This method is safe production methods that do not use toxic gases such as hydrogen selenide.
【0072】 [0072]
加えて、本実施形態によれば、スパッタ源シャッターがスパッタ源に備えられており、スパッタ源を使用しないときにはスパッタ源シャッターで該スパッタ源に備えられるターゲットを覆うことができるので、このときに蒸着源から放出されるVIB族元素(Se)によってスパッタ源が汚染されることが防止できる。 In addition, according to this embodiment, a sputter source shutter is provided with a sputter source, so when not in use sputter source can cover the target provided to the sputtering source in sputtering source shutter, deposited at this time the group VIB element released from the source (Se) it is possible to prevent sputter source is contaminated.
【0073】 [0073]
本実施形態に従って得られた化合物半導体薄膜は、上述のように、膜厚が大面積に亘って均一で、結晶欠陥の発生が低減され、組成ずれが減少し、表面ラフネスが小さいので、良好な膜質を有し、大面積で高効率の薄膜太陽電池の光吸収層として有利に利用され得る。 Compound semiconductor thin film obtained according to the present embodiment, as described above, a uniform film thickness over a large area, the occurrence of crystal defects are reduced, composition deviation is reduced, the surface roughness is small, good has a film quality can be advantageously used as a light absorbing layer of the thin-film solar cell of high efficiency large area.
【0074】 [0074]
尚、本実施形態において、第1層として、Inをスパッタリング法により供給すると同時にSeを蒸着法により供給してIn−Se層を形成したが、これに代えて、Seの供給を省略してIn層を形成してもよい。 In the present embodiment, as the first layer, it has formed the In-Se layer by supplying the vapor deposition Se simultaneously fed by sputtering In, instead of this, by omitting the supply of Se an In it may form a layer. また、本実施形態において、第2層として、CuおよびGaをスパッタリング法により供給すると同時にSeを蒸着法により供給してCu−Ga−Se層を形成したが、これに代えて、Seの供給を省略してCu−Ga層を形成してもよい。 Further, in the present embodiment, as the second layer, has formed the Cu-Ga-Se layer by supplying Se by vapor deposition at the same time is supplied by sputtering Cu, and Ga, instead of this, the supply of Se omitted may form a Cu-Ga layer.
【0075】 [0075]
更に、本実施形態においてはCu−ターゲットおよびCu−Gaターゲットを用いたが、これに代えて、Cuターゲットを単独で用いるか、Cu−Seターゲットを用いることもできる。 Further, in the present embodiment was used Cu- target and Cu-Ga target, instead of this, or using Cu target alone may be used Cu-Se target. Cuターゲットを用いる場合には、第2工程にてCuをスパッタリング法により供給して、第2層としてCu層を形成するか、あるいはCuをスパッタリング法により供給すると同時にSeを蒸着法により供給して、第2層としてCu−Se層を形成してもよい。 In the case of using a Cu target, the Cu in the second step is supplied by a sputtering method, or forming a Cu layer as the second layer, or Se and at the same time supplied by the sputtering Cu supplied by vapor deposition it may form a Cu-Se layer as the second layer. また、Cu−Seターゲットを用いる場合には、第2工程にてCuおよびSeをスパッタリング法により供給して、第2層としてCu−Se層を形成してもよい。 In the case of using the Cu-Se target of Cu and Se at the second step is supplied by a sputtering method may be formed of Cu-Se layer as the second layer. このような方法によっても、本実施形態と同様に、CuInSe 2膜を形成することが可能である。 With such a method, like the present embodiment, it is possible to form a CuInSe 2 film.
【0076】 [0076]
また、本実施形態においは、第1工程および第2工程の順に実施して、第1層としてIn−Se層(またはIn層)を、第2層としてCu−Ga−Se層(またはCu−Ga層、Cu層、もしくはCu−Se層)を形成したが、第1工程および第2工程を実施する順序を逆にすることも可能である。 Further, the present embodiment smell is carried in the order of first step and second step, In-Se layer as the first layer (or In layer), Cu-Ga-Se layer as the second layer (or Cu- Ga layer, Cu layer, or Cu-Se layer) was formed, but it is also possible to order to carry out the first step and the second step is reversed. 即ち、先に第2工程を実施して第1層としてCu−Ga層(またはCu−Ga−Se層、Cu層、もしくはCu−Se層)を形成し、次いで第2工程を実施して第2層としてIn−Se層(またはIn層)を形成してもよい。 That is, to form a Cu-Ga layer as the first layer by performing a second step above (or Cu-Ga-Se layer, Cu layer, or Cu-Se layer), then the implemented the second step in-Se layer (or in layer) may be formed as two layers.
【0077】 [0077]
上述のような改変の他にも、本実施形態は、当業者により種々の改変がなされ得る。 In addition to the above-described modifications, the present embodiment, various modifications may be made by those skilled in the art. 例えば、VIB族元素(Se)を供給するために蒸着法を用いたが、その他のスパッタリング法以外の方法を用いることも可能である。 For example, although using an evaporation method to provide a group VIB element (Se), it is also possible to use methods other than other sputtering. また、スパッタリング法を実施するためにArガス以外の適切なガスを用いること、シャッターの開閉タイミングを変更することもできる。 Moreover, the use of a suitable gas other than Ar gas for carrying out the sputtering method, it is possible to change the opening and closing timing of the shutter.
【0078】 [0078]
(実施形態2) (Embodiment 2)
IB族元素、IIIB族元素、およびVIB族元素を含む化合物半導体薄膜として、Cu(In、Ga)Se 2膜を形成する本発明のもう1つの実施形態について、図3を参照しながら説明する。 Group IB element, a compound semiconductor thin film including Group IIIB elements, and a group VIB element, for another embodiment of the present invention for forming a Cu (In, Ga) Se 2 film, will be described with reference to FIG. 図3(a)および(b)は、本実施形態の化合物半導体薄膜の製造方法を説明する概略工程図であり、それぞれ、前駆体薄膜および化合物半導体薄膜が形成された基板の概略断面図を示す。 Figure 3 (a) and (b) is a schematic process diagram illustrating the manufacturing method of the compound semiconductor thin film of the present embodiment, respectively, a schematic sectional view of a substrate precursor thin film and the compound semiconductor thin film is formed .
【0079】 [0079]
本実施形態は、 III B族元素および VI B族元素を供給して、 III B族元素および VI B族元素から成る第1層を形成する工程(i)と、IB族元素および III B族元素を供給して、IB族元素および III B族元素から成る第2層を形成する工程( ii )と、IB族元素および VI B族元素を供給して、IB族元素および VI B族元素から成る第3層を形成する工程( iii )とを順次実施するものである。 This embodiment supplies the III B group element and VI B group element, and step (i) forming a first layer of III B group element and VI B group element, IB group elements and III B group element supplies, and forming a second layer of group IB and III B group element (ii), by supplying a group IB elements and VI B group elements, consisting of group IB elements and VI B group element it is intended to successively performed and step (iii) to form a third layer. 尚、これら工程(i)、工程( ii )および工程( iii )は、本明細書に言う第1工程、第2B工程および第2A工程にそれぞれ包含される。 Incidentally, these step (i), step (ii) and step (iii), the first step referred to herein, are encompassed, respectively to the step 2B and step 2A. 本実施形態は、より詳細には、工程(i)として上記の例(1-3)を実施し、 工程( ii として上記の例(2-4)を実施し、 工程( iii として上記の例(2-3)を実施するものに関し、実施形態1にて詳述した化合物半導体薄膜の製造装置(図1(a)および(b))と同様の装置を用いて実施することができる。 This embodiment is more particularly, to implement the above examples (1-3) as a step (i), the above example the (2-4) was performed as a step (ii), above the step (iii) relates shall implement the example (2-3), can be carried out using the same apparatus as the manufacturing apparatus of a compound semiconductor thin film described in embodiment 1 (FIGS. 1 (a) and (b)) . 以下、本実施形態の化合物半導体薄膜の製造方法について、実施形態1と異なる点を中心に説明する。 Hereinafter, a method of manufacturing the compound semiconductor thin film of the present embodiment will be described focusing on differences from the first embodiment.
【0080】 [0080]
1. 1. 準備まず、実施形態1と同様にして準備を行う。 Preparation First, a preparation in the same manner as in Embodiment 1. 本実施形態においても、基板5のMo膜5aの表面が例えば約20〜450℃、好ましくは約300〜400℃となるように加熱を制御し、チャンバ内の圧力を所定の圧力に保つように、Arガスの供給および排気を制御する。 In this embodiment, the surface, for example, about from 20 to 450 ° C. of Mo film 5a of the substrate 5, preferably controls the heat to be about 300 to 400 ° C., so as to maintain the pressure in the chamber to a predetermined pressure controls the supply and exhaust of the Ar gas.
【0081】 [0081]
2. 2. 工程(a) Steps (a)
2−1. 2-1. 工程(i) Steps (i)
その後、実施形態1の第1工程と同様にして、InおよびSeを、それぞれスパッタリング法および蒸着法により基板5の表面に供給する。 Thereafter, in the same manner as in the first step of the embodiment 1, In and Se, and supplies to the surface of the substrate 5 by respectively sputtering method and an evaporation method. この工程(i)によって、基板5のMo膜5a上にIn−Seからなる第1層12(図3(a)を参照のこと)が形成される。 This step (i), a first layer 12 made of In-Se on the Mo film 5a of the substrate 5 (see FIG. 3 (a)) is formed.
【0082】 [0082]
2−2. 2-2. 工程( ii Step (ii)
次に、Se蒸着源の加熱を停止して、Seの供給を停止したこと以外は、実施形態1の第2工程と同様にして、CuターゲットおよびCu−Gaターゲットがそれぞれ設置されたスパッタ源を用いて、CuおよびGaをスパッタリング法により基板の表面、より詳細には第1層12の上に所定時間、例えば1〜30分間供給する。 Then, heating is stopped and the Se deposition source, except for stopping the supply of Se, as in the second step of Embodiment 1, the sputtering sources Cu target and Cu-Ga target is installed respectively used, the surface of the substrate by sputtering Cu, and Ga, a predetermined time on the first layer 12 in more detail, supplies for example 1 to 30 minutes. この工程( ii によって、第1層12の上にCu−Gaからなる第2層16(図3(a)を参照のこと)が形成される。 This step (ii), a second layer 16 comprised of a composition of Cu-Ga on the first layer 12 (see FIG. 3 (a)) is formed.
【0083】 [0083]
2−3. 2-3. 工程( iii Step (iii)
続いて、Cuスパッタ源からのCuの放出を維持したままで、Se蒸着源を再び加熱し、 工程( iii として、CuおよびSeを、それぞれスパッタリング法および蒸着法により基板5の表面、より詳細には第2層16の上に所定時間、例えば1〜30分間供給する。 Subsequently, while maintaining the release of Cu from the Cu sputtering source, to heat the Se deposition source again, as a step (iii), the Cu and Se, the surface of the substrate 5 by respectively sputtering method and a vapor deposition method, more the predetermined time, and supplies for example 1 to 30 minutes on the second layer 16. この工程( iii によって、第2層16の上にCu−Seからなる第3層17(図3(a)を参照のこと)が形成される。 This step (iii), a third layer 17 made of Cu-Se on the second layer 16 (see FIG. 3 (a)) is formed.
【0084】 [0084]
以上のようにして、 工程(i)工程( ii 、および工程( iii を経て、図3(a)に示すような第1層12、第2層16、および第3層17が順次積層された前駆体薄膜18が形成される。 As described above, step (i), step (ii), and through steps of (iii), the first layer 12 as shown in FIG. 3 (a), the second layer 16 and third layer 17, sequentially stacked precursor film 18 is formed.
【0085】 [0085]
3. 3. 工程(b) Step (b)
上記の工程(a)により前駆体薄膜18を形成した後、実施形態1の工程(b)と同様にして、基板5のMo膜5aの表面の温度が、前駆体薄膜形成時よりも高い温度に、例えば約300〜600℃で、かつ工程(a)におけるよりも高い温度、好ましくは約450〜550℃となるように加熱を制御し、その後、Seを蒸着法により前駆体薄膜18の表面に供給する。 After forming the precursor film 18 by the above step (a), the In a similar manner to Step embodiment 1 (b), the temperature of the surface of the Mo film 5a of the substrate 5 is a temperature higher than during precursor film formation to, for example, a temperature higher than the about 300 to 600 ° C., and step (a), the preferably controls the heat to be about 450 to 550 ° C., then the surface of the precursor film 18 by vapor deposition Se supplied to. この工程によって、Seが前駆体薄膜18中に取り込まれると共に共に化合物が形成され、前駆体薄膜18からCu(In、Ga)Se 2薄膜19(図3(b)を参照のこと)が形成される。 This step, Se are both compounds with incorporated in the precursor film 18 is formed, Cu from the precursor film 18 (In, Ga) Se 2 thin film 19 (see FIG. 3 (b)) is formed that.
【0086】 [0086]
以上のような工程(a)および(b)により、図3(b)に示すようなCu(In、Ga)Se 2からなる化合物半導体薄膜19が形成される。 The steps (a) and (b) described above, Cu (In, Ga) as shown in FIG. 3 (b) compound semiconductor thin film 19 made of Se 2 is formed.
【0087】 [0087]
本実施形態によっても、実施形態1と同様の効果を奏することができる。 In the embodiment, it is possible to achieve the same effect as the first embodiment.
【0088】 [0088]
尚、本実施形態においては、第1層として、In−Se層に代えてIn層を形成してもよく、第2層として、Cu−Ga層に代えてCu−Ga−Se層を形成してもよい。 In the present embodiment, as the first layer, in place of the In-Se layer may be formed In layer, as a second layer, in place of the Cu-Ga layer to form a Cu-Ga-Se layer it may be. 更に、第3層として、Cuをスパッタリング法により供給すると同時にSeを蒸着法により供給してCu−Se層を形成したが、これに代えて、Seの供給を省略してCu層を形成してもよい。 Furthermore, the third layer has formed the Cu-Se layer by supplying the vapor deposition Se simultaneously fed by sputtering Cu, instead of this, by forming a Cu layer by omitting the supply of Se it may be.
【0089】 [0089]
また、本実施形態においては、 工程(i)工程( ii 、および工程( iii の順に実施して、第1層としてIn−Se層(またはIn層)を、第2層としてCu−Ga層(またはCu−Ga−Se層)を、次いで第3層としてCu−Se層(またはCu層)を形成したが、 工程(i)工程( ii 、および工程( iii を実施する順序を変更することも可能である。 In the present embodiment, step (i), step (ii), and performed in the order of step (iii), In-Se layer as the first layer (or In layer), as a second layer Cu- Ga layer (or Cu-Ga-Se layer), then was Cu-Se layer (or Cu layer) was formed as the third layer, the step (i), carrying out step (ii), and step (iii) it is also possible to change the order. 例えば、工程(i)を実施して第1層としてIn−Se層(またはIn層)を形成した後、先に工程( iii を実施してCu−Se層(またはCu層)を形成し、次いで工程( ii を実施して第3層としてCu−Ga層(またはCu−Ga−Se層)を形成してもよい。 For example, after forming the step In-Se layer as the first layer and carrying out (i) (or In layer) formed by implementing earlier step of (iii) Cu-Se layer (or Cu layer) and then Cu-Ga layer as the third layer by performing step (ii) (or Cu-Ga-Se layer) may be formed. あるいは、先に工程( ii を実施して第1層としてCu−Ga層(またはCu−Ga−Se層)を形成し、次いで工程( iii を実施してCu−Se層(またはCu層)を形成した後、工程(i)を実施して第1層としてIn−Se層(またはIn層)を形成してもよい。 Alternatively, to form a Cu-Ga layer as the first layer was performed earlier step of (ii) (or Cu-Ga-Se layer), then performing step (iii) Cu-Se layer (or Cu layer ) after forming, in-Se layer as the first layer by performing step (i) (or in layer) may be formed.
【0090】 [0090]
尚、上述の実施形態1および本実施形態2においては、3つのスパッタ源を備える装置を用いてそれぞれ2層および3層からなる前駆体薄膜を形成したが、1つのスパッタ源を備える装置を用いて単層の前駆体薄膜を形成すること、あるいは、2つまたは4つ以上のスパッタ源を備える装置を用いて任意の適切な数の層からなる前駆体薄膜を形成することも当業者には容易に想到され得る。 In the embodiment 1 and embodiment 2 described above, to form a precursor thin film made from each of two layers and three layers using an apparatus comprising three sputter source, using an apparatus comprising one sputtering source it forms the precursor thin film of a single layer Te, or, even those skilled in the art to form a precursor thin film composed of any suitable number of layers using an apparatus comprising two or four or more sputtering sources It may readily occur.
【0091】 [0091]
(実施形態3) (Embodiment 3)
IB族元素、IIIB族元素、およびVIB族元素を含む化合物半導体薄膜の製造に利用可能な、もう1つの化合物半導体薄膜の製造装置について、図4を参照しながら説明する。 IB group elements, IIIB group elements, and group VIB element available for the preparation of a compound semiconductor thin film including, for another compound semiconductor thin film manufacturing apparatus, will be described with reference to FIG. 図4は、本実施形態の化合物半導体薄膜の製造装置の概略模式図である。 Figure 4 is a schematic view of a compound semiconductor thin film manufacturing apparatus of the present embodiment. 図4中、実施形態1にて説明した装置の部材と同様のものには同様の番号を付し、説明を省略する。 In FIG. 4, denoted by the like numerals to those similar to the members of the device described in Embodiment 1, the description thereof is omitted.
【0092】 [0092]
図4に示すように、本実施形態の化合物半導体薄膜の製造装置30は、2つのチャンバ1aおよび1bを有する。 As shown in FIG. 4, compound manufacturing apparatus 30 of a semiconductor thin film of the present embodiment has two chambers 1a and 1b. チャンバ1aの内部には、3つのスパッタ源3a、3bおよび3c(但し、図4においてスパッタ源3cは図示していない)が備えられ、他方、チャンバ1bの内部には、VIB族元素の供給源としての蒸着源2が備えられる。 Inside the chamber 1a, 3 single sputter sources 3a, 3b and 3c (where sputter source 3c in FIG. 4 is not shown) is provided, while, inside the chamber 1b, a source of group VIB element evaporation source 2 as is provided. チャンバ1aおよび1bには、それぞれ排気ライン10aおよび10bが連結され、チャンバ1aには、更にArガスライン11が連結されている。 The chambers 1a and 1b, is connected respectively exhaust line 10a and 10b, the chamber 1a, and is further connected the Ar gas line 11. チャンバ1aおよび1bの内部には、それぞれランプ式ヒーター6と、サセプタ7と、回転駆動軸8と、シャッター9とが共通して備えられる。 Inside the chamber 1a and 1b, a lamp type heater 6 respectively, a susceptor 7, a rotary drive shaft 8, and the shutter 9 is provided in common.
【0093】 [0093]
本実施形態の製造装置30においては、VIB族元素の供給源である蒸着源2が、スパッタ源3a、3bおよび3cが配置されているチャンバ1aとは別のチャンバ1b内に配置されている。 In the manufacturing apparatus 30 of this embodiment, the deposition source 2 is a source of group VIB element is disposed in a separate chamber 1b is a chamber 1a to sputter sources 3a, 3b and 3c are disposed. 従って、本実施形態においては、スパッタ源と蒸着源とが別々のチャンバに配置されているため、スパッタ源に備えられるターゲットに蒸着源から蒸発して放出されるSeが付着してターゲットを汚染することがないので、各スパッタ源にスパッタ源シャッターを必ずしも設けなくてよい。 Accordingly, in the present embodiment, since the sputtering source and the deposition source is arranged in a separate chamber, and adhere Se released by evaporation from the evaporation source to a target provided in a sputter source contaminating the target since there is no, the sputter source shutter may not necessarily be provided to each sputtering source.
【0094】 [0094]
本実施形態の装置30においては、実施形態1および実施形態2を、チャンバ1aにてスパッタリング法のみを用いて工程(a)を実施し、次いで、基板をチャンバ1aからチャンバ1bに移して、チャンバ1bにて工程(b)を実施するように改変することによって、本発明の化合物半導体薄膜の製造方法を実施することができる。 In the apparatus 30 of this embodiment, the embodiment 1 and embodiment 2, and carrying out step (a) using only the sputtering method at the chamber 1a, and then, transferred to chamber 1b of the substrate from the chamber 1a, the chamber by modified to implement the step (b) at 1b, it is possible carrying out the production method of a compound semiconductor thin film of the present invention.
【0095】 [0095]
本実施形態の装置によれば、VIB族元素の供給源として蒸着源を用いる場合に、蒸着源とスパッタ源とが隔離されているので、蒸着源を用いて蒸発させたVIB族元素によって、スパッタ源に備えられるターゲット表面が汚染されることを防止することができる。 According to the apparatus of the present embodiment, when using the evaporation source as a source of group VIB element, since the deposition source and the sputtering source are isolated, by group VIB element evaporation using an evaporation source, a sputtering target surface provided in the source can be prevented from being contaminated.
【0096】 [0096]
尚、本実施形態においては、工程(a)を実施するためのチャンバは、3つのスパッタ源を備えるが、必要に応じて1つ、2つまたは4つ以上のスパッタ源を備えていてもよい。 In the present embodiment, the chamber for carrying out the step (a) is provided with three sputtering sources, one may optionally be provided with two or four or more sputtering sources .
【0097】 [0097]
また、本実施形態においては、スパッタ源を収容するチャンバと蒸着源を収容するチャンバとから成る2つのチャンバを備える装置を示したが、1つのチャンバ内に仕切り板を設けて、スパッタ源と蒸着源とを仕切るように改変することも可能である。 In the present embodiment, although the apparatus comprises two chambers consisting of a chamber containing a chamber and an evaporation source for accommodating the sputter source, and a partition plate provided in one chamber, the deposition and sputter source It can also be modified so as to partition the source.
【0098】 [0098]
(実施形態4) (Embodiment 4)
IB族元素、IIIB族元素、およびVIB族元素を含む化合物半導体薄膜の製造に利用可能な、もう1つの化合物半導体薄膜の製造装置について、図5を参照しながら説明する。 IB group elements, IIIB group elements, and group VIB element available for the preparation of a compound semiconductor thin film including, for another compound semiconductor thin film manufacturing apparatus, will be described with reference to FIG. 図5は、本実施形態の化合物半導体薄膜の製造装置の模式的な上面図である。 Figure 5 is a schematic top view of a compound semiconductor thin film manufacturing apparatus of the present embodiment.
【0099】 [0099]
図5に示すように、本実施形態の化合物半導体薄膜の製造装置40は、中央のチャンバ41と、このチャンバ41の周りに隣接し、互いに隔離されたチャンバ42〜47を備える。 As shown in FIG. 5, the compound semiconductor thin film production apparatus 40 includes a central chamber 41, adjacent around the chamber 41, it comprises a chamber 42 to 47 that are isolated from each other. チャンバ42は基板を入れるロード室であり、チャンバ47は基板を取り出すアンロード室である。 The chamber 42 is a load chamber to put the substrate, the chamber 47 is an unload chamber removing the substrate. チャンバ43〜45は、それぞれ1つのスパッタ源(図示せず)を備えること以外は、図4に示す装置30のチャンバ1aと同様の構成を有するものとし、また、チャンバ46は、図4に示す装置30のチャンバ1bと同様の構成を有するものとする。 Chamber 43 to 45, except that each comprise one sputter source (not shown), and has the same structure as the chamber 1a of the device 30 shown in FIG. 4, also, the chamber 46 is shown in FIG. 4 It shall have the same configuration as the chamber 1b of the device 30. 従って、本実施形態においては、スパッタ源と蒸着源とが別々のチャンバに個々に配置されているため、スパッタ源に備えられるターゲットに蒸着源から蒸発して放出されるSeが付着してターゲットを汚染することがないので、各スパッタ源にスパッタ源シャッターを必ずしも設けなくてよい。 Accordingly, in the present embodiment, since the sputtering source and the deposition source is arranged individually in separate chambers, the Se adheres target released by evaporation from the evaporation source to a target provided in the sputtering source since not contaminated, the sputter source shutter may not necessarily be provided to each sputtering source.
【0100】 [0100]
このような装置40においては、実施形態2にて詳述した第1〜3層から成る前駆体薄膜の各層を別々のチャンバ内で形成するように改変することによって、本発明の化合物半導体薄膜の製造方法を実施することができる。 In such a device 40, by modifying to form the layers of the precursor thin film made of first to third layers was described in Embodiment 2 in a separate chamber, the compound semiconductor thin film of the present invention it can be carried out production methods. 具体的には、まず、チャンバ42に設置された基板をチャンバ41を経由してチャンバ43に移して第1層を形成し、次いでチャンバ41を経由してチャンバ44に移して第2層を形成し、次いでチャンバ41を経由してチャンバ45に移して第3層を形成して前駆体薄膜を形成し、次いでチャンバ41を経由してチャンバ44に移して工程(b)を実施して所望の化合物半導体薄膜を形成し、最後に、化合物半導体薄膜が形成された基板をチャンバ41を経由してチャンバ47に移し、ここから取り出される。 Specifically, first, forming a second layer of substrate placed in the chamber 42 to form a first layer was transferred to the chamber 43 via the chamber 41, then transferred into the chamber 44 via the chamber 41 and, then forming a third layer was transferred to the chamber 45 via the chamber 41 to form a precursor film, then step transferred to chamber 44 via chamber 41 (b) desired to implement compound semiconductor thin film is formed, finally, transferred into the chamber 47 of the substrate compound semiconductor thin film is formed through the chamber 41, it is taken out from here. このように、本実施形態の装置を用いても本発明の化合物半導体薄膜の製造方法を基板を中央のチャンバを介して移動させながら実施することができる。 Thus, it can be implemented while also using the apparatus of this embodiment the production method of the compound semiconductor thin film of the present invention to move the substrate through the middle of the chamber.
【0101】 [0101]
本実施形態の装置によれば、実施形態3の装置によって得られる効果に加えて、スパッタ源同士が隔離されているので、他のスパッタ源から放出される粒子によってスパッタ源に備えられるターゲット表面が汚染されることを防止することができる。 According to the apparatus of the present embodiment, in addition to the effects obtained by the apparatus of the third embodiment, since the sputtering source each other are separated, the target surface provided in a sputter source by the particles emitted from the other sputter sources it can be prevented from being contaminated.
【0102】 [0102]
更に、本実施形態の装置によれば、複数枚の基板を別々のチャンバ内で同時に処理することができるので、成膜タクトを短縮すること(または単位時間あたりの処理枚数をより多くすること)ができる。 Furthermore, the apparatus according to the present embodiment, it is possible to simultaneously process a plurality of substrates in separate chambers, (possible to increase the number of processed or per unit time) to shorten the film formation tact can.
【0103】 [0103]
(実施形態5) (Embodiment 5)
IB族元素、IIIB族元素、およびVIB族元素を含む化合物半導体薄膜の製造に利用可能な、もう1つの化合物半導体薄膜の製造装置について、図6を参照しながら説明する。 IB group elements, IIIB group elements, and group VIB element available for the preparation of a compound semiconductor thin film including, for another compound semiconductor thin film manufacturing apparatus, will be described with reference to FIG. 図6は、本実施形態の化合物半導体薄膜の製造装置の模式的な上面図である。 Figure 6 is a schematic top view of a compound semiconductor thin film manufacturing apparatus of the present embodiment.
【0104】 [0104]
図6に示すように、本実施形態の化合物半導体薄膜の製造装置50は、チャンバ51と、このチャンバ51の内部にて仕切り板52を介して隣接して配置された内部チャンバ53〜58を備える。 As shown in FIG. 6, the compound semiconductor thin film manufacturing apparatus 50 of this embodiment includes a chamber 51, the internal chamber 53 to 58 disposed adjacent through the partition plate 52 at the inside of the chamber 51 . 内部チャンバ53は基板を入れるロード室であり、内部チャンバ58は基板を取り出すアンロード室である。 Internal chamber 53 is a load chamber to put the board, internal chamber 58 is an unload chamber removing the substrate. チャンバ54〜56は、図5に示す装置40のチャンバ43〜45と同様の構成を有するものとし、また、チャンバ57は、図5に示す装置40のチャンバ46と同様の構成を有するものとする。 Chamber 54 to 56 is assumed to have the same configuration as the chamber 43-45 of the device 40 shown in FIG. 5, also, the chamber 57 is assumed to have the same configuration as the chamber 46 of the apparatus 40 shown in FIG. 5 . ここで、本実施形態においては、スパッタ源と蒸着源とが個々に仕切られて配置されているので、実施形態4と同様に、各スパッタ源にスパッタ源シャッターを必ずしも設けなくてよい。 In the present embodiment, since the sputtering source and the evaporation source is disposed is divided into individual, as in Embodiment 4, a sputter source shutter may not necessarily be provided to each sputtering source.
【0105】 [0105]
このような装置50においては、実施形態2にて詳述した第1〜3層から成る前駆体薄膜の各層を別々のチャンバ内で形成するように改変することによって、本発明の化合物半導体薄膜の製造方法を実施することができる。 In such a device 50, by modifying to form the layers of the precursor thin film made of first to third layers was described in Embodiment 2 in a separate chamber, the compound semiconductor thin film of the present invention it can be carried out production methods. 具体的には、まず、内部チャンバ53に設置された基板をチャンバ54に移して第1層を形成し、次いで内部チャンバ55に移して第2層を形成し、次いで内部チャンバ56に移して第3層を形成して前駆体薄膜を形成し、次いで内部チャンバ57に移して工程(b)を実施して所望の化合物半導体薄膜を形成し、最後に、化合物半導体薄膜が形成された基板を内部チャンバ58に移し、ここから取り出される。 Specifically, first, a substrate disposed within the chamber 53 to form a first layer was transferred to the chamber 54, then forming the second layer was transferred into the chamber 55, then the transferred into the chamber 56 3 layers formed to form a precursor thin film, then performing step (b) to form the desired compound semiconductor thin film transferred into the chamber 57, finally, the internal substrate of the compound semiconductor thin film is formed transferred into the chamber 58, it is taken out from here. このように、本実施形態の装置を用いても本発明の化合物半導体薄膜の製造方法を基板を公転して移動させながら実施することができる。 Thus, it can also be performed while the manufacturing method of the compound semiconductor thin film of the present invention is moved by revolving the substrate using the apparatus of the present embodiment.
【0106】 [0106]
本実施形態の装置によれば、実施形態4の装置によって得られる効果と同様に、成膜タクトを短縮することができる。 The apparatus according to the present embodiment, similarly to the effect obtained by the apparatus of the fourth embodiment, it is possible to shorten the film formation tact.
【0107】 [0107]
尚、上述の実施形態4および本実施形態5においては、それぞれ1つのスパッタ源を備える3つのチャンバを示したが、必要に応じてチャンバの数および各チャンバに備えられるスパッタ源の数を選択することも可能である。 In the embodiment 4 and the embodiment 5 described above, it showed three chambers, each comprising one of the sputter source, selecting the number of sputter sources provided in number and each chamber of the chamber as required it is also possible.
【0108】 [0108]
【実施例】 【Example】
上述の実施形態1の装置を用いて、Cu−Gaターゲットを用いない点を除いて実施形態1と同様の製造方法を実施して、化合物半導体薄膜としてCuInSe 2膜を形成した。 Using the apparatus of Embodiment 1 described above, by carrying out the same manufacturing method as in Embodiment 1 except that without using the Cu-Ga target, to form a CuInSe 2 film as a compound semiconductor thin film. 即ち、本実施例においては、IIIB族元素ターゲットであるInターゲットと、IB族元素ターゲットであるCuターゲットのみをスパッタ源にそれぞれ設置して用いるものとした。 That is, in this embodiment, and an In target are IIIB group element target, shall be used to respectively installed only Cu target is IB group element target sputtering source.
【0109】 [0109]
本実施例では、厚さ約0.55mmのソーダライムガラス基板本体と、その上面に形成された厚さ約0.8μmのMo導電膜とからなる基板を用いた。 In the present embodiment, a substrate made of a soda lime glass substrate body having a thickness of about 0.55 mm, and Mo conductive film having a thickness of about 0.8μm formed on its upper surface.
【0110】 [0110]
まず、実施形態1の工程(a)において、上記の基板上に、第1工程としてInをスパッタリングにより供給すると同時にSeを蒸着法により供給してIn−Se層を形成した。 First, in the process of Embodiment 1 (a), onto the substrate to form a In-Se layer by supplying the vapor deposition Se simultaneously supplied by sputtering In the first step. 次いで第2工程としてCuをスパッタリングにより供給すると同時にSeを蒸着法により供給してCu−Se層を形成した。 Then forming a Cu-Se layer by supplying the vapor deposition Se simultaneously supplied by sputtering Cu as a second step. これにより、In−Se層およびCu−Se層が、基板上に順次積層形成された前駆体薄膜を得た。 Thus, an In-Se layer and the Cu-Se layer, to obtain a precursor film which are sequentially stacked on a substrate. これら第1工程および第2工程を含む工程(a)は、基板温度(より詳細にはMo導電膜温度)を約200〜350℃に維持して実施した(図7を参照のこと)。 The first step and the step comprising second step (a) (more specifically Mo conductive film temperature) substrate temperature was performed by keeping at about 200 to 350 ° C. (see FIG. 7).
【0111】 [0111]
次いで、実施形態1の工程(b)において、図7に示すように、Seを蒸着法により前駆体薄膜上に供給しながら、まず、基板を加熱して上記基板温度を約1秒〜5分間で約400〜500℃にまで上昇させて熱処理し、次いで、加熱を停止して基板を放冷した。 Then, implemented in accordance with the first step (b), as shown in FIG. 7, while supplying onto the precursor thin film by vapor deposition Se, firstly, about 1 second to 5 minutes the substrate temperature by heating the substrate in it raised to about 400 to 500 ° C. and heat-treated, then allowed to cool a substrate heating was stopped. 基板温度が先の工程(a)における温度に達するまで、即ち約200〜350℃に達するまでSeの供給を続け、その後、供給を停止した。 Until the substrate temperature reaches the temperature in the previous step (a), the continued supply of Se until i.e. reaches about 200 to 350 ° C., then stopping the supply. これにより、Cu−In−Se化合物半導体薄膜が基板上に形成された。 Thus, Cu-In-Se compound semiconductor thin film formed on a substrate.
【0112】 [0112]
得られた化合物半導体薄膜は、エネルギー分散型X線測定により、Cu 22.7原子%、In 26.25原子%、Se 51.4原子%の組成割合を有することが解った。 Compound semiconductor thin film obtained is by energy dispersive X-ray measurement, Cu 22.7 atomic%, an In 26.25 atomic%, was found to have a composition ratio of Se 51.4 atomic%. この分析値は、CuInSe 2膜の化学量論比に対してややInおよびSeが過剰な組成比(具体的にはCu:Inが約0.8〜1.0)であって、太陽電池の光吸収層として用いるのに適した目的の組成比にほぼ等しかった。 The analytical values (specifically, Cu: In is about 0.8 to 1.0) slightly In and Se excess proportion relative to the stoichiometric ratio of CuInSe 2 film a, a solar cell It was approximately equal to the target composition ratio suitable for use as the light absorbing layer.
【0113】 [0113]
この化合物半導体薄膜を光吸収層として、当該技術分野において既知の常套の方法により、CdS層(バッファ層)、ZnO層およびITO膜(いずれも透明導電膜)を得られた化合物半導体薄膜上に順次積層し、基板のMo導電膜およびITO膜からそれぞれリードを引き出して薄膜太陽電池を作製した。 The compound semiconductor thin film as a light absorbing layer, by a method known conventional in the art, CdS layer (buffer layer), sequentially ZnO layers and ITO film compound semiconductor thin film (both the transparent conductive film) was obtained the laminated, to prepare a thin film solar cell pull the lead respectively from Mo conductive film and an ITO film on the substrate. この薄膜太陽電池は、変換効率9.06%、電流密度36.16mA/cm 2 、開放電圧0.40V、曲性因子0.62を示し、従来の製造方法に従って得られたCu、In、およびSeからなる化合物半導体薄膜を備える薄膜太陽電池の特性と比較して高いレベルにあった。 The thin-film solar cell, conversion efficiency of 9.06%, a current density 36.16mA / cm 2, the open circuit voltage 0.40 V, show the songs factor 0.62, Cu obtained according to conventional manufacturing methods, In, and It was on a higher level as compared to the characteristics of the thin film solar cell with a compound semiconductor thin film made of Se.
【0114】 [0114]
【発明の効果】 【Effect of the invention】
本発明によれば、IB族元素、IIIB族元素、およびVIB族元素を含む化合物半導体薄膜の製造方法であって、膜厚が大面積に亘って均一で、組成ずれが減少し、結晶欠陥の発生が低減された、安価で安全な製造方法が提供される。 According to the present invention, there is provided a group IB element, IIIB group elements, and compounds method of manufacturing a semiconductor thin film containing a Group VIB element, a uniform film thickness over a large area, composition deviation is reduced, the crystal defects generation is reduced, inexpensive and safe manufacturing method is provided. 更に、本発明によれば、このような製造方法を実施するのに好適に用いられる装置が提供される。 Further, according to the present invention, it is preferably the apparatus used is provided for carrying out such a production method. 本発明の方法に従って、本発明の装置を用いて得られた化合物半導体薄膜は、良好な膜質を有し、大面積で高効率の薄膜太陽電池の光吸収層として利用され得る。 According to the method of the present invention, the compound semiconductor thin film obtained by using the apparatus of the present invention has a good film quality can be utilized as a light-absorbing layer of the thin-film solar cell of high efficiency large area.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 図1(a)は、本発明の1つの実施形態における化合物半導体薄膜の製造装置の概略図であり、図1(b)は、図1(a)の装置のX−X'線に沿って切り取った上面図である。 [1] Figure 1 (a) is a schematic view of a compound semiconductor thin film manufacturing apparatus of one embodiment of the present invention, FIG. 1 (b), X-X of the device of FIGS. 1 (a) ' it is a top view taken along the line.
【図2】 図2(a)および(b)は、本発明の1つの実施形態における化合物半導体薄膜の製造方法であって、図1の装置を用いて実施される方法を説明する概略工程図であり、それぞれ、前駆体薄膜および化合物半導体薄膜が形成された基板の概略断面図を示す。 [2] Figure 2 (a) and (b) is a compound manufacturing method of the semiconductor thin film in one embodiment of the present invention, a schematic process diagram illustrating a method implemented using the apparatus of FIG. 1 , and the respectively show a schematic cross-sectional view of a substrate precursor thin film and the compound semiconductor thin film is formed.
【図3】本発明のもう1つの実施形態における化合物半導体薄膜の製造方法を説明する概略工程図であり、図3(a)および(b)は、前駆体薄膜および化合物半導体薄膜が形成された基板の概略断面図をそれぞれ示す。 Figure 3 is a schematic process diagram illustrating the manufacturing method of the compound semiconductor thin film in another embodiment of the present invention, FIG. 3 (a) and (b), the precursor film and the compound semiconductor thin film is formed It shows a schematic cross-sectional view of the substrate, respectively.
【図4】 本発明の別の実施形態における化合物半導体薄膜の製造装置の概略図である。 It is a schematic view of a compound semiconductor thin film manufacturing apparatus according to another embodiment of the present invention; FIG.
【図5】 本発明の別の実施形態における化合物半導体薄膜の製造装置の概略図である。 5 is a schematic view of a compound semiconductor thin film manufacturing apparatus according to another embodiment of the present invention.
【図6】 本発明の別の実施形態における化合物半導体薄膜の製造装置の概略図である。 6 is a schematic view of a compound semiconductor thin film manufacturing apparatus according to another embodiment of the present invention.
【図7】 本発明の1つの実施例における基板温度のプロファイルを示すグラフである。 7 is a graph showing a profile of the substrate temperature in one embodiment of the present invention.
【符号の説明】 DESCRIPTION OF SYMBOLS
1 チャンバ2 蒸着源3a、3b、3c スパッタ源3A、3B、3C スパッタ源シャッター4 均熱板5 基板6 ヒーター7 サセプタ8 駆動回転軸9 シャッター10 排気ライン11 Arガス供給ライン20 化合物半導体薄膜製造装置 1 chamber 2 deposition source 3a, 3b, 3c sputter source 3A, 3B, 3C sputter source shutter 4 soaking plate 5 substrate 6 heater 7 susceptor 8 drive-rotation shaft 9 shutter 10 exhaust line 11 Ar gas supply line 20 the compound semiconductor thin film manufacturing device

Claims (5)

  1. IB族元素、IIIB族元素およびVIB族元素を含む化合物半導体薄膜の製造方法であって、 Group IB element, a process for producing a compound semiconductor thin film including a Group IIIB element and a Group VIB element,
    (a)少なくともスパッタリング法を用いて原料元素を基板上に供給する工程であって、 (A) the raw material elements using at least a sputtering method comprising the steps of supplying the substrate,
    (i) III B族元素および VI B族元素を供給して、 III B族元素および VI B族元素から成る第1層を形成すること、 (I) supplying the III B group element and VI B group element, to form a first layer of III B group element and VI B group element,
    ii )IB族元素および III B族元素を供給して、IB族元素および III B族元素から成る第2層を形成すること、および (Ii) supplying a group IB element and III B group element, to form a second layer of group IB and III B group element, and
    iii )IB族元素および VI B族元素を供給して、IB族元素および VI B族元素から成る第3層を形成すること And (iii) supplying a group IB element and VI B group element, to form a third layer consisting of Group IB elements and VI B group element
    をこの順に含み、第1層、第2層および第3層より構成される前駆体薄膜を基板上に形成する工程と、 Hints in this order, the steps of the first layer, the precursor thin film composed of the second and third layers formed on the substrate,
    (b)スパッタリング法以外の方法を用いてVIB族元素を該前駆体薄膜上に供給しながら、前駆体薄膜が形成された基板を工程(a)における温度よりも高い温度で熱処理して、該前駆体薄膜から、IB族元素、IIIB族元素およびVIB族元素を含む化合物半導体薄膜を基板上に形成する工程とを含む方法。 While supplying a group VIB element on the precursor thin film using a method other than (b) sputtering method, by heat-treating a substrate precursor thin film is formed at a temperature higher than the temperature in step (a), the said from the precursor thin film, the method comprising the step of forming IB group element, a compound semiconductor thin film including a group IIIB element and a group VIB element on the substrate.
  2. 工程(a)における基板の温度が、20〜450℃の範囲にある、請求項1に記載の方法。 Temperature of the substrate in step (a) is in the range of from 20 to 450 ° C., The method of claim 1.
  3. 工程(b)における基板の温度が、300〜600℃の範囲にあり、かつ工程(a)における基板の温度よりも高い、請求項1または2に記載の方法。 Temperature of the substrate in step (b) is in the range of 300 to 600 ° C., and higher than the temperature of the substrate in step (a), the method according to claim 1 or 2.
  4. IB族元素がAgおよびCuのいずれかまたは双方であり、 III B族元素がInおよびGaのいずれかまたは双方であり、 VI B族元素がSeおよびSのいずれかまたは双方である、請求項1〜3のいずれかに記載の方法。 Group IB element is either or both of Ag and Cu, III B group element is either or both of In and Ga, VI B group element is either or both of Se and S, claim 1 the method according to any one of to 3.
  5. IB族元素がCuであり、 III B族元素がIn、またはInおよびGaであり、 VI B族元素がSeである、請求項4に記載の方法。 Group IB element is Cu, a III B group element is In or In and Ga,, VI B group element is Se, the method of claim 4.
JP2000270033A 2000-09-06 2000-09-06 The method of manufacturing a compound semiconductor thin film Expired - Fee Related JP3831592B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000270033A JP3831592B2 (en) 2000-09-06 2000-09-06 The method of manufacturing a compound semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000270033A JP3831592B2 (en) 2000-09-06 2000-09-06 The method of manufacturing a compound semiconductor thin film

Publications (3)

Publication Number Publication Date
JP2002083824A JP2002083824A (en) 2002-03-22
JP2002083824A5 JP2002083824A5 (en) 2005-01-06
JP3831592B2 true JP3831592B2 (en) 2006-10-11

Family

ID=18756546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000270033A Expired - Fee Related JP3831592B2 (en) 2000-09-06 2000-09-06 The method of manufacturing a compound semiconductor thin film

Country Status (1)

Country Link
JP (1) JP3831592B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003005456A1 (en) * 2001-07-06 2003-01-16 Honda Giken Kogyo Kabushiki Kaisha Method for forming light-absorbing layer
KR100810730B1 (en) * 2006-06-19 2008-03-07 (주)인솔라텍 Manufacturing method of the optical absorber layer for solar cells
JP5182494B2 (en) * 2008-05-30 2013-04-17 三菱マテリアル株式会社 Manufacturing method of sputtering target for chalcopyrite type semiconductor film formation
KR101060180B1 (en) 2008-11-25 2011-08-29 한국광기술원 Method of manufacturing absorbing layer of solar cell
WO2011017238A2 (en) 2009-08-04 2011-02-10 Precursor Energetics, Inc. Polymeric precursors for caigas aluminum-containing photovoltaics
JP2013501381A (en) 2009-08-04 2013-01-10 プリカーサー エナジェティクス, インコーポレイテッド Method for photovoltaic absorbers with controlled stoichiometry
US8067262B2 (en) 2009-08-04 2011-11-29 Precursor Energetics, Inc. Polymeric precursors for CAIGS silver-containing photovoltaics
US8512603B2 (en) 2009-08-04 2013-08-20 Precursor Energetics, Inc. Polymeric precursors for CIS and CIGS photovoltaics
WO2011084171A1 (en) 2009-12-17 2011-07-14 Precursor Energetics, Inc. Molecular precursors for optoelectronics
EP2617067A4 (en) 2010-09-15 2014-07-23 Precursor Energetics Inc Inks with alkali metals for thin film solar cell processes
JP5930518B2 (en) * 2011-08-26 2016-06-08 株式会社アルバック Method for producing compound semiconductor thin film
CN104169459B (en) * 2012-01-18 2017-03-01 纳沃萨恩公司 Photovoltaic cells formed on a flexible substrate system
WO2013129557A1 (en) * 2012-03-02 2013-09-06 Tdk株式会社 Compound semiconductor solar cell and method for producing light absorption layer of compound semiconductor solar cell

Also Published As

Publication number Publication date
JP2002083824A (en) 2002-03-22

Similar Documents

Publication Publication Date Title
US4798660A (en) Method for forming Cu In Se2 films
CN101076895B (en) Cis-type thin film solar cell and a manufacturing method of
AU2004301075B2 (en) Method for the preparation of group IB-IIIA-VIA quaternary or higher alloy semiconductor films
Shi et al. Fabrication of Cu (In, Ga) Se2 thin films by sputtering from a single quaternary chalcogenide target
EP1500146B1 (en) Method for making thin-film semiconductors based on i-iii-vi(2) compounds, for photovoltaic applications
US20020106873A1 (en) Novel processing approach towards the formation of thin-film Cu(In,Ga) Se2
US4465575A (en) Method for forming photovoltaic cells employing multinary semiconductor films
JP4680183B2 (en) Method for producing chalcopyrite thin film solar cell
US6974976B2 (en) Thin-film solar cells
US7955891B2 (en) Thermal management and method for large scale processing of CIS and /or CIGS based thin films overlying glass substrates
CN100573812C (en) Technique and apparatus for depositing thin layers of semiconductors for solar cell fabricaton
EP2284906A1 (en) Manufacturing method of cis thin-film solar cell
CN100530701C (en) Manufacturing apparatus and method for large-scale production of thin-film solar cells
US7897020B2 (en) Method for alkali doping of thin film photovoltaic materials
EP2419940B1 (en) Method and apparatus for controllable sodium delivery for thin film photovoltaic materials
JP3064701B2 (en) Chalcopyrite compounds process for producing a thin film
US7833821B2 (en) Method and apparatus for thin film solar cell manufacturing
US20120094432A1 (en) Self cleaning large scale method and furnace system for selenization of thin film photovoltaic materials
Friedfeld et al. Electrodeposition of CuInxGa1− xSe2 thin films
JP2009283508A (en) Production process of cis-based thin film solar cell
KR20080072663A (en) Method and apparatus for converting precursor layers into photovoltaic absorbers
CN102347398A (en) Sodium sputtering doping method for large scale cigs based thin film photovoltaic material
JP4110515B2 (en) Thin-film solar cell and manufacturing method thereof
JPH10135495A (en) Method and apparatus for manufacturing thin-film solar cell
JP2006165386A6 (en) Cis-based thin-film solar cell and a manufacturing method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060714

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees