JP5698255B2 - 直交ベクトルを用いたデータ交換装置 - Google Patents
直交ベクトルを用いたデータ交換装置 Download PDFInfo
- Publication number
- JP5698255B2 JP5698255B2 JP2012540453A JP2012540453A JP5698255B2 JP 5698255 B2 JP5698255 B2 JP 5698255B2 JP 2012540453 A JP2012540453 A JP 2012540453A JP 2012540453 A JP2012540453 A JP 2012540453A JP 5698255 B2 JP5698255 B2 JP 5698255B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- rank
- bits
- equal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
- H04J13/0048—Walsh
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0003—Code application, i.e. aspects relating to how codes are applied to form multiplexed channels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/24—Multipath
- H04L45/243—Multipath using M+N parallel active paths
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
a)ランクnの単位行列の行或いは列から得られるベクトルを適用して、ランクiの前記第1のメッセージの前記ビットを中間的なnビットワードに変換する工程と、
b)前記中間的なnビットワードのランクiのビットを値“0”で置換することにより、ランクiの前記第2のメッセージのnビットワードを取得する工程とにより、
変換される。
複数の合計Sjの復号化は、
a)jは1からnの値をもち、同時に送信される複数の第1のメッセージに対応した最初のp個の合計Sjが全て“0”に等しいなら、前記複数の第1のメッセージの複数のビットbiは全て“0”に等しいと規定する工程と、
b)最初のp個の合計Sjが全て等しく、かつ、ゼロ(0)ではないなら、前記複数の第1のメッセージの複数のビットbiは全て“1”に等しいと規定する工程と、
c)最初のp個の合計Sjが全て同じ値をもたないなら、合計Siがおそらくは最初のp個の合計Sjによりとられたであろう2つの値の内の大きい方の値に等しいなら、ランクiのメッセージのビットbiは“0”に等しいと規定し、合計Siがおそらくは最初のp個の合計Sjによりとられたであろう2つの値の内の小さい方の値に等しいなら、ビットbiは“1”に等しいと規定する。
a)ランクnの単位行列の行或いは列から得られるベクトルを適用することにより、ランクiの第1のメッセージの前記ビットは中間的なnビットワードに変換され、
b)前記中間的なnビットワードのランクiのビットを値“0”で置換することによりランクiの前記第2のメッセージのnビットワードを取得する。
前記復号化器は、
a)jは1からnの値をもち、前記相互接続ユニットにより提供され、同時に送信される複数の第1のメッセージに対応した最初のp個の合計Sjが全て“0”に等しいかどうかを判断することが可能な手段と、
b)最初のp個の合計Sjが全て等しく、かつ、ゼロ(0)ではないかどうかを判断することが可能な手段と、
c)最初のp個の合計Sjが全て“0”に等しいなら、前記第1のメッセージの複数のビットbiは全て“0”に等しいと規定することが可能な手段と、
d)最初のp個の合計Sjが全て等しく、かつ、ゼロ(0)ではないなら、前記第1のメッセージの複数のビットbiは全て“0”に等しいと規定することが可能な手段と、
そして、最初のp個の合計Sjが全て同じ値をもたないなら、
e)合計Siがおそらくは最初のp個の合計Sjによりとられたであろう2つの値の内の大きい方の値に等しいなら、ランクiのメッセージのビットbiは“0”に等しいと規定し、合計Siがおそらくは最初のp個の合計Sjによりとられたであろう2つの値の内の小さい方の値に等しいなら、ランクiのビットbiは“1”に等しいと規定する手段と、を有する。
Claims (13)
- 集積回路の複数の第1のユニット(Init1,Init2,……,Initp)から前記集積回路の少なくとも1つの第2のユニット(20)にメッセージを送信する方法であって、
前記複数の第1のユニットそれぞれにより第1のデジタルメッセージを第2のデジタルメッセージに変換し、
前記複数の第1のユニットそれぞれの変換により得られた第2のデジタルメッセージを加算し、
前記加算された第2のデジタルメッセージを前記少なくとも1つの第2のユニットに送信し、
前記第1のデジタルメッセージの前記第2のデジタルメッセージへの変換は、単位行列の複数の行或いは複数の列から得られる複数のベクトルによる直交変換を適用することを含み、
ランクiの第1のメッセージのビットb i は、ランクiの第2のメッセージのnビットワードM i に、
a)ランクnの単位行列の行或いは列から得られるベクトルを適用して、ランクiの前記第1のメッセージの前記ビットを中間的なnビットワードm i に変換する工程と、
b)前記中間的なnビットワードのランクiのビットを値“0”で置換することによりランクiの前記第2のメッセージの前記nビットワードを取得する工程とにより、
変換されることを特徴とする方法。 - 前記単位行列のランクnは、前記第1のメッセージの数に等しいことを特徴とする請求項1に記載の方法。
- ランクiの前記第1のメッセージのビットbiに関し、iは1からpまでの値をもち、
前記第2のメッセージの前記nビットワードはn個のビットbijを含み、
jは1からnまでの値をもち、jはランクiの前記第2のメッセージにおけるbijの位置を示すものであり、
各ビットbijは時刻tjにおいて提供され、
各時刻tjについて、ビットbijの合計Sjは、
Sj=Σi=p i=1bijに従って計算され、
前記第2のユニットに提供されることを特徴とする請求項1又は2に記載の方法。 - 複数の、合計Sjは、前記第2のユニットで復号化されて前記第1のメッセージの複数のビットbiを復元し、
前記複数の、合計Sjの復号化は、
a)jは1からnの範囲の値をもち、同時に送信される複数の第1のメッセージに対応した最初のp個の合計Sjが全て“0”に等しいなら、前記複数の第1のメッセージの複数のビットbiは全て“0”に等しいと結論する工程と、
b)前記最初のp個の合計Sjが全て等しく、かつ、ゼロ(0)ではないなら、前記複数の第1のメッセージの複数のビットbiは全て“1”に等しいと結論する工程と、
c)前記最初のp個の合計Sjが全て同じ値をもたないなら、合計Si より大きな合計S k が存在するかどうかを判断し、前記合計S i より大きな合計S k が存在しないなら、ランクiのメッセージのビットbiは“0”に等しいと規定し、前記合計S i より大きな合計S k が存在するなら、ビットbiは“1”に等しいと結論する工程と、
を有することを特徴とする請求項3に記載の方法。 - 前記第1のメッセージの前記第2のメッセージへの変換は、前記第1のメッセージの複数のビットと、前記単位行列の複数の行要素或いは列要素との間の排他的論理和(XOR)演算の実行を含むことを特徴とする請求項1乃至4のいずれか1項に記載の方法。
- 複数のベクトルが前記複数の第1のユニットに割当てられることと、
前記複数の第1のユニットへの1つ以上のベクトルの割当てが時間により変更されることとの内、少なくともいずれかが実行されることを特徴とする請求項1乃至5のいずれか1項に記載の方法。 - 前記第1のメッセージは並列に処理される複数のビットを含むことを特徴とする請求項1乃至6のいずれか1項に記載の方法。
- 複数の第1のユニット(Init1,Init2,……,Initp)と相互接続ユニット(10)に接続された少なくとも1つの第2のユニット(20)とを有する集積回路であって、
前記複数の第1のユニットそれぞれは、第1のメッセージを単位行列の複数の行或いは複数の列から得られる複数のベクトルによる直交変換の適用を含む符号化を行うことにより第2のデジタルメッセージを提供可能であり、
前記相互接続ユニットは、前記複数の第1のユニットそれぞれにより提供される前記第2のデジタルメッセージを加算し、前記少なくとも1つの第2のユニットに前記加算された第2のデジタルメッセージを送信することが可能な少なくとも1つの加算器と、
ランクiの第1のメッセージのビットを、ランクiの第2のメッセージのnビットワードに変換する手段とを有し、
a)ランクnの単位行列の行或いは列から得られるベクトルを適用することにより、ランクiの前記第1のメッセージの前記ビットは中間的なnビットワードに変換され、
b)前記中間的なnビットワードのランクiのビットを値“0”で置換することによりランクiの前記第2のメッセージのnビットワードを取得することを特徴とする集積回路。 - 前記単位行列の次元nは、前記第1のメッセージの数p以上であることを特徴とする請求項8に記載の集積回路。
- 前記第2のユニットは復号化器を有し、
前記復号化器は、
a)jは1からnの値をもち、前記相互接続ユニットにより提供され、同時に送信される複数の第1のメッセージに対応した最初のp個の合計Sjが全て“0”に等しいかどうかを判断する手段と、
b)前記最初のp個の合計Sjが全て等しく、かつ、ゼロ(0)ではないかどうかを判断する手段と、
c)前記最初のp個の合計Sjが全て“0”に等しいなら、前記第1のメッセージの複数のビットbiは全て“0”に等しいと規定する手段と、
d)前記最初のp個の合計Sjが全て等しく、かつ、ゼロ(0)ではないなら、前記第1のメッセージの複数のビットbiは全て“1”に等しいと規定する手段と、
そして、前記最初のp個の合計Sjが全て同じ値をもたないなら、
e)合計Si より大きな合計S k が存在するかどうかを判断し、前記合計S i より大きな合計S k が存在しないなら、ランクiのメッセージのビットbiは“0”に等しいと規定し、前記合計S i より大きな合計S k が存在するなら、ランクiのビットbiは“1”に等しいと規定する手段と、
を有することを特徴とする請求項8又は9に記載の集積回路。 - 前記変換する手段は、前記第1のメッセージの複数のビットと、前記単位行列の複数の行要素或いは複数の列要素との間の排他的論理和(XOR)或いは相補的排他的論理和(XOR−−−)の演算を実行することを特徴とする請求項8乃至10のいずれか1項に記載の集積回路。
- 前記複数の第1のユニットへの前記複数のベクトルの割当てを時間により変更することと、前記複数の第1のユニットへ前記複数のベクトルを割当てることとの内、少なくともいずれかを実行可能なコントローラ(100)をさらに有することを特徴とする請求項8乃至11のいずれか1項に記載の集積回路。
- 前記第1のメッセージは複数のビットを含み、
前記集積回路は、前記第1のメッセージの前記複数のビットを並列に処理可能な回路を含むことを特徴とする請求項8乃至12のいずれか1項に記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0958498 | 2009-11-30 | ||
FR0958498 | 2009-11-30 | ||
PCT/EP2010/068398 WO2011064359A1 (en) | 2009-11-30 | 2010-11-29 | Data exchange device using orthogonal vectors |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013512608A JP2013512608A (ja) | 2013-04-11 |
JP2013512608A5 JP2013512608A5 (ja) | 2014-01-23 |
JP5698255B2 true JP5698255B2 (ja) | 2015-04-08 |
Family
ID=42320340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012540453A Expired - Fee Related JP5698255B2 (ja) | 2009-11-30 | 2010-11-29 | 直交ベクトルを用いたデータ交換装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8526294B2 (ja) |
EP (1) | EP2507714A1 (ja) |
JP (1) | JP5698255B2 (ja) |
WO (1) | WO2011064359A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7076168B1 (en) * | 1998-02-12 | 2006-07-11 | Aquity, Llc | Method and apparatus for using multicarrier interferometry to enhance optical fiber communications |
US7110434B2 (en) * | 1999-08-31 | 2006-09-19 | Broadcom Corporation | Cancellation of interference in a communication system with application to S-CDMA |
JP3679759B2 (ja) * | 2002-01-17 | 2005-08-03 | 松下電器産業株式会社 | 無線送信装置 |
US8064528B2 (en) * | 2003-05-21 | 2011-11-22 | Regents Of The University Of Minnesota | Estimating frequency-offsets and multi-antenna channels in MIMO OFDM systems |
WO2007000964A1 (ja) * | 2005-06-27 | 2007-01-04 | Kddi Corporation | マルチチャネル伝送システム、送信装置および送信方法 |
JP2009502080A (ja) * | 2005-07-19 | 2009-01-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置及び通信リソース割り当て方法 |
US8077595B2 (en) * | 2006-02-21 | 2011-12-13 | Qualcomm Incorporated | Flexible time-frequency multiplexing structure for wireless communication |
FR2936384A1 (fr) | 2008-09-22 | 2010-03-26 | St Microelectronics Grenoble | Dispositif d'echange de donnees entre composants d'un circuit integre |
-
2010
- 2010-11-29 EP EP10784785A patent/EP2507714A1/en not_active Withdrawn
- 2010-11-29 JP JP2012540453A patent/JP5698255B2/ja not_active Expired - Fee Related
- 2010-11-29 WO PCT/EP2010/068398 patent/WO2011064359A1/en active Application Filing
- 2010-11-29 US US12/955,807 patent/US8526294B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2011064359A1 (en) | 2011-06-03 |
EP2507714A1 (en) | 2012-10-10 |
JP2013512608A (ja) | 2013-04-11 |
US8526294B2 (en) | 2013-09-03 |
US20110292784A1 (en) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8520493B2 (en) | Device for exchanging data between components of an integrated circuit | |
US8402353B2 (en) | Cyclic code processing circuit, network interface card, and cyclic code processing method | |
US7924176B2 (en) | N-state ripple adder scheme coding with corresponding N-state ripple adder scheme decoding | |
TW201237636A (en) | Method and circuit for reducing simultaneous signal switching using bus inversion | |
JP2007234004A (ja) | ブース乗算の装置および方法 | |
JP2020532927A (ja) | ポーラー符号のためのブロック並列凍結ビット生成 | |
JP5698255B2 (ja) | 直交ベクトルを用いたデータ交換装置 | |
Ahmed et al. | Enhanced overloaded CDMA interconnect (OCI) bus architecture for on-chip communication | |
CN107431672B (zh) | 一种数据加扰方法和加扰装置 | |
Roy et al. | High-speed architecture for successive cancellation decoder with split-g node block | |
JP4956295B2 (ja) | 半導体記憶装置 | |
CN108347250A (zh) | 适用于少量冗余里德-所罗门码的快速编码方法及设备 | |
CN113055023A (zh) | 一种高能效高速并行ldpc编码方法及编码器 | |
KR101370606B1 (ko) | 스위칭 횟수 및 크로스톡 지연을 최소화한 버스 인코딩 장치 | |
KR100946177B1 (ko) | 데이터 송수신 장치 및 방법 | |
CN112148661A (zh) | 数据处理方法和电子设备 | |
Ahmed et al. | Aggregated CDMA crossbar for network-on-chip | |
Farag et al. | Aggregated CDMA Crossbar With Hybrid ARQ for NoCs | |
Ahmed et al. | Parallel overloaded CDMA interconnect (OCI) bus architecture for on-chip communications | |
CN112054808B (zh) | Polar码的编码方法及装置 | |
Langi | A Hardware Architecture of a Counter-Based Entropy Coder | |
Thomas et al. | PRLE Based T–OCI Crossbar for On-Chip Communication | |
RU2682399C2 (ru) | Способ и устройство нахождения наибольшего и наименьшего элементов массива методом дешифрации данных | |
Wang et al. | Transformed HCT for parallel Huffman decoding | |
Abdul-Barik et al. | Improved Lempel-Ziv-Welch’s Error Detection and Correction Scheme using Redundant Residue Number System (RRNS) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5698255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |