JP5693395B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5693395B2
JP5693395B2 JP2011136859A JP2011136859A JP5693395B2 JP 5693395 B2 JP5693395 B2 JP 5693395B2 JP 2011136859 A JP2011136859 A JP 2011136859A JP 2011136859 A JP2011136859 A JP 2011136859A JP 5693395 B2 JP5693395 B2 JP 5693395B2
Authority
JP
Japan
Prior art keywords
metal base
base plate
semiconductor device
insulating substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011136859A
Other languages
Japanese (ja)
Other versions
JP2013004880A (en
Inventor
進吾 須藤
進吾 須藤
米田　裕
裕 米田
和良 重
和良 重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011136859A priority Critical patent/JP5693395B2/en
Publication of JP2013004880A publication Critical patent/JP2013004880A/en
Application granted granted Critical
Publication of JP5693395B2 publication Critical patent/JP5693395B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に電力用半導体素子により電流を制御する電力用半導体装置に関するものであり、より詳しくは、電力用半導体素子を搭載したセラミック絶縁基板が金属ベース板に固定される電力用の半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a power semiconductor device that controls a current using a power semiconductor element, and more particularly, a power in which a ceramic insulating substrate on which a power semiconductor element is mounted is fixed to a metal base plate. The present invention relates to a semiconductor device.

従来の電力用半導体装置は、以下のような構成を有する。即ち、電力用半導体素子であるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＦＷＤＩ（還流ダイオード）は、窒化アルミニウムなどのセラミック材料に銅パターンを貼り付けてなる絶縁基板に搭載されている。この絶縁基板は、放熱板として銅やアルミニウムなどの高熱伝導材料からなる金属ベース板に、はんだ付けなどで固定される。さらに、この金属ベース板は、放熱グリースを介してアルミニウム製のヒートシンクにネジ止めにより固定され、ヒートシンクからＩＧＢＴやＦＷＤＩで発生した熱が外部へ放出される。   A conventional power semiconductor device has the following configuration. That is, IGBTs (insulated gate bipolar transistors) and FWDIs (reflux diodes), which are power semiconductor elements, are mounted on an insulating substrate formed by attaching a copper pattern to a ceramic material such as aluminum nitride. This insulating substrate is fixed by soldering or the like to a metal base plate made of a high heat conductive material such as copper or aluminum as a heat sink. Further, the metal base plate is fixed to an aluminum heat sink via a heat dissipating grease by screwing, and heat generated by the IGBT or FWDI is released from the heat sink to the outside.

このような従来の電力用半導体装置において、金属ベース板をヒートシンクにネジ止めする際、金属ベース板が反っていたり、ヒートシンクが反っていたりすると、ネジ止めによって過大な締め付け力が作用することで、金属ベース板に固定された絶縁基板が割れるという問題があり、金属ベース板及びヒートシンクの平面度を厳しく規定する必要があった。   In such a conventional power semiconductor device, when the metal base plate is screwed to the heat sink, if the metal base plate is warped or the heat sink is warped, an excessive tightening force acts by screwing, There is a problem that the insulating substrate fixed to the metal base plate breaks, and it is necessary to strictly define the flatness of the metal base plate and the heat sink.

また、このような問題を回避するため、金属ベース板におけるネジ止め用の各貫通穴の周囲に溝を形成し、ネジ止めの際に生じる応力をこの溝部に集中させることで、絶縁基板の割れを防止する構造が提案されている（例えば特許文献１）。   In order to avoid such problems, a groove is formed around each through hole for screwing in the metal base plate, and stress generated during screwing is concentrated in the groove, thereby cracking the insulating substrate. A structure for preventing the above has been proposed (for example, Patent Document 1).

特開平７−２０２０８８号公報（図２）Japanese Patent Laid-Open No. 7-202088 (FIG. 2)

特許文献１に開示されるような、ネジ止め用の各貫通穴の周囲に溝を形成した金属ベース板を用いた構造では、絶縁基板に作用する応力は緩和されるものの、金属ベース板として比較的柔らかいアルミニウム材を用いた場合や、比較的薄い金属ベース板を用いた場合には、溝部で金属ベース板自体が撓んでしまう。その結果、金属ベース板とヒートシンクとの間に介在させる放熱グリースが厚くなり、金属ベース板とヒートシンクとの接触熱抵抗が大きくなる傾向にあった。昨今、電力用半導体素子の発熱密度が増加しており、放熱グリース部分での熱抵抗を低減する必要があることから、放熱グリースが厚くなりやすい構造は、避けねばならない。   In a structure using a metal base plate in which grooves are formed around each through hole for screwing as disclosed in Patent Document 1, although the stress acting on the insulating substrate is relieved, it is compared as a metal base plate. When a relatively soft aluminum material is used or when a relatively thin metal base plate is used, the metal base plate itself bends at the groove. As a result, the heat dissipating grease interposed between the metal base plate and the heat sink becomes thick, and the contact thermal resistance between the metal base plate and the heat sink tends to increase. Recently, the heat generation density of power semiconductor elements is increasing, and it is necessary to reduce the thermal resistance in the heat dissipating grease portion. Therefore, a structure in which the heat dissipating grease tends to be thick must be avoided.

本発明は、絶縁基板の割れを防止し、かつ従来に比べて放熱性を向上させた半導体装置を提供することを目的とする。   An object of this invention is to provide the semiconductor device which prevented the crack of the insulated substrate and improved heat dissipation compared with the past.

上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置は、ネジ止めされる方形状の金属製ベース板の第１主面には、発熱性の半導体素子を実装した絶縁基板が接合される半導体装置であって、上記金属製ベース板は、ネジ止め用貫通穴と、溝とを備え、ネジ止め用貫通穴は、金属製ベース板の対向する二辺にそれぞれ隣接して設けられ、第１主面を含み金属製ベース板を貫通する穴であり、溝は、凹状であり、第１主面における絶縁基板以外の空き領域において、一方のネジ止め用貫通穴と絶縁基板との間に設けられ、金属製ベース板の対向する二辺に沿った絶縁基板の一辺に沿って延在する、ことを特徴とする。 In order to achieve the above object, the present invention is configured as follows.
That is, a semiconductor device according to one embodiment of the present invention is a semiconductor device in which an insulating substrate on which a heat-generating semiconductor element is mounted is bonded to a first main surface of a square metal base plate to be screwed. The metal base plate includes a screwing through hole and a groove, and the screwing through hole is provided adjacent to two opposite sides of the metal base plate and includes a first main surface. It is a hole that penetrates the metal base plate, the groove is concave, and is provided between one screwing through hole and the insulating substrate in an empty area other than the insulating substrate on the first main surface. The base plate extends along one side of the insulating substrate along two opposite sides of the base plate.

本発明の一態様における半導体装置によれば、金属製ベース板に設けたネジ止め用貫通穴の一方と絶縁基板との間に溝を設けたことから、金属製ベース板がネジ止めされるときに撓んでしまう場合でも、金属製ベース板は溝部分を中心にして撓むことができる。この溝は、絶縁基板以外の領域に位置し絶縁基板の一辺に沿って延在することから、金属製ベース板が撓んだ場合でも絶縁基板の割れを防止することができ、かつ、金属製ベース板がネジ止めされる際に、グリースを金属製ベース板における一方向、つまり溝の延在方向に対して直角又はほぼ直角な方向へ流動させることができる。さらに、金属製ベース板が溝部分に対応して撓むことで、溝に対応する部分でグリース厚を相対的に厚くし絶縁基板に対応する部分でグリース厚を相対的に薄くすることができる。したがって、金属製ベース板の放熱性を向上させることができる。   According to the semiconductor device of one aspect of the present invention, since the groove is provided between one of the screwing through holes provided in the metal base plate and the insulating substrate, the metal base plate is screwed. Even when the metal base plate is bent, the metal base plate can be bent around the groove portion. Since the groove is located in a region other than the insulating substrate and extends along one side of the insulating substrate, the insulating substrate can be prevented from cracking even when the metal base plate is bent, and the metal When the base plate is screwed, the grease can flow in one direction in the metal base plate, that is, in a direction perpendicular or nearly perpendicular to the extending direction of the groove. Furthermore, since the metal base plate bends corresponding to the groove portion, the grease thickness can be relatively increased at the portion corresponding to the groove, and the grease thickness can be relatively decreased at the portion corresponding to the insulating substrate. . Therefore, the heat dissipation of the metal base plate can be improved.

また、金属製ベース板に溝が形成されていることで、金属製ベース板に絶縁基板を接合するときや、金属製ベース板に樹脂ケースを設けるときに、溝をその目印に使用することもできる。よって、作業の視認性を向上させ、作業時間を短縮し、また作業ミスを削減することも可能となる。   In addition, since the groove is formed in the metal base plate, the groove can be used as a mark when an insulating substrate is joined to the metal base plate or a resin case is provided on the metal base plate. it can. Therefore, the visibility of the work can be improved, the work time can be shortened, and work mistakes can be reduced.

本発明の実施の形態１による電力用半導体装置の断面図である。It is sectional drawing of the semiconductor device for electric power by Embodiment 1 of this invention. 図１に示す電力用半導体装置における、絶縁基板を接合した金属製ベース板の平面図である。It is a top view of the metal base board which joined the insulating substrate in the power semiconductor device shown in FIG. 図１に示す電力用半導体装置の金属製ベース板とヒートシンクとの間の放熱グリースの厚みの変化を説明するための断面図である。It is sectional drawing for demonstrating the change of the thickness of the thermal radiation grease between the metal base board and heat sink of the power semiconductor device shown in FIG. 本発明の実施の形態２による電力用半導体装置における、絶縁基板を接合した金属製ベース板の配置を示す平面図である。It is a top view which shows arrangement | positioning of the metal base board which joined the insulating substrate in the power semiconductor device by Embodiment 2 of this invention. 本発明の実施の形態３による電力用半導体装置における、絶縁基板を接合した金属製ベース板の配置を示す平面図である。It is a top view which shows arrangement | positioning of the metal base board which joined the insulating substrate in the power semiconductor device by Embodiment 3 of this invention. 図５に示す電力用半導体装置の変形例を示す図であって、絶縁基板を接合した金属製ベース板の平面図である。It is a figure which shows the modification of the power semiconductor device shown in FIG. 5, Comprising: It is a top view of the metal base board which joined the insulating substrate.

本発明の実施形態である半導体装置、特に電力用半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下に説明するように、本発明の実施形態における半導体装置の構造は放熱性に優れることから、特に電力用半導体装置に有効である。しかしながら、電力用半導体装置に限定することなく、本発明は、一般的に半導体装置に適用することが可能である。   A semiconductor device according to an embodiment of the present invention, particularly a power semiconductor device, will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals. Further, as will be described below, the structure of the semiconductor device according to the embodiment of the present invention is excellent in heat dissipation, and thus is particularly effective for a power semiconductor device. However, the present invention is generally applicable to a semiconductor device without being limited to a power semiconductor device.

実施の形態１．
図１には、本発明の実施の形態１にかかる電力用半導体装置１１０の断面図が示されている。電力用半導体装置１１０は、ネジ止めされる方形状の金属製ベース板に、発熱性の半導体装置を実装した絶縁基板を接合した半導体装置であり、その基本的構成部分としては、金属製ベース板１００、絶縁基板２、半導体装置（下記のＩＧＢＴ５、ＦＷＤＩ６が相当）を有する。また、図２は、絶縁基板２を接合した金属製ベース板１００における下記溝１０２の位置関係を示した平面図である。 Embodiment 1 FIG.
FIG. 1 is a sectional view of a power semiconductor device 110 according to the first embodiment of the present invention. The power semiconductor device 110 is a semiconductor device in which an insulating substrate on which a heat-generating semiconductor device is mounted is joined to a square metal base plate to be screwed, and a basic component part thereof is a metal base plate. 100, an insulating substrate 2, and a semiconductor device (corresponding to the following IGBT 5 and FWDI 6). FIG. 2 is a plan view showing the positional relationship of the following grooves 102 in the metal base plate 100 to which the insulating substrate 2 is bonded.

金属製ベース板１００は、方形状の金属製の板材からなり、放熱部材に相当する下記のヒートシンク１１にネジ止めされる部材である。本実施の形態１では、金属製ベース板１００は、３０ｍｍ×１００ｍｍ×厚さ３ｍｍの長方形でアルミニウム製の板材であり、金属製ベース板１００の第１主面１００ａには、絶縁基板２が接合される。以下で説明するように本実施の形態１の電力用半導体装置１１０は高放熱性を達成する観点から、金属製ベース板１００は、本実施形態１におけるように長方形状が好ましいが、これに限定するものではなく、方形状であればよく例えば正方形であってもよい。   The metal base plate 100 is a member made of a rectangular metal plate material and screwed to a heat sink 11 described below corresponding to a heat radiating member. In the first embodiment, the metal base plate 100 is a rectangular aluminum plate of 30 mm × 100 mm × thickness 3 mm, and the insulating substrate 2 is bonded to the first main surface 100 a of the metal base plate 100. Is done. As described below, from the viewpoint of achieving high heat dissipation in the power semiconductor device 110 of the first embodiment, the metal base plate 100 is preferably rectangular as in the first embodiment. However, it may be a square shape, for example, a square.

また、金属製ベース板１００は、２つのネジ止め用貫通穴１０１ａ，１０１ｂ（総称して「１０１」と記す場合もある）、及び、本実施形態１の電力用半導体装置１１０において特徴的構成の一つである溝１０２を有する。溝１０２については、以下で詳しく説明する。   Further, the metal base plate 100 has a characteristic configuration in the two through holes 101a and 101b for screwing (may be collectively referred to as “101”) and the power semiconductor device 110 of the first embodiment. One groove 102 is provided. The groove 102 will be described in detail below.

また、金属製ベース板１００がアルミニウム製のヒートシンク１１にネジ止めされた後、金属製ベース板１００の外周縁部分には、枠状の樹脂ケース３が接着される。樹脂ケース３の上端部分には、外部電極４が固定されている。   Further, after the metal base plate 100 is screwed to the aluminum heat sink 11, the frame-shaped resin case 3 is bonded to the outer peripheral edge portion of the metal base plate 100. An external electrode 4 is fixed to the upper end portion of the resin case 3.

絶縁基板２は、本実施の形態１では窒化アルミニウム（ＡｌＮ）からなり、その上下面には銅パターン２ａが貼付されている。金属製ベース板１００の第１主面１００ａに対して、絶縁基板２の下面の銅パターン２ａが、はんだ１３にてはんだ付けされ、絶縁基板２は、金属製ベース板１００の第１主面１００ａに接合される。一方、絶縁基板２の上面の銅パターン２ａには、電力用半導体素子であるＩＧＢＴ５及びＦＷＤＩ６における各裏面電極がはんだ付けされる。   Insulating substrate 2 is made of aluminum nitride (AlN) in the first embodiment, and copper patterns 2a are attached to the upper and lower surfaces thereof. The copper pattern 2a on the lower surface of the insulating substrate 2 is soldered to the first main surface 100a of the metal base plate 100 with the solder 13, and the insulating substrate 2 is connected to the first main surface 100a of the metal base plate 100. To be joined. On the other hand, each back electrode in IGBT5 and FWDI6 which is a power semiconductor element is soldered to the copper pattern 2a on the upper surface of the insulating substrate 2.

ＩＧＢＴ５及びＦＷＤＩ６における各表面電極には、アルミニウムワイヤ７が超音波ワイヤボンディングにより接合され、アルミニウムワイヤ７は、樹脂ケース３の外部電極４に接続される。また、絶縁基板２の上面の銅パターン２ａと外部電極４ともアルミニウムワイヤ７で接続される。   An aluminum wire 7 is bonded to each surface electrode in the IGBT 5 and the FWDI 6 by ultrasonic wire bonding, and the aluminum wire 7 is connected to the external electrode 4 of the resin case 3. Further, the copper pattern 2 a on the upper surface of the insulating substrate 2 and the external electrode 4 are also connected by an aluminum wire 7.

さらに、アルミニウムワイヤ７によるボンディングの終了後、樹脂ケース３の内側には、シリコーンゲル８が充填され、金属製ベース板１００の第１主面１００ａ上の絶縁基板２、ＩＧＢＴ５、ＦＷＤＩ６、アルミニウムワイヤ７等がシリコーンゲル８にて封止され、絶縁の確保及び異物の侵入防止がなされる。さらにシリコーンゲル８の表面は、蓋９で覆われる。   Further, after the bonding with the aluminum wire 7 is completed, the inside of the resin case 3 is filled with the silicone gel 8, and the insulating substrate 2, the IGBT 5, the FWDI 6, the aluminum wire 7 on the first main surface 100a of the metal base plate 100 are filled. Are sealed with silicone gel 8 to ensure insulation and prevent foreign matter from entering. Furthermore, the surface of the silicone gel 8 is covered with a lid 9.

このように構成される電力用半導体装置１１０では、ＩＧＢＴ５及びＦＷＤＩ６で発生する熱を外部へ放熱する必要があるため、第１主面１００ａに対向する金属製ベース板１００の第２主面とヒートシンク１１との間には放熱グリース１０が塗布され、金属製ベース板１００に設けたネジ止め部である貫通穴１０１にネジ１２を挿通して、金属製ベース板１００とヒートシンク１１とはネジ止めされる。よって、電力用半導体装置１１０の動作中では、ＩＧＢＴ５及びＦＷＤＩ６で発生した熱は、ヒートシンク１１より外部へ放散される。尚、樹脂ケース３にもネジ止め用の穴を設けて、樹脂ケース３とともに金属製ベース板１００をヒートシンク１１にネジ止めする構成を採ることもできる。   In the power semiconductor device 110 configured as described above, since it is necessary to dissipate the heat generated in the IGBT 5 and the FWDI 6 to the outside, the second main surface and the heat sink of the metal base plate 100 facing the first main surface 100a. The heat radiation grease 10 is applied between the metal base plate 100 and the screw 12 is inserted into a through hole 101 which is a screw fixing portion provided in the metal base plate 100, so that the metal base plate 100 and the heat sink 11 are screwed together. The Therefore, during the operation of the power semiconductor device 110, the heat generated in the IGBT 5 and the FWDI 6 is dissipated from the heat sink 11 to the outside. In addition, the resin case 3 may be provided with a screw fixing hole so that the metal base plate 100 and the heat sink 11 can be screwed together with the resin case 3.

次に、金属製ベース板１００における、２つのネジ止め用貫通穴１０１及び第１主面１００ａに形成した溝１０２について説明する。
各ネジ止め用貫通穴１０１ａ，１０１ｂは、金属製ベース板１００において対向する二辺１００ｂ，１００ｃ（図２）にそれぞれ隣接して一つずつ形成され、第１主面１００ａを含み金属製ベース板１００を貫通している。本実施形態１では、対向する二辺１００ｂ，１００ｃは、長方形状の金属製ベース板１００における短辺に対応する。 Next, the two screwing through holes 101 and the grooves 102 formed in the first main surface 100a in the metal base plate 100 will be described.
Each of the screwing through holes 101a and 101b is formed adjacent to two opposite sides 100b and 100c (FIG. 2) of the metal base plate 100, and includes the first main surface 100a. 100 is penetrated. In the first embodiment, the opposing two sides 100 b and 100 c correspond to the short sides of the rectangular metal base plate 100.

溝１０２は、金属製ベース板１００の第１主面１００ａにおける絶縁基板２以外の空き領域１００ｄにおいて、一方のネジ止め用貫通穴１０１ａと絶縁基板２との間に位置する凹状の溝であり、金属製ベース板１００の対向する二辺１００ｂ、１００ｃに沿って配置される、絶縁基板２の一辺２ｂに沿って平行で一直線状に延在する。このような溝１０２は、例えばＶ字形状、Ｕ字形状等の形状を有し、Ｖ字形状は例えばプレス加工にて、Ｕ字形状は例えばエッチング加工にて形成可能である。また、本実施形態１では、溝１０２は、１本であるが、空き領域１００ｄに複数本が互いに隣接して平行に形成されてもよい。また、本実施形態１では、溝１０２は、金属製ベース板１００の外形をプレス加工で打ち抜く前に、機械加工によって形成される。また、図１に示すように本実施形態１では、溝１０２は、第１主面１００ａに形成しているが、第１主面１００ａに対向する、金属製ベース板１００の第２主面において溝１０２と同位置に形成しても良い。   The groove 102 is a concave groove located between one screwing through hole 101a and the insulating substrate 2 in the empty region 100d other than the insulating substrate 2 on the first main surface 100a of the metal base plate 100, The metal base plate 100 is arranged along two opposite sides 100b and 100c of the insulating base plate 2 and extends in parallel and straight along the one side 2b. Such a groove | channel 102 has shapes, such as V shape and U shape, for example, V shape can be formed by press work, for example, and U shape can be formed by etching process, for example. In the first embodiment, the number of grooves 102 is one, but a plurality of grooves 102 may be formed adjacent to each other in parallel in the empty area 100d. In the first embodiment, the groove 102 is formed by machining before the outer shape of the metal base plate 100 is punched out by press working. Further, as shown in FIG. 1, in the first embodiment, the groove 102 is formed in the first main surface 100a, but in the second main surface of the metal base plate 100 facing the first main surface 100a. You may form in the same position as the groove | channel 102. FIG.

溝１０２の設置理由、及びその位置の選定理由について説明する。
上述したように特許文献１には、金属ベース板の四隅に配置されるそれぞれのネジ止め用貫通穴の周囲に溝を形成することが開示されている。このように溝を配置することにより、金属ベース板を放熱フィンにネジ止めする際、ネジ止め用の全ての貫通穴の周囲が溝によって撓むことが可能となり、絶縁基板へ作用する応力は緩和される。しかしながら、金属ベース板と放熱フィンとの間に塗布した放熱グリースは、金属ベース板の四隅で囲い込まれる形態となる。よって、金属ベース板の四隅における各ネジ止め用貫通穴の周囲に溝を形成する構成は、金属ベース板の面外への放熱グリースの流動を阻害し、その結果、絶縁基板に対応する箇所において放熱グリースが厚くなりやすく、放熱性の低下を招来する。 The reason for installing the groove 102 and the reason for selecting the position thereof will be described.
As described above, Patent Document 1 discloses that grooves are formed around the through holes for screwing arranged at the four corners of the metal base plate. By arranging the grooves in this way, when screwing the metal base plate to the heat radiating fin, the periphery of all the screw holes can be bent by the grooves, and the stress acting on the insulating substrate is relieved. Is done. However, the heat dissipating grease applied between the metal base plate and the heat dissipating fins is surrounded by the four corners of the metal base plate. Therefore, the structure in which the grooves are formed around the screwing through holes at the four corners of the metal base plate obstructs the flow of the heat dissipating grease to the outside of the surface of the metal base plate. Heat dissipation grease tends to be thick, resulting in a decrease in heat dissipation.

このような問題を解決するために、本実施形態１の電力用半導体装置１１０は、上述のように、一方のネジ止め用貫通穴１０１ａと絶縁基板２との間に、絶縁基板２の一辺２ｂに沿って平行で一直線状で一箇所に溝１０２を設けた。
溝１０２を設けることで、従来と同様に、金属製ベース板１００をヒートシンク１１にネジ止めする際に生じる応力を溝１０２に集中させることができ、絶縁基板２の割れを防止することができる。 In order to solve such a problem, the power semiconductor device 110 according to the first embodiment has a side 2b on one side 2b of the insulating substrate 2 between the screwing through hole 101a and the insulating substrate 2 as described above. A groove 102 is provided at one location in a straight line.
By providing the groove 102, the stress generated when the metal base plate 100 is screwed to the heat sink 11 can be concentrated in the groove 102 as in the conventional case, and the insulating substrate 2 can be prevented from cracking.

さらに、溝１０２を設けた構成において、溝１０２を形成した近傍の貫通穴１０１ａからネジ止めを行うことで、対向する貫通穴１０１ｂをネジ止めする際には、金属製ベース板１００の長辺１００ｅが延在する方向１００ｆへ放熱グリース１０を流動させることが可能となる。このとき、溝１０２に対応して金属製ベース板１００が撓んだ場合には、溝１０２を中心とした撓み厚さ分まで、放熱グリース１０が流動可能である。このように放熱グリース１０が厚くなる部分が絶縁基板２の外側となる。その結果、絶縁基板２に対応する箇所では、放熱グリース１０は相対的に薄くなり熱伝達の抵抗が小さくなることから、従来に比べて放熱性が向上する。   Further, in the configuration in which the groove 102 is provided, the long side 100e of the metal base plate 100 is secured when screwing the opposing through hole 101b by screwing from the through hole 101a in the vicinity where the groove 102 is formed. The heat dissipating grease 10 can flow in the direction 100f in which the heat spreads. At this time, when the metal base plate 100 is bent corresponding to the groove 102, the heat dissipating grease 10 can flow up to the bending thickness centered on the groove 102. In this way, the portion where the heat dissipating grease 10 is thicker is the outside of the insulating substrate 2. As a result, at the location corresponding to the insulating substrate 2, the heat dissipating grease 10 is relatively thin and the heat transfer resistance is reduced, so that the heat dissipating property is improved as compared with the conventional case.

図３を参照して説明すると、放熱グリース１０の厚みは、発熱するＩＧＢＴ５及びＦＷＤＩ６が搭載された絶縁基板２の領域外に形成した溝１０２の直下部分における厚みが相対的に厚くなり、絶縁基板２に対応した部分では相対的に薄くなる。よって、ＩＧＢＴ５及びＦＷＤＩ６の実質的な熱抵抗を低減することが可能となり、放熱性に優れた電力用半導体装置１１０を提供することが可能となる。また、余分な冷却装置が不要となることから、省エネルギーにも寄与する。   Referring to FIG. 3, the thickness of the heat dissipating grease 10 is relatively thick in the portion immediately below the groove 102 formed outside the region of the insulating substrate 2 on which the IGBT 5 and the FWDI 6 that generate heat are mounted. The portion corresponding to 2 is relatively thin. Therefore, the substantial thermal resistance of the IGBT 5 and the FWDI 6 can be reduced, and the power semiconductor device 110 having excellent heat dissipation can be provided. In addition, an extra cooling device is not required, which contributes to energy saving.

尚、樹脂ケース３は、金属製ベース板１００に樹脂接着されており、かつ樹脂ケース３自体も靭性を有するため、金属製ベース板１００の変形に追従することができ、問題は生じない。   Since the resin case 3 is resin-bonded to the metal base plate 100 and the resin case 3 itself has toughness, the resin case 3 can follow the deformation of the metal base plate 100 and no problem occurs.

また、溝１０２は、以下のような効果も生じさせる。
即ち、溝１０２を設けることにより、金属製ベース板１００は、その長辺１００ｅの垂直２等分線を対称軸としたときに非対称な形状となる。この形状にすることによって、絶縁基板２を金属製ベース板１００にはんだ付けする際、及び、樹脂ケース３を金属製ベース板１００に接着する際に、溝１０２は取り付け方向を決定する目印となる。よって、はんだ付け際にジグが必要な場合等において、視認性が向上するため、作業性及び生産性が向上する。特に、金属製ベース板１００への樹脂ケース３の接着では、その方向を間違えると修正も困難であることから、作業ミスの軽減による生産性の向上を図ることができる。よって、電力用半導体装置１１０の構成は、製品の歩留まりの向上にも寄与する。 Moreover, the groove | channel 102 also produces the following effects.
That is, by providing the groove 102, the metal base plate 100 has an asymmetric shape when the vertical bisector of the long side 100e is taken as the axis of symmetry. With this shape, when the insulating substrate 2 is soldered to the metal base plate 100 and when the resin case 3 is bonded to the metal base plate 100, the groove 102 serves as a mark for determining the mounting direction. . Therefore, when a jig is required for soldering, the visibility is improved, so that workability and productivity are improved. In particular, in the bonding of the resin case 3 to the metal base plate 100, correction is difficult if the direction is wrong, and therefore productivity can be improved by reducing work errors. Therefore, the configuration of the power semiconductor device 110 also contributes to an improvement in product yield.

金属製ベース板１００の材質として、本実施の形態１ではアルミニウムを例に採ったが、銅を用いることもできる。銅は、一般的にアルミニウムに比べると硬いことから、上述した溝１０２を有する構造がより有効となる。
また、溝１０２の加工方法としては、機械加工の他、エッチングによっても形成することが可能である。
また、絶縁基板２に関して、本実施の形態１でははんだ付けしているが、ろう付けなど一体化されていても同様の効果が発揮される。 As the material of the metal base plate 100, aluminum is taken as an example in the first embodiment, but copper can also be used. Since copper is generally harder than aluminum, the structure having the groove 102 described above is more effective.
Moreover, as a processing method of the groove | channel 102, it is possible to form not only by machining but also by etching.
Further, the insulating substrate 2 is soldered in the first embodiment, but the same effect is exhibited even if it is integrated by brazing or the like.

実施の形態２．
図２に示すように、実施の形態１では、電力用半導体装置１１０が一つである構成について説明した。本実施の形態２では、複数の電力用半導体装置を設けた構成について説明を行う。 Embodiment 2. FIG.
As shown in FIG. 2, in the first embodiment, the configuration in which there is one power semiconductor device 110 has been described. In the second embodiment, a configuration provided with a plurality of power semiconductor devices will be described.

図４は、本発明の実施の形態２における電力用半導体装置１１０−２における金属製ベース板１００及び絶縁基板２の配置を示した平面図であり、図４では、金属製ベース板１００を含む図２に示す構成を３つ配列した構成を示している。３つの、金属製ベース板１００及び絶縁基板２の構成は、図１を参照して説明した構成と同じであるので、ここでの説明は省略する。   FIG. 4 is a plan view showing the arrangement of the metal base plate 100 and the insulating substrate 2 in the power semiconductor device 110-2 according to the second embodiment of the present invention. In FIG. 3 shows a configuration in which three configurations shown in FIG. 2 are arranged. The configuration of the three metal base plates 100 and the insulating substrate 2 is the same as the configuration described with reference to FIG.

電力用半導体装置１１０−２では、それぞれの金属製ベース板１００における短辺に相当する辺１００ｂ、１００ｃが一直線となるようにして３つの金属製ベース板１００を配列している。よって、溝１０２は、３つの金属製ベース板１００を通して一直線又はほぼ一直線に延在する。   In the power semiconductor device 110-2, the three metal base plates 100 are arranged so that the sides 100b and 100c corresponding to the short sides of the respective metal base plates 100 are in a straight line. Therefore, the groove 102 extends in a straight line or almost a straight line through the three metal base plates 100.

このように配列された３つの金属製ベース板１００に対して、これら全てをカバーするように一つの樹脂ケース３が設置され、電力用半導体装置１１０−２を構成する。また、３つの金属製ベース板１００に対して、これらを載置するように一つのヒートシンク１１が設けられる。   One resin case 3 is installed on the three metal base plates 100 arranged in this manner so as to cover all of them, and constitutes a power semiconductor device 110-2. Further, one heat sink 11 is provided on the three metal base plates 100 so as to place them.

例えば、特許文献１に開示されるような金属ベース板を複数配列して電力用半導体装置を構成した場合、実施の形態１でも説明したように、金属ベース板を放熱フィンにネジ止めする際、複数の金属ベース板の内、内側に配置された金属ベース板側へ放熱グリースが流動する。よって、内側の金属ベース板の直下での放熱グリースが厚くなりやすく、熱抵抗が大きくなりやすい。   For example, when a power semiconductor device is configured by arranging a plurality of metal base plates as disclosed in Patent Document 1, as described in the first embodiment, when the metal base plate is screwed to the radiation fin, Of the plurality of metal base plates, the heat dissipating grease flows toward the metal base plate disposed inside. Therefore, the heat dissipating grease immediately below the inner metal base plate tends to be thick and the thermal resistance tends to increase.

そこで、図４に示す本実施の形態２における電力用半導体装置１１０−２のように、一方のネジ止め用貫通穴１０１ａと絶縁基板２との間に、絶縁基板２の一辺２ｂに沿って平行で一直線状で一箇所に溝１０２を設ける。この結果、本実施の形態２における電力用半導体装置１１０−２においても、実施の形態１における電力用半導体装置１１０が奏する効果と同一の効果を奏することができる。即ち、金属製ベース板１００をネジ止めする際、放熱グリース１０を金属製ベース板１００の長辺１００ｅの方向１００ｆに流動させ、絶縁基板２に対応する箇所で放熱グリース１０の厚みを相対的に薄くすることが可能となる。よって、放熱性に優れた電力用半導体装置１１０−２を提供することが可能となる。また、溝１０２を目印に用いることもでき、視認性の向上により作業性及び生産性が向上する。   Therefore, as in the power semiconductor device 110-2 in the second embodiment shown in FIG. 4, parallel to the one side 2b of the insulating substrate 2 between the one screwing through hole 101a and the insulating substrate 2. The groove 102 is provided in one straight line. As a result, also in power semiconductor device 110-2 in the second embodiment, it is possible to achieve the same effect as the power semiconductor device 110 in the first embodiment. That is, when the metal base plate 100 is screwed, the heat dissipating grease 10 is caused to flow in the direction 100f of the long side 100e of the metal base plate 100, and the thickness of the heat dissipating grease 10 is relatively set at a position corresponding to the insulating substrate 2. It can be made thinner. Therefore, it is possible to provide the power semiconductor device 110-2 having excellent heat dissipation. Moreover, the groove | channel 102 can also be used for a mark and workability | operativity and productivity improve by the visibility improvement.

実施の形態３．
本実施の形態３における電力用半導体装置においても複数の電力用半導体装置を設けた構成を有する。図５に示すように、本実施の形態３における電力用半導体装置１１０−３と、実施の形態２における電力用半導体装置１１０−２との相違点は、絶縁基板２を接合した金属製ベース板１００の数が相違する他に、絶縁基板２を接合した一つの金属製ベース板１００において、その四隅部分にネジ止め用貫通穴１０１ａ、１０１ｂを配置した点で相違する。即ち、一つの金属製ベース板１００において、一方の短辺に相当する辺１００ｂの近傍で、金属製ベース板１００における２つの角部のそれぞれには、ネジ止め用貫通穴１０１ａが形成され、他方の短辺に相当する辺１００ｃの近傍で、金属製ベース板１００における２つの角部のそれぞれには、ネジ止め用貫通穴１０１ｂが形成される。 Embodiment 3 FIG.
The power semiconductor device according to the third embodiment also has a configuration in which a plurality of power semiconductor devices are provided. As shown in FIG. 5, the difference between power semiconductor device 110-3 in the third embodiment and power semiconductor device 110-2 in the second embodiment is that a metal base plate to which insulating substrate 2 is bonded. In addition to the difference in the number of 100, the difference is that the screw base holes 100a and 101b are arranged at the four corners of one metal base plate 100 to which the insulating substrate 2 is bonded. That is, in one metal base plate 100, a screwing through hole 101a is formed in each of two corners of the metal base plate 100 in the vicinity of the side 100b corresponding to one short side, In the vicinity of the side 100c corresponding to the short side, a screwing through hole 101b is formed in each of the two corners of the metal base plate 100.

また、本実施の形態３では、絶縁基板２を接合した一つの金属製ベース板１００の大きさは、６０ｍｍ×１３０ｍｍ×厚さ３ｍｍのアルミニウムであり、短辺に相当する辺１００ｂ、１００ｃが一直線となるようにして５つの金属製ベース板１００を配列している。よって、溝１０２は、５つの金属製ベース板１００を通して一直線又はほぼ一直線に延在する。尚、それぞれの、絶縁基板２を接合した金属製ベース板１００における構成は、実施の形態１で説明したものに同じであり、ここでの説明は省略する。   In the third embodiment, the size of one metal base plate 100 to which the insulating substrate 2 is bonded is aluminum of 60 mm × 130 mm × thickness 3 mm, and the sides 100b and 100c corresponding to the short sides are straight. In this manner, five metal base plates 100 are arranged. Therefore, the groove 102 extends in a straight line or almost a straight line through the five metal base plates 100. Note that the configuration of each metal base plate 100 to which the insulating substrate 2 is bonded is the same as that described in the first embodiment, and a description thereof is omitted here.

このように配列された５つの金属製ベース板１００に対して、これら全てをカバーするように一つの樹脂ケース３が設置され、電力用半導体装置１１０−３を構成する。また、５つの金属製ベース板１００に対して、これらを載置するように一つのヒートシンク１１が設けられる。   One resin case 3 is installed so as to cover all of the five metal base plates 100 arranged in this way, and constitutes a power semiconductor device 110-3. Further, one heat sink 11 is provided on the five metal base plates 100 so as to place them.

一般的に、一つの金属ベース板の面積が大きくなると、短辺側の各１点のみでは、ヒートシンクに対して金属ベース板を十分に固定することができず、例えば図５に示すように、金属ベース板の角部４ヶ所にそれぞれネジ止め用の貫通穴を設けてネジ止めすることが多い。このような構成では、ネジの位置が金属ベース板の長辺１００ｅの近傍となるため、ネジ止めを行う際の、放熱グリースの流動が長辺方向１００ｆではなく、対角方向となる。一方、実施の形態２の説明で述べた通り、中央部に配置される金属ベース板では、放熱グリースが金属ベース板の短辺方向に流動した場合には、隣接する金属ベース板からの流入により、放熱グリースが厚くなってしまう。   Generally, when the area of one metal base plate is increased, the metal base plate cannot be sufficiently fixed to the heat sink at only one point on the short side, for example, as shown in FIG. In many cases, screw holes are provided at the four corners of the metal base plate for screwing. In such a configuration, the position of the screw is in the vicinity of the long side 100e of the metal base plate. Therefore, the flow of the heat dissipating grease is not the long side direction 100f but the diagonal direction when screwing. On the other hand, as described in the description of the second embodiment, in the metal base plate disposed in the center portion, when the heat radiation grease flows in the short side direction of the metal base plate, the inflow from the adjacent metal base plate The heat dissipation grease will be thick.

そこで、図５に示す本実施の形態３における電力用半導体装置１１０−３のように、各金属製ベース板１００において、その短辺に相当する辺１００ｂに隣接して２つのネジ止め用貫通穴１０１ａを設け、かつこれらのネジ止め用貫通穴１０１ａと絶縁基板２との間に溝１０２を設けて、それぞれの金属製ベース板１００を通して溝１０２を一直線状に配置した。   Therefore, as in the power semiconductor device 110-3 in the third embodiment shown in FIG. 5, in each metal base plate 100, two screwing through holes are adjacent to the side 100b corresponding to the short side. 101 a is provided, and a groove 102 is provided between the screwing through hole 101 a and the insulating substrate 2, and the groove 102 is arranged in a straight line through each metal base plate 100.

このように構成することで、各金属製ベース板１００では、その四隅でネジ止めする構造であっても、上述した実施の形態１の場合と同様に、溝１０２を形成した近傍の貫通穴１０１ａからネジ止めすることで、金属製ベース板１００の長辺１００ｅが延在する方向１００ｆに放熱グリース１０を流動させることが可能となる。その結果、絶縁基板２に対応する箇所では放熱グリース１０が薄くなり、熱伝達の抵抗が小さくなるので放熱性が向上する。また、絶縁基板２への応力の軽減を図ることもできる。   By configuring in this way, in each metal base plate 100, even if the structure is screwed at the four corners, the through hole 101a in the vicinity where the groove 102 is formed as in the case of the first embodiment described above. By screwing, the heat dissipating grease 10 can flow in the direction 100f in which the long side 100e of the metal base plate 100 extends. As a result, the heat dissipating grease 10 is thinned at the portion corresponding to the insulating substrate 2 and the heat transfer resistance is reduced, so that the heat dissipating property is improved. In addition, the stress on the insulating substrate 2 can be reduced.

一方、並列設置する金属製ベース板１００の数が多くなると、ネジ止めする数が増加し、金属製ベース板１００をヒートシンク１１に固定するための作業量が増加する。そこで、図６に示す電力用半導体装置１１０−４のように、ネジ止め用貫通穴１０１ａ、１０１ｂを、それぞれの金属製ベース板１００において、方向１００ｆにおける長辺１００ｅ上の両端部に位置させて、隣接する金属製ベース板１００同士で半分ずつ共有するように配置することもできる。つまり、それぞれの金属製ベース板１００では、ネジ止め用貫通穴１０１ａ、１０１ｂは、半円状の切欠きとなり、半円状の切欠きは、金属製ベース板１００の長辺１００ｅ同士が対向して隣接することで、ネジ止め用貫通穴１０１ａ、１０１ｂとして機能する。   On the other hand, when the number of metal base plates 100 to be installed in parallel increases, the number of screws is increased, and the amount of work for fixing the metal base plate 100 to the heat sink 11 increases. Therefore, like the power semiconductor device 110-4 shown in FIG. 6, the screwing through holes 101a and 101b are positioned at both ends on the long side 100e in the direction 100f in each metal base plate 100. Alternatively, the metal base plates 100 adjacent to each other can be arranged so as to be shared by half. That is, in each metal base plate 100, the screwing through holes 101a and 101b are semicircular notches, and the long sides 100e of the metal base plate 100 are opposed to each other. Are adjacent to each other and function as screw-through holes 101a and 101b.

このように構成することで、電力用半導体装置１１０−４では、電力用半導体装置１１０−３に比べてネジ止めする数をほぼ半分とすることができ、作業工程を削減することが可能となる。   With this configuration, in the power semiconductor device 110-4, the number of screws can be almost halved compared to the power semiconductor device 110-3, and the number of work steps can be reduced. .

また、電力用半導体装置１１０−３、１１０−４においても、実施の形態１，２で述べたように、溝１０２を目印として用いることも可能であり、樹脂ケース３を接着するときの金属製ベース板１００の方向視認性が向上し、作業性及び生産性を向上させることができる。特に、電力用半導体装置１１０−３、１１０−４のように、金属製ベース板１００の数が増えると、樹脂ケース３の接着工程における作業ミスが発生した場合には、その修正作業は非常に煩雑となる。よって、溝１０２を用いた視認性の向上による作業性の向上は、重要なポイントになり、電力用半導体装置１１０−３、１１０−４では、溝１０２は非常に有効な手段となる。   Also, in the power semiconductor devices 110-3 and 110-4, as described in the first and second embodiments, it is possible to use the groove 102 as a mark, and it is made of metal when the resin case 3 is bonded. The direction visibility of the base plate 100 is improved, and workability and productivity can be improved. In particular, when the number of metal base plates 100 is increased, such as the power semiconductor devices 110-3 and 110-4, when an operation error occurs in the bonding process of the resin case 3, the correction work is very difficult. It becomes complicated. Therefore, improvement in workability by improving visibility using the groove 102 is an important point, and the groove 102 is a very effective means in the power semiconductor devices 110-3 and 110-4.

２ 絶縁基板、３ 樹脂ケース、５ ＩＧＢＴ、６ ＦＷＤＩ、
１０ 放熱グリース、１１ ヒートシンク、
１００ 金属製ベース板、１００ａ 第１主面、１００ｂ、１００ｃ 辺、
１００ｄ 空き領域、
１０１ａ，１０１ｂ ネジ止め用貫通穴、１０２ 溝、
１１０ 電力用半導体装置、１１０−２〜１１０−４ 電力用半導体装置。 2 Insulating substrate, 3 Resin case, 5 IGBT, 6 FWDI,
10 Thermal grease, 11 Heat sink,
100 metal base plate, 100a first main surface, 100b, 100c sides,
100d free space,
101a, 101b Screw-through hole, 102 groove,
110 power semiconductor device, 110-2 to 110-4 power semiconductor device.

Claims (4)

ネジ止めされる方形状の金属製ベース板の第１主面には、発熱性の半導体素子を実装した絶縁基板が接合される半導体装置であって、
上記金属製ベース板は、ネジ止め用貫通穴と、溝とを備え、
ネジ止め用貫通穴は、金属製ベース板の対向する二辺にそれぞれ隣接して設けられ、第１主面を含み金属製ベース板を貫通する穴であり、
溝は、凹状であり、第１主面における絶縁基板以外の空き領域において、いずれか一方のネジ止め用貫通穴と絶縁基板との間のみに設けられ、金属製ベース板の対向する二辺に沿った絶縁基板の一辺に沿って延在する、
ことを特徴とする半導体装置。 A first main surface of a square metal base plate to be screwed is a semiconductor device to which an insulating substrate mounted with a heat-generating semiconductor element is bonded,
The metal base plate includes a screwing through hole and a groove,
The screwing through hole is provided adjacent to each of two opposing sides of the metal base plate, and includes the first main surface and penetrates the metal base plate.
The groove is concave and is provided only between any one of the screw-through holes and the insulating substrate in the empty area other than the insulating substrate on the first main surface, and on the two opposite sides of the metal base plate. Extending along one side of the insulating substrate along,
A semiconductor device. 複数の金属製ベース板を有し、それぞれの金属製ベース板における上記溝は、複数の金属製ベース板を通してほぼ一直線状に配置される、請求項１記載の半導体装置。   The semiconductor device according to claim 1, further comprising a plurality of metal base plates, wherein the grooves in each metal base plate are arranged substantially in a straight line through the plurality of metal base plates. 各金属製ベース板における四隅部近傍にネジ止め用貫通穴を設けた、請求項２記載の半導体装置。   The semiconductor device according to claim 2, wherein through holes for screwing are provided in the vicinity of the four corners of each metal base plate. 各金属製ベース板は長方形状であり、それぞれの金属製ベース板は、各短辺を一直線状に配置して配列され、ネジ止め用貫通穴は、隣接する金属製ベース板において隣接する長辺上の両端部に位置して、隣接する金属製ベース板同士で半分ずつ共有して設けられる、請求項２記載の半導体装置。   Each metal base plate is rectangular, and each metal base plate is arranged with its short sides arranged in a straight line, and the screwing through holes are adjacent long sides in the adjacent metal base plate. The semiconductor device according to claim 2, wherein the semiconductor device is located at both upper end portions and is shared by two adjacent metal base plates.
JP2011136859A 2011-06-21 2011-06-21 Semiconductor device Active JP5693395B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011136859A JP5693395B2 (en) 2011-06-21 2011-06-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011136859A JP5693395B2 (en) 2011-06-21 2011-06-21 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2013004880A JP2013004880A (en) 2013-01-07
JP5693395B2 true JP5693395B2 (en) 2015-04-01

Family

ID=47673087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011136859A Active JP5693395B2 (en) 2011-06-21 2011-06-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5693395B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195717A (en) 2017-05-17 2018-12-06 富士電機株式会社 Semiconductor module, semiconductor module base plate and semiconductor device manufacturing method
US11107962B2 (en) * 2018-12-18 2021-08-31 Soulnano Limited UV LED array with power interconnect and heat sink
JP7262334B2 (en) * 2019-07-23 2023-04-21 三菱電機株式会社 semiconductor equipment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188952U (en) * 1987-05-27 1988-12-05
JP2007329236A (en) * 2006-06-07 2007-12-20 Toyota Industries Corp Semiconductor device

Also Published As

Publication number Publication date
JP2013004880A (en) 2013-01-07

Similar Documents

Publication Publication Date Title
JP7047895B2 (en) Semiconductor device
WO2007072700A1 (en) Semiconductor module
US11232991B2 (en) Semiconductor apparatus
JP2005123233A (en) Cooling structure of semiconductor device
JP7040032B2 (en) Semiconductor device
JP6160698B2 (en) Semiconductor device
JP6742538B2 (en) Semiconductor device
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP4367376B2 (en) Power semiconductor device
JP7237647B2 (en) Circuit boards and electronic devices
JP5693395B2 (en) Semiconductor device
JP6048238B2 (en) Electronic equipment
CN107611111B (en) Semiconductor module and power conversion device
JP4046623B2 (en) Power semiconductor module and fixing method thereof
JP2015122453A (en) Power module
JP2015185835A (en) Semiconductor device and manufacturing method of the same
TWI660471B (en) Chip package
WO2019181198A1 (en) Semiconductor device
JP2005150596A (en) Semiconductor device and its manufacturing method
JP6080929B2 (en) Semiconductor module
JP2019083292A (en) Semiconductor device
JP7192469B2 (en) Mounting structure of insulated circuit board with heat sink to housing
JP5987634B2 (en) Power semiconductor module
JP4992302B2 (en) Power semiconductor module
JP6320347B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150203

R150 Certificate of patent or registration of utility model

Ref document number: 5693395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250