JP5691821B2 - Manufacturing method of multilayer inductor element - Google Patents

Manufacturing method of multilayer inductor element Download PDF

Info

Publication number
JP5691821B2
JP5691821B2 JP2011109135A JP2011109135A JP5691821B2 JP 5691821 B2 JP5691821 B2 JP 5691821B2 JP 2011109135 A JP2011109135 A JP 2011109135A JP 2011109135 A JP2011109135 A JP 2011109135A JP 5691821 B2 JP5691821 B2 JP 5691821B2
Authority
JP
Japan
Prior art keywords
coil
coil conductor
ceramic green
conductor
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011109135A
Other languages
Japanese (ja)
Other versions
JP2012243787A (en
Inventor
横山 智哉
智哉 横山
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011109135A priority Critical patent/JP5691821B2/en
Publication of JP2012243787A publication Critical patent/JP2012243787A/en
Application granted granted Critical
Publication of JP5691821B2 publication Critical patent/JP5691821B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

この発明は、積層型インダクタ素子の製造方法に関するもので、特に、積層型インダクタ素子におけるコイル導体をより厚くすることを可能にするための改良に関するものである。   The present invention relates to a method for manufacturing a multilayer inductor element, and more particularly to an improvement for enabling a coil conductor in the multilayer inductor element to be made thicker.

積層型インダクタ素子は、たとえばフェライトからなる複数の磁性体層が積層されてなる積層体と、磁性体層間に設けられたコイル導体によって少なくとも一部が構成されたインダクタとを備えている。積層型インダクタ素子においては、通常、複数のコイル導体が積層方向に整列して設けられ、複数のコイル導体は、磁性体層を貫通するビアホール導体によって順次接続される。   The multilayer inductor element includes a multilayer body in which a plurality of magnetic layers made of ferrite, for example, are stacked, and an inductor that is at least partially configured by a coil conductor provided between the magnetic layers. In a multilayer inductor element, normally, a plurality of coil conductors are provided in alignment in the stacking direction, and the plurality of coil conductors are sequentially connected by via-hole conductors that penetrate the magnetic layer.

積層型インダクタ素子は、たとえば、マイクロDC−DCコンバータにおけるコイルを構成するために用いられる。このような用途に向けられる積層型インダクタ素子の場合、より大きなインダクタンス値および負荷電流値が求められるため、コイル導体はより厚い方が好ましい。   The multilayer inductor element is used, for example, to configure a coil in a micro DC-DC converter. In the case of a multilayer inductor element intended for such an application, since a larger inductance value and load current value are required, the coil conductor is preferably thicker.

他方、積層型インダクタ素子を製造するにあたっては、通常、導電性ペーストを用いて磁性体層となるセラミックグリーンシート上にコイル導体を形成し、次いで、コイル導体が形成された複数のセラミックグリーンシートを積層することによって生の積層体を得た後、生の積層体を焼成する、各工程が実施される。   On the other hand, in manufacturing a multilayer inductor element, a coil conductor is usually formed on a ceramic green sheet to be a magnetic layer using a conductive paste, and then a plurality of ceramic green sheets on which the coil conductor is formed are formed. After obtaining a raw laminate by laminating, each step of firing the raw laminate is performed.

上述した製造方法を採用しながら、コイル導体をより厚く形成すると、コイル導体が位置する部分とそうでない部分との間での厚みの差がより大きくなり、そのため、積層工程において、コイル導体が不所望に変形したり、隣り合うセラミックグリーンシート間で適正な密着状態が得られなかったり、積層時に位置ずれが生じたりすることがある。この問題は、コイル導体の積層数が増えるほど、またコイル導体の厚みが増すほど、より顕著になる。   If the coil conductor is formed thicker while adopting the manufacturing method described above, the difference in thickness between the portion where the coil conductor is located and the portion where the coil conductor is not located becomes larger. It may be deformed as desired, an appropriate contact state may not be obtained between adjacent ceramic green sheets, or misalignment may occur during lamination. This problem becomes more prominent as the number of coil conductors is increased and the thickness of the coil conductor is increased.

上述の問題を解決し得る技術が、たとえば、特開2008−130736号公報(特許文献1)および特開2002−164215号公報(特許文献2)に記載されている。   Technologies that can solve the above-described problems are described in, for example, Japanese Patent Application Laid-Open No. 2008-130736 (Patent Document 1) and Japanese Patent Application Laid-Open No. 2002-164215 (Patent Document 2).

特許文献1では、(1)非磁性体層となるセラミックグリーンシート上にコイル導体を形成した後、コイル導体の周囲にコイル導体とほぼ同じ厚みの磁性体層となる磁性体ペーストを印刷してなる、複合シートを積層する第1の方法、および、(2)非磁性体層となるセラミックグリーンシート上における、コイル導体のパターンに相応する部分を除く領域に磁性体層となる磁性体ペーストを印刷した後、磁性体層とほぼ同じ厚みのコイル導体を形成してなる、複合シートを積層する第2の方法が開示されている。   In Patent Document 1, (1) after forming a coil conductor on a ceramic green sheet to be a non-magnetic layer, a magnetic paste to be a magnetic layer having substantially the same thickness as the coil conductor is printed around the coil conductor. And (2) a magnetic paste serving as a magnetic layer in a region excluding a portion corresponding to a coil conductor pattern on a ceramic green sheet serving as a non-magnetic layer. A second method of laminating a composite sheet is disclosed in which a coil conductor having a thickness substantially the same as that of the magnetic layer is formed after printing.

また、特許文献2では、磁性体グリーンシート上にコイル導体が配設され、かつコイル導体の周囲に、コイル導体の厚みとほぼ同じ厚みを有するセラミック層が配設された構造を有する、複数の電極配設シートを積層することが開示されている。   In Patent Document 2, a coil conductor is disposed on a magnetic green sheet, and a plurality of ceramic layers having the same thickness as the coil conductor are disposed around the coil conductor. It is disclosed that the electrode-arranged sheets are laminated.

上記特許文献1および2に記載の技術を、図8および図9を参照しながら、より一般化して説明する。   The techniques described in Patent Documents 1 and 2 will be described more generally with reference to FIGS. 8 and 9.

まず、図8に示すように、複数のセラミックグリーンシート1が用意される。そして、各セラミックグリーンシート1上に、コイル導体2が導電性ペーストを印刷することにより形成されるとともに、コイル導体2の外側にコイル導体2とほぼ同じ厚みの絶縁層3がセラミックペーストを印刷することにより形成される。   First, as shown in FIG. 8, a plurality of ceramic green sheets 1 are prepared. The coil conductor 2 is formed on each ceramic green sheet 1 by printing a conductive paste, and the insulating layer 3 having the same thickness as the coil conductor 2 is printed on the outside of the coil conductor 2. Is formed.

次に、図9に示すように、コイル導体2および絶縁層3が形成された複数のセラミックグリーンシート1が積層され、かつ圧着され、それによって、生の積層体4が得られる。   Next, as shown in FIG. 9, a plurality of ceramic green sheets 1 on which the coil conductor 2 and the insulating layer 3 are formed are laminated and pressure-bonded, whereby a raw laminate 4 is obtained.

この方法に従えば、コイル導体2を厚くしても、さらにはコイル導体2の積層数が増えても、コイル導体2が位置する部分とそうでない部分との間での厚みの差が絶縁層3によって吸収されるので、積層工程において、コイル導体2が不所望に変形したり、セラミックグリーンシート1間で適正な密着状態が得られなかったり、積層時に位置ずれが生じたりする、といった不都合をある程度緩和することができる。   According to this method, even if the coil conductor 2 is thickened, or even when the number of coil conductors 2 is increased, the difference in thickness between the portion where the coil conductor 2 is located and the portion where the coil conductor 2 is not located is the insulating layer. 3, the coil conductor 2 is undesirably deformed in the laminating process, a proper adhesion state cannot be obtained between the ceramic green sheets 1, or misalignment occurs during laminating. It can be relaxed to some extent.

しかしながら、図8および図9に図示されるように、コイル導体2は、導電性ペーストの印刷により形成されるため、導電性ペーストに働く表面張力等の影響で、その断面形状において、中央部が厚く、周縁部が薄くなる傾向がある。絶縁層3においても、同様の断面形状となる傾向がある。   However, as illustrated in FIGS. 8 and 9, the coil conductor 2 is formed by printing a conductive paste. Therefore, the central portion of the cross-sectional shape of the coil conductor 2 is affected by the surface tension acting on the conductive paste. It tends to be thicker and thinner at the periphery. The insulating layer 3 also tends to have a similar cross-sectional shape.

したがって、積層工程において、コイル導体2が不所望に変形したり、位置ずれが生じたりする、といった問題を完全に解決することはできない。   Therefore, the problem that the coil conductor 2 is undesirably deformed or misaligned cannot be completely solved in the lamination process.

また、特許文献1に記載の第2の方法に相当する方法、すなわち、絶縁層3を形成した後、コイル導体2を形成する方法を採用する場合には、コイル導体2の輪郭がにじみやすい。これは、絶縁層3が中央部で厚く、周縁部で薄い断面形状をとるためである。絶縁層3は、コイル導体2を形成する導電性ペーストを遮る壁としての役割を十分に果たせなく、図10に示すように、コイル導体2を形成する導電性ペーストが絶縁層3に乗り上げやすく、その結果、コイル導体2の輪郭がにじみやすい。   Further, when the method corresponding to the second method described in Patent Document 1, that is, the method of forming the coil conductor 2 after forming the insulating layer 3 is adopted, the outline of the coil conductor 2 is likely to blur. This is because the insulating layer 3 has a thick cross section at the center and a thin cross section at the periphery. The insulating layer 3 cannot sufficiently serve as a wall that blocks the conductive paste forming the coil conductor 2, and as shown in FIG. 10, the conductive paste forming the coil conductor 2 can easily run on the insulating layer 3, As a result, the outline of the coil conductor 2 tends to blur.

上述したコイル導体2の輪郭のにじみは、当該コイル導体2に近接して配置される他のコイル導体等の他の回路要素との間での不所望な電気的短絡の問題を引き起こすことがある。   The blurring of the outline of the coil conductor 2 described above may cause an undesired electrical short-circuit problem with other circuit elements such as other coil conductors disposed close to the coil conductor 2. .

特開2008−130736号公報JP 2008-130736 A 特開2002−164215号公報JP 2002-164215 A

そこで、この発明の目的は、上述したような問題を解決し得る積層型インダクタ素子の製造方法を提供しようとすることである。   Therefore, an object of the present invention is to provide a method for manufacturing a multilayer inductor element that can solve the above-described problems.

この発明は、セラミックグリーンシート上にコイル導体を形成する工程と、コイル導体が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、それによって生の積層体を得る工程と、生の積層体を焼成する工程と、を備える、積層型インダクタ素子の製造方法に向けられるものであって、上述した技術的課題を解決するため、コイル導体を形成する工程を次のように実施することを特徴としている。   The present invention includes a step of forming a coil conductor on a ceramic green sheet, a step of laminating a plurality of ceramic green sheets including the ceramic green sheet on which the coil conductor is formed, thereby obtaining a raw laminate, And a step of forming a coil conductor in order to solve the technical problem described above. It is characterized by.

すなわち、コイル導体を形成するため、まず、セラミックグリーンシート上に、形成されるべきコイル導体の一部となるものであって、コイル導体の輪郭の少なくとも一部に沿って延びるコイル周縁部を、導電性ペーストによって形成する、第1の工程が実施される。次いで、第1の工程の後、セラミックグリーンシート上の、形成されるべきコイル導体の輪郭の外側に広がる領域に、セラミックペーストを用いて絶縁層を形成する、第2の工程が実施される。次いで、第2の工程の後、セラミックグリーンシート上の、絶縁層によって囲まれた領域であって、コイル周縁部の内側に、形成されるべきコイル導体の、コイル周縁部を除く部分となるコイル主要部を導電性ペーストによって形成する第3の工程が実施される。   That is, in order to form a coil conductor, first, on the ceramic green sheet, a coil peripheral portion that is a part of the coil conductor to be formed and extends along at least a part of the outline of the coil conductor, A first step of forming with a conductive paste is performed. Next, after the first step, a second step is performed in which an insulating layer is formed using a ceramic paste in a region extending outside the outline of the coil conductor to be formed on the ceramic green sheet. Next, after the second step, the coil on the ceramic green sheet surrounded by the insulating layer, which is a portion of the coil conductor to be formed inside the coil peripheral portion, excluding the coil peripheral portion. A third step of forming the main part with a conductive paste is performed.

積層型インダクタ素子にビアホール導体が形成される場合には、第2の工程の後に、セラミックグリーンシートに貫通孔を形成する工程、および導電体を貫通孔に充填することによってビアホール導体を形成する工程が実施されることが好ましい。   When a via-hole conductor is formed in the multilayer inductor element, after the second step, a step of forming a through-hole in the ceramic green sheet, and a step of forming a via-hole conductor by filling the through-hole with a conductor Is preferably implemented.

生の積層体を得る工程において、コイル導体がそれぞれ形成された複数のセラミックグリーンシートを積層する工程が実施される場合には、上記ビアホール導体は、異なるセラミックグリーンシート上にそれぞれ形成されたコイル導体を積層方向に接続するためのビアホール導体を含むことが好ましい。   In the step of obtaining a raw laminate, when the step of laminating a plurality of ceramic green sheets each having coil conductors is performed, the via-hole conductors are coil conductors formed on different ceramic green sheets, respectively. It is preferable to include a via-hole conductor for connecting in the stacking direction.

インダクタンス特性を向上させることができる点で、コイル導体が形成されたセラミックグリーンシートおよび絶縁層は、ともに、磁性体セラミックを含むことが好ましい。   It is preferable that both the ceramic green sheet and the insulating layer on which the coil conductor is formed contain a magnetic ceramic in that the inductance characteristics can be improved.

また、材料コストを低減できる点で、コイル主要部の材料がコイル周縁部の材料と等しいことが好ましい。   Moreover, it is preferable that the material of a coil main part is equal to the material of a coil peripheral part at the point which can reduce material cost.

また、絶縁層、コイル周縁部およびコイル主要部の各々の厚み方向の高さが互いに等しいことが好ましい。   Moreover, it is preferable that the heights in the thickness direction of the insulating layer, the coil peripheral portion, and the coil main portion are equal to each other.

この発明によれば、コイル周縁部をコイル主要部よりも先に形成するので、コイル主要部を形成する段階では、コイル周縁部が既に形成されている。したがって、コイル主要部を形成する際に、コイル主要部の輪郭ににじみが多少生じたとしても、コイル主要部を形成する導電性ペーストの一部がコイル周縁部に乗り上げるだけとすることができ、よって、見かけ上、にじみの問題を顕在化させないようにすることができる。その結果、コイル導体の輪郭のにじみに起因して引き起こされ得る、他のコイル導体等の他の回路要素との間での不所望な電気的短絡の問題を生じにくくすることができる。   According to this invention, since the coil peripheral portion is formed before the coil main portion, the coil peripheral portion is already formed at the stage of forming the coil main portion. Therefore, even when some blurring occurs in the outline of the coil main part when forming the coil main part, only a part of the conductive paste forming the coil main part can run over the coil peripheral part, Therefore, it is possible to prevent the blurring problem from appearing apparently. As a result, the problem of undesired electrical shorts with other circuit elements, such as other coil conductors, that can be caused by bleeding of the contour of the coil conductor can be made difficult to occur.

なお、この発明では、コイル周縁部は、コイル導体の全輪郭に沿って形成される場合に限らず、コイル導体の輪郭の一部にのみ沿って形成される場合も含む。すなわち、上述した電気的短絡の問題が生じ得る箇所についてのみ、コイル導体の輪郭に沿ってコイル周縁部が形成されていれば十分である。   In the present invention, the peripheral edge of the coil is not limited to being formed along the entire contour of the coil conductor, but also includes the case of being formed along only a part of the contour of the coil conductor. In other words, it is sufficient that the coil peripheral edge is formed along the contour of the coil conductor only at a location where the above-described electrical short-circuit problem may occur.

また、この発明によれば、コイル周縁部を形成し、次いで、形成されるべきコイル導体の輪郭の外側にセラミックペーストからなる絶縁層を形成した後に、コイル主要部を形成するようにしているので、コイル導体の厚みを容易に厚くすることができるとともに、コイル導体において、より矩形に近い断面形状を得ることが容易である。   Further, according to the present invention, the coil peripheral part is formed, and then the insulating layer made of ceramic paste is formed outside the contour of the coil conductor to be formed, and then the coil main part is formed. The thickness of the coil conductor can be easily increased, and it is easy to obtain a cross-sectional shape closer to a rectangle in the coil conductor.

また、上述した絶縁層の存在により、積層工程において、コイル導体が不所望に変形したり、セラミックグリーンシート間で適正な密着状態が得られなかったり、積層時に位置ずれが生じたりする、といった不都合を生じにくくすることができる。特に、絶縁層、コイル周縁部およびコイル主要部の各々の厚み方向の高さが互いに等しいとき、上述した不都合をより生じにくくすることができる。   In addition, due to the presence of the insulating layer described above, the coil conductor may be deformed undesirably in the stacking process, a proper adhesion state may not be obtained between the ceramic green sheets, or misalignment may occur during stacking. Can be made difficult to occur. In particular, when the height in the thickness direction of each of the insulating layer, the coil peripheral edge portion, and the coil main portion is equal to each other, the above-described inconvenience can be made more difficult to occur.

この発明の一実施形態による積層型インダクタ素子の製造方法、特に、コイル導体51の形成方法を工程順に説明するためのセラミックグリーンシート52の平面図である。It is a top view of the ceramic green sheet 52 for demonstrating the manufacturing method of the multilayer inductor element by one Embodiment of this invention, especially the formation method of the coil conductor 51 in order of a process. 図1(2)の線II−IIに沿う拡大断面図である。It is an expanded sectional view which follows the line II-II of Drawing 1 (2). 図1(3)の線III−IIIに沿う拡大断面図である。FIG. 3 is an enlarged sectional view taken along line III-III in FIG. 図1(4)の線IV−IVに沿う拡大断面図である。FIG. 4 is an enlarged sectional view taken along line IV-IV in FIG. 図1(5)の線V−Vに沿う拡大断面図である。FIG. 5 is an enlarged sectional view taken along line VV in FIG. この発明に係る製造方法によって製造される積層型インダクタ素子11を図解的に示すとともに、この積層型インダクタ素子11を用いて構成される降圧型DC−DCコンバータ10を示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view showing a step-down DC-DC converter 10 configured using the multilayer inductor element 11 while schematically showing the multilayer inductor element 11 manufactured by the manufacturing method according to the present invention. 図6に示した降圧型DC−DCコンバータ10の等価回路図である。FIG. 7 is an equivalent circuit diagram of the step-down DC-DC converter 10 shown in FIG. 6. 特許文献1および2に記載の技術を説明するためのもので、複数のセラミックグリーンシート1上にコイル導体2および絶縁層3が形成された状態を示す断面図である。FIG. 2 is a cross-sectional view illustrating a state in which a coil conductor 2 and an insulating layer 3 are formed on a plurality of ceramic green sheets 1 for explaining the techniques described in Patent Documents 1 and 2. 図8に示したコイル導体2および絶縁層3が形成された複数のセラミックグリーンシート1を積層しかつ圧着して得られた生の積層体4を示す断面図である。It is sectional drawing which shows the raw laminated body 4 obtained by laminating | stacking and crimping | bonding the several ceramic green sheet 1 in which the coil conductor 2 and the insulating layer 3 which were shown in FIG. 8 were formed. 特許文献1および2に記載の技術の問題点を説明するためのもので、コイル導体2を形成する導電性ペーストが絶縁層3に乗り上げた状態を示す断面図である。FIG. 3 is a cross-sectional view illustrating a state where a conductive paste forming a coil conductor 2 rides on an insulating layer 3 in order to explain problems of the techniques described in Patent Documents 1 and 2.

まず、図6および図7を参照して、この発明に係る製造方法によって製造される積層型インダクタ素子の一例について説明する。図6および図7には、積層型インダクタ素子11を用いて構成される降圧型DC−DCコンバータ10が示されている。   First, an example of a multilayer inductor element manufactured by the manufacturing method according to the present invention will be described with reference to FIGS. FIGS. 6 and 7 show a step-down DC-DC converter 10 configured using a multilayer inductor element 11.

図6に示すように、積層型インダクタ素子11は、上から順に、非磁性体層12、磁性体層13、非磁性体層14、磁性体層15および非磁性体層16が積層されてなる積層体17を備えている。非磁性体層12、14および16は、たとえば非磁性フェライトからなり、磁性体層13および15は、たとえば磁性フェライトからなる。なお、図6において、たとえば磁性体層13および15の各々は、一体物として図示されているが、複数の層から構成されていてもよい。   As shown in FIG. 6, the multilayer inductor element 11 is formed by laminating a nonmagnetic layer 12, a magnetic layer 13, a nonmagnetic layer 14, a magnetic layer 15 and a nonmagnetic layer 16 in order from the top. A laminated body 17 is provided. The nonmagnetic layers 12, 14 and 16 are made of, for example, nonmagnetic ferrite, and the magnetic layers 13 and 15 are made of, for example, magnetic ferrite. In FIG. 6, for example, each of the magnetic layers 13 and 15 is illustrated as an integral body, but may be composed of a plurality of layers.

積層型インダクタ素子11は、また、積層体17の内部または外部に設けられる導体を備えている。導体としては、磁性体層13および15に設けられる複数のコイル導体18がある。複数のコイル導体18は、破線で示したビアホール導体19を介して順次積層方向に接続されることによって全体として螺旋状に延びるコイルを構成している。このコイルは、図7に示したコイルLに対応している。   The multilayer inductor element 11 also includes a conductor provided inside or outside the multilayer body 17. As the conductor, there are a plurality of coil conductors 18 provided on the magnetic layers 13 and 15. The plurality of coil conductors 18 are sequentially connected in the stacking direction via via-hole conductors 19 indicated by broken lines to constitute a coil extending in a spiral shape as a whole. This coil corresponds to the coil L shown in FIG.

また、図6には、積層体17の内部に形成される導体として、積層体17の積層方向に延びるビアホール導体20〜25、積層体17の主面に平行に延びる内部導体膜26および27が図示されている。ビアホール導体20、21および24は、積層体17の上方主面において接続端子を与えるように露出している。   In FIG. 6, via-hole conductors 20 to 25 extending in the stacking direction of the multilayer body 17 and internal conductor films 26 and 27 extending in parallel to the main surface of the multilayer body 17 are formed as conductors formed in the multilayer body 17. It is shown in the figure. Via-hole conductors 20, 21, and 24 are exposed on the upper main surface of multilayer body 17 so as to provide connection terminals.

さらに、図6には、積層体17の外表面に形成される導体として、積層体17の上方主面に形成される端子導体28および29、ならびに積層体17の下方主面に形成される端子導体30、31および32が図示されている。   Further, in FIG. 6, as conductors formed on the outer surface of the multilayer body 17, terminal conductors 28 and 29 formed on the upper main surface of the multilayer body 17 and terminals formed on the lower main surface of the multilayer body 17. Conductors 30, 31, and 32 are shown.

図6に示した積層型インダクタ素子11において、磁性体層13および15間に非磁性体層14を介在させたのは、磁気飽和を生じにくくし、直流重畳特性を向上させ、積層型インダクタ素子11を、大電流でも使用可能とするためである。   In the multilayer inductor element 11 shown in FIG. 6, the nonmagnetic material layer 14 is interposed between the magnetic layers 13 and 15 to make it difficult for magnetic saturation to occur and to improve the direct current superposition characteristics. This is because 11 can be used even with a large current.

以上のような積層型インダクタ素子11に、表面実装型電子部品としてのICチップ33およびチップコンデンサ34が実装されて、降圧型DC−DCコンバータ10が構成される。ICチップ33は、バンプ35、36および37を介して、ビアホール導体20、21および24の各露出端にそれぞれ電気的に接続される。チップコンデンサ34は、図示しないはんだを介して、端子導体28および29にそれぞれ電気的に接続される。   The step-down DC-DC converter 10 is configured by mounting the IC chip 33 and the chip capacitor 34 as surface-mounted electronic components on the multilayer inductor element 11 as described above. The IC chip 33 is electrically connected to the exposed ends of the via-hole conductors 20, 21 and 24 through the bumps 35, 36 and 37, respectively. The chip capacitor 34 is electrically connected to the terminal conductors 28 and 29 via solder (not shown).

図7に示した降圧型DC−DCコンバータ10の等価回路図において、図6で用いた参照符号が対応の要素に付されている。降圧型DC−DCコンバータ10は、コイル導体18によって与えられるコイルL、チップコンデンサ34によって与えられるコンデンサC、およびICチップ33を備える。   In the equivalent circuit diagram of the step-down DC-DC converter 10 shown in FIG. 7, the reference numerals used in FIG. 6 are attached to corresponding elements. The step-down DC-DC converter 10 includes a coil L provided by a coil conductor 18, a capacitor C provided by a chip capacitor 34, and an IC chip 33.

ICチップ33には、たとえばMOSFETによって構成される第1および第2のスイッチング素子38および39とドライバ40との機能が備えられている。第1のスイッチング素子38と第2のスイッチング素子39とは、ドライバ40によって、交互にオン/オフするように制御される。   The IC chip 33 is provided with functions of first and second switching elements 38 and 39 configured by MOSFETs and the driver 40, for example. The first switching element 38 and the second switching element 39 are controlled by the driver 40 so as to be alternately turned on / off.

また、図6に示した端子導体30は入力端子Vinとして機能し、端子導体31はグラウンド端子GNDとして機能し、端子導体32は出力端子Voutとして機能する。   Further, the terminal conductor 30 shown in FIG. 6 functions as the input terminal Vin, the terminal conductor 31 functions as the ground terminal GND, and the terminal conductor 32 functions as the output terminal Vout.

降圧型DC−DCコンバータ10は、スイッチング技術を利用して、ある直流電圧を、より低い直流電圧に変換するものである。まず、入力端子Vinから入力された一定の入力電圧は、ICチップ33内の第1のスイッチング素子38と第2のスイッチング素子39とで矩形波状にチョッピングされ、コイルLとコンデンサCによって構成されるローパスフィルタで平滑化されて、目的の直流出力電圧が出力端子Voutから取り出される。   The step-down DC-DC converter 10 uses a switching technique to convert a certain DC voltage into a lower DC voltage. First, a constant input voltage input from the input terminal Vin is chopped into a rectangular waveform by the first switching element 38 and the second switching element 39 in the IC chip 33, and is configured by the coil L and the capacitor C. The signal is smoothed by the low-pass filter, and the target DC output voltage is taken out from the output terminal Vout.

このような降圧型DC−DCコンバータ10において用いられるコイルLに対しては、通常のものより、かなり大きなインダクタンス値および負荷電流値が求められる。すなわち、積層型インダクタ素子11の内部に形成されるコイル導体18がより厚くされることが望まれる。そのため、コイル導体18の形成にあたっては、図1および図2を参照して以下に説明するような方法が有利に採用される。なお、図1および図2には、図6に示したコイル導体18の形成方法に限らず、より一般化されたコイル導体の形成方法が図示されている。この形成方法によって形成されたコイル導体51は、図1(5)および図5に図示されている。   For the coil L used in such a step-down DC-DC converter 10, a considerably larger inductance value and load current value than those of a normal one are required. That is, it is desirable that the coil conductor 18 formed inside the multilayer inductor element 11 is made thicker. Therefore, in forming the coil conductor 18, the method described below with reference to FIGS. 1 and 2 is advantageously employed. 1 and 2 show not only the method of forming the coil conductor 18 shown in FIG. 6, but also a more general method of forming the coil conductor. The coil conductor 51 formed by this forming method is shown in FIGS.

まず、図1(1)に示すように、セラミックグリーンシート52が用意される。このセラミックグリーンシート52は、磁性体セラミックを含むものであることが好ましい。   First, as shown in FIG. 1A, a ceramic green sheet 52 is prepared. The ceramic green sheet 52 preferably includes a magnetic ceramic.

次に、図1(2)および図2に示すように、セラミックグリーンシート52上に、形成されるべきコイル導体51の一部となるものであって、コイル導体51の輪郭に沿って延びるコイル周縁部53が、導電性ペーストの印刷によって形成される。   Next, as shown in FIG. 1B and FIG. 2, the coil that is to be formed on the ceramic green sheet 52 and that is a part of the coil conductor 51 that extends along the contour of the coil conductor 51. The peripheral portion 53 is formed by printing a conductive paste.

次に、図1(3)および図3に示すように、セラミックグリーンシート52上の、形成されるべきコイル導体51の輪郭の外側に広がる領域に、セラミックペーストを用いて絶縁層54が印刷により形成される。このセラミックペーストは、磁性体セラミックを含むことが好ましく、また、セラミックグリーンシート52と同じセラミック材料を含むことが好ましい。   Next, as shown in FIGS. 1 (3) and 3, an insulating layer 54 is printed on the ceramic green sheet 52 using ceramic paste in a region extending outside the outline of the coil conductor 51 to be formed. It is formed. This ceramic paste preferably contains a magnetic ceramic, and preferably contains the same ceramic material as the ceramic green sheet 52.

次に、図1(4)および図4に示すように、セラミックグリーンシート52に貫通孔が形成され、貫通孔に導電体が充填されることによって、いくつかのビアホール導体55および56が形成される。導電体としては、たとえば導電性ペーストが用いられ、ビアホール導体55および56の形成のため、導電性ペーストが貫通孔に充填される。コイル周縁部53に囲まれた領域に形成されたビアホール導体56は、図6に示したビアホール導体19に相当するもので、セラミックグリーンシート52上のコイル導体51と、セラミックグリーンシート52に隣接して積層される別のセラミックグリーンシート上に形成されたコイル導体とを積層方向に接続するためのものである。また、ビアホール導体55を形成する貫通孔については、セラミックグリーンシート52だけでなく、絶縁層54をも貫通するように設けられる。   Next, as shown in FIG. 1 (4) and FIG. 4, through-holes are formed in the ceramic green sheet 52, and several via-hole conductors 55 and 56 are formed by filling the through-holes with a conductor. The For example, a conductive paste is used as the conductor, and the through-hole is filled with the conductive paste in order to form the via-hole conductors 55 and 56. The via-hole conductor 56 formed in the region surrounded by the coil peripheral portion 53 corresponds to the via-hole conductor 19 shown in FIG. 6 and is adjacent to the coil conductor 51 on the ceramic green sheet 52 and the ceramic green sheet 52. And a coil conductor formed on another ceramic green sheet to be laminated in the laminating direction. Further, the through-hole forming the via-hole conductor 55 is provided so as to penetrate not only the ceramic green sheet 52 but also the insulating layer 54.

次に、図1(5)および図5に示すように、セラミックグリーンシート52上の、絶縁層54によって囲まれた領域であって、コイル周縁部53の内側に、コイル主要部57が導電性ペーストを印刷することによって形成される。コイル主要部57は、形成されるべきコイル導体51の、コイル周縁部53を除く部分を構成するものである。   Next, as shown in FIGS. 1 (5) and 5, the coil main portion 57 is electrically conductive in the region surrounded by the insulating layer 54 on the ceramic green sheet 52 and inside the coil peripheral portion 53. It is formed by printing a paste. The coil main portion 57 constitutes a portion of the coil conductor 51 to be formed excluding the coil peripheral portion 53.

図5からわかるように、絶縁層54、コイル周縁部53およびコイル主要部57の各々の厚み方向の高さは、互いに等しいことが好ましい。   As can be seen from FIG. 5, the heights of the insulating layer 54, the coil peripheral edge 53, and the coil main portion 57 in the thickness direction are preferably equal to each other.

コイル主要部57を形成する導電性ペーストは、コイル周縁部53を形成する導電性ペーストと同じ材料のものを使う方がコスト面では好ましいが、よりコイル導体の厚みを厚くするような場合は、コイル周縁部53を形成する導電性ペーストを高粘度のものにし、コイル主要部57を形成する導電性ペーストを低粘度のものにすることで、コイル導体の厚みと平坦性を両立させる方法もあり得る。   Although it is preferable in terms of cost to use the same material as the conductive paste forming the coil peripheral portion 53 as the conductive paste forming the coil main portion 57, in the case where the thickness of the coil conductor is made thicker, There is also a method of making the thickness and flatness of the coil conductor compatible by making the conductive paste forming the coil peripheral portion 53 highly viscous and making the conductive paste forming the coil main portion 57 low viscosity. obtain.

以上のようにして、未焼結のコイル導体51が形成される。その後、焼成工程が実施され、焼結したコイル導体51が得られる。   As described above, the unsintered coil conductor 51 is formed. Thereafter, a firing step is performed, and a sintered coil conductor 51 is obtained.

上述の図1(5)および図5に示したコイル主要部57を形成する際に、コイル主要部57の輪郭ににじみが多少生じたとしても、コイル主要部57を形成する導電性ペーストの一部がコイル周縁部53に乗り上げるだけとすることができ、よって、見かけ上、にじみの問題を顕在化させないようにすることができる。その結果、コイル導体51の輪郭のにじみに起因して引き起こされ得る、他のコイル導体等の他の回路要素との間での不所望な電気的短絡の問題を生じにくくすることができる。   When the coil main portion 57 shown in FIGS. 1 (5) and 5 is formed, even if some blurring occurs in the outline of the coil main portion 57, one of the conductive pastes forming the coil main portion 57 is used. Therefore, it is possible to prevent the bleeding problem from appearing apparently. As a result, it is possible to make it difficult to cause an undesired electrical short-circuit problem with other circuit elements such as other coil conductors, which can be caused by blurring of the outline of the coil conductor 51.

なお、この実施形態では、コイル周縁部53は、コイル導体51の全輪郭に沿って形成されているが、コイル導体の輪郭の一部にのみ沿って形成されていてもよい。すなわち、上述した電気的短絡の問題が生じ得る箇所についてのみ、コイル導体の輪郭に沿ってコイル周縁部が形成されてもよい。図6を参照して説明すると、たとえば、「A」で示した箇所では、コイル導体18とビアホール導体20とが接近しており、電気的短絡の問題が生じやすい。したがって、コイル導体18にあっては、たとえばビアホール導体20の近傍においてのみ、コイル周縁部を形成する変形例も可能である。   In this embodiment, the coil peripheral portion 53 is formed along the entire contour of the coil conductor 51, but may be formed along only a part of the contour of the coil conductor. That is, a coil peripheral part may be formed along the outline of a coil conductor only about the place where the problem of the electrical short circuit mentioned above may arise. Referring to FIG. 6, for example, at a location indicated by “A”, the coil conductor 18 and the via-hole conductor 20 are close to each other, and an electrical short-circuit problem is likely to occur. Therefore, for the coil conductor 18, for example, a modification in which the coil peripheral portion is formed only in the vicinity of the via-hole conductor 20 is also possible.

また、この実施形態によれば、コイル周縁部53を形成し、次いで、形成されるべきコイル導体51の輪郭の外側にセラミックペーストからなる絶縁層54を形成した後に、コイル主要部57を形成するようにしているので、コイル導体51の厚みを容易に厚くすることができるとともに、コイル導体51において、図5に示すように、より矩形に近い断面形状を得ることができる。   Further, according to this embodiment, the coil peripheral portion 53 is formed, and then the insulating layer 54 made of ceramic paste is formed outside the contour of the coil conductor 51 to be formed, and then the coil main portion 57 is formed. Thus, the thickness of the coil conductor 51 can be easily increased, and the coil conductor 51 can have a cross-sectional shape closer to a rectangle as shown in FIG.

次に、以上説明したコイル導体の形成方法が採り入れられて実施される積層型インダクタ素子11の製造方法について、再び図6を参照して説明する。   Next, a method for manufacturing the multilayer inductor element 11 which is implemented by adopting the method for forming a coil conductor described above will be described with reference to FIG. 6 again.

まず、磁性体層13および15ならびに非磁性体層12、14および16の各々となるべきセラミックグリーンシートが用意される。これらセラミックグリーンシートは、所望のセラミック原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、これをシート状に成形して得られるものである。   First, ceramic green sheets to be the magnetic layers 13 and 15 and the nonmagnetic layers 12, 14 and 16 are prepared. These ceramic green sheets are obtained by adding a binder, a plasticizer, a wetting agent, a dispersant and the like to a desired ceramic raw material powder to form a slurry, which is then formed into a sheet shape.

次に、特定のセラミックグリーンシート上に導電性ペーストを印刷することによって、コイル導体18、内部導体膜26および27、ならびに端子導体28〜32が形成され、また、特定のセラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することによって、ビアホール導体19〜25が形成される。   Next, by printing a conductive paste on a specific ceramic green sheet, the coil conductor 18, the internal conductor films 26 and 27, and the terminal conductors 28 to 32 are formed, and the through hole is formed in the specific ceramic green sheet. The via-hole conductors 19 to 25 are formed by filling the through holes with a conductive paste.

ここで、コイル導体18およびビアホール導体19の形成、ならびにビアホール導体20、21、22および23の各一部の形成には、図1および図2を参照して前述した形成方法が採用される。   Here, the formation method described above with reference to FIGS. 1 and 2 is adopted for forming the coil conductor 18 and the via-hole conductor 19 and forming each of the via-hole conductors 20, 21, 22 and 23.

コイル導体18、内部導体膜26および27、端子導体28〜32、ならびにビアホール導体19〜25を形成するための導電性ペーストに含まれる導電性金属は、銀または銀/パラジウムを主成分としているものであることが好ましい。   The conductive metal contained in the conductive paste for forming the coil conductor 18, the inner conductor films 26 and 27, the terminal conductors 28 to 32, and the via-hole conductors 19 to 25 is mainly composed of silver or silver / palladium. It is preferable that

次に、磁性体層13および15ならびに非磁性体層12、14および16の各々を形成するため、所定の枚数のセラミックグリーンシートが所定の順序で積層され、次いで圧着されることにより、積層体17の未焼結状態のものが得られる。   Next, in order to form each of the magnetic layers 13 and 15 and the nonmagnetic layers 12, 14 and 16, a predetermined number of ceramic green sheets are stacked in a predetermined order and then pressed to form a stacked body. Seventeen unsintered ones are obtained.

上述した積層工程において、図1および図3〜図5に示した絶縁層54の存在により、肉厚のコイル導体18が不所望に変形したり、セラミックグリーンシート間で適正な密着状態が得られなかったり、積層時に位置ずれが生じたりする、といった不都合を生じにくくすることができる。特に、図5に示すように、絶縁層54、コイル周縁部53およびコイル主要部57の各々の厚み方向の高さが互いに等しいとき、上述した不都合をより生じにくくすることができる。   In the laminating process described above, the thick coil conductor 18 is undesirably deformed due to the presence of the insulating layer 54 shown in FIGS. 1 and 3 to 5, and an appropriate adhesion state is obtained between the ceramic green sheets. Inconveniences such as absence or misalignment during stacking. In particular, as shown in FIG. 5, when the height in the thickness direction of each of the insulating layer 54, the coil peripheral portion 53, and the coil main portion 57 is equal to each other, the above-described inconvenience can be made less likely to occur.

なお、以上のような工程が、複数の積層型インダクタ素子11を同時に製造するための集合状態のマザー積層体について実施される場合には、この集合状態のマザー積層体を後で分割することを容易にするため、分割溝が形成される。   In the case where the above-described process is performed on an aggregated mother multilayer body for simultaneously manufacturing a plurality of multilayer inductor elements 11, the aggregated mother multilayer body may be divided later. A split groove is formed for ease.

次に、未焼結の積層体が焼成され、それによって、焼結した積層体17が得られる。   Next, the unsintered laminate is fired, thereby obtaining a sintered laminate 17.

次に、積層体17の表面に露出している端子導体28〜32に、必要に応じて、めっき処理が施される。たとえば、電気めっきが実施され、それによって、ニッケルめっき膜および錫めっき膜が順次形成される。めっき処理は、無電解めっきによってもよく、この場合には、たとえばニッケルめっき膜および金めっき膜が順次形成される。   Next, the terminal conductors 28 to 32 exposed on the surface of the multilayer body 17 are plated as necessary. For example, electroplating is performed, whereby a nickel plating film and a tin plating film are sequentially formed. The plating process may be performed by electroless plating. In this case, for example, a nickel plating film and a gold plating film are sequentially formed.

上述のめっき処理工程において電気めっきが適用されるとき、積層体17の表面には、磁性体層13および15ではなく、非磁性体層12および16が位置しているので、積層体17の表面における端子導体28〜32以外の部分にまでめっき膜が析出するといった、めっき膜の異常析出を生じにくくすることができる。一般に、非磁性体層12および16は、磁性体層13および15に比べて、電気伝導率が低いからである。   When electroplating is applied in the plating process described above, the surface of the laminate 17 is not the magnetic layers 13 and 15 but the nonmagnetic layers 12 and 16 located on the surface of the laminate 17. It is possible to make it difficult to cause abnormal deposition of the plating film such that the plating film is deposited on portions other than the terminal conductors 28 to 32. This is because the nonmagnetic layers 12 and 16 generally have lower electrical conductivity than the magnetic layers 13 and 15.

次に、降圧型DC−DCコンバータ10を得るため、図6に示すように、ICチップ33およびチップコンデンサ34が搭載される。なお、本発明の積層型インダクタを用いたDC−DCコンバータとしては降圧型に限らず、昇圧型、昇降圧型、極性反転型等にも適用できることは言うまでもない。   Next, in order to obtain the step-down DC-DC converter 10, an IC chip 33 and a chip capacitor 34 are mounted as shown in FIG. Needless to say, the DC-DC converter using the multilayer inductor of the present invention is not limited to the step-down type, but can be applied to a step-up type, a step-up / step-down type, a polarity inversion type, and the like.

そして、以上の工程が集合状態のマザー積層体に対して実施されている場合には、前述した分割溝に沿って分割する工程が実施され、個々の積層型インダクタ素子11が取り出される。積層型インダクタ素子11には、図示しないが、必要に応じて、金属カバーが取り付けられる。   And when the above process is implemented with respect to the assembled mother laminated body, the process divided | segmented along the division | segmentation groove | channel mentioned above is implemented, and each multilayer inductor element 11 is taken out. Although not shown, the multilayer inductor element 11 is attached with a metal cover as necessary.

以上の説明では、焼成工程の前に分割溝が形成されたが、分割溝を形成せずに、焼成工程前に、集合状態のマザー積層体を分割し、個々の積層型インダクタ素子11のための積層体17の生の状態のものを取り出すようにしてもよい。   In the above description, the dividing grooves are formed before the firing process. However, without forming the dividing grooves, the assembled mother laminated body is divided before the firing process, and the individual laminated inductor elements 11 are separated. You may make it take out the thing of the raw state of the laminated body 17 of.

11 積層型インダクタ素子
12,14,16 非磁性体層
13,15 磁性体層
17 積層体
18,51 コイル導体
19〜25,55,56 ビアホール導体
52 セラミックグリーンシート
53 コイル周縁部
54 絶縁層
57 コイル主要部
11 Laminated Inductor Elements 12, 14, 16 Nonmagnetic Layer 13, 15 Magnetic Layer 17 Laminated Body 18, 51 Coil Conductors 19-25, 55, 56 Via Hole Conductor 52 Ceramic Green Sheet 53 Coil Perimeter 54 Insulating Layer 57 Coil Main part

Claims (6)

セラミックグリーンシート上にコイル導体を形成する工程と、前記コイル導体が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、それによって生の積層体を得る工程と、前記生の積層体を焼成する工程と、を備える、積層型インダクタ素子の製造方法であって、
前記コイル導体を形成する工程は、
前記セラミックグリーンシート上に、形成されるべきコイル導体の一部となるものであって、コイル導体の輪郭の少なくとも一部に沿って延びるコイル周縁部を、導電性ペーストによって形成する、第1の工程と、
前記第1の工程の後、前記セラミックグリーンシート上の、形成されるべきコイル導体の輪郭の外側に広がる領域に、セラミックペーストを用いて絶縁層を形成する、第2の工程と、
前記第2の工程の後、前記セラミックグリーンシート上の、前記絶縁層によって囲まれた領域であって、前記コイル周縁部の内側に、形成されるべきコイル導体の、前記コイル周縁部を除く部分となるコイル主要部を導電性ペーストによって形成する第3の工程と、
を備える、積層型インダクタ素子の製造方法。
Forming a coil conductor on the ceramic green sheet, laminating a plurality of ceramic green sheets including the ceramic green sheet on which the coil conductor is formed, thereby obtaining a raw laminate, and the raw laminate A method of manufacturing a multilayer inductor element comprising:
The step of forming the coil conductor includes:
On the ceramic green sheet, a coil peripheral portion that becomes a part of the coil conductor to be formed and extends along at least a part of the outline of the coil conductor is formed by a conductive paste. Process,
After the first step, a second step of forming an insulating layer on the ceramic green sheet using a ceramic paste in a region extending outside the outline of the coil conductor to be formed;
After the second step, on the ceramic green sheet, a region surrounded by the insulating layer, and a portion of the coil conductor to be formed inside the coil peripheral portion excluding the coil peripheral portion A third step of forming a coil main part to be a conductive paste;
A method for manufacturing a multilayer inductor element.
前記第2の工程の後に、前記セラミックグリーンシートに貫通孔を形成する工程、および導電体を前記貫通孔に充填することによってビアホール導体を形成する工程をさらに備える、請求項1に記載の積層型インダクタ素子の製造方法。   The laminated mold according to claim 1, further comprising a step of forming a through hole in the ceramic green sheet and a step of forming a via-hole conductor by filling the through hole with a conductor after the second step. Inductor element manufacturing method. 前記生の積層体を得る工程は、前記コイル導体がそれぞれ形成された複数の前記セラミックグリーンシートを積層する工程を含み、前記ビアホール導体は、異なる前記セラミックグリーンシート上にそれぞれ形成された前記コイル導体を積層方向に接続するためのビアホール導体を含む、請求項2に記載の積層型インダクタ素子の製造方法。   The step of obtaining the raw laminate includes the step of laminating a plurality of the ceramic green sheets each having the coil conductor formed thereon, and the via-hole conductors are formed on the different ceramic green sheets. The method for manufacturing a multilayer inductor element according to claim 2, further comprising a via-hole conductor for connecting the electrodes in the stacking direction. 前記コイル導体が形成されたセラミックグリーンシートおよび前記絶縁層は、ともに、磁性体セラミックを含む、請求項1ないし3のいずれかに記載の積層型インダクタ素子の製造方法。   4. The method of manufacturing a multilayer inductor element according to claim 1, wherein both the ceramic green sheet on which the coil conductor is formed and the insulating layer include a magnetic ceramic. 5. 前記コイル主要部の材料が、前記コイル周縁部の材料と等しい、請求項1ないし4のいずれかに記載の積層型インダクタ素子の製造方法。   The method for manufacturing a multilayer inductor element according to claim 1, wherein a material of the coil main part is equal to a material of the coil peripheral part. 前記絶縁層、前記コイル周縁部および前記コイル主要部の各々の厚み方向の高さが互いに等しい、請求項1ないし5のいずれかに記載の積層型インダクタ素子の製造方法。   The method for manufacturing a multilayer inductor element according to any one of claims 1 to 5, wherein heights of the insulating layer, the coil peripheral portion, and the coil main portion in the thickness direction are equal to each other.
JP2011109135A 2011-05-16 2011-05-16 Manufacturing method of multilayer inductor element Active JP5691821B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011109135A JP5691821B2 (en) 2011-05-16 2011-05-16 Manufacturing method of multilayer inductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011109135A JP5691821B2 (en) 2011-05-16 2011-05-16 Manufacturing method of multilayer inductor element

Publications (2)

Publication Number Publication Date
JP2012243787A JP2012243787A (en) 2012-12-10
JP5691821B2 true JP5691821B2 (en) 2015-04-01

Family

ID=47465209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011109135A Active JP5691821B2 (en) 2011-05-16 2011-05-16 Manufacturing method of multilayer inductor element

Country Status (1)

Country Link
JP (1) JP5691821B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205092106U (en) * 2013-02-08 2016-03-16 株式会社村田制作所 Cascade type inductance element and DC -DC converter module
JP5807650B2 (en) * 2013-03-01 2015-11-10 株式会社村田製作所 Multilayer coil and manufacturing method thereof
JP6504320B2 (en) 2016-10-24 2019-04-24 株式会社村田製作所 Coil built-in multilayer board, power supply module

Also Published As

Publication number Publication date
JP2012243787A (en) 2012-12-10

Similar Documents

Publication Publication Date Title
KR101670184B1 (en) Multilayered electronic component and manufacturing method thereof
EP2696357B1 (en) Laminated-type inductor element and method of manufacturing thereof
JP2020057754A (en) Multilayer ceramic electronic component
JP4760789B2 (en) Multilayer capacitor, circuit board and circuit module
US20100141370A1 (en) Multilayer inductor
US8810352B2 (en) Laminated inductor element and manufacturing method thereof
CN108417391B (en) Capacitor assembly
KR20120086660A (en) Multilayer ceramic electronic component
US9666374B2 (en) Capacitor component
JP6048509B2 (en) Multilayer inductor element
JP4687757B2 (en) Manufacturing method of multilayer ceramic electronic component
JP5429376B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2008004923A (en) Multilayer ceramic capacitor
JPWO2008044483A1 (en) Composite electrical element
JP4760165B2 (en) Multilayer inductor
JP2019186524A (en) Inductor and manufacturing method thereof
JP5691821B2 (en) Manufacturing method of multilayer inductor element
WO2012144103A1 (en) Laminated inductor element and method for manufacturing same
JP6819668B2 (en) Module parts, method of manufacturing module parts, and multilayer board
JP5716391B2 (en) Coil built-in board
JP6204181B2 (en) Coil-embedded substrate and DC-DC converter
CN104616889A (en) Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part
JP2015041735A (en) Capacitor element
JP5007763B2 (en) Multilayer ceramic capacitor
KR20130031082A (en) Mehtod of manufacturing multilayer inductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5691821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150