JP5682007B2 - Electronic equipment - Google Patents

Electronic equipment Download PDF

Info

Publication number
JP5682007B2
JP5682007B2 JP2010260988A JP2010260988A JP5682007B2 JP 5682007 B2 JP5682007 B2 JP 5682007B2 JP 2010260988 A JP2010260988 A JP 2010260988A JP 2010260988 A JP2010260988 A JP 2010260988A JP 5682007 B2 JP5682007 B2 JP 5682007B2
Authority
JP
Japan
Prior art keywords
information processing
signal
power
electronic device
processing means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010260988A
Other languages
Japanese (ja)
Other versions
JP2012113464A (en
Inventor
浩平 奥井
浩平 奥井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Sankyo Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Priority to JP2010260988A priority Critical patent/JP5682007B2/en
Publication of JP2012113464A publication Critical patent/JP2012113464A/en
Application granted granted Critical
Publication of JP5682007B2 publication Critical patent/JP5682007B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、上位装置からの指令に従って処理を実行する電子機器装置に関する。   The present invention relates to an electronic device that executes processing in accordance with a command from a host device.

通常、電子機器装置は通信線を介して上位装置と接続され、上位装置からの指令に従って処理を実行するようになっている。このように、上位装置と電子機器装置(下位装置)との通信を確立するためには、RS232C方式、パラレルポート方式、USB接続方式など種々の通信方式が採用されている。   Usually, an electronic device is connected to a host device via a communication line, and executes processing in accordance with a command from the host device. As described above, various communication methods such as the RS232C method, the parallel port method, and the USB connection method are adopted in order to establish communication between the upper device and the electronic device (lower device).

RS232C方式やパラレルポート方式という従来型の接続方式は、データ線以外に各種制御線を実装することが可能であり、下位装置に応じたきめ細かい制御を行うことができる。一方、近年主流となっているUSB接続方式は、メーカーを問わずに外部機器を接続可能なので外部機器接続のデファクトスタンダードとして手軽ではあるが、USB規格が電力供給とデータ交換に主眼を置いていることから、それ以外の制御自由度がほとんどない。   The conventional connection methods such as the RS232C method and the parallel port method can mount various control lines in addition to the data lines, and can perform fine control according to the lower devices. On the other hand, the USB connection method that has become mainstream in recent years is easy as a de facto standard for external device connection because it can connect external devices regardless of the manufacturer, but the USB standard focuses on power supply and data exchange. Therefore, there is almost no control freedom other than that.

そのため、従来型の接続方式では、上位装置が何らかの手段で通信異常を検知すると、各種制御線を介して下位装置を復旧させることが可能であるが、USB接続方式では、ソフトウェア的に下位装置の異常を検知することはできても、上位装置からの指令によって下位装置を復旧させることは汎用的な構成では不可能である。   Therefore, in the conventional connection method, when the host device detects a communication abnormality by some means, it is possible to restore the lower device via various control lines. However, in the USB connection method, the lower device is software-based. Even if an abnormality can be detected, it is impossible to restore the lower device by a command from the higher device with a general-purpose configuration.

例えば、特許文献1は、ホスト機器とデバイス機器とを専用線を介して信号を送受信する専用インタフェース回路を備え、専用線を介した信号の送受信によってハングアップの復旧を実現している。   For example, Patent Document 1 includes a dedicated interface circuit that transmits and receives a signal between a host device and a device device via a dedicated line, and realizes restoration of a hang-up by transmitting and receiving a signal via the dedicated line.

また、特許文献2は、ホスト機器とUSB機器とをUSBケーブルを介して信号を送受信するものであり、ホストからのUSB規格上のバスリセットを検出してUSB機器はリセット動作を実行している。   Japanese Patent Laid-Open No. 2004-228561 transmits / receives a signal between a host device and a USB device via a USB cable. The USB device executes a reset operation by detecting a bus reset based on the USB standard from the host. .

特開2003−131956号公報(図1)Japanese Patent Laying-Open No. 2003-131956 (FIG. 1) 特開2005−352942号公報(図1)Japanese Patent Laying-Open No. 2005-352942 (FIG. 1)

しかしながら、特許文献1に見られる従来型の接続方式では、専用線を接続するための専用インタフェース回路を上位装置と下位装置に設ける必要がある。また、上位装置からの指令に従って処理を実行するためには、上位装置に下位装置の電源を制御する電源制御用回路を設けて下位装置を制御する必要がある。これらは上位装置の構成の変更やそれに伴う構成の複雑化、コスト増の要因となりえる。特に既存装置の動作安定性を向上させる場合、すなわち、上位装置との通信において電子機器装置を安定して動作させる場合はより顕著となる。   However, in the conventional connection method found in Patent Document 1, it is necessary to provide a dedicated interface circuit for connecting a dedicated line in the upper device and the lower device. In order to execute processing in accordance with a command from the host device, it is necessary to control the lower device by providing a power control circuit for controlling the power of the lower device in the host device. These can cause changes in the configuration of the host device, complicating the configuration, and increasing costs. In particular, the case where the operation stability of the existing apparatus is improved, that is, the case where the electronic apparatus apparatus is stably operated in communication with the host apparatus becomes more remarkable.

また、特許文献2に見られる近年主流のUSB接続方式では、良好な通信環境下では下位装置の動作安定性に支障を来たすことはないが、下位装置が発する電磁波等によりノイズにさらされるような通信環境下では、通信が停止したり、通信の不具合が発生することがある。このときに、上位装置に不具合が発生しているのか、下位装置に不具合が発生しているのか、そもそも通信の不具合なのかを外部から検出することは非常に困難であり、結果的に上位装置及び下位装置双方の復旧を図るということになり、システム効率が下がるという問題がある。   In addition, in the recent mainstream USB connection method found in Patent Document 2, the operation stability of the lower device is not hindered in a good communication environment, but it is exposed to noise due to electromagnetic waves generated by the lower device. Under a communication environment, communication may stop or a communication failure may occur. At this time, it is very difficult to detect from the outside whether the host device has a problem, the lower device has a problem, or a communication problem in the first place, and as a result, the host device Therefore, there is a problem that the system efficiency is lowered.

また、単一のUSBケーブルで上位装置と下位装置を接続した場合は、通信環境は正常で下位装置に不具合がある状態を検出することができない。具体的には、USB機能を内蔵しているCPUを使用する場合、USB標準コマンドへの応答をハードウェア的に処理してしまうことがあるため、下位装置におけるソフトウェアの暴走などで下位装置が異常動作しても、それを外部から検出することができない。その結果、下位装置が正常に動作しているか否かの監視ができないという問題がある。   In addition, when the upper device and the lower device are connected with a single USB cable, it is impossible to detect a state in which the communication environment is normal and the lower device is defective. Specifically, when using a CPU with a built-in USB function, the response to the USB standard command may be processed in hardware, so the lower-level device malfunctions due to software runaway in the lower-level device. Even if it operates, it cannot be detected from the outside. As a result, there is a problem that it is impossible to monitor whether or not the lower-level device is operating normally.

本発明は、このような点に鑑みてなされたものであり、その目的は、上位装置と電子機器装置(下位装置)との通信構成を複雑化させることなく電子機器装置を安定して動作させることのできる電子機器装置を提供することにある。また、上位装置との通信において電子機器装置を安定して動作させることができる電子機器装置を提供することにある。   The present invention has been made in view of the above points, and an object of the present invention is to stably operate an electronic apparatus device without complicating a communication configuration between a host apparatus and an electronic apparatus apparatus (lower apparatus). It is an object of the present invention to provide an electronic apparatus device that can handle such a situation. Another object of the present invention is to provide an electronic device that can stably operate the electronic device in communication with a host device.

以上のような課題を解決するために、本発明は、以下のものを提供する。   In order to solve the above problems, the present invention provides the following.

(1) 上位装置からの指令に従って処理を実行する電子機器装置であって、電子機器装置の動作の制御機能を有する第1の情報処理手段と、電子機器装置の動作状態の監視機能を有する第2の情報処理手段と、前記第1の情報処理手段と上位装置との間で、各種データの送受信を行う第1の汎用性通信手段と、前記第2の情報処理手段と上位装置との間で、電子機器装置の動作状態を示す動作状態信号を通信する第2の汎用性通信手段と、前記第1の情報処理手段に対するリセット信号又は電源ON/OFF信号を生成する第1のリセット回路又は第1の電源回路と、前記第2の情報処理手段に対するリセット信号又は電源ON/OFF信号を生成する第2のリセット回路又は第2の電源回路と、を有し、前記第1の情報処理手段で実行されるリセット信号又は電源ON/OFF信号は、前記第2のリセット回路からのリセット信号又は前記第2の電源回路からの電源ON/OFF信号を受信した前記第2の情報処理手段の指令に基づいて、前記第1のリセット回路又は前記第1の電源回路で生成されることを特徴とする電子機器装置。 (1) An electronic device that executes processing in accordance with a command from a host device, the first information processing unit having a function of controlling the operation of the electronic device and a function of monitoring the operation state of the electronic device. Between the second information processing means, the first information processing means and the higher-level device, the first versatile communication means for transmitting and receiving various data, and the second information processing means and the higher-level device. A second versatility communication unit that communicates an operation state signal indicating an operation state of the electronic device, and a first reset circuit that generates a reset signal or a power ON / OFF signal for the first information processing unit, or a first power supply circuit, have a, a second reset circuit or the second power supply circuit for generating a reset signal or power ON / OFF signal for the second information processing means, the first information processing means Run in The reset signal or the power ON / OFF signal is based on a command from the second information processing means that has received the reset signal from the second reset circuit or the power ON / OFF signal from the second power circuit. The electronic device apparatus is generated by the first reset circuit or the first power supply circuit .

本発明によれば、電子機器装置は、第1の汎用性通信手段及び第2の汎用性通信手段によって上位装置と別々に接続され、第1の汎用性通信手段は上位装置からの指令に従って電子機器装置の動作の制御を行う第1の情報処理手段に接続され、第2の汎用性通信手段は電子機器装置の動作状態の監視を行う第2の情報処理手段に接続されていることから、第2の情報処理手段は第1の情報処理手段の動作状態を監視しつつ、第1の情報処理手段は上位装置からの指令に従って電子機器装置の動作の制御を行うことができ、電子機器装置の動作に不具合が生じた場合でも、第2の情報処理手段による復旧が可能となることから、上位装置によらずに電子機器装置を安定して動作させることができる。   According to the present invention, the electronic device is separately connected to the host device by the first versatility communication unit and the second versatility communication unit, and the first versatility communication unit is an electronic device according to a command from the host device. Since the second information processing means is connected to the second information processing means for monitoring the operation state of the electronic equipment apparatus, the second information communication means is connected to the first information processing means for controlling the operation of the equipment apparatus. The second information processing unit can monitor the operation state of the first information processing unit, and the first information processing unit can control the operation of the electronic device according to a command from the host device. Even if a malfunction occurs in the operation, the recovery by the second information processing means is possible, so that the electronic device can be operated stably without depending on the host device.

(2) 前記第2の情報処理手段は、前記第1の情報処理手段に対するソフトウェアの更新機能を有することを特徴とする電子機器装置。   (2) The electronic device apparatus, wherein the second information processing unit has a software update function for the first information processing unit.

本発明によれば、第2の情報処理手段は、第1の情報処理手段に対してソフトウェアの更新を行うことができることから、第1の情報処理手段が実行するプログラム等のソフトウェア全体に対する更新が可能となり、電子機器装置の動作に不具合が生じた場合でも、上位装置によらずに正常なソフトウェアの導入によって電子機器装置を安定して動作させることができる。   According to the present invention, since the second information processing unit can update the software with respect to the first information processing unit, the entire software such as a program executed by the first information processing unit is updated. Even if a malfunction occurs in the operation of the electronic device, the electronic device can be stably operated by installing normal software regardless of the host device.

(3) 前記第2の情報処理手段が前記第1の情報処理手段の動作状態の監視に成功していないと判断したときは、前記第2の情報処理手段は前記第1の情報処理手段に対してリセット信号を送信して又は電源ON/OFF信号を送信して電子機器装置の電源を入れ直して、電子機器装置を初期状態に設定することを特徴とする電子機器装置。 (3) When the second information processing unit determines that the operation state of the first information processing unit has not been successfully monitored, the second information processing unit sends the first information processing unit to the first information processing unit. An electronic device apparatus, wherein a reset signal is transmitted or a power ON / OFF signal is transmitted to turn on the power of the electronic apparatus device to set the electronic device apparatus to an initial state.

本発明によれば、電子機器装置の動作に不具合が生じて第2の情報処理手段が監視に成功していない場合は、第2の情報処理手段は第1の情報処理手段に対してリセット信号を送信して電子機器装置を初期状態に設定することができることから、上位装置によらずに第2の情報処理手段による復旧が可能となり、電子機器装置を安定して動作させることができる。   According to the present invention, when a failure occurs in the operation of the electronic device and the second information processing means is not successfully monitored, the second information processing means sends a reset signal to the first information processing means. Since the electronic device apparatus can be set to the initial state by transmitting, the second information processing means can be restored regardless of the host device, and the electronic device apparatus can be operated stably.

(4) 前記リセット信号又は前記電源ON/OFF信号を受信した第1の情報処理手段が電子機器装置の初期状態への設定に成功していないと判断したときは、その旨を上位装置に通知し、前記第2の情報処理手段は前記第1の情報処理手段に対して電源OFF信号を送信し電子機器装置の電源をOFF状態にし、上位装置による復旧によって電子機器装置の電源を入れ直すことを特徴とする電子機器装置。 (4) When the first information processing means that has received the reset signal or the power ON / OFF signal determines that the electronic device has not been successfully set to the initial state, it notifies the host device accordingly . and, the second information processing unit is a power of the electronic equipment device in the OFF state by sending a power OFF signal to the first information processing means, by power cycling the electronic apparatus by recovery by the higher-level device An electronic apparatus device characterized by the above.

本発明によれば、第1の情報処理手段に対するリセット信号の入力によって電子機器装置を初期状態に設定することができない場合は、第1の情報処理手段に対して電源ON/OFF信号を送信して電子機器装置の電源を入れ直すことができることから、上位装置によらずに第2の情報処理手段による復旧が可能となり、電子機器装置を安定して動作させることができる。   According to the present invention, when the electronic device cannot be set to the initial state by the input of the reset signal to the first information processing means, the power ON / OFF signal is transmitted to the first information processing means. Thus, the power of the electronic device can be turned on again, so that the recovery by the second information processing means can be performed regardless of the host device, and the electronic device can be stably operated.

本発明に係る電子機器装置は、動作異常時に自己復旧を図ったり、上位装置からの復旧動作によって復旧が可能となり、上位装置はそのままの状態でよいからシステム効率が下がることはなく、電子機器装置の動作安定性の向上につながる。   The electronic device apparatus according to the present invention is capable of self-recovery in the event of an abnormal operation or can be recovered by a recovery operation from the host device, and the host device can be left as it is. This leads to improved operational stability.

また、本発明に係る電子機器装置は、第2の情報処理手段が第1の情報処理手段をブートモードに制御可能であるから、ソフトウェア全体を更新することができるようになり、電子機器装置の動作安定性の向上や保守性の向上につながる。   In the electronic device apparatus according to the present invention, since the second information processing unit can control the first information processing unit to the boot mode, the entire software can be updated. This leads to improved operational stability and maintainability.

本発明の実施の形態に係る上位装置と電子機器装置のシステム構成を示すブロック図である。It is a block diagram which shows the system configuration | structure of the high-order apparatus and electronic device apparatus which concern on embodiment of this invention. 本発明の実施の形態に係る電子機器装置のメインCPUによる制御機能を説明するためのフロー図である。It is a flowchart for demonstrating the control function by main CPU of the electronic device apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係る電子機器装置のサブCPUによる動作監視機能を説明するためのフロー図である。It is a flowchart for demonstrating the operation | movement monitoring function by sub CPU of the electronic device apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係る電子機器装置のサブCPUで実行されるリセット処理の内容を説明するためのフロー図である。It is a flowchart for demonstrating the content of the reset process performed with sub CPU of the electronic device apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係る電子機器装置のサブCPUで実行される電源ON/OFF処理の内容を説明するためのフロー図である。It is a flowchart for demonstrating the content of the power ON / OFF process performed with the sub CPU of the electronic device apparatus which concerns on embodiment of this invention.

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

[機能ブロックの説明]
図1は、本発明の実施の形態に係る上位装置10と電子機器装置30のシステム構成を示すブロック図であり、上位装置10と電子機器装置30とは2本のUSBケーブル21,22でUSB接続されている。
[Description of functional block]
FIG. 1 is a block diagram showing a system configuration of a host device 10 and an electronic device device 30 according to an embodiment of the present invention. The host device 10 and the electronic device device 30 are connected to each other by two USB cables 21 and 22. It is connected.

上位装置10は、USBケーブル21,22を介して電子機器装置30に信号の送受信を行うUSBホストコントローラ11を備えている。なお、上位装置10はパーソナルコンピュータとして、図示を省略するCPU、RAM,ROM、HDD等も備えている。   The host device 10 includes a USB host controller 11 that transmits and receives signals to and from the electronic device device 30 via the USB cables 21 and 22. The host device 10 includes a CPU, RAM, ROM, HDD, etc. (not shown) as a personal computer.

電子機器装置30は、USBケーブル21,22を介して上位装置10に信号の送受信を行うUSBデバイスコントローラ31,35を備えている。   The electronic device device 30 includes USB device controllers 31 and 35 that transmit and receive signals to the host device 10 via the USB cables 21 and 22.

USBケーブル21は、本発明の第1の汎用性通信手段に相当し、図1において、USBホストコントローラ11とUSBデバイスコントローラ31との間を接続している。また、USBケーブル22は、本発明の第2の汎用性通信手段に相当し、図1において、USBホストコントローラ11とUSBデバイスコントローラ35との間を接続している。   The USB cable 21 corresponds to the first versatile communication means of the present invention, and connects the USB host controller 11 and the USB device controller 31 in FIG. The USB cable 22 corresponds to the second versatile communication means of the present invention, and connects the USB host controller 11 and the USB device controller 35 in FIG.

メインCPU32は、電子機器装置30の動作の制御機能を総合的に司る第1の情報処理手段としての中核をなし、リセット回路33からのリセット信号に基づいて電子機器装置30のリセット命令を実行する。また、電源回路34からの電源ON/OFF信号に基づいて電子機器装置30の電源のON/OFF命令を実行する。さらに、リセット回路37にリセット信号を送信したり、電源回路38に電源ON/OFF信号を送信したりする。なお、本発明の実施の形態では、メインCPU32は、サブCPU36に対してブートモード設定の信号を送信してブートモード設定命令を実行することができるようになっている。   The main CPU 32 forms the core of the first information processing unit that comprehensively controls the control function of the operation of the electronic device 30, and executes a reset command for the electronic device 30 based on the reset signal from the reset circuit 33. . Also, based on the power ON / OFF signal from the power circuit 34, the power ON / OFF command for the electronic device 30 is executed. Further, a reset signal is transmitted to the reset circuit 37 and a power ON / OFF signal is transmitted to the power circuit 38. In the embodiment of the present invention, the main CPU 32 can transmit a boot mode setting signal to the sub CPU 36 to execute a boot mode setting command.

リセット回路33は、サブCPU36からのリセット信号を受信して、メインCPU32を含む電子機器装置30全体にハードリセットをかけ、CPU32を初期化する。電源回路34は、サブCPU36からの電源ON/OFF信号に基づいてメインCPU32を含む電子機器装置30全体に電源のON/OFFをかける。   The reset circuit 33 receives a reset signal from the sub CPU 36, applies a hard reset to the entire electronic device device 30 including the main CPU 32, and initializes the CPU 32. The power supply circuit 34 turns on / off the entire electronic device 30 including the main CPU 32 based on the power ON / OFF signal from the sub CPU 36.

サブCPU36は、電子機器装置30の動作状態の監視機能を司る第2の情報処理手段としての中核をなし、リセット回路37からのリセット信号に基づいてリセット回路33にリセット信号を送信したり、電源回路38からの電源ON/OFF信号に基づいて電源回路34に電源ON/OFF信号を送信したりする。なお、本発明の実施の形態では、サブCPU36は、メインCPU32に対してブートモード設定の信号を送信し、ブートモード設定により電子機器装置30のソフトウエアを書き換えることができるようになっている。   The sub CPU 36 is the core of the second information processing unit that controls the monitoring function of the operation state of the electronic device device 30, and transmits a reset signal to the reset circuit 33 based on the reset signal from the reset circuit 37, A power ON / OFF signal is transmitted to the power circuit 34 based on the power ON / OFF signal from the circuit 38. In the embodiment of the present invention, the sub CPU 36 transmits a boot mode setting signal to the main CPU 32, and the software of the electronic device 30 can be rewritten by the boot mode setting.

上記構成によれば、メインCPU32は電子機器装置30本来の機能(主機能)を発揮するために設けられ、サブCPU36は電子機器装置30の動作状態を監視する機能(動作監視機能)を発揮するために設けられており、サブCPU36による動作監視の状況に応じて、メインCPU32を含むリセット回路33や電源回路34による総合的な電子機器装置30の動作の制御をすることができる。なお、動作状態とは、電子機器装置30が期待した機能を実現可能な状態をいう。   According to the above configuration, the main CPU 32 is provided to demonstrate the original function (main function) of the electronic device apparatus 30, and the sub CPU 36 exhibits a function (operation monitoring function) of monitoring the operation state of the electronic apparatus device 30. Therefore, the operation of the electronic device 30 can be comprehensively controlled by the reset circuit 33 including the main CPU 32 and the power supply circuit 34 according to the status of the operation monitoring by the sub CPU 36. The operating state refers to a state in which the function expected by the electronic device device 30 can be realized.

なお、本発明の実施の形態によれば、電子機器装置30において、メインCPU32およびサブCPU36はそれぞれブートモード設定の機能を有している。このため、サブCPU36がメインCPU32に対してブートモード設定の信号を送信することによって、メインCPU32をブートモードに遷移させてソフトウェアの更新(アップデート)をすることができる。また、メインCPU32がサブCPU36に対してブートモード設定の信号を送信することによって、サブCPU36をブートモードに遷移させてソフトウェアの更新(アップデート)をすることができる。これにより、メインCPU32とサブCPU36とによる相乗効果により、ソフトウェアの保守性を向上させることができる。また、更新の際には、更新用のソフトウェアをフラッシュメモリ等の記憶部に常駐させることなく、メインCPU32やサブCPU36をブートモードに制御可能にしたことから、更新用ソフトウェア自身を更新することが可能となり、ソフトウェアの部分的更新ではなく全体的更新をすることができ、ソフトウェアの保守性をより向上させることができる。   According to the embodiment of the present invention, in the electronic apparatus device 30, the main CPU 32 and the sub CPU 36 each have a boot mode setting function. Therefore, the sub CPU 36 transmits a boot mode setting signal to the main CPU 32, whereby the main CPU 32 can be shifted to the boot mode to update the software (update). Further, the main CPU 32 transmits a boot mode setting signal to the sub CPU 36, whereby the sub CPU 36 can be shifted to the boot mode to update the software. Thereby, the maintainability of software can be improved by the synergistic effect by main CPU32 and sub CPU36. In addition, when updating, the update software itself can be updated because the main CPU 32 and the sub CPU 36 can be controlled in the boot mode without making the update software resident in a storage unit such as a flash memory. This makes it possible to update the entire software instead of partially updating it, thereby improving the maintainability of the software.

[メインCPUによる制御機能]
図2は、本発明の実施の形態に係る電子機器装置30のメインCPU32による制御機能を説明するためのフロー図である。
[Control function by main CPU]
FIG. 2 is a flowchart for explaining a control function by the main CPU 32 of the electronic device 30 according to the embodiment of the present invention.

USBケーブル21で接続された上位装置10と電子機器装置30とにおいて、電子機器装置30に電源が供給されると、メインCPU32は、エニミュレーション、つまり、USB規格に定めた電子機器装置30が上位装置10に接続された際の起動処理を実行してその処理が完了したかどうかを判断する(ステップS201)。より具体的には、このエニミュレーションは、例えば、上位装置10と電子機器装置30とがUSBケーブル21で接続されると、上位装置10は、電子機器装置30を識別する固有番号を付与され、この固有番号に基づき、上位装置10と電子機器装置30との間で通信等が行われる。なお、エニミュレーションとは、USB規格で定義された通信確立手順のことであり、具体的な手順は公知であるので、ここでの詳細な説明は省略する。   When power is supplied to the electronic device device 30 in the host device 10 and the electronic device device 30 connected by the USB cable 21, the main CPU 32 causes the electronic device device 30 defined in the USB standard to be enumerated. A startup process when connected to the host device 10 is executed to determine whether the process is completed (step S201). More specifically, in this emulation, for example, when the host device 10 and the electronic device device 30 are connected by the USB cable 21, the host device 10 is given a unique number for identifying the electronic device device 30. Based on this unique number, communication or the like is performed between the host device 10 and the electronic device device 30. The enumeration is a communication establishment procedure defined by the USB standard, and a specific procedure is known, and thus detailed description thereof is omitted here.

エニミュレーション処理が完了後、電子機器装置30のメインCPU32の初期化が行われる。ここで、初期化とは、電子機器装置30が使用可能な状態となるように準備を行うための動作をいい、この初期化動作は、電子機器装置30の電源投入時、始業開始前あるいは所定のエラー処理後等に行われる。例えば、電子機器装置30内のROM/RAMチェック、ポート設定、変数設定等のソフトウェア処理のことをいう。初期化を行った後に、初期化完了信号をセットして(ステップS202)、CPUの出力ポートをON(High)にする。   After the completion of the emulation process, the main CPU 32 of the electronic device 30 is initialized. Here, the initialization refers to an operation for preparing the electronic device device 30 so that the electronic device device 30 can be used. This initialization operation is performed when the electronic device device 30 is turned on, before the start of work, or at a predetermined time. This is done after error processing. For example, it refers to software processing such as ROM / RAM check, port setting, variable setting, etc. in the electronic apparatus device 30. After initialization, an initialization completion signal is set (step S202), and the output port of the CPU is turned ON (High).

エニミュレーションと初期化が完了すると、メインCPU32は上位装置10からの指令に従って電子機器装置30の主機能の処理を実行する(ステップS203)。主機能の処理とは、例えば、電子機器装置30としてカードリーダーを採用する場合には、カードの読み取り機能、取り込み機能等、カードのリード/ライトに付随するすべての機能を発揮する。   When the enumeration and initialization are completed, the main CPU 32 executes processing of the main function of the electronic device 30 in accordance with a command from the host device 10 (step S203). For example, when a card reader is employed as the electronic apparatus device 30, the main function processing exhibits all the functions associated with card reading / writing, such as a card reading function and a taking-in function.

メインCPU32は、サブCPU36からの生存確認信号がセットされたか否かを判断し(ステップS204)、生存確認信号がセットされたと判定すれば生存確認信号をクリアする一方(ステップS205)、生存確認信号がセットされていないと判定すれば処理をステップS203に戻して、電子機器装置30の主機能の処理を実行する。例えば、サブCPU36がメインCPU32に対して生存確認信号を送信し、メインCPU32は生存確認信号がセットされた状態となり、この生存確認信号がセット(送信)された時点から所定の異常判断時間が経過するまでに、メインCPU32から生存確認信号に対する所定の応答信号を受信すれば、サブCPU36は、セットされた状態がクリアされた状態となり、サブCPU36はメインCPU32の動作が正常であると判断する。もし、異常判断時間内に応答信号を受信できなければ、サブCPU36はメインCPU32に暴走や故障などの異常が発生したと判断する。   The main CPU 32 determines whether or not the survival confirmation signal from the sub CPU 36 is set (step S204). If it is determined that the survival confirmation signal is set, the survival confirmation signal is cleared (step S205). If it is determined that is not set, the process returns to step S203 to execute the main function process of the electronic device 30. For example, the sub CPU 36 transmits a survival confirmation signal to the main CPU 32, and the main CPU 32 is in a state in which the survival confirmation signal is set, and a predetermined abnormality determination time has elapsed since this survival confirmation signal was set (transmitted). Until then, if a predetermined response signal to the survival confirmation signal is received from the main CPU 32, the sub CPU 36 is in a cleared state, and the sub CPU 36 determines that the operation of the main CPU 32 is normal. If the response signal cannot be received within the abnormality determination time, the sub CPU 36 determines that an abnormality such as a runaway or failure has occurred in the main CPU 32.

[サブCPUによる監視機能]
図3は、本発明の実施の形態に係る電子機器装置30のサブCPU36による動作監視機能を説明するためのフロー図である。
[Monitoring function by sub CPU]
FIG. 3 is a flowchart for explaining the operation monitoring function by the sub CPU 36 of the electronic device 30 according to the embodiment of the present invention.

USBケーブル22で接続された上位装置10と電子機器装置30とにおいて、サブCPU36は、上述のエニミュレーションを実行してその処理が完了したかどうかを判断する(ステップS301)。次いで、サブCPU36の初期化を行った後に、初期化完了信号をセットする(ステップS302)。   In the host device 10 and the electronic device device 30 connected by the USB cable 22, the sub CPU 36 executes the above-described emulation and determines whether or not the processing is completed (step S301). Next, after the sub CPU 36 is initialized, an initialization completion signal is set (step S302).

エニミュレーションと初期化が完了すると、サブCPU36は電子機器装置30の電源がON状態になっているか否かを判断し(ステップS303)、電源がON状態になっていないと判定すると、ON状態になるまでステップS303の処理を繰り返す。ステップS303にて電子機器装置30の電源がON状態になっていると判定すると、初期化監視タイマーを例えば5秒間にセットする(ステップS304)。   When the enumeration and initialization are completed, the sub CPU 36 determines whether or not the power of the electronic device 30 is turned on (step S303), and if it is determined that the power is not turned on, the sub CPU 36 is turned on. The process of step S303 is repeated until. If it is determined in step S303 that the power of the electronic device 30 is ON, an initialization monitoring timer is set to, for example, 5 seconds (step S304).

サブCPU36による初期化監視タイマーのセットが完了すると、メインCPU32の初期化が完了したか否かを判断し(ステップS305)、初期化が完了したと判定すると、ステップS309に処理を進める一方、初期化が完了していないと判定すると、初期化監視タイマーがタイムアップしたか否かをサブCPU36は判定する(ステップS306)。なお、ステップS305においてサブCPU36は初期化が完了したと判定すると、メインCPU32にその旨が通知され、メインCPU32は初期化完了信号をセットすることになる(図2のステップS202)。   When the setting of the initialization monitoring timer by the sub CPU 36 is completed, it is determined whether or not the initialization of the main CPU 32 is completed (step S305). If it is determined that the initialization is completed, the process proceeds to step S309, while If it is determined that the initialization has not been completed, the sub CPU 36 determines whether or not the initialization monitoring timer has expired (step S306). If the sub CPU 36 determines that the initialization is completed in step S305, the main CPU 32 is notified of this, and the main CPU 32 sets an initialization completion signal (step S202 in FIG. 2).

ステップS306にて初期化監視タイマーがタイムアップしていない、すなわち、上記例示した5秒間を経過していないと判定すると、処理をステップS305に戻し、メインCPU32の初期化が完了したか否かを判断する。一方、ステップS306にて初期化監視タイマーがタイムアップした、すなわち、上記例示した5秒間を経過したと判定すると、後述するリセット処理(ステップS307)や電源ON/OFF処理(ステップS308)を実行する。   If it is determined in step S306 that the initialization monitoring timer has not expired, that is, the exemplified 5 seconds have not elapsed, the process returns to step S305 to determine whether or not initialization of the main CPU 32 has been completed. to decide. On the other hand, if it is determined in step S306 that the initialization monitoring timer has timed up, that is, the exemplified 5 seconds have elapsed, a reset process (step S307) and a power ON / OFF process (step S308) described later are executed. .

ステップS309においては、サブCPU36は生存確認タイマーを例えば1秒間にセットする。次いで、サブCPU36はメインCPU32に対して生存確認信号をセットする(ステップS310)。メインCPU32に生存確認信号がセットされたか否かは、図2のステップS204にて判断される。   In step S309, the sub CPU 36 sets a survival confirmation timer to 1 second, for example. Next, the sub CPU 36 sets a survival confirmation signal to the main CPU 32 (step S310). Whether or not the survival confirmation signal is set in the main CPU 32 is determined in step S204 of FIG.

次いで、サブCPU36は生存確認信号がクリアされたか否かを判断する(ステップS311)。これは、図2のステップS205において、メインCPU32は生存確認信号をクリアすると、サブCPU36は生存確認信号がクリアされたと判定し、処理をステップS309に戻す。   Next, the sub CPU 36 determines whether or not the survival confirmation signal has been cleared (step S311). In step S205 in FIG. 2, when the main CPU 32 clears the survival confirmation signal, the sub CPU 36 determines that the survival confirmation signal has been cleared, and returns the process to step S309.

一方、ステップS311において、生存確認信号がクリアされていないと判定すると、生存確認タイマーがタイムアップしたか否かをサブCPU36は判定する(ステップS312)。ステップS306にて生存確認タイマーがタイムアップしていない、すなわち、上記例示した1秒間を経過していないと判定すると、処理をステップS311に戻し、メインCPU32にて生存確認信号がクリアされたか否かを判断する。一方、ステップS312にて生存確認タイマーがタイムアップした、すなわち、上記例示した1秒間を経過したと判定すると、後述するリセット処理(ステップS313)や電源ON/OFF処理(ステップS314)を実行する。   On the other hand, if it is determined in step S311 that the survival confirmation signal is not cleared, the sub CPU 36 determines whether or not the survival confirmation timer has expired (step S312). If it is determined in step S306 that the survival confirmation timer has not expired, that is, the one second exemplified above has not elapsed, the process returns to step S311 and whether or not the survival confirmation signal has been cleared in the main CPU 32. Judging. On the other hand, if it is determined in step S312 that the survival confirmation timer has expired, that is, the above-exemplified 1 second has elapsed, a reset process (step S313) and a power ON / OFF process (step S314) described later are executed.

このように、動作監視機能を有するサブCPU36は、メインCPU32の初期化が完了したか否かを監視して初期化が正常に完了していない場合や、メインCPU32の生存確認を監視して生存確認ができない場合には、メインCPU32のリセット処理や電源ON/OFF処理を実行することができるので、電子機器装置30の通信不具合や機能不具合が発生しても、上位装置10の再起動若しくはシャットダウンといった上位装置10による復旧を試みることなく、電子機器装置30自体で自己復旧を図ることができることから、電子機器装置を安定して動作させることができる   As described above, the sub CPU 36 having the operation monitoring function monitors whether or not the initialization of the main CPU 32 is completed, and when the initialization is not completed normally, or monitors the survival confirmation of the main CPU 32 to survive. If the confirmation cannot be performed, the main CPU 32 can be reset or the power can be turned on / off. Therefore, even if a communication failure or functional failure of the electronic device 30 occurs, the host device 10 is restarted or shut down. Since the electronic device 30 itself can perform self-recovery without attempting recovery by the host device 10, the electronic device can be operated stably.

[リセット処理]
図4は、本発明の実施の形態に係る電子機器装置30のサブCPU36で実行されるリセット処理(ステップS307,ステップS313)の内容を説明するためのフロー図である。
[Reset processing]
FIG. 4 is a flowchart for explaining the contents of the reset processing (step S307, step S313) executed by the sub CPU 36 of the electronic device apparatus 30 according to the embodiment of the present invention.

まず、電子機器装置30のリセット、すなわちメインCPU32をリセットするために、リセット信号を入力する(ステップS401)。リセット信号は、サブCPU36の指令によってリセット回路33で生成された後に、メインCPU32に入力される。   First, a reset signal is input to reset the electronic device 30, that is, to reset the main CPU 32 (step S 401). The reset signal is generated by the reset circuit 33 according to a command from the sub CPU 36 and then input to the main CPU 32.

次いで、初期化監視タイマーを例えば5秒間にセットする(ステップS402)。サブCPU36による初期化監視タイマーのセットが完了すると、メインCPU32の初期化が完了したか否かを判断し(ステップS403)、初期化が完了したと判定すると、本サブルーチンを終了する。一方、初期化が完了していないと判定すると、初期化監視タイマーがタイムアップしたか否かをサブCPU36は判定する(ステップS404)。   Next, an initialization monitoring timer is set to 5 seconds, for example (step S402). When the setting of the initialization monitoring timer by the sub CPU 36 is completed, it is determined whether or not the initialization of the main CPU 32 is completed (step S403), and when it is determined that the initialization is completed, this subroutine is terminated. On the other hand, if it is determined that the initialization has not been completed, the sub CPU 36 determines whether or not the initialization monitoring timer has expired (step S404).

ステップS404にて初期化監視タイマーがタイムアップしていない、すなわち、上記例示した5秒間を経過していないと判定すると、処理をステップS403に戻し、メインCPU32の初期化が完了したか否かを判断する。一方、ステップS404にて初期化監視タイマーがタイムアップした、すなわち、上記例示した5秒間を経過したと判定すると、上位装置10に異常を通知して、電子機器装置30の電源をOFF状態にする(ステップS405)。本サブルーチンを終了する。   If it is determined in step S404 that the initialization monitoring timer has not expired, that is, the above exemplified 5 seconds have not elapsed, the process returns to step S403 to determine whether initialization of the main CPU 32 has been completed. to decide. On the other hand, if it is determined in step S404 that the initialization monitoring timer has timed up, that is, the above-exemplified 5 seconds have elapsed, the host device 10 is notified of the abnormality and the power of the electronic device 30 is turned off. (Step S405). This subroutine ends.

[電源ON/OFF処理]
図5は、本発明の実施の形態に係る電子機器装置30のサブCPU36で実行される電源ON/OFF処理(ステップS308,ステップS314)の内容を説明するためのフロー図である。
[Power ON / OFF processing]
FIG. 5 is a flowchart for explaining the contents of the power ON / OFF processing (steps S308 and S314) executed by the sub CPU 36 of the electronic device 30 according to the embodiment of the present invention.

まず、電子機器装置30の電源を入れ直すために、メインCPU32に対しての電源をOFFにした後、ONの電源信号を入力する(ステップS501)。電源ON/OFF信号は、サブCPU36の指令によって電源回路34で生成された後に、メインCPU32に入力される。   First, in order to turn on the power of the electronic device 30 again, the power to the main CPU 32 is turned off and an ON power signal is input (step S501). The power ON / OFF signal is generated by the power circuit 34 according to a command from the sub CPU 36 and then input to the main CPU 32.

次いで、初期化監視タイマーを例えば5秒間にセットする(ステップS502)。   Next, an initialization monitoring timer is set to 5 seconds, for example (step S502).

サブCPU36による初期化監視タイマーのセットが完了すると、メインCPU32の初期化が完了したか否かを判断し(ステップS503)、初期化が完了したと判定すると、本サブルーチンを終了する。一方、初期化が完了していないと判定すると、初期化監視タイマーがタイムアップしたか否かをサブCPU36は判定する(ステップS504)。   When the setting of the initialization monitoring timer by the sub CPU 36 is completed, it is determined whether or not the initialization of the main CPU 32 is completed (step S503), and when it is determined that the initialization is completed, this subroutine is terminated. On the other hand, if it is determined that the initialization has not been completed, the sub CPU 36 determines whether or not the initialization monitoring timer has expired (step S504).

ステップS504にて初期化監視タイマーがタイムアップしていない、すなわち、上記例示した5秒間を経過していないと判定すると、処理をステップS503に戻し、メインCPU32の初期化が完了したか否かを判断する。一方、ステップS504にて初期化監視タイマーがタイムアップした、すなわち、上記例示した5秒間を経過したと判定すると、上位装置10に異常を通知して、電子機器装置30の電源をOFF状態にする(ステップS505)。   If it is determined in step S504 that the initialization monitoring timer has not expired, that is, the above exemplified 5 seconds have not elapsed, the process returns to step S503 to determine whether initialization of the main CPU 32 has been completed. to decide. On the other hand, if it is determined in step S504 that the initialization monitoring timer has timed up, that is, the above-exemplified 5 seconds have passed, the host device 10 is notified of the abnormality and the power of the electronic device 30 is turned off. (Step S505).

[実施の形態の主な効果]
このように、メインCPU32に対するサブCPU36からの電源ON/OFF処理によって、電子機器装置30自体が電源のON/OFF処理を実行することができるので、電子機器装置30の通信不具合や機能不具合が発生しても、上位装置10の再起動若しくはシャットダウンといった上位装置10による復旧を試みることなく、電子機器装置30自体で自己復旧を図ることができる。このため、電子機器装置を安定して動作させることができる。また、メインCPU32に対するサブCPU36からのリセット処理又は電源ON/OFF処理によっても自己復旧できない場合は、上位装置10に電子機器装置30の異常を通知して、電子機器装置30の電源をOFF状態にすることにより、上位装置10の再起動若しくはシャットダウン等による上位装置による復旧を試みることができる。すなわち、上位装置10が電子機器装置30の状態を監視するのみならず、電子機器装置30が上位装置10の状態を監視することによって監視状態の相互補完を実現しており、上位装置10は電子機器装置30の異常を検出すると再起動させることができ、電子機器装置30は上位装置10の異常を検出すると第2の汎用性通信手段を使って上位装置10に通知する。
[Main effects of the embodiment]
As described above, since the electronic device 30 itself can execute the power ON / OFF processing by the power ON / OFF processing from the sub CPU 36 to the main CPU 32, a communication failure or a functional failure of the electronic device 30 occurs. Even so, the electronic device 30 itself can perform self-recovery without attempting recovery by the host device 10 such as restart or shutdown of the host device 10. For this reason, an electronic device apparatus can be operated stably. If the main CPU 32 cannot be recovered by reset processing or power ON / OFF processing from the sub CPU 36, the host device 10 is notified of the abnormality of the electronic device device 30, and the power of the electronic device device 30 is turned off. By doing so, it is possible to attempt recovery by the host device by restarting or shutting down the host device 10. That is, not only the host device 10 monitors the state of the electronic device 30 but also the electronic device device 30 monitors the state of the host device 10 to realize mutual complementation of the monitoring state. When the abnormality of the device 30 is detected, the electronic device 30 can be restarted. When the abnormality of the host device 10 is detected, the electronic device 30 notifies the host device 10 using the second versatile communication means.

[他の実施の形態]
なお、本発明の実施の形態によれば、第2の汎用性通信手段としてUSB接続を用いたが、USB接続をイーサーネット(登録商標)接続に変更することで、ネットワーク経由での状態監視機能の実現も可能である。例えば、上位装置10の基に複数の電子機器装置30が接続される場合には、ネットワーク経由で複数の電子機器装置30の状態監視を上位装置10で一括管理することが可能である。
[Other embodiments]
According to the embodiment of the present invention, the USB connection is used as the second versatile communication means. However, by changing the USB connection to the Ethernet (registered trademark) connection, the state monitoring function via the network Is also possible. For example, when a plurality of electronic device devices 30 are connected based on the host device 10, it is possible to collectively manage the status monitoring of the plurality of electronic device devices 30 via the network.

また、上述では、サブCPU36がメインCPU32の状態を監視する電子機器装置30の状態監視を主眼として説明したが、メインCPU32がサブCPU36の状態を監視する機能を付加して、相互監視をすることで、さらに動作安定性を向上させることができる。すなわち、相互監視とは、メインCPU32とサブCPU36とがお互いに状態を監視しており、お互いに前述した生存確認を行う。この場合には、リセット信号は、メインCPU32の指令によってリセット回路37で生成された後に、サブCPU36に入力され、電源ON/OFF信号は、メインCPU32の指令によって電源回路38で生成された後に、サブCPU36に入力される。   In the above description, the sub CPU 36 has been described mainly focusing on the status monitoring of the electronic device 30 that monitors the status of the main CPU 32. However, the main CPU 32 adds a function of monitoring the status of the sub CPU 36 and performs mutual monitoring. Thus, the operational stability can be further improved. That is, in the mutual monitoring, the main CPU 32 and the sub CPU 36 monitor the state of each other, and perform the survival confirmation described above. In this case, the reset signal is generated by the reset circuit 37 by a command from the main CPU 32 and then input to the sub CPU 36, and the power ON / OFF signal is generated by the power circuit 38 by a command from the main CPU 32. Input to the sub CPU 36.

また、電子機器装置30の電源ON/OFF制御やリセット制御、更にはソフトウェアの更新制御用にサブCPU36を搭載したことにより、上位装置からの要求に応じて電子機器装置30の電源ON/OFF、メインCPU32のリセットを行うことが可能となる。   Further, since the sub CPU 36 is mounted for power ON / OFF control and reset control of the electronic device 30 and further for software update control, the power ON / OFF of the electronic device 30 can be requested in response to a request from the host device. The main CPU 32 can be reset.

なお、上位装置10からサブCPU36は、仮想COMポート又はHIDデバイスとして制御することも可能であり、仮想COMポートとしてサブCPU36を実装した場合は、従来の接続方式でそのまま使用可能となり、HIDデバイスとして実装した場合は、別にコマンド体系を実装して制御することが可能となる。   The sub CPU 36 from the host device 10 can be controlled as a virtual COM port or an HID device. When the sub CPU 36 is mounted as a virtual COM port, the sub CPU 36 can be used as it is in the conventional connection method, and can be used as an HID device. When implemented, it is possible to control by implementing a separate command system.

また、本実施形態では上位装置と電子機器装置を1対1で接続しているが、上位装置と複数の電子機器装置というように1対多数の場合でもよく、USB接続に限らずにイーサーネット接続であってもよい。   In this embodiment, the host device and the electronic device are connected on a one-to-one basis. However, the host device may be a one-to-many device such as a plurality of electronic device devices, and is not limited to a USB connection. It may be a connection.

本発明は、汎用の通信手段を用いて動作安定性を向上させ、また、監視状態の相互補完を実現して動作安定性をより向上させた電子機器装置として有用である。   INDUSTRIAL APPLICABILITY The present invention is useful as an electronic device apparatus that improves operational stability using general-purpose communication means and further improves operational stability by realizing mutual complementation of monitoring states.

10 上位装置
11 USBホストコントローラ
21,22 USBケーブル
31,35 USBデバイスコントローラ
32 メインCPU
33,37 リセット回路
34,38 電源回路
36 サブCPU
10 Host device 11 USB host controller 21, 22 USB cable 31, 35 USB device controller 32 Main CPU
33, 37 Reset circuit 34, 38 Power supply circuit 36 Sub CPU

Claims (4)

上位装置からの指令に従って処理を実行する電子機器装置であって、
電子機器装置の動作の制御機能を有する第1の情報処理手段と、
電子機器装置の動作状態の監視機能を有する第2の情報処理手段と、
前記第1の情報処理手段と上位装置との間で、各種データの送受信を行う第1の汎用性通信手段と、
前記第2の情報処理手段と上位装置との間で、電子機器装置の動作状態を示す動作状態信号を通信する第2の汎用性通信手段と、
前記第1の情報処理手段に対するリセット信号又は電源ON/OFF信号を生成する第1のリセット回路又は第1の電源回路と、
前記第2の情報処理手段に対するリセット信号又は電源ON/OFF信号を生成する第2のリセット回路又は第2の電源回路と、
を有し、
前記第1の情報処理手段で実行されるリセット信号又は電源ON/OFF信号は、前記第2のリセット回路からのリセット信号又は前記第2の電源回路からの電源ON/OFF信号を受信した前記第2の情報処理手段の指令に基づいて、前記第1のリセット回路又は前記第1の電源回路で生成されることを特徴とする電子機器装置。
An electronic device that executes processing according to a command from a host device,
First information processing means having a function of controlling the operation of the electronic device;
Second information processing means having a function of monitoring the operating state of the electronic device,
First versatility communication means for transmitting and receiving various data between the first information processing means and the host device;
Second versatility communication means for communicating an operation state signal indicating an operation state of the electronic apparatus device between the second information processing means and the host device;
A first reset circuit or a first power supply circuit for generating a reset signal or a power ON / OFF signal for the first information processing means;
A second reset circuit or a second power supply circuit for generating a reset signal or a power ON / OFF signal for the second information processing means;
I have a,
The reset signal or the power ON / OFF signal executed by the first information processing means is the first signal that has received the reset signal from the second reset circuit or the power ON / OFF signal from the second power circuit. The electronic device apparatus is generated by the first reset circuit or the first power supply circuit based on a command of the second information processing means .
前記第2の情報処理手段は、前記第1の情報処理手段に対するソフトウェアの更新機能を有することを特徴とする請求項1記載の電子機器装置。   The electronic apparatus apparatus according to claim 1, wherein the second information processing unit has a software update function for the first information processing unit. 前記第2の情報処理手段が前記第1の情報処理手段の動作状態の監視に成功していないと判断したときは、前記第2の情報処理手段は前記第1の情報処理手段に対してリセット信号を送信して又は電源ON/OFF信号を送信して電子機器装置の電源を入れ直して、電子機器装置を初期状態に設定することを特徴とする請求項1又は2記載の電子機器装置。 When the second information processing unit determines that the operation state of the first information processing unit has not been successfully monitored, the second information processing unit resets the first information processing unit. 3. The electronic apparatus apparatus according to claim 1, wherein the electronic apparatus apparatus is set to an initial state by transmitting a signal or transmitting a power ON / OFF signal to turn on the electronic apparatus apparatus again . 前記リセット信号又は前記電源ON/OFF信号を受信した第1の情報処理手段が電子機器装置の初期状態への設定に成功していないと判断したときは、その旨を上位装置に通知し、前記第2の情報処理手段は前記第1の情報処理手段に対して電源OFF信号を送信し電子機器装置の電源をOFF状態にし、上位装置による復旧によって電子機器装置の電源を入れ直すことを特徴とする請求項3記載の電子機器装置。 When it is determined that the first information processing means that has received the reset signal or the power ON / OFF signal has not been successfully set to the initial state of the electronic device, it notifies the host device to that effect, the second information processing means and the power of the electronic apparatus in the OFF state by sending a power OFF signal to the first information processing means, and characterized by power cycling the electronic apparatus by recovery by the higher-level device The electronic device apparatus according to claim 3.
JP2010260988A 2010-11-24 2010-11-24 Electronic equipment Expired - Fee Related JP5682007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010260988A JP5682007B2 (en) 2010-11-24 2010-11-24 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010260988A JP5682007B2 (en) 2010-11-24 2010-11-24 Electronic equipment

Publications (2)

Publication Number Publication Date
JP2012113464A JP2012113464A (en) 2012-06-14
JP5682007B2 true JP5682007B2 (en) 2015-03-11

Family

ID=46497626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010260988A Expired - Fee Related JP5682007B2 (en) 2010-11-24 2010-11-24 Electronic equipment

Country Status (1)

Country Link
JP (1) JP5682007B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6046487B2 (en) * 2012-12-27 2016-12-14 日本電産サンキョー株式会社 Electronic device and information processing system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197258A (en) * 1987-02-12 1988-08-16 Nec Corp Input/output processor
JP2003256240A (en) * 2002-02-28 2003-09-10 Toshiba Corp Information processor and its failure recovering method
JP2003271420A (en) * 2002-03-18 2003-09-26 Matsushita Electric Ind Co Ltd Electronic control device
JP2004220474A (en) * 2003-01-17 2004-08-05 Sony Corp Electronic device, system returning method, program, and recording medium

Also Published As

Publication number Publication date
JP2012113464A (en) 2012-06-14

Similar Documents

Publication Publication Date Title
JP4558519B2 (en) Information processing apparatus and system bus control method
RU2614569C2 (en) Rack with automatic recovery function and method of automatic recovery for this rack
CN102880527B (en) Data recovery method of baseboard management controller
CN111273923B (en) FPGA (field programmable Gate array) upgrading method based on PCIe (peripheral component interface express) interface
JP2018116648A (en) Information processor, control method thereof and program
CN110109782B (en) Method, device and system for replacing fault PCIe (peripheral component interconnect express) equipment
EP3190514A1 (en) Boot on-line upgrading apparatus and method
CN102081526B (en) Basic input/output system architecture
JP4646859B2 (en) USB device and USB connection system
JP5682007B2 (en) Electronic equipment
US20180145869A1 (en) Debugging method of switches
CN111858148A (en) PCIE Switch chip configuration file recovery system and method
US20110113177A1 (en) Server and update method thereof
JP2013045354A (en) Printer device, communication system, and communication method
KR101583557B1 (en) Power control pci card of computer and power contol method thereof
CN107066415A (en) The PCIE subsystems power control system and method for a kind of multi-partition server system
US10824582B2 (en) Communication apparatus, communication method, program, and communication system
KR101351703B1 (en) Terminal device and power control device
JP2007094470A (en) Method of hotplugging information processing apparatus
JP6798961B2 (en) Computer expansion card attachment / detachment device, computer with expansion card attachment / detachment device, and computer expansion card attachment / detachment method
JP5561790B2 (en) Hardware failure suspect identification device, hardware failure suspect identification method, and program
JP6079153B2 (en) Management controller, information processing apparatus, integrated circuit management method and program thereof
CN113190184B (en) Hardware cluster device and storage equipment management method
JP5556226B2 (en) Interface test apparatus and interface test method
JP2005352942A (en) Usb equipment, host device, and usb connection system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5682007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees