JP5672076B2 - Power amplifier, power amplifier control method, and power amplifier control program - Google Patents

Power amplifier, power amplifier control method, and power amplifier control program Download PDF

Info

Publication number
JP5672076B2
JP5672076B2 JP2011046995A JP2011046995A JP5672076B2 JP 5672076 B2 JP5672076 B2 JP 5672076B2 JP 2011046995 A JP2011046995 A JP 2011046995A JP 2011046995 A JP2011046995 A JP 2011046995A JP 5672076 B2 JP5672076 B2 JP 5672076B2
Authority
JP
Japan
Prior art keywords
stage amplifier
amplifier
drive stage
drive
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011046995A
Other languages
Japanese (ja)
Other versions
JP2012186568A (en
Inventor
雅文 酒井
雅文 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011046995A priority Critical patent/JP5672076B2/en
Publication of JP2012186568A publication Critical patent/JP2012186568A/en
Application granted granted Critical
Publication of JP5672076B2 publication Critical patent/JP5672076B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

本発明は、デジタル放送用テレビ送信機で使用される高出力電力増幅器に用いて好適な電力増幅器、電力増幅器の制御方法、電力増幅器の制御プログラムに関する。   The present invention relates to a power amplifier, a power amplifier control method, and a power amplifier control program suitable for use in a high output power amplifier used in a television transmitter for digital broadcasting.

デジタル放送用テレビ送信機で使用される高出力電力増幅器は、UHF(Ultra High Frequency)全周波数帯域で規定出力において所望の特性を満足させなければならない。特に電力増幅器全体の特性に大きく影響する終段増幅器をUHF全周波数帯域で利得、効率、バックオフを一定にすることは困難であり、周波数特性をもってしまう。   A high output power amplifier used in a television transmitter for digital broadcasting must satisfy a desired characteristic at a specified output in all UHF (Ultra High Frequency) frequency bands. In particular, it is difficult to make the gain, efficiency, and back-off of the final stage amplifier, which greatly affects the characteristics of the entire power amplifier, constant in the entire UHF frequency band, resulting in frequency characteristics.

図11は、関連するデジタル放送用テレビ送信機で使用される高出力の電力増幅器50の構成を示すブロック図である。図11に示すように、デジタル放送用テレビ送信機で使用される電力増幅器50は、ドライブ段増幅器62と、終段増幅器63とを従属接続して構成される。   FIG. 11 is a block diagram showing a configuration of a high-output power amplifier 50 used in a related digital broadcast television transmitter. As shown in FIG. 11, the power amplifier 50 used in the digital broadcast television transmitter is configured by connecting a drive stage amplifier 62 and a final stage amplifier 63 in cascade.

図11において、入力端子60は、可変アッテネータ61を介して、ドライブ段増幅器62の入力端に接続される。ドライブ段増幅器62はFET(Field Effect Transistor)から構成される。ドライブ段増幅器62の出力端は、終段増幅器63の入力端に接続される。終段増幅器63の出力端は、出力端子64に接続される。   In FIG. 11, the input terminal 60 is connected to the input terminal of the drive stage amplifier 62 via the variable attenuator 61. The drive stage amplifier 62 is composed of an FET (Field Effect Transistor). The output terminal of the drive stage amplifier 62 is connected to the input terminal of the final stage amplifier 63. The output terminal of the final stage amplifier 63 is connected to the output terminal 64.

可変アッテネータ61は、可変アッテネータ制御回路83からの制御信号に基づいて、入力端子60からの信号の利得を制御する。ドライブ段増幅器62は、終段増幅器63を十分に励振できるように、送信信号を増幅する。終段増幅器63は、送信信号を電力増幅して、出力端子64から出力する。   The variable attenuator 61 controls the gain of the signal from the input terminal 60 based on the control signal from the variable attenuator control circuit 83. The drive stage amplifier 62 amplifies the transmission signal so that the final stage amplifier 63 can be sufficiently excited. The final stage amplifier 63 power-amplifies the transmission signal and outputs it from the output terminal 64.

終段増幅器63と出力端子64の間には方向性結合器74が設けられ、方向結合器74により終段増幅器63の出力信号の一部が取得される。方向性結合器74で取得された出力信号の一部はレベル検出器75に供給され、レベル検出器75により、終段増幅器63の出力レベルが検出される。   A directional coupler 74 is provided between the final stage amplifier 63 and the output terminal 64, and a part of the output signal of the final stage amplifier 63 is acquired by the directional coupler 74. Part of the output signal acquired by the directional coupler 74 is supplied to the level detector 75, and the output level of the final stage amplifier 63 is detected by the level detector 75.

また、可変アッテネータ61とドライブ段増幅器62の間には方向性結合器77が設けられており、方向性結合器77により、ドライブ段増幅器62の入力信号の一部が取得される。方向性結合器77で取得された出力信号の一部は、レベル検出器78に供給され、レベル検出器78により、ドライブ段増幅器62の入力レベルが検出される。   A directional coupler 77 is provided between the variable attenuator 61 and the drive stage amplifier 62, and a part of the input signal of the drive stage amplifier 62 is acquired by the directional coupler 77. A part of the output signal acquired by the directional coupler 77 is supplied to the level detector 78, and the input level of the drive stage amplifier 62 is detected by the level detector 78.

利得検出器79は、レベル検出器75からの終段増幅器63の出力レベルと、レベル検出器78からのドライブ段増幅器62の入力レベルから、ドライブ段増幅器62から終段増幅器63までの間の利得を算出する。利得検出器79の検出出力は、可変アッテネータ制御回路83に送られる。   The gain detector 79 is a gain between the drive stage amplifier 62 and the final stage amplifier 63 based on the output level of the final stage amplifier 63 from the level detector 75 and the input level of the drive stage amplifier 62 from the level detector 78. Is calculated. The detection output of the gain detector 79 is sent to the variable attenuator control circuit 83.

可変アッテネータ制御回路83は、利得検出器79で検出されたドライブ段増幅器62から終段増幅器63までの間の利得に応じて、可変アッテネータ61を制御する。また、また、ドレイン電圧制御回路70はドライブ段増幅器62及び終段増幅器63に印加するドレイン電圧を可変できる回路を具備した電源回路である。   The variable attenuator control circuit 83 controls the variable attenuator 61 according to the gain between the drive stage amplifier 62 and the final stage amplifier 63 detected by the gain detector 79. The drain voltage control circuit 70 is a power supply circuit including a circuit that can vary the drain voltage applied to the drive stage amplifier 62 and the final stage amplifier 63.

図12は、図11に示した関連する電力増幅器50を構成するドライブ段増幅器62の特性を示したグラフである。図12において、特性901は周波数F1のときのドライブ段増幅器62の入出力特性を示し、特性902は周波数F2のときのドライブ段増幅器62の入出力特性である。また、B901は周波数F1のときのドライブ段増幅器62のバックオフを示し、B902は周波数F2のときのドライブ段増幅器62のバックオフを示す。なお、バックオフは、出力最大振幅レベルと出力飽和電力レベルのデシベル差で表すことができる。   FIG. 12 is a graph showing the characteristics of the drive stage amplifier 62 constituting the related power amplifier 50 shown in FIG. In FIG. 12, a characteristic 901 indicates an input / output characteristic of the drive stage amplifier 62 at the frequency F1, and a characteristic 902 is an input / output characteristic of the drive stage amplifier 62 at the frequency F2. B901 represents the back-off of the drive stage amplifier 62 at the frequency F1, and B902 represents the back-off of the drive stage amplifier 62 at the frequency F2. The backoff can be expressed by a decibel difference between the maximum output amplitude level and the output saturation power level.

図12に示すように、図11に示すような電力増幅器50を構成するドライブ段増幅器62は、ドライブ量が最適化されていないことから、周波数F1のときのドライブ段増幅器62のバックオフB901と、周波数F2のときのドライブ段増幅器62のバックオフB902とは、異なるバックオフ量となる。   As shown in FIG. 12, the drive stage amplifier 62 that constitutes the power amplifier 50 as shown in FIG. 11 has a drive amount that is not optimized. Therefore, the backoff B901 of the drive stage amplifier 62 at the frequency F1 The amount of back-off differs from the back-off B902 of the drive stage amplifier 62 at the frequency F2.

図13及び図14は、図11に示した関連する電力増幅器50を構成する終段増幅器63の特性を示したグラフであり、図13は終段増幅器63の入出力特性を示し、図14は終段増幅器63の周波数特性を示している。図13において、特性1001は周波数F1のときの終段増幅器63の入出力特性を示し、特性1002は周波数F2のときの終段増幅器63の入出力特性である。B1001は周波数F1のときの終段増幅器63のバックオフ量であり、B1002は周波数F2のときの終段増幅器63のバックオフ量である。   13 and 14 are graphs showing the characteristics of the final stage amplifier 63 constituting the related power amplifier 50 shown in FIG. 11. FIG. 13 shows the input / output characteristics of the final stage amplifier 63, and FIG. The frequency characteristic of the final stage amplifier 63 is shown. In FIG. 13, a characteristic 1001 indicates an input / output characteristic of the final stage amplifier 63 at the frequency F1, and a characteristic 1002 is an input / output characteristic of the final stage amplifier 63 at the frequency F2. B1001 is the back-off amount of the final amplifier 63 at the frequency F1, and B1002 is the back-off amount of the final amplifier 63 at the frequency F2.

図14において、特性1101は各周波数における終段増幅器63の利得特性を示し、特性1102は各周波数における終段増幅器63のバックオフ特性を示し、特性113は各周波数における終段増幅器63の効率特性を示す。このように、UHF全周波数帯域をカバーする広帯域電力増幅器で使用される終段増幅器63では、周波数に応じて、数dB程度と大きな利得偏差が生じる。   In FIG. 14, a characteristic 1101 indicates a gain characteristic of the final stage amplifier 63 at each frequency, a characteristic 1102 indicates a back-off characteristic of the final stage amplifier 63 at each frequency, and a characteristic 113 indicates an efficiency characteristic of the final stage amplifier 63 at each frequency. Indicates. Thus, in the final stage amplifier 63 used in the wideband power amplifier that covers the entire UHF frequency band, a large gain deviation of about several dB occurs depending on the frequency.

図15及び図16は、図11に示した関連する電力増幅器50の総合特性を示したグラフであり、図15は総合入出力特性を示し、図16は総合周波数特性を示している。図15において、特性1201は周波数F1のときの総合入出力特性を示し、特性1202は周波数F2のときの総合入出力特性である。B1201は周波数F1のときのバックオフ量であり、B1202は周波数F2のときのバックオフ量である。   15 and 16 are graphs showing the overall characteristics of the related power amplifier 50 shown in FIG. 11, FIG. 15 shows the overall input / output characteristics, and FIG. 16 shows the overall frequency characteristics. In FIG. 15, a characteristic 1201 indicates a total input / output characteristic at the frequency F1, and a characteristic 1202 is a total input / output characteristic at the frequency F2. B1201 is the backoff amount at the frequency F1, and B1202 is the backoff amount at the frequency F2.

図16において、特性1301は各周波数における利得特性を示し、特性1302は各周波数におけるバックオフ特性を示し、特性1303は各周波数における効率特性を示す。図11に示した電力増幅器50では、利得検出器79の検出出力に応じて可変アッテネータ61の減衰量を制御することで、全周波数帯域に渡って利得を一定にしている。   In FIG. 16, a characteristic 1301 indicates a gain characteristic at each frequency, a characteristic 1302 indicates a back-off characteristic at each frequency, and a characteristic 1303 indicates an efficiency characteristic at each frequency. In the power amplifier 50 shown in FIG. 11, the gain is made constant over the entire frequency band by controlling the attenuation amount of the variable attenuator 61 in accordance with the detection output of the gain detector 79.

また、送信出力電力レベルを一定にすることについては、例えば、特許文献1及び特許文献2に記載されている。また、特許文献3過剰入力信号を検出し、過剰入力信号があったときには、電力増幅器の動作電圧を高電圧にするものが記載されている。   Further, making the transmission output power level constant is described in, for example, Patent Document 1 and Patent Document 2. Further, Patent Document 3 describes that an excessive input signal is detected and the operation voltage of the power amplifier is increased when there is an excessive input signal.

特開平6−338731号公報JP-A-6-338731 特開2007−221308号公報JP 2007-221308 A 特表2003−526980号公報Special Table 2003-526980

図11に示した電力増幅器50では、終段増幅器63は、周波数特性を有する。そのため、ドライブ段増幅器62は、どのような周波数でも、終段増幅器63を十分にドライブさせることができるように、入力信号を余裕をもって増幅できるように構成している。ところが、UHF全周波数帯域をカバーする広帯域電力増幅器で使用される終段増幅器63のFETの利得偏差は、図13及び図14に示したように、数dB程度と大きい。このため、全周波数帯域に渡って入力信号を余裕をもって増幅できるようにドライブ段増幅器62を設定すると、終段増幅器63の利得が高い周波数においては、ドライブ段増幅器62は過剰なドライブ能力(=飽和電力)を有することとなり、オーバードライブにより、終段増幅器63の破損を引き起こしてしまう危険性がある。   In the power amplifier 50 shown in FIG. 11, the final stage amplifier 63 has frequency characteristics. Therefore, the drive stage amplifier 62 is configured to amplify the input signal with a margin so that the final stage amplifier 63 can be sufficiently driven at any frequency. However, the gain deviation of the FET of the final stage amplifier 63 used in the wideband power amplifier that covers the entire UHF frequency band is as large as several dB, as shown in FIGS. For this reason, when the drive stage amplifier 62 is set so that the input signal can be amplified with a margin over the entire frequency band, the drive stage amplifier 62 has an excessive drive capability (= saturation) at a frequency where the gain of the final stage amplifier 63 is high. There is a risk that the final stage amplifier 63 may be damaged due to overdrive.

すなわち、図13において特性1002で示すように、図11に示した電力増幅器50における終段増幅器63では、周波数F2のときに利得が小さくなる。このため、周波数F2のときにも終段増幅器63を十分ドライブできるように、予め取得したデータにより、ドライブ段増幅器62のドライブ量を設定している。ところが、このようなドライブ量では、終段増幅器63の利得が高くなる周波数F1のときには入力電力が過剰になり、終段増幅器63のFETの破損を引き起こしてしまう可能性がある。   That is, as indicated by the characteristic 1002 in FIG. 13, the gain of the final amplifier 63 in the power amplifier 50 shown in FIG. 11 is small at the frequency F2. For this reason, the drive amount of the drive stage amplifier 62 is set by data acquired in advance so that the final stage amplifier 63 can be sufficiently driven even at the frequency F2. However, with such a drive amount, the input power becomes excessive at the frequency F1 at which the gain of the final stage amplifier 63 becomes high, which may cause the FET of the final stage amplifier 63 to be damaged.

そこで、全周波数帯域に渡って最適なドライブ能力が維持できるように、ドライブ段増幅器62のドライブ量を最適化することが考えられる。また、全周波数帯域に渡って最適なドライブ能力が維持できるようにドライブ量を最適化すれば、電力増幅器全体の効率を向上させることができると考えられる。   Accordingly, it is conceivable to optimize the drive amount of the drive stage amplifier 62 so that the optimum drive capability can be maintained over the entire frequency band. Further, it is considered that the efficiency of the entire power amplifier can be improved by optimizing the drive amount so that the optimum drive capability can be maintained over the entire frequency band.

なお、特許文献1及び特許文献2には、ドライブ段増幅器62のドライブ量を最適化することについて記載されていない。また、特許文献3では、入力信号を連続的にサンプリングして、過剰入力を検出する検出回路と、過剰入力が検出された場合に、過剰入力に応じた増幅器の電圧の制御回路が必要になり、処理が複雑化する。   Patent Documents 1 and 2 do not describe optimizing the drive amount of the drive stage amplifier 62. In Patent Document 3, a detection circuit that continuously samples an input signal to detect an excess input and a control circuit for a voltage of an amplifier corresponding to the excess input when an excess input is detected are required. , Processing becomes complicated.

上述課題を鑑み、本発明は、全周波数帯域に渡ってドライブ段増幅器のドライブ量を最適化して、終段増幅器のオーバードライブを防止できるようにすると共に、電力増幅器全体の効率を向上させることができる電力増幅器、電力増幅器の制御方法、電力増幅器の制御プログラムを提供することを目的とする。   In view of the above problems, the present invention can optimize the drive amount of the drive stage amplifier over the entire frequency band to prevent overdrive of the final stage amplifier and improve the efficiency of the entire power amplifier. An object of the present invention is to provide a power amplifier, a power amplifier control method, and a power amplifier control program.

上述の課題を解決するための、本発明に係る電力増幅器は、ドライブ段増幅器と終段増幅器とを従属接続させ、送信信号を電力増幅して出力する電力増幅器であって、前記ドライブ段増幅器のバックオフを検出し、全周波数帯域に渡って前記ドライブ段増幅器のバックオフが所定値となるように、前記ドライブ段増幅器の電源を制御する電源制御手段と、前記ドライブ段増幅器と終段増幅器とからなる総合利得が所望の利得になるように制御する利得制御手段とを備えることを特徴とする。 In order to solve the above-described problem, a power amplifier according to the present invention is a power amplifier in which a drive stage amplifier and a final stage amplifier are connected in cascade, and a transmission signal is amplified and output . Power supply control means for detecting a backoff and controlling the power supply of the drive stage amplifier so that the backoff of the drive stage amplifier has a predetermined value over the entire frequency band ; Gain control means for controlling so that the total gain consisting of becomes a desired gain.

本発明に係る電力増幅器の制御方法は、ドライブ段増幅器と終段増幅器とを従属接続させ、送信信号を電力増幅して出力する電力増幅器の制御方法であって、前記ドライブ段増幅器のバックオフを検出し、全周波数帯域に渡って前記ドライブ段増幅器のバックオフが所定値となるように、前記ドライブ段増幅器の電源を制御し、前記ドライブ段増幅器と終段増幅器とからなる総合利得が所望の利得になるように制御することを特徴とする。 The method of the power amplifier according to the present invention is to cascade a drive-stage amplifier and the final stage amplifier, a control method of a power amplifier that outputs a transmission signal to power amplification, the back-off of the drive stage amplifier The power supply of the drive stage amplifier is controlled so that the back-off of the drive stage amplifier becomes a predetermined value over the entire frequency band, and a total gain composed of the drive stage amplifier and the final stage amplifier is desired. Control is performed so as to obtain a gain.

本発明に係る電力増幅器の制御プログラムは、ドライブ段増幅器と終段増幅器とを従属接続させ、送信信号を電力増幅して出力する電力増幅器の制御プログラムであって、前記ドライブ段増幅器のバックオフを検出し、全周波数帯域に渡って前記ドライブ段増幅器のバックオフが所定値となるように、前記ドライブ段増幅器の電源を制御するステップと、前記ドライブ段増幅器と終段増幅器とからなる総合利得が所望の利得になるように制御するステップとを含むことを特徴とする。 A control program for a power amplifier according to the present invention is a control program for a power amplifier in which a drive stage amplifier and a final stage amplifier are connected in cascade, and a transmission signal is amplified and output , and the back-off of the drive stage amplifier is performed. A step of controlling the power supply of the drive stage amplifier so that the backoff of the drive stage amplifier becomes a predetermined value over the entire frequency band, and a total gain comprising the drive stage amplifier and the final stage amplifier is And controlling to obtain a desired gain.

本発明によれば、全周波数帯域に渡って、オーバードライブによる終段増幅器の破損を回避でき、また、電力増幅器全体の効率を改善できる。   According to the present invention, it is possible to avoid damage to the final stage amplifier due to overdrive over the entire frequency band, and to improve the efficiency of the entire power amplifier.

本発明の第1の実施形態における電力増幅器の構成を示すブロック図である。It is a block diagram which shows the structure of the power amplifier in the 1st Embodiment of this invention. 本発明の第1の実施形態に係る電力増幅器の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the power amplifier which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る電力増幅器の動作説明に用いるグラフである。It is a graph used for operation | movement description of the power amplifier which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る電力増幅器の動作説明に用いるグラフである。It is a graph used for operation | movement description of the power amplifier which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る電力増幅器を構成するドライブ段増幅器の入出力特性を示したグラフである。It is the graph which showed the input-output characteristic of the drive stage amplifier which comprises the power amplifier which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る電力増幅器を構成するドライブ段増幅器の周波数特性を示したグラフである。It is the graph which showed the frequency characteristic of the drive stage amplifier which comprises the power amplifier which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る電力増幅器を構成する終段増幅器の入出力特性を示したグラフである。It is the graph which showed the input-output characteristic of the last stage amplifier which comprises the power amplifier which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る電力増幅器を構成する終段増幅器の周波数特性を示したグラフである。It is the graph which showed the frequency characteristic of the last stage amplifier which comprises the power amplifier which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る電力増幅器の総合入出力特性を示したグラフである。3 is a graph showing the overall input / output characteristics of the power amplifier according to the first embodiment of the present invention. 本発明の第1の実施形態に係る電力増幅器の総合周波数特性を示したグラフである。It is the graph which showed the total frequency characteristic of the power amplifier which concerns on the 1st Embodiment of this invention. デジタル放送用テレビ送信機で使用される関連する高出力の電力増幅器の構成を示すブロック図である。It is a block diagram which shows the structure of the related high output power amplifier used with the television transmitter for digital broadcasting. 関連する電力増幅器を構成するドライブ段増幅器の入出力特性を示したグラフである。It is the graph which showed the input-output characteristic of the drive stage amplifier which comprises a related power amplifier. 関連する電力増幅器を構成する終段増幅器の入出力特性を示したグラフである。It is the graph which showed the input-output characteristic of the last stage amplifier which comprises a related power amplifier. 関連する電力増幅器を構成する終段増幅器の周波数特性を示したグラフである。It is the graph which showed the frequency characteristic of the last stage amplifier which comprises the related power amplifier. 関連する電力増幅器の総合入出力特性を示したグラフである。It is the graph which showed the total input / output characteristic of the related power amplifier. 関連する電力増幅器の総合周波数特性を示したグラフである。It is the graph which showed the total frequency characteristic of the related power amplifier.

以下、本発明の実施の形態について図面を参照しながら説明する。図1は本発明の第1の実施形態における電力増幅器1の構成を示すブロック図である。この発明の第1の実施形態は、例えば、デジタル放送用テレビ送信機で使用される高出力電力増幅器として用いられる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a power amplifier 1 according to the first embodiment of the present invention. The first embodiment of the present invention is used as, for example, a high output power amplifier used in a digital broadcast television transmitter.

図1において、入力端子10は、可変アッテネータ11を介して、ドライブ段増幅器12の入力端に接続される。ドライブ段増幅器12はFETから構成される。ドライブ段増幅器12の出力端は、終段増幅器13の入力端に接続される。終段増幅器13は、複数の電力増幅用FETを並列に接続して構成される。終段増幅器13の出力端は、出力端子14に接続される。   In FIG. 1, an input terminal 10 is connected to an input terminal of a drive stage amplifier 12 via a variable attenuator 11. The drive stage amplifier 12 is composed of an FET. The output terminal of the drive stage amplifier 12 is connected to the input terminal of the final stage amplifier 13. The final stage amplifier 13 is configured by connecting a plurality of power amplification FETs in parallel. The output terminal of the final stage amplifier 13 is connected to the output terminal 14.

可変アッテネータ11は、可変アッテネータ制御回路33からの制御信号に基づいて、入力端子10からの信号の利得を制御する。ドライブ段増幅器12は、終段増幅器13を十分に励振できるように、送信信号を増幅する。終段増幅器13は、送信信号を電力増幅して、出力端子14から出力する。   The variable attenuator 11 controls the gain of the signal from the input terminal 10 based on the control signal from the variable attenuator control circuit 33. The drive stage amplifier 12 amplifies the transmission signal so that the final stage amplifier 13 can be sufficiently excited. The final stage amplifier 13 amplifies the power of the transmission signal and outputs it from the output terminal 14.

ドライブ段増幅器12と終段増幅器13との間の経路には方向性結合器20が設けられる。方向性結合器20により、ドライブ段増幅器12の出力信号の一部が取得される。方向性結合器20の出力信号は、レベル検出器21及びバックオフ検出器22に供給される。   A directional coupler 20 is provided in the path between the drive stage amplifier 12 and the final stage amplifier 13. A part of the output signal of the drive stage amplifier 12 is acquired by the directional coupler 20. The output signal of the directional coupler 20 is supplied to a level detector 21 and a backoff detector 22.

レベル検出器21は、ドライブ段増幅器12の出力信号レベルを検出する。レベル検出器21で検出されたドライブ段増幅器12の出力信号レベルは、利得検出器23に供給される。バックオフ検出器22は、ドライブ段増幅器12のバックオフ量を検出する。バックオフ検出器22で検出されたドライブ段増幅器12のバックオフ量は、制御回路35に供給される。   The level detector 21 detects the output signal level of the drive stage amplifier 12. The output signal level of the drive stage amplifier 12 detected by the level detector 21 is supplied to the gain detector 23. The back-off detector 22 detects the back-off amount of the drive stage amplifier 12. The back-off amount of the drive stage amplifier 12 detected by the back-off detector 22 is supplied to the control circuit 35.

利得検出器23は、レベル検出器21からのドライブ段増幅器12の出力信号レベルと、レベル検出器25からの終段増幅器13の出力信号レベルに基づいて、終段増幅器13の利得を算出する。利得検出器23で算出された終段増幅器13の利得は、制御回路35に供給される。   The gain detector 23 calculates the gain of the final stage amplifier 13 based on the output signal level of the drive stage amplifier 12 from the level detector 21 and the output signal level of the final stage amplifier 13 from the level detector 25. The gain of the final stage amplifier 13 calculated by the gain detector 23 is supplied to the control circuit 35.

終段増幅器13と出力端子14との間の経路には方向性結合器24が設けられる。方向性結合器24は、終段増幅器13の出力信号の一部を取得する。方向性結合器24の出力信号は、レベル検出器25及びバックオフ検出器26に供給される。   A directional coupler 24 is provided in the path between the final stage amplifier 13 and the output terminal 14. The directional coupler 24 acquires a part of the output signal of the final stage amplifier 13. The output signal of the directional coupler 24 is supplied to a level detector 25 and a backoff detector 26.

レベル検出器25は、終段増幅器13の出力信号レベルを検出する。レベル検出器25で検出された終段増幅器13の出力信号レベルは、利得検出器23に供給されると共に、利得検出器29に供給される。バックオフ検出器26は、終段増幅器13のバックオフ量を検出する。バックオフ検出器22で検出された終段増幅器13のバックオフ量は、制御回路35に供給される。   The level detector 25 detects the output signal level of the final stage amplifier 13. The output signal level of the final stage amplifier 13 detected by the level detector 25 is supplied to the gain detector 23 and also to the gain detector 29. The back-off detector 26 detects the back-off amount of the final stage amplifier 13. The back-off amount of the final amplifier 13 detected by the back-off detector 22 is supplied to the control circuit 35.

可変アッテネータ11とドライブ段増幅器12の間には方向性結合器27が設けられる。方向性結合器27は、ドライブ段増幅器12の入力信号の一部を取得する。方向性結合器27の出力信号は、レベル検出器28に供給される。   A directional coupler 27 is provided between the variable attenuator 11 and the drive stage amplifier 12. The directional coupler 27 acquires a part of the input signal of the drive stage amplifier 12. The output signal of the directional coupler 27 is supplied to the level detector 28.

レベル検出器28は、ドライブ段増幅器12の入力信号レベルを検出する。レベル検出器28で検出されたドライブ段増幅器12の入力信号レベルは、利得検出器29に供給される。   The level detector 28 detects the input signal level of the drive stage amplifier 12. The input signal level of the drive stage amplifier 12 detected by the level detector 28 is supplied to the gain detector 29.

利得検出器29は、レベル検出器25からの終段増幅器13の出力信号レベルと、レベル検出器28からのドライブ段増幅器12の入力信号レベルとに基づいて、ドライブ段増幅器12から終段増幅器13までの間の利得を算出する。利得検出器23で算出されたドライブ段増幅器12から終段増幅器13までの間の利得は、制御回路35に供給されると共に、可変アッテネータ制御回路33に供給される。   Based on the output signal level of the final stage amplifier 13 from the level detector 25 and the input signal level of the drive stage amplifier 12 from the level detector 28, the gain detector 29 is connected to the final stage amplifier 13 from the drive stage amplifier 12. The gain between is calculated. The gain between the drive stage amplifier 12 and the final stage amplifier 13 calculated by the gain detector 23 is supplied to the control circuit 35 and also to the variable attenuator control circuit 33.

可変アッテネータ制御回路33は、可変アッテネータ11に接続されており、電力増幅器の利得を調整する。   The variable attenuator control circuit 33 is connected to the variable attenuator 11 and adjusts the gain of the power amplifier.

ドレイン電圧制御回路30は、ドライブ段増幅器12のドレイン電圧を可変できる電源回路である。ドレイン電圧制御回路31は、終段増幅器13のドレイン電圧を可変できる電源回路である。   The drain voltage control circuit 30 is a power supply circuit that can vary the drain voltage of the drive stage amplifier 12. The drain voltage control circuit 31 is a power supply circuit that can vary the drain voltage of the final stage amplifier 13.

本発明の第1の実施形態に係る電力増幅器1では、入力端子10に送信信号が供給され、この送信信号が可変アッテネータ11、ドライブ段増幅器12及び終段増幅器13の従属接続に供給される。終段増幅器13により送信信号が電力増幅され、この電力増幅された送信信号が出力端子14から出力される。   In the power amplifier 1 according to the first embodiment of the present invention, a transmission signal is supplied to the input terminal 10, and this transmission signal is supplied to the subordinate connection of the variable attenuator 11, the drive stage amplifier 12 and the final stage amplifier 13. The transmission signal is power amplified by the final stage amplifier 13, and this power amplified transmission signal is output from the output terminal 14.

また、本発明の第1の実施形態に係る電力増幅器1では、バックオフ検出器22の検出出力から、ドライブ段増幅器12のバックオフ量が検出され、このバックオフ量が所定値となるように、ドレイン電圧制御回路30により、ドライブ段増幅器12のドレイン電圧が設定される。そして、ドライブ段増幅器12のドレイン電圧制御によるドライブ段増幅器12の利得可変分を、可変アッテネータ11で補償するようにしている。これにより、全周波数帯域に渡って、必要最低減のバックオフ量を確保することができ、また、利得、効率も、周波数特性を殆ど持たなくなる。これにより、どの周波数帯域においてもドライブ段増幅器12のドライブ能力が最適化され、オーバードライブによる終段増幅器13の破損を回避できる。   Further, in the power amplifier 1 according to the first embodiment of the present invention, the back-off amount of the drive stage amplifier 12 is detected from the detection output of the back-off detector 22, and the back-off amount becomes a predetermined value. The drain voltage of the drive stage amplifier 12 is set by the drain voltage control circuit 30. The variable attenuator 11 compensates for the variable gain of the drive stage amplifier 12 due to the drain voltage control of the drive stage amplifier 12. As a result, it is possible to secure the necessary minimum amount of back-off over the entire frequency band, and the gain and efficiency have almost no frequency characteristics. As a result, the drive capability of the drive stage amplifier 12 is optimized in any frequency band, and damage to the final stage amplifier 13 due to overdrive can be avoided.

図2は、本発明の第1の実施形態に係る電力増幅器1の動作を示すフローチャートである。   FIG. 2 is a flowchart showing the operation of the power amplifier 1 according to the first embodiment of the present invention.

図2において、制御回路35は、ドレイン電圧制御回路30及び31を制御して、予め取得したドライブ段増幅器12及び終段増幅器13の特性データを基に、ドライブ段増幅器12のドレイン電圧Vdd_driveを及び終段増幅器13のドレイン電圧Vdd_finalを適当な値に設定し、入力端子10に信号を入力する(ステップS101)。   In FIG. 2, the control circuit 35 controls the drain voltage control circuits 30 and 31, and sets the drain voltage Vdd_drive of the drive stage amplifier 12 based on the previously acquired characteristic data of the drive stage amplifier 12 and the final stage amplifier 13. The drain voltage Vdd_final of the final stage amplifier 13 is set to an appropriate value, and a signal is input to the input terminal 10 (step S101).

次に、制御回路35は、バックオフ検出器26の検出出力により、終段増幅器13のバックオフ量を検出し(ステップS102)、終段増幅器13のバックオフ量が必要最低バックオフ量以上になっているか確認する(ステップS103)。   Next, the control circuit 35 detects the back-off amount of the final stage amplifier 13 from the detection output of the back-off detector 26 (step S102), and the back-off amount of the final stage amplifier 13 exceeds the necessary minimum back-off amount. It is confirmed whether it is (step S103).

例えば、ステップS101で、終段増幅器13のドレイン電圧Vdd_finalを(Vdd_final=V11)に設定したとする。このときの終段増幅器13の入出力特性が、図3において特性101で示すように変化したとする。この場合、制御回路35は、ステップS103で、このときのバックオフ量B11を検出し、このバックオフ量B11が必要最低限のバックオフ量BR1以上かどうかを確認する。ここで、必要最低限のバックオフ量とは、予想されるダイナミックレンジを満足できる最小のバックオフ量である。   For example, assume that the drain voltage Vdd_final of the final stage amplifier 13 is set to (Vdd_final = V11) in step S101. It is assumed that the input / output characteristic of the final stage amplifier 13 at this time changes as indicated by the characteristic 101 in FIG. In this case, in step S103, the control circuit 35 detects the back-off amount B11 at this time, and confirms whether or not the back-off amount B11 is equal to or greater than the minimum necessary back-off amount BR1. Here, the necessary minimum back-off amount is the minimum back-off amount that can satisfy the expected dynamic range.

図2において、ステップS103で、終段増幅器13のバックオフ量が必要最低バックオフ量以上になっていれば(ステップS103 Yes)、次に、制御回路35は、利得検出器23の検出出力から、終段増幅器13の利得を算出する(ステップS104)。終段増幅器13のバックオフ量が必要最低バックオフ量以上になっていなければ(ステップS103 No)、設定値の見直しを行う(ステップS109)。   In FIG. 2, if the back-off amount of the final stage amplifier 13 is greater than or equal to the necessary minimum back-off amount in Step S103 (Yes in Step S103), then the control circuit 35 determines from the detection output of the gain detector 23. Then, the gain of the final stage amplifier 13 is calculated (step S104). If the back-off amount of the final stage amplifier 13 is not equal to or greater than the necessary minimum back-off amount (No in step S103), the set value is reviewed (step S109).

次に、制御回路35は、バックオフ検出器22の検出出力から、ドライブ段増幅器12のバックオフ量を検出する(ステップS105)。そして、制御回路35は、ドライブ段増幅器12のバックオフ量が所定のバックオフ量になっているかを判定する(ステップS106)。ここで、所定のバックオフ量は、ドライブ段増幅器12の必要最低限のバックオフ量である。   Next, the control circuit 35 detects the back-off amount of the drive stage amplifier 12 from the detection output of the back-off detector 22 (step S105). Then, the control circuit 35 determines whether or not the back-off amount of the drive stage amplifier 12 is a predetermined back-off amount (step S106). Here, the predetermined back-off amount is a minimum necessary back-off amount of the drive stage amplifier 12.

例えば、ステップS101で、ドライブ段増幅器12のドレイン電圧Vdd_driveを(Vdd_drive=V21)に設定したとする。このときのドライブ段FETの入出力特性が、図4において特性201に示すように変化したとする。この場合、制御回路35は、ステップS105で、このときのバックオフ量B21を検出し、このバックオフ量B21が必要最低限の所定のバックオフ量BR2になっているかを判定する。   For example, assume that the drain voltage Vdd_drive of the drive stage amplifier 12 is set to (Vdd_drive = V21) in step S101. It is assumed that the input / output characteristics of the drive stage FET at this time change as indicated by the characteristics 201 in FIG. In this case, in step S105, the control circuit 35 detects the back-off amount B21 at this time, and determines whether the back-off amount B21 is the minimum required back-off amount BR2.

図2において、ステップS106で、ドライブ段増幅器12のバックオフ量が必要最低限のバックオフ量になっていなければ(ステップS106 No)、制御回路35は、ドライブ段増幅器12のドレイン電圧を変更して(ステップS107)、ステップS102に処理をリターンする。   In FIG. 2, if the back-off amount of the drive stage amplifier 12 is not the minimum required back-off amount in step S106 (No in step S106), the control circuit 35 changes the drain voltage of the drive stage amplifier 12. (Step S107), the process returns to Step S102.

ステップS102〜ステップS107の処理を繰り返すことで、ドライブ段増幅器12のバックオフ量が必要最低限のバックオフ量となるように収束され、ドライブ段増幅器12のドライブ量が最適化される。   By repeating the processing from step S102 to step S107, the backoff amount of the drive stage amplifier 12 is converged so as to be the minimum necessary backoff amount, and the drive amount of the drive stage amplifier 12 is optimized.

つまり、図4において、ドレイン電圧Vdd_driveを(Vdd_drive=V21)に設定したときには、ドライブ段FET12の入出力特性は、図4において特性201に示すように変化し、ドライブ段FET12のバックオフ量B21は、所定のバックオフ量BR2により大きくなる。この場合には、制御回路35は、ステップS106で、ドライブ段増幅器12のバックオフ量が所定のバックオフ量になっていないと判定し、ドライブ段増幅器12のドレイン電圧を変化させる。ここで、ドレイン電圧Vdd_driveを(Vdd_drive=V22)に変化させると、ドライブ段FET12の入出力特性が、図4において特性202に示すようになったとする。このときのバックオフ量B22は、所定のバックオフ量BR2と殆ど等しい。よって、ドレイン電圧Vdd_driveを(Vdd_drive=V22)に変化させると、制御回路35は、ステップS106で、ドライブ段増幅器12のバックオフ量が所定のバックオフ量になっていると判定することになる。このようにして、ドライブ段増幅器12のドレイン電圧Vdd_driveを変更していくことで、ドライブ段増幅器12のバックオフ量を所定のバックオフ量BR2にすることができる。   That is, in FIG. 4, when the drain voltage Vdd_drive is set to (Vdd_drive = V21), the input / output characteristics of the drive stage FET 12 change as shown by the characteristic 201 in FIG. , And increases by a predetermined back-off amount BR2. In this case, in step S106, the control circuit 35 determines that the back-off amount of the drive stage amplifier 12 is not the predetermined back-off amount, and changes the drain voltage of the drive stage amplifier 12. Here, it is assumed that when the drain voltage Vdd_drive is changed to (Vdd_drive = V22), the input / output characteristics of the drive stage FET 12 are as shown by the characteristics 202 in FIG. The backoff amount B22 at this time is almost equal to the predetermined backoff amount BR2. Therefore, when the drain voltage Vdd_drive is changed to (Vdd_drive = V22), the control circuit 35 determines in step S106 that the back-off amount of the drive stage amplifier 12 is a predetermined back-off amount. In this way, by changing the drain voltage Vdd_drive of the drive stage amplifier 12, the backoff amount of the drive stage amplifier 12 can be set to the predetermined backoff amount BR2.

図2において、ステップS106で、ドライブ段増幅器12のバックオフ量が所定のバックオフ量になると判定されたら、制御回路35は、利得検出器29の検出出力から、ドライブ段増幅器12から終段増幅器13までの間の利得を検出する。このときのドライブ段増幅器12から終段増幅器13までの間の利得は、図3で示される終段増幅器13の利得(=P12−P11)及び図4で示されるドライブ段増幅器12の利得(=P22−P21)を加算した利得(P22−P11)となる。なお、ここで、利得はデシベル表記で計算するものとする。   In FIG. 2, when it is determined in step S106 that the back-off amount of the drive stage amplifier 12 becomes a predetermined back-off amount, the control circuit 35 determines from the detection output of the gain detector 29 to the final stage amplifier from the drive stage amplifier 12. A gain of up to 13 is detected. The gain between the drive stage amplifier 12 and the final stage amplifier 13 at this time is the gain of the final stage amplifier 13 shown in FIG. 3 (= P12−P11) and the gain of the drive stage amplifier 12 shown in FIG. The gain (P22-P11) is obtained by adding P22-P21). Here, the gain is calculated in decibel notation.

そして、制御回路35は、電力増幅器1の総合利得が所望の利得となるように、可変アッテネータ制御回路33にて可変アッテネータ11の減衰量を制御し(ステップS108)、処理を完了する。ステップS108で、可変アッテネータ11の減衰量を可変することで、ドライブ段増幅器12のドレイン電圧を制御したことによるドライブ段増幅器12の利得変化分は補正されることになる。   Then, the control circuit 35 controls the attenuation amount of the variable attenuator 11 by the variable attenuator control circuit 33 so that the total gain of the power amplifier 1 becomes a desired gain (step S108), and the processing is completed. In step S108, by changing the attenuation amount of the variable attenuator 11, the change in the gain of the drive stage amplifier 12 due to the control of the drain voltage of the drive stage amplifier 12 is corrected.

このように、本発明の第1の実施形態では、ドライブ段増幅器12のバックオフが所定のバックオフ量となるように、ドライブ段増幅器12のドレイン電圧が制御される。バックオフ量は、最低限、予想されるダイナミックレンジを満足できる量だけ必要であるが、それ以上のバックオフ量は不要であり、バックオフ量が大きくなれば、効率は低下することになる。また、ドライブ段増幅器12のバックオフ量が大きいと、終段増幅器13に対してドライブ能力が過剰となり、終段増幅器13を破損させる危険性がある。本発明の第1の実施形態では、ドライブ段増幅器12のバックオフが所定のバックオフ量となるようにドライブ段増幅器のドレイン電圧を制御することで、ドライブ段増幅器12のドライブ量が最適化され、終段増幅器13の破損を防止でき、また、効率の向上が図れる。   Thus, in the first embodiment of the present invention, the drain voltage of the drive stage amplifier 12 is controlled so that the backoff of the drive stage amplifier 12 becomes a predetermined backoff amount. The back-off amount is required to be at least an amount that can satisfy the expected dynamic range, but no more back-off amount is required, and the efficiency decreases as the back-off amount increases. Further, if the back-off amount of the drive stage amplifier 12 is large, the drive capability becomes excessive with respect to the final stage amplifier 13, and there is a risk of damaging the final stage amplifier 13. In the first embodiment of the present invention, the drive amount of the drive stage amplifier 12 is optimized by controlling the drain voltage of the drive stage amplifier so that the backoff of the drive stage amplifier 12 becomes a predetermined backoff amount. Further, the final stage amplifier 13 can be prevented from being damaged, and the efficiency can be improved.

図5及び図6は、本発明の第1の実施形態に係る電力増幅器1を構成するドライブ段増幅器12の特性を示したグラフであり、図5はドライブ段増幅器12の入出力特性を示し、図6はドライブ段増幅器12の周波数特性を示している。図5において、特性301は周波数F1のときの入出力特性を示し、特性302は周波数F2のときの入出力特性である。本発明の第1の実施形態では、ドライブ段増幅器12のバックオフが所定量となるように、ドライブ段増幅器12のドレイン電圧が制御される。したがって、周波数F1のときのバックオフ量301と、周波数F2のときのバックオフ量B302は、必要最小限のバックオフ量で等しくなる。そして、図5に示すように、ドライブ段増幅器12の入出力特性は、周波数F1の場合も周波数F2の場合も、略々同様の特性が得られる。   5 and 6 are graphs showing the characteristics of the drive stage amplifier 12 constituting the power amplifier 1 according to the first embodiment of the present invention. FIG. 5 shows the input / output characteristics of the drive stage amplifier 12. FIG. 6 shows the frequency characteristics of the drive stage amplifier 12. In FIG. 5, a characteristic 301 indicates an input / output characteristic at the frequency F1, and a characteristic 302 is an input / output characteristic at the frequency F2. In the first embodiment of the present invention, the drain voltage of the drive stage amplifier 12 is controlled so that the back-off of the drive stage amplifier 12 becomes a predetermined amount. Accordingly, the backoff amount 301 at the frequency F1 and the backoff amount B302 at the frequency F2 are equal to each other with the minimum necessary backoff amount. As shown in FIG. 5, substantially the same input / output characteristics of the drive stage amplifier 12 are obtained for both the frequency F1 and the frequency F2.

図6において、特性401はドライブ段増幅器12の各周波数における利得特性を示し、特性402はドライブ段増幅器12の各周波数におけるバックオフ特性を示し、特性403はドライブ段増幅器12の各周波数における効率特性を示す。本発明の第1の実施形態では、ドライブ段増幅器12のバックオフが必要最低限のバックオフ量となるように、ドライブ段増幅器12のドレイン電圧を制御して、ドライブ量を最適化している。このことから、バックオフ特性402は、どの周波数でも略々一定である。また、利得特性401及び効率特性403についても、どの周波数でも略々一定に近づけることができる。なお、特性404、405、406は、ドライブ段増幅器12のドレイン電圧を制御化してドライブ量を最適化していないときの利得特性、バックオフ特性、及び効率特性を示す。 In FIG. 6, a characteristic 401 indicates a gain characteristic at each frequency of the drive stage amplifier 12, a characteristic 402 indicates a back-off characteristic at each frequency of the drive stage amplifier 12, and a characteristic 403 indicates an efficiency characteristic at each frequency of the drive stage amplifier 12. Indicates. In the first embodiment of the present invention, the drive amount is optimized by controlling the drain voltage of the drive stage amplifier 12 so that the backoff amount of the drive stage amplifier 12 becomes the minimum necessary backoff amount. For this reason, the back-off characteristic 402 is substantially constant at any frequency. Also, the gain characteristic 401 and the efficiency characteristic 403 can be made substantially constant at any frequency. Characteristics 404, 405, and 406 indicate gain characteristics, back-off characteristics, and efficiency characteristics when the drain voltage of the drive stage amplifier 12 is controlled and the drive amount is not optimized.

図7及び図8は、本発明の第1の実施形態に係る電力増幅器1を構成する終段増幅器13の特性を示したグラフであり、図7は終段増幅器13の入出力特性を示し、図8は終段増幅器13の周波数特性を示している。図7において、特性501は周波数F1のときの終段増幅器13の入出力特性を示し、特性502は周波数F2のときの終段増幅器13の入出力特性である。B51は周波数F1のときの終段増幅器13のバックオフ量であり、B52は周波数F2のときの終段増幅器13のバックオフ量B52である。   7 and 8 are graphs showing the characteristics of the final amplifier 13 constituting the power amplifier 1 according to the first embodiment of the present invention. FIG. 7 shows the input / output characteristics of the final amplifier 13, FIG. 8 shows the frequency characteristics of the final stage amplifier 13. In FIG. 7, a characteristic 501 indicates input / output characteristics of the final stage amplifier 13 at the frequency F1, and a characteristic 502 indicates input / output characteristics of the final stage amplifier 13 at the frequency F2. B51 is the backoff amount of the final stage amplifier 13 at the frequency F1, and B52 is the backoff amount B52 of the final stage amplifier 13 at the frequency F2.

また、図8において、特性601は各周波数における利得特性を示し、特性602は各周波数における終段増幅器13のバックオフ特性を示し、特性603は各周波数における終段増幅器13の効率特性を示す。このように、終段増幅器13は、周波数に応じて、利得偏差が生じている。   In FIG. 8, a characteristic 601 indicates a gain characteristic at each frequency, a characteristic 602 indicates a back-off characteristic of the final amplifier 13 at each frequency, and a characteristic 603 indicates an efficiency characteristic of the final amplifier 13 at each frequency. In this way, the final amplifier 13 has a gain deviation depending on the frequency.

図9及び図10は、本発明の第1の実施形態に係る電力増幅器1の総合特性を示したグラフであり、図9は総合入出力特性を示し、図10は総合周波数特性を示している。図9において、特性701は周波数F1のときの入出力特性を示し、特性702は周波数F2のときの入出力特性である。本発明の第1の実施形態では、ドライブ段増幅器12のドレイン電圧を制御したことから、周波数F1のときのバックオフ量B61と、周波数F2のときのバックオフ量B62との差が小さくなる。   9 and 10 are graphs showing the overall characteristics of the power amplifier 1 according to the first embodiment of the present invention. FIG. 9 shows the overall input / output characteristics, and FIG. 10 shows the overall frequency characteristics. . In FIG. 9, a characteristic 701 indicates an input / output characteristic at the frequency F1, and a characteristic 702 is an input / output characteristic at the frequency F2. In the first embodiment of the present invention, since the drain voltage of the drive stage amplifier 12 is controlled, the difference between the backoff amount B61 at the frequency F1 and the backoff amount B62 at the frequency F2 is reduced.

図10において、特性801は各周波数における総合利得特性を示し、特性802は各周波数における総合バックオフ特性を示し、特性803は各周波数における総合効率特性を示す。本発明の第1の実施形態では、総合利得が一定となるように、可変アッテネータ11を制御しており、これにより、利得特性801はどの周波数でも一定である。また、本発明の第1の実施形態では、ドライブ段増幅器12のドレイン電圧を制御してドライブ量を最適化したことから、バックオフ特性802は、どの周波数でも、必要最低限のバックオフ量で略々一定である。また、バックオフ量を必要最低限で略々一定としたことから、効率特性803についても、効率の改善が図れ、また、どの周波数でも効率が略々一定になる。なお、特性805、806、807は、ドライブ段増幅器12のドレイン電圧を最適化しないときの利得特性、バックオフ特性、及び効率特性を示す。   In FIG. 10, a characteristic 801 indicates a total gain characteristic at each frequency, a characteristic 802 indicates a total back-off characteristic at each frequency, and a characteristic 803 indicates a total efficiency characteristic at each frequency. In the first embodiment of the present invention, the variable attenuator 11 is controlled so that the total gain is constant, whereby the gain characteristic 801 is constant at any frequency. In the first embodiment of the present invention, since the drive amount is optimized by controlling the drain voltage of the drive stage amplifier 12, the back-off characteristic 802 has a minimum required back-off amount at any frequency. It is almost constant. Further, since the back-off amount is set to be substantially constant at the minimum necessary, the efficiency of the efficiency characteristic 803 can be improved, and the efficiency is substantially constant at any frequency. Characteristics 805, 806, and 807 indicate gain characteristics, back-off characteristics, and efficiency characteristics when the drain voltage of the drive stage amplifier 12 is not optimized.

以上説明したように、本発明の第1の実施形態では、バックオフ検出器22の検出出力から、ドライブ段増幅器12のバックオフ量が検出され、このバックオフ量が所定値となるように、ドライブ段増幅器12のドレイン電圧が制御される。ドライブ段増幅器12のバックオフ量が必要最低限で一定となっていれば、ドライブ段増幅器12は最適なドライブ能力で最適化されたことになり、オーバードライブによる終段増幅器13の破損を回避でき、また、効率を改善できる。   As described above, in the first embodiment of the present invention, the back-off amount of the drive stage amplifier 12 is detected from the detection output of the back-off detector 22, and the back-off amount becomes a predetermined value. The drain voltage of the drive stage amplifier 12 is controlled. If the back-off amount of the drive stage amplifier 12 is the minimum and constant, the drive stage amplifier 12 is optimized with the optimum drive capability, and damage to the final stage amplifier 13 due to overdrive can be avoided. , Can also improve efficiency.

本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。   The present invention is not limited to the above-described embodiments, and various modifications and applications can be made without departing from the gist of the present invention.

1:電力増幅器
10:入力端子
11:可変アッテネータ
12:ドライブ段増幅器
13:終段増幅器
14:出力端子
20:方向性結合器
21:レベル検出器
22:バックオフ検出器
23:利得検出器
24:方向性結合器
25:レベル検出器
26:バックオフ検出器
27:方向性結合器
28:レベル検出器
29:利得検出器
30,31:ドレイン電圧制御回路
33:可変アッテネータ制御回路
35:制御回路
1: Power amplifier 10: Input terminal 11: Variable attenuator 12: Drive stage amplifier 13: Final stage amplifier 14: Output terminal 20: Directional coupler 21: Level detector 22: Back-off detector 23: Gain detector 24: Directional coupler 25: Level detector 26: Back-off detector 27: Directional coupler 28: Level detector 29: Gain detector 30, 31: Drain voltage control circuit 33: Variable attenuator control circuit 35: Control circuit

Claims (4)

ドライブ段増幅器と終段増幅器とを従属接続させ、送信信号を電力増幅して出力する電力増幅器であって、
前記ドライブ段増幅器のバックオフを検出し、全周波数帯域に渡って前記ドライブ段増幅器のバックオフが所定値となるように、前記ドライブ段増幅器の電源を制御する電源制御手段と、
前記ドライブ段増幅器と終段増幅器とからなる総合利得が所望の利得になるように制御する利得制御手段と
を備えることを特徴とする電力増幅器。
A power amplifier that subordinately connects a drive stage amplifier and a final stage amplifier, amplifies a transmission signal, and outputs the amplified signal.
Power supply control means for detecting the backoff of the drive stage amplifier and controlling the power supply of the drive stage amplifier so that the backoff of the drive stage amplifier has a predetermined value over the entire frequency band;
A power amplifier comprising: gain control means for controlling the total gain of the drive stage amplifier and the final stage amplifier to be a desired gain.
前記バックオフの所定値は、ダイナミックレンジを確保するのに必要最低限となるバックオフ量であることを特徴とする請求項1に記載の電力増幅器。   The power amplifier according to claim 1, wherein the predetermined value of the back-off is a back-off amount that is a minimum necessary for securing a dynamic range. ドライブ段増幅器と終段増幅器とを従属接続させ、送信信号を電力増幅して出力する電力増幅器の制御方法であって、
前記ドライブ段増幅器のバックオフを検出し、全周波数帯域に渡って前記ドライブ段増幅器のバックオフが所定値となるように、前記ドライブ段増幅器の電源を制御し、
前記ドライブ段増幅器と終段増幅器とからなる総合利得が所望の利得になるように制御する
ことを特徴とする電力増幅器の制御方法。
A control method for a power amplifier, in which a drive stage amplifier and a final stage amplifier are connected in cascade, and a transmission signal is amplified and output.
Detecting the back-off of the drive stage amplifier, and controlling the power source of the drive stage amplifier so that the back-off of the drive stage amplifier becomes a predetermined value over the entire frequency band,
A control method for a power amplifier, characterized in that control is performed so that a total gain of the drive stage amplifier and the final stage amplifier becomes a desired gain.
ドライブ段増幅器と終段増幅器とを従属接続させ、送信信号を電力増幅して出力する電力増幅器の制御プログラムであって、
前記ドライブ段増幅器のバックオフを検出し、全周波数帯域に渡って前記ドライブ段増幅器のバックオフが所定値となるように、前記ドライブ段増幅器の電源を制御するステップと、
前記ドライブ段増幅器と終段増幅器とからなる総合利得が所望の利得になるように制御するステップと
を含むことを特徴とするコンピュータにより実行可能な電力増幅器の制御プログラム。
A control program for a power amplifier, in which a drive stage amplifier and a final stage amplifier are connected in cascade, and a transmission signal is amplified and output.
Detecting a back-off of the drive stage amplifier, and controlling a power source of the drive stage amplifier so that the back-off of the drive stage amplifier becomes a predetermined value over the entire frequency band ;
A computer-executable control program for a power amplifier, comprising: controlling a total gain of the drive stage amplifier and the final stage amplifier to be a desired gain.
JP2011046995A 2011-03-03 2011-03-03 Power amplifier, power amplifier control method, and power amplifier control program Active JP5672076B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011046995A JP5672076B2 (en) 2011-03-03 2011-03-03 Power amplifier, power amplifier control method, and power amplifier control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011046995A JP5672076B2 (en) 2011-03-03 2011-03-03 Power amplifier, power amplifier control method, and power amplifier control program

Publications (2)

Publication Number Publication Date
JP2012186568A JP2012186568A (en) 2012-09-27
JP5672076B2 true JP5672076B2 (en) 2015-02-18

Family

ID=47016267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011046995A Active JP5672076B2 (en) 2011-03-03 2011-03-03 Power amplifier, power amplifier control method, and power amplifier control program

Country Status (1)

Country Link
JP (1) JP5672076B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656682B (en) * 2018-02-12 2022-01-14 华为技术有限公司 Method, apparatus, and medium for power adjustment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307384A (en) * 1996-05-16 1997-11-28 Japan Radio Co Ltd Power amplifier
JP2008109184A (en) * 2006-10-23 2008-05-08 Nec Corp Source voltage control method and device for amplifier
JP2008301135A (en) * 2007-05-30 2008-12-11 Nec Corp Transmission device and method of optimizing power efficiency therefor

Also Published As

Publication number Publication date
JP2012186568A (en) 2012-09-27

Similar Documents

Publication Publication Date Title
JP4792273B2 (en) amplifier
US11476807B2 (en) Power amplifier module
JP4941553B2 (en) Amplifying device and method for controlling Doherty amplifier circuit
US8339196B2 (en) Combined cell doherty power amplification apparatus and method
US8466746B2 (en) Three-stage GaN HEMT doherty power amplifier for high frequency applications
US8400216B2 (en) 3-way Doherty power amplifier using driving amplifier
JP2009260658A (en) Power amplifier
US20160315586A1 (en) Power amplifying apparatus and method for controlling power amplifying apparatus
JP2007006164A (en) Amplifier
CN100486106C (en) Amplifier and method of controlling same
JP6410007B2 (en) Cascode amplifier
EP1653606B1 (en) High efficiency amplifier
JP2009303040A (en) High-frequency power amplifier and amplification method
JP5672076B2 (en) Power amplifier, power amplifier control method, and power amplifier control program
JP2006174409A (en) Doherty high efficient amplifier for high frequency and signal processing method thereof
JP2007124460A (en) Amplifier
EP2475094A1 (en) Doherty amplifier
WO2015029462A1 (en) Power amplification device and control method for power amplification device
JP2014175761A (en) Doherty power amplifier
US20160344357A1 (en) Power control method of amplifying module
KR101021471B1 (en) Dynamic Doherty Power Amplifier
JP7258236B2 (en) doherty amplifier
KR102282920B1 (en) Monolithic microwave integrated circuit amplifier and design method thereof
JP4267980B2 (en) Linear power amplifier
JP5010542B2 (en) High frequency power amplifier and amplification method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5672076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150