JP5668519B2 - Write control circuit and semiconductor device - Google Patents

Write control circuit and semiconductor device Download PDF

Info

Publication number
JP5668519B2
JP5668519B2 JP2011031810A JP2011031810A JP5668519B2 JP 5668519 B2 JP5668519 B2 JP 5668519B2 JP 2011031810 A JP2011031810 A JP 2011031810A JP 2011031810 A JP2011031810 A JP 2011031810A JP 5668519 B2 JP5668519 B2 JP 5668519B2
Authority
JP
Japan
Prior art keywords
write
voltage
signal
writing
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011031810A
Other languages
Japanese (ja)
Other versions
JP2012174283A (en
Inventor
剛 小屋敷
剛 小屋敷
準 長山
準 長山
雅仁 礒田
雅仁 礒田
友晴 粟屋
友晴 粟屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011031810A priority Critical patent/JP5668519B2/en
Priority to US13/316,520 priority patent/US8514638B2/en
Publication of JP2012174283A publication Critical patent/JP2012174283A/en
Application granted granted Critical
Publication of JP5668519B2 publication Critical patent/JP5668519B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、電気的に1回限りの書き込みが行われる記憶素子に対する書き込みを制御する書き込み制御回路及び半導体装置に関する。   The present invention relates to a write control circuit and a semiconductor device that control writing to a memory element that is electrically written only once.

近年、RAM(Random Access Memory)回路などにおいて、不良ビットを救済するための冗長処理や、各チップを識別するための識別番号などに、電気ヒューズ素子を使用することが増えてきている。   In recent years, in a RAM (Random Access Memory) circuit or the like, electric fuse elements are increasingly used for redundancy processing for relieving defective bits, identification numbers for identifying each chip, and the like.

電気ヒューズ素子は、電気的に1回限りの書き込みが行われる記憶素子(以下OTP(One Time Programming)素子という)である。電気ヒューズ素子は、所定の書き込み電圧が印加される端子と、書き込みトランジスタに接続されている。所定の書き込み電圧が印加され、WE(Write Enable)信号のような書き込みを制御する信号により、書き込みトランジスタがオン状態となると電気ヒューズ素子に電流が流れる。この電流により電気ヒューズ素子が切断されて、書き込み状態となる。   The electrical fuse element is a storage element (hereinafter referred to as an OTP (One Time Programming) element) in which writing is performed only once electrically. The electric fuse element is connected to a terminal to which a predetermined write voltage is applied and a write transistor. When a predetermined write voltage is applied and a write control signal such as a WE (Write Enable) signal is turned on, a current flows through the electric fuse element. The electric fuse element is cut by this current, and a write state is entered.

そのため、書き込みを行う場合以外に、何らかの意図しない電流が電気ヒューズ素子に流れると、誤書き込みが発生する可能性がある。
従来、書き込み対象のヒューズが切断されると書き込み線の電圧が上昇し、他のヒューズも切断されて誤書き込みが発生することを防止するために、書き込み線の電圧を一定電圧以上にならないようにクランプする技術があった。
For this reason, erroneous writing may occur when an unintended current flows through the electric fuse element other than when writing is performed.
Conventionally, when a write target fuse is cut, the voltage of the write line rises, and other fuses are also cut to prevent erroneous writing, so that the voltage of the write line does not exceed a certain voltage. There was a technique to clamp.

また、ESD(Electrostatic Discharge)発生時に電気ヒューズ素子の誤切断を防止するために、ESDのサージ電流を流すダイオードを設けて電気ヒューズ素子へのサージ電流の流入を防ぐ技術などが知られている。   In addition, in order to prevent erroneous disconnection of an electrical fuse element when ESD (Electrostatic Discharge) occurs, a technique for preventing a surge current from flowing into the electrical fuse element by providing a diode for flowing an ESD surge current is known.

特開昭53−007142号公報JP-A-53-007142 特開2009−177044号公報JP 2009-177044 A

書き込み電圧に異常が発生し、過電圧となると、書き込みトランジスタを制御する信号にも影響を与えることがあり、誤書き込みが発生する問題があった。たとえば、書き込み動作時ではない場合でも、書き込みトランジスタを制御する回路の誤動作によって書き込みトランジスタをオフ状態に維持できず、上記のようなOTP素子に電流が流れてしまう可能性があった。   When an abnormality occurs in the writing voltage and the overvoltage occurs, the signal for controlling the writing transistor may be affected, and there is a problem that erroneous writing occurs. For example, even when not at the time of a write operation, the write transistor cannot be kept off due to a malfunction of a circuit that controls the write transistor, and there is a possibility that a current flows through the OTP element as described above.

発明の一観点によれば、電気的に1回限りの書き込みが行われる記憶素子へ供給される書き込み電圧により駆動され、書き込み信号に応じて、前記記憶素子への書き込みを制御する書き込み制御部と、前記書き込み電圧により駆動され、前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を備えた書き込み制御回路が提供される。 According to one aspect of the invention, electrically writing only once driven by the write voltage supplied to the storage element to be performed, in response to a write signal, a write control unit for controlling the writing into the memory element , A voltage detection unit that is driven by the write voltage, detects the write voltage, and causes the write control unit to stop writing to the storage element regardless of the write signal when the write voltage exceeds a predetermined threshold voltage A write control circuit is provided.

また、電気的に1回限りの書き込みが行われる記憶素子と、前記記憶素子に接続され、制御信号に応じて、書き込み電圧による電流を前記記憶素子に流すか否かを制御する書き込みトランジスタと、前記書き込み電圧により駆動され、書き込み信号に応じた前記制御信号を出力して、前記記憶素子への書き込みを制御する書き込み制御部と、前記書き込み電圧により駆動され、前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、を備えた半導体装置が提供される。 A storage element that is electrically written only once, and a write transistor that is connected to the storage element and controls whether or not a current caused by a write voltage flows through the storage element in accordance with a control signal; Driven by the write voltage , outputs the control signal according to a write signal, and controls the writing to the memory element, and is driven by the write voltage, detects the write voltage, and writes the write There is provided a semiconductor device including a voltage detection unit that causes the write control unit to stop writing to the memory element regardless of the write signal when the voltage becomes equal to or higher than a predetermined threshold voltage.

開示の書き込み制御回路及び半導体装置によれば、電気的に1回限りの書き込みが行われる記憶素子への誤書き込みを抑制できる。   According to the disclosed write control circuit and semiconductor device, erroneous writing to a memory element in which writing is performed only once can be suppressed.

第1の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。1 is a diagram illustrating an example of a semiconductor device and a write control circuit according to a first embodiment; 第2の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。6 is a diagram illustrating an example of a semiconductor device and a write control circuit according to a second embodiment; FIG. 書き込み電圧が正常の場合の、半導体装置の書き込み動作時の各部の信号波形の一例を示す図である。It is a figure which shows an example of the signal waveform of each part at the time of the write-in operation | movement of a semiconductor device when a write voltage is normal. 書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。It is a figure which shows an example of the mode of the signal of a voltage detection part in case a write voltage becomes overvoltage. 第3の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。It is a figure which shows an example of the semiconductor device and write-in control circuit of 3rd Embodiment. 書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。It is a figure which shows an example of the mode of the signal of a voltage detection part in case a write voltage becomes overvoltage.

以下、本発明の実施の形態を、図面を参照しつつ説明する。
なお、以下では電気的に書き込みを行うOTP素子の例として電気ヒューズ素子を用いた例を示すが、これに限定されず、たとえば、トランジスタのゲート酸化膜に高電圧を印加して電気的に破壊することで書き込み状態となるOTP素子などを用いてもよい。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the following, an example in which an electrical fuse element is used as an example of an OTP element that performs electrical writing will be described. However, the present invention is not limited to this. For example, a high voltage is applied to the gate oxide film of a transistor to electrically destroy it. Thus, an OTP element that is in a writing state may be used.

(第1の実施の形態)
図1は、第1の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
半導体装置1は、電気ヒューズ素子2、書き込みトランジスタ3、書き込み制御回路10を有している。また、書き込み制御回路10は、書き込み制御部11、電圧検出部12を有している。
(First embodiment)
FIG. 1 is a diagram illustrating an example of a semiconductor device and a write control circuit according to the first embodiment.
The semiconductor device 1 includes an electric fuse element 2, a write transistor 3, and a write control circuit 10. The write control circuit 10 includes a write control unit 11 and a voltage detection unit 12.

電気ヒューズ素子2と書き込みトランジスタ3は、たとえば、図示しないテスタ回路から書き込み電圧が印加される端子P1と、接地電位(基準電位)である接地端子P2間に接続されている。   The electrical fuse element 2 and the write transistor 3 are connected, for example, between a terminal P1 to which a write voltage is applied from a tester circuit (not shown) and a ground terminal P2 that is a ground potential (reference potential).

電気ヒューズ素子2としては、ポリシリコン層上に形成されたシリサイド層を利用したものや、メタルヒューズなどが用いられる。電気ヒューズ素子2の抵抗値が200Ωで、10mAの電流が流れると切断される場合、書き込み電圧として、たとえば、3V程度が印加される。   As the electric fuse element 2, an element using a silicide layer formed on a polysilicon layer, a metal fuse, or the like is used. When the electric fuse element 2 has a resistance value of 200Ω and is cut when a current of 10 mA flows, for example, about 3 V is applied as a write voltage.

書き込みトランジスタ3は、書き込み制御部11からの制御信号を受け、電気ヒューズ素子2へ電流を流すか否かを制御する。書き込みトランジスタ3は、図1の例では、nチャネル型MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)としている。   The write transistor 3 receives a control signal from the write control unit 11 and controls whether or not a current flows to the electric fuse element 2. In the example of FIG. 1, the write transistor 3 is an n-channel MOSFET (Metal-Oxide Semiconductor Field Effect Transistor).

図1に示す例では、電気ヒューズ素子2の一方の端子は、書き込み電圧が印加される端子P1に接続され、他方の端子は、書き込みトランジスタ3の一方の入出力端子(ドレイン)に接続されている。書き込みトランジスタ3の他方の入出力端子(ソース)は、接地電位である接地端子P2に接続されており、制御端子(ゲート)には、書き込み制御部11からの制御信号が入力される。   In the example shown in FIG. 1, one terminal of the electrical fuse element 2 is connected to a terminal P1 to which a write voltage is applied, and the other terminal is connected to one input / output terminal (drain) of the write transistor 3. Yes. The other input / output terminal (source) of the write transistor 3 is connected to the ground terminal P2, which is the ground potential, and a control signal from the write control unit 11 is input to the control terminal (gate).

書き込み制御回路10において、書き込み制御部11は、たとえば、図示しないテスタ回路から端子P3を介して入力される書き込み信号に応じて、電気ヒューズ素子2への書き込みを制御する。書き込み制御部11は、たとえば、書き込み信号であるWE(Write Enable)信号に応じて、書き込みトランジスタ3をオンまたはオフさせる制御信号を生成することで、電気ヒューズ素子2への書き込みを制御する。書き込み制御部11は、端子P1から供給される書き込み電圧によって駆動される。また、書き込み制御部11は、接地電位である接地端子P2にも接続されている。   In the write control circuit 10, the write control unit 11 controls writing to the electrical fuse element 2 in accordance with, for example, a write signal input from a tester circuit (not shown) via the terminal P3. The write controller 11 controls writing to the electrical fuse element 2 by generating a control signal for turning on or off the write transistor 3 in accordance with, for example, a WE (Write Enable) signal that is a write signal. The write control unit 11 is driven by a write voltage supplied from the terminal P1. The write controller 11 is also connected to a ground terminal P2 that is a ground potential.

電圧検出部12は、端子P1と接地端子P2に接続されており、電気ヒューズ素子2に供給される書き込み電圧を検出する。そして、電圧検出部12は、書き込み電圧が所定の閾値電圧以上となると、書き込み制御部11に入力される書き込み信号に係わらず、電気ヒューズ素子2への書き込みを、書き込み制御部11に停止させる。図1に示す例では、電圧検出部12は、書き込み制御部11に対して、書き込みトランジスタ3の制御端子を、L(Low)レベルの電位に固定させるための信号を送る(詳細は後述する)。   The voltage detector 12 is connected to the terminal P1 and the ground terminal P2, and detects a write voltage supplied to the electrical fuse element 2. When the write voltage becomes equal to or higher than the predetermined threshold voltage, the voltage detection unit 12 causes the write control unit 11 to stop writing to the electrical fuse element 2 regardless of the write signal input to the write control unit 11. In the example shown in FIG. 1, the voltage detection unit 12 sends a signal for fixing the control terminal of the write transistor 3 to a potential of L (Low) level to the write control unit 11 (details will be described later). .

閾値電圧の例は、後述するが、書き込み電圧を3Vとした場合、たとえば、3.3Vなどと設定される。
以上のような書き込み制御回路10により、書き込み電圧が所定の閾値電圧以上の過電圧となっても、書き込みトランジスタ3をオフ状態に維持しておくことができ、誤書き込みを防止できる。
Although an example of the threshold voltage will be described later, when the write voltage is 3 V, for example, 3.3 V is set.
The write control circuit 10 as described above can maintain the write transistor 3 in the OFF state even when the write voltage becomes an overvoltage that is equal to or higher than a predetermined threshold voltage, and erroneous writing can be prevented.

たとえば、書き込み電圧の投入時や、隣接回路の動作時などに、書き込み電圧に異常が発生して過電圧となると、それに伴うノイズにより、端子P3から入力される書き込み信号にも異常が発生する可能性がある。たとえば、一定期間H(High)レベルのパルスの書き込み信号により書き込みを行う場合、過電圧によって書き込み信号に波形の異常などが発生し、書き込みすべき場合でないにも係わらず書き込み信号がHレベルとなると、誤書き込みが発生する可能性がある。また、書き込み電圧が過電圧時に、書き込み状態となると、電気ヒューズ素子2に電流が多く流れ、書き込み過ぎという状態にもなり得える。   For example, when an abnormality occurs in the writing voltage when the writing voltage is turned on or when an adjacent circuit is operated, an overvoltage may occur, and the noise accompanying the abnormality may also cause an abnormality in the writing signal input from the terminal P3. There is. For example, when writing is performed with a pulse write signal having a H (High) level for a certain period, a waveform abnormality or the like occurs in the write signal due to an overvoltage, and the write signal becomes H level even though it should not be written. Incorrect writing may occur. In addition, when the write voltage is overwritten when the write voltage is overvoltage, a large amount of current flows through the electric fuse element 2 and the state can be overwritten.

しかし、本実施の形態の書き込み制御回路10によれば、書き込み電圧が過電圧となり、所定の閾値電圧以上となると、電圧検出部12は、書き込み信号に係わらず、電気ヒューズ素子2への書き込みを、書き込み制御部11に停止させる。図1に示す例では、電圧検出部12は、書き込み制御部11から書き込みトランジスタ3の制御端子に入力される制御信号をLレベルに固定させる。   However, according to the write control circuit 10 of the present embodiment, when the write voltage becomes an overvoltage and becomes equal to or higher than a predetermined threshold voltage, the voltage detection unit 12 writes the electric fuse element 2 regardless of the write signal. The writing control unit 11 is stopped. In the example illustrated in FIG. 1, the voltage detection unit 12 fixes the control signal input from the write control unit 11 to the control terminal of the write transistor 3 at the L level.

これにより、書き込み電圧が所定の閾値電圧以上の過電圧となっても、書き込みトランジスタ3をオフ状態に維持しておくことができ、電気ヒューズ素子2に電流が流れて切断されることを防止でき、誤書き込み及び書き込み過ぎを抑制することができる。   Thereby, even if the write voltage becomes an overvoltage equal to or higher than a predetermined threshold voltage, the write transistor 3 can be maintained in an off state, and a current can be prevented from flowing through the electric fuse element 2 and being cut. Incorrect writing and overwriting can be suppressed.

以下書き込み制御回路10の一例を第2の実施の形態、第3の実施の形態としてより詳細に説明する。
(第2の実施の形態)
図2は、第2の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
Hereinafter, an example of the write control circuit 10 will be described in more detail as the second embodiment and the third embodiment.
(Second Embodiment)
FIG. 2 is a diagram illustrating an example of a semiconductor device and a write control circuit according to the second embodiment.

第1の実施の形態の半導体装置1と同様の要素については、同一符号を付し説明を省略する。
第2の実施の形態の半導体装置1aにおいて、書き込み制御回路10aは、書き込み制御部11a、電圧検出部12aを有している。
The same elements as those of the semiconductor device 1 of the first embodiment are denoted by the same reference numerals and the description thereof is omitted.
In the semiconductor device 1a of the second embodiment, the write control circuit 10a includes a write control unit 11a and a voltage detection unit 12a.

書き込み制御部11aは、インバータ回路111、NAND回路112を有している。
インバータ回路111は、NAND回路112の出力信号の信号レベルを反転させて、書き込みトランジスタ3の制御信号として出力する。
The write control unit 11a includes an inverter circuit 111 and a NAND circuit 112.
The inverter circuit 111 inverts the signal level of the output signal of the NAND circuit 112 and outputs it as a control signal for the write transistor 3.

NAND回路112は、電圧検出部12aの出力信号と、端子P3からの書き込み信号のNAND論理を出力するものである。NAND回路112は、書き込み電圧が閾値電圧以上の場合に電圧検出部12aから出力されるLレベルの出力信号によって、書き込み信号を無効にする。すなわち、NAND回路112は、書き込み信号に係わらずHレベルの信号を出力する。   The NAND circuit 112 outputs the NAND logic of the output signal of the voltage detector 12a and the write signal from the terminal P3. The NAND circuit 112 invalidates the write signal by the L level output signal output from the voltage detection unit 12a when the write voltage is equal to or higher than the threshold voltage. That is, the NAND circuit 112 outputs an H level signal regardless of the write signal.

なお、インバータ回路111とNAND回路112は、端子P1と接地端子P2に接続されており、書き込み電圧によって駆動される。
電圧検出部12aは、端子P1と接地端子P2間に直列に複数接続されたダイオードの数と、ダイオードの順方向電圧により前述の閾値電圧を設定する。図2に示す例では、電圧検出部12aは、トランジスタ121とダイオード122,123,124,125と抵抗126,127を有している。
The inverter circuit 111 and the NAND circuit 112 are connected to the terminal P1 and the ground terminal P2, and are driven by the write voltage.
The voltage detector 12a sets the threshold voltage described above based on the number of diodes connected in series between the terminal P1 and the ground terminal P2 and the forward voltage of the diode. In the example illustrated in FIG. 2, the voltage detection unit 12 a includes a transistor 121, diodes 122, 123, 124, 125 and resistors 126, 127.

トランジスタ121は、図2の例では、nチャネル型MOSFETであり、ドレインは抵抗126を介して端子P1に接続されており、ソースは接地端子P2に接続されている。ゲート(制御端子)は、複数のダイオード122〜125間に接続される。図2の例では、ダイオード124のカソードと、ダイオード125のアノード間のノードN1に接続されている。   In the example of FIG. 2, the transistor 121 is an n-channel MOSFET, the drain is connected to the terminal P1 via the resistor 126, and the source is connected to the ground terminal P2. The gate (control terminal) is connected between the plurality of diodes 122 to 125. In the example of FIG. 2, it is connected to a node N <b> 1 between the cathode of the diode 124 and the anode of the diode 125.

ダイオード122〜125は端子P1と接地端子P2間に直列に接続されている。たとえば、各ダイオード122〜125の順方向電圧Vfが0.8Vとすると、前述の閾値電圧は、0.8×4=3.2Vとなる。   The diodes 122 to 125 are connected in series between the terminal P1 and the ground terminal P2. For example, when the forward voltage Vf of each of the diodes 122 to 125 is 0.8V, the above-described threshold voltage is 0.8 × 4 = 3.2V.

抵抗126は、電圧検出部12aの出力電圧を調整するものであり、たとえば、トランジスタ121のオン抵抗の約100倍程度のものが用いられる。
抵抗127は、一方の端子をノードN1に接続し、他方の端子を接地端子P2に接続している。抵抗127は、ダイオード122〜125がオフ状態のときに、ノードN1の電位を、フローティング状態にならないよう、接地電位に落とすために設けられている。また、抵抗127は、たとえば、ダイオード125のオン抵抗に対して、十分大きい(たとえば、約100倍程度)のものが用いられる。
The resistor 126 adjusts the output voltage of the voltage detection unit 12a. For example, the resistor 126 is about 100 times the on-resistance of the transistor 121.
The resistor 127 has one terminal connected to the node N1 and the other terminal connected to the ground terminal P2. The resistor 127 is provided to drop the potential of the node N1 to the ground potential so as not to be in a floating state when the diodes 122 to 125 are in the off state. The resistor 127 is, for example, sufficiently large (for example, about 100 times) with respect to the on-resistance of the diode 125.

以下、第2の実施の形態の半導体装置1aの動作を説明する。
端子P1に書き込み電圧が印加された場合、たとえば、各ダイオード122〜125の順方向電圧Vfが0.8Vとすると、書き込み電圧が約3.2V以上でない場合、ダイオード122〜125はオフ状態であり電流がほとんど流れない。そのため、ノードN1の電位はLレベルとなる。このときトランジスタ121はオフ状態であるので、トランジスタ121のドレインから取り出される電圧検出部12aの出力信号はHレベルとなる。
Hereinafter, the operation of the semiconductor device 1a according to the second embodiment will be described.
When the write voltage is applied to the terminal P1, for example, when the forward voltage Vf of each of the diodes 122 to 125 is 0.8V, the diodes 122 to 125 are in an off state when the write voltage is not about 3.2V or higher. Almost no current flows. Therefore, the potential of the node N1 becomes L level. At this time, since the transistor 121 is in an off state, the output signal of the voltage detection unit 12a taken out from the drain of the transistor 121 becomes H level.

書き込み制御部11aにおいて、電圧検出部12aからHレベルの出力信号が入力されている場合、書き込み信号がHレベルとなると、NAND回路112の出力信号はLレベルとなり、インバータ回路111の出力信号はHレベルとなる。これにより、書き込みトランジスタ3がオンし、書き込み電圧による電流が流れ、電気ヒューズ素子2に対する書き込みが行われる。書き込み信号がLレベルの場合には、NAND回路112の出力信号はHレベルとなり、インバータ回路111の出力信号はLレベルとなる。このとき、書き込みトランジスタ3はオフ状態となり、電気ヒューズ素子2に対する書き込みは停止状態となる。   In the write control unit 11a, when an output signal of H level is input from the voltage detection unit 12a, when the write signal becomes H level, the output signal of the NAND circuit 112 becomes L level and the output signal of the inverter circuit 111 becomes H level. Become a level. As a result, the write transistor 3 is turned on, a current due to the write voltage flows, and writing to the electrical fuse element 2 is performed. When the write signal is at the L level, the output signal of the NAND circuit 112 is at the H level, and the output signal of the inverter circuit 111 is at the L level. At this time, the write transistor 3 is turned off, and writing to the electrical fuse element 2 is stopped.

書き込み電圧が約3.2V以上となると、電圧検出部12aにおいて、ダイオード122〜125がオンし、電流が流れ、ダイオード125と抵抗127に印加される電圧により、トランジスタ121がオンする。   When the write voltage is about 3.2 V or more, in the voltage detection unit 12a, the diodes 122 to 125 are turned on, current flows, and the transistor 121 is turned on by the voltage applied to the diode 125 and the resistor 127.

なお、抵抗127の値がダイオード125のオン抵抗に対して、十分大きい場合には、ほぼダイオード125の順方向電圧Vf(たとえば、0.8V)により、トランジスタ121がオンする。   Note that when the value of the resistor 127 is sufficiently larger than the on-resistance of the diode 125, the transistor 121 is turned on by the forward voltage Vf of the diode 125 (for example, 0.8 V).

トランジスタ121がオンすることにより、トランジスタ121のドレインから取り出される電圧検出部12aの出力信号はLレベルとなる。この出力信号が、書き込み信号を無効にする信号となる。   When the transistor 121 is turned on, the output signal of the voltage detector 12a taken out from the drain of the transistor 121 becomes L level. This output signal is a signal that invalidates the write signal.

すなわち、書き込み制御部11aのNAND回路112は、書き込み信号の状態に係わらず、Hレベルの出力信号を出力する。このときインバータ回路111の出力信号はLレベルとなるので、書き込みトランジスタ3はオフ状態となり、電気ヒューズ素子2に対する書き込みは停止状態となる。   That is, the NAND circuit 112 of the write control unit 11a outputs an H level output signal regardless of the state of the write signal. At this time, since the output signal of the inverter circuit 111 is at the L level, the write transistor 3 is turned off, and writing to the electrical fuse element 2 is stopped.

図3は、書き込み電圧が正常の場合の、半導体装置の書き込み動作時の各部の信号波形の一例を示す図である。
横軸は時間、縦軸は電圧を示している。上から、異常検出電圧(前述の閾値電圧)、書き込み電圧、電圧検出部12aの出力信号、ノードN1の電位、書き込み信号、書き込みトランジスタ3のゲート電圧を示している。
FIG. 3 is a diagram illustrating an example of a signal waveform of each unit during a write operation of the semiconductor device when the write voltage is normal.
The horizontal axis indicates time, and the vertical axis indicates voltage. From the top, the abnormality detection voltage (the aforementioned threshold voltage), the write voltage, the output signal of the voltage detection unit 12a, the potential of the node N1, the write signal, and the gate voltage of the write transistor 3 are shown.

図2に示した書き込み検出回路10aの場合、異常検出電圧は、たとえば、3.2Vである。書き込み電圧は、正常の場合には、図3に示すように異常検出電圧より小さい。また、ダイオード122〜125がオフ状態であるので、ノードN1の電位は0Vとなっている。そのため、トランジスタ121はオフ状態であり、電圧検出部12aの出力電圧はHレベルとなっている。   In the case of the write detection circuit 10a shown in FIG. 2, the abnormality detection voltage is, for example, 3.2V. In the normal case, the write voltage is smaller than the abnormality detection voltage as shown in FIG. Further, since the diodes 122 to 125 are in the off state, the potential of the node N1 is 0V. Therefore, the transistor 121 is in an off state, and the output voltage of the voltage detection unit 12a is at the H level.

この状態で、書き込み信号がLレベルの場合には、前述のNAND回路112とインバータ回路111の動作により、書き込みトランジスタ3のゲート電圧は0Vとなる。そのため、書き込みトランジスタ3はオフ状態であり、電気ヒューズ素子2への書き込みは行われない。   In this state, when the write signal is at the L level, the gate voltage of the write transistor 3 becomes 0 V by the operations of the NAND circuit 112 and the inverter circuit 111 described above. Therefore, the write transistor 3 is in an off state, and writing to the electrical fuse element 2 is not performed.

書き込み信号がHレベルになると(図3のタイミングt1)、NAND回路112の出力信号がLレベルに反転するため、書き込みトランジスタ3のゲート電圧がHレベルとなる。そのため、書き込みトランジスタ3はオン状態となり電流が流れ、電気ヒューズ素子2への書き込みが行われる。すなわち、電気ヒューズ素子2の切断が開始される。   When the write signal becomes H level (timing t1 in FIG. 3), the output signal of the NAND circuit 112 is inverted to L level, so that the gate voltage of the write transistor 3 becomes H level. Therefore, the write transistor 3 is turned on, current flows, and writing to the electrical fuse element 2 is performed. That is, cutting of the electric fuse element 2 is started.

一定時間の後、書き込み信号がLレベル(0V)に立ち下がると(図3のタイミングt2)、NAND回路112の出力信号がHレベルに反転するため、書き込みトランジスタ3のゲート電圧がLレベルとなる。そのため、書き込みトランジスタ3はオフ状態となり電流が遮断され、電気ヒューズ素子2への書き込みが終了する。   When the write signal falls to L level (0V) after a certain time (timing t2 in FIG. 3), the output signal of the NAND circuit 112 is inverted to H level, so that the gate voltage of the write transistor 3 becomes L level. . Therefore, the write transistor 3 is turned off, the current is interrupted, and writing to the electrical fuse element 2 is completed.

図4は、書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
横軸は時間、縦軸は電圧を示している。
FIG. 4 is a diagram illustrating an example of a signal state of the voltage detection unit when the write voltage is an overvoltage.
The horizontal axis indicates time, and the vertical axis indicates voltage.

書き込み電圧が異常検出電圧以上になると(図4のタイミングt3)、ダイオード122〜125がオン状態となり、ノードN1の電位は、ダイオード125の順方向電圧Vfにほぼ等しい電圧(たとえば、約0.8V)となる。これにより、トランジスタ121はオン状態となり、電圧検出部12aの出力信号はLレベルとなる。   When the write voltage becomes equal to or higher than the abnormality detection voltage (timing t3 in FIG. 4), the diodes 122 to 125 are turned on, and the potential of the node N1 is a voltage approximately equal to the forward voltage Vf of the diode 125 (for example, about 0.8V). ) Thereby, the transistor 121 is turned on, and the output signal of the voltage detection unit 12a becomes L level.

これにより、書き込み制御部11aは、書き込み信号の状態によらず、書き込みトランジスタ3をオフ状態とし、電気ヒューズ素子2への書き込みをしない状態とする。
書き込み電圧が異常検出電圧より小さくなると(図4のタイミングt4)、ダイオード122〜125がオフ状態となり、ノードN1の電位は0Vに下がる。これにより、トランジスタ121はオフ状態となり、電圧検出部12aの出力信号はHレベルとなり、書き込み制御部11aでは書き込み信号の状態に応じた書き込みが行われる。
Thereby, the write control unit 11a turns off the write transistor 3 and does not write to the electrical fuse element 2 regardless of the state of the write signal.
When the write voltage becomes smaller than the abnormality detection voltage (timing t4 in FIG. 4), the diodes 122 to 125 are turned off, and the potential of the node N1 falls to 0V. Thereby, the transistor 121 is turned off, the output signal of the voltage detection unit 12a becomes H level, and the writing control unit 11a performs writing according to the state of the writing signal.

このように、第2の実施の形態の書き込み制御回路10aによれば、書き込み電圧に異常が発生し所定の閾値電圧(異常検出電圧)以上となると、書き込み信号の状態に係わらず、電気ヒューズ素子2への書き込みが停止されるので、誤書き込みを防止できる。   As described above, according to the write control circuit 10a of the second embodiment, when an abnormality occurs in the write voltage and becomes equal to or higher than the predetermined threshold voltage (abnormality detection voltage), the electric fuse element regardless of the state of the write signal. Since writing to 2 is stopped, erroneous writing can be prevented.

また、直列に接続した複数のダイオードを用いて閾値電圧を設定することで、回路規模を小さくすることができる。
なお、図2に示した例では、4つのダイオード122〜125を設けた場合について説明したが、ダイオードの数は、設定する閾値電圧やダイオードの順方向電圧Vfに応じて適宜変更可能である。
In addition, the circuit scale can be reduced by setting the threshold voltage using a plurality of diodes connected in series.
In the example illustrated in FIG. 2, the case where the four diodes 122 to 125 are provided has been described. However, the number of diodes can be appropriately changed according to the threshold voltage to be set and the forward voltage Vf of the diode.

また、図2に示した例では、各ダイオード122〜125がオンして順方向の電流が流れるときに、ダイオード125に印加される電圧によって、トランジスタ121がオンするようにしたがこれに限定されない。ダイオード122〜125がオンしたときに、トランジスタ121もオンするように、トランジスタ121の制御端子のダイオード122〜125間への接続位置を、各ダイオード122〜125の順方向電圧Vfに応じて、適宜変更してもよい。   In the example shown in FIG. 2, the transistor 121 is turned on by the voltage applied to the diode 125 when each diode 122 to 125 is turned on and a forward current flows. However, the present invention is not limited to this. . The connection position of the control terminal of the transistor 121 between the diodes 122 to 125 is appropriately set according to the forward voltage Vf of each diode 122 to 125 so that the transistor 121 is also turned on when the diodes 122 to 125 are turned on. It may be changed.

(第3の実施の形態)
図5は、第3の実施の形態の半導体装置及び書き込み制御回路の一例を示す図である。
図2に示した第2の実施の形態の半導体装置1aと同様の要素については、同一符号を付し説明を省略する。
(Third embodiment)
FIG. 5 is a diagram illustrating an example of a semiconductor device and a write control circuit according to the third embodiment.
Elements that are the same as those of the semiconductor device 1a of the second embodiment shown in FIG.

第3の実施の形態の半導体装置1bにおいて、書き込み制御回路10bの電圧検出部12bが、第2の実施の形態の電圧検出部12aと異なっている。
電圧検出部12bは、閾値電圧発生回路128、比較回路129を有している。
In the semiconductor device 1b of the third embodiment, the voltage detection unit 12b of the write control circuit 10b is different from the voltage detection unit 12a of the second embodiment.
The voltage detection unit 12b includes a threshold voltage generation circuit 128 and a comparison circuit 129.

閾値電圧発生回路128は、異常検出電圧として用いる所定の閾値電圧を発生する。閾値電圧発生回路128は、たとえば、トランジスタを複数組み合わせた定電圧発生回路、図2に示したような直列に接続された複数のダイオード、またはツェナーダイオードなどを含み、所望の閾値電圧を発生する。たとえば、ダイオードの接続数が異なる複数の直列回路を有し、図示しないテスタ回路からの信号により、何れかの直列回路を選択することで閾値電圧を調整できるようにしてもよい。   The threshold voltage generation circuit 128 generates a predetermined threshold voltage used as an abnormality detection voltage. The threshold voltage generation circuit 128 includes, for example, a constant voltage generation circuit in which a plurality of transistors are combined, a plurality of diodes connected in series as shown in FIG. 2, a Zener diode, or the like, and generates a desired threshold voltage. For example, a plurality of series circuits having different numbers of connected diodes may be provided, and the threshold voltage may be adjusted by selecting one of the series circuits based on a signal from a tester circuit (not shown).

比較回路129の負入力端子は、端子P1に接続され、正入力端子は閾値電圧発生回路128に接続されている。比較回路129は、端子P1に印加される書き込み電圧が、閾値電圧発生回路128で発生される閾値電圧以上になると、書き込み制御部11aにおいて、書き込み信号を無効にする信号を出力する。図5に示す例では、比較回路129は、書き込み信号を無効にするLレベルの出力信号を出力する。   The negative input terminal of the comparison circuit 129 is connected to the terminal P1, and the positive input terminal is connected to the threshold voltage generation circuit 128. When the write voltage applied to the terminal P1 is equal to or higher than the threshold voltage generated by the threshold voltage generation circuit 128, the comparison circuit 129 outputs a signal for invalidating the write signal in the write control unit 11a. In the example shown in FIG. 5, the comparison circuit 129 outputs an L level output signal that invalidates the write signal.

なお、閾値電圧発生回路128と比較回路129は、それぞれ、端子P1と接地端子P2間に接続され、書き込み電圧によって駆動される。
このような書き込み制御回路10bにおいて、書き込み電圧が閾値電圧よりも小さい場合には、電圧検出部12bの出力信号は、図3に示した第2の実施の形態の半導体装置1aの動作波形と同様に、Hレベルとなる。そして、書き込み制御部11aでは書き込み信号の状態に応じた書き込みが行われる。
The threshold voltage generation circuit 128 and the comparison circuit 129 are connected between the terminal P1 and the ground terminal P2, respectively, and are driven by the write voltage.
In such a write control circuit 10b, when the write voltage is smaller than the threshold voltage, the output signal of the voltage detector 12b is the same as the operation waveform of the semiconductor device 1a of the second embodiment shown in FIG. Then, it becomes H level. The write controller 11a performs writing according to the state of the write signal.

書き込み電圧が閾値電圧発生回路128から出力される閾値電圧以上のときは以下のような動作が行われる。
図6は、書き込み電圧が過電圧となる場合の電圧検出部の信号の様子の一例を示す図である。
When the write voltage is equal to or higher than the threshold voltage output from the threshold voltage generation circuit 128, the following operation is performed.
FIG. 6 is a diagram illustrating an example of a signal state of the voltage detection unit when the write voltage is an overvoltage.

横軸は時間、縦軸は電圧を示している。
書き込み電圧が異常検出電圧(閾値電圧)以上になると(図6のタイミングt5)、比較回路129の出力、すなわち電圧検出部12bの出力信号がLレベルとなる。
The horizontal axis indicates time, and the vertical axis indicates voltage.
When the writing voltage becomes equal to or higher than the abnormality detection voltage (threshold voltage) (timing t5 in FIG. 6), the output of the comparison circuit 129, that is, the output signal of the voltage detection unit 12b becomes L level.

これにより、書き込み制御部11aは、書き込み信号の状態によらず、書き込みトランジスタ3をオフ状態とし、電気ヒューズ素子2への書き込みをしない状態とする。
書き込み電圧が異常検出電圧より小さくなると(図6のタイミングt6)、比較回路129の出力、すなわち電圧検出部12bの出力信号がHレベルとなり、書き込み制御部11aでは書き込み信号の状態に応じた書き込みが行われる。
Thereby, the write control unit 11a turns off the write transistor 3 and does not write to the electrical fuse element 2 regardless of the state of the write signal.
When the write voltage becomes smaller than the abnormality detection voltage (timing t6 in FIG. 6), the output of the comparison circuit 129, that is, the output signal of the voltage detection unit 12b becomes H level, and the write control unit 11a performs writing according to the state of the write signal. Done.

このように、第3の実施の形態の書き込み制御回路10bによれば、書き込み電圧に異常が発生し所定の閾値電圧(異常検出電圧)以上となると、書き込み信号の状態に係わらず、電気ヒューズ素子2への書き込みが停止されるので、誤書き込みを防止できる。   As described above, according to the write control circuit 10b of the third embodiment, when an abnormality occurs in the write voltage and becomes equal to or higher than the predetermined threshold voltage (abnormality detection voltage), the electric fuse element regardless of the state of the write signal. Since writing to 2 is stopped, erroneous writing can be prevented.

また、閾値電圧発生回路128により、所望の閾値電圧が設定できる。
以上、実施の形態に基づき、本発明の書き込み制御回路及び半導体装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
Further, a desired threshold voltage can be set by the threshold voltage generation circuit 128.
As described above, one aspect of the write control circuit and the semiconductor device of the present invention has been described based on the embodiment, but these are merely examples, and the present invention is not limited to the above description.

たとえば、電気ヒューズ素子を複数設けてもよい。その場合、各電気ヒューズ素子と書き込みトランジスタに対して、書き込み制御回路10,10a,10bが設けられる。
また、書き込みトランジスタ3や、トランジスタ121はpチャネル型MOSFETとしてもよい。その場合は、適宜回路構成が変更される。また、MOSFETの代わりに、バイポーラトランジスタを用いてもよい。
For example, a plurality of electrical fuse elements may be provided. In that case, a write control circuit 10, 10a, 10b is provided for each electrical fuse element and write transistor.
Further, the write transistor 3 and the transistor 121 may be p-channel MOSFETs. In that case, the circuit configuration is changed as appropriate. A bipolar transistor may be used instead of the MOSFET.

また、電気ヒューズ素子を複数設けた別の構成として、各電気ヒューズ素子と書き込みトランジスタ、書き込み制御回路内の書き込み制御部に対して、電圧検出部12,12a,12bを共通とした構成を適用してもよい。   Further, as another configuration in which a plurality of electrical fuse elements are provided, a configuration in which the voltage detection units 12, 12a, and 12b are shared with respect to each electrical fuse element, the write transistor, and the write control unit in the write control circuit is applied. May be.

1 半導体装置
2 電気ヒューズ素子
3 書き込みトランジスタ
10 書き込み制御回路
11 書き込み制御部
12 電圧検出部
P1,P3 端子
P2 接地端子
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Electrical fuse element 3 Write transistor 10 Write control circuit 11 Write control part 12 Voltage detection part P1, P3 terminal P2 Ground terminal

Claims (6)

電気的に1回限りの書き込みが行われる記憶素子へ供給される書き込み電圧により駆動され、書き込み信号に応じて、前記記憶素子への書き込みを制御する書き込み制御部と、
前記書き込み電圧により駆動され、前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、
を有することを特徴とする書き込み制御回路。
Driven by electrical writing voltage writing only once supplied to the storage element to be performed, in response to a write signal, a write control unit for controlling the writing into the memory element,
A voltage detection unit that is driven by the write voltage, detects the write voltage, and causes the write control unit to stop writing to the storage element regardless of the write signal when the write voltage exceeds a predetermined threshold voltage; ,
A write control circuit comprising:
前記書き込み制御部は、前記書き込み電圧が前記閾値電圧以上となると、前記電圧検出部から出力される信号によって、前記書き込み信号を無効にする論理回路を有していることを特徴とする請求項1記載の書き込み制御回路。   The write control unit includes a logic circuit that invalidates the write signal by a signal output from the voltage detection unit when the write voltage is equal to or higher than the threshold voltage. The write control circuit described. 前記電圧検出部は、接地端子と前記書き込み電圧が印加される端子間に直列に複数接続されたダイオードを有し、前記ダイオードの数と、順方向電圧により前記閾値電圧が設定されていることを特徴とする請求項1または2記載の書き込み制御回路。   The voltage detector includes a plurality of diodes connected in series between a ground terminal and a terminal to which the write voltage is applied, and the threshold voltage is set by the number of the diodes and a forward voltage. The write control circuit according to claim 1 or 2, characterized in that: 前記電圧検出部は、前記接地端子と前記書き込み電圧が印加される端子間に接続され、制御端子を複数の前記ダイオード間に接続し、一方の入出力端子から前記書き込み信号を無効にする信号を前記書き込み制御部に出力するトランジスタを有することを特徴とする請求項3記載の書き込み制御回路。   The voltage detection unit is connected between the ground terminal and a terminal to which the write voltage is applied, a control terminal is connected between the plurality of diodes, and a signal that invalidates the write signal from one input / output terminal. 4. The write control circuit according to claim 3, further comprising a transistor that outputs to the write control unit. 前記電圧検出部は、前記閾値電圧を発生する閾値電圧発生回路と、前記書き込み電圧と前記閾値電圧とを比較して前記書き込み電圧が前記閾値電圧以上になると、前記書き込み電圧を無効にする信号を前記書き込み制御部に出力する比較回路と、を有することを特徴とする請求項1または2記載の書き込み制御回路。   The voltage detection unit compares a threshold voltage generation circuit that generates the threshold voltage, and compares the write voltage with the threshold voltage, and outputs a signal that invalidates the write voltage when the write voltage exceeds the threshold voltage. The write control circuit according to claim 1, further comprising: a comparison circuit that outputs to the write control unit. 電気的に1回限りの書き込みが行われる記憶素子と、
前記記憶素子に接続され、制御信号に応じて、書き込み電圧による電流を前記記憶素子に流すか否かを制御する書き込みトランジスタと、
前記書き込み電圧により駆動され、書き込み信号に応じた前記制御信号を出力して、前記記憶素子への書き込みを制御する書き込み制御部と、
前記書き込み電圧により駆動され、前記書き込み電圧を検出し、前記書き込み電圧が所定の閾値電圧以上となると、前記書き込み信号に係わらず前記記憶素子への書き込みを前記書き込み制御部に停止させる電圧検出部と、
を有することを特徴とする半導体装置。
A storage element that is electrically written only once;
A write transistor that is connected to the storage element and controls whether or not a current caused by a write voltage flows through the storage element in accordance with a control signal;
A write controller that is driven by the write voltage and outputs the control signal according to a write signal to control writing to the storage element;
A voltage detection unit that is driven by the write voltage, detects the write voltage, and causes the write control unit to stop writing to the storage element regardless of the write signal when the write voltage exceeds a predetermined threshold voltage; ,
A semiconductor device comprising:
JP2011031810A 2011-02-17 2011-02-17 Write control circuit and semiconductor device Expired - Fee Related JP5668519B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011031810A JP5668519B2 (en) 2011-02-17 2011-02-17 Write control circuit and semiconductor device
US13/316,520 US8514638B2 (en) 2011-02-17 2011-12-11 Write control circuit and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011031810A JP5668519B2 (en) 2011-02-17 2011-02-17 Write control circuit and semiconductor device

Publications (2)

Publication Number Publication Date
JP2012174283A JP2012174283A (en) 2012-09-10
JP5668519B2 true JP5668519B2 (en) 2015-02-12

Family

ID=46977063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011031810A Expired - Fee Related JP5668519B2 (en) 2011-02-17 2011-02-17 Write control circuit and semiconductor device

Country Status (1)

Country Link
JP (1) JP5668519B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211087A (en) * 1994-01-17 1995-08-11 Nippondenso Co Ltd On-vehicle electronic control device
JP4772328B2 (en) * 2005-01-13 2011-09-14 株式会社東芝 Nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
JP2012174283A (en) 2012-09-10

Similar Documents

Publication Publication Date Title
JP6503395B2 (en) Electrostatic discharge circuit
JP2016100525A (en) Electrostatic protection circuit and semiconductor integrated circuit device
CN108206036B (en) Memory with single particle locking prevention circuit
US10354991B2 (en) Integrated circuit with protection from transient electrical stress events and method therefor
JP2016511933A5 (en)
JP2010147979A (en) Semiconductor device and adjustment method of power-on resetting circuit
US8514638B2 (en) Write control circuit and semiconductor device
US20180083443A1 (en) Integrated circuit with protection from transient electrical stress events and method therefor
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
US9019793B1 (en) Semiconductor devices
JP2018037783A (en) Integrated circuit and electronic apparatus
US7764108B2 (en) Electrical fuse circuit
JP5668519B2 (en) Write control circuit and semiconductor device
US7969212B2 (en) Circuit for generating power-up signal of semiconductor memory apparatus
JP2017028073A (en) Integrated circuit
JP2014022560A (en) Protection element, semiconductor device and electronic apparatus
CN110010166B (en) Semiconductor device with a plurality of semiconductor chips
JP2017168173A (en) Integrated circuit
US20090052102A1 (en) Semiconductor device
US20070165465A1 (en) Repair i/o fuse circuit of semiconductor memory device
KR102509586B1 (en) A generation circuit for bias current of reading otp cell and a control method thereof
KR101201606B1 (en) High voltage switch circuit of a semiconductor apparatus
JP5522079B2 (en) Write control circuit and semiconductor device
US20230127577A1 (en) Input/output pad suitable for memory and method of controlling same
JP4147174B2 (en) Power-on reset circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141201

R150 Certificate of patent or registration of utility model

Ref document number: 5668519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees