JP5668404B2 - 構成情報管理装置、その方法及びそのプログラム並びに動作合成装置 - Google Patents
構成情報管理装置、その方法及びそのプログラム並びに動作合成装置 Download PDFInfo
- Publication number
- JP5668404B2 JP5668404B2 JP2010228633A JP2010228633A JP5668404B2 JP 5668404 B2 JP5668404 B2 JP 5668404B2 JP 2010228633 A JP2010228633 A JP 2010228633A JP 2010228633 A JP2010228633 A JP 2010228633A JP 5668404 B2 JP5668404 B2 JP 5668404B2
- Authority
- JP
- Japan
- Prior art keywords
- configuration information
- profile
- reconfigurable hardware
- electronic circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
上述した実施形態では、プロファイル機能付き回路900a(第2の動作レベル記述を動作合成することにより得られる回路)を再構成可能ハードウェア900に実装した。そして実装されたプロファイル機能付き回路900aを動作させることにより得られるプロファイル情報と、第1の動作レベル記述とを動作合成する例を示した。しかしながら、プロファイル機能付き回路900aは、単にプロファイル情報を取得するための回路ではなく、本来実現されるべきアプリケーション機能(演算機能、通信機能等)も備えている。このため、プロファイル機能付き回路900aを再構成可能ハードウェア900に実装した状態で、アプリケーションを実行する構成としてもよい。
前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することによって、前記再構成可能ハードウェア上に前記構成情報に対応した電子回路を実現させ、当該実現された電子回路に対応した構成情報の内の、次に遷移すべき構成の情報を、従来の次に遷移すべき構成の情報から新たな次に遷移すべき構成の情報へと変更することにより、次に遷移すべき構成の情報を書き換える書き込み部と、
を備えることを特徴とする構成情報管理装置。
前記再構成可能ハードウェア上の構成情報メモリに独立した複数の書き込みポートと読み込みポートを持たせることにより前記電子回路の動作を停止することなく、構成情報を書き込むことを特徴とする構成情報管理装置。
前記構成情報は、プロファイル情報を取得し出力するための記述であるプロファイル記述を含んで生成されたものであり、前記再構成可能ハードウェアにより実現される電子回路は、前記プロファイル情報を取得し出力することを特徴とする構成情報管理装置。
前記書き込み部は、前記構成情報読み込み部が前記指定された構成情報のサイズが、前記再構成可能ハードウェア上の構成情報メモリの容量以下か否かを判別し、前記再構成可能ハードウェア上の構成情報メモリの容量以下と判別できた場合に、前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することを特徴とする構成情報管理装置。
前記再構成可能ハードウェアにより実現される電子回路の動作レベル記述である第1の動作レベル記述の入力を受け付ける受付部と、
プロファイル情報を取得し出力するための記述であるプロファイル記述を受け付け、当該プロファイル記述を前記第1の動作レベル記述に追加することにより第2の動作レベル記述を生成する追加部と、
与えられた動作レベル記述を動作合成してレジスタ転送レベル記述を生成する動作合成部と、
前記第2の動作レベル記述を前記動作合成部に動作合成させることによりレジスタ転送レベル記述を取得し、当該レジスタ転送レベル記述を論理合成することにより構成情報を生成し、生成した構成情報を前記構成情報管理装置に送信し、前記前記構成情報に対応した電子回路から出力される前記プロファイル情報を取得するプロファイル部と、
前記プロファイル部が出力させたプロファイル情報と、ユーザから指定された重視パラメータ情報と、に基づいて、動作レベル記述から最適化されたレジスタ転送レベル記述を生成するために必要な最適化情報を生成し、当該生成した最適化情報と、前記第1の動作レベル記述を前記動作合成部に動作合成させることにより最適化されたレジスタ転送レベル記述を取得する最適化部と、
を備えることを特徴とする動作合成装置。
前記最適化部は、前記動作合成部に前記第1の動作レベル記述を与えるのに代えて、前記第2の動作レベル記述を与えることを特徴とする動作合成装置。
前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することによって、前記再構成可能ハードウェア上に前記構成情報に対応した電子回路を実現させ、当該実現された電子回路に対応した構成情報の内の、次に遷移すべき構成の情報を、従来の次に遷移すべき構成の情報から新たな次に遷移すべき構成の情報へと変更することにより、次に遷移すべき構成の情報を書き換える、
ことを特徴とする構成情報管理方法。
前記再構成可能ハードウェア上の構成情報メモリに独立した複数の書き込みポートと読み込みポートを持たせることにより前記電子回路の動作を停止することなく、構成情報を書き込むことを特徴とする構成情報管理方法。
前記構成情報は、プロファイル情報を取得し出力するための記述であるプロファイル記述を含んで生成されたものであり、前記再構成可能ハードウェアにより実現される電子回路は、前記プロファイル情報を取得し出力することを特徴とする構成情報管理方法。
前記指定された構成情報のサイズが、前記再構成可能ハードウェア上の構成情報メモリの容量以下か否かを判別し、前記再構成可能ハードウェア上の構成情報メモリの容量以下と判別できた場合に、前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することを特徴とする構成情報管理方法。
前記再構成可能ハードウェアにより実現される電子回路の動作レベル記述である第1の動作レベル記述の入力を受け付け、
プロファイル情報を取得し出力するための記述であるプロファイル記述を受け付け、当該プロファイル記述を前記第1の動作レベル記述に追加することにより第2の動作レベル記述を生成し、
与えられた動作レベル記述を動作合成してレジスタ転送レベル記述を生成し、
前記第2の動作レベル記述を前記動作合成部に動作合成させることによりレジスタ転送レベル記述を取得し、当該レジスタ転送レベル記述を論理合成することにより構成情報を生成し、生成した構成情報を前記構成情報管理方法に送信し、前記前記構成情報に対応した電子回路から出力される前記プロファイル情報を取得し、
前記出力させたプロファイル情報と、ユーザから指定された重視パラメータ情報と、に基づいて、動作レベル記述から最適化されたレジスタ転送レベル記述を生成するために必要な最適化情報を生成し、当該生成した最適化情報と、前記第1の動作レベル記述を前記動作合成させることにより最適化されたレジスタ転送レベル記述を取得する、
ことを特徴とする構成情報管理方法。
前記第1の動作レベル記述を与えるのに代えて、前記第2の動作レベル記述を与えることを特徴とする構成情報管理方法。
前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することによって、前記再構成可能ハードウェア上に前記構成情報に対応した電子回路を実現させ、当該実現された電子回路に対応した構成情報の内の、次に遷移すべき構成の情報を、従来の次に遷移すべき構成の情報から新たな次に遷移すべき構成の情報へと変更することにより、次に遷移すべき構成の情報を書き換える書き込み機能と、
を備える構成情報管理装置としてコンピュータを動作させることを特徴とする構成情報管理プログラム。
前記再構成可能ハードウェア上の構成情報メモリに独立した複数の書き込みポートと読み込みポートを持たせることにより前記電子回路の動作を停止することなく、構成情報を書き込むことを特徴とする構成情報管理プログラム。
前記構成情報は、プロファイル情報を取得し出力するための記述であるプロファイル記述を含んで生成されたものであり、前記再構成可能ハードウェアにより実現される電子回路は、前記プロファイル情報を取得し出力することを特徴とする構成情報管理プログラム。
前記書き込み機能は、前記構成情報読み込み機能が前記指定された構成情報のサイズが、前記再構成可能ハードウェア上の構成情報メモリの容量以下か否かを判別し、前記再構成可能ハードウェア上の構成情報メモリの容量以下と判別できた場合に、前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することを特徴とする構成情報管理プログラム。
101、201 CPU
102、202 ROM
103、203 RAM
104 ハードディスク装置
105、204 入力装置
106 表示装置
107、205 出力装置
110 受付部
120 追加部
130 動作合成部
140 プロファイル部
150 最適化部
200、200−1 構成情報管理装置
210 構成情報読み込み部
220 構成情報書き込み部
900 再構成可能ハードウェア
900a プロファイル機能付き回路
910 構成情報メモリ
Claims (9)
- 再構成可能ハードウェアにより実現される電子回路の構成情報の指定を受け付ける構成情報読み込み部と、
前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することによって、前記再構成可能ハードウェア上に前記構成情報に対応した電子回路を実現させ、当該実現された電子回路に対応した構成情報の内の、次に遷移すべき構成の情報を、従来の次に遷移すべき構成の情報から新たな次に遷移すべき構成の情報へと変更することにより、次に遷移すべき構成の情報を書き換える書き込み部と、
を備え、
前記再構成可能ハードウェア上の構成情報メモリに相互に独立した複数の書き込みポートと読み出しポートを持たせることにより前記電子回路の動作を停止することなく、次に遷移すべき構成の情報を書き込むことを特徴とする構成情報管理装置。 - 請求項1に記載の構成情報管理装置において、
前記電子回路の動作を停止することなく、次に遷移すべき構成の情報を書き込むことと並行して、前記再構成可能ハードウェアにより実現される電子回路上で、プロファイル情報の出力を目的とするものではないアプリケーションが動作することを特徴とする構成情報管理装置。 - 請求項2に記載の構成情報管理装置において、
前記構成情報は、プロファイル情報を取得し出力するための記述であるプロファイル記述を含んで生成されたものであり、
前記プロファイル情報の出力を目的とするものではないアプリケーションが使用していない再構成可能ハードウェアにより実現される電子回路上のリソースを使用して、前記再構成可能ハードウェアにより実現される電子回路は前記プロファイル情報を取得し出力することを特徴とする構成情報管理装置。 - 請求項1乃至3に記載の構成情報管理装置において、
前記書き込み部が前記書き換えを行ったことにより実現された前記電子回路から出力されるプロファイル情報に基づいて生成された構成情報を使用して前記書き込み部が再度前記書き換えを行うことを繰り返すことを特徴とする構成情報管理装置。 - 請求項1乃至4の何れか1項に記載の構成情報管理装置において、
前記書き込み部は、前記構成情報読み込み部が前記指定された構成情報のサイズが、前記再構成可能ハードウェア上の構成情報メモリの容量以下か否かを判別し、前記再構成可能ハードウェア上の構成情報メモリの容量以下と判別できた場合に、前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することを特徴とする構成情報管理装置。 - 請求項1乃至5の何れか1項に記載の構成情報管理装置と接続された動作合成装置において、
前記再構成可能ハードウェアにより実現される電子回路の動作レベル記述である第1の動作レベル記述の入力を受け付ける受付部と、
プロファイル情報を取得し出力するための記述であるプロファイル記述を受け付け、当該プロファイル記述を前記第1の動作レベル記述に追加することにより第2の動作レベル記述を生成する追加部と、
与えられた動作レベル記述を動作合成してレジスタ転送レベル記述を生成する動作合成部と、
前記第2の動作レベル記述を前記動作合成部に動作合成させることによりレジスタ転送レベル記述を取得し、当該レジスタ転送レベル記述を論理合成することにより構成情報を生成し、生成した構成情報を前記構成情報管理装置に送信し、前記構成情報に対応した電子回路から出力される前記プロファイル情報を取得するプロファイル部と、
前記プロファイル部が出力させたプロファイル情報と、ユーザから指定された重視パラメータ情報と、に基づいて、動作レベル記述から最適化されたレジスタ転送レベル記述を生成するために必要な最適化情報を生成し、当該生成した最適化情報と、前記第1の動作レベル記述を前記動作合成部に動作合成させることにより最適化されたレジスタ転送レベル記述を取得する最適化部と、
を備えることを特徴とする動作合成装置。 - 請求項6に記載の動作合成装置において、
前記最適化部は、前記動作合成部に前記第1の動作レベル記述を与えるのに代えて、前記第2の動作レベル記述を与えることを特徴とする動作合成装置。 - 構成情報管理装置により実行される構成情報管理方法であって、
前記構成情報管理装置が備える構成情報読み込み部が、再構成可能ハードウェアにより実現される電子回路の構成情報の指定を受け付け、
前記構成情報管理装置が備える書き込み部が、前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することによって、前記再構成可能ハードウェア上に前記構成情報に対応した電子回路を実現させ、当該実現された電子回路に対応した構成情報の内の、次に遷移すべき構成の情報を、従来の次に遷移すべき構成の情報から新たな次に遷移すべき構成の情報へと変更することにより、次に遷移すべき構成の情報を書き換え、
前記再構成可能ハードウェア上の構成情報メモリには相互に独立した複数の書き込みポートと読み出しポートが持たされており、当該構成情報管理方法では前記電子回路の動作を停止することなく、次に遷移すべき構成の情報を書き込むことを特徴とする構成情報管理方法。 - 再構成可能ハードウェアにより実現される電子回路の構成情報の指定を受け付ける構成情報読み込み機能と、
前記構成情報を前記再構成可能ハードウェア上の構成情報メモリへと転送することによって、前記再構成可能ハードウェア上に前記構成情報に対応した電子回路を実現させ、当該実現された電子回路に対応した構成情報の内の、次に遷移すべき構成の情報を、従来の次に遷移すべき構成の情報から新たな次に遷移すべき構成の情報へと変更することにより、次に遷移すべき構成の情報を書き換える書き込み機能と、
を備え、
前記再構成可能ハードウェア上の構成情報メモリに相互に独立した複数の書き込みポートと読み出しポートを持たせることにより前記電子回路の動作を停止することなく、次に遷移すべき構成の情報を書き込む構成情報管理装置としてコンピュータを動作させることを特徴とする構成情報管理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010228633A JP5668404B2 (ja) | 2010-10-08 | 2010-10-08 | 構成情報管理装置、その方法及びそのプログラム並びに動作合成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010228633A JP5668404B2 (ja) | 2010-10-08 | 2010-10-08 | 構成情報管理装置、その方法及びそのプログラム並びに動作合成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012083901A JP2012083901A (ja) | 2012-04-26 |
JP5668404B2 true JP5668404B2 (ja) | 2015-02-12 |
Family
ID=46242711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010228633A Active JP5668404B2 (ja) | 2010-10-08 | 2010-10-08 | 構成情報管理装置、その方法及びそのプログラム並びに動作合成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5668404B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017029743A1 (ja) * | 2015-08-20 | 2017-02-23 | 株式会社日立製作所 | 情報処理装置および情報処理システム |
JP6522531B2 (ja) * | 2016-02-15 | 2019-05-29 | 株式会社日立製作所 | 通信装置、通信システム、および回路構成制御方法 |
WO2020030807A1 (en) * | 2018-08-09 | 2020-02-13 | Inesc Tec Instituto De Engenharia De Sistemas De Computadores, Tecnologia E Ciência | Method and apparatus for optimizing code for field programmable gate arrays |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2869379B2 (ja) * | 1996-03-15 | 1999-03-10 | 三菱電機株式会社 | プロセッサ合成システム及びプロセッサ合成方法 |
JP2004200311A (ja) * | 2002-12-17 | 2004-07-15 | Fujitsu Ltd | 論理検証装置 |
JP4471582B2 (ja) * | 2003-04-21 | 2010-06-02 | 株式会社ルネサステクノロジ | 半導体集積回路及び回路設計装置 |
JP5012611B2 (ja) * | 2008-03-25 | 2012-08-29 | 日本電気株式会社 | 動作合成装置、動作合成方法およびプログラム |
-
2010
- 2010-10-08 JP JP2010228633A patent/JP5668404B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012083901A (ja) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Canis et al. | LegUp: An open-source high-level synthesis tool for FPGA-based processor/accelerator systems | |
US7716622B2 (en) | Memory re-implementation for field programmable gate arrays | |
US9652570B1 (en) | Automatic implementation of a customized system-on-chip | |
US20030079195A1 (en) | Methods and apparatuses for designing integrated circuits | |
CN112035397B (zh) | 包括fpga的电子系统及其操作方法 | |
US10289785B1 (en) | Platform architecture creation for a system-on-chip | |
US10311193B2 (en) | Alteration of a signal value for an FPGA at runtime | |
Hung et al. | Towards simulator-like observability for FPGAs: a virtual overlay network for trace-buffers | |
JP2010118081A (ja) | 動作合成ツールにおける配列変換 | |
US10817353B1 (en) | Adaptable dynamic region for hardware acceleration | |
JP5012611B2 (ja) | 動作合成装置、動作合成方法およびプログラム | |
JP5668404B2 (ja) | 構成情報管理装置、その方法及びそのプログラム並びに動作合成装置 | |
US10216217B1 (en) | Adaptive compilation and execution for hardware acceleration | |
Touiza et al. | A novel methodology for accelerating bitstream relocation in partially reconfigurable systems | |
JP5979965B2 (ja) | 回路設計支援装置及び回路設計支援方法及びプログラム | |
Wolf et al. | UltraSynth: insights of a CGRA integration into a control engineering environment | |
JP2023548392A (ja) | 異種集積回路のためのモデルベース設計および区分 | |
Wu et al. | A hardware platform for exploring predictable cache coherence protocols for real-time multicores | |
Sidiropoulos et al. | On supporting rapid exploration of memory hierarchies onto fpgas | |
JP5071189B2 (ja) | プロセッサ合成装置、コンパイル装置、開発システム、プロセッサ合成方法およびプログラム | |
JP2018206195A (ja) | 演算システム、演算システムの制御方法およびプログラム | |
Cvek et al. | GNU/Linux and reconfigurable multiprocessor FPGA platform | |
JP3989397B2 (ja) | 集積回路装置およびその装置に対するデータ設定装置 | |
Ortiz et al. | Automated Toolchain for Enhanced Productivity in Reconfigurable Multi-accelerator Systems | |
JP2016139203A (ja) | 設計情報作成方法、設計情報作成装置及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5668404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |