JP5667467B2 - Alloy material, circuit board, electronic device and manufacturing method thereof - Google Patents
Alloy material, circuit board, electronic device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5667467B2 JP5667467B2 JP2011033496A JP2011033496A JP5667467B2 JP 5667467 B2 JP5667467 B2 JP 5667467B2 JP 2011033496 A JP2011033496 A JP 2011033496A JP 2011033496 A JP2011033496 A JP 2011033496A JP 5667467 B2 JP5667467 B2 JP 5667467B2
- Authority
- JP
- Japan
- Prior art keywords
- mass
- temperature
- alloy material
- melting point
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000956 alloy Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title description 3
- 229910052718 tin Inorganic materials 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 20
- 229910052709 silver Inorganic materials 0.000 claims description 20
- 229910052797 bismuth Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 229910002059 quaternary alloy Inorganic materials 0.000 claims 1
- 230000008018 melting Effects 0.000 description 42
- 238000002844 melting Methods 0.000 description 42
- 230000008014 freezing Effects 0.000 description 37
- 238000007710 freezing Methods 0.000 description 37
- 238000000034 method Methods 0.000 description 34
- 239000002184 metal Substances 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 24
- 239000000203 mixture Substances 0.000 description 19
- 229910001338 liquidmetal Inorganic materials 0.000 description 17
- 238000007711 solidification Methods 0.000 description 13
- 230000008023 solidification Effects 0.000 description 13
- 229910052733 gallium Inorganic materials 0.000 description 10
- 229910020836 Sn-Ag Inorganic materials 0.000 description 7
- 229910020988 Sn—Ag Inorganic materials 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000113 differential scanning calorimetry Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、微細空間充填用の合金材料、この合金材料による電気伝導体を有する回路基板、この回路基板を用いた電子デバイス及びそれらの製造方法に関する。 The present invention relates to an alloy material for filling a fine space, a circuit board having an electric conductor made of the alloy material, an electronic device using the circuit board, and a method for manufacturing the same.
各種スケールの集積回路、各種半導体素子もしくはそれらのチップ等の電子デバイスにおいて、三次元システム・パッケージ(3D−SiP)などの三次元構造体を実現する手法として、回路基板に多数の貫通電極を設けておき、それらの回路基板を積層するTSV(Through-Silicon-Via)技術が提案されている。TSV技術を適用して三次元構造の電子デバイスを実現すれば、大量の機能を小さな占有面積の中に詰め込めるようになる。加えて、素子同士において重要な電気経路が劇的に短くできるために、処理の高速化が導かれる。特許文献1には、TSV技術を用いて三次元構造の電子デバイスを実現するのに極めて有効な手段として、溶融金属充填法により、微細な貫通孔内に溶融金属を充填して貫通電極を形成する技術が開示されている。
As a technique for realizing a three-dimensional structure such as a three-dimensional system package (3D-SiP) in an electronic device such as an integrated circuit of various scales, various semiconductor elements or chips thereof, a large number of through electrodes are provided on a circuit board. A TSV (Through-Silicon-Via) technique for laminating these circuit boards has been proposed. If an electronic device having a three-dimensional structure is realized by applying the TSV technology, a large amount of functions can be packed in a small occupied area. In addition, important electrical paths between elements can be dramatically shortened, leading to faster processing. In
しかし、既に、半導体素子が形成されている半導体チップ又はウエハに、溶融金属充填法により、貫通電極を形成する場合、溶融金属の熱によっては、半導体素子が熱的なダメージを受けることがある。溶融熱による半導体素子の劣化を回避するという観点からは、融点の低い金属接合材料を用いればよいが、そうすると、今度は、電子デバイスとしての耐熱性が低くなってしまう。 However, when a through electrode is formed on a semiconductor chip or wafer on which a semiconductor element is already formed by a molten metal filling method, the semiconductor element may be thermally damaged by the heat of the molten metal. From the viewpoint of avoiding deterioration of the semiconductor element due to the heat of fusion, a metal bonding material having a low melting point may be used. However, in this case, heat resistance as an electronic device is lowered.
本発明の課題は、低温溶融作業が可能でありながら、凝固後の融解点が高く、耐熱性に富む電気伝導体用合金材料、この合金材料による電気伝導体を有する回路基板、この回路基板を用いた電子デバイス及びそれらの製造方法を提供することである。 An object of the present invention is to provide an alloy material for an electric conductor that has a high melting point after solidification and has a high heat resistance while being capable of low-temperature melting operation, a circuit board having an electric conductor made of this alloy material, and this circuit board. It is to provide an electronic device used and a manufacturing method thereof.
上述した課題を達成するため、本発明に係る合金材料は、微細空間を充填するものであって、Biと、Snと、Agとを含有し、融解点が257℃以上で、凝固点が240℃以下である。 In order to achieve the above-described problems, the alloy material according to the present invention fills a fine space, contains Bi, Sn, and Ag, has a melting point of 257 ° C. or higher, and a freezing point of 240 ° C. It is as follows.
上述した凝固点及び融解点を持つ合金材料は、例えば20℃以上65℃前後の温度階層(温度ヒエラルキー)を確保することができる。このため、本発明によれば、凝固点が低く低温度溶融作業が可能でありながら、凝固後の融解点が高く、耐熱性の高い合金材料を提供することができる。このことは、例えば、溶融金属充填法により、液状化された合金材料を微細空間内に充填する際、240℃以下の低温作業環境を維持し、溶融した液状金属の熱により、半導体素子が熱的なダメージを受けるのを回避するとともに、凝固後は257℃以上の融解点を確保し、耐熱性の高い電気伝導体、例えば貫通電極を有する回路基板、電子デバイスを実現できることを意味する。 The alloy material having the above-described freezing point and melting point can ensure a temperature hierarchy (temperature hierarchy) of 20 ° C. or more and around 65 ° C., for example. For this reason, according to the present invention, it is possible to provide an alloy material having a low freezing point and a low-temperature melting operation and a high melting point after solidification and high heat resistance. This is because, for example, when filling a liquefied alloy material into a fine space by a molten metal filling method, a low-temperature working environment of 240 ° C. or lower is maintained, and the heat of the molten liquid metal heats the semiconductor element. This means that, after solidification, a melting point of 257 ° C. or higher is secured, and a highly heat-resistant electrical conductor, for example, a circuit board having a through electrode and an electronic device can be realized.
凝固点が240℃を超えると、半導体素子が形成されている半導体チップ又はウエハに、熱的なダメージを与えることがある。融解点が257℃よりも下回ると、本発明のBi−Sn−Ag系では、凝固点240℃以上の耐熱性を確保することが困難になる。 When the freezing point exceeds 240 ° C., the semiconductor chip or wafer on which the semiconductor element is formed may be thermally damaged. When the melting point is lower than 257 ° C., it is difficult to secure heat resistance at a freezing point of 240 ° C. or higher in the Bi—Sn—Ag system of the present invention.
本発明に係る合金材料は、Bi、Sn及びAgを含有するBi−Sn−Ag系合金であるから、その組成比を制御することにより、上述した凝固点及び融解点を実現することができる。 Since the alloy material according to the present invention is a Bi—Sn—Ag alloy containing Bi, Sn, and Ag, the above-described freezing point and melting point can be realized by controlling the composition ratio.
本発明に係る合金材料は、各種電子回路基板及び電子デバイスにおいて、微細空間内に電気伝導体を形成するために用いることができる。そのような電気伝導体の一例は、TSV技術を実現するのに不可欠な貫通電極である。電子デバイスを構成する電子素子には、発光素子、メモリ、論理IC、デジタル回路素子もしくはアナログ回路素子またはそれらの組み合わせを含むことができる。 The alloy material according to the present invention can be used for forming an electric conductor in a fine space in various electronic circuit boards and electronic devices. An example of such an electrical conductor is a through electrode that is essential for realizing TSV technology. The electronic elements constituting the electronic device can include a light emitting element, a memory, a logic IC, a digital circuit element, an analog circuit element, or a combination thereof.
上述した回路基板及び電子デバイスにおいて、貫通電極等の電気伝導体を形成する手法としては、構造体に設けられた微細空間の開口部からその内部に液状金属を充填し、凝固させる金属充填方法を適用することができる。 In the above-described circuit board and electronic device, as a method of forming an electrical conductor such as a through electrode, a metal filling method in which a liquid metal is filled into the inside from an opening of a minute space provided in the structure and solidified. Can be applied.
上述した金属充填方法では、一般に、微細空間内に注入された液状金属に、核発生・成長がランダムに発生するため、凝固したとき、空洞や微細なボイドが、ある確率を持って発生する。これは、微細空間内に形成された電気伝導体の電気的特性、品質を劣化させる。 In the metal filling method described above, nucleation / growth generally occurs randomly in the liquid metal injected into the fine space, so that when solidified, cavities and fine voids are generated with a certain probability. This degrades the electrical characteristics and quality of the electrical conductor formed in the fine space.
そこで、本発明は、このような問題を解決するのに有効な金属充填方法を開示する。本発明の開示する金属充填法においては、前記微細空間に、その開口部から底部に向かうにつれて温度が低下する温度勾配を付け、前記微細空間内において、前記液状金属を底部から開口部に向かって一方向に凝固させる。 Therefore, the present invention discloses a metal filling method effective for solving such a problem. In the metal filling method disclosed in the present invention, the fine space is provided with a temperature gradient in which the temperature decreases from the opening toward the bottom, and the liquid metal is moved from the bottom toward the opening in the fine space. Solidify in one direction.
この方法によれば、微細空間内の底部から凝固を開始させ、底部から開口部に向かって、一方向に凝固を進行させることができるから、空洞や微細なボイドが発生するのを抑制することができる。 According to this method, since solidification can be started from the bottom in the fine space and solidification can proceed in one direction from the bottom to the opening, it is possible to suppress the generation of cavities and fine voids. Can do.
上述した金属充填方法において用いられる液状金属は、好ましくは、本発明に係る合金材料である。これにより、240℃以下の低温作業環境を維持し、半導体素子が熱的なダメージを受けるのを回避するとともに、凝固後は240℃以上の耐熱性を確保し、しかも、空洞や微細なボイドのない優れた電気伝導体を形成することができる。 The liquid metal used in the above-described metal filling method is preferably an alloy material according to the present invention. As a result, a low-temperature working environment of 240 ° C. or lower is maintained, the semiconductor element is prevented from being thermally damaged, heat resistance of 240 ° C. or higher is ensured after solidification, and cavities and fine voids are prevented. Excellent electrical conductors can be formed.
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。 Other objects, configurations and advantages of the present invention will be described in more detail with reference to the accompanying drawings. However, the attached drawings are merely examples.
本発明に係る合金材料は、微細空間を充填する合金材料であって、Biと、Snと、Agとを含有し、融解点が257℃以上で、凝固点が240℃以下である。この合金材料は、合金化された状態(インゴット)であってもよいし、各組成分が粉体の状態で混じり合っているものであってもよい。 The alloy material according to the present invention is an alloy material that fills a fine space, contains Bi, Sn, and Ag, and has a melting point of 257 ° C. or higher and a freezing point of 240 ° C. or lower. This alloy material may be in an alloyed state (ingot), or may be one in which each component is mixed in a powder state.
上述したように、本発明に係る合金材料は、Bi、Sn及びAgを含有するBi−Sn−Ag系三元合金であるから、その組成比によって、融解点が257℃以上で、凝固点が240℃以下となるように設定することができる。この点については、後で、データによって説明する。 As described above, since the alloy material according to the present invention is a Bi—Sn—Ag ternary alloy containing Bi, Sn, and Ag, depending on the composition ratio, the melting point is 257 ° C. or more and the freezing point is 240. It can set so that it may be below ° C. This point will be described later with data.
したがって、例えば、溶融金属充填法により、液状化された合金材料を微細空間内に充填する際、240℃以下の低温作業環境を維持し、溶融した液状金属の熱により、半導体素子が熱的なダメージを受けるのを回避するとともに、凝固後は257℃以上の融解点を確保し、耐熱性の高い電気伝導体、例えば貫通電極を有する回路基板、電子デバイスを実現できる。なお、Biは、その凝固時体積膨張特性により、微細孔を、空隙や隙間を生じることなく、充填するために寄与する。Sn及びAg、特にAgは、その高い導電率( 63 × 106 m−1Ω−1)により、導電性向上に寄与する。 Therefore, for example, when filling a liquefied alloy material into a fine space by a molten metal filling method, a low-temperature working environment of 240 ° C. or lower is maintained, and the semiconductor element is thermally heated by the heat of the molten liquid metal. In addition to avoiding damage, a melting point of 257 ° C. or higher can be secured after solidification, and a highly heat-resistant electric conductor, for example, a circuit board or an electronic device having a through electrode can be realized. Bi contributes to filling the micropores without generating voids or gaps due to the volume expansion characteristics during solidification. Sn and Ag, in particular Ag, contribute to the improvement of conductivity due to their high conductivity (63 × 10 6 m −1 Ω −1 ).
凝固点が240℃を超えると、半導体素子が形成されている半導体チップ又はウエハに、溶融金属充填法により、貫通電極等を形成する場合、溶融金属の熱により、半導体素子が熱的なダメージを受けることがある。また、融解点が257℃よりも下回ると、Bi−Sn−Ag系では、凝固点240℃以上の耐熱性を確保することが困難になる。 When the freezing point exceeds 240 ° C., when a through electrode or the like is formed on the semiconductor chip or wafer on which the semiconductor element is formed by a molten metal filling method, the semiconductor element is thermally damaged by the heat of the molten metal. Sometimes. On the other hand, when the melting point is lower than 257 ° C., it is difficult to ensure heat resistance at a freezing point of 240 ° C. or higher in the Bi—Sn—Ag system.
本発明における融解点及び凝固点を実現するのに適した合金材料の組成は、92〜98質量%の範囲のBiと、0.5〜7.5質量%の範囲のSnと、0.5〜4質量%の範囲のAgとを含有する組成である。図1の三元組成図、及び、その部分拡大図である図2には、本発明に係る合金材料の組成領域が、斜線領域S1として示されている。この組成によれば、融解点が257℃以上で、凝固点が240℃以下となるように設定することができる。また、35℃以上の温度ヒエラレルキーを確保することができる。 The composition of the alloy material suitable for realizing the melting point and freezing point in the present invention includes Bi in the range of 92 to 98% by mass, Sn in the range of 0.5 to 7.5% by mass, and 0.5 to It is a composition containing 4 mass% Ag. In the ternary composition diagram of FIG. 1 and a partially enlarged view of FIG. 2, the composition region of the alloy material according to the present invention is shown as a hatched region S1. According to this composition, the melting point can be set to 257 ° C. or higher and the freezing point can be 240 ° C. or lower. Moreover, a temperature hierarchy key of 35 ° C. or higher can be secured.
本発明に係る合金材料において、凝固点は、好ましくは、220℃以下、更に好ましくは、210℃以下である。このような低温凝固点は、本発明のBi−Sn−Ag系において、その組成比を制御することにより、実現可能である。その組成比の好ましい例は、95〜98質量%の範囲のBiと、1.0〜2質量%の範囲のSnと、1.9〜2.7質量%の範囲のAgとを含有する組成、又は、93〜95質量%の範囲のBiと、3.0質量%超、4.0質量%以下の範囲のSnと、2.0〜3.0質量%の範囲のAgとを含有する組成である。これらの組成範囲であれば、凝固点の低下とともに、融解点の上昇、及び、温度ヒエラルキーの拡大の効果が得られる。 In the alloy material according to the present invention, the freezing point is preferably 220 ° C. or lower, more preferably 210 ° C. or lower. Such a low-temperature freezing point can be realized by controlling the composition ratio in the Bi-Sn-Ag system of the present invention. A preferred example of the composition ratio is a composition containing Bi in the range of 95 to 98% by mass, Sn in the range of 1.0 to 2% by mass, and Ag in the range of 1.9 to 2.7% by mass. Or Bi in the range of 93 to 95% by mass, Sn in the range of more than 3.0% by mass and 4.0% by mass or less, and Ag in the range of 2.0 to 3.0% by mass. Composition. If it is these composition ranges, the effect of the raise of a melting point and the expansion of a temperature hierarchy will be acquired with the fall of a freezing point.
本発明に係る合金材料は、更にGaを含むことができる。Gaの添加は、凝固点を低下させる方向となる。Gaは、Bi、Sn及びAgの総量を100質量部としてその0.01〜4質量%の範囲、更に好ましくは、0.01〜0.8質量%の範囲である。次に、表1に示すデータを参照して、更に詳しく説明する。 The alloy material according to the present invention can further contain Ga. Addition of Ga tends to lower the freezing point. Ga is in the range of 0.01 to 4% by mass, more preferably in the range of 0.01 to 0.8% by mass, with the total amount of Bi, Sn and Ag as 100 parts by mass. Next, further details will be described with reference to the data shown in Table 1.
表1において、温度階層(温度ヒエラルキー)は、融解点(℃)と凝固点(℃)の温度差△T(℃)で表わされ、△T≧35℃を満たす場合は○印、33℃≦△T<35℃の範囲にある場合は△印、△T<33℃のときは×印を付けてある。低温充填の欄は、凝固点210℃以下、220℃以下及び240℃以下の3つの欄に分かれており、凝固点が指定温度以下の場合には○印、高い場合は×印を付してある。 In Table 1, the temperature hierarchy (temperature hierarchy) is represented by a temperature difference ΔT (° C.) between the melting point (° C.) and the freezing point (° C.). When it is in the range of ΔT <35 ° C., Δ is marked, and when ΔT <33 ° C., it is marked with ×. The column for low temperature filling is divided into three columns of freezing point 210 ° C. or lower, 220 ° C. or lower, and 240 ° C. or lower.
表1において、試料No.1は、Biが100質量%の場合であり、Sn、Ag、さらにはGaを含んでいない点で、本発明の外にある。試料No.1の場合、Sn、Ag、Gaを含有することによる作用効果を得ることができない。試料No.2は、Snを含有していない点で本発明の外にある。 In Table 1, Sample No. 1 is a case where Bi is 100 mass%, and is outside the present invention in that it does not contain Sn, Ag, and Ga. Sample No. In the case of 1, the effect by containing Sn, Ag, and Ga cannot be obtained. Sample No. 2 is outside the present invention in that it does not contain Sn.
試料No.3〜No.23は、92〜98質量%の範囲のBiと、0.5〜7.5質量%の範囲のSnと、0.5〜4質量%の範囲のAgとを含有する組成である。この組成では、凝固点が202.9℃〜233.5℃の範囲にある。したがって、240℃以下の低温充填が可能である。また、上述した組成範囲の合金材料は、融解点が257.6℃〜278℃の範囲にあり、240℃以上の耐熱性を、確実に確保することができる。 Sample No. 3-No. 23 is a composition containing Bi in the range of 92 to 98% by mass, Sn in the range of 0.5 to 7.5% by mass, and Ag in the range of 0.5 to 4% by mass. In this composition, the freezing point is in the range of 202.9 ° C to 233.5 ° C. Therefore, low temperature filling at 240 ° C. or lower is possible. In addition, the alloy material having the composition range described above has a melting point in the range of 257.6 ° C. to 278 ° C., and can reliably ensure heat resistance of 240 ° C. or higher.
また、試料No.3〜No.23は、温度階層△T≧35を満たしている。温度階層の一例として、図3は、DSC(Differential Scanning Calorimetry)による試料No.5の熱分析図を示している。点線で示す昇温/降温の温度特性において、昇温過程の268℃に溶解点が表れ、降温過程の209℃に凝固点が表れている。図示の場合、約50℃の温度階層が確保されている。したがって、例えば、溶融金属充填法により、液状化された合金材料を微細空間内に充填する際、210℃以下の低温作業環境を維持し、溶融した液状金属の熱により、半導体素子が熱的なダメージを受けるのを回避するとともに、凝固後は268℃以上の融解点を確保し、耐熱性の高い電気伝導体、例えば貫通電極を有する回路基板、電子デバイスを実現できる。 Sample No. 3-No. No. 23 satisfies the temperature hierarchy ΔT ≧ 35. As an example of the temperature hierarchy, FIG. 3 shows a sample No. by DSC (Differential Scanning Calorimetry). 5 shows a thermal analysis diagram. In the temperature characteristic of temperature increase / decrease indicated by a dotted line, a melting point appears at 268 ° C. during the temperature increase process, and a freezing point appears at 209 ° C. during the temperature decrease process. In the illustrated case, a temperature hierarchy of about 50 ° C. is secured. Therefore, for example, when filling a liquefied alloy material into a fine space by a molten metal filling method, a low-temperature working environment of 210 ° C. or lower is maintained, and the semiconductor element is thermally heated by the heat of the molten liquid metal. In addition to avoiding damage, a melting point of 268 ° C. or higher can be secured after solidification, and a highly heat-resistant electric conductor, for example, a circuit board or an electronic device having a through electrode can be realized.
凝固点が240℃を超えると、半導体素子が形成されている半導体チップ又はウエハに、溶融金属充填法により、貫通電極等を形成する場合、溶融金属の温度が240℃を超えることになるので、その熱により、半導体素子が熱的なダメージを受けることがある。 When the freezing point exceeds 240 ° C., when a through electrode or the like is formed on the semiconductor chip or wafer on which the semiconductor element is formed by the molten metal filling method, the temperature of the molten metal exceeds 240 ° C. The semiconductor element may be thermally damaged by heat.
本発明に係る合金材料を、半導体チップ又はウエハに適用する場合を想定すると、凝固点は、好ましくは、220℃以下、更に好ましくは、210℃以下である。また、作業性を考慮すると、温度階層△T≧35℃を確保したい。このような低温凝固点及び温度階層は、本発明のBi−Sn−Ag系において、その組成比を制御することにより、実現可能である。 Assuming that the alloy material according to the present invention is applied to a semiconductor chip or a wafer, the freezing point is preferably 220 ° C. or lower, more preferably 210 ° C. or lower. In consideration of workability, it is desired to secure a temperature hierarchy ΔT ≧ 35 ° C. Such a low temperature freezing point and a temperature hierarchy are realizable by controlling the composition ratio in the Bi-Sn-Ag system of this invention.
凝固点が220℃以下である試料は、試料No.5〜8、15〜17、20、23である。このうち、試料No.5〜8は、95〜98質量%の範囲のBiと、1.0〜2.0質量%の範囲のSnと、1.9〜2.7質量%の範囲のAgとを含有する組成である。試料No.15〜17は、93〜95質量%の範囲のBiと、3.0質量%を超え4.0質量%以下の範囲のSnと、2.0〜3.0質量%の範囲のAgとを含有する組成である。 A sample having a freezing point of 220 ° C. or lower is designated as Sample No. 5-8, 15-17, 20, 23. Among these, sample no. 5 to 8 is a composition containing Bi in the range of 95 to 98 mass%, Sn in the range of 1.0 to 2.0 mass%, and Ag in the range of 1.9 to 2.7 mass%. is there. Sample No. 15 to 17, Bi in the range of 93 to 95 mass%, Sn in the range of more than 3.0 mass% and 4.0 mass% or less, and Ag in the range of 2.0 to 3.0 mass% It is a composition to contain.
これらのうちでも、試料No.5、6、16及び20は、凝固点が210℃以下であり、210℃以下の低温充填が可能である。 Among these, sample no. 5, 6, 16 and 20 have a freezing point of 210 ° C. or lower and can be filled at a low temperature of 210 ° C. or lower.
まず、試料No.5は、96.66質量%のBiと、1.00質量%のSnと、2.20質量%のAgと、0.41質量%のGaを含有するところ、凝固点は209℃である。融解点は268℃であり、温度階層は、59℃である。 First, sample no. 5 contains 96.66 mass% Bi, 1.00 mass% Sn, 2.20 mass% Ag, and 0.41 mass% Ga, and has a freezing point of 209 ° C. The melting point is 268 ° C. and the temperature hierarchy is 59 ° C.
試料No.6は、96.48質量%のBiと、1.00質量%のSnと、2.37質量%のAgと、0.41質量%のGaを含有するところ、凝固点は209.5℃である。融解点は274℃であり、温度階層は64.5℃にも達する。 Sample No. 6 contains 96.48 mass% Bi, 1.00 mass% Sn, 2.37 mass% Ag, and 0.41 mass% Ga, and has a freezing point of 209.5 ° C. . The melting point is 274 ° C., and the temperature hierarchy reaches 64.5 ° C.
試料No.16は、93.74質量%のBiと、3.38質量%のSnと、2.73質量%のAgと、0.41質量%のGaを含有するところ、凝固点は202.9℃であり、しかも、融解点は264.1℃であり、温度階層は61℃である。 Sample No. 16 contains 93.74 mass% Bi, 3.38 mass% Sn, 2.73 mass% Ag, and 0.41 mass% Ga, and has a freezing point of 202.9 ° C. Moreover, the melting point is 264.1 ° C., and the temperature hierarchy is 61 ° C.
試料No.20は、93.23質量%のBiと、3.91質量%のSnと、2.72質量%のAgと、0.41質量%のGaを含有するところ、凝固点は207.1℃である。融解点は263.8℃であり、温度階層は56℃である。 Sample No. 20 contains 93.23 mass% Bi, 3.91 mass% Sn, 2.72 mass% Ag, and 0.41 mass% Ga, and the freezing point is 207.1 ° C. . The melting point is 263.8 ° C. and the temperature hierarchy is 56 ° C.
凝固点が210℃を超え220℃以下である試料は、試料No.7、8、15、17、23である。まず、試料No.7は、96.23質量%のBiと、1.70質量%のSnと、1.93質量%のAgと、0.41質量%のGaを含有するところ、凝固点は218.8℃である。融解点は、275.7℃であり、もっとも高い耐熱性を示す。温度階層は57℃もある。 A sample having a freezing point exceeding 210 ° C. and not more than 220 ° C. is designated as Sample No. 7, 8, 15, 17, 23. First, sample no. 7 contains 96.23 mass% Bi, 1.70 mass% Sn, 1.93 mass% Ag, and 0.41 mass% Ga, the freezing point is 218.8 ° C. . The melting point is 275.7 ° C., showing the highest heat resistance. The temperature hierarchy is 57 ° C.
次に、試料No.8は、95.17質量%のBiと、2.00質量%のSnと、2.69質量%のAgと、0.41質量%のGaを含有するところ、凝固点は219.2℃である。融解点は267.3℃であり、温度階層は48℃である。 Next, sample No. 8 contains 95.17 mass% Bi, 2.00 mass% Sn, 2.69 mass% Ag, and 0.41 mass% Ga, and has a freezing point of 219.2 ° C. . The melting point is 267.3 ° C. and the temperature hierarchy is 48 ° C.
試料No.15は、94.57質量%のBiと、3.27質量%のSnと、2.05質量%のAgと、0.41質量%のGaを含有するところ、凝固点は216.3℃である。融解点は、264.4℃であり、温度階層は、48℃である。 Sample No. 15 contains 94.57% by mass of Bi, 3.27% by mass of Sn, 2.05% by mass of Ag, and 0.41% by mass of Ga, and the freezing point is 216.3 ° C. . The melting point is 264.4 ° C. and the temperature hierarchy is 48 ° C.
試料No.17は、93.77質量%のBiと、3.88質量%のSnと、2.21質量%のAgと、0.41質量%のGaを含有するところ、凝固点は221.2℃である。融解点は、259.7℃であり、温度階層は、38℃である。 Sample No. 17 contains 93.77 mass% Bi, 3.88 mass% Sn, 2.21 mass% Ag, and 0.41 mass% Ga, and has a freezing point of 221.2 ° C. . The melting point is 259.7 ° C. and the temperature hierarchy is 38 ° C.
更に、試料No.23は、94.21質量%のBiと、4.30質量%のSnと、1.35質量%のAgと、0.41質量%のGaを含有するところ、凝固点は217.9℃である。融解点は、257.6℃と低いが、温度階層は40℃である。 Furthermore, sample no. 23 contains 94.21 mass% Bi, 4.30 mass% Sn, 1.35 mass% Ag, and 0.41 mass% Ga, and has a freezing point of 217.9 ° C. . The melting point is as low as 257.6 ° C, but the temperature hierarchy is 40 ° C.
本発明に係る合金材料において、Biは、その凝固時体積膨張特性により、微細孔を、空隙や隙間を生じることなく、充填するために寄与する。Agは、その高い導電率( 63 × 106 m−1Ω−1)により、導電性向上に寄与する。更に、低融点のSn(融点231.97℃)及びBi(融点271.5℃)の含有は、微細空間への溶融充填作業において、Sn及びBiを低温で溶融させ、その溶融熱によって、Ag(融点961.78 ℃)を、その融点よりも低い温度で溶融させることに寄与する。 In the alloy material according to the present invention, Bi contributes to filling the micropores without generating voids or gaps due to the volume expansion characteristics during solidification. Ag contributes to the improvement of conductivity due to its high conductivity (63 × 10 6 m −1 Ω −1 ). Further, the inclusion of low melting point Sn (melting point: 231.97 ° C.) and Bi (melting point: 271.5 ° C.) causes Sn and Bi to melt at a low temperature in the melting and filling operation into a fine space, and the heat of fusion causes Ag to melt. (Melting point 961.78 ° C.) contributes to melting at a temperature lower than its melting point.
本発明に係る合金材料は、更にGaを含むことができる。Gaの添加は、凝固点を低下させる方向となる。表1では、Gaは0.41質量%になっているが、Gaは、Bi、Sn及びAgの総量を100質量部として、その0.01〜4質量%の範囲、更に好ましくは、0.01〜0.8質量%の範囲である。 The alloy material according to the present invention can further contain Ga. Addition of Ga tends to lower the freezing point. In Table 1, Ga is 0.41% by mass, but Ga is in the range of 0.01 to 4% by mass, more preferably 0.00%, with the total amount of Bi, Sn and Ag as 100 parts by mass. It is the range of 01-0.8 mass%.
試料No.24〜34では、凝固点は240℃以下であるが、融解点が257℃よりも低い254.5℃以下となっている。融解点が257℃よりも下回ると、Bi−Sn−Ag系では、240℃以上の耐熱性を確保することが困難になる。よって、試料No.24〜34は、本発明外となる。 In sample Nos. 24-34, the freezing point is 240 ° C. or lower, but the melting point is 254.5 ° C. or lower, which is lower than 257 ° C. When the melting point is lower than 257 ° C, it is difficult to ensure heat resistance of 240 ° C or higher in the Bi-Sn-Ag system. Therefore, sample no. 24 to 34 are outside the scope of the present invention.
本発明に係る合金材料は、各種電子回路基板において、微細空間内に電気伝導体を形成するために用いることができる。そのような電気伝導体の一例は、TSV技術を実現するのに不可欠な貫通電極である。図4を参照すると、そのような回路基板の一例が図示されている。図示の回路基板は、単層基板又は積層体で構成されたインターポーザであってもよいし、半導体素子、半導体回路等を形成した半導体基板であってもよい。この回路基板は、基板1に、貫通電極となる多数の柱状の電気伝導体2を、例えば行列状に配置したものである。電気伝導体2は、基板1に設けられた微細空間の開口部からその内部に、本発明に係る合金材料を液状化した溶融金属を充填し、凝固させる金属充填方法によって形成することができる。
The alloy material according to the present invention can be used to form an electrical conductor in a fine space in various electronic circuit boards. An example of such an electrical conductor is a through electrode that is essential for realizing TSV technology. Referring to FIG. 4, an example of such a circuit board is illustrated. The illustrated circuit board may be a single layer substrate or an interposer formed of a laminated body, or may be a semiconductor substrate on which a semiconductor element, a semiconductor circuit, or the like is formed. In this circuit board, a large number of columnar
このようにして得られた回路基板は、そのまま電子デバイスとして用いることもできるし、図5に図示するように、電子素子3と組み合わせて、電子デバイスを構成するために用いることもできる。電子素子3は、基板1によって支持される。基板1が半導体基板である場合には、電子素子3は半導体素子として、基板1の内部に形成されることがある。
The circuit board obtained in this way can be used as an electronic device as it is, or can be used to form an electronic device in combination with the
更に、図6に示すように、積層電子デバイスであってもよい。この場合、回路基板4は、インターポーザとして、2つのチップ状電子素子5、6の間に配置される。これにより、三次元配置の電子デバイスが実現される。
Furthermore, as shown in FIG. 6, a laminated electronic device may be used. In this case, the
電子デバイスを構成する電子素子5、6には、発光素子、メモリ、論理IC、デジタル回路素子もしくはアナログ回路素子またはそれらの組み合わせを含むことができる。
The
上述した回路基板及び電子デバイスにおいて、柱状の電気伝導体2を形成する手法としては、構造体に設けられた微細空間の開口部からその内部に液状金属を充填し、凝固させる金属充填方法を適用することができる。
In the above-described circuit board and electronic device, as a method for forming the columnar
上述した金属充填方法では、一般に、微細空間内に注入された液状金属に、核発生・成長がランダムに発生するため、凝固したとき、空洞や微細なボイドが、ある確率を持って発生する。これは、微細空間内に形成された電気伝導体の電気的特性、品質を劣化させる。 In the metal filling method described above, nucleation / growth generally occurs randomly in the liquid metal injected into the fine space, so that when solidified, cavities and fine voids are generated with a certain probability. This degrades the electrical characteristics and quality of the electrical conductor formed in the fine space.
本発明は、このような問題を解決する手段として有効な金属充填方法を、図7及び図8に開示する。 The present invention discloses a metal filling method effective as a means for solving such problems in FIGS.
まず、図7に図示するように、金属充填方法の適用にあたって、微細な孔径を有する多数の微細空間10を、所定の間隔で多数設けた基板1を、支持台11等に載置する。好ましくは、支持台11及び基板1は、液状金属を差圧充填ができるように、内圧コントロールの可能な真空チャンバ内に配置する。支持台11には、加熱/冷却装置71を熱結合させておく。また、基板1の厚み方向の両面に、温度検出器72、73を配置する。温度検出器72、73の温度検出信号は、温度制御装置74に供給される。温度制御装置74は、温度検出器72、73から供給される温度検出信号に基づき、微細空間10の開口部から底部に向かうにつれて温度が低下する温度勾配が生じるように、加熱/冷却装置71を制御する。これにより、基板1の表面温度T1と底部の表面温度T2との間に温度勾配を持たせることができる。もっとも、微細空間10の開口部から底部に向かうにつれて温度が低下する温度勾配が生じるようにすればよいので、温度制御システムは、図示のものに限らない。
First, as shown in FIG. 7, when applying the metal filling method, the
上述した温度制御システムにより、微細空間10に、その開口部から底部に向かうにつれて温度が低下する温度勾配が付けられる。この状態で、図8に図示するように、液状金属2を微細空間10内に充填すると、微細空間10の内部において、液状金属2は微細空間10の底部から開口部に向かって一方向に凝固する。
By the temperature control system described above, the
この方法によれば、微細空間10の底部から凝固を開始させ、底部から開口部に向かって、一方向に凝固を進行させることができるから、空洞や微細なボイドが発生するのを抑制することができる。温度勾配は、10℃/mm程度でよい。もっとも、この温度差(温度勾配)は、基板1の開口面上における最大温度差よりも大きくする必要がある。
According to this method, solidification can be started from the bottom of the
また、上記方法によれば、微細空間10の内部に充填された液状金属は、高融点相から凝固・析出するため、その組成を選定することにより、微細空間10の上部(開口側)に低融点相が凝固・析出する。この現象により、接合用バンプがセルフ・アライン的に形成されるので、接合用バンプを形成する工程を経ることなく、そのまま、接合工程に付することが可能になる。
Further, according to the above method, the liquid metal filled in the
しかも、上記方法によれば、低抵抗であるSn系合金において、高融点相を優先的に析出させることができるので、低抵抗と温度ヒエラルキーの拡大とを同時に実現することができる。 In addition, according to the above method, since the high melting point phase can be preferentially precipitated in the Sn-based alloy having a low resistance, the low resistance and the expansion of the temperature hierarchy can be realized at the same time.
したがって、ここに開示する金属充填方法は、その適用範囲の拡大と究極的なコストパフォーマンスとに資することになる。 Therefore, the metal filling method disclosed here contributes to the expansion of the application range and the ultimate cost performance.
微細空間10の内部に充填された液状金属2を冷却する場合、微細空間10の開口面側から、その内部にある液状金属2に、押圧板を用いたプレス圧、インジェクション圧又は転圧等を印加しながら冷却し、硬化させることが好ましい。
When the
上述した金属充填方法において用いられる液状金属は、本発明に係る合金材料である。これにより、240℃以下の低温作業環境を維持し、半導体素子が熱的なダメージを受けるのを回避するとともに、凝固後は240℃以上の耐熱性を確保し、しかも、空洞や微細なボイドのない優れた電気伝導体を形成することができる。 The liquid metal used in the metal filling method described above is an alloy material according to the present invention. As a result, a low-temperature working environment of 240 ° C. or lower is maintained, the semiconductor element is prevented from being thermally damaged, heat resistance of 240 ° C. or higher is ensured after solidification, and cavities and fine voids are prevented. Excellent electrical conductors can be formed.
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。 The present invention has been described in detail with reference to the preferred embodiments. However, the present invention is not limited to these embodiments, and various modifications can be made by those skilled in the art based on the basic technical idea and teachings. It is self-evident that
Claims (2)
92〜98質量%の範囲のBiと、0.5〜7.5質量%の範囲のSnと、0.5〜4質量%の範囲のAgと、Gaとからなる四元系であり、
前記Gaの添加は、前記Bi、Sn及びAgの総量を100質量部として、その0.01〜0.8質量%の範囲にある、
合金材料。 An alloy material that fills a fine space,
A quaternary system comprising Bi in the range of 92 to 98% by mass, Sn in the range of 0.5 to 7.5% by mass, Ag in the range of 0.5 to 4% by mass, and Ga;
The addition of Ga is in the range of 0.01 to 0.8% by mass, with the total amount of Bi, Sn and Ag being 100 parts by mass.
Alloy material.
前記基板のそれぞれは、その厚み方向に設けられた電気伝導体を有しており、
前記電気伝導体は、請求項1に記載された合金材料でなる、
電子デバイス。
An electronic device in which a plurality of substrates are stacked,
Each of the substrates has an electrical conductor provided in the thickness direction,
The electrical conductor is made of an alloy material according to claim 1,
Electronic devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011033496A JP5667467B2 (en) | 2011-02-18 | 2011-02-18 | Alloy material, circuit board, electronic device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011033496A JP5667467B2 (en) | 2011-02-18 | 2011-02-18 | Alloy material, circuit board, electronic device and manufacturing method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012172178A JP2012172178A (en) | 2012-09-10 |
JP2012172178A5 JP2012172178A5 (en) | 2014-03-06 |
JP5667467B2 true JP5667467B2 (en) | 2015-02-12 |
Family
ID=46975373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011033496A Active JP5667467B2 (en) | 2011-02-18 | 2011-02-18 | Alloy material, circuit board, electronic device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5667467B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107405729A (en) * | 2015-03-31 | 2017-11-28 | 住友金属矿山股份有限公司 | Soldering paste |
WO2017065236A1 (en) * | 2015-10-15 | 2017-04-20 | 住友精密工業株式会社 | Filling method and filling apparatus |
CN106001982A (en) * | 2016-07-08 | 2016-10-12 | 重庆科技学院 | High-melting-point lead-free bismuth silver tin brazing filler metal and preparation method thereof |
JP7417696B1 (en) | 2022-08-01 | 2024-01-18 | 千住金属工業株式会社 | metal and electronic equipment |
JP7534693B1 (en) | 2023-12-14 | 2024-08-15 | 千住金属工業株式会社 | Metal and Electronic Devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3671815B2 (en) * | 2000-06-12 | 2005-07-13 | 株式会社村田製作所 | Solder composition and soldered article |
CN100475996C (en) * | 2001-05-28 | 2009-04-08 | 霍尼韦尔国际公司 | Compositions, methods and devices for high temperature lead-free solder |
CN101351296A (en) * | 2005-11-11 | 2009-01-21 | 千住金属工业株式会社 | Soldering paste and solder joints |
US20080118761A1 (en) * | 2006-09-13 | 2008-05-22 | Weiser Martin W | Modified solder alloys for electrical interconnects, methods of production and uses thereof |
JP4444995B2 (en) * | 2007-08-10 | 2010-03-31 | 有限会社ナプラ | Conductive composition for circuit board wiring, circuit board and electronic device |
JP5194326B2 (en) * | 2008-12-27 | 2013-05-08 | 千住金属工業株式会社 | Bi-Sn reel-wound solder wire and method for manufacturing solder wire |
JP5278616B2 (en) * | 2010-06-30 | 2013-09-04 | 千住金属工業株式会社 | Bi-Sn high temperature solder alloy |
-
2011
- 2011-02-18 JP JP2011033496A patent/JP5667467B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012172178A (en) | 2012-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5667467B2 (en) | Alloy material, circuit board, electronic device and manufacturing method thereof | |
US9865521B2 (en) | Copper nanorod-based thermal interface material (TIM) | |
CN105027277B (en) | The manufacture method of power module substrate | |
JP5672324B2 (en) | Manufacturing method of joined body and manufacturing method of power module substrate | |
US7224067B2 (en) | Intermetallic solder with low melting point | |
US20150187679A1 (en) | Lid Design for Heat Dissipation Enhancement of Die Package | |
US8368232B2 (en) | Sacrificial material to facilitate thin die attach | |
US20090004500A1 (en) | Multilayer preform for fast transient liquid phase bonding | |
US8377565B2 (en) | Filling material and filling method using the same | |
JPH04230057A (en) | Apparatus and method for thermal diffusion | |
TW201246500A (en) | Stacked microelectronic assembly having interposer connecting active chips | |
JP2014517537A5 (en) | ||
JP2008294367A (en) | Semiconductor device and method for manufacturing same | |
JP2018507560A (en) | Semiconductor device assembly with underfill cavity | |
JP2008205383A (en) | Semiconductor module and its manufacturing method | |
JP2009147111A (en) | Bonding material, method of manufacturing the same, and semiconductor apparatus | |
JP2009253157A (en) | Soldering method and method of manufacturing semiconductor device | |
JP5963732B2 (en) | Method for setting surface area of radiator installation on back surface of wiring part of chip support substrate, chip support substrate, and chip mounting structure | |
JP2012156369A (en) | Circuit board, electronic device, and method of manufacturing the same | |
EP2572372B1 (en) | Process for improving package warpage and connection reliability through use of a backside mold configuration (bsmc) | |
JP4505545B1 (en) | Circuit board and electronic device | |
US8444043B1 (en) | Uniform solder reflow fixture | |
JP5904257B2 (en) | Power module substrate manufacturing method | |
JP2004063585A (en) | Electrode material for thermoelectric element and thermoelectric element using same | |
JP2015226061A (en) | Interconnect devices for electronic packaging assemblies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140116 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5667467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |