JP5658960B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5658960B2 JP5658960B2 JP2010216820A JP2010216820A JP5658960B2 JP 5658960 B2 JP5658960 B2 JP 5658960B2 JP 2010216820 A JP2010216820 A JP 2010216820A JP 2010216820 A JP2010216820 A JP 2010216820A JP 5658960 B2 JP5658960 B2 JP 5658960B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- thyristor
- semiconductor substrate
- substrate surface
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
サイリスタにおいて、他の部分と比べて接合耐圧の低い低耐圧領域を接合部に設けることにより、低耐圧サイリスタを得る簡易な手段や技術が開示されている(例えば、特許文献1を参照)。 In the thyristor, simple means and technology for obtaining a low withstand voltage thyristor by disposing a low withstand voltage region having a lower withstand voltage compared to other portions in the junction is disclosed (for example, see Patent Document 1).
一方で、サイリスタ素子と、逆電圧の向きを同じにするダイオード素子とを並列に備える片導通サイリスタがある。図7は、特許文献1に示される技術を用いた従来の片導通サイリスタを示す。このような従来の片導通サイリスタ(半導体装置)では、サイリスタ部のアノード部にカソード部より高い電圧が順方向に印加された場合、接合部J2に逆方向電圧が印加される。これにより、接合部J2よりも接合耐圧の低い低耐圧領域が、先にブレークダウンする。その結果、アノード部のn+領域からこの低耐圧領域を通過してカソード部のp++領域に電流が流れる電流経路ができる。この電流が増大すると、アノード部のn+領域及びp−領域の横方向の抵抗成分により、アノード部のp++領域直下のn+領域及びカソード部のn+領域直上のp−領域に電圧降下が生じる。この電圧降下により、接合部J1及びJ3が順バイアスされる。この順バイアスによって、p++領域、n+領域、及びp−領域から構成されるトランジスタ及びn+領域、p−領域、及びカソード部のn+領域から構成されるバイポーラトランジスタが導通状態に移行する。その結果、サイリスタ部が導通する。 On the other hand, there is a single conduction thyristor that includes a thyristor element and a diode element having the same reverse voltage direction in parallel. FIG. 7 shows a conventional single conduction thyristor using the technique disclosed in Patent Document 1. In FIG. In such a conventional single conduction thyristor (semiconductor device), when a higher voltage than the cathode is applied to the anode of the thyristor in the forward direction, a reverse voltage is applied to the junction J2. As a result, the low withstand voltage region whose junction withstand voltage is lower than that of the junction J2 breaks down first. As a result, a current path is formed through which current flows from the n ++ region of the anode part to the p ++ region of the cathode part through the low breakdown voltage region. When this current increases, a voltage drop occurs in the n + region immediately below the p ++ region of the anode part and the p− region immediately above the n + region of the cathode part due to the lateral resistance components of the n + region and the p− region of the anode part. This voltage drop causes the junctions J1 and J3 to be forward biased. By this forward bias, a transistor composed of the p ++ region, the n + region, and the p− region and a bipolar transistor composed of the n + region, the p− region, and the n + region of the cathode portion shift to a conductive state. As a result, the thyristor portion becomes conductive.
しかしながら、図7に示される片導通サイリスタでは、サイリスタ部が導通する動作過程を示す点弧動作の際に、導通ダイオード部があるために、サイリスタのブレークダウン電流が、カソード部のn+領域を流れずに、カソード部のp++領域に流れる場合がある。このような不完全な導通状態は、ブレークダウン電流を更に流すことにより、アノード部(p+領域)からカソード部(n+領域)に電流が流れる状態に移行する。そのため、このような従来の片導通サイリスタでは、導通状態に移行する際に流れるブレークダウン電流(ブレークオーバ電流)の大きさを示す点弧動作感度が、双方向(対称特性)サイリスタに比べて低い。 However, in the one-conduction thyristor shown in FIG. 7, since there is a conduction diode part in the ignition operation indicating the operation process in which the thyristor part conducts, the breakdown current of the thyristor flows through the n + region of the cathode part. Instead, it may flow to the p ++ region of the cathode part. Such an incomplete conduction state shifts to a state in which current flows from the anode part (p + region) to the cathode part (n + region) by further flowing a breakdown current. For this reason, in such a conventional single conduction thyristor, the ignition operation sensitivity indicating the magnitude of the breakdown current (breakover current) that flows when transitioning to the conduction state is lower than that of the bidirectional (symmetric characteristic) thyristor. .
また、この点弧動作感度を高めるために、アノード部のn+領域やp−領域の不純物濃度を変更する場合がある。しかし、アノード部のn+領域やp−領域の不純物濃度を変更する場合には、サイリスタの特性である保持電流特性とブレークダウン電圧とに影響を与える場合がある。そのため、アノード部のn+領域やp−領域の不純物濃度を変更することにより、保持電流特性とブレークダウン電圧を維持して点弧動作感度を高感度化することは、困難である。このように、図7に示される片導通サイリスタでは、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度の高感度化を実現することが困難であるという問題がある。 In addition, in order to increase the ignition operation sensitivity, the impurity concentration of the n + region or the p− region of the anode part may be changed. However, when the impurity concentration of the n + region or the p− region of the anode part is changed, the holding current characteristic and the breakdown voltage, which are the characteristics of the thyristor, may be affected. Therefore, it is difficult to increase the ignition operation sensitivity while maintaining the holding current characteristics and the breakdown voltage by changing the impurity concentration of the n + region and the p− region of the anode part. As described above, the one-conduction thyristor shown in FIG. 7 has a problem that it is difficult to achieve high ignition operation sensitivity without affecting the holding current characteristics and the breakdown voltage.
本発明は、上記問題を解決すべくなされたもので、その目的は、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度の高感度化を実現する片導通サイリスタ(半導体装置)を提供することにある。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a single conduction thyristor (semiconductor device) that realizes high ignition operation sensitivity without affecting the holding current characteristics and the breakdown voltage. ) To provide.
上記問題を解決するために、本発明は、第1の導電型の第1領域と第2の導電型の第2領域と前記第1の導電型の第3領域と前記第2の導電型の第4領域とが順に接合されるサイリスタ部と、前記第2領域と前記第3領域とが接合されたダイオード部とを有し、当該ダイオード部における前記第2領域に接する部分の第1の半導体基板面と当該ダイオード部における前記第3領域に接する部分の第2の半導体基板面とが対向して配置されている片導通サイリスタである半導体装置であって、前記第1の半導体基板面と前記第2の半導体基板面との両方に対向して前記第1の半導体基板面と前記第2の半導体基板面との間に形成され、前記サイリスタ部が導通する動作過程を示す点弧動作の際に、前記第1の半導体基板面と前記第2の半導体基板面との間に流れる電流経路を、前記第1の半導体基板面と前記第2の半導体基板面との最短経路より長くさせる第5領域を備えることを特徴とする半導体装置である。 In order to solve the above problem, the present invention provides a first region of a first conductivity type, a second region of a second conductivity type, a third region of the first conductivity type, and a second region of the second conductivity type. a thyristor unit and the fourth region are joined in this order, the second region and the third region have a and joined diode unit, a first semiconductor portion in contact with the second region in the diode unit A semiconductor device which is a single conduction thyristor in which a substrate surface and a portion of a second semiconductor substrate surface in contact with the third region in the diode portion are opposed to each other, the first semiconductor substrate surface and a front surface An ignition operation which is formed between the first semiconductor substrate surface and the second semiconductor substrate surface so as to face both of the second semiconductor substrate surface and indicates an operation process in which the thyristor portion is conducted. The first semiconductor substrate surface and the second semiconductor substrate. The current path flowing between the surface is a semiconductor device characterized in that it comprises a fifth region for longer than the shortest path between the first semiconductor substrate surface and the second semiconductor substrate surface.
また、本発明は、上記発明において、前記第5領域は、前記第1の半導体基板面と前記第2の半導体基板面との間に、前記第2の半導体基板面と平行して前記第3領域に接する2つの接合面を備えて形成され、前記第2の半導体基板面と平行する方向の領域幅が、前記第2の半導体基板面の幅よりも狭い前記第2の導電型の領域であって、前記第4領域の一部として形成されることを特徴とする。 In addition, according to the present invention, in the above invention, the fifth region is located between the first semiconductor substrate surface and the second semiconductor substrate surface and in parallel with the second semiconductor substrate surface. A region of the second conductivity type formed with two bonding surfaces in contact with the region, wherein a region width in a direction parallel to the second semiconductor substrate surface is narrower than a width of the second semiconductor substrate surface; And formed as a part of the fourth region.
また、本発明は、上記発明において、前記第3領域は、前記第2の半導体基板面及び前記第5領域に接する領域であって、前記第3領域より不純物濃度が高い前記第1の導電型の第6領域を含むことを特徴とする。 Also, in the present invention according to the first aspect, the third region is a region in contact with the second semiconductor substrate surface and the fifth region, and has a higher impurity concentration than the third region. The sixth region is included.
また、本発明は、上記発明において、前記サイリスタ部は、前記第2領域と前記第3領域とに接し、前記第2領域と前記第3領域との接合耐圧より耐圧が低い第7領域を備えることを特徴とする。 Further, in the present invention according to the above invention, the thyristor portion includes a seventh region that is in contact with the second region and the third region and has a breakdown voltage lower than a junction breakdown voltage between the second region and the third region. It is characterized by that.
また、本発明は、上記発明において、前記第7領域は、前記第2の半導体基板面からの距離が最長となる位置に形成されることを特徴とする。 In the present invention, the seventh region is formed at a position where the distance from the second semiconductor substrate surface is the longest.
本発明によれば、半導体装置は、第1の導電型の第1領域と第2の導電型の第2領域と第1の導電型の第3領域と第2の導電型の第4領域とが順に接合されるサイリスタ部と、第2領域と第3領域とが接合されたダイオード部とを有する。また、半導体装置は、サイリスタ部が導通する動作過程を示す点弧動作の際に、第1の半導体基板面と、第2の半導体基板面との間に流れる電流経路を、第1の半導体基板面と第2の半導体基板面との最短経路より長くさせる第5領域を備える。第5領域は、ダイオード部における第2領域に接する第1の半導体基板面とダイオード部における第3領域に接する第2の半導体基板面との間に形成される領域である。これにより、本発明の半導体装置では、サイリスタ部が点弧動作をする際に、第1の半導体基板面と第2の半導体基板面との間に流れる電流経路において、第5領域によって、第2の半導体基板面と平行に第3領域を流れる電流経路が生じる。 According to the present invention, a semiconductor device includes a first conductivity type first region, a second conductivity type second region, a first conductivity type third region, and a second conductivity type fourth region. Are sequentially joined, and a diode part in which the second region and the third region are joined. The semiconductor device also provides a current path that flows between the first semiconductor substrate surface and the second semiconductor substrate surface during the ignition operation indicating an operation process in which the thyristor portion is conducted. A fifth region is provided that is longer than the shortest path between the surface and the second semiconductor substrate surface. The fifth region is a region formed between the first semiconductor substrate surface in contact with the second region in the diode portion and the second semiconductor substrate surface in contact with the third region in the diode portion. Thus, in the semiconductor device of the present invention, when the thyristor portion performs the ignition operation, the second region causes the second current to flow between the first semiconductor substrate surface and the second semiconductor substrate surface. A current path that flows through the third region in parallel with the semiconductor substrate surface is generated.
したがって、本発明の半導体装置では、第4領域と第3領域の接合面に沿って流れる電流経路が図7に示される半導体装置より長くなる。この電流経路が長いと、第3領域の抵抗成分による電圧降下が発生し易くなるため、サイリスタ部は、図7に示される半導体装置より小さいブレークオーバ電流で導通状態に移行する。ここで、点弧動作感度は、第5領域による電流経路によって決まり、保持電流特性とブレークダウン電圧に関係するパラメータに依存しない。これにより、本発明の半導体装置は、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度の高感度化を実現することができる。 Therefore, in the semiconductor device of the present invention, the current path flowing along the junction surface between the fourth region and the third region is longer than that of the semiconductor device shown in FIG. If this current path is long, a voltage drop due to the resistance component in the third region is likely to occur, so that the thyristor portion shifts to a conductive state with a breakover current smaller than that of the semiconductor device shown in FIG. Here, the ignition operation sensitivity is determined by the current path by the fifth region, and does not depend on the parameters related to the holding current characteristics and the breakdown voltage. As a result, the semiconductor device of the present invention can achieve high ignition operation sensitivity without affecting the holding current characteristics and the breakdown voltage.
<第1の実施形態>
以下、本発明の第1の実施形態おける半導体装置(片導通サイリスタ)について図面を参照して説明する。
図1は、本実施形態による片導通サイリスタ100を示す断面構成図である。
図1において、片導通サイリスタ100は、p領域(1、3、6)、n領域(2、4、5)、低耐圧領域7、チャネルストッパ(8、9)、及び絶縁層(10〜13)を備える。また、片導通サイリスタ100は、サイリスタ部110及びダイオード部120を有する。
<First Embodiment>
Hereinafter, a semiconductor device (single conduction thyristor) according to a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional configuration diagram illustrating a
In FIG. 1, a
サイリスタ部110は、p領域1(第1領域)とn領域2(第2領域)とp領域3(第3領域)とn領域4(第4領域)とが順に接合され、サイリスタとして機能する部分である。
ダイオード部120は、n領域2(第2領域)とp領域3(第3領域)とが接合され、ダイオードとして機能する部分である。
The
The
なお、図1における半導体基板の上側の面を第1の表面F1とし、半導体基板の下側の面を第2の表面F2とする。第1の表面F1のうち、第1のサイリスタ部表面F11は、サイリスタ部110のアノード面である。また、第2の表面F2のうち、第2のサイリスタ部表面F21は、サイリスタ部110のカソード面である。ここで、サイリスタ部110のアノード面とは、サイリスタ部110におけるp領域1に接する半導体基板面である。また、サイリスタ部110のカソード面とは、サイリスタ部110におけるn領域4に接する半導体基板面である。
Note that the upper surface of the semiconductor substrate in FIG. 1 is defined as a first surface F1, and the lower surface of the semiconductor substrate is defined as a second surface F2. Of the first surface F1, the first thyristor part surface F11 is the anode surface of the
また、第1の表面F1のうち、第1のダイオード部表面F12(第1の半導体基板面)は、ダイオード部120のカソード面である。また、第2の表面F2のうち、第2のダイオード部表面F22(第2の半導体基板面)は、ダイオード部120のアノード面である。ここで、ダイオード部120のカソード面とは、ダイオード部120におけるn領域2に接する半導体基板面である。また、ダイオード部120のアノード面とは、ダイオード部120におけるp領域3に接する半導体基板面である。
Of the first surface F1, the first diode portion surface F12 (first semiconductor substrate surface) is the cathode surface of the
p領域3は、第1の導電型としてのp型半導体のp−領域であり、片導通サイリスタ100のバルク層となる半導体基板を構成する。p領域3は、一部分が第2の表面F2に接する。また、p領域3は、第2のダイオード部表面F22及びn領域5に接する領域であって、p領域3より不純物濃度が高いp型半導体のp領域6を含む。
The
n領域2は、第2の導電型としてのn型半導体のn+領域である。n領域2は、p領域1とp領域3とに接して形成され、その一部分を第1の表面F1に露呈させて形成される。つまり、サイリスタ部110において、n領域2は、p領域1とp領域3とに接して形成される。また、ダイオード部120において、n領域2は、第1の表面F1に露呈させて形成される。
The
p領域1は、p型半導体のp++領域である。p領域1は、n領域2と接して形成され、第1の表面F1に露呈させて形成される。
n領域4は、n型半導体のn+領域である。n領域4は、p領域3に接して形成され、第2の表面F2に露呈させて形成される。
The p region 1 is a p ++ region of a p-type semiconductor. The p region 1 is formed in contact with the
The
n領域5(第5領域)は、n型半導体のn+領域である。n領域5は、第1のダイオード部表面F12と第2のダイオード部表面F22との間に形成される。n領域5は、第1のダイオード部表面F12と第2のダイオード部表面F22との間に、第2のダイオード部表面F22と平行してp領域3に接する2つの接合面を備えて形成される。また、n領域5は、第2のダイオード部表面F22と平行する方向の領域幅が、第2のダイオード部表面F22の幅よりも狭いn+領域である。ここで、n領域5の幅(第2のダイオード部表面F22と平行する方向の領域幅)は、ΔLである。
また、n領域5は、n領域4の一部として形成される。すなわち、n領域5は、n領域4と連続して形成される。n領域5は、例えば、n領域4をダイオード部に延長した形状となる。なお、n領域5は、n領域4と一緒にイオン注入法などにより形成した後に、p領域6をイオン注入法などにより形成することにより形成される。
The n region 5 (fifth region) is an n + region of an n-type semiconductor. The
The
p領域6(第6領域)は、p領域3より不純物濃度が高いp型半導体のp+領域である。p領域6は、第2のダイオード部表面F22及びn領域5に接して第1の表面F1に露呈させて形成される。p領域6は、p領域3に含まれ、第2のダイオード部表面F22において、金属による端子とオーミック接触を容易にするために設けられる。
The p region 6 (sixth region) is a p + region of a p-type semiconductor having an impurity concentration higher than that of the
低耐圧領域7は、n領域2とp領域3とに接して形成され、n領域2とp領域3との接合J2の接合耐圧より耐圧が低い領域である。また、低耐圧領域7は、サイリスタ部110に形成される。低耐圧領域7は、例えば、p領域3より不純物濃度が高いp型半導体のp++領域である。低耐圧領域7は、例えば、イオン注入法などにより絶縁層10の下に第1の表面F1に露呈させて形成される。また、低耐圧領域7は、接合部J2における接合面のうち、第2のダイオード部表面F22からの距離が遠くなるように形成される。望ましい配置位置は、第2のダイオード部表面F22からの距離が最長となる位置又はその位置付近である。
The low
チャネルストッパ(8、9)は、第1の表面F1と片導通サイリスタ100の側面に接して、もしくは第1の表面F1に接して、片導通サイリスタ100とその側面の間に形成され、p領域3よりも不純物濃度が高いp型半導体の領域である。チャネルストッパ(8、9)は、片導通サイリスタ100の機能として望ましくない漏れ電流(チャネル電流)を抑制する。
The channel stopper (8, 9) is formed between the first surface F1 and the side surface of the one-
絶縁層10は、第1の表面F1に接して形成される。また、絶縁層10は、チャネルストッパ8の一部分からp領域1の一部分までを覆うように形成される。絶縁層11は、第1の表面F1に接して形成される。また、絶縁層11は、チャネルストッパ9の一部分からn領域2の一部分までを覆うように形成される。
また、絶縁層12は、第2の表面F2に接して形成される。また、絶縁層12は、n領域4の一部分を覆うように形成される。絶縁層13は、第2の表面F2に接して形成される。また、絶縁層13は、p領域6の一部分を覆うように形成される。
The insulating
The insulating
次に、本実施形態の動作について説明する。
図2は、本実施形態における片導通サイリスタ100の動作を示す図である。
図2において、第1の表面F1と第2の表面F2との間に順方向のバイアスがかけられた場合について説明する。ここで、順方向のバイアスがかけられた場合とは、第2の表面F2の電位より高い電位が第1の表面F1に印加された場合である。なお、第1の表面F1では、サイリスタ部110のアノード面(第1のサイリスタ部表面F11)とダイオード部120のカソード面(第1のダイオード部表面F12)とが短絡される。また、第2の表面F2では、サイリスタ部110のカソード面(第2のサイリスタ部表面F21)とダイオード部120のアノード面(第2のダイオード部表面F22)とが短絡される。
Next, the operation of this embodiment will be described.
FIG. 2 is a diagram illustrating the operation of the
In FIG. 2, a case where a forward bias is applied between the first surface F1 and the second surface F2 will be described. Here, the case where a forward bias is applied is a case where a potential higher than the potential of the second surface F2 is applied to the first surface F1. In the first surface F1, the anode surface (first thyristor portion surface F11) of the
図2において、電流経路K1は、片導通サイリスタ100のサイリスタ部110が導通する動作過程を示す点弧動作の際に、流れる電流経路を示している。
上述のような順方向のバイアスがかけられた場合、n領域2とp領域3との接合部J2には、逆方向電圧(逆バイアス)がかかる。低耐圧領域7部分の接合耐圧は、接合部J2の接合耐圧より低くなる。そのため、低耐圧領域7が、接合部J2より先にブレークダウンする。その結果、低耐圧領域7が接合する部分を経て電流が流れる。なお、片導通サイリスタ100において、ブレークオーバ電圧は、低耐圧領域7がブレークダウンする電圧に電流経路の抵抗値とブレークオーバ電流値の積を加えた電圧である。
In FIG. 2, a current path K <b> 1 indicates a current path that flows during an ignition operation indicating an operation process in which the
When the forward bias as described above is applied, a reverse voltage (reverse bias) is applied to the junction J2 between the
ダイオード部120のカソード面(第1のダイオード部表面F12)から低耐圧領域7を通過した電流は、p領域3とn領域4との接合部J3の接合面に沿って、p領域3をサイリスタ部110からダイオード部120に向かう方向に流れる。さらに、この電流は、p領域3をp領域3とn領域5との接合面に沿って流れ、p領域6を経てダイオード部120のアノード面(第2のダイオード部表面F22)に到達する。この際に、n領域5は、電流経路K1を長くするように機能する。つまり、n領域5は、サイリスタ部110が導通する動作過程を示す点弧動作の際に、第1のダイオード部表面F12と第2のダイオード部表面F22との間に流れる電流経路K1を、第1のダイオード部表面F12と第2のダイオード部表面F22との最短経路より長くさせる。すなわち、n領域5は、第1のダイオード部表面F12と第2のダイオード部表面F22との間に、第1のダイオード部表面F12又は第2のダイオード部表面F22と平行方向の電流経路を生じさせる領域である。
The current that has passed through the low withstand
この電流経路K1を通過する電流が増大すると、n領域2における横方向の抵抗成分、すなわち、ダイオード部120のカソード面からp領域1の下方を通って低耐圧領域7に到達する領域の抵抗成分により、p領域1直下のn領域2に電圧降下が生じる。この電圧降下により、p領域1とn領域2との接合部J1が順バイアスされる。この順バイアスが、接合部J1の拡散電位を超えるとp領域1からキャリアの注入が起こり、p領域1、n領域2、及びp領域3から構成されるバイポーラトランジスタが導通状態に移行する。
When the current passing through the current path K1 increases, the lateral resistance component in the
また、電流経路K1を通過する電流が増大すると、p領域3における横方向の抵抗成分、すなわち、p領域3とn領域4との接合部J3の接合面に沿って、p領域3をサイリスタ部110からダイオード部120に向かう方向の抵抗成分により、n領域4直上のp領域3に電圧降下が生じる。この電圧降下により、p領域3とn領域4との接合部J3が順バイアスされる。この順バイアスが、接合部J3の拡散電位を超えるとn領域4からキャリアの注入が起こり、n領域2、p領域3、及びn領域4から構成されるバイポーラトランジスタが導通状態に移行する。
Further, when the current passing through the current path K1 increases, the p-
片導通サイリスタ100は、以上のように2つのバイポーラトランジスタが動通状態に移行することにより、サイリスタ部110が導通状態に移行する。これにより、片導通サイリスタ100は、サイリスタ部110のアノード面(第1のサイリスタ部表面F11)とサイリスタ部110のカソード面(第2のサイリスタ部表面F21)との間で電流が流れる。ここで、片導通サイリスタ100のブレークオーバ電流IBO1は、サイリスタ部110が導通状態に到達する電流である。
なお、n領域4直上のp領域3における電圧降下の値は、p領域3とn領域4との接合部J3の接合面に沿って、p領域3をサイリスタ部110からダイオード部120に向かう方向の抵抗成分が大きいほど、大きくなる。つまり、上述のサイリスタ部110からダイオード部120に向かう方向にp領域3を流れる電流経路が長いほど、電圧降下の値は大きくなる。片導通サイリスタ100では、n領域5によって上述のサイリスタ部110からダイオード部120に向かう方向にp領域3を流れる電流経路が長くなる。このため、片導通サイリスタ100は、n領域5を備えない場合より少ない電流によって導通状態に移行する。したがって、片導通サイリスタ100のブレークオーバ電流IBO1の値が低減される。
In the one-
The value of the voltage drop in the
図3は、本実施形態における片導通サイリスタ100の動作を示すグラフである。
図3において、グラフは、片導通サイリスタ100の電流−電圧特性を示す。また、このグラフは、従来の片導通サイリスタと片導通サイリスタ100のブレークオーバ電流の比較を示す。このグラフにおいて、縦軸は、導通電流Iを示し、横軸は、印加電圧Vを示す。
FIG. 3 is a graph showing the operation of the
In FIG. 3, the graph shows the current-voltage characteristics of the
波形101は、片導通サイリスタ100の電流−電圧特性を示す。波形101において、片導通サイリスタ100に印加した電圧がブレークダウン電圧VBに達すると、低耐圧領域7が、接合部J2より先にブレークダウンし、電流が流れ始める。この電流が、ブレークオーバ電流IBO1に達すると、片導通サイリスタ100は、導通状態(ターンオン状態)に移行する。
波形102は、図7に示される従来の片導通サイリスタの電流−電圧特性を比較のために示す。波形102において、ブレークダウン電圧VBに達して流れ始めた電流が、ブレークオーバ電流IBO2に達すると、図7に示される従来の片導通サイリスタは、導通状態(ターンオン状態)に移行する。
A
図3のグラフにおいて、片導通サイリスタ100におけるブレークオーバ電流IBO1は、図7に示される従来の片導通サイリスタにおけるブレークオーバ電流IBO2より小さい。これは、片導通サイリスタ100では、n領域5によって上述のサイリスタ部110からダイオード部120に向かう方向にp領域3を流れる電流経路の長さ(図2のL1)が、従来の片導通サイリスタの電流経路の長さ(図7のL2)よりn領域5の幅ΔL分長いためである。片導通サイリスタ100では、電流経路K1がn領域5の幅ΔL分長いため、上述の電圧降下の値が大きくなり、ブレークオーバ電流IBO1を低減することができる。
In the graph of FIG. 3, the breakover current I BO1 in the
以上のように、片導通サイリスタ100は、点弧動作の際に、第1のダイオード部表面F12と第2のダイオード部表面F22との間に流れる電流経路K1を、第1のダイオード部表面F12と第2のダイオード部表面F22との最短経路より長くさせるn領域5を備える。n領域5は、第1のダイオード部表面F12と第2のダイオード部表面F22との間に、第2のダイオード部表面F22と平行してp領域3に接する2つの接合面を備えて形成される。また、n領域5は、第2のダイオード部表面F22と平行する方向の領域幅が、第2のダイオード部表面F22の幅よりも狭い領域である。これにより、片導通サイリスタ100では、電流経路K1において、n領域5によって、第2のダイオード部表面F22と平行にp領域3を流れる電流経路が生じる。
As described above, the
したがって、片導通サイリスタ100では、接合部J3の接合面に沿って流れる電流経路が図7に示される従来の片導通サイリスタより長くなる。この電流経路が長いと、p領域3の抵抗成分による電圧降下が発生し易くなるため、サイリスタ部110は、図7に示される従来の片導通サイリスタより小さいブレークオーバ電流IBO1で導通状態に移行する。ここで、点弧動作感度とは、導通状態に移行する際に流れるブレークオーバ電流IBO1の大きさを示す。ブレークオーバ電流IBO1が小さいほど点弧動作感度は向上する。つまり、片導通サイリスタ100は、点弧動作感度を向上することができる。
Therefore, in
なお、点弧動作感度は、n領域5による電流経路によって決まり、サイリスタの特性を示す保持電流特性とブレークダウン電圧に関係するパラメータに依存しない。これにより、片導通サイリスタ100は、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度の高感度化を実現することができる。
また、片導通サイリスタ100では、n領域5の幅ΔLを調整することにより、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度を調整することができる。
Note that the ignition operation sensitivity is determined by the current path by the
Further, in the
<第2の実施形態>
次に、本発明の第2の実施形態おける半導体装置(片導通サイリスタ)について図面を参照して説明する。
図4は、本実施形態による片導通サイリスタ100aを示す断面構成図である。
図4において、片導通サイリスタ100aは、p領域(1、3、6)、n領域(2、4、5)、低耐圧領域7a、チャネルストッパ(8、9)、及び絶縁層(10〜13)を備える。この図において、図1と同じ構成には同一の符号を付す。
<Second Embodiment>
Next, a semiconductor device (single conduction thyristor) according to a second embodiment of the present invention will be described with reference to the drawings.
FIG. 4 is a cross-sectional configuration diagram illustrating the
In FIG. 4, the
低耐圧領域7aは、n領域2とp領域3とに接して形成され、n領域2とp領域3との接合J2の接合耐圧より耐圧が低い領域である。低耐圧領域7aは、例えば、p領域3より不純物濃度が高いp型半導体のp++領域である。また、低耐圧領域7aは、サイリスタ部110に形成され、接合部J2における第1の表面F1又は第2の表面F2と平行な接合面に形成される。低耐圧領域7aは、例えば、埋め込み拡散法などにより半導体基板の内部に埋め込まれて形成される。
The low
次に、本実施形態の動作について説明する。
図4に示される片導通サイリスタ100aは、片導通サイリスタ100の低耐圧領域7を低耐圧領域7aに置き換えている点を除いて同様に動作する。
図4において、第1の表面F1と第2の表面F2との間に順方向のバイアスがかけられた場合について説明する。ここで、順方向のバイアスがかけられた場合とは、第2の表面F2の電位より高い電位が第1の表面F1に印加された場合である。この図おいて、電流経路K2は、片導通サイリスタ100aのサイリスタ部110が導通する動作過程を示す点弧動作の際に、流れる電流経路を示している。
上述のような順方向のバイアスがかけられた場合、n領域2とp領域3との接合部J2には、逆方向電圧(逆バイアス)がかかる。低耐圧領域7a部分の接合耐圧は、接合部J2の接合耐圧より低くなる。そのため、低耐圧領域7aが、接合部J2より先にブレークダウンする。その結果、低耐圧領域7aが接合する部分を経て電流が流れる。なお、片導通サイリスタ100aにおいて、ブレークオーバ電圧は、低耐圧領域7aがブレークダウンする電圧に電流経路の抵抗値とブレークオーバ電流値の積を加えた電圧である。
Next, the operation of this embodiment will be described.
The
In FIG. 4, a case where a forward bias is applied between the first surface F1 and the second surface F2 will be described. Here, the case where a forward bias is applied is a case where a potential higher than the potential of the second surface F2 is applied to the first surface F1. In this figure, a current path K2 indicates a current path that flows during an ignition operation indicating an operation process in which the
When the forward bias as described above is applied, a reverse voltage (reverse bias) is applied to the junction J2 between the
ダイオード部120のカソード面(第1のダイオード部表面F12)から低耐圧領域7aを通過した電流は、p領域3とn領域4との接合部J3の接合面に沿って、p領域3をサイリスタ部110からダイオード部120に向かう方向に流れる。さらに、この電流は、p領域3をp領域3とn領域5との接合面に沿って流れ、p領域6を経てダイオード部120のアノード面(第2のダイオード部表面F22)に到達する。この際に、n領域5は、電流経路K2を長くするように機能する。つまり、n領域5は、サイリスタ部110が導通する動作過程を示す点弧動作の際に、第1のダイオード部表面F12と第2のダイオード部表面F22との間に流れる電流経路を、第1のダイオード部表面F12と第2のダイオード部表面F22との最短経路より長くさせる。
The current that has passed through the low withstand
この電流経路K2を通過する電流が増大すると、第1の実施形態における片導通サイリスタ100の動作と同様に、導通状態に移行する。つまり、p領域1、n領域2、及びp領域3から構成されるバイポーラトランジスタ及びn領域2、p領域3、及びn領域4から構成されるバイポーラトランジスタが導通状態に移行する。
When the current passing through the current path K2 increases, the state transitions to a conducting state, similar to the operation of the one-
片導通サイリスタ100aは、以上のように2つのバイポーラトランジスタが動通状態に移行することにより、サイリスタ部110が導通状態に移行する。これにより、片導通サイリスタ100aは、サイリスタ部110のアノード面(第1のサイリスタ部表面F11)とサイリスタ部110のカソード面(第2のサイリスタ部表面F21)との間で電流が流れる。ここで、片導通サイリスタ100aのブレークオーバ電流IBO1は、サイリスタ部110が導通状態に到達する電流である。
In the
以上のように、片導通サイリスタ100aは、点弧動作の際に、第1のダイオード部表面F12と第2のダイオード部表面F22との間に流れる電流経路K2を、第1のダイオード部表面F12と第2のダイオード部表面F22との最短経路より長くさせるn領域5を備える。n領域5は、第1のダイオード部表面F12と第2のダイオード部表面F22との間に、第2のダイオード部表面F22と平行してp領域3に接する2つの接合面を備えて形成される。また、n領域5は、第2のダイオード部表面F22と平行する方向の領域幅が、第2のダイオード部表面F22の幅よりも狭い領域である。これにより、片導通サイリスタ100aでは、電流経路K2において、n領域5によって、第2のダイオード部表面F22と平行にp領域3を流れる電流経路が生じる。
As described above, the
したがって、片導通サイリスタ100aでは、接合部J3の接合面に沿って流れる電流経路が、n領域5を備えない従来の片導通サイリスタより長くなる。そのため、片導通サイリスタ100aは、第1の実施形態における片導通サイリスタ100と同様に、n領域5を備えない従来の片導通サイリスタより低いブレークオーバ電流IBO1で導通状態に移行する。つまり、片導通サイリスタ100aは、点弧動作感度を向上することができる。これにより、片導通サイリスタ100aは、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度の高感度化を実現することができる。
Therefore, in
<第3の実施形態>
次に、本発明の第3の実施形態おける半導体装置(片導通サイリスタ)について図面を参照して説明する。
図5は、本実施形態による片導通サイリスタ100bを示す断面構成図である。
図5において、片導通サイリスタ100bは、p領域(1、3、6)、n領域(2、4、5)、低耐圧領域7b、チャネルストッパ(8、9)、及び絶縁層(10〜13)を備える。この図において、図1と同じ構成には同一の符号を付す。
<Third Embodiment>
Next, a semiconductor device (single conduction thyristor) according to a third embodiment of the present invention will be described with reference to the drawings.
FIG. 5 is a cross-sectional configuration diagram illustrating the
In FIG. 5, the
低耐圧領域7bは、n領域2とp領域3とに接して形成され、n領域2とp領域3との接合J2の接合耐圧より耐圧が低い領域である。低耐圧領域7bは、例えば、p領域3より不純物濃度が高いp型半導体のp++領域である。また、低耐圧領域7bは、サイリスタ部110に形成され、接合部J2における第1の表面F1又は第2の表面F2と平行な接合面に形成される。低耐圧領域7bは、例えば、埋め込み拡散法などにより半導体基板の内部に埋め込まれて形成される。また、低耐圧領域7bは、接合部J2における接合面のうち、第2のダイオード部表面F22からの距離が遠くなるように形成される。望ましい配置位置は、第2のダイオード部表面F22からの距離が最長となる位置又はその位置付近である。低耐圧領域7bは、図4における第2の実施形態の低耐圧領域7aに比べて、第2のダイオード部表面F22からの距離が長い。
The low
次に、本実施形態の動作について説明する。
図5に示される片導通サイリスタ100bは、片導通サイリスタ100aの低耐圧領域7を低耐圧領域7bに置き換えている点を除いて同様に動作する。
図5において、第1の表面F1と第2の表面F2との間に順方向のバイアスがかけられた場合について説明する。ここで、順方向のバイアスがかけられた場合とは、第2の表面F2の電位より高い電位が第1の表面F1に印加された場合である。この図おいて、電流経路K3は、片導通サイリスタ100bのサイリスタ部110が導通する動作過程を示す点弧動作の際に、流れる電流経路を示している。
上述のような順方向のバイアスがかけられた場合、n領域2とp領域3との接合部J2には、逆方向電圧(逆バイアス)がかかる。低耐圧領域7b部分の接合耐圧は、接合部J2の接合耐圧より低くなる。そのため、低耐圧領域7bが、接合部J2より先にブレークダウンする。その結果、低耐圧領域7bが接合する部分を経て電流が流れる。なお、片導通サイリスタ100bにおいて、ブレークオーバ電圧は、低耐圧領域7bがブレークダウンする電圧に電流経路の抵抗値とブレークオーバ電流値の積を加えた電圧である。
Next, the operation of this embodiment will be described.
The
In FIG. 5, a case where a forward bias is applied between the first surface F1 and the second surface F2 will be described. Here, the case where a forward bias is applied is a case where a potential higher than the potential of the second surface F2 is applied to the first surface F1. In this figure, a current path K3 indicates a current path that flows during an ignition operation indicating an operation process in which the
When the forward bias as described above is applied, a reverse voltage (reverse bias) is applied to the junction J2 between the
ダイオード部120のカソード面(第1のダイオード部表面F12)から低耐圧領域7aを通過した電流は、p領域3とn領域4との接合部J3の接合面に沿って、p領域3をサイリスタ部110からダイオード部120に向かう方向に流れる。さらに、この電流は、p領域3をp領域3とn領域5との接合面に沿って流れ、p領域6を経てダイオード部120のアノード面(第2のダイオード部表面F22)に到達する。この際に、n領域5は、電流経路K3を長くするように機能する。また、低耐圧領域7bが、第2のダイオード部表面F22からの距離が最長となる位置に形成されているため、電流経路K3は、第2の実施形態の片導通サイリスタ100aにおける電流経路K2より長くなる。
The current that has passed through the low withstand
この電流経路K3を通過する電流が増大すると、第1の実施形態における片導通サイリスタ100の動作と同様に、導通状態に移行する。つまり、p領域1、n領域2、及びp領域3から構成されるバイポーラトランジスタ及びn領域2、p領域3、及びn領域4から構成されるバイポーラトランジスタが導通状態に移行する。
When the current passing through the current path K3 increases, the state shifts to the conductive state, similarly to the operation of the one-
片導通サイリスタ100bは、以上のように2つのバイポーラトランジスタが動通状態に移行することにより、サイリスタ部110が導通状態に移行する。これにより、片導通サイリスタ100bは、サイリスタ部110が導通状態に移行し、サイリスタ部110のアノード面(第1のサイリスタ部表面F11)とサイリスタ部110のカソード面(第2のサイリスタ部表面F21)との間で電流が流れる。ここで、片導通サイリスタ100bのブレークオーバ電流IBO1は、サイリスタ部110が導通状態に到達する電流である。
In the
以上のように、片導通サイリスタ100bは、点弧動作の際に、第1のダイオード部表面F12と第2のダイオード部表面F22との間に流れる電流経路K3を、第1のダイオード部表面F12と第2のダイオード部表面F22との最短経路より長くさせるn領域5を備える。n領域5は、第1のダイオード部表面F12と第2のダイオード部表面F22との間に、第2のダイオード部表面F22と平行してp領域3に接する2つの接合面を備えて形成される。また、n領域5は、第2のダイオード部表面F22と平行する方向の領域幅が、第2のダイオード部表面F22の幅よりも狭い領域である。また、低耐圧領域7bが、第2のダイオード部表面F22からの距離が最長となる位置に形成される。これにより、片導通サイリスタ100bでは、電流経路K3において、n領域5及び低耐圧領域7bの配置によって、第2のダイオード部表面F22と平行にp領域3を流れる電流経路が、第2の実施形態の片導通サイリスタ100aにおける同様の電流経路より長くなる。
As described above, the
したがって、片導通サイリスタ100bでは、接合部J3の接合面に沿って流れる電流経路が図7に示される従来の片導通サイリスタ及び第2の実施形態の片導通サイリスタ100aより長くなる。そのため、片導通サイリスタ100bは、第1の実施形態における片導通サイリスタ100と同様に、図7に示される従来の片導通サイリスタより低いブレークオーバ電流IBO1で導通状態に移行する。さらに、片導通サイリスタ100bは、第2の実施形態の片導通サイリスタ100aより低いブレークオーバ電流IBO1で導通状態に移行する。つまり、片導通サイリスタ100bは、第2の実施形態の片導通サイリスタ100aよりもさらに、点弧動作感度を向上することができる。これにより、片導通サイリスタ100bは、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度の高感度化を実現することができる。
Therefore, in the
<第4の実施形態>
次に、本発明の第4の実施形態おける半導体装置(片導通サイリスタ)について図面を参照して説明する。
図6は、本実施形態による片導通サイリスタ100cを示す断面構成図である。
図6において、片導通サイリスタ100cは、p領域(1、3)、n領域(2、4、5、6)、チャネルストッパ(8、9)、及び絶縁層(10〜13)を備える。この図において、図1と同じ構成には同一の符号を付す。片導通サイリスタ100cは、低耐圧領域を備えない形態である。
<Fourth Embodiment>
Next, a semiconductor device (single conduction thyristor) according to a fourth embodiment of the present invention will be described with reference to the drawings.
FIG. 6 is a cross-sectional configuration diagram showing the one-
In FIG. 6, the
次に、本実施形態の動作について説明する。
図6に示される片導通サイリスタ100cは、片導通サイリスタ100の低耐圧領域7がない点を除いて同様に動作する。
図6において、第1の表面F1と第2の表面F2との間に順方向のバイアスがかけられた場合について説明する。ここで、順方向のバイアスがかけられた場合とは、第2の表面F2の電位より高い電位が第1の表面F1に印加された場合である。この図おいて、電流経路K4は、片導通サイリスタ100cのサイリスタ部110が導通する動作過程を示す点弧動作の際に、流れる電流経路の一例を示している。
上述のような順方向のバイアスがかけられた場合、n領域2とp領域3との接合部J2には、逆方向電圧(逆バイアス)がかかる。この逆方向電圧が接合部J2の接合耐圧に達すると、接合部J2の接合耐圧が最も低い部分がブレークダウンする。これにより、ブレークダウンした接合部分を経て電流が流れる。
また、片導通サイリスタ100cでは、低耐圧領域がないため、n領域2とp領域3との接合部J2のどの位置でもブレークダウンが発生する可能性がある。本実施形態では、ダイオード部120でブレークダウンが発生した例を示す。
Next, the operation of this embodiment will be described.
The
In FIG. 6, a case where a forward bias is applied between the first surface F1 and the second surface F2 will be described. Here, the case where a forward bias is applied is a case where a potential higher than the potential of the second surface F2 is applied to the first surface F1. In this figure, a current path K4 shows an example of a current path that flows during an ignition operation indicating an operation process in which the
When the forward bias as described above is applied, a reverse voltage (reverse bias) is applied to the junction J2 between the
Further, since the
ダイオード部120のカソード面(第1のダイオード部表面F12)からブレークダウンした接合部分を通過した電流は、p領域3とn領域4(n領域5)との接合部J3の接合面に沿って、p領域3をサイリスタ部110からダイオード部120に向かう方向に流れる。さらに、この電流は、p領域6を経てダイオード部120のアノード面(第2のダイオード部表面F22)に到達する。この際に、n領域5は、電流経路K4を長くするように機能する。
The current that has passed through the junction portion broken down from the cathode surface (first diode portion surface F12) of the
電流経路K4を通過する電流が増大すると、p領域3における横方向の抵抗成分、すなわち、p領域3とn領域4(n領域5)との接合部J3の接合面に沿って、p領域3をサイリスタ部110からダイオード部120に向かう方向の抵抗成分により、n領域4及びn領域5の直上のp領域3に電圧降下が生じる。この電圧降下により、p領域3とn領域4及びn領域5との接合部J3が順バイアスされる。この順バイアスが、接合部J3の拡散電位を超えるとn領域4からキャリアの注入が起こり、n領域2、p領域3、及びn領域4から構成されるバイポーラトランジスタが導通状態に移行する。
When the current passing through the current path K4 increases, the lateral resistance component in the
また、ダイオード部120のカソード面からダイオード部120のアノード面に流れる電流が増大すると、ダイオード部120のカソード面からp領域1下方のn領域2を通る電流経路が生じる。これにより、n領域2における横方向の抵抗成分、すなわち、ダイオード部120のカソード面からp領域1の下方のn領域2部分の抵抗成分により、p領域1直下のn領域2に電圧降下が生じる。この電圧降下により、p領域1とn領域2との接合部J1が順バイアスされる。この順バイアスが、接合部J1の拡散電位を超えるとp領域1からキャリアの注入が起こり、p領域1、n領域2、及びp領域3から構成されるバイポーラトランジスタが導通状態に移行する。
Further, when the current flowing from the cathode surface of the
片導通サイリスタ100cは、以上のように2つのバイポーラトランジスタが動通状態に移行することにより、サイリスタ部110が導通状態に移行する。これにより、片導通サイリスタ100aは、サイリスタ部110のアノード面(第1のサイリスタ部表面F11)とサイリスタ部110のカソード面(第2のサイリスタ部表面F21)との間で電流が流れる。ここで、片導通サイリスタ100cのブレークオーバ電流IBO1は、サイリスタ部110が導通状態に到達する電流である。
In the one-
以上のように、片導通サイリスタ100cは、点弧動作の際に、第1のダイオード部表面F12と第2のダイオード部表面F22との間に流れる電流経路K4を、第1のダイオード部表面F12と第2のダイオード部表面F22との最短経路より長くさせるn領域5を備える。n領域5は、第1のダイオード部表面F12と第2のダイオード部表面F22との間に、第2のダイオード部表面F22と平行してp領域3に接する2つの接合面を備えて形成される。また、n領域5は、第2のダイオード部表面F22と平行する方向の領域幅が、第2のダイオード部表面F22の幅よりも狭い領域である。これにより、片導通サイリスタ100cでは、電流経路K4において、n領域5によって、第2のダイオード部表面F22と平行にp領域3を流れる電流経路が生じる。
As described above, the
したがって、片導通サイリスタ100cでは、n領域5がない従来の片導通サイリスタより接合部J3の接合面に沿って流れる電流経路が長くなる。そのため、片導通サイリスタ100cは、第1の実施形態における片導通サイリスタ100と同様に、点弧動作感度を向上することができる。これにより、片導通サイリスタ100cは、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度の高感度化を実現することができる。
また、片導通サイリスタ100cでは、低耐圧領域を備えない。この場合、片導通サイリスタのブレークダウン電圧は、接合部J2の接合耐圧により決定される。このため、片導通サイリスタ100cでは、ブレークダウン電圧を高くすることができる。
Therefore, in the
Further, the
なお、本発明の実施形態によれば、片導通サイリスタ100、100a、100b、又は100c(半導体装置)は、p型半導体(第1の導電型)のp領域1(第1領域)とn型半導体(第2の導電型)のn領域2(第2領域)とp型半導体のp領域3(第3領域)とn型半導体のn領域4(第4領域)とが順に接合されるサイリスタ部110と、n領域2とp領域3とが接合されたダイオード部120とを有する。片導通サイリスタ100、100a、100b、又は100cは、ダイオード部120におけるn領域2に接する第1のダイオード部表面F12(第1の半導体基板面)とダイオード部120におけるp領域3に接する第2のダイオード部表面F22(第2の半導体基板面)との間に形成され、サイリスタ部110が導通する動作過程を示す点弧動作の際に、第1のダイオード部表面F12と第2のダイオード部表面F22との間に流れる電流経路を、第1のダイオード部表面F12と第2のダイオード部表面F22との最短経路より長くさせるn領域5(第5領域)を備える。
これにより、片導通サイリスタ100、100a、100b、又は100cは、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度の高感度化を実現することができる。
According to the embodiment of the present invention, the
As a result, the
また、n領域5は、第1のダイオード部表面F12と第2のダイオード部表面F22との間に、第2のダイオード部表面F22と平行してp領域3に接する2つの接合面を備えて形成され、第2のダイオード部表面F22と平行する方向の領域幅が、第2のダイオード部表面F22の幅よりも狭いn型半導体の領域であって、n領域4の一部として形成される。
これにより、接合部J3の接合面に沿って流れる電流経路を、n領域5を備えない従来の片導通サイリスタより長くすることができる。そのため、片導通サイリスタ100、100a、100b、又は100cは、保持電流特性とブレークダウン電圧に影響を与えずに、点弧動作感度の高感度化を実現することができる。
Further, the
Thereby, the current path which flows along the junction surface of junction J3 can be made longer than the conventional one conduction thyristor which is not provided with
また、p領域3は、第2のダイオード部表面F22及びn領域5に接する領域であって、p領域3より不純物濃度が高いp型半導体のp領域6(第6領域)を含む。
不純物濃度が高い方がオーミック接触し易いため、これにより、第2のダイオード部表面F22に金属端子を形成する場合に、オーミック接触が容易になるという効果が期待できる。また、n領域4をイオン注入法などにより第2の表面F2に露呈させて形成した後に、p領域6をイオン注入法などにより表面F2に露呈させて形成するため、n領域5を形成する工程を簡略化することができる。
The
The higher the impurity concentration, the easier the ohmic contact is made. Therefore, when a metal terminal is formed on the second diode portion surface F22, an effect that the ohmic contact becomes easy can be expected. In addition, the
また、サイリスタ部110は、n領域2とp領域3とに接し、n領域2とp領域3との接合耐圧より耐圧が低い低耐圧領域7、7a又は7b(第7領域)を備える。
これにより、片導通サイリスタ100、100a、又は100bは、ブレークダウン電圧を低減することができる。
The
Thereby, the
低耐圧領域7又は7bは、第2のダイオード部表面F22からの距離が最長となる位置に形成される。
これにより、接合部J3の接合面に沿って流れる電流経路を、さらに長くすることができる。そのため、片導通サイリスタ100、又は100bは、点弧動作感度の高感度をさらに向上することができる。
The low
Thereby, the electric current path which flows along the junction surface of junction part J3 can be made still longer. Therefore, the
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の各実施形態において、第1の導電型をp型半導体、第2の導電型をn型半導体として説明したが、第1の導電型をn型半導体、第2の導電型をp型半導体としてもよい。この場合は、第4領域(p型半導体領域)から第1領域(n型半導体領域)の方向に導通し、導通する方向が上記の各実施形態と逆になる。 The present invention is not limited to the above embodiments, and can be modified without departing from the spirit of the present invention. In each of the above embodiments, the first conductivity type has been described as a p-type semiconductor, and the second conductivity type has been described as an n-type semiconductor. However, the first conductivity type is an n-type semiconductor, and the second conductivity type is a p-type semiconductor. It is good. In this case, conduction is made in the direction from the fourth region (p-type semiconductor region) to the first region (n-type semiconductor region), and the conduction direction is the reverse of the above embodiments.
また、上記の各実施形態において、チャネルストッパ(8、9)を備える形態を説明したが、本発明は、チャネルストッパ(8、9)を備えない形態に適用してもよい。
また、上記の各実施形態において、第2のダイオード部表面F22(第2の半導体基板面)は、ダイオード部120におけるp領域3(p領域6)に接する半導体基板面を示し、絶縁層13に覆われる部分を含める形態を説明したが、絶縁層13に覆われる部分を含めない形態でもよい。
Further, in each of the above-described embodiments, the mode including the channel stopper (8, 9) has been described. However, the present invention may be applied to a mode not including the channel stopper (8, 9).
Further, in each of the above embodiments, the second diode portion surface F22 (second semiconductor substrate surface) indicates the semiconductor substrate surface in contact with the p region 3 (p region 6) in the
また、上記の各実施形態において、片導通サイリスタ100、100a、100b又は100cは、p領域6を備える形態を説明したが、p領域6を備えない形態でもよい。この場合、n領域5は、例えば、埋め込み拡散法などにより半導体基板の内部に埋め込まれて形成され、p領域6を形成する工程を削減することができる。
また、上記第1〜第3の各実施形態において、低耐圧領域7、7a又は7bは、p領域3より不純物濃度が高いp型半導体のp++領域である形態を説明したが、これに限定されるものではない。例えば、低耐圧領域をn領域2より不純物濃度が高いn型半導体のn++領域で形成する形態でもよいし、接合部J2の接合耐圧より耐圧が低い領域であれば、他の形態でもよい。
In each of the above embodiments, the
In the first to third embodiments, the low
1、3、6 p領域
2、4、5 n領域
7、7a、7b 低耐圧領域
8、9 チャネルストッパ
10、11、12、13 絶縁層
100、100a、100b、100c 片導通サイリスタ
110 サイリスタ部
120 ダイオード部
1, 3, 6
Claims (5)
前記第1の半導体基板面と前記第2の半導体基板面との両方に対向して前記第1の半導体基板面と前記第2の半導体基板面との間に形成され、前記サイリスタ部が導通する動作過程を示す点弧動作の際に、前記第1の半導体基板面と前記第2の半導体基板面との間に流れる電流経路を、前記第1の半導体基板面と前記第2の半導体基板面との最短経路より長くさせる第5領域を備える
ことを特徴とする半導体装置。 A thyristor portion in which a first region of a first conductivity type, a second region of a second conductivity type, a third region of the first conductivity type, and a fourth region of the second conductivity type are sequentially joined; , have a said second region and the third region and the junction diodes portion, the third region in the first semiconductor substrate surface and the diode portion of the portion in contact with the second region in the diode unit A semiconductor device that is a one-sided thyristor disposed so as to face a second semiconductor substrate surface of a portion in contact with the semiconductor device,
Formed between the first semiconductor substrate surface and the front Symbol both opposite the first semiconductor substrate surface and the second semiconductor substrate surface of the second semiconductor substrate surface, wherein the thyristor is conducting A current path that flows between the first semiconductor substrate surface and the second semiconductor substrate surface during an ignition operation that indicates an operation process of the first semiconductor substrate surface and the second semiconductor substrate A semiconductor device, comprising: a fifth region that is longer than the shortest path to the surface.
前記第1の半導体基板面と前記第2の半導体基板面との間に、前記第2の半導体基板面と平行して前記第3領域に接する2つの接合面を備えて形成され、前記第2の半導体基板面と平行する方向の領域幅が、前記第2の半導体基板面の幅よりも狭い前記第2の導電型の領域であって、前記第4領域の一部として形成される
ことを特徴とする請求項1に記載の半導体装置。 The fifth region is
Between the first semiconductor substrate surface and the second semiconductor substrate surface, two bonding surfaces that are in contact with the third region in parallel with the second semiconductor substrate surface are formed, and the second semiconductor substrate surface is formed. The region width in the direction parallel to the semiconductor substrate surface is a region of the second conductivity type that is narrower than the width of the second semiconductor substrate surface, and is formed as a part of the fourth region. The semiconductor device according to claim 1.
前記第2の半導体基板面及び前記第5領域に接する領域であって、前記第3領域より不純物濃度が高い前記第1の導電型の第6領域を含む
ことを特徴とする請求項1又は請求項2に記載の半導体装置。 The third region is
The region in contact with the second semiconductor substrate surface and the fifth region includes the sixth region of the first conductivity type having an impurity concentration higher than that of the third region. Item 3. The semiconductor device according to Item 2.
前記第2領域と前記第3領域とに接し、前記第2領域と前記第3領域との接合耐圧より耐圧が低い第7領域を備える
ことを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。 The thyristor section is
The seventh region according to any one of claims 1 to 3, further comprising a seventh region in contact with the second region and the third region and having a breakdown voltage lower than a junction breakdown voltage between the second region and the third region. 2. A semiconductor device according to item 1.
前記第2の半導体基板面からの距離が最長となる位置に形成される
ことを特徴とする請求項4に記載の半導体装置。 The seventh region is
The semiconductor device according to claim 4, wherein the semiconductor device is formed at a position where a distance from the second semiconductor substrate surface is longest.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010216820A JP5658960B2 (en) | 2010-09-28 | 2010-09-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010216820A JP5658960B2 (en) | 2010-09-28 | 2010-09-28 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074458A JP2012074458A (en) | 2012-04-12 |
JP5658960B2 true JP5658960B2 (en) | 2015-01-28 |
Family
ID=46170350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010216820A Active JP5658960B2 (en) | 2010-09-28 | 2010-09-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5658960B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0666461B2 (en) * | 1989-07-31 | 1994-08-24 | 新電元工業株式会社 | Short circuit thyristor |
JP3083881B2 (en) * | 1991-07-30 | 2000-09-04 | 新電元工業株式会社 | Surge protection element |
-
2010
- 2010-09-28 JP JP2010216820A patent/JP5658960B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012074458A (en) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102593168B (en) | Semiconductor device and a reverse conducting IGBT | |
JP5011748B2 (en) | Semiconductor device | |
US9685512B2 (en) | Semiconductor device | |
JP6080023B2 (en) | Reverse conduction type IGBT | |
JP5981659B2 (en) | Semiconductor device | |
US8912632B2 (en) | Semiconductor device | |
JP5922886B2 (en) | Diode and semiconductor device | |
KR100900562B1 (en) | MOS-gated transistor having improved UIS capability | |
JP2016146470A (en) | Semiconductor device having overload current carrying capability | |
US20160079369A1 (en) | Semiconductor device | |
US10304969B2 (en) | Semiconductor device | |
JP6077309B2 (en) | Diode and semiconductor device incorporating diode | |
KR20150061971A (en) | Power semiconductor device and method of manufacturing the same | |
JP2011249601A (en) | Short circuit thyristor | |
JPH05226638A (en) | Semiconductor device | |
JP5658960B2 (en) | Semiconductor device | |
TWI641152B (en) | Resistor having increasing resistance with increasing voltage | |
JP6089733B2 (en) | Semiconductor device | |
JP5465937B2 (en) | Semiconductor device, semiconductor device control method, and semiconductor module | |
US9209287B2 (en) | Power semiconductor device | |
JPS5931869B2 (en) | Electrostatic induction thyristor | |
JP2018190838A (en) | diode | |
JP2012054356A (en) | Semiconductor device | |
JP2009206193A (en) | Triac | |
JP5564333B2 (en) | Reverse blocking thyristor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5658960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |