JP5658802B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5658802B2
JP5658802B2 JP2013151750A JP2013151750A JP5658802B2 JP 5658802 B2 JP5658802 B2 JP 5658802B2 JP 2013151750 A JP2013151750 A JP 2013151750A JP 2013151750 A JP2013151750 A JP 2013151750A JP 5658802 B2 JP5658802 B2 JP 5658802B2
Authority
JP
Japan
Prior art keywords
frame
lead frame
device region
region
guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013151750A
Other languages
Japanese (ja)
Other versions
JP2013214779A (en
Inventor
三角　和幸
和幸 三角
秀之 新川
秀之 新川
俊治 山内
俊治 山内
満 青木
満 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013151750A priority Critical patent/JP5658802B2/en
Publication of JP2013214779A publication Critical patent/JP2013214779A/en
Application granted granted Critical
Publication of JP5658802B2 publication Critical patent/JP5658802B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置の製造技術に関し、特に、ワイヤボンディング工程でのリードフレームの振動の低減化に適用して有効な技術に関する。   The present invention relates to a manufacturing technique of a semiconductor device, and more particularly to a technique effective when applied to reduction of vibration of a lead frame in a wire bonding process.

ワイヤボンディングの際に、効率よく半導体チップとその実装部材との結線部分を加熱し、結線後は短時間で被結線部材を冷却する技術が記載されている。   A technique is described in which a wire connection portion between a semiconductor chip and its mounting member is efficiently heated during wire bonding and the member to be connected is cooled in a short time after the wire connection.

特開２００１−１１０８４０号公報JP 2001-110840 A

半導体チップの電極パッドとリードフレームのインナリードとを金線等のワイヤによって電気的に接続するワイヤボンダでは、ワイヤボンディングが行われるヒートブロック上において、インナリードがばたつかないようにフレーム押さえによって押さえた状態でワイヤボンディングが行われる。   In a wire bonder that electrically connects the electrode pads of the semiconductor chip and the inner leads of the lead frame with a wire such as a gold wire, it is pressed by a frame presser so that the inner leads do not flutter on the heat block where wire bonding is performed. Wire bonding is performed in this state.

また、前述のワイヤボンダでは、ヒートブロック上において、リードフレームが２３０−２４０℃程度に加熱された状態でワイヤボンディングを行い、その後、フレーム押さえが上昇してリードフレームが解放された状態になる。リードフレームは解放されると、熱収縮によって短冊状のリードフレームがその幅方向に対して上方に凸となるように反る（変形する）。この状態で、リードフレームは、ワイヤボンダにおけるリードフレームの送り方向のワイヤボンド部の後段に送られる。ワイヤボンド部の後段ではヒートブロックが無いため、半導体チップが搭載されたリードフレームのデバイス領域では急な冷却が始まる。その際、リードフレームは、加熱によって変形した（伸びた）箇所が急な冷却によって元に戻ろうとするため、ばたつく、すなわち振動することを本発明者は見い出した。   In the wire bonder described above, wire bonding is performed on the heat block while the lead frame is heated to about 230-240 ° C., and then the frame presser is raised to release the lead frame. When the lead frame is released, the strip-shaped lead frame warps (deforms) so as to protrude upward in the width direction due to thermal contraction. In this state, the lead frame is sent to the subsequent stage of the wire bond portion in the lead frame feed direction in the wire bonder. Since there is no heat block after the wire bond part, rapid cooling starts in the device region of the lead frame on which the semiconductor chip is mounted. At that time, the present inventor has found that the lead frame flutters, that is, vibrates because the portion deformed (elongated) by heating tends to return to its original state by rapid cooling.

特に、インナリードの振動（ばたつき）によってワイヤが振られて変形することを見出した。   In particular, it has been found that the wire is shaken and deformed by the vibration (flapping) of the inner lead.

さらに、ワイヤが金線の場合、そのコスト低減化によりワイヤの細線化が図られ、ワイヤ径が、例えば、２０μｍ以下のワイヤになると、インナリードの振動によってワイヤの変形が顕著に現れ、その結果、ワイヤ間ショートや、ワイヤ−チップ間ショート等が発生するという問題が起こる。   Further, when the wire is a gold wire, the wire is thinned by reducing the cost. When the wire diameter is, for example, 20 μm or less, the deformation of the wire is noticeably caused by the vibration of the inner lead, and as a result, There is a problem that a short circuit between wires, a short circuit between wires and chips, and the like occur.

なお、リードフレームの振動の原因について、本発明者が検討した結果、以下の原因を見出した。   In addition, as a result of examination of the cause of the vibration of the lead frame by the present inventors, the following causes were found.

まず、第１の原因は、熱によって伸びたリードフレームのインナリードが、急に冷えて元に戻る時の熱収縮であると考えられ、この熱収縮によって引き起こされる振動であると考えられる。   First, the first cause is considered to be thermal contraction when the inner lead of the lead frame extended by heat suddenly cools and returns to its original state, and is considered to be vibration caused by this thermal contraction.

さらに、第２の原因は、急に冷える際の各インナリードの放熱経路の違いによる温度変化のばらつきで発生する応力の場所ごとの差であると考えられ、この応力の場所ごとの差によって振動が引き起こされるものと考えられる。   Furthermore, the second cause is considered to be a difference in each stress location caused by a variation in temperature due to a difference in the heat dissipation path of each inner lead when it cools suddenly. Is considered to be caused.

なお、前記特許文献１（特開２００１−１１０８４０号公報）に記載されたワイヤボンディング技術を用いた場合にも、ワイヤボンディング時に半導体チップとその実装部材との結線部分を加熱し、結線後は短時間で急に被結線部材を冷却するため、ワイヤボンディング後に、デバイス領域が急冷され、リードフレーム（インナリード）の振動が引き起こされてワイヤの変形が発生するものと考えられる。   Even when the wire bonding technique described in Patent Document 1 (Japanese Patent Application Laid-Open No. 2001-110840) is used, the connection portion between the semiconductor chip and its mounting member is heated during wire bonding, and after the connection is short. Since the member to be connected is rapidly cooled in time, it is considered that the device region is rapidly cooled after wire bonding, and the lead frame (inner lead) is vibrated to cause deformation of the wire.

本発明は、上記課題に鑑みてなされたものであり、その目的は、ワイヤボンディングの品質の向上を図ることができる技術を提供することにある。   This invention is made | formed in view of the said subject, The objective is to provide the technique which can aim at the improvement of the quality of wire bonding.

また、本発明の他の目的は、ワイヤボンディングの信頼性の向上を図ることができる技術を提供することにある。   Another object of the present invention is to provide a technique capable of improving the reliability of wire bonding.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.

すなわち、本発明は、（ａ）半導体チップが搭載されるデバイス領域が複数個並んで形成され、それぞれの前記デバイス領域に複数のリードが設けられたリードフレームを準備する工程と、（ｂ）前記リードフレームの複数の前記デバイス領域に前記半導体チップを搭載する工程と、（ｃ）前記リードフレームをワイヤボンダのヒートブロック上に配置し、前記複数のリードをフレーム押さえによって押さえた状態で前記デバイス領域に搭載された前記半導体チップと前記リードとをワイヤボンディングする工程と、（ｄ）前記（ｃ）工程の後、前記リードフレームを段階的に温度が下がるように冷却する工程と、を有するものである。   That is, the present invention includes (a) a step of preparing a lead frame in which a plurality of device regions on which a semiconductor chip is mounted are formed, and a plurality of leads are provided in each of the device regions; Mounting the semiconductor chip on a plurality of device regions of a lead frame; and (c) disposing the lead frame on a heat block of a wire bonder and holding the plurality of leads on the device region with a frame presser. A step of wire bonding the mounted semiconductor chip and the lead; and (d) a step of cooling the lead frame in a stepwise manner after the step (c). .

また、本発明は、（ａ）半導体チップが搭載されるデバイス領域が複数個並んで形成され、それぞれの前記デバイス領域に複数のリードが設けられたリードフレームを準備する工程と、（ｂ）前記リードフレームの複数の前記デバイス領域に前記半導体チップを搭載する工程と、（ｃ）前記リードフレームをワイヤボンダのヒートブロック上に配置し、前記複数のリードをフレーム押さえによって押さえた状態で、前記デバイス領域に搭載された前記半導体チップと前記リードとをワイヤボンディングする工程と、（ｄ）前記（ｃ）工程の後、前記リードフレームの送り方向の前記フレーム押さえの後段部を押さえ付ける工程と、を有するものである。   According to the present invention, (a) a step of preparing a lead frame in which a plurality of device regions on which a semiconductor chip is mounted is formed and a plurality of leads are provided in each of the device regions; Mounting the semiconductor chip on a plurality of the device regions of a lead frame; and (c) disposing the lead frame on a heat block of a wire bonder and holding the plurality of leads by a frame retainer. Wire bonding between the semiconductor chip mounted on the lead and the lead, and (d) after the step (c), pressing a rear stage portion of the frame pressing member in the lead frame feeding direction. Is.

また、本発明は、半導体チップと、前記半導体チップが搭載されたリードフレームのデバイス領域に設けられた複数のリードとをワイヤボンディングするワイヤボンダであり、ワイヤボンディング時に前記デバイス領域が複数個並んで形成された前記リードフレームを支持するとともに、前記リードフレームを加熱するヒートブロックと、前記ヒートブロック上に配置された前記リードフレームの前記リードを押さえるフレーム押さえと、ワイヤを案内するワイヤボンディング用のボンディングツールであるキャピラリと、前記ヒートブロック上で前記リードフレームの表裏両面側において、前記リードフレームの複数個の前記デバイス領域の外側に対して前記リードフレームの長手方向に沿って接触するように配置されたガイド部材と、を有するものである。   The present invention is also a wire bonder for wire bonding a semiconductor chip and a plurality of leads provided in a device region of a lead frame on which the semiconductor chip is mounted, and a plurality of the device regions are formed side by side during wire bonding. A heat block for supporting the lead frame and heating the lead frame, a frame presser for pressing the lead of the lead frame disposed on the heat block, and a wire bonding bonding tool for guiding the wire On the front and back sides of the lead frame on the heat block, and arranged so as to be in contact with the outside of the plurality of device regions of the lead frame along the longitudinal direction of the lead frame. A guide member; It is intended to.

また、本発明は、半導体チップと、前記半導体チップが搭載されたリードフレームのデバイス領域に設けられた複数のリードとをワイヤボンディングするワイヤボンダであり、ワイヤボンディング時に前記デバイス領域が複数個並んで形成された前記リードフレームを支持するとともに、前記リードフレームを加熱するヒートブロックと、前記ヒートブロック上に配置された前記リードフレームの前記リードを押さえるフレーム押さえと、ワイヤを案内するワイヤボンディング用のボンディングツールであるキャピラリと、前記ヒートブロック上で前記リードフレームの表面側において、前記リードフレームの複数個の前記デバイス領域の外側に対して接触するように配置された弾性手段と、を有するものである。   The present invention is also a wire bonder for wire bonding a semiconductor chip and a plurality of leads provided in a device region of a lead frame on which the semiconductor chip is mounted, and a plurality of the device regions are formed side by side during wire bonding. A heat block for supporting the lead frame and heating the lead frame, a frame presser for pressing the lead of the lead frame disposed on the heat block, and a wire bonding bonding tool for guiding the wire And a resilient means disposed on the heat block on the surface side of the lead frame so as to come into contact with the outside of the plurality of device regions of the lead frame.

また、本発明は、半導体チップと、前記半導体チップが搭載されたリードフレームのデバイス領域に設けられた複数のリードとをワイヤボンディングするワイヤボンダであり、ワイヤボンディング時に前記デバイス領域が複数個並んで形成された前記リードフレームを支持するとともに、前記リードフレームを加熱するヒートブロックと、前記ヒートブロック上に配置された前記リードフレームの前記リードを押さえるフレーム押さえと、ワイヤを案内するワイヤボンディング用のボンディングツールであるキャピラリと、前記ヒートブロック上で前記リードフレームの表裏両面側において、前記リードフレームの複数個の前記デバイス領域の外側に対して接触するように回転自在に配置されたローラ手段と、を有するものである。   The present invention is also a wire bonder for wire bonding a semiconductor chip and a plurality of leads provided in a device region of a lead frame on which the semiconductor chip is mounted, and a plurality of the device regions are formed side by side during wire bonding. A heat block for supporting the lead frame and heating the lead frame, a frame presser for pressing the lead of the lead frame disposed on the heat block, and a wire bonding bonding tool for guiding the wire A capillary means, and roller means arranged rotatably on the front and back sides of the lead frame on the heat block so as to be in contact with the outside of the plurality of device regions of the lead frame. Is.

また、本発明は、半導体チップと、前記半導体チップが搭載されたリードフレームのデバイス領域に設けられた複数のリードとをワイヤボンディングするワイヤボンダであり、ワイヤボンディング時に前記デバイス領域が複数個並んで形成された前記リードフレームを支持するとともに、前記リードフレームを加熱するヒートブロックと、前記ヒートブロック上に配置された前記リードフレームの前記リードを押さえるフレーム押さえと、ワイヤを案内するワイヤボンディング用のボンディングツールであるキャピラリと、ワイヤボンディング済みの前記リードフレームを段階的に温度が下がるように冷却する徐冷手段と、を有するものである。   The present invention is also a wire bonder for wire bonding a semiconductor chip and a plurality of leads provided in a device region of a lead frame on which the semiconductor chip is mounted, and a plurality of the device regions are formed side by side during wire bonding. A heat block for supporting the lead frame and heating the lead frame, a frame presser for pressing the lead of the lead frame disposed on the heat block, and a wire bonding bonding tool for guiding the wire And a slow cooling means for cooling the wire-bonded lead frame in such a manner that the temperature is lowered stepwise.

また、本発明は、半導体チップと、前記半導体チップが搭載されたリードフレームのデバイス領域に設けられた複数のリードとをワイヤボンディングするワイヤボンダであり、ワイヤボンディング時に前記デバイス領域が複数個並んで形成された前記リードフレームを支持するとともに、前記リードフレームを加熱するヒートブロックと、前記ヒートブロック上に配置された前記リードフレームの前記リードを押さえるとともに、前記リードフレームのマトリクス配列の複数行・複数列に配置された前記デバイス領域における前記リードを押さえることが可能なフレーム押さえと、ワイヤを案内するワイヤボンディング用のボンディングツールであるキャピラリと、を有するものである。   The present invention is also a wire bonder for wire bonding a semiconductor chip and a plurality of leads provided in a device region of a lead frame on which the semiconductor chip is mounted, and a plurality of the device regions are formed side by side during wire bonding. A heat block that supports the lead frame and heats the lead frame, and holds the leads of the lead frame disposed on the heat block, and a plurality of rows and columns of a matrix arrangement of the lead frame And a capillary that is a bonding tool for wire bonding that guides the wire.

また、本発明は、半導体チップと、前記半導体チップが搭載されたリードフレームのデバイス領域に設けられた複数のリードとをワイヤボンディングするワイヤボンダであり、ワイヤボンディング時に前記デバイス領域が複数個並んで形成された前記リードフレームを支持するとともに、前記リードフレームを加熱するヒートブロックと、前記ヒートブロック上に配置された前記リードフレームの前記リードを押さえるフレーム押さえと、ワイヤを案内するワイヤボンディング用のボンディングツールであるキャピラリと、前記ヒートブロック上で前記リードフレームの複数のダイパッドを吸着支持可能な複数の吸着手段と、を有するものである。   The present invention is also a wire bonder for wire bonding a semiconductor chip and a plurality of leads provided in a device region of a lead frame on which the semiconductor chip is mounted, and a plurality of the device regions are formed side by side during wire bonding. A heat block for supporting the lead frame and heating the lead frame, a frame presser for pressing the lead of the lead frame disposed on the heat block, and a wire bonding bonding tool for guiding the wire And a plurality of suction means capable of sucking and supporting a plurality of die pads of the lead frame on the heat block.

さらに、本発明は、（ａ）半導体チップが搭載されるデバイス領域が複数個並んで形成され、それぞれの前記デバイス領域に複数のボンディングリードが形成された配線基板を準備する工程と、（ｂ）前記配線基板の複数の前記デバイス領域に前記半導体チップを搭載する工程と、（ｃ）前記配線基板をワイヤボンダのヒートブロック上に配置し、前記デバイス領域に搭載された前記半導体チップと前記ボンディングリードとをワイヤボンディングする工程と、（ｄ）前記（ｃ）工程の後、前記配線基板を段階的に温度が下がるように冷却する工程と、を有するものである。   Further, the present invention includes (a) preparing a wiring board in which a plurality of device regions on which semiconductor chips are mounted are formed and a plurality of bonding leads are formed in each device region; and (b) Mounting the semiconductor chip on the plurality of device regions of the wiring board; and (c) disposing the wiring substrate on a heat block of a wire bonder, and mounting the semiconductor chip and the bonding leads on the device region. Wire bonding, and (d) after the step (c), the step of cooling the wiring board so that the temperature is lowered step by step.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

ワイヤボンディング後のリードフレームまたは配線基板の振動を低減してワイヤボンディングの品質の向上を図ることができる。   It is possible to improve the quality of wire bonding by reducing the vibration of the lead frame or the wiring board after wire bonding.

ワイヤボンディング後のリードフレームまたは配線基板の振動を低減してワイヤボンディングの信頼性の向上を図ることができる。   The reliability of wire bonding can be improved by reducing the vibration of the lead frame or the wiring board after wire bonding.

本発明の実施の形態１の半導体装置の構造の一例を示す平面図である。It is a top view which shows an example of the structure of the semiconductor device of Embodiment 1 of this invention. 図１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。It is sectional drawing which shows the structure cut | disconnected along the AA line shown in FIG. 図１に示す半導体装置の組み立て手順の一例を示す製造フロー図である。FIG. 2 is a manufacturing flow diagram illustrating an example of an assembly procedure of the semiconductor device illustrated in FIG. 1. 図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図である。FIG. 2 is an enlarged partial plan view showing an example of the structure of a lead frame used in assembling the semiconductor device shown in FIG. 1. 図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分断面図である。It is a fragmentary sectional view showing an example of the structure after die bonding of the assembly of the semiconductor device shown in FIG. 図１に示す半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分断面図である。It is a fragmentary sectional view showing an example of the structure after wire bonding of the assembly of the semiconductor device shown in FIG. 図１に示す半導体装置の組み立てのワイヤボンディング工程で用いられるワイヤボンダの主要部の構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the principal part of the wire bonder used at the wire bonding process of the assembly of the semiconductor device shown in FIG. 図７に示すワイヤボンダの主要部の構造の一例をＢ方向から眺めて示すＢ矢視図である。It is a B arrow line view which shows an example of the structure of the principal part of the wire bonder shown in FIG. 図７に示すワイヤボンダの主要部のＡ部の構造の一例を示す拡大部分断面図である。It is an expanded partial sectional view which shows an example of the structure of the A section of the principal part of the wire bonder shown in FIG. 図７に示すワイヤボンダによるワイヤボンディング時の構造の一例を示す拡大部分断面図である。FIG. 8 is an enlarged partial sectional view showing an example of a structure at the time of wire bonding by the wire bonder shown in FIG. 7. 図７に示すワイヤボンダの主要部の構造の一例を示す平面図である。It is a top view which shows an example of the structure of the principal part of the wire bonder shown in FIG. 図１１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。It is sectional drawing which shows the structure cut | disconnected along the AA line shown in FIG. 図１に示す半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分断面図である。It is a fragmentary sectional view showing an example of the structure after resin molding of the assembly of the semiconductor device shown in FIG. 図１に示す半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。It is a fragmentary sectional view which shows an example of the structure after the cutting | disconnection and shaping | molding of the assembly of the semiconductor device shown in FIG. 本発明の実施の形態１の第１変形例の構造を示す平面図である。It is a top view which shows the structure of the 1st modification of Embodiment 1 of this invention. 図１５に示すＡ−Ａ線に沿って切断した構造を示す断面図である。It is sectional drawing which shows the structure cut | disconnected along the AA shown in FIG. 本発明の実施の形態１の第２変形例の構造を示す平面図である。It is a top view which shows the structure of the 2nd modification of Embodiment 1 of this invention. 図１７に示すＡ−Ａ線に沿って切断した構造を示す断面図である。It is sectional drawing which shows the structure cut | disconnected along the AA line shown in FIG. 本発明の実施の形態１の第３変形例の構造を示す平面図である。It is a top view which shows the structure of the 3rd modification of Embodiment 1 of this invention. 図１９に示すＡ−Ａ線に沿って切断した構造を示す断面図である。It is sectional drawing which shows the structure cut | disconnected along the AA line shown in FIG. 本発明の実施の形態１の第４変形例の構造を示す平面図である。It is a top view which shows the structure of the 4th modification of Embodiment 1 of this invention. 本発明の実施の形態２の半導体装置の組み立てで用いられるワイヤボンダの主要部の構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the principal part of the wire bonder used by the assembly of the semiconductor device of Embodiment 2 of this invention. 図２２に示すワイヤボンダにおけるワイヤボンディング後のリードフレームの温度変化の一例を示す温度データである。23 is temperature data showing an example of a temperature change of the lead frame after wire bonding in the wire bonder shown in FIG. 本発明の実施の形態３の半導体装置の組み立てで用いられるワイヤボンダの主要部の構造の一例を示す部分断面図である。It is a fragmentary sectional view which shows an example of the structure of the principal part of the wire bonder used by the assembly of the semiconductor device of Embodiment 3 of this invention. 本発明の実施の形態３の第１変形例の構造を示す部分断面図である。It is a fragmentary sectional view which shows the structure of the 1st modification of Embodiment 3 of this invention. 本発明の他の実施の形態の半導体装置（ＢＧＡ）の構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the semiconductor device (BGA) of other embodiment of this invention. 図２６に示す半導体装置の組み立てで用いられる配線基板の構造の一例を示す平面図である。FIG. 27 is a plan view showing an example of a structure of a wiring board used in assembling the semiconductor device shown in FIG. 26.

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。   In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。   Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。   Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.

また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps) are not necessarily indispensable unless otherwise specified and clearly considered essential in principle. Needless to say.

また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Further, in the following embodiments, regarding constituent elements and the like, when “consisting of A”, “consisting of A”, “having A”, and “including A” are specifically indicated that only those elements are included. It goes without saying that other elements are not excluded except in the case of such cases. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。 (Embodiment 1)
FIG. 1 is a plan view showing an example of the structure of the semiconductor device according to the first embodiment of the present invention, and FIG. 2 is a cross-sectional view showing the structure cut along the line AA shown in FIG.

本実施の形態１の半導体装置は、リードフレームを用いて組み立てられる多ピンで、かつ樹脂封止型の半導体パッケージであり、本実施の形態１では前記半導体装置の一例として、図１に示すような多ピンのＱＦＰ（Quad Flat Package)１を取り上げて説明する。   The semiconductor device according to the first embodiment is a multi-pin and resin-encapsulated semiconductor package assembled using a lead frame. In the first embodiment, as an example of the semiconductor device, as shown in FIG. A multi-pin QFP (Quad Flat Package) 1 will be described.

図１、図２に示すＱＦＰ１の構成について説明すると、半導体集積回路が形成された半導体チップ４と、半導体チップ４の周囲に放射状に配置された複数のインナリード（リード）２ａと、インナリード２ａと一体に形成された複数のアウタリード２ｂと、半導体チップ４の主面４ａに形成された表面電極である電極パッド４ｃとこれに対応するインナリード２ａとを電気的に接続する金線等の複数のワイヤ５とを有している。   The configuration of the QFP 1 shown in FIG. 1 and FIG. 2 will be described. A semiconductor chip 4 on which a semiconductor integrated circuit is formed, a plurality of inner leads (leads) 2a radially disposed around the semiconductor chip 4, and an inner lead 2a. A plurality of outer leads 2b formed integrally with each other, a plurality of gold wires or the like electrically connecting the electrode pads 4c which are surface electrodes formed on the main surface 4a of the semiconductor chip 4 and the corresponding inner leads 2a The wire 5 is provided.

さらに、ＱＦＰ１は、銀ペースト等のダイボンディング材を介して半導体チップ４が固定されたチップ搭載部であるタブ（ダイパッド）２ｃと、樹脂モールディングによって封止用樹脂等から形成され、かつ半導体チップ４とタブ２ｃと複数のワイヤ５と複数のインナリード２ａを封止する封止体３とを有している。ＱＦＰ１であるため、複数のインナリード２ａそれぞれと一体に形成された複数のアウタリード２ｂは、封止体３の４辺それぞれから外部に向かって突出しており、各アウタリード２ｂは、ガルウィング状に曲げ成形されている。   Further, the QFP 1 is formed of a tab (die pad) 2c which is a chip mounting portion to which the semiconductor chip 4 is fixed via a die bonding material such as a silver paste, a sealing resin or the like by resin molding, and the semiconductor chip 4 And a tab 2c, a plurality of wires 5, and a sealing body 3 for sealing the plurality of inner leads 2a. Since it is QFP1, the plurality of outer leads 2b formed integrally with each of the plurality of inner leads 2a project outward from the respective four sides of the sealing body 3, and each outer lead 2b is bent and formed into a gull wing shape. Has been.

ここで、ＱＦＰ１に搭載された半導体チップ４は、その主面４ａに形成された複数の電極パッド４ｃが、例えば、５０μｍ以下の狭パッドピッチで設けられている。これにより、ワイヤ５に、例えば、ワイヤ径が２０μｍ以下の金線を採用することができ、ＱＦＰ１のコスト低減化を図れるとともに、多ピン化も図ることができる。   Here, in the semiconductor chip 4 mounted on the QFP 1, a plurality of electrode pads 4c formed on the main surface 4a are provided with a narrow pad pitch of, for example, 50 μm or less. Thereby, for example, a gold wire having a wire diameter of 20 μm or less can be adopted as the wire 5, and the cost of the QFP 1 can be reduced and the number of pins can be increased.

なお、ワイヤ５として金線の代わりに銅線を用いることで、金線の場合に比べてＱＦＰ１のコスト低減化を図ることができるとともに、電気伝導性の向上を図ることができる。   In addition, by using a copper wire instead of a gold wire as the wire 5, the cost of the QFP 1 can be reduced as compared with the case of a gold wire, and the electrical conductivity can be improved.

また、インナリード２ａ、アウタリード２ｂ及びタブ２ｃは、銅合金等の薄板状の部材によって形成され、さらに、封止体３は、例えば、熱硬化性のエポキシ系樹脂等から成り、樹脂モールディングによって形成されたものである。   Further, the inner lead 2a, the outer lead 2b, and the tab 2c are formed by a thin plate member such as a copper alloy, and the sealing body 3 is made of, for example, a thermosetting epoxy resin, and is formed by resin molding. It has been done.

次に、本実施の形態１の半導体装置（ＱＦＰ１）の製造方法を、図３に示すフロー図に沿って説明する。   Next, a manufacturing method of the semiconductor device (QFP1) of the first embodiment will be described along the flowchart shown in FIG.

図３は図１に示す半導体装置の組み立て手順の一例を示す製造フロー図、図４は図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す拡大部分平面図、図５は図１に示す半導体装置の組み立てのダイボンディング後の構造の一例を示す部分断面図、図６は図１に示す半導体装置の組み立てのワイヤボンディング後の構造の一例を示す部分断面図である。また、図７は図１に示す半導体装置の組み立てのワイヤボンディング工程で用いられるワイヤボンダの主要部の構造の一例を示す断面図、図８は図７に示すワイヤボンダの主要部の構造の一例をＢ方向から眺めて示すＢ矢視図、図９は図７に示すワイヤボンダの主要部のＡ部の構造の一例を示す拡大部分断面図、図１０は図７に示すワイヤボンダによるワイヤボンディング時の構造の一例を示す拡大部分断面図である。さらに、図１１は図７に示すワイヤボンダの主要部の構造の一例を示す平面図、図１２は図１１に示すＡ−Ａ線に沿って切断した構造を示す断面図、図１３は図１に示す半導体装置の組み立ての樹脂モールディング後の構造の一例を示す部分断面図、図１４は図１に示す半導体装置の組み立ての切断・成形後の構造の一例を示す部分断面図である。   3 is a manufacturing flow diagram showing an example of the assembly procedure of the semiconductor device shown in FIG. 1, FIG. 4 is an enlarged partial plan view showing an example of the structure of the lead frame used in the assembly of the semiconductor device shown in FIG. 1, and FIG. FIG. 6 is a partial cross-sectional view showing an example of the structure after die bonding in the assembly of the semiconductor device shown in FIG. 1, and FIG. 6 is a partial cross-sectional view showing an example of the structure after wire bonding in the assembly of the semiconductor device shown in FIG. 7 is a sectional view showing an example of the structure of the main part of the wire bonder used in the wire bonding step of assembling the semiconductor device shown in FIG. 1, and FIG. 8 is an example of the structure of the main part of the wire bonder shown in FIG. FIG. 9 is an enlarged partial sectional view showing an example of the structure of the A part of the main part of the wire bonder shown in FIG. 7, and FIG. 10 is a diagram of the structure at the time of wire bonding by the wire bonder shown in FIG. It is an enlarged partial sectional view showing an example. 11 is a plan view showing an example of the structure of the main part of the wire bonder shown in FIG. 7, FIG. 12 is a cross-sectional view showing the structure cut along the line AA shown in FIG. 11, and FIG. FIG. 14 is a partial cross-sectional view showing an example of a structure after cutting and molding of the semiconductor device assembly shown in FIG. 1.

まず、図３のステップＳ１に示すリードフレーム準備を行う。ここでは、図４に示すリードフレームの一例であるマトリクスフレーム２を準備する。マトリクスフレーム２には、半導体チップ４が搭載されるデバイス領域２ｄが複数個並んで形成されているとともに、それぞれのデバイス領域２ｄに複数のインナリード（リード）２ａやアウタリード２ｂが設けられている。   First, lead frame preparation shown in step S1 of FIG. 3 is performed. Here, the matrix frame 2 which is an example of the lead frame shown in FIG. 4 is prepared. In the matrix frame 2, a plurality of device regions 2d on which the semiconductor chip 4 is mounted are formed side by side, and a plurality of inner leads (leads) 2a and outer leads 2b are provided in each device region 2d.

本実施の形態１で用いられる図４に示すマトリクスフレーム２には、１つのＱＦＰ１を形成するための領域であるデバイス領域２ｄが複数行×複数列（例えば、図４では２行×２列）に亘ってマトリクス配置で複数個形成されており、各デバイス領域２ｄに、１つのタブ（ダイパッド）２ｃ、複数のインナリード２ａと複数のアウタリード２ｂ等が形成されている。   In the matrix frame 2 shown in FIG. 4 used in the first embodiment, a device region 2d, which is a region for forming one QFP 1, has a plurality of rows × a plurality of columns (for example, 2 rows × 2 columns in FIG. 4). A plurality of elements are formed in a matrix arrangement, and one tab (die pad) 2c, a plurality of inner leads 2a, a plurality of outer leads 2b, and the like are formed in each device region 2d.

また、マトリクスフレーム２は、例えば、銅合金等によって形成された長方形の薄板材であり、タブ２ｃ、複数のインナリード２ａ及びアウタリード２ｂが一体に形成されている。図４に示すマトリクスフレーム２では、Ｘ方向が長方形の長手方向であり、Ｙ方向が長方形の幅方向である。   The matrix frame 2 is a rectangular thin plate material formed of, for example, a copper alloy or the like, and a tab 2c, a plurality of inner leads 2a, and an outer lead 2b are integrally formed. In the matrix frame 2 shown in FIG. 4, the X direction is a rectangular longitudinal direction, and the Y direction is a rectangular width direction.

また、マトリクスフレーム２の幅方向の両端部の枠部２ｅには、処理の際の位置決め用の長孔２ｇやガイド用のスプロケットホール２ｆが複数個設けられている。   Further, the frame portions 2e at both ends in the width direction of the matrix frame 2 are provided with a plurality of positioning long holes 2g and guide sprocket holes 2f.

なお、図４に示すマトリクスフレーム２における１つのデバイス領域２ｄのインナリード２ａの本数は、図１に示すＱＦＰ１におけるアウタリード２ｂの本数と異なっているが、これはマトリクスフレーム２のリード部分の形状をわかり易く示すためのものであり、ＱＦＰ１を組み立てるために用いられるマトリクスフレーム２の１つのデバイス領域２ｄのインナリード２ａの本数は、ＱＦＰ１のアウタリード２ｂの本数と同じであることは言うまでもない。   The number of inner leads 2a in one device region 2d in the matrix frame 2 shown in FIG. 4 is different from the number of outer leads 2b in the QFP 1 shown in FIG. 1, but this is the shape of the lead portion of the matrix frame 2. For the sake of clarity, it goes without saying that the number of inner leads 2a in one device region 2d of the matrix frame 2 used for assembling the QFP 1 is the same as the number of outer leads 2b in the QFP 1.

その後、図３のステップＳ２に示すダイボンディングを行う。ここでは、マトリクスフレーム２の複数のデバイス領域２ｄのタブ２ｃに、図５に示すようにダイボンディング材を介して半導体チップ４を搭載する。すなわち、半導体チップ４の裏面４ｂとタブ２ｃとを前記ダイボンディング材によって接合する。   Thereafter, die bonding shown in step S2 of FIG. 3 is performed. Here, the semiconductor chip 4 is mounted on the tabs 2c of the plurality of device regions 2d of the matrix frame 2 via a die bonding material as shown in FIG. That is, the back surface 4b of the semiconductor chip 4 and the tab 2c are joined by the die bonding material.

その後、図３のステップＳ３に示すワイヤボンディングを行う。すなわち、図６に示すように、半導体チップ４の主面４ａの電極パッド４ｃとこれに対応するインナリード２ａとをワイヤ５によって電気的に接続する。なお、ワイヤ５は、例えば、細線化が図られた金線であり、ワイヤ径が２０μｍ以下の金線である。   Thereafter, wire bonding shown in step S3 of FIG. 3 is performed. That is, as shown in FIG. 6, the electrode pad 4 c on the main surface 4 a of the semiconductor chip 4 and the inner lead 2 a corresponding thereto are electrically connected by the wire 5. The wire 5 is, for example, a gold wire that has been thinned and has a wire diameter of 20 μm or less.

ここで、ステップＳ３のワイヤボンディング工程で使用される図７、図８に示すワイヤボンダ６について説明する。   Here, the wire bonder 6 shown in FIGS. 7 and 8 used in the wire bonding step of step S3 will be described.

ワイヤボンダ６は、その主要部に、ワイヤボンディングが行われるワイヤボンド部６ａに設置され、かつデバイス領域２ｄが複数個並んで形成されたマトリクスフレーム２を支持するとともに、ワイヤボンディング時にマトリクスフレーム２を加熱するヒートブロック６ｂと、ヒートブロック６ｂ上に配置され、かつマトリクスフレーム２の形状に対応してマトリクスフレーム２を支持可能なプラテン６ｃと、ヒートブロック６ｂ内に組み込まれたヒータ６ｆとを備えている。   The wire bonder 6 is installed in a wire bond portion 6a where wire bonding is performed, and supports the matrix frame 2 in which a plurality of device regions 2d are formed side by side and heats the matrix frame 2 during wire bonding. A heat block 6b, a platen 6c arranged on the heat block 6b and capable of supporting the matrix frame 2 corresponding to the shape of the matrix frame 2, and a heater 6f incorporated in the heat block 6b. .

すなわち、ヒートブロック６ｂ内に組み込まれたヒータ６ｆによって、ワイヤボンディング時に、ヒートブロック６ｂ上に配置されたプラテン６ｃを介してマトリクスフレーム２やそのデバイス領域２ｄのタブ２ｃ上に搭載された半導体チップ４を所望の温度に加熱する。ワイヤボンディング時には、ヒータ６ｆの温度を、例えば、２３０℃に常時設定し、マトリクスフレーム２や半導体チップ４を加熱する。   That is, the semiconductor chip 4 mounted on the matrix frame 2 or the tab 2c of the device region 2d through the platen 6c disposed on the heat block 6b by the heater 6f incorporated in the heat block 6b during wire bonding. Is heated to the desired temperature. At the time of wire bonding, the temperature of the heater 6f is always set to, for example, 230 ° C., and the matrix frame 2 and the semiconductor chip 4 are heated.

なお、プラテン６ｃは、マトリクスフレーム２の形状に対応しており、マトリクスフレーム２を支持するとともに、ヒートブロック６ｂからの熱をマトリクスフレーム２や半導体チップ４に伝えるブロック材である。例えば、リードフレームのタブ下げやタブ上げ等の形状に対応している。   The platen 6 c corresponds to the shape of the matrix frame 2 and is a block material that supports the matrix frame 2 and transmits heat from the heat block 6 b to the matrix frame 2 and the semiconductor chip 4. For example, it corresponds to a shape such as tab lowering or tab raising of the lead frame.

また、ワイヤボンダ６は、ワイヤボンド部６ａにおいてヒートブロック６ｂ上に配置されたマトリクスフレーム２のインナリード２ａを押さえるフレーム押さえ６ｄと、ワイヤ５を案内するワイヤボンディング用のボンディングツールであるキャピラリ６ｊと、マトリクスフレーム２が送り方向６ｇに移送される際に案内となってマトリクスフレーム２をガイドするレール６ｅとを備えている。   The wire bonder 6 includes a frame presser 6d that presses the inner leads 2a of the matrix frame 2 disposed on the heat block 6b in the wire bond portion 6a, a capillary 6j that is a bonding tool for wire bonding that guides the wire 5, A rail 6e is provided for guiding the matrix frame 2 when the matrix frame 2 is transferred in the feeding direction 6g.

フレーム押さえ６ｄには、図１１に示すように、マトリクスフレーム２のデバイス領域２ｄに対応した開口窓６ｋが形成されている。つまり、図９、図１０に示すように、ワイヤボンディング時には、インナリード２ａがばたつかないようにフレーム押さえ６ｄの突起部６ｍによって上方からインナリード２ａを押さえるとともに、開口窓６ｋにおいてキャピラリ６ｊを動作させてワイヤボンディングを行う。したがって、長方形のマトリクスフレーム２の幅方向（図４に示すＹ方向）のデバイス領域２ｄの列数が２列の場合、図１１に示すように、その２列のデバイス領域２ｄにそれぞれ対応した２つの開口窓６ｋがフレーム押さえ６ｄに形成されている。なお、フレーム押さえ６ｄのインナリード２ａを押さえる突起部６ｍは、開口窓６ｋに沿って枠状に形成されている。   As shown in FIG. 11, an opening window 6k corresponding to the device region 2d of the matrix frame 2 is formed in the frame presser 6d. That is, as shown in FIGS. 9 and 10, during wire bonding, the inner lead 2a is pressed from above by the projection 6m of the frame pressing 6d so that the inner lead 2a does not flutter, and the capillary 6j is held in the opening window 6k. Operate and wire bond. Therefore, when the number of device regions 2d in the width direction (Y direction shown in FIG. 4) of the rectangular matrix frame 2 is two, as shown in FIG. 11, 2 corresponding to the two device regions 2d respectively. Two opening windows 6k are formed in the frame presser 6d. The protrusion 6m that holds the inner lead 2a of the frame holder 6d is formed in a frame shape along the opening window 6k.

また、ワイヤボンダ６は、図７、図１１及び図１２に示すように、ヒートブロック６ｂ上で、マトリクスフレーム２の表裏両面側において、マトリクスフレーム２の複数個のデバイス領域２ｄそれぞれの外側に対してマトリクスフレーム２の長手方向（図４に示すＸ方向）に沿って接触するように配置された細長いガイド部材である上側ガイド６ｈ及び下側ガイド６ｉを有している。   Further, as shown in FIGS. 7, 11 and 12, the wire bonder 6 is disposed on the heat block 6 b on the front and back sides of the matrix frame 2 with respect to the outside of each of the plurality of device regions 2 d of the matrix frame 2. An upper guide 6h and a lower guide 6i, which are elongated guide members, are arranged so as to be in contact with each other along the longitudinal direction of the matrix frame 2 (the X direction shown in FIG. 4).

すなわち、上側ガイド６ｈ及び下側ガイド６ｉは、ヒートブロック６ｂ上でマトリクスフレーム２の表面側（半導体チップ４が搭載される側）及び裏面側（半導体チップ４が搭載されない側）にそれぞれ接触してワイヤボンディング時及びワイヤボンディング後のマトリクスフレーム２の振動を低減するものである。したがって、上側ガイド６ｈ及び下側ガイド６ｉは、マトリクスフレーム２の各デバイス領域２ｄの間の領域を押さえるため、細長い棒状に形成されていることが好ましく、さらにマトリクスフレーム２の長手方向と同程度かそれより若干長い程度の長さに形成されていることが好ましい。ただし、上側ガイド６ｈ及び下側ガイド６ｉは、少なくともワイヤボンディング後のマトリクスフレーム２の振動を抑制可能なように、マトリクスフレーム２の送り方向６ｇに対するフレーム押さえ６ｄの後段部付近のみに接触する程度の長さに形成されていてもよい。   That is, the upper guide 6h and the lower guide 6i are respectively in contact with the front surface side (side on which the semiconductor chip 4 is mounted) and the back surface side (side on which the semiconductor chip 4 is not mounted) of the matrix frame 2 on the heat block 6b. This reduces vibrations of the matrix frame 2 during and after wire bonding. Therefore, the upper guide 6h and the lower guide 6i are preferably formed in the shape of an elongated bar in order to hold down the region between the device regions 2d of the matrix frame 2, and are also approximately the same as the longitudinal direction of the matrix frame 2. It is preferable that the length is slightly longer than that. However, the upper guide 6h and the lower guide 6i are only in contact with the vicinity of the rear portion of the frame press 6d with respect to the feed direction 6g of the matrix frame 2 so that vibration of the matrix frame 2 after wire bonding can be suppressed. You may form in length.

上側ガイド６ｈ及び下側ガイド６ｉの長さをマトリクスフレーム２の長手方向と同程度かそれより長くすることで、フレーム全体の振動を抑制することができる。   By making the lengths of the upper guide 6h and the lower guide 6i approximately equal to or longer than the longitudinal direction of the matrix frame 2, vibration of the entire frame can be suppressed.

なお、本実施の形態１の図１１及び図１２に示す例では、上側ガイド６ｈがマトリクスフレーム２の表面側に接触しており、一方、下側ガイド６ｉが裏面側に接触している。ただし、上側ガイド６ｈ及び下側ガイド６ｉは、いずれか一方のみが設けられていてもよいし、両者が設けられていてもよい。   In the example shown in FIGS. 11 and 12 of the first embodiment, the upper guide 6h is in contact with the front side of the matrix frame 2, while the lower guide 6i is in contact with the back side. However, only one of the upper guide 6h and the lower guide 6i may be provided, or both may be provided.

また、上側ガイド６ｈは、例えば、フレーム押さえ６ｄに支持されており、一方、下側ガイド６ｉは、プラテン６ｃに支持されている。ただし、両者ともレール６ｅ等に支持されていてもよい。   The upper guide 6h is supported by, for example, a frame presser 6d, while the lower guide 6i is supported by a platen 6c. However, both may be supported by the rail 6e or the like.

なお、マトリクスフレーム２の幅方向におけるデバイス領域２ｄの列数が３列以上になった場合には、デバイス領域２ｄ間に接触させる上側ガイド６ｈ及び下側ガイド６ｉの本数を増やすことも可能である。   When the number of columns of the device regions 2d in the width direction of the matrix frame 2 is three or more, it is possible to increase the number of the upper guides 6h and the lower guides 6i that are brought into contact between the device regions 2d. .

また、上側ガイド６ｈ及び下側ガイド６ｉを鏡面仕上げにすることで、上側ガイド６ｈ及び下側ガイド６ｉとマトリクスフレーム２との接触による発塵を低減することができる。   Further, the upper guide 6h and the lower guide 6i are mirror-finished, so that dust generation due to the contact between the upper guide 6h and the lower guide 6i and the matrix frame 2 can be reduced.

以上のようなワイヤボンダ６を用いてワイヤボンディングを行う。すなわち、マトリクスフレーム２をワイヤボンダ６のヒートブロック６ｂ上に配置した後、図１０に示すように、複数のインナリード２ａをフレーム押さえ６ｄの突起部６ｍによって押さえた状態で、デバイス領域２ｄの図６に示すタブ２ｃに搭載された半導体チップ４の電極パッド４ｃとインナリード２ａとをワイヤボンディングする。その際、マトリクスフレーム２は、その表面側が上側ガイド６ｈによって押さえ付けられ、裏面側が下側ガイド６ｉによって押さえ付けられた状態でワイヤボンディングする。   Wire bonding is performed using the wire bonder 6 as described above. That is, after the matrix frame 2 is arranged on the heat block 6b of the wire bonder 6, as shown in FIG. 10, the plurality of inner leads 2a are pressed by the projections 6m of the frame presser 6d, and the device region 2d shown in FIG. The electrode pads 4c of the semiconductor chip 4 mounted on the tab 2c and the inner leads 2a are wire-bonded. At that time, the matrix frame 2 is wire-bonded in a state where the front side is pressed by the upper guide 6h and the back side is pressed by the lower guide 6i.

ワイヤボンディング終了後、フレーム押さえ６ｄを上方に移動させ、マトリクスフレーム２を解放する。その際、マトリクスフレーム２はその裏面側が下側ガイド６ｉによって押さえ付けられているため、マトリクスフレーム２の振動を抑制することができる。   After the wire bonding is completed, the frame holder 6d is moved upward to release the matrix frame 2. At that time, since the back side of the matrix frame 2 is pressed by the lower guide 6i, the vibration of the matrix frame 2 can be suppressed.

その後、マトリクスフレーム２をその送り方向６ｇに対して１つのデバイス領域分搬送させて、次のデバイス領域２ｄのワイヤボンディングを同様の方法で行う。   Thereafter, the matrix frame 2 is transported by one device region in the feeding direction 6g, and wire bonding of the next device region 2d is performed in the same manner.

このようにして順次ワイヤボンディングを行い、１枚のマトリクスフレーム２に対するワイヤボンディングを完了する。   In this way, wire bonding is sequentially performed to complete the wire bonding for one matrix frame 2.

ワイヤボンディング工程完了後、図３のステップＳ４に示す樹脂モールディングを行う。ここでは、図示しない樹脂成形金型を用いてマトリクスフレーム２のデバイス領域２ｄにおける図１３に示すタブ２ｃ、半導体チップ４、複数のインナリード２ａ及びワイヤ５を封止用樹脂を用いて樹脂封止し、封止体３を形成する。なお、前記封止用樹脂は、例えば、熱硬化性のエポキシ樹脂等である。   After completion of the wire bonding process, resin molding shown in step S4 of FIG. 3 is performed. Here, a resin molding die (not shown) is used to seal the tab 2c, the semiconductor chip 4, the plurality of inner leads 2a, and the wires 5 shown in FIG. 13 in the device region 2d of the matrix frame 2 using a sealing resin. Then, the sealing body 3 is formed. The sealing resin is, for example, a thermosetting epoxy resin.

その後、図３のステップＳ５に示す切断・成形を行う。ここでは、マトリクスフレーム２を切断して各パッケージ単位に個片化する。その際、図１４に示すように、封止体３から突出する複数のアウタリード２ｂのそれぞれをガルウィング状に曲げ成形してＱＦＰ１の組立て完了となる。   Thereafter, cutting and molding shown in step S5 of FIG. 3 are performed. Here, the matrix frame 2 is cut into individual packages. At that time, as shown in FIG. 14, each of the plurality of outer leads 2b protruding from the sealing body 3 is bent into a gull wing shape, and the assembly of the QFP 1 is completed.

本実施の形態１の半導体装置の製造方法及びワイヤボンダ６によれば、ヒートブロック６ｂ上でマトリクスフレーム２の表裏両面側において、マトリクスフレーム２の長手方向（図４に示すＸ方向）に沿って接触するように上側ガイド６ｈ及び下側ガイド６ｉが配置されていることにより、ワイヤボンディング時及びワイヤボンディング後のマトリクスフレーム２の振動を低減することができる。   According to the semiconductor device manufacturing method and the wire bonder 6 of the first embodiment, contact is made along the longitudinal direction (X direction shown in FIG. 4) of the matrix frame 2 on the front and back sides of the matrix frame 2 on the heat block 6b. By arranging the upper guide 6h and the lower guide 6i as described above, vibration of the matrix frame 2 at the time of wire bonding and after wire bonding can be reduced.

これにより、ワイヤボンディングの品質の向上を図ることができる。   Thereby, the quality of wire bonding can be improved.

さらに、ワイヤボンディングの信頼性の向上を図ることができる。   Furthermore, the reliability of wire bonding can be improved.

すなわち、ワイヤボンディング後のマトリクスフレーム２において、熱によって伸びたリードフレームのインナリード２ａが、急に冷えて元に戻る時の熱収縮が発生しても、マトリクスフレーム２は上側ガイド６ｈ及び下側ガイド６ｉによって押さえ付けられているため、その際の振動を低減することができる。   That is, in the matrix frame 2 after wire bonding, even if the inner lead 2a of the lead frame that has been stretched by heat suddenly cools and returns to its original state, the matrix frame 2 has the upper guide 6h and the lower side. Since it is pressed down by the guide 6i, the vibration at that time can be reduced.

また、ワイヤボンディング後のマトリクスフレーム２において、加熱された各インナリード２ａが、急に冷える際の各インナリード２ａの放熱経路の違いによる温度変化のばらつきで発生する応力の場所ごとの差が生じても、同様に、マトリクスフレーム２は上側ガイド６ｈ及び下側ガイド６ｉによって押さえ付けられているため、その際の振動を低減することができる。   Further, in the matrix frame 2 after the wire bonding, there is a difference for each location of the stress generated due to the variation in temperature due to the difference in the heat dissipation path of each inner lead 2a when the heated inner leads 2a are suddenly cooled. However, similarly, since the matrix frame 2 is pressed by the upper guide 6h and the lower guide 6i, vibration at that time can be reduced.

なお、本実施の形態１のＱＦＰ１の場合、金線によるワイヤ５として、そのワイヤ径が、細線化が図られた２０μｍ以下のワイヤ５を採用した場合であり、この場合にも、ワイヤボンディング後のマトリクスフレーム２の振動を低減することができるため、ワイヤ５の変形も低減することができ、その結果、ワイヤ間ショートや、ワイヤ−チップ間ショートの発生を抑制することができる。   In the case of the QFP 1 according to the first embodiment, the wire 5 is a wire 5 made of a gold wire with a wire diameter of 20 μm or less, which is made thin, and in this case also after wire bonding Since the vibration of the matrix frame 2 can be reduced, the deformation of the wire 5 can also be reduced. As a result, the occurrence of a short between wires and a short between wires and chips can be suppressed.

また、本実施の形態１のＱＦＰ１の場合、マトリクスフレーム２が銅合金から成る場合を取り上げており、銅合金から成るマトリクスフレーム２は、比較的変形し易いが、本実施の形態１のワイヤボンダ６では、マトリクスフレーム２が上側ガイド６ｈ及び下側ガイド６ｉによって押さえ付けられているため、ワイヤボンディング後のマトリクスフレーム２の変形も低減することができる。   Further, in the case of the QFP 1 of the first embodiment, the case where the matrix frame 2 is made of a copper alloy is taken up, and the matrix frame 2 made of a copper alloy is relatively easily deformed, but the wire bonder 6 of the first embodiment. Then, since the matrix frame 2 is pressed by the upper guide 6h and the lower guide 6i, the deformation of the matrix frame 2 after wire bonding can be reduced.

さらに、本実施の形態１のような長方形のマトリクスフレーム２の場合には、その幅方向（図４のＹ方向）にもデバイス領域２ｄが複数形成されているため、幅方向の長さが単列フレームに比較して長い。したがって、マトリクスフレーム２の場合には、その幅方向にも変形し易いが、本実施の形態１のワイヤボンダ６では、前記同様、マトリクスフレーム２が上側ガイド６ｈ及び下側ガイド６ｉによって押さえ付けられているため、ワイヤボンディング後のマトリクスフレーム２の変形を低減することができる。   Further, in the case of the rectangular matrix frame 2 as in the first embodiment, a plurality of device regions 2d are also formed in the width direction (Y direction in FIG. 4), so the length in the width direction is simple. Long compared to the column frame. Therefore, in the case of the matrix frame 2, it is easy to deform in the width direction, but in the wire bonder 6 of the first embodiment, the matrix frame 2 is pressed by the upper guide 6h and the lower guide 6i as described above. Therefore, deformation of the matrix frame 2 after wire bonding can be reduced.

次に、本実施の形態１の変形例について説明する。   Next, a modification of the first embodiment will be described.

図１５は本発明の実施の形態１の第１変形例の構造を示す平面図、図１６は図１５に示すＡ−Ａ線に沿って切断した構造を示す断面図、図１７は本発明の実施の形態１の第２変形例の構造を示す平面図、図１８は図１７に示すＡ−Ａ線に沿って切断した構造を示す断面図である。また、図１９は本発明の実施の形態１の第３変形例の構造を示す平面図、図２０は図１９に示すＡ−Ａ線に沿って切断した構造を示す断面図、図２１は本発明の実施の形態１の第４変形例の構造を示す平面図である。   15 is a plan view showing the structure of the first modification of the first embodiment of the present invention, FIG. 16 is a sectional view showing the structure cut along the line AA shown in FIG. 15, and FIG. FIG. 18 is a plan view showing the structure of the second modification of the first embodiment, and FIG. 18 is a cross-sectional view showing the structure cut along the line AA shown in FIG. FIG. 19 is a plan view showing the structure of the third modification of the first embodiment of the present invention, FIG. 20 is a cross-sectional view showing the structure cut along the line AA shown in FIG. 19, and FIG. It is a top view which shows the structure of the 4th modification of Embodiment 1 of invention.

図１５及び図１６に示す第１変形例は、図７に示すワイヤボンダ６に、ヒートブロック６ｂ上でマトリクスフレーム２の表裏両面側において、マトリクスフレーム２の複数個のデバイス領域２ｄの外側に対して接触するように回転自在にローラ（ローラ手段）６ｎが配置されているものである。   15 and 16, the wire bonder 6 shown in FIG. 7 is connected to the outside of the plurality of device regions 2d of the matrix frame 2 on the heat block 6b on the front and back sides of the matrix frame 2. A roller (roller means) 6n is arranged so as to be rotatable so as to come into contact.

すなわち、マトリクスフレーム２の表裏両面側において、マトリクスフレーム２の送り方向６ｇに対するフレーム押さえ６ｄの後段部付近の複数個のデバイス領域２ｄの外側に対して接触するように回転自在なローラ６ｎが設けられており、マトリクスフレーム２の振動を抑制するようにマトリクスフレーム２の表裏両面側からローラ６ｎによって押さえ付けている。ローラ６ｎは、ローラホルダ６ｐによって回転自在に保持されており、さらに、ローラホルダ６ｐは、例えば、レール６ｅに支持されている。   That is, on both the front and back sides of the matrix frame 2, rollers 6n that are rotatable so as to come into contact with the outside of the plurality of device regions 2d in the vicinity of the rear stage of the frame press 6d with respect to the feeding direction 6g of the matrix frame 2 are provided. In order to suppress the vibration of the matrix frame 2, the matrix frame 2 is pressed by the rollers 6 n from both the front and back sides. The roller 6n is rotatably held by a roller holder 6p, and the roller holder 6p is supported by, for example, a rail 6e.

これにより、マトリクスフレーム２の表裏両面側において、マトリクスフレーム２の複数個のデバイス領域２ｄの外側に対して回転自在なローラ６ｎを接触させてワイヤボンディング及びワイヤボンディング後のフレーム搬送を行う。   Thus, on both the front and back sides of the matrix frame 2, the rotatable roller 6n is brought into contact with the outside of the plurality of device regions 2d of the matrix frame 2 to perform wire bonding and frame conveyance after wire bonding.

なお、ローラ６ｎによる押さえ付けのため、マトリクスフレーム２の最も振動する箇所をピンポイントで押さえ付けることができる。   Note that the most vibrated portion of the matrix frame 2 can be pinpointed by the roller 6n.

また、ローラ６ｎによる押さえ付けであり、接触箇所が回転するため、マトリクスフレーム２との擦れによる発塵を抑えることができる。さらに、ローラ６ｎを用いたことで、フレーム搬送の抵抗を少なくすることができ、フレーム搬送のトラブルを低減できる。なお、ローラ６ｎは、デバイス領域２ｄの列間ごとに配置するが、列間に配置する数は、１つであっても複数個であってもよい。   Further, the pressing is performed by the roller 6n, and the contact portion rotates, so that dust generation due to rubbing with the matrix frame 2 can be suppressed. Furthermore, by using the roller 6n, the resistance of frame conveyance can be reduced, and troubles in frame conveyance can be reduced. The rollers 6n are arranged between the columns of the device region 2d, but the number of rollers 6n arranged between the columns may be one or plural.

以上のように、図１５及び図１６に示す第１変形例によっても、ワイヤボンディング時及びワイヤボンディング後のマトリクスフレーム２の振動を低減することができる。   As described above, the vibration of the matrix frame 2 at the time of wire bonding and after wire bonding can also be reduced by the first modification shown in FIGS. 15 and 16.

これにより、ワイヤボンディングの品質の向上を図ることができる。   Thereby, the quality of wire bonding can be improved.

さらに、ワイヤボンディングの信頼性の向上を図ることができる。   Furthermore, the reliability of wire bonding can be improved.

なお、図１５及び図１６に示す第１変形例によって得られるその他の効果については、図１１及び図１２に示す上側ガイド６ｈ及び下側ガイド６ｉによって得られる効果と同様であるため、その重複説明は省略する。   The other effects obtained by the first modification shown in FIGS. 15 and 16 are the same as the effects obtained by the upper guide 6h and the lower guide 6i shown in FIGS. Is omitted.

次に、図１７及び図１８に示す第２変形例は、図７に示すワイヤボンダ６に、ヒートブロック６ｂ上でマトリクスフレーム２の表面側において、マトリクスフレーム２の複数個のデバイス領域２ｄの外側に対して接触するように板ばね部材（弾性手段）６ｑが配置されているものである。   Next, in the second modification shown in FIGS. 17 and 18, the wire bonder 6 shown in FIG. 7 is placed on the surface of the matrix frame 2 on the heat block 6b, outside the plurality of device regions 2d of the matrix frame 2. A leaf spring member (elastic means) 6q is arranged so as to come into contact with each other.

すなわち、マトリクスフレーム２の表面（チップ搭載面）側において、マトリクスフレーム２の送り方向６ｇに対するフレーム押さえ６ｄの後段部付近の複数個のデバイス領域２ｄの外側に対して接触するように、板ばね部材６ｑが設けられている。板ばね部材６ｑは、フレーム押さえ６ｄが上昇してもマトリクスフレーム２を弾性力で押し付けるようにフレーム押さえ６ｄに取り付けられている。   That is, on the surface (chip mounting surface) side of the matrix frame 2, the leaf spring member is in contact with the outside of the plurality of device regions 2d in the vicinity of the rear stage portion of the frame pressing 6d with respect to the feeding direction 6g of the matrix frame 2. 6q is provided. The leaf spring member 6q is attached to the frame presser 6d so as to press the matrix frame 2 with elastic force even when the frame presser 6d is raised.

これにより、マトリクスフレーム２の表面側において、マトリクスフレーム２の複数個のデバイス領域２ｄの外側に対して板ばね部材６ｑを常に接触させた状態でワイヤボンディング及びワイヤボンディング後のフレーム搬送を行える。   Thereby, on the surface side of the matrix frame 2, wire bonding and frame conveyance after wire bonding can be performed in a state where the leaf spring member 6q is always in contact with the outside of the plurality of device regions 2d of the matrix frame 2.

なお、ローラ６ｎによる押さえ付けの場合と同様に、板ばね部材６ｑによる押さえ付けの場合にも、マトリクスフレーム２の最も振動する箇所をピンポイントで押さえ付けることができる。   As in the case of pressing by the roller 6n, even in the case of pressing by the leaf spring member 6q, the most vibrated portion of the matrix frame 2 can be pressed by a pin point.

次に、図１９及び図２０に示す第３変形例は、図７に示すワイヤボンダ６に、ヒートブロック６ｂ上でマトリクスフレーム２の表面側において、マトリクスフレーム２の複数個のデバイス領域２ｄの外側に対して接触するようにショックアブソーバ部材（弾性手段）６ｒが配置されているものである。   Next, in the third modification shown in FIGS. 19 and 20, the wire bonder 6 shown in FIG. 7 is arranged on the surface side of the matrix frame 2 on the heat block 6b, outside the plurality of device regions 2d of the matrix frame 2. A shock absorber member (elastic means) 6r is arranged so as to come into contact with each other.

すなわち、図１８に示す板ばね部材６ｑの代わりの弾性手段として、コイルばねが埋め込まれたショックアブソーバ部材６ｒを採用するものであり、図２０に示すように、マトリクスフレーム２の表面側において、マトリクスフレーム２の送り方向６ｇに対するフレーム押さえ６ｄの後段部付近の複数個のデバイス領域２ｄの外側に対して接触するように、ショックアブソーバ部材６ｒが設けられている。ショックアブソーバ部材６ｒは、板ばね部材６ｑと同様に、フレーム押さえ６ｄが上昇してもマトリクスフレーム２を弾性力で押し付けるようにフレーム押さえ６ｄに取り付けられている。   That is, as an elastic means instead of the leaf spring member 6q shown in FIG. 18, a shock absorber member 6r in which a coil spring is embedded is adopted, and as shown in FIG. A shock absorber member 6r is provided so as to come into contact with the outside of the plurality of device regions 2d in the vicinity of the rear stage portion of the frame press 6d with respect to the feeding direction 6g of the frame 2. Similarly to the leaf spring member 6q, the shock absorber member 6r is attached to the frame presser 6d so as to press the matrix frame 2 with an elastic force even when the frame presser 6d rises.

これにより、マトリクスフレーム２の表面側において、マトリクスフレーム２の複数個のデバイス領域２ｄの外側に対してショックアブソーバ部材６ｒを常に接触させた状態でワイヤボンディング及びワイヤボンディング後のフレーム搬送を行える。   Thereby, on the surface side of the matrix frame 2, wire bonding and frame conveyance after wire bonding can be performed in a state where the shock absorber member 6r is always in contact with the outside of the plurality of device regions 2d of the matrix frame 2.

なお、ショックアブソーバ部材６ｒを用いた場合にも、マトリクスフレーム２の最も振動する箇所を、板ばね部材６ｑの場合と同様にピンポイントで押さえ付けることができる。   Even when the shock absorber member 6r is used, the most vibrated portion of the matrix frame 2 can be pressed by a pin point as in the case of the leaf spring member 6q.

また、板ばね部材６ｑやショックアブソーバ部材６ｒを採用した場合にも、マトリクスフレーム２との接触箇所が少ないため、マトリクスフレーム２との擦れによる発塵を抑えることができる。   Further, even when the leaf spring member 6q and the shock absorber member 6r are employed, since the number of contact points with the matrix frame 2 is small, dust generation due to friction with the matrix frame 2 can be suppressed.

さらに、板ばね部材６ｑやショックアブソーバ部材６ｒ等の弾性手段を採用した場合、これらの弾性手段は、常にマトリクスフレーム２の表面に接触させることが可能なため、マトリクスフレーム２の振動の吸収をより効果的に行うことができる。   Further, when elastic means such as the leaf spring member 6q and the shock absorber member 6r are employed, these elastic means can always be brought into contact with the surface of the matrix frame 2, so that the vibration of the matrix frame 2 is more absorbed. Can be done effectively.

なお、板ばね部材６ｑやショックアブソーバ部材６ｒ等の弾性手段の場合にも、これらの弾性手段は、デバイス領域２ｄの列間ごとに配置するが、列間に配置する数は、１つであっても複数個であってもよい。   Even in the case of elastic means such as the leaf spring member 6q and the shock absorber member 6r, these elastic means are arranged between the rows of the device region 2d, but only one is arranged between the rows. Or a plurality may be sufficient.

次に、図２１に示す第４変形例は、図７に示すワイヤボンダ６に、ヒートブロック６ｂ上に配置されたマトリクスフレーム２の複数のインナリード２ａを押さえるとともに、マトリクスフレーム２のマトリクス配列の複数個のデバイス領域２ｄのインナリード２ａを押さえることが可能なフレーム押さえ６ｄが設けられている。   Next, in the fourth modification shown in FIG. 21, a plurality of inner leads 2a of the matrix frame 2 arranged on the heat block 6b are pressed against the wire bonder 6 shown in FIG. A frame presser 6d capable of pressing the inner leads 2a of the device regions 2d is provided.

すなわち、ワイヤボンダ６に、複数行×複数列のデバイス領域２ｄそれぞれのインナリード２ａを一緒に押さえ付けることが可能な長いフレーム押さえ６ｄが設けられているものであり、さらにこのような長いフレーム押さえ６ｄが、マトリクスフレーム２の表裏両面側に設けられている。   That is, the wire bonder 6 is provided with a long frame presser 6d capable of pressing together the inner leads 2a of each of the device regions 2d in a plurality of rows and a plurality of columns, and further, such a long frame presser 6d. Are provided on both front and back sides of the matrix frame 2.

これにより、マトリクスフレーム２の表裏両面を機械的に押さえ付けるため、マトリクスフレーム２の振動をさらに少なくすることができる。   As a result, both the front and back surfaces of the matrix frame 2 are mechanically pressed, so that the vibration of the matrix frame 2 can be further reduced.

図２１に示すフレーム押さえ６ｄの場合、マトリクスフレーム全体をクランプしてそのまま搬送（キャリア搬送）を行う構造とすることで、マトリクスフレーム２の振動に対しては非常に大きな効果を得ることが可能になる。   In the case of the frame presser 6d shown in FIG. 21, it is possible to obtain a very large effect on the vibration of the matrix frame 2 by adopting a structure in which the entire matrix frame is clamped and transported as it is (carrier transport). Become.

以上のように、図１７及び図１８に示す第２変形例、図１９及び図２０に示す第３変形例及び図２１に示す第４変形例によっても、ワイヤボンディング時及びワイヤボンディング後のマトリクスフレーム２の振動を低減することができる。   As described above, according to the second modification shown in FIGS. 17 and 18, the third modification shown in FIGS. 19 and 20, and the fourth modification shown in FIG. 2 vibrations can be reduced.

これにより、ワイヤボンディングの品質の向上を図ることができる。   Thereby, the quality of wire bonding can be improved.

さらに、ワイヤボンディングの信頼性の向上を図ることができる。   Furthermore, the reliability of wire bonding can be improved.

なお、図１７及び図１８に示す第２変形例、図１９及び図２０に示す第３変形例及び図２１に示す第４変形例によって得られるその他の効果については、図１１及び図１２に示す上側ガイド６ｈ及び下側ガイド６ｉによって得られる効果と同様であるため、その重複説明は省略する。   The other effects obtained by the second modification shown in FIGS. 17 and 18, the third modification shown in FIGS. 19 and 20, and the fourth modification shown in FIG. 21 are shown in FIGS. Since it is the same as the effect obtained by the upper guide 6h and the lower guide 6i, the overlapping description is omitted.

（実施の形態２）
図２２は本発明の実施の形態２の半導体装置の組み立てで用いられるワイヤボンダの主要部の構造の一例を示す断面図、図２３は図２２に示すワイヤボンダにおけるワイヤボンディング後のリードフレームの温度変化の一例を示す温度データである。 (Embodiment 2)
22 is a cross-sectional view showing an example of the structure of the main part of the wire bonder used in assembling the semiconductor device according to the second embodiment of the present invention, and FIG. It is temperature data which shows an example.

本実施の形態２は、ワイヤボンディング後のリードフレームの振動を低減するための手段として、実施の形態１のようにリードフレーム（マトリクスフレーム２）を押さえ付けるのとは異なり、ワイヤボンディング後、リードフレームを段階的に温度が下がるように冷却することでリードフレームの振動を低減するものである。   In the second embodiment, as a means for reducing the vibration of the lead frame after wire bonding, unlike the case where the lead frame (matrix frame 2) is pressed as in the first embodiment, the leads after the wire bonding are processed. The vibration of the lead frame is reduced by cooling the frame so that the temperature gradually decreases.

すなわち、ワイヤボンディング後のリードフレームの振動の原因の１つは、ワイヤボンディング時に加熱されて伸びたリードフレームのインナリードが、急に冷えて元に戻る時の熱収縮であり、この熱収縮によって振動が引き起こされるものと推察される。したがって、ワイヤボンディング済みのリードフレームを段階的（階層的）に徐々に温度が下がるように温度管理して冷却することが効果的であり、これによって、ワイヤボンディング後のリードフレームの振動の発生を抑制することができる。   That is, one of the causes of the vibration of the lead frame after wire bonding is the heat shrinkage when the inner lead of the lead frame heated and stretched at the time of wire bonding suddenly cools and returns to its original state. It is assumed that vibration is caused. Therefore, it is effective to cool the lead frame after wire bonding by controlling the temperature so that the temperature gradually decreases in a stepwise (hierarchical) manner, thereby reducing the vibration of the lead frame after wire bonding. Can be suppressed.

ここで、図２２に示す実施の形態２のワイヤボンダ６の主要部について説明すると、ワイヤボンダ６のワイヤボンド部６ａにおけるヒートブロック６ｂ上に、ワイヤボンディング済みのマトリクスフレーム２を段階的に温度が下がるように冷却する徐冷手段である冷却ブロー６ｓが設けられており、ワイヤボンディング後のマトリクスフレーム２の温度が段階的に下がるようにマトリクスフレーム２の温度管理を行うものである。なお、図２２に示すワイヤボンダ６のその他の構造については、図７に示す実施の形態１のワイヤボンダ６の主要部と同様である。ただし、図７に示すフレーム押さえ６ｄの下部に配置された上側ガイド６ｈ及び下側ガイド６ｉは、設けられていてもよいし、設けられていなくてもよい。   Here, the main part of the wire bonder 6 according to the second embodiment shown in FIG. 22 will be described. The temperature of the matrix frame 2 subjected to wire bonding is lowered stepwise on the heat block 6b in the wire bond part 6a of the wire bonder 6. A cooling blow 6s, which is a slow cooling means for cooling, is provided to control the temperature of the matrix frame 2 so that the temperature of the matrix frame 2 after wire bonding is lowered stepwise. The other structure of the wire bonder 6 shown in FIG. 22 is the same as that of the main part of the wire bonder 6 of the first embodiment shown in FIG. However, the upper guide 6h and the lower guide 6i arranged at the lower part of the frame presser 6d shown in FIG. 7 may or may not be provided.

ワイヤボンディング工程では、図２２に示すワイヤボンダ６を用いてフレーム押さえ６ｄで複数のインナリード２ａを押さえた状態でワイヤボンディングを行い、その後、マトリクスフレーム２に対して冷却ブロー６ｓから冷えたエアーを吹き付けてマトリクスフレーム２の温度を段階的に（徐々）に下げる。   In the wire bonding step, wire bonding is performed using the wire bonder 6 shown in FIG. 22 in a state where a plurality of inner leads 2a are held by the frame holder 6d, and then air cooled from the cooling blow 6s is blown onto the matrix frame 2. The temperature of the matrix frame 2 is lowered stepwise (gradually).

その際、複数のインナリード２ａをフレーム押さえ６ｄで押さえた状態のままマトリクスフレーム２を冷却することが好ましく、その後、フレーム押さえ６ｄを解放してから後段にマトリクスフレーム２を搬送する。   At this time, it is preferable to cool the matrix frame 2 while the plurality of inner leads 2a are held by the frame holder 6d, and then the matrix holder 2 is transported to the subsequent stage after the frame holder 6d is released.

図２３は、ワイヤボンディング後のリードフレームの温度を冷却ブロー有り（Ｑ）の場合と、冷却ブロー無し（Ｒ）の場合とで比較したものである。図２３に示す例では、ワイヤボンディング後、冷却ブロー６ｓの吹き付けを開始してから３〜４秒程度で停止し、その後、フレーム押さえ６ｄを上昇させてリードフレームを解放した場合であり、冷却ブロー６ｓは、Ｐの範囲（３〜４秒程度）で行っている。さらに、Ｐの範囲では、リードフレームの温度を急に下げるのではなく、段階的（階層的）に徐々に下がるように冷却ブロー６ｓを行っている。   FIG. 23 compares the temperature of the lead frame after wire bonding with and without cooling blow (Q) and without cooling blow (R). In the example shown in FIG. 23, after wire bonding, the cooling blow 6s starts to be blown after stopping for about 3 to 4 seconds, and then the frame presser 6d is raised to release the lead frame. 6s is performed in the range of P (about 3 to 4 seconds). Further, in the range of P, the cooling blow 6s is performed so that the temperature of the lead frame is not suddenly lowered but gradually lowered in a stepwise (hierarchical) manner.

このような条件でテストを行った結果、冷却ブロー６ｓ有り（Ｑ）の場合にはリードフレームの振動を低減することが確認できた。一方、冷却ブロー無し（Ｒ）の場合には、リードフレームの温度を下げることができないため、振動の低減効果を得ることはできない。   As a result of testing under such conditions, it was confirmed that the vibration of the lead frame was reduced when the cooling blow 6s was present (Q). On the other hand, in the case of no cooling blow (R), the temperature of the lead frame cannot be lowered, so that a vibration reduction effect cannot be obtained.

なお、Ｐの範囲の時間の長さと温度の段階的な下げ方（勾配の角度）については、図２３に示す値に限定されるものではなく、適宜変更可能であることは言うまでもない。   Needless to say, the length of time in the range of P and the method of gradually decreasing the temperature (gradient angle) are not limited to the values shown in FIG. 23 and can be changed as appropriate.

以上のように、本実施の形態２の半導体装置の製造方法では、ワイヤボンディング後にマトリクスフレーム２を段階的（階層的）に徐々に温度が下がるように冷却することで、加熱されたマトリクスフレーム２のインナリード２ａが、急に冷えて元に戻る時の熱収縮の発生を抑制することができ、これにより、ワイヤボンディング後のマトリクスフレーム２の振動を低減することができる。   As described above, in the method of manufacturing the semiconductor device according to the second embodiment, the matrix frame 2 is heated by cooling the matrix frame 2 so that the temperature gradually decreases stepwise (hierarchical) after wire bonding. The inner lead 2a can be prevented from heat contraction when it cools down suddenly and returns to its original state, whereby vibration of the matrix frame 2 after wire bonding can be reduced.

すなわち、ワイヤボンディング後にマトリクスフレーム２を、その温度が急ではなく、徐々に下がるように温度管理して冷却することで、ワイヤボンディング後のマトリクスフレーム２の振動を低減することができる。   That is, the matrix frame 2 can be reduced in vibration after wire bonding by cooling the matrix frame 2 after wire bonding by controlling the temperature so that the temperature of the matrix frame 2 is not steep but gradually decreases.

その結果、ワイヤボンディングの品質の向上を図ることができる。   As a result, the quality of wire bonding can be improved.

さらに、ワイヤボンディングの信頼性の向上を図ることができる。   Furthermore, the reliability of wire bonding can be improved.

なお、マトリクスフレーム２を段階的に温度が下がるように冷却する際には、複数のインナリード２ａをフレーム押さえ６ｄによって押さえた状態でワイヤボンディングを行い、ワイヤボンディング後、マトリクスフレーム２を冷却する際にも、複数のインナリード２ａをそのままフレーム押さえ６ｄで押さえた状態で冷却することにより、マトリクスフレーム２における熱収縮（振動）の発生をさらに低減することができる。   When the matrix frame 2 is cooled so that the temperature gradually decreases, wire bonding is performed in a state where the plurality of inner leads 2a are held by the frame holder 6d, and the matrix frame 2 is cooled after the wire bonding. In addition, it is possible to further reduce the occurrence of thermal contraction (vibration) in the matrix frame 2 by cooling the plurality of inner leads 2a as they are held by the frame holder 6d.

したがって、フレーム押さえ６ｄによって複数のインナリード２ａを押さえた状態のままマトリクスフレーム２を数秒間（例えば、３〜４秒程度）段階的に温度が下がるように冷却し、その後、フレーム押さえ６ｄを解放させてフレーム搬送することが好ましい。   Accordingly, the matrix frame 2 is cooled so that the temperature gradually decreases for several seconds (for example, about 3 to 4 seconds) while the plurality of inner leads 2a are held by the frame holder 6d, and then the frame holder 6d is released. It is preferable to carry the frame.

なお、実施の形態２の半導体装置の製造方法によって得られるその他の効果については、実施の形態１の半導体装置の製造方法によって得られるその他の効果と同様であるため、その重複説明は省略する。   Other effects obtained by the semiconductor device manufacturing method according to the second embodiment are the same as other effects obtained by the semiconductor device manufacturing method according to the first embodiment, and a duplicate description thereof is omitted.

（実施の形態３）
図２４は本発明の実施の形態３の半導体装置の組み立てで用いられるワイヤボンダの主要部の構造の一例を示す部分断面図、図２５は本発明の実施の形態３の第１変形例の構造を示す部分断面図である。 (Embodiment 3)
FIG. 24 is a partial sectional view showing an example of the structure of the main part of the wire bonder used in assembling the semiconductor device according to the third embodiment of the present invention. FIG. 25 shows the structure of the first modification of the third embodiment of the present invention. It is a fragmentary sectional view shown.

本実施の形態３は、図２４及び図２５に示すようにワイヤボンダ６の主要部に、ヒートブロック６ｂ（図７参照）上でマトリクスフレーム２の裏面側において、マトリクスフレーム２の複数のタブ（ダイパッド）２ｃを吸着支持可能な複数の吸着パッド（吸着手段）６ｔが設けられているものである。   In the third embodiment, as shown in FIGS. 24 and 25, a plurality of tabs (die pads) of the matrix frame 2 are arranged on the main part of the wire bonder 6 on the back side of the matrix frame 2 on the heat block 6b (see FIG. 7). ) A plurality of suction pads (suction means) 6t capable of sucking and supporting 2c are provided.

まず、図２４に示す構造は、マトリクスフレーム２のマトリクス配列の複数のタブ２ｃの配列に応じて、これらのタブ２ｃをその裏面側から吸着支持可能な複数の吸着パッド６ｔが設けられているものである。複数の吸着パッド６ｔは、それぞれ送り方向６ｇに移動自在に設けられたパッドホルダ６ｕに保持されている。   First, the structure shown in FIG. 24 is provided with a plurality of suction pads 6t capable of sucking and supporting these tabs 2c from the back side according to the arrangement of the plurality of tabs 2c of the matrix arrangement of the matrix frame 2. It is. The plurality of suction pads 6t are respectively held by pad holders 6u provided so as to be movable in the feeding direction 6g.

これにより、ワイヤボンディング時及びワイヤボンディング後においてもマトリクスフレーム２の全てのタブ２ｃを吸着支持することが可能になり、ワイヤボンディング時及びワイヤボンディング後のマトリクスフレーム２の振動を低減することができる。特に、機械的な吸着支持であるため、さらにマトリクスフレーム２の振動を低減することができる。   As a result, all the tabs 2c of the matrix frame 2 can be adsorbed and supported even during wire bonding and after wire bonding, and vibration of the matrix frame 2 during and after wire bonding can be reduced. In particular, the vibration of the matrix frame 2 can be further reduced due to the mechanical adsorption support.

その結果、ワイヤボンディングの品質の向上を図ることができる。   As a result, the quality of wire bonding can be improved.

さらに、ワイヤボンディングの信頼性の向上を図ることができる。   Furthermore, the reliability of wire bonding can be improved.

なお、実施の形態３の半導体装置の製造方法によって得られるその他の効果については、実施の形態１の半導体装置の製造方法によって得られるその他の効果と同様であるため、その重複説明は省略する。   The other effects obtained by the semiconductor device manufacturing method of the third embodiment are the same as the other effects obtained by the semiconductor device manufacturing method of the first embodiment, and therefore redundant description thereof is omitted.

次に、図２５は実施の形態３の第１変形例を示すものであり、図２４の構造と異なる点は、ワイヤボンディング時のタブ２ｃを支持するプラテン６ｃ内に、図２４の吸着パッド６ｔと同様の吸着パッド６ｔが埋め込まれているものである。   Next, FIG. 25 shows a first modification of the third embodiment. The difference from the structure of FIG. 24 is that the suction pad 6t of FIG. 24 is placed in the platen 6c that supports the tab 2c during wire bonding. The same suction pad 6t is embedded.

これにより、プラテン６ｃによってもタブ２ｃを吸着支持することが可能になるため、フレーム押さえ６ｄを解放した後の１回目のフレーム搬送においてもマトリクスフレーム２の振動を低減することができる。   Accordingly, the tab 2c can be sucked and supported also by the platen 6c, so that the vibration of the matrix frame 2 can be reduced even in the first frame conveyance after the frame pressing 6d is released.

なお、図２５に示す本実施の形態３の第１変形例によって得られるその他の効果については、図２４に示す構造によって得られる効果と同様であるため、その重複説明は省略する。   The other effects obtained by the first modification of the third embodiment shown in FIG. 25 are the same as the effects obtained by the structure shown in FIG.

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

例えば、前記実施の形態１〜３では、半導体装置がリードフレーム（マトリクスフレーム２）を用いて組み立てられるＱＦＰ１の場合について説明したが、前記半導体装置は、リードフレームを用いて組み立てられる半導体装置に限定されるものではなく、例えば、基板（配線基板）を用いて、かつワイヤボンディングが行われて組み立てられる図２６に示すようなＢＧＡ（Ball Grid Array)７などであってもよい。   For example, in the first to third embodiments, the case where the semiconductor device is the QFP 1 assembled using the lead frame (matrix frame 2) has been described. However, the semiconductor device is limited to the semiconductor device assembled using the lead frame. For example, a BGA (Ball Grid Array) 7 as shown in FIG. 26 that is assembled using a substrate (wiring substrate) and wire bonding may be used.

図２６に示すＢＧＡ（半導体装置）７は、ＢＧＡ基板（配線基板）８の主面８ａ上に樹脂ペースト材１０などのダイボンディング材を介して搭載された半導体チップ４を有するものであり、半導体チップ４の表面電極とＢＧＡ基板８の主面８ａのボンディングリード８ｃとが複数のワイヤ５によって電気的に接続されている。さらに、半導体チップ４と複数のワイヤ５がＢＧＡ基板８の主面８ａ上において封止用樹脂から成る封止体３によって樹脂封止されている。   A BGA (semiconductor device) 7 shown in FIG. 26 includes a semiconductor chip 4 mounted on a main surface 8a of a BGA substrate (wiring substrate) 8 via a die bonding material such as a resin paste material 10. The surface electrodes of the chip 4 and the bonding leads 8 c on the main surface 8 a of the BGA substrate 8 are electrically connected by a plurality of wires 5. Further, the semiconductor chip 4 and the plurality of wires 5 are resin-sealed on the main surface 8a of the BGA substrate 8 by a sealing body 3 made of a sealing resin.

また、ＢＧＡ基板８の裏面８ｂ側には、外部接続端子となる複数の半田ボール１１がグリッド状（格子状）に並んで設けられている。   A plurality of solder balls 11 serving as external connection terminals are provided in a grid shape (lattice shape) on the back surface 8 b side of the BGA substrate 8.

図２７は、このような構造のＢＧＡ７の組み立てに用いられる多数個取り基板（配線基板）９の構造を示すものであり、その主面９ｄ上には、１つのＢＧＡ７を組み立てられる領域であるデバイス領域９ａが複数個マトリクス配列で形成されている。それぞれのデバイス領域９ａは、ダイシングライン９ｂによって区画されている。なお、多数個取り基板９の主面９ｄの外周部には、基板の搬送などで位置決めやガイド用として用いられる複数の貫通孔９ｃが形成されている。   FIG. 27 shows a structure of a multi-piece substrate (wiring board) 9 used for assembling the BGA 7 having such a structure, and a device which is an area where one BGA 7 can be assembled on the main surface 9d. A plurality of regions 9a are formed in a matrix arrangement. Each device region 9a is partitioned by a dicing line 9b. A plurality of through-holes 9c used for positioning and guiding for transporting the substrate are formed in the outer peripheral portion of the main surface 9d of the multi-piece substrate 9.

このような多数個取り基板９を用い、かつワイヤボンディングが行われて組み立てられるＢＧＡ７においても、例えば、本実施の形態２の半導体装置の組み立てによるワイヤボンディング後の冷却方法、すなわち、ワイヤボンディング後に、多数個取り基板９を段階的に温度が下がるように冷却することで、多数個取り基板９の振動を低減することができ、前記実施の形態２で得られた効果と同様の効果を得ることができる。   Even in the BGA 7 that is assembled by using such a multi-piece substrate 9 and wire bonding is performed, for example, a cooling method after wire bonding by assembling the semiconductor device of the second embodiment, that is, after wire bonding, By cooling the multi-chip substrate 9 so that the temperature is lowered stepwise, vibration of the multi-chip substrate 9 can be reduced, and the same effect as that obtained in the second embodiment can be obtained. Can do.

また、前記実施の形態１〜３においては、ワイヤボンディング後のリードフレームの振動を低減させる手段をそれぞれ別々に説明したが、前記実施の形態１〜３のうちの前記手段は、それらの何れか２つ以上を組み合わせてもよい。   In the first to third embodiments, the means for reducing the vibration of the lead frame after wire bonding has been described separately. However, the means in the first to third embodiments is any one of them. Two or more may be combined.

例えば、ワイヤボンディング済みのマトリクスフレーム２を冷却が終わるまで、フレーム押さえ６ｄ、ガイド部材、ローラ手段または弾性手段等の押さえ治工具によって固定することでも、ワイヤボンディング後のマトリクスフレーム２の振動を低減することができる。   For example, the vibration of the matrix frame 2 after wire bonding can be reduced by fixing the matrix frame 2 after wire bonding with a holding jig such as a frame presser 6d, a guide member, a roller means or an elastic means until the cooling is finished. be able to.

本発明は、ワイヤボンディングが行われる電子装置の組み立てに好適である。   The present invention is suitable for assembling an electronic device in which wire bonding is performed.

１ ＱＦＰ（半導体装置）
２ マトリクスフレーム（リードフレーム）
２ａ インナリード（リード）
２ｂ アウタリード
２ｃ タブ（ダイパッド）
２ｄ デバイス領域
２ｅ 枠部
２ｆ スプロケットホール
２ｇ 長孔
３ 封止体
４ 半導体チップ
４ａ 主面
４ｂ 裏面
４ｃ 電極パッド
５ ワイヤ
６ ワイヤボンダ
６ａ ワイヤボンド部
６ｂ ヒートブロック
６ｃ プラテン
６ｄ フレーム押さえ
６ｅ レール
６ｆ ヒータ
６ｇ 送り方向
６ｈ 上側ガイド（ガイド部材）
６ｉ 下側ガイド（ガイド部材）
６ｊ キャピラリ
６ｋ 開口窓
６ｍ 突起部
６ｎ ローラ（ローラ手段）
６ｐ ローラホルダ
６ｑ 板ばね部材（弾性手段）
６ｒ ショックアブソーバ部材（弾性手段）
６ｓ 冷却ブロー（徐冷手段）
６ｔ 吸着パッド
６ｕ パッドホルダ
７ ＢＧＡ（半導体装置）
８ ＢＧＡ基板（配線基板）
８ａ 主面
８ｂ 裏面
８ｃ ボンディングリード
９ 多数個取り基板（配線基板）
９ａ デバイス領域
９ｂ ダイシングライン
９ｃ 貫通孔
９ｄ 主面
１０ 樹脂ペースト材
１１ 半田ボール 1 QFP (semiconductor device)
2 Matrix frame (lead frame)
2a Inner lead (lead)
2b Outer lead 2c Tab (die pad)
2d Device region 2e Frame portion 2f Sprocket hole 2g Long hole 3 Sealed body 4 Semiconductor chip 4a Main surface 4b Back surface 4c Electrode pad 5 Wire 6 Wire bonder 6a Wire bond portion 6b Heat block 6c Platen 6d Frame pressing 6e Rail 6f Heater 6g Feeding direction 6h Upper guide (guide member)
6i Lower guide (guide member)
6j Capillary 6k Opening window 6m Protrusion 6n Roller (roller means)
6p Roller holder 6q Leaf spring member (elastic means)
6r Shock absorber member (elastic means)
6s Cooling blow (slow cooling means)
6t Suction pad 6u Pad holder 7 BGA (Semiconductor device)
8 BGA board (wiring board)
8a Main surface 8b Back surface 8c Bonding lead 9 Multiple substrate (wiring substrate)
9a Device region 9b Dicing line 9c Through hole 9d Main surface 10 Resin paste material 11 Solder ball

Claims (10)

（ａ）第１主面と、前記第１主面とは反対側の面である第２主面と、を有し、半導体チップが前記第１主面上に搭載されたチップ搭載部と、前記チップ搭載部の周囲に配置された複数のリードと、を備えたデバイス領域が複数行列状に配置され、さらに、前記複数のデバイス領域の内、第１行第１列目に第１デバイス領域が配置され、前記複数のデバイス領域の内、前記第１デバイス領域に隣接する第２行第１列目に第２デバイス領域が配置されたリードフレームを準備する工程と、
（ｂ）前記第１デバイス領域および前記第２デバイス領域のそれぞれの前記半導体チップの複数の電極パッドと前記複数のリードのそれぞれに複数の金属ワイヤを電気的に接続する工程と、を有し、
前記（ｂ）工程は、
（ｂ１）前記リードフレームをヒートブロック上に配置し、前記リードフレームおよび前記半導体チップを加熱する工程と、
（ｂ２）前記リードフレームの前記第１デバイス領域と前記第２デバイス領域のそれぞれの周囲の領域の前記第１主面をフレーム押さえの突起部で押さえ、第１行目に配列された第１デバイス領域群と第２行目に配列された第２デバイス領域群の間の領域の一部の前記第１主面を前記フレーム押さえとは別に設けられた第１ガイドで押さえ、前記第１デバイス領域群と前記第２デバイス領域群の間の領域の一部の前記第２主面を前記ヒートブロックとは別に設けられた第２ガイドで押さえる工程と、
（ｂ３）前記（ｂ２）工程の後、前記リードフレームを前記フレーム押さえの前記突起部、前記第１ガイド、および前記第２ガイドで押さえた状態で、前記第１デバイス領域および前記第２デバイス領域それぞれの前記半導体チップの前記複数の電極パッドと前記複数のリードのそれぞれに前記複数の金属ワイヤを電気的に接続する工程と、
（ｂ４）前記（ｂ３）工程の後、前記リードフレームに前記第１ガイドと前記第２ガイドとを接触させた状態で前記フレーム押さえを移動し、前記リードフレームを前記フレーム押さえから解放する工程と、を有する、半導体装置の製造方法。 (A) a chip mounting portion having a first main surface and a second main surface that is a surface opposite to the first main surface, and a semiconductor chip mounted on the first main surface; said device region and a plurality of leads arranged around the chip mounting portion is arranged in a plurality rows and columns, further, of the plurality of device regions, a first device region in the first column first row Preparing a lead frame in which a second device region is arranged in a second row and first column adjacent to the first device region among the plurality of device regions ;
(B) electrically connecting a plurality of metal wires to each of the plurality of electrode pads and each of the plurality of leads of the semiconductor chip in each of the first device region and the second device region ;
The step (b)
(B1) disposing the lead frame on a heat block and heating the lead frame and the semiconductor chip ;
(B2) the pressing of each of said first major surface of the peripheral region of said first device region and said second device region of the lead frame protrusions of the frame holding a first device arranged in the first row The first device area is held by a first guide provided separately from the frame holder, and a part of the first main surface of the area between the area group and the second device area group arranged in the second row is pressed . a step of Ru pressed by the second guide provided separately from the portion of the second major surface of the heat block of the region between the second device region group and the group,
(B3) After the step (b2), the first device region and the second device region in a state where the lead frame is pressed by the protrusion of the frame presser, the first guide, and the second guide. a step of electrically connecting the plurality of metal wires on each of each of the semiconductor chip of the plurality of electrode pads and the plurality of leads of,
(B4) after the (b3) step, a step of the moving the frame presser held in contact with the first guide in the lead frame and the second guide, to release the lead frame from said frame retainer A method for manufacturing a semiconductor device. 請求項１に記載の半導体装置の製造方法において、
前記リードフレームは、行方向の長さが列方向の長さよりも長い長方形形状であり、
前記第１ガイドおよび前記第２ガイドは、前記リードフレームの長手方向に延在する細長い棒状形状である、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1 ,
The lead frame has a rectangular shape in which the length in the row direction is longer than the length in the column direction,
The method of manufacturing a semiconductor device, wherein the first guide and the second guide have an elongated bar shape extending in a longitudinal direction of the lead frame. 請求項２に記載の半導体装置の製造方法において、
前記第１ガイドおよび前記第２ガイドのそれぞれの長さは、前記リードフレームの長辺の長さよりも長い、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 2 ,
The length of each of the first guide and the second guide is longer than the length of the long side of the lead frame. 請求項１に記載の半導体装置の製造方法において、In the manufacturing method of the semiconductor device according to claim 1,
前記第１ガイドは前記フレーム押さえに支持されている、半導体装置の製造方法。The semiconductor device manufacturing method, wherein the first guide is supported by the frame presser. 請求項１に記載の半導体装置の製造方法においてThe method of manufacturing a semiconductor device according to claim 1.
前記（ｂ１）工程において、前記リードフレームは、前記ヒートブロック上に配置されたプラテンにより支持され、In the step (b1), the lead frame is supported by a platen disposed on the heat block,
前記第２ガイドは前記プラテンに支持されている、半導体装置の製造方法。The method of manufacturing a semiconductor device, wherein the second guide is supported by the platen. 請求項１に記載の半導体装置の製造方法において、
前記複数の金属ワイヤは、ワイヤ径が２０μｍ以下の金線である、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the plurality of metal wires are gold wires having a wire diameter of 20 μm or less. 請求項１に記載の半導体装置の製造方法において、
前記（ｂ３）工程の後、前記（ｂ４）工程の前に、前記リードフレームに冷却エアを吹き付けることにより、前記リードフレームの温度を段階的に下げる工程を有する、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, comprising a step of stepwise decreasing the temperature of the lead frame by blowing cooling air to the lead frame after the step (b3) and before the step (b4). 請求項１に記載の半導体装置の製造方法において、
前記リードフレームは、前記複数のデバイス領域の内、前記第１デバイス領域に隣接する第１行第２列目に第３デバイス領域が配置され、前記複数のデバイス領域の内、前記第２デバイス領域および前記第３デバイス領域に隣接する第２行第２列目に第４デバイス領域が配置されており、
（ｃ）前記（ｂ）工程の後、前記第３デバイス領域から前記第１デバイス領域に向かう方向に１つのデバイス領域分前記リードフレームを搬送する工程、をさらに有する、半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the lead frame, a third device region is arranged in a first row and a second column adjacent to the first device region among the plurality of device regions, and the second device region is included in the plurality of device regions. And a fourth device region is arranged in the second row and second column adjacent to the third device region,
(C) A method of manufacturing a semiconductor device, further comprising a step of transporting the lead frame for one device region in a direction from the third device region to the first device region after the step (b). （ａ）第１主面と、前記第１主面とは反対側の面である第２主面と、を有し、半導体チップが前記第１主面上に搭載されたチップ搭載部と、前記チップ搭載部の周囲に配置された複数のリードと、を備えたデバイス領域が複数行列状に配置され、さらに、前記複数のデバイス領域の内、第１行第１列目に第１デバイス領域が配置され、前記複数のデバイス領域の内、前記第１デバイス領域に隣接する第２行第１列目に第２デバイス領域が配置されたリードフレームを準備する工程と、(A) a chip mounting portion having a first main surface and a second main surface that is a surface opposite to the first main surface, and a semiconductor chip mounted on the first main surface; A plurality of device areas each having a plurality of leads arranged around the chip mounting portion are arranged in a matrix, and a first device area in a first row and a first column among the plurality of device areas. Preparing a lead frame in which a second device region is arranged in a second row and first column adjacent to the first device region among the plurality of device regions;
（ｂ）前記第１デバイス領域および前記第２デバイス領域のそれぞれの前記半導体チップの複数の電極パッドと前記複数のリードのそれぞれに複数の金属ワイヤを電気的に接続する工程と、を有し、(B) electrically connecting a plurality of metal wires to each of the plurality of electrode pads and each of the plurality of leads of the semiconductor chip in each of the first device region and the second device region;
前記（ｂ）工程は、The step (b)
（ｂ１）前記リードフレームをヒートブロック上に配置し、前記リードフレームおよび前記半導体チップを加熱する工程と、(B1) disposing the lead frame on a heat block and heating the lead frame and the semiconductor chip;
（ｂ２）前記リードフレームの前記第１デバイス領域と前記第２デバイス領域のそれぞれの周囲の領域の前記第１主面をフレーム押さえの突起部で押さえ、第１行目に配列された第１デバイス領域群と第２行目に配列された第２デバイス領域群の間の領域の一部の前記第１主面を前記フレーム押さえとは別に設けられたガイドで押さえる工程と、(B2) A first device arranged in a first row by pressing the first main surface of each of the surrounding areas of the first device region and the second device region of the lead frame with a protrusion of a frame pressing member. Pressing the first main surface of a part of the region between the region group and the second device region group arranged in the second row with a guide provided separately from the frame pressing;
（ｂ３）前記（ｂ２）工程の後、前記リードフレームを前記フレーム押さえの前記突起部、および前記ガイドで押さえた状態で、前記第１デバイス領域および前記第２デバイス領域それぞれの前記半導体チップの前記複数の電極パッドと前記複数のリードのそれぞれに前記複数の金属ワイヤを電気的に接続する工程と、(B3) After the step (b2), the semiconductor chip in each of the first device region and the second device region in the state where the lead frame is pressed by the protrusions of the frame presser and the guide. Electrically connecting the plurality of metal wires to each of a plurality of electrode pads and the plurality of leads;
（ｂ４）前記（ｂ３）工程の後、前記リードフレームに前記ガイドを接触させた状態で前記フレーム押さえを移動し、前記リードフレームを前記フレーム押さえから解放する工程と、を有する、半導体装置の製造方法。(B4) After the step (b3), the step of moving the frame presser in a state where the guide is in contact with the lead frame, and releasing the lead frame from the frame presser. Method. （ａ）第１主面と、前記第１主面とは反対側の面である第２主面と、を有し、半導体チップが前記第１主面上に搭載されたチップ搭載部と、前記チップ搭載部の周囲に配置された複数のリードと、を備えたデバイス領域が複数行列状に配置され、さらに、前記複数のデバイス領域の内、第１行第１列目に第１デバイス領域が配置され、前記複数のデバイス領域の内、前記第１デバイス領域に隣接する第２行第１列目に第２デバイス領域が配置されたリードフレームを準備する工程と、(A) a chip mounting portion having a first main surface and a second main surface that is a surface opposite to the first main surface, and a semiconductor chip mounted on the first main surface; A plurality of device areas each having a plurality of leads arranged around the chip mounting portion are arranged in a matrix, and a first device area in a first row and a first column among the plurality of device areas. Preparing a lead frame in which a second device region is arranged in a second row and first column adjacent to the first device region among the plurality of device regions;
（ｂ）前記第１デバイス領域および前記第２デバイス領域のそれぞれの前記半導体チップの複数の電極パッドと前記複数のリードのそれぞれに複数の金属ワイヤを電気的に接続する工程と、を有し、(B) electrically connecting a plurality of metal wires to each of the plurality of electrode pads and each of the plurality of leads of the semiconductor chip in each of the first device region and the second device region;
前記（ｂ）工程は、The step (b)
（ｂ１）前記リードフレームをヒートブロック上に配置し、前記リードフレームおよび前記半導体チップを加熱する工程と、(B1) disposing the lead frame on a heat block and heating the lead frame and the semiconductor chip;
（ｂ２）前記リードフレームの前記第１デバイス領域と前記第２デバイス領域のそれぞれの周囲の領域の前記第１主面をフレーム押さえの突起部で押さえ、第１行目に配列された第１デバイス領域群と第２行目に配列された第２デバイス領域群の間の領域の一部の前記第２主面を前記ヒートブロックとは別に設けられたガイドで押さえる工程と、(B2) A first device arranged in a first row by pressing the first main surface of each of the surrounding areas of the first device region and the second device region of the lead frame with a protrusion of a frame pressing member. Pressing the second main surface of a part of the region between the region group and the second device region group arranged in the second row with a guide provided separately from the heat block;
（ｂ３）前記（ｂ２）工程の後、前記リードフレームを前記フレーム押さえの前記突起部、および前記ガイドで押さえた状態で、前記第１デバイス領域および前記第２デバイス領域それぞれの前記半導体チップの前記複数の電極パッドと前記複数のリードのそれぞれに前記複数の金属ワイヤを電気的に接続する工程と、(B3) After the step (b2), the semiconductor chip in each of the first device region and the second device region in the state where the lead frame is pressed by the protrusions of the frame presser and the guide. Electrically connecting the plurality of metal wires to each of a plurality of electrode pads and the plurality of leads;
（ｂ４）前記（ｂ３）工程の後、前記リードフレームに前記ガイドを接触させた状態で前記フレーム押さえを移動し、前記リードフレームを前記フレーム押さえから解放する工程と、を有する、半導体装置の製造方法。(B4) After the step (b3), the step of moving the frame presser in a state where the guide is in contact with the lead frame, and releasing the lead frame from the frame presser. Method.
JP2013151750A 2013-07-22 2013-07-22 Manufacturing method of semiconductor device Active JP5658802B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013151750A JP5658802B2 (en) 2013-07-22 2013-07-22 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013151750A JP5658802B2 (en) 2013-07-22 2013-07-22 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009025686A Division JP2010182911A (en) 2009-02-06 2009-02-06 Manufacturing method of semiconductor device and wire bonder

Publications (2)

Publication Number Publication Date
JP2013214779A JP2013214779A (en) 2013-10-17
JP5658802B2 true JP5658802B2 (en) 2015-01-28

Family

ID=49587855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013151750A Active JP5658802B2 (en) 2013-07-22 2013-07-22 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5658802B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507144B1 (en) 2014-02-17 2015-03-31 아메스산업(주) Heating block

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198038A (en) * 1988-02-03 1989-08-09 Mitsubishi Electric Corp Semiconductor manufacturing apparatus
JPH0265148A (en) * 1988-08-30 1990-03-05 Nec Corp Thermocompression wire bonding method

Also Published As

Publication number Publication date
JP2013214779A (en) 2013-10-17

Similar Documents

Publication Publication Date Title
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
JP2972096B2 (en) Resin-sealed semiconductor device
US8637977B2 (en) Semiconductor device and method of packaging a semiconductor device with a clip
JP2010153466A (en) Wiring board
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JP2010182911A (en) Manufacturing method of semiconductor device and wire bonder
JP2000223639A (en) Lead frame structure for preventing warping of semiconductor package body
JP5658802B2 (en) Manufacturing method of semiconductor device
JPH10150072A (en) Semiconductor device and lead frame for the device
JPH05218129A (en) Resin-sealed semiconductor device and manufacture thereof
JP5585352B2 (en) Lead frame, semiconductor device and manufacturing method thereof
JP4038021B2 (en) Manufacturing method of semiconductor device
JP2011060940A (en) Method of manufacturing semiconductor device
JP3619752B2 (en) Manufacturing method of semiconductor device
JPH08125051A (en) Semiconductor device
JPH11163229A (en) Semiconductor device and manufacture thereof
JPH08181168A (en) Semiconductor device
US20140239473A1 (en) Wire bonding assembly and method
JP3361917B2 (en) Lead frame, semiconductor device, and method of manufacturing semiconductor device
JP2001156118A (en) Manufacturing method for semiconductor device and semiconductor processing equipment
JPH05299568A (en) Semiconductor device and manufacture thereof
JPH06163632A (en) Semiconductor device
JP2002252323A (en) Bonding film for semiconductor device, lead frame using the bonding film, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141128

R150 Certificate of patent or registration of utility model

Ref document number: 5658802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350