JP5640718B2 - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit Download PDF

Info

Publication number
JP5640718B2
JP5640718B2 JP2010279552A JP2010279552A JP5640718B2 JP 5640718 B2 JP5640718 B2 JP 5640718B2 JP 2010279552 A JP2010279552 A JP 2010279552A JP 2010279552 A JP2010279552 A JP 2010279552A JP 5640718 B2 JP5640718 B2 JP 5640718B2
Authority
JP
Japan
Prior art keywords
voltage
input terminal
protection transistor
driving
determined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010279552A
Other languages
Japanese (ja)
Other versions
JP2012127803A (en
Inventor
直矢 土谷
直矢 土谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010279552A priority Critical patent/JP5640718B2/en
Publication of JP2012127803A publication Critical patent/JP2012127803A/en
Application granted granted Critical
Publication of JP5640718B2 publication Critical patent/JP5640718B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体集積回路に関し、特に半導体集積回路の入力端子のオープン異常を検出する技術に関する。   The present invention relates to a semiconductor integrated circuit, and more particularly to a technique for detecting an open abnormality of an input terminal of a semiconductor integrated circuit.

一般に、半導体集積回路(以下、ICともいう)は、電子装置を構成するプリント基板に実装され、そのICの各端子は、プリント基板における所定形態の接続端子と接続されることにより、該プリント基板に形成された各配線に接続される。そして、ICにおける信号の入力端子には、プリント基板に形成された信号配線から所望の信号が入力される。   In general, a semiconductor integrated circuit (hereinafter, also referred to as an IC) is mounted on a printed circuit board that constitutes an electronic device, and each terminal of the IC is connected to a connection terminal in a predetermined form on the printed circuit board. Are connected to each wiring formed in A desired signal is input to a signal input terminal of the IC from a signal wiring formed on the printed board.

このため、例えばICの入力端子とプリント基板の接続端子との接触が不良となって、ICの入力端子がプリント基板の信号配線に接続されないオープン異常が生じると、ICに所望の信号が正常に入力されなくなり、該ICの機能が正常に実現されなくなる。   For this reason, for example, when the contact between the input terminal of the IC and the connection terminal of the printed circuit board becomes defective and the input terminal of the IC is not connected to the signal wiring of the printed circuit board, the desired signal is normally transmitted to the IC. As a result, the IC function is not realized normally.

そこで、ICの入力端子とプリント基板の信号配線との接続状態が正常か異常かを判別する方法としては、ICの内部において、入力端子にプルアップ抵抗やプルダウン抵抗を付加することで、異常時には、入力端子の電圧が通常の入力電圧とは異なる電圧となるようにしておき、その入力端子の電圧をモニタすることで、異常の有無を判定することが考えられている(例えば、特許文献1参照)。   Therefore, as a method of determining whether the connection state between the input terminal of the IC and the signal wiring of the printed circuit board is normal or abnormal, by adding a pull-up resistor or pull-down resistor to the input terminal inside the IC, It is considered that the presence or absence of abnormality is determined by making the voltage of the input terminal different from the normal input voltage and monitoring the voltage of the input terminal (for example, Patent Document 1). reference).

しかし、上記技術は、ICの本来の機能には必要が無いプルアップ抵抗やプルダウン抵抗を入力端子に付加するため、入力端子の信号入力時の電気的特性(入力特性)を変えてしまうこととなる。このため、例えば、入力端子が、アナログのセンサ信号を入力してAD変換するための端子である場合には、プルアップ抵抗やプルダウン抵抗の存在により、AD変換対象信号の電圧値が変わってしまい、センサ信号の検出精度が悪化してしまう。また、ICの外部に設けられて該ICの入力端子に信号を与える信号出力手段の構成及び電気的特性を、上記プルアップ抵抗やプルダウン抵抗を考慮して決定しなければならず、汎用性に乏しいICとなってしまう。   However, the above technique adds a pull-up resistor or a pull-down resistor that is not necessary for the original function of the IC to the input terminal, and therefore changes the electrical characteristics (input characteristics) at the time of signal input to the input terminal. Become. For this reason, for example, when the input terminal is a terminal for inputting an analog sensor signal and performing AD conversion, the voltage value of the AD conversion target signal changes due to the presence of a pull-up resistor or a pull-down resistor. The detection accuracy of the sensor signal will deteriorate. In addition, the configuration and electrical characteristics of the signal output means provided outside the IC and supplying a signal to the input terminal of the IC must be determined in consideration of the pull-up resistor and the pull-down resistor. It becomes a poor IC.

そこで、上記の欠点を解消するための技術としては、IC内部において、入力端子と抵抗(プルアップ抵抗やプルダウン抵抗)との間に、更に、その抵抗の有効・無効を切り替えるスイッチを付加し、そのスイッチを必要なときにだけオンする、という手法もある(例えば、特許文献2参照)。   Therefore, as a technique for solving the above-mentioned drawbacks, a switch for switching the validity / invalidity of the resistor is further added between the input terminal and the resistor (pull-up resistor or pull-down resistor) inside the IC. There is also a method of turning on the switch only when necessary (see, for example, Patent Document 2).

特開平08−23074号公報Japanese Patent Laid-Open No. 08-23074 特開2007−147363号公報JP 2007-147363 A

しかし、入力端子と抵抗との間にスイッチを設ける上記手法では、ICの構成素子を益々増やすこととなり、ICの半導体チップサイズやコストの増加を招いてしまう。
本発明は、こうした問題に鑑みなされたものであり、半導体集積回路において、入力端子のオープン異常を、素子の追加量を抑えつつ且つ入力特性に影響を与えずに、検出可能にすることを目的としている。
However, the above-described method in which a switch is provided between the input terminal and the resistor increases the number of IC components, leading to an increase in IC semiconductor chip size and cost.
The present invention has been made in view of these problems, and an object of the present invention is to make it possible to detect an open abnormality of an input terminal in a semiconductor integrated circuit while suppressing an additional amount of elements and without affecting input characteristics. It is said.

第1発明の半導体集積回路は、当該半導体集積回路が実装されるプリント基板に形成された信号配線に接続されて該信号配線から信号を入力する入力端子を有している。
更に、この半導体集積回路において、入力端子と一定電圧のラインとの間には、2つの出力端子間の寄生ダイオードがサージ電圧保護用のクランプダイオードとして機能する、保護用トランジスタが接続されている。換言すれば、入力端子と一定電圧のラインとの間には、保護用トランジスタの2つの出力端子が、その出力端子間の寄生ダイオードがサージ電圧保護用のクランプダイオードとして機能するように、接続されている。
A semiconductor integrated circuit according to a first aspect of the present invention has an input terminal that is connected to a signal wiring formed on a printed board on which the semiconductor integrated circuit is mounted and inputs a signal from the signal wiring.
Further, in this semiconductor integrated circuit, a protection transistor in which a parasitic diode between two output terminals functions as a clamp diode for surge voltage protection is connected between the input terminal and a constant voltage line. In other words, the two output terminals of the protection transistor are connected between the input terminal and the constant voltage line so that the parasitic diode between the output terminals functions as a clamp diode for surge voltage protection. ing.

尚、上記一定電圧が、当該半導体集積回路の電源電圧であれば、保護用トランジスタは、それの寄生ダイオードのアノードが入力端子側となり、カソードが電源電圧のライン側となるように設けられる。また、上記一定電圧が、電源電圧よりも低い基準のグランド電圧(=0V)であれば、保護用トランジスタは、それの寄生ダイオードのアノードがグランド電圧のライン側となり、カソードが入力端子側となるように設けられる。そして、このような保護用トランジスタは、半導体集積回路ならば、入力端子及び該入力端子に接続される内部回路をサージ電圧から保護するために、通常設けられるものである。   If the constant voltage is the power supply voltage of the semiconductor integrated circuit, the protection transistor is provided such that the anode of the parasitic diode is on the input terminal side and the cathode is on the power supply voltage line side. If the constant voltage is a reference ground voltage (= 0 V) lower than the power supply voltage, the protection transistor has a parasitic diode anode on the ground voltage line side and a cathode on the input terminal side. It is provided as follows. In the case of a semiconductor integrated circuit, such a protection transistor is normally provided to protect the input terminal and an internal circuit connected to the input terminal from a surge voltage.

そこで、第1発明の半導体集積回路では、入力端子が前記信号配線に接続されている正常時と、入力端子が前記信号配線に接続されていないオープン異常時とで、入力端子の電圧が異なるように、駆動手段が保護用トランジスタを駆動する。そして、判定手段が、駆動手段により保護用トランジスタが駆動されたときの、入力端子の電圧に基づいて、オープン異常の有無を判定する。 Therefore, in the semiconductor integrated circuit of the first invention , the voltage at the input terminal is different between when the input terminal is normally connected to the signal wiring and when the input terminal is not connected to the signal wiring at an abnormal time. In addition, the driving means drives the protection transistor. Then, the determination unit determines whether there is an open abnormality based on the voltage at the input terminal when the protection transistor is driven by the driving unit.

つまり、この半導体集積回路では、入力端子のサージ電圧保護に不可欠な保護用トランジスタを、抵抗(プルアップ抵抗又はプルダウン抵抗)として機能させることで、オープン異常の有無を判定する。そして、オープン異常の有無を判定しない場合には、保護用トランジスタをオフのままにしておくことで、入力端子に本来不要なプルアップ抵抗又はプルダウン抵抗が接続されていない状態にすることができる。   In other words, in this semiconductor integrated circuit, the presence or absence of an open abnormality is determined by causing a protective transistor indispensable for protecting a surge voltage at an input terminal to function as a resistor (pull-up resistor or pull-down resistor). When it is not determined whether or not there is an open abnormality, the protection transistor is kept off, so that a pull-up resistor or a pull-down resistor that is not originally required can be connected to the input terminal.

よって、この半導体集積回路によれば、入力端子のオープン異常を、素子の追加量を抑えつつ且つ入力特性に影響を与えずに、検出可能にすることができるようになる。なぜなら、保護用トランジスタを、前述した従来技術における抵抗とスイッチとの両方として利用しており、そのような抵抗とスイッチとを追加する必要が無いからである。   Therefore, according to this semiconductor integrated circuit, it is possible to detect an open abnormality of the input terminal while suppressing an additional amount of elements and without affecting the input characteristics. This is because the protection transistor is used as both a resistor and a switch in the above-described conventional technology, and it is not necessary to add such a resistor and a switch.

ここで、駆動手段は保護用トランジスタをハーフオン状態に駆動する(換言すれば、完全にオンさせるのではなく能動領域でオンさせる)ように構成することができる。 The drive means can constitute a protection transistor (in other words, is turned completely instead of being turned on in the active region) to drive the half-on state so.

つまり、駆動手段が保護用トランジスタを駆動しておらず、且つ、オープン異常が生じていない正常時の入力端子の電圧(即ち、本来の入力電圧)を、通常入力電圧と称することにすると、保護用トランジスタをハーフオン状態に駆動すれば、正常時には、通常入力電圧と特定の相関関係がある電圧であって、通常入力電圧と上記一定電圧との電位差をプリント基板の信号配線上のインピーダンス(信号配線自体のインピーダンスあるいは信号配線上に故意に設けられた抵抗のインピーダンス)と保護用トランジスタの出力端子間のインピーダンスとで分圧した結果の電圧が、入力端子に現れるのに対し、入力端子のオープン異常時には、通常入力電圧に関係なく、入力端子の電圧は上記一定電圧となる。尚、ここで言う一定電圧とは、ハーフオン状態に駆動された保護用トランジスタの出力端子のうち、当該半導体集積回路の入力端子に接続されている方とは違う方の出力端子が接続されているラインの電圧である。このため、保護用トランジスタをハーフオン状態に駆動すれば、正常時とオープン異常時とで、入力端子の電圧が異なるように、保護用トランジスタを駆動することとなる。 That is, when the drive means does not drive the protection transistor and the normal input terminal voltage (ie, the original input voltage) where no open abnormality has occurred is referred to as a normal input voltage, If the transistor is driven to a half-on state, it is a voltage that has a specific correlation with the normal input voltage in a normal state, and the potential difference between the normal input voltage and the constant voltage is expressed as an impedance (signal wiring on the printed circuit board). The voltage resulting from dividing the impedance of itself or the impedance of the resistor intentionally provided on the signal wiring) and the impedance between the output terminals of the protection transistor appears at the input terminal, but the input terminal is open abnormally Sometimes, regardless of the normal input voltage, the voltage at the input terminal is the constant voltage. The constant voltage mentioned here is connected to the output terminal of the protection transistor driven to the half-on state, which is different from the one connected to the input terminal of the semiconductor integrated circuit. Line voltage. For this reason, when the protection transistor is driven to a half-on state , the protection transistor is driven so that the voltage at the input terminal differs between when it is normal and when it is abnormally opened.

一方、保護用トランジスタがMOSFETであれば、駆動手段は、保護用トランジスタのゲートに、該保護用トランジスタがハーフオン状態となる電圧を印加することで、該保護用トランジスタをハーフオン状態に駆動することができる。   On the other hand, if the protection transistor is a MOSFET, the driving means may drive the protection transistor to a half-on state by applying a voltage at which the protection transistor is in a half-on state to the gate of the protection transistor. it can.

また、保護用トランジスタがバイポーラトランジスタであれば、駆動手段は、保護用トランジスタのベースに、該保護用トランジスタがハーフオン状態となる電流を流すことで、該保護用トランジスタをハーフオン状態に駆動することができる。   If the protective transistor is a bipolar transistor, the driving means may drive the protective transistor to a half-on state by passing a current that causes the protective transistor to be in a half-on state through the base of the protective transistor. it can.

また、保護用トランジスタがMOSFETであれば、駆動手段は、保護用トランジスタのゲートに印加する電圧を、該保護用トランジスタを十分にオンさせることが可能なオン用電圧(ゲート・ソース間電圧をしきい値電圧より大きくすることのできる電圧)と該保護用トランジスタを完全にオフさせることが可能なオフ用電圧とに所定のデューティ比で切り替える、といったPWM制御を行うことで、該保護用トランジスタをハーフオン状態に駆動することができる。MOSFETのゲート・ソース間には寄生容量があるため、このようなPWM制御を行うことで、MOSFETからなる保護用トランジスタをハーフオン状態に駆動することができる。また、このようなPWM制御の変形例を述べると、MOSFETのゲートに印加する電圧の波形としては、矩形波に限らず、三角波や鋸波でも良い。つまり、保護用トランジスタにゲートに印加する電圧を所定周期で変化させることで、該保護用トランジスタをハーフオン状態に駆動することができる。   If the protection transistor is a MOSFET, the driving means sets the voltage applied to the gate of the protection transistor to an on-voltage (gate-source voltage) that can sufficiently turn on the protection transistor. By performing PWM control such as switching at a predetermined duty ratio between a voltage that can be larger than a threshold voltage) and an off voltage that can completely turn off the protection transistor, the protection transistor is It can be driven to a half-on state. Since there is a parasitic capacitance between the gate and the source of the MOSFET, the protection transistor made of the MOSFET can be driven to a half-on state by performing such PWM control. In addition, describing a modification example of such PWM control, the waveform of the voltage applied to the gate of the MOSFET is not limited to a rectangular wave, but may be a triangular wave or a sawtooth wave. That is, by changing the voltage applied to the gate of the protection transistor at a predetermined cycle, the protection transistor can be driven to a half-on state.

ところで判定手段は、例えば、駆動手段により保護用トランジスタが駆動(ハーフオン状態に駆動)されたときの入力端子の電圧が上記一定電圧か否かを判定して、上記一定電圧と判定したならばオープン異常と判定し、上記一定電圧でないと判定したならば正常と判定するように構成することができる。 By the way , if the determination means determines, for example, whether or not the voltage of the input terminal when the protection transistor is driven (driven to the half-on state) by the drive means is the constant voltage, If it is determined as an open abnormality and it is determined that the voltage is not the above-described constant voltage, it can be determined as normal.

但し、一般に、電圧が所定の値か否かを判定するには、ある程度の判定幅(判定範囲)を設けることとなるため、この構成では、プリント基板の信号配線から入力端子に入力される通常入力電圧が上記一定電圧から特定値以上離れた電圧にしかならない、という前提が必要である。逆に、その前提が無いと、通常入力電圧が上記一定電圧から特定値未満しか離れていない電圧になった場合に、本当は正常であっても、保護用トランジスタがハーフオン状態に駆動されたときの入力端子の電圧と上記一定電圧との差が非常に小さくなるため、オープン異常と誤判定してしまう可能性がある。   However, in general, in order to determine whether or not the voltage is a predetermined value, a certain degree of determination range (determination range) is provided. Therefore, in this configuration, a normal input from the signal wiring of the printed circuit board to the input terminal is usually performed. It is necessary to assume that the input voltage is only a voltage that is a specific value or more away from the constant voltage. On the other hand, if that assumption is not made, when the normal input voltage becomes a voltage that is far from a certain value from the above constant voltage, even if it is actually normal, the protection transistor is driven to the half-on state. Since the difference between the voltage at the input terminal and the constant voltage is very small, there is a possibility of erroneous determination as an open abnormality.

そこで、このような誤判定を回避するため、判定手段は駆動手段が保護用トランジスタを駆動していないときの入力端子の電圧Vaと、駆動手段が保護用トランジスタを駆動しているときの入力端子の電圧Vbとの両方に基づいて、オープン異常の有無を判定するように構成することが好ましい。 In order to avoid such erroneous determination, the determination unit includes a voltage Va at the input terminal when the drive means is not driving the protection transistor, the input when the driving means is driving the protection transistor It is preferable to configure so as to determine whether there is an open abnormality based on both the terminal voltage Vb.

より具体的には、例えば、判定手段は、第1段階として、保護用トランジスタを駆動していないときの入力端子の電圧Vaが上記一定電圧から特定値以上離れた電圧であるか否かを判定し、その判定で肯定判定したなら、第2段階として、保護用トランジスタを駆動しているときの入力端子の電圧Vbが上記一定電圧であるか否かを判定し、その第2段階の判定で肯定判定したなら、オープン異常と判定するように構成することができる。   More specifically, for example, as a first step, the determination unit determines whether or not the voltage Va at the input terminal when the protection transistor is not driven is a voltage that is a specific value or more away from the constant voltage. If an affirmative determination is made in that determination, as a second step, it is determined whether or not the voltage Vb at the input terminal when the protection transistor is driven is the above-mentioned constant voltage. If an affirmative determination is made, it can be configured to determine an open abnormality.

尚、上記特定値をVxとすると、その特定値Vxは、通常入力電圧が上記一定電圧からVxだけ離れた電圧であれば、その通常入力電圧が入力端子に入力された状態で保護用トランジスタが駆動手段によりハーフオン状態に駆動されても、入力端子の電圧は上記第2段階の判定により一定電圧であるとは判定されない値である。   When the specific value is Vx, if the normal input voltage is a voltage that is separated from the constant voltage by Vx, the protection transistor is turned on when the normal input voltage is input to the input terminal. Even when driven to the half-on state by the driving means, the voltage of the input terminal is a value that is not determined to be a constant voltage by the determination in the second stage.

以上のことを踏まえ、判定手段は、駆動手段が保護用トランジスタを駆動していないときの入力端子の電圧が前記一定電圧から特定値以上離れた電圧であるか否かを判定する第1段階の判定処理を行い、該第1段階の判定処理で肯定判定したなら、第2段階の判定処理として、駆動手段が保護用トランジスタを駆動しているときの入力端子の電圧が前記一定電圧であるか否かを判定する判定処理を行い、該第2段階の判定処理で肯定判定したなら、オープン異常が発生していると判定する、というように構成すると良い。
また例えば、前述したように、正常ならば、保護用トランジスタをハーフオン状態に駆動すると、通常入力電圧と特定の相関関係がある電圧が、入力端子に現れるため、判定手段は、電圧Vaと電圧Vbとに特定の相関関係があるか否かを判定する相関判定処理を行い、両電圧Va,Vbに特定の相関関係がないと判定したなら、オープン異常と判定するように構成することもできる。更に、この例の場合にも、上記相関判定処理を行う前に、電圧Vaが上記一定電圧から所定値以上離れた電圧であるか否かを判定し、その判定で肯定判定したなら上記相関判定処理を行うようにすることで、異常の判定精度を更に上げることができる。
このため、判定手段は、駆動手段が保護用トランジスタを駆動していないときの入力端子の電圧が前記一定電圧から特定値以上離れた電圧であるか否かを判定する第1段階の判定処理を行い、該第1段階の判定処理で肯定判定したなら、第2段階の判定処理として、駆動手段が保護用トランジスタを駆動していないときの入力端子の電圧と、駆動手段が保護用トランジスタを駆動しているときの入力端子の電圧とに、特定の相関関係があるか否かを判定する判定処理を行い、該第2段階の判定処理で前記相関関係がないと判定したなら、オープン異常が発生していると判定する、というように構成しても良い。
Based on the above, the determining means determines whether or not the voltage at the input terminal when the driving means is not driving the protection transistor is a voltage that is not less than a specific value from the constant voltage. If a determination process is performed and an affirmative determination is made in the determination process of the first stage, as a determination process of the second stage, whether the voltage of the input terminal when the driving unit is driving the protection transistor is the constant voltage It may be configured to perform a determination process for determining whether or not, and if an affirmative determination is made in the second-stage determination process, it is determined that an open abnormality has occurred.
In addition, for example, as described above, if the protection transistor is driven to a half-on state as described above, a voltage having a specific correlation with the normal input voltage appears at the input terminal. It is also possible to perform a correlation determination process for determining whether or not there is a specific correlation between the two voltages Va and Vb and to determine that there is an open abnormality. Further, also in this example, before performing the correlation determination process, it is determined whether or not the voltage Va is a voltage separated from the predetermined voltage by a predetermined value or more. If the determination is affirmative, the correlation determination is performed. By performing the processing, it is possible to further increase the accuracy of abnormality determination.
For this reason, the determination means performs a first-stage determination process for determining whether or not the voltage at the input terminal when the drive means is not driving the protection transistor is a voltage that is a specific value or more away from the constant voltage. If the determination result of the first stage is affirmative, the voltage of the input terminal when the drive means is not driving the protection transistor and the drive means drive the protection transistor as the second stage determination process. When the determination process of determining whether or not there is a specific correlation with the voltage of the input terminal at the time of the determination, and it is determined in the determination process of the second stage that there is no correlation, an open abnormality is You may comprise so that it may determine with having generate | occur | produced.

また、第2発明の半導体集積回路では、保護用トランジスタとして、入力端子と電源電圧のラインとの間に接続された第1の保護用トランジスタと、入力端子と電源電圧よりも低いグランド電圧のラインとの間に接続された第2の保護用トランジスタとがある。尚、一般に、半導体集積回路の各入力端子には、この2つの保護用トランジスタが存在する。 In the semiconductor integrated circuit of the second invention , as the protection transistor, a first protection transistor connected between the input terminal and the power supply voltage line, and a ground voltage line lower than the input terminal and the power supply voltage. And a second protection transistor connected between the two. Generally, these two protection transistors exist at each input terminal of the semiconductor integrated circuit.

そして、駆動手段は、前記2つの保護用トランジスタを、1つずつハーフオン状態に駆動する。そこで、判定手段は、駆動手段が第1の保護用トランジスタを駆動しているときの入力端子の電圧Vb1が電源電圧であると判定し、且つ、駆動手段が第2の保護用トランジスタを駆動しているときの入力端子の電圧Vb2がグランド電圧であると判定したならば、オープン異常が発生していると判定する。   Then, the driving means drives the two protection transistors one by one to the half-on state. Therefore, the determination unit determines that the voltage Vb1 at the input terminal when the driving unit is driving the first protection transistor is the power supply voltage, and the driving unit drives the second protection transistor. If it is determined that the input terminal voltage Vb2 is the ground voltage, it is determined that an open abnormality has occurred.

そして、このような第2発明の半導体集積回路によっても、入力端子への通常入力電圧に関係なく、オープン異常の有無を正しく判定することができる。つまり、前述の誤判定を回避することができる。具体例を挙げて説明すると、正常ならば、例えば、通常入力電圧が電源電圧付近であるときに、2つの保護用トランジスタが順次オンされて、上記電圧Vb1が電源電圧であると判定されたとしても、上記電圧Vb2の方は、グランド電圧よりも高い電圧であって、電源電圧をプリント基板の信号配線上のインピーダンスと第2の保護用トランジスタのインピーダンスとで分圧した電圧となるため、オープン異常と誤判定されない。 The semiconductor integrated circuit according to the second aspect of the invention can also correctly determine whether there is an open abnormality regardless of the normal input voltage to the input terminal. That is, the aforementioned erroneous determination can be avoided. For example, if normal, for example, when the normal input voltage is near the power supply voltage, the two protection transistors are sequentially turned on, and it is determined that the voltage Vb1 is the power supply voltage. However, the voltage Vb2 is higher than the ground voltage, and is a voltage obtained by dividing the power supply voltage by the impedance on the signal wiring of the printed circuit board and the impedance of the second protection transistor. It is not misjudged as abnormal.

尚、判定手段が入力端子の電圧を判定するための構成としては、例えば以下の2つの構成が考えられる。
まず第1の構成は、入力端子の電圧を、当該半導体集積回路に設けられているAD変換器によりAD変換して検出する構成である。そして、この構成によれば、詳細な電圧変化を識別することができる。また第2の構成は、入力端子の電圧と所定の閾値との大小関係を、当該半導体集積回路に設けられているコンパレータ(比較器)によって判別する構成である。そして、この構成によれば、簡単な構成で電圧レベルを判定することができる。
Note that, for example, the following two configurations are conceivable for the determination unit to determine the voltage of the input terminal.
First, the first configuration is a configuration in which the voltage at the input terminal is detected by AD conversion by an AD converter provided in the semiconductor integrated circuit. And according to this structure, a detailed voltage change can be identified. In the second configuration, the magnitude relationship between the voltage of the input terminal and a predetermined threshold is determined by a comparator (comparator) provided in the semiconductor integrated circuit. According to this configuration, the voltage level can be determined with a simple configuration.

実施形態のマイコンをプリント基板に実装した状態を表す構成図である。It is a block diagram showing the state which mounted the microcomputer of embodiment on the printed circuit board. 保護用トランジスタのオン抵抗とゲート・ソース間との関係を表すグラフである。It is a graph showing the relationship between the on-resistance of a protection transistor and the gate-source. 駆動回路の構成を説明する構成図である。It is a block diagram explaining the structure of a drive circuit. 異常検出処理を表すフローチャートである。It is a flowchart showing an abnormality detection process. 異常検出処理の作用を説明するタイムチャートである。It is a time chart explaining the effect | action of an abnormality detection process. 変形例を説明する第1の説明図である。It is the 1st explanatory view explaining a modification. 変形例を説明する第2の説明図である。It is the 2nd explanatory view explaining a modification. 変形例を説明する第3の説明図である。It is the 3rd explanatory view explaining a modification.

以下に、本発明が適用された実施形態のIC(半導体集積回路)としてのマイコン(マイクロコンピュータ)について説明する。尚、本実施形態のマイコンは、半導体で構成された電子回路を、複数の端子を有した1つのパッケージに封入して、1つの電子部品としてまとめたICの一種である。   A microcomputer (microcomputer) as an IC (semiconductor integrated circuit) according to an embodiment to which the present invention is applied will be described below. Note that the microcomputer according to the present embodiment is a kind of IC in which an electronic circuit made of a semiconductor is enclosed in a single package having a plurality of terminals and collected as a single electronic component.

図1に示すように、本実施形態のマイコン21は、例えば、車両に搭載される電子制御装置を構成するプリント基板11に実装され、その電子制御装置が担う制御機能を実現するための処理を行う。   As shown in FIG. 1, the microcomputer 21 of this embodiment is mounted on, for example, a printed circuit board 11 that constitutes an electronic control device mounted on a vehicle, and performs a process for realizing a control function performed by the electronic control device. Do.

プリント基板11の端子15には、検出対象の物理量(例えばアクセル操作量)に応じて出力電圧が所定範囲で変化するセンサ13が接続されている。そして、その端子15は、プリント基板11に形成された信号配線16を介して、マイコン21の入力端子23に接続されている。   Connected to the terminal 15 of the printed circuit board 11 is a sensor 13 whose output voltage changes in a predetermined range in accordance with a physical quantity to be detected (for example, an accelerator operation quantity). The terminal 15 is connected to the input terminal 23 of the microcomputer 21 via the signal wiring 16 formed on the printed board 11.

但し、本実施形態では、センサ13の出力電圧であるセンサ信号に重畳したノイズが、マイコン21の入力端子23に伝達されるのを防ぐために、信号配線16上には、周知のローパスフィルタ17が設けられている。   However, in this embodiment, in order to prevent the noise superimposed on the sensor signal that is the output voltage of the sensor 13 from being transmitted to the input terminal 23 of the microcomputer 21, a known low-pass filter 17 is provided on the signal wiring 16. Is provided.

尚、ローパスフィルタ17は、信号配線16に直列に設けられた抵抗R1と、抵抗R1と入力端子23とを結ぶ信号配線16の部分とグランド電圧(=0V)のライン(以下、グランドラインという)との間に設けられたコンデンサC1とからなる。また、本実施形態において、抵抗R1の抵抗値は、例えば10KΩである。また、本実施形態において、センサ信号は、センサ13が正常ならば、1V〜4Vの範囲で変化する。   The low-pass filter 17 includes a resistor R1 provided in series with the signal wiring 16, a portion of the signal wiring 16 connecting the resistor R1 and the input terminal 23, and a ground voltage (= 0V) line (hereinafter referred to as a ground line). And a capacitor C1 provided between the two. In the present embodiment, the resistance value of the resistor R1 is, for example, 10 KΩ. In the present embodiment, the sensor signal changes in the range of 1V to 4V if the sensor 13 is normal.

一方、マイコン21は、当該マイコン21のコアを成す周知のCPU24や、ROM及びRAM等(図示省略)に加えて、AD変換器(ADC)25と、そのAD変換器25に複数のアナログ信号を択一的に切り替えて入力させるマルチプレクサ(MPX)27とを備えている。   On the other hand, in addition to the well-known CPU 24 that constitutes the core of the microcomputer 21, ROM, RAM, and the like (not shown), the microcomputer 21 provides an AD converter (ADC) 25 and a plurality of analog signals to the AD converter 25. And a multiplexer (MPX) 27 for selectively switching and inputting.

そして、マイコン21においては、入力端子23から入力されるセンサ信号が、マルチプレクサ27を介してAD変換器25に入力され、そのAD変換器25によりAD変換される。更に、そのセンサ信号のAD変換結果であるAD変換値は、CPU24によって所定の制御処理に使用される。尚、マイコン21は、AD変換対象のアナログ信号を入力するための入力端子を複数有しているが、図1では、その入力端子のうちの1つである入力端子23だけを図示している。   In the microcomputer 21, the sensor signal input from the input terminal 23 is input to the AD converter 25 via the multiplexer 27, and AD conversion is performed by the AD converter 25. Further, the AD conversion value that is the AD conversion result of the sensor signal is used by the CPU 24 for predetermined control processing. Note that the microcomputer 21 has a plurality of input terminals for inputting analog signals to be converted into AD, but FIG. 1 shows only the input terminal 23 that is one of the input terminals. .

また、マイコン21において、入力端子23と電源電圧(本実施形態では5V)のラインとの間には、2つの出力端子間の寄生ダイオードD1がサージ電圧保護用のクランプダイオード(詳しくは、入力端子23に印加された正のサージ電圧から内部回路を保護するためのクランプダイオード)として機能する、保護用トランジスタT1が接続されている。同様に、入力端子23とグランドラインとの間には、2つの出力端子間の寄生ダイオードD2がサージ電圧保護用のクランプダイオード(詳しくは、入力端子23に印加された負のサージ電圧から内部回路を保護するためのクランプダイオード)として機能する、保護用トランジスタT2が接続されている。   Further, in the microcomputer 21, a parasitic diode D1 between the two output terminals is provided between the input terminal 23 and the power supply voltage (5 V in the present embodiment) as a surge voltage protection clamp diode (more specifically, the input terminal A protective transistor T1 that functions as a clamp diode for protecting the internal circuit from a positive surge voltage applied to the capacitor 23 is connected. Similarly, between the input terminal 23 and the ground line, a parasitic diode D2 between the two output terminals is connected to a clamp diode for surge voltage protection (specifically, a negative surge voltage applied to the input terminal 23 from the internal circuit). A protective transistor T2 is connected, which functions as a clamp diode for protecting the signal.

本実施形態では、マイコン21のチップがCMOS構造のチップであるため、保護用トランジスタT1はPチャネルMOSFETであり、保護用トランジスタT2はNチャネルMOSFETである。   In the present embodiment, since the chip of the microcomputer 21 is a chip having a CMOS structure, the protection transistor T1 is a P-channel MOSFET, and the protection transistor T2 is an N-channel MOSFET.

このため、保護用トランジスタT1は、寄生ダイオードD1のアノードが入力端子23側となり、寄生ダイオードD1のカソードが電源電圧のライン側となるように、2つの出力端子の一方であるドレインが入力端子23に接続され、2つ出力端子の他方であるソースが電源電圧のラインに接続されている。そして、保護用トランジスタT1のゲートとソースとの間には、該保護用トランジスタT1がオンしないようにするための抵抗Rg1が接続されている。   Therefore, in the protection transistor T1, the drain of one of the two output terminals is the input terminal 23 so that the anode of the parasitic diode D1 is on the input terminal 23 side and the cathode of the parasitic diode D1 is on the power supply voltage line side. The source which is the other of the two output terminals is connected to the power supply voltage line. A resistor Rg1 for preventing the protection transistor T1 from being turned on is connected between the gate and the source of the protection transistor T1.

また、保護用トランジスタT2は、寄生ダイオードD2のアノードがグランドライン側となり、寄生ダイオードD2のカソードが入力端子23側となるように、2つの出力端子の一方であるドレインが入力端子23に接続され、2つ出力端子の他方であるソースがグランドラインに接続されている。そして、保護用トランジスタT2のゲートとソースとの間にも、該保護用トランジスタT2がオンしないようにするための抵抗Rg2が接続されている。   In addition, the drain of one of the two output terminals of the protection transistor T2 is connected to the input terminal 23 so that the anode of the parasitic diode D2 is on the ground line side and the cathode of the parasitic diode D2 is on the input terminal 23 side. The source which is the other of the two output terminals is connected to the ground line. A resistor Rg2 for preventing the protection transistor T2 from being turned on is also connected between the gate and the source of the protection transistor T2.

尚、このようなハイ側、ロー側の一組の保護用トランジスタT1,T2は、半導体集積回路ならば、各入力端子についてそれぞれ設けられるものである。
更に、マイコン21は、入力端子23がプリント基板11の信号配線16に接続されていないオープン異常を検出するために、保護用トランジスタT1,T2の一方又は両方(本実施形態では、保護用トランジスタT2の方)を駆動する駆動回路29を備えている。
In the case of a semiconductor integrated circuit, such a pair of high-side and low-side protection transistors T1 and T2 is provided for each input terminal.
Further, the microcomputer 21 detects one or both of the protection transistors T1 and T2 (in this embodiment, the protection transistor T2 in order to detect an open abnormality in which the input terminal 23 is not connected to the signal wiring 16 of the printed circuit board 11. And a drive circuit 29 for driving the other.

具体的に説明すると、駆動回路29は、保護用トランジスタT2のゲート電圧VinLを制御する回路であり、ゲート電圧VinLを、0Vと、所定のハーフオン駆動電圧とに切り替える。   More specifically, the drive circuit 29 is a circuit that controls the gate voltage VinL of the protection transistor T2, and switches the gate voltage VinL between 0 V and a predetermined half-on drive voltage.

保護用トランジスタT2は、ゲート電圧VinLが0Vになると、完全にオフするため、通常の保護素子として機能する。つまり、寄生ダイオードD2がクランプダイオードとして機能することとなる。   The protection transistor T2 functions as a normal protection element because the protection transistor T2 is completely turned off when the gate voltage VinL becomes 0V. That is, the parasitic diode D2 functions as a clamp diode.

これに対し、駆動回路29が出力するハーフオン駆動電圧とは、保護用トランジスタT2をハーフオン状態に駆動することとなる電圧であって、0Vよりも高いが、保護用トランジスタT2のしきい値電圧VT(約2V)よりは低い電圧である。本実施形態では、図2における点線で示すように、保護用トランジスタT2のオン抵抗(ドレイン・ソース間のインピーダンス)RON−T2が、ローパスフィルタ17を成す抵抗R1の抵抗値(=10KΩ)と同じになるゲート・ソース間電圧Vgs(=1.8V)を、ハーフオン駆動電圧として設定している。よって、保護用トランジスタT2は、ゲート電圧VinLがハーフオン駆動電圧になると、オン抵抗が10KΩのハーフオン状態となる。   On the other hand, the half-on drive voltage output from the drive circuit 29 is a voltage that drives the protection transistor T2 to the half-on state, and is higher than 0 V, but the threshold voltage VT of the protection transistor T2 The voltage is lower than (about 2V). In the present embodiment, as indicated by the dotted line in FIG. 2, the on-resistance (impedance between drain and source) RON-T2 of the protection transistor T2 is the same as the resistance value (= 10 KΩ) of the resistor R1 forming the low-pass filter 17. The gate-source voltage Vgs (= 1.8 V) is set as the half-on drive voltage. Therefore, when the gate voltage VinL becomes the half-on driving voltage, the protection transistor T2 is in a half-on state with an on-resistance of 10 KΩ.

そして、図3に示すように、駆動回路29は、アナログスイッチ33と、制御レジスタ35と、セレクタ37とを備えている。
アナログスイッチ33は、オンすることで保護用トランジスタT2のゲートをハーフオン駆動電圧(=1.8V)のラインに接続し、オフすることで保護用トランジスタT2のゲートをハーフオン駆動電圧のラインから切り離す。
As shown in FIG. 3, the drive circuit 29 includes an analog switch 33, a control register 35, and a selector 37.
The analog switch 33 is turned on to connect the gate of the protection transistor T2 to the half-on drive voltage (= 1.8V) line, and is turned off to disconnect the gate of the protection transistor T2 from the half-on drive voltage line.

制御レジスタ35には、アナログスイッチ33のオン/オフ(保護用トランジスタT2をハーフオン状態にするかオフさせるかでもある)を示す1ビットのデータがCPU24によって書き込まれる。   The control register 35 is written by the CPU 24 with 1-bit data indicating whether the analog switch 33 is turned on / off (the protection transistor T2 may be half-on or off).

そして、セレクタ37は、制御レジスタ35内のデータが例えば“1”ならば、アナログスイッチ33をオンさせて、保護用トランジスタT2のゲート電圧VinLをハーフオン電圧にする。すると、保護用トランジスタT2はハーフオン状態に駆動されて、該保護用トランジスタT2のオン抵抗RON−T2が約10KΩとなる。   If the data in the control register 35 is “1”, for example, the selector 37 turns on the analog switch 33 to set the gate voltage VinL of the protection transistor T2 to a half-on voltage. Then, the protection transistor T2 is driven to a half-on state, and the on-resistance RON-T2 of the protection transistor T2 becomes about 10 KΩ.

また、セレクタ37は、制御レジスタ35内のデータが例えば“0”ならば、アナログスイッチ33をオフさせて、保護用トランジスタT2のゲート電圧VinLを0Vにする。すると、保護用トランジスタT2はオフ状態となる。   If the data in the control register 35 is “0”, for example, the selector 37 turns off the analog switch 33 and sets the gate voltage VinL of the protection transistor T2 to 0V. Then, the protection transistor T2 is turned off.

尚、本実施形態では、アナログスイッチ33がNチャネルMOSFETである。このため、セレクタ37は、アナログスイッチ33のゲートに5V(該アナログスイッチ33のしきい値電圧よりも高い電圧)を出力することで、該アナログスイッチ33をオンさせ、アナログスイッチ33のゲートに0Vを出力することで、該アナログスイッチ33をオフさせる。   In the present embodiment, the analog switch 33 is an N-channel MOSFET. Therefore, the selector 37 outputs 5V (a voltage higher than the threshold voltage of the analog switch 33) to the gate of the analog switch 33, thereby turning on the analog switch 33 and 0V to the gate of the analog switch 33. Is output to turn off the analog switch 33.

また、本実施形態のマイコン21では、当該マイコン21の外部から、所定の電圧入力端子31を介してハーフオン駆動電圧が入力され、その電圧入力端子31に接続されるラインが、ハーフオン駆動電圧のラインとなっている。このため、アナログスイッチ33は、電圧入力端子31と保護用トランジスタT2のゲートとの接続/非接続を切り替えていることとなる。   Further, in the microcomputer 21 of the present embodiment, a half-on driving voltage is input from the outside of the microcomputer 21 via a predetermined voltage input terminal 31, and a line connected to the voltage input terminal 31 is a line of the half-on driving voltage. It has become. For this reason, the analog switch 33 switches the connection / disconnection between the voltage input terminal 31 and the gate of the protection transistor T2.

更に、本実施形態では、マイコン21におけるコア(CPU24でもある)の動作電圧Vcoreと、ハーフオン駆動電圧とが、同じ値の1.8Vであるため、マイコン21の外部からコアの動作電圧Vcoreを入力するための端子が、上記電圧入力端子31となっている。つまり、コアの動作電圧Vcoreを、駆動回路29が保護用トランジスタT2のゲートに供給するハーフオン駆動電圧として用いている。   Furthermore, in the present embodiment, the operating voltage Vcore of the core (also the CPU 24) in the microcomputer 21 and the half-on driving voltage are the same value of 1.8 V, so the core operating voltage Vcore is input from the outside of the microcomputer 21. The voltage input terminal 31 is a terminal for performing the above. That is, the operating voltage Vcore of the core is used as a half-on drive voltage that the drive circuit 29 supplies to the gate of the protection transistor T2.

次に、マイコン21のCPU24が、入力端子23のオープン異常を検出するために実行する異常検出処理について、図4のフローチャートを用い説明する。尚、図4の異常検出処理は、例えば一定時間毎に実行される。   Next, an abnormality detection process executed by the CPU 24 of the microcomputer 21 for detecting an open abnormality of the input terminal 23 will be described with reference to the flowchart of FIG. Note that the abnormality detection process in FIG. 4 is executed at regular intervals, for example.

図4に示すように、CPU24が異常検出処理の実行を開始すると、まずS110にて、AD変換器25を初期化すると共に、制御レジスタ35に“0”を書き込むことにより、駆動回路29に保護用トランジスタT2をオフ状態にさせる。尚、制御レジスタ35には、CPU24が起動直後に実行する初期化処理によっても“0”が書き込まれるため、上記S110にて制御レジスタ35に“0”を書き込む処理は、省略しても良い。   As shown in FIG. 4, when the CPU 24 starts executing the abnormality detection process, first, in S110, the AD converter 25 is initialized and “0” is written to the control register 35 to protect the drive circuit 29. The transistor T2 is turned off. Since “0” is also written to the control register 35 by the initialization process executed immediately after the CPU 24 is started, the process of writing “0” to the control register 35 in S110 may be omitted.

次にS120にて、マルチプレクサ27を切り替えて、入力端子23の電圧ViをAD変換器25に入力させる。尚、図4では、入力端子23の電圧ViがAD変換器25に入力されるようにマルチプレクサ27を切り替えることを、「MPXオン」と記載している。   Next, in S120, the multiplexer 27 is switched to input the voltage Vi at the input terminal 23 to the AD converter 25. In FIG. 4, switching the multiplexer 27 so that the voltage Vi at the input terminal 23 is input to the AD converter 25 is described as “MPX ON”.

そして、次のS130にて、入力端子23の電圧ViをAD変換器25にAD変換させ、続くS140にて、マルチプレクサ27を切り替えて、入力端子23の電圧ViがAD変換器25に入力されないようにする。尚、図4では、入力端子23の電圧ViがAD変換器25に入力されないようにマルチプレクサ27を切り替えることを、「MPXオフ」と記載している。   In step S130, the AD converter 25 converts the voltage Vi of the input terminal 23 into AD, and in step S140, the multiplexer 27 is switched so that the voltage Vi of the input terminal 23 is not input to the AD converter 25. To. In FIG. 4, switching the multiplexer 27 so that the voltage Vi at the input terminal 23 is not input to the AD converter 25 is described as “MPX off”.

次に、S150にて、上記S130で電圧ViをAD変換した結果であるAD変換値を、「AD0」として記憶する。このため、AD0は、保護用トランジスタT2を駆動していない(オフさせている)ときの電圧Viを示す。   Next, in S150, the AD conversion value that is the result of AD conversion of the voltage Vi in S130 is stored as “AD0”. For this reason, AD0 indicates the voltage Vi when the protection transistor T2 is not driven (turned off).

そして、続くS160にて、AD0が例えば2Vから4Vまでの範囲内(2V≦AD0≦4V)であるか否かを判定し、AD0が2Vから4Vまでの範囲内であれば、S170に進む。   Then, in subsequent S160, it is determined whether or not AD0 is within a range from 2V to 4V (2V ≦ AD0 ≦ 4V). If AD0 is within a range from 2V to 4V, the process proceeds to S170.

S170では、制御レジスタ35に“1”を書き込むことにより、駆動回路29に保護用トランジスタT2をハーフオン状態に駆動させ、更に、マルチプレクサ27を切り替えて、入力端子23の電圧ViをAD変換器25に入力させる。そして、続くS180にて、入力端子23の電圧ViをAD変換器25にAD変換させる。   In S170, “1” is written in the control register 35 to cause the drive circuit 29 to drive the protection transistor T2 to a half-on state, and further, the multiplexer 27 is switched so that the voltage Vi of the input terminal 23 is supplied to the AD converter 25. Let them enter. In step S180, the AD converter 25 AD converts the voltage Vi at the input terminal 23.

次に、S190にて、制御レジスタ35に“0”を書き込むことにより、保護用トランジスタT2をオフ状態に戻し、更に、マルチプレクサ27を切り替えて、入力端子23の電圧ViがAD変換器25に入力されないようにする。   Next, in S190, by writing “0” into the control register 35, the protection transistor T2 is returned to the OFF state, and the multiplexer 27 is switched to input the voltage Vi of the input terminal 23 to the AD converter 25. Do not be.

そして、続くS200にて、上記S180で電圧ViをAD変換した結果であるAD変換値を、「AD1」として記憶し、その後、S210に進む。このため、AD1は、保護用トランジスタT2をハーフオン状態に駆動しているときの電圧Viを示す。   In subsequent S200, the AD conversion value that is the result of AD conversion of the voltage Vi in S180 is stored as “AD1”, and then the process proceeds to S210. Therefore, AD1 indicates the voltage Vi when the protective transistor T2 is driven to the half-on state.

S210では、AD1が0Vであるか否かを判定する判定処理を行う。具体的には、AD1が、0Vと見なすことのできる判定値Vth(本実施形態では例えば0.2V)未満であるか否かを判定する。そして、AD1が判定値Vth未満ではないと判定した場合には、そのまま当該異常検出処理を終了するが、AD1が判定値Vth未満であると判定した場合には、入力端子23のオープン異常が発生していると判定して、S220に進み、オープン異常が発生していることを記憶した後、当該異常検出処理を終了する。   In S210, a determination process is performed to determine whether AD1 is 0V. Specifically, it is determined whether or not AD1 is less than a determination value Vth that can be regarded as 0V (in this embodiment, for example, 0.2V). When it is determined that AD1 is not less than the determination value Vth, the abnormality detection process is terminated as it is. However, when it is determined that AD1 is less than the determination value Vth, an open abnormality of the input terminal 23 occurs. The process proceeds to S220, stores that an open abnormality has occurred, and ends the abnormality detection process.

ここで、上記S210の判定処理によってオープン異常の有無が判定できる理由について説明する。
まず、正常ならば、AD0は、センサ信号の電圧値となり、AD1は、センサ信号の電圧値を、プリント基板11における信号配線16上のインピーダンスである抵抗R1の抵抗値(以下、この抵抗値もR1と記す)と、ハーフオン状態に駆動された保護用トランジスタT2のオン抵抗(以下、RonHFと記す)とで分圧した値となる。
Here, the reason why the presence / absence of the open abnormality can be determined by the determination process of S210 will be described.
First, if it is normal, AD0 becomes the voltage value of the sensor signal, and AD1 sets the voltage value of the sensor signal to the resistance value of the resistor R1 which is the impedance on the signal wiring 16 in the printed circuit board 11 (hereinafter, this resistance value is also referred to). R1) and the on-resistance (hereinafter referred to as RonHF) of the protection transistor T2 driven to the half-on state.

このため、S180で電圧ViをAD変換したとき(即ち、AD1の値を得たとき)のセンサ信号の電圧値と、AD0とが同じであると見なすと、AD1とAD0とには、特定の相関関係として、「AD1=AD0×RonHF/(R1+RonHF)」という関係がある。   For this reason, when it is assumed that the voltage value of the sensor signal when the voltage Vi is AD converted in S180 (that is, when the value of AD1 is obtained) and AD0 are the same, AD1 and AD0 have a specific value. As the correlation, there is a relationship of “AD1 = AD0 × RonHF / (R1 + RonHF)”.

そして、本実施形態では、「R1=RonHF」となるようにしているため、正常ならば、AD1はAD0の半分(=AD0/2)となる。
更に、S210の判定処理が行われる場合、それに先立つS160の判定処理により、AD0が2V以上であることが確認されているため、正常ならば、AD1は1V(=2V/2)以上となるはずである。
In this embodiment, since “R1 = RonHF” is set, if normal, AD1 is half of AD0 (= AD0 / 2).
Further, when the determination process of S210 is performed, it is confirmed by the determination process of S160 prior to that that AD0 is 2V or higher. Therefore, if normal, AD1 should be 1V (= 2V / 2) or higher. It is.

これに対して、入力端子23のオープン異常が生じていれば、AD1は、AD0に関係なく、ハーフオン状態の保護用トランジスタT2によるプルダウン作用により、約0Vになる。   On the other hand, if an open abnormality of the input terminal 23 has occurred, AD1 becomes about 0 V due to the pull-down action by the protection transistor T2 in the half-on state regardless of AD0.

そこで、S210では、AD1が、0V〜1Vの間に設定した判定値Vth未満であるか否かを判定し、AD1が判定値Vth未満であればオープン異常、AD1が判定値Vth未満でなければ正常、と判定している。   Therefore, in S210, it is determined whether AD1 is less than the determination value Vth set between 0V and 1V. If AD1 is less than the determination value Vth, an open abnormality is detected, and if AD1 is not less than the determination value Vth. Judged as normal.

逆に言うと、AD0が、判定値Vthの2倍よりも小さい場合、正常であっても、AD1は判定値Vthより小さくなってしまうため、その場合に、S210の判定処理を行うと、本当は正常なのにオープン異常が生じていると誤判定してしまう。このため、本実施形態では、S160にて、AD1が判定値Vthの2倍よりも大きいことを確認した上で、S210の判定処理を行っている。尚、S160では、後述するS230でセンサ13の異常を検出するために、AD0が所定範囲内か否かを判定しているのであるが、オープン異常の検出だけを考えたなら、S160では、AD0が所定値以上か否か(あるいは所定値より大きいか否か)の判定だけを行えば良い。また、S210では、AD1が判定値Vth以下か否かを判定するようにしても良い。   In other words, if AD0 is smaller than twice the determination value Vth, AD1 will be smaller than the determination value Vth even if it is normal. Although it is normal, it is erroneously determined that an open abnormality has occurred. For this reason, in this embodiment, after confirming that AD1 is larger than twice the determination value Vth in S160, the determination process in S210 is performed. In S160, in order to detect an abnormality of the sensor 13 in S230 described later, it is determined whether AD0 is within a predetermined range. If only the detection of the open abnormality is considered, in S160, AD0 is detected. It is only necessary to determine whether or not is greater than or equal to a predetermined value (or greater than a predetermined value). In S210, it may be determined whether AD1 is equal to or less than a determination value Vth.

一方、上記S160にて、AD0が2Vから4Vまでの範囲内ではないと判定した場合には、S230に移行する。
S230では、AD0が1V未満か又は4Vよりも大きいか否かを判定し、AD0が1V未満であると判定するか、AD0が4Vよりも大きいと判定した場合には、センサ13が異常であると判定して、S240に進む。つまり、前述したように、センサ信号は、正常ならば1V〜4Vの範囲で変化するため、AD0が1Vよりも小さかったり、4Vよりも大きかったりした場合には、センサ13が異常であると判定する。
On the other hand, if it is determined in S160 that AD0 is not within the range of 2V to 4V, the process proceeds to S230.
In S230, it is determined whether AD0 is less than 1V or greater than 4V, and if it is determined that AD0 is less than 1V, or if AD0 is greater than 4V, sensor 13 is abnormal. And proceed to S240. That is, as described above, since the sensor signal changes within a range of 1V to 4V if it is normal, it is determined that the sensor 13 is abnormal when AD0 is smaller than 1V or larger than 4V. To do.

そして、S240では、センサ異常(センサ13の異常)が発生していることを記憶した後、当該異常検出処理を終了する。
また、上記S230にて、AD0が1V未満ではなく4Vより大きくもないと判定した場合(即ち「1V≦AD0<2V」の場合)には、そのまま異常検出処理を終了する。
And in S240, after memorizing that sensor abnormality (abnormality of sensor 13) has occurred, the abnormality detection process is ended.
If it is determined in S230 that AD0 is not less than 1V but not greater than 4V (ie, “1V ≦ AD0 <2V”), the abnormality detection process is terminated.

このような異常検出処理によれば、図5における時刻t1よりも左側に示すように、入力端子23のオープン異常が生じていない場合には、AD1がAD0(≧2V)の半分になって判定値Vth以上となるため、正常(オープン異常は生じていない)と判定することとなる。これに対して、図5における時刻t1よりも右側に示すように、入力端子23のオープン異常が生じた場合には、AD1がAD0(≧2V)に拘わらず判定値Vth未満となるため、オープン異常が生じていると判定することとなる。また、図5には示していないが、AD0が1V未満であると判定するか、AD0が4Vよりも大きいと判定した場合には、センサ13自体が異常であると判定することとなる。   According to such an abnormality detection process, as shown on the left side of the time t1 in FIG. 5, when the open abnormality of the input terminal 23 has not occurred, AD1 becomes half of AD0 (≧ 2V) and is determined. Since it is equal to or greater than the value Vth, it is determined to be normal (no open abnormality has occurred). On the other hand, as shown on the right side of the time t1 in FIG. 5, when the open abnormality of the input terminal 23 occurs, AD1 becomes less than the determination value Vth regardless of AD0 (≧ 2V), so the open. It is determined that an abnormality has occurred. Although not shown in FIG. 5, when it is determined that AD0 is less than 1V or AD0 is greater than 4V, it is determined that the sensor 13 itself is abnormal.

以上のようなマイコン21では、入力端子23のサージ電圧保護に不可欠な保護用トランジスタT2を、抵抗(プルダウン抵抗)として機能させることで、オープン異常の有無を判定している。そして、オープン異常の有無を判定しない場合(図4の異常検出処理を行っていない期間)には、保護用トランジスタT2をオフのままにしておくことで、入力端子23に本来不要な抵抗が接続されていない状態にすることができる。よって、入力端子23のオープン異常を、素子の追加量を抑えつつ且つ入力特性に影響を与えずに、検出可能にすることができるようになる。   In the microcomputer 21 as described above, the presence or absence of the open abnormality is determined by causing the protection transistor T2 essential for protecting the surge voltage of the input terminal 23 to function as a resistor (pull-down resistor). If it is not determined whether or not there is an open abnormality (period in which the abnormality detection process in FIG. 4 is not performed), an originally unnecessary resistor is connected to the input terminal 23 by leaving the protection transistor T2 off. Can be in a state that is not. Therefore, it is possible to detect an open abnormality of the input terminal 23 while suppressing an additional amount of elements and without affecting the input characteristics.

また、本実施形態では、保護用トランジスタT2を駆動していないときの入力端子23の電圧(AD0)と、保護用トランジスタT2をハーフオン状態に駆動したときの入力端子23の電圧(AD1)との、両方を用いてオープン異常の有無を判定しているため、AD0を考慮しない構成よりも、判定精度を高くすることができる。   In the present embodiment, the voltage (AD0) of the input terminal 23 when the protection transistor T2 is not driven and the voltage (AD1) of the input terminal 23 when the protection transistor T2 is driven to the half-on state. Since the presence / absence of an open abnormality is determined using both, the determination accuracy can be made higher than in a configuration that does not consider AD0.

但し、上記実施形態において、マイコン21の入力端子23に外部から入力される電圧が必ず0Vよりも判定値Vthの2倍以上大きい、という前提があるのなら、AD0を用いずに、図4におけるS170〜S220の処理だけで、オープン異常の有無を判定するように構成しても良い。   However, in the above embodiment, if there is a premise that the voltage input from the outside to the input terminal 23 of the microcomputer 21 is always at least twice as large as the determination value Vth than 0V, the AD0 is not used, and FIG. You may comprise so that the presence or absence of an open abnormality may be determined only by the process of S170-S220.

また、図4の異常検出処理では、S210の判定処理で「YES」と複数回判定したなら、オープン異常が生じていると確定判定するようになっていても良い。そして、このことは、S230で行うセンサ13の異常判定についても同様である。   In the abnormality detection process of FIG. 4, if “YES” is determined a plurality of times in the determination process of S <b> 210, it may be determined that an open abnormality has occurred. This also applies to the abnormality determination of the sensor 13 performed in S230.

また、図4の異常検出処理では、オープン異常が発生していると判定した後に、S210の判定処理で「NO」と1回又は複数回判定したなら、オープン異常が解消された(即ち、正常復帰した)と判断するようになっていても良い。   In the abnormality detection process of FIG. 4, if it is determined that “NO” has been made one or more times in the determination process of S210 after determining that an open abnormality has occurred, the open abnormality has been resolved (ie, normal You may come to judge that it has returned).

また、図4の異常検出処理では、センサ異常も合わせて検出するものであったが、センサ異常は別の処理で検出するようにしても良い。その場合、図4におけるS230,S240は削除でき、S160では、AD0の範囲判定ではなく、AD0が所定値(前述の例では2V)以上か否かを判定すれば良い。   Further, in the abnormality detection process of FIG. 4, the sensor abnormality is also detected, but the sensor abnormality may be detected by another process. In this case, S230 and S240 in FIG. 4 can be deleted. In S160, it is only necessary to determine whether AD0 is equal to or greater than a predetermined value (2 V in the above example), instead of determining the range of AD0.

尚、マイコン21の端子のうち、入力端子23以外の入力端子についても、入力端子23について述べた構成及び処理によって、同様にオープン異常を検出することができる。
また、プリント基板11における信号配線16の断線も、入力端子23のオープン異常として検出することができる。
Note that, among the terminals of the microcomputer 21, the open abnormality can be similarly detected for the input terminals other than the input terminal 23 by the configuration and processing described for the input terminal 23.
Further, the disconnection of the signal wiring 16 on the printed circuit board 11 can also be detected as an open abnormality of the input terminal 23.

一方、上記実施形態では、グランド電圧(=0V)が一定電圧に該当し、グランドラインが一定電圧のラインに相当している。また、駆動回路29が駆動手段に相当し、AD変換器25及びCPU24が判定手段に相当している。   On the other hand, in the above embodiment, the ground voltage (= 0V) corresponds to a constant voltage, and the ground line corresponds to a line having a constant voltage. The drive circuit 29 corresponds to drive means, and the AD converter 25 and the CPU 24 correspond to determination means.

次に、他の変形例について説明する。尚、以下に説明する各変形例は、適宜組み合わせて適応することができる。
[変形例1]
図4の異常検出処理のS210では、AD1とAD0とに特定の相関関係があるか否かを判定する相関判定処理として、AD1が「AD0/2」であるか否かを判定する処理を行い、AD1が「AD0/2」であると判定したなら正常、AD1が「AD0/2」ではないと判定したならオープン異常、と判定するように構成しても良い。
Next, another modification will be described. Note that the modifications described below can be applied in appropriate combinations.
[Modification 1]
In S210 of the abnormality detection process of FIG. 4, a process for determining whether AD1 is “AD0 / 2” is performed as a correlation determination process for determining whether AD1 and AD0 have a specific correlation. If it is determined that AD1 is “AD0 / 2”, it may be determined as normal, and if it is determined that AD1 is not “AD0 / 2”, it is determined as an open abnormality.

より具体的には、S130で電圧ViをAD変換してから、S180で電圧Viを再びAD変換するまでの時間(即ち、AD0の値を得てからAD1の値を得るまでの時間)Tint内で、センサ信号は変化し得るため、AD1に関する判定値は、一点値(=AD0/2)ではなく、ある範囲を持った値にしておくべきである。   More specifically, the time from AD conversion of the voltage Vi in S130 to AD conversion of the voltage Vi again in S180 (that is, the time from obtaining the value of AD0 to obtaining the value of AD1) within Tint Since the sensor signal can change, the determination value for AD1 should be a value having a certain range, not a single point value (= AD0 / 2).

このため、上記時間Tint内でセンサ信号が変化し得る最大変化量の半分の値を「ΔV」とすると、S210では、現実的には、下記式1の関係が成立しているか否かを判定すれば良い。   For this reason, assuming that a value of half of the maximum change amount that the sensor signal can change within the time Tint is “ΔV”, in S210, it is practically determined whether or not the relationship of the following equation 1 is established. Just do it.

{(AD0/2)−ΔV}≦AD1≦{(AD0/2)+ΔV} …式1
そして、S210にて、式1の関係が成立していると判定した場合には、正常と判定し、逆に式1の関係が成立していないと判定した場合には、オープン異常が発生していると判定すれ良い。
{(AD0 / 2) −ΔV} ≦ AD1 ≦ {(AD0 / 2) + ΔV} Equation 1
If it is determined in S210 that the relationship of Formula 1 is established, it is determined that the relationship is normal, and conversely, if it is determined that the relationship of Formula 1 is not established, an open abnormality occurs. It is good to judge that

尚、この変形例1の場合、S160では、AD0が、上記210の処理で誤判定をしない値以上であることを確認すれば更に良い。
つまり、AD0があまり小さい値の場合に、上記S210の判定処理を行うと、「AD0/2」がΔVよりも小さくなるため、本当はオープン異常が生じてAD1が約0Vになっても、式1が成立してしまい、正常と誤判定してしまうため、そのような誤判定が生じない程度にAD0が大きい場合に、上記S210の判定処理を行うと良い。
In the case of the first modification, in S160, it is better to confirm that AD0 is equal to or greater than a value that does not make an erroneous determination in the process of 210.
That is, when AD0 is a very small value, if the determination process of S210 is performed, “AD0 / 2” becomes smaller than ΔV. Therefore, even if an open abnormality actually occurs and AD1 becomes about 0 V, Equation 1 Therefore, when the AD0 is large enough to prevent such erroneous determination, the determination process in S210 may be performed.

例えば、図4の例では、S160にてAD0が2V以上であることが確認された上で、S210の判定処理が行われるため、オープン異常時のAD1が0.1Vであるとすると、ΔVが0.9V以上でなければ、上記の誤判定は生じない。また、S160で判定するAD0の範囲(特に下限値)は、こういった観点から設定すれば良い。   For example, in the example of FIG. 4, since it is confirmed that AD0 is 2V or more in S160, and the determination process of S210 is performed, if AD1 at the time of an open abnormality is 0.1V, ΔV is If it is not 0.9 V or more, the above-mentioned erroneous determination does not occur. Further, the AD0 range (particularly the lower limit value) determined in S160 may be set from such a viewpoint.

[変形例2]
図6(A)に示すように、駆動回路29は、マイコン21内のペリフェラル(即ち、コアであるCPU24からみた周辺回路であり、AD変換器25やI/O等)で用いられる電源電圧としての5Vを、抵抗38,39により1.8Vに分圧し、その1.8Vがアナログスイッチ33に供給される構成でも良い。
[Modification 2]
As shown in FIG. 6A, the drive circuit 29 is a peripheral voltage in the microcomputer 21 (that is, a peripheral circuit viewed from the CPU 24 as a core, and is used as a power supply voltage for the AD converter 25, I / O, etc.). 5V may be divided into 1.8V by resistors 38 and 39, and the 1.8V may be supplied to the analog switch 33.

尚、抵抗38,39により分圧した電圧は、入力端子23だけでなく、他の入力端子(図示省略)についてのハーフオン駆動電圧としても使用することができる。
[変形例3]
図6(B)に示すように、駆動回路29のアナログスイッチ33には、前述した電圧入力端子31(コアの動作電圧Vcoreを入力するための端子)とは別の端子であって、ハーフオン駆動電圧専用の電圧入力端子41を介して、マイコン21の外部から電圧が入力されるようになっていても良い。
Note that the voltage divided by the resistors 38 and 39 can be used not only as the input terminal 23 but also as a half-on drive voltage for other input terminals (not shown).
[Modification 3]
As shown in FIG. 6B, the analog switch 33 of the drive circuit 29 is a terminal different from the above-described voltage input terminal 31 (terminal for inputting the core operating voltage Vcore), and is half-on driven. A voltage may be input from the outside of the microcomputer 21 via the voltage input terminal 41 dedicated to the voltage.

この構成の場合、電圧入力端子41に入力する電圧Vtestにより、保護用トランジスタT2のゲートに印加されるハーフオン駆動電圧を変えることができるため、保護用トランジスタT2のオン抵抗を例えば100KΩや1MΩといった他の抵抗値に変更したい場合にも、容易に対応することができるようになる。   In this configuration, since the half-on driving voltage applied to the gate of the protection transistor T2 can be changed by the voltage Vtest input to the voltage input terminal 41, the on-resistance of the protection transistor T2 is, for example, 100 KΩ or 1 MΩ. Even when it is desired to change to the resistance value, it can be easily handled.

尚、電圧入力端子41から入力する電圧Vtestは、入力端子23だけでなく、他の入力端子(図示省略)についてのハーフオン駆動電圧としても使用することができる。
[変形例4]
図6(C)に示すように、駆動回路29は、保護用トランジスタT2のゲートに出力する電圧VinLを所定周期で0Vと5Vとに切り替えるPWM制御を行うことで、該保護用トランジスタT2をハーフオン状態に駆動するように構成することもできる。MOSFETのゲート・ソース間には寄生容量があるため、このようなPWM制御を行うことで、MOSFETからなる保護用トランジスタT2をハーフオン状態に駆動することができる。
The voltage Vtest input from the voltage input terminal 41 can be used not only as the input terminal 23 but also as a half-on drive voltage for other input terminals (not shown).
[Modification 4]
As shown in FIG. 6C, the drive circuit 29 performs a PWM control to switch the voltage VinL output to the gate of the protection transistor T2 between 0V and 5V in a predetermined cycle, thereby turning the protection transistor T2 half on. It can also be configured to drive to a state. Since there is a parasitic capacitance between the gate and the source of the MOSFET, the protection transistor T2 made of the MOSFET can be driven to a half-on state by performing such PWM control.

尚、図6(C)の駆動回路29では、アナログスイッチ33として、PチャネルMOSFETを用いると共に、そのアナログスイッチ33の入力側(ソース)に5Vを供給している。このため、セレクタ37は、制御レジスタ35内のデータが“0”ならば、アナログスイッチ33のゲートに5Vを出力することで、該アナログスイッチ33をオフさせて、保護用トランジスタT2のゲートへの電圧VinLを0Vにする。そして、セレクタ37は、制御レジスタ35内のデータが“1”ならば、PWM信号生成回路43から出力されるPWM信号であって、所定周期且つ所定デューティ比で0Vと5Vとに切り替わるPWM信号を、アナログスイッチ33のゲートに出力して、該アナログスイッチ33をオン/オフさせて、保護用トランジスタT2のゲートへの電圧VinLを0Vと5Vとに切り替える。この場合、PWM信号が0Vのときに、アナログスイッチ33がオンして、保護用トランジスタT2への電圧VinLが5Vとなる。   6C, a P-channel MOSFET is used as the analog switch 33, and 5 V is supplied to the input side (source) of the analog switch 33. Therefore, if the data in the control register 35 is “0”, the selector 37 outputs 5 V to the gate of the analog switch 33, thereby turning off the analog switch 33 and supplying the gate to the protection transistor T2. The voltage VinL is set to 0V. If the data in the control register 35 is “1”, the selector 37 receives the PWM signal output from the PWM signal generation circuit 43 and switches between 0 V and 5 V with a predetermined period and a predetermined duty ratio. The analog switch 33 is output to the gate, and the analog switch 33 is turned on / off to switch the voltage VinL to the gate of the protection transistor T2 between 0V and 5V. In this case, when the PWM signal is 0V, the analog switch 33 is turned on, and the voltage VinL to the protection transistor T2 becomes 5V.

また、図1に示したように、マイコン21の入力端子23が接続される信号配線16にローパスフィルタ17のコンデンサC1が接続されている場合、保護用トランジスタT2がオンしようとすると、そのコンデンサC1から保護用トランジスタT2に電流が流れて、該保護用トランジスタT2はハーフオン状態になりやすいため、PWM制御の周期(PWM信号の周期)を長めに設定し易くなる。   As shown in FIG. 1, when the capacitor C1 of the low-pass filter 17 is connected to the signal wiring 16 to which the input terminal 23 of the microcomputer 21 is connected, if the protection transistor T2 is turned on, the capacitor C1 Current flows through the protection transistor T2 and the protection transistor T2 is likely to be in a half-on state, so that it is easy to set the PWM control cycle (PWM signal cycle) longer.

また、保護用トランジスタT2のゲートに印加する電圧の波形としては、PWM信号のような矩形波に限らず、三角波や鋸波でも良い。
[変形例5]
図示は省略するが、図6(B)の構成を更に変形して、電圧入力端子41から入力される電圧Vtestが、アナログスイッチ33を介さずに、そのまま保護用トランジスタT2のゲートに供給されるように構成しても良い。
Further, the waveform of the voltage applied to the gate of the protection transistor T2 is not limited to a rectangular wave such as a PWM signal, but may be a triangular wave or a sawtooth wave.
[Modification 5]
Although not shown, the configuration of FIG. 6B is further modified so that the voltage Vtest input from the voltage input terminal 41 is supplied to the gate of the protection transistor T2 as it is without passing through the analog switch 33. You may comprise as follows.

この場合、例えば、電子制御装置の製造後のテスト時において、マイコン21へテストモード信号を与えると、マイコン21がテストモードとなって、図4と同様の処理を行うと共に、その図4のS170のタイミングで、外部へ指示を出し、その指示が出されたタイミングで、プリント基板11側の電圧出力回路が、マイコン21の電圧入力端子41へハーフオン駆動電圧を出力するようにしておけば、入力端子23のオープン異常検出を行うことができる。また逆に、プリント基板11側の電圧出力回路がマイコン21の電圧入力端子41に出力する電圧を0Vとハーフオン駆動電圧とに切り替えると、その電圧の切り替えに応じて、マイコン21が図4と同様の処理を進めていくようにしても良い。   In this case, for example, when a test mode signal is given to the microcomputer 21 during a test after manufacturing the electronic control device, the microcomputer 21 enters the test mode and performs the same processing as in FIG. At this timing, an instruction is given to the outside, and when the instruction is issued, the voltage output circuit on the printed circuit board 11 side outputs a half-on driving voltage to the voltage input terminal 41 of the microcomputer 21. Open abnormality detection of the terminal 23 can be performed. Conversely, when the voltage output circuit on the printed circuit board 11 side switches the voltage output to the voltage input terminal 41 of the microcomputer 21 between 0 V and the half-on drive voltage, the microcomputer 21 is the same as in FIG. 4 according to the switching of the voltage. You may make it progress the process of.

[変形例6]
図7に示すように、保護用トランジスタT1,T2のうち、ハイ側の保護用トランジスタT1をハーフオン状態に駆動するようにしても良い。
[Modification 6]
As shown in FIG. 7, of the protection transistors T1 and T2, the high-side protection transistor T1 may be driven to a half-on state.

即ち、図7のマイコン21では、駆動回路29が、保護用トランジスタT1のゲート電圧VinHを、該保護用トランジスタT1をオフさせる電圧である5Vと、ハーフオン駆動電圧とに切り替える。尚、この場合のハーフオン電圧は、保護用トランジスタT1のしきい値電圧をVTとすると、5Vよりも低いが「5V−VT」よりは高い電圧である。   That is, in the microcomputer 21 shown in FIG. 7, the drive circuit 29 switches the gate voltage VinH of the protection transistor T1 between 5V, which is a voltage for turning off the protection transistor T1, and a half-on drive voltage. Note that the half-on voltage in this case is lower than 5V but higher than “5V−VT” when the threshold voltage of the protection transistor T1 is VT.

そして、この構成の場合でも、図4と同様の処理によって、入力端子23のオープン異常を検出することができる。
具体的に説明すると、図4のS170では、保護用トランジスタT2に代えて、保護用トランジスタT1をハーフオン状態に駆動することとなる。
Even in this configuration, the open abnormality of the input terminal 23 can be detected by the same processing as in FIG.
Specifically, in S170 of FIG. 4, instead of the protection transistor T2, the protection transistor T1 is driven to a half-on state.

そして、正常ならば、S110〜S150の処理で得られるAD0は、センサ信号の電圧値となり、S170〜S200の処理で得られるAD1は、センサ信号の電圧値をVsとすると、5VとVsとの電位差をR1と保護用トランジスタT1のオン抵抗RonHF(=R1)とで分圧した値となり、「AD1=(5V−Vs)/2+Vs」となる。   If it is normal, AD0 obtained by the processing of S110 to S150 becomes the voltage value of the sensor signal, and AD1 obtained by the processing of S170 to S200 is 5V and Vs when the voltage value of the sensor signal is Vs. The potential difference is a value obtained by dividing the potential difference by R1 and the on-resistance RonHF (= R1) of the protection transistor T1, and “AD1 = (5V−Vs) / 2 + Vs”.

このため、AD1の値を得たときのセンサ信号の電圧値Vsと、AD0とが同じであると見なすと、AD1とAD0とには、「AD1=(5V−AD0)/2+AD0」という関係がある。   Therefore, assuming that the voltage value Vs of the sensor signal when the value of AD1 is obtained is the same as AD0, AD1 and AD0 have a relationship of “AD1 = (5V−AD0) / 2 + AD0”. is there.

更に、S210の判定処理が行われる場合、それに先立つS160の判定処理により、AD0が4V以下であることが確認されているため、正常ならば、AD1は4.5V(=(5V−4V)/2+4V)以下となるはずである。   Further, when the determination process of S210 is performed, it is confirmed by the determination process of S160 prior to that that AD0 is 4 V or less. Therefore, if normal, AD1 is 4.5 V (= (5V-4V) / 2 + 4V) or less.

これに対して、入力端子23のオープン異常が生じていれば、AD1は、AD0に関係なく、ハーフオン状態の保護用トランジスタT1によるプルアップ作用により、約5Vになる。   On the other hand, if an open abnormality of the input terminal 23 has occurred, AD1 becomes approximately 5V due to the pull-up action by the protection transistor T1 in the half-on state regardless of AD0.

そこで、S210では、AD1が、4.5V〜5Vの間に設定した判定値Vthよりも高いか否かを判定し、AD1が判定値よりも高ければオープン異常、AD1が判定値Vthよりも高くなければ正常、と判定すれば良い。   Therefore, in S210, it is determined whether AD1 is higher than a determination value Vth set between 4.5V and 5V. If AD1 is higher than the determination value, an open abnormality is detected, and AD1 is higher than the determination value Vth. If not, it can be determined as normal.

尚、この場合、S160で判定するAD0の範囲は1V〜4Vで良く、そのように変更したならば、S230は省略できる。また、図4の処理でセンサ異常を検出しない(即ちS230,S240を行わない)のであれば、S160では、AD0が所定値(前述の例では4V)以下か否かを判定すれば良い。一方、S210では、変形例1と同様の手法でオープン異常の有無を判定しても良い。   In this case, the range of AD0 determined in S160 may be 1V to 4V, and if it is changed as such, S230 can be omitted. If no sensor abnormality is detected in the process of FIG. 4 (that is, S230 and S240 are not performed), in S160, it may be determined whether AD0 is equal to or less than a predetermined value (4 V in the above example). On the other hand, in S210, the presence or absence of an open abnormality may be determined by the same method as in the first modification.

[変形例7]
図8に示すように、保護用トランジスタT1,T2の両方を利用しても良い。
具体的に説明すると、図8のマイコン21では、CPU24が、駆動回路29により、保護用トランジスタT1,T2の各々を、1つずつハーフオン状態に駆動させる。
[Modification 7]
As shown in FIG. 8, both the protective transistors T1 and T2 may be used.
Specifically, in the microcomputer 21 of FIG. 8, the CPU 24 causes the drive circuit 29 to drive each of the protection transistors T1 and T2 one by one to the half-on state.

そして、CPU24は、保護用トランジスタT1をハーフオン状態に駆動しているときの入力端子の電圧ViをAD変換器25によりAD変換して、そのAD変換値を「ADT1」として記憶し、また、保護用トランジスタT2をハーフオン状態に駆動しているときの入力端子の電圧ViをAD変換器25によりAD変換して、そのAD変換値を「ADT2」として記憶する。   Then, the CPU 24 AD-converts the voltage Vi at the input terminal when the protection transistor T1 is driven to the half-on state by the AD converter 25, stores the AD conversion value as “ADT1”, and protects the protection transistor T1. The AD converter 25 AD-converts the voltage Vi at the input terminal when the transistor T2 is driven to the half-on state, and stores the AD conversion value as “ADT2”.

そして更に、CPU24は、ADT1が5Vであるか否かの判定(実際には、5Vよりも少し低い判定値以上であるか否かの判定)と、ADT2が0Vであるか否かの判定(実際には、0Vよりも少し高い判定値以下であるか否かの判定)とを行って、ADT1が5Vであると判定し、且つ、ADT2が0Vであると判定したならば、入力端子23のオープン異常が発生していると判定し、それ以外であれば正常と判定する。   Further, the CPU 24 determines whether or not ADT1 is 5V (actually whether or not it is a determination value slightly lower than 5V) and whether or not ADT2 is 0V ( In practice, if it is determined that ADT1 is 5V and ADT2 is 0V, the input terminal 23 It is determined that an open abnormality has occurred, otherwise it is determined normal.

[変形例8]
マイコン21内にコンパレータ(比較器)を設け、そのコンパレータによって電圧Viの値を判定するように構成しても良い。
[Modification 8]
A comparator (comparator) may be provided in the microcomputer 21, and the value of the voltage Vi may be determined by the comparator.

[その他]
ところで、保護用トランジスタT1,T2のうち、保護用トランジスタT2の方だけを用いて入力端子23のオープン異常を検出するように構成した場合には、入力端子23への入力電圧が高いほど、正常時とオープン異常時とで、マイコン21内における入力端子23の電圧Viの差が大きくなるため、オープン異常の有無を正しく判定し易い。このため、センサ13の出力電圧が高いほどオープン異常の検出能力(判定能力)が高いと言える。
[Others]
By the way, when it is configured to detect an open abnormality of the input terminal 23 using only the protection transistor T2 of the protection transistors T1 and T2, the higher the input voltage to the input terminal 23, the more normal Since the difference in the voltage Vi of the input terminal 23 in the microcomputer 21 becomes large between the time and the open abnormality, it is easy to correctly determine the presence or absence of the open abnormality. For this reason, it can be said that the higher the output voltage of the sensor 13, the higher the open abnormality detection capability (determination capability).

逆に、保護用トランジスタT1,T2のうち、保護用トランジスタT1の方だけを用いて入力端子23のオープン異常を検出するように構成した場合には、入力端子23への入力電圧が低いほど、正常時とオープン異常時とで、電圧Viの差が大きくなるため、オープン異常の有無を正しく判定し易い。このため、センサ13の出力電圧が低いほどオープン異常の検出能力が高いと言える。   On the contrary, when the open transistor of the input terminal 23 is detected using only the protective transistor T1 out of the protective transistors T1 and T2, the lower the input voltage to the input terminal 23, Since the difference in the voltage Vi becomes large between the normal time and the open abnormality, it is easy to correctly determine whether there is an open abnormality. For this reason, it can be said that the lower the output voltage of the sensor 13, the higher the detection capability of the open abnormality.

ここで、例えば、センサ13が、車両運転者によるアクセル操作量が大きいほど出力電圧が高くなるものであるとすると、マイコン21側では、入力端子23の電圧Viが例えば最大の5Vになった場合に、それが本当にアクセル操作量を表しているのか、入力端子23のオープン異常によって偶然検出された値なのかを明確にしたい。なぜなら、入力端子23がオープン異常によってハイインピーダンスになり、その入力端子23の不定な電圧Viが偶然5Vになって、それがAD変換されたとすると、その誤った5Vという検出結果(=アクセル操作量最大という検出結果)が車両の出力制御に用いられるのは好ましくないからである。   Here, for example, if the sensor 13 has a higher output voltage as the accelerator operation amount by the vehicle driver is larger, on the microcomputer 21 side, the voltage Vi of the input terminal 23 becomes, for example, the maximum 5V. In addition, it is desired to clarify whether it really represents the accelerator operation amount or a value detected by chance due to an open abnormality of the input terminal 23. This is because if the input terminal 23 becomes high impedance due to an open abnormality, the indefinite voltage Vi of the input terminal 23 accidentally becomes 5V, and is AD-converted, the detection result of the erroneous 5V (= accelerator operation amount) This is because it is not preferable that the maximum detection result) be used for vehicle output control.

そして、センサ13の出力電圧が高い場合ほど、より確実にオープン異常の有無を判断したいのであれば、保護用トランジスタT1,T2のうち、保護用トランジスタT2の方を用いてオープン異常を検出する構成を採用するのが好ましい。   If it is desired to more reliably determine whether or not there is an open abnormality as the output voltage of the sensor 13 is higher, the configuration that detects the open abnormality using the protection transistor T2 of the protection transistors T1 and T2 is used. Is preferably adopted.

また逆に、センサ13の出力電圧が低い場合ほど、より確実にオープン異常の有無を判断したいのであれば、保護用トランジスタT1,T2のうち、保護用トランジスタT1の方を用いてオープン異常を検出する構成を採用するのが好ましい。   Conversely, if it is desired to more reliably determine whether there is an open abnormality as the output voltage of the sensor 13 is lower, the protection transistor T1 of the protection transistors T1 and T2 is used to detect the open abnormality. It is preferable to adopt a configuration that does this.

以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施し得ることは勿論である。   As mentioned above, although one Embodiment of this invention was described, this invention is not limited to such Embodiment at all, Of course, in the range which does not deviate from the summary of this invention, it can implement in a various aspect. .

例えば、保護用トランジスタはバイポーラトランジスタであっても良く、その場合には、保護用トランジスタのベースに、該保護用トランジスタがハーフオン状態となる電流を流すことで、該保護用トランジスタをハーフオン状態に駆動することができる。   For example, the protection transistor may be a bipolar transistor. In that case, the protection transistor is driven to a half-on state by passing a current that causes the protection transistor to be in a half-on state through the base of the protection transistor. can do.

また、図4の異常検出処理は、マイコン21の通常動作中に繰り返し行うことが好ましいが、電子制御装置の製造後のテスト時にも行うようにしても良い。また、電子制御装置の製造後のテスト時にだけ行うようにしても良い。   Further, the abnormality detection process of FIG. 4 is preferably repeatedly performed during the normal operation of the microcomputer 21, but may be performed also during a test after the electronic control device is manufactured. Alternatively, it may be performed only during a test after the electronic control device is manufactured.

11…プリント基板、13…センサ、15…端子、16…信号配線、17…ローパスフィルタ、R1…抵抗、C1…コンデンサ、21…マイコン、23…入力端子、24…CPU、T1,T2…保護用トランジスタ、D1,D2…寄生ダイオード、Rg1,Rg2…抵抗、25…AD変換器、27…マルチプレクサ、29…駆動回路、31…電圧入力端子、33…アナログスイッチ、35…制御レジスタ、37…セレクタ、38,39…抵抗、41…電圧入力端子、43…PWM信号生成回路   DESCRIPTION OF SYMBOLS 11 ... Printed circuit board, 13 ... Sensor, 15 ... Terminal, 16 ... Signal wiring, 17 ... Low pass filter, R1 ... Resistance, C1 ... Capacitor, 21 ... Microcomputer, 23 ... Input terminal, 24 ... CPU, T1, T2 ... Protection Transistor, D1, D2 ... Parasitic diode, Rg1, Rg2 ... Resistance, 25 ... AD converter, 27 ... Multiplexer, 29 ... Drive circuit, 31 ... Voltage input terminal, 33 ... Analog switch, 35 ... Control register, 37 ... Selector, 38, 39 ... resistors, 41 ... voltage input terminals, 43 ... PWM signal generation circuit

Claims (3)

プリント基板に実装されると共に、該プリント基板に形成された信号配線に接続されて該信号配線から信号を入力する入力端子を有し、
更に、前記入力端子と一定電圧のラインとの間には、2つの出力端子間の寄生ダイオードがサージ電圧保護用のクランプダイオードとして機能する、保護用トランジスタが接続されている半導体集積回路であって、
前記入力端子が前記信号配線に接続されている正常時と、前記入力端子が前記信号配線に接続されていないオープン異常時とで、前記入力端子の電圧が異なるように、前記保護用トランジスタをハーフオン状態に駆動する駆動手段と、
前記駆動手段が前記保護用トランジスタを駆動していないときの前記入力端子の電圧と、前記駆動手段が前記保護用トランジスタを駆動しているときの前記入力端子の電圧との、両方に基づいて、前記オープン異常の有無を判定する判定手段と、
を備え、
前記判定手段は、
前記駆動手段が前記保護用トランジスタを駆動していないときの前記入力端子の電圧が前記一定電圧から特定値以上離れた電圧であるか否かを判定する第1段階の判定処理を行い、該第1段階の判定処理で肯定判定したなら、第2段階の判定処理として、前記駆動手段が前記保護用トランジスタを駆動しているときの前記入力端子の電圧が前記一定電圧であるか否かを判定する判定処理を行い、該第2段階の判定処理で肯定判定したなら、前記オープン異常が発生していると判定すること、
を特徴とする半導体集積回路。
The input terminal is mounted on the printed circuit board and connected to the signal wiring formed on the printed circuit board to input a signal from the signal wiring.
Further, a semiconductor integrated circuit is connected between the input terminal and the constant voltage line, wherein a protection transistor is connected, in which a parasitic diode between two output terminals functions as a clamp diode for surge voltage protection. ,
The protection transistor is half-on so that the voltage at the input terminal is different between when the input terminal is connected to the signal line and when the input terminal is not connected to the signal line. Driving means for driving to a state;
Based on both the voltage at the input terminal when the drive means is not driving the protection transistor and the voltage at the input terminal when the drive means is driving the protection transistor, Determination means for determining presence or absence of the open abnormality;
With
The determination means includes
Performing a first stage determination process for determining whether or not the voltage of the input terminal when the driving means is not driving the protection transistor is a voltage that is a specific value or more away from the constant voltage; If an affirmative determination is made in the one-step determination process, it is determined as a second-step determination process whether or not the voltage at the input terminal when the driving means is driving the protection transistor is the constant voltage. If the determination process in the second stage is affirmatively determined, it is determined that the open abnormality has occurred.
A semiconductor integrated circuit.
プリント基板に実装されると共に、該プリント基板に形成された信号配線に接続されて該信号配線から信号を入力する入力端子を有し、
更に、前記入力端子と一定電圧のラインとの間には、2つの出力端子間の寄生ダイオードがサージ電圧保護用のクランプダイオードとして機能する、保護用トランジスタが接続されている半導体集積回路であって、
前記入力端子が前記信号配線に接続されている正常時と、前記入力端子が前記信号配線に接続されていないオープン異常時とで、前記入力端子の電圧が異なるように、前記保護用トランジスタをハーフオン状態に駆動する駆動手段と、
前記駆動手段が前記保護用トランジスタを駆動していないときの前記入力端子の電圧と、前記駆動手段が前記保護用トランジスタを駆動しているときの前記入力端子の電圧との、両方に基づいて、前記オープン異常の有無を判定する判定手段と、
を備え、
前記判定手段は、
前記駆動手段が前記保護用トランジスタを駆動していないときの前記入力端子の電圧が前記一定電圧から特定値以上離れた電圧であるか否かを判定する第1段階の判定処理を行い、該第1段階の判定処理で肯定判定したなら、第2段階の判定処理として、前記駆動手段が前記保護用トランジスタを駆動していないときの前記入力端子の電圧と、前記駆動手段が前記保護用トランジスタを駆動しているときの前記入力端子の電圧とに、特定の相関関係があるか否かを判定する判定処理を行い、該第2段階の判定処理で前記相関関係がないと判定したなら、前記オープン異常が発生していると判定すること、
を特徴とする半導体集積回路。
The input terminal is mounted on the printed circuit board and connected to the signal wiring formed on the printed circuit board to input a signal from the signal wiring.
Further, a semiconductor integrated circuit is connected between the input terminal and the constant voltage line, wherein a protection transistor is connected, in which a parasitic diode between two output terminals functions as a clamp diode for surge voltage protection. ,
The protection transistor is half-on so that the voltage at the input terminal is different between when the input terminal is connected to the signal line and when the input terminal is not connected to the signal line. Driving means for driving to a state;
Based on both the voltage at the input terminal when the drive means is not driving the protection transistor and the voltage at the input terminal when the drive means is driving the protection transistor, Determination means for determining presence or absence of the open abnormality;
With
The determination means includes
Performing a first stage determination process for determining whether or not the voltage of the input terminal when the driving means is not driving the protection transistor is a voltage that is a specific value or more away from the constant voltage; If an affirmative determination is made in the one-step determination process, as the second-step determination process, the voltage of the input terminal when the drive means is not driving the protection transistor, and the drive means determines the protection transistor. When the determination process of determining whether or not there is a specific correlation with the voltage of the input terminal when driving, if it is determined in the determination process of the second stage that there is no correlation, Determining that an open error has occurred;
A semiconductor integrated circuit.
請求項1又は請求項2に記載の半導体集積回路において、
前記信号配線から前記入力端子に入力される信号は、電圧値が所定範囲で変化するセンサ信号であり、
当該半導体集積回路は、
前記駆動手段が前記保護用トランジスタを駆動していないときの前記入力端子の電圧が、前記所定範囲から外れているか否かを判定し、前記所定範囲から外れていると判定した場合には、前記センサ信号を出力するセンサが異常であると判定するセンサ異常検出手段を備えること、
を特徴とする半導体集積回路
The semiconductor integrated circuit according to claim 1 or 2,
The signal input to the input terminal from the signal wiring is a sensor signal whose voltage value changes within a predetermined range,
The semiconductor integrated circuit is
It is determined whether the voltage of the input terminal when the driving means is not driving the protection transistor is out of the predetermined range, and when it is determined that the voltage is out of the predetermined range, Comprising a sensor abnormality detection means for determining that a sensor that outputs a sensor signal is abnormal;
A semiconductor integrated circuit .
JP2010279552A 2010-12-15 2010-12-15 Semiconductor integrated circuit Active JP5640718B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010279552A JP5640718B2 (en) 2010-12-15 2010-12-15 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010279552A JP5640718B2 (en) 2010-12-15 2010-12-15 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JP2012127803A JP2012127803A (en) 2012-07-05
JP5640718B2 true JP5640718B2 (en) 2014-12-17

Family

ID=46645013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010279552A Active JP5640718B2 (en) 2010-12-15 2010-12-15 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP5640718B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5459193B2 (en) * 2010-12-06 2014-04-02 トヨタ車体株式会社 Vehicle lift device
US8648610B2 (en) 2011-01-11 2014-02-11 Denso Corporation Signal input circuit and integrated circuit
JP7100476B2 (en) * 2018-03-30 2022-07-13 ローム株式会社 Audio amplifiers, audio output devices and electronic devices using them
JP7241482B2 (en) * 2018-07-10 2023-03-17 株式会社東芝 Wiring open detection circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098004A (en) * 1998-09-24 2000-04-07 Casio Comput Co Ltd Semiconductor integrated circuit device
JP4215023B2 (en) * 2005-04-13 2009-01-28 ソニー株式会社 Semiconductor device having a plurality of semiconductor integrated circuits and method for inspecting connection state between semiconductor integrated circuits
JP2007147363A (en) * 2005-11-25 2007-06-14 Kenwood Corp Electronic device having function of checking component mounted state and method for checking component mounted state

Also Published As

Publication number Publication date
JP2012127803A (en) 2012-07-05

Similar Documents

Publication Publication Date Title
CN109425816B (en) Testing MOS power switches
US9473133B2 (en) Control device
JP5315026B2 (en) Semiconductor device
JP7443679B2 (en) semiconductor equipment
JP2015115692A (en) Semiconductor abnormality detection circuit
JP5640718B2 (en) Semiconductor integrated circuit
US20140327450A1 (en) Device and method for testing the state of the connection of a load connected to a connection point
CN110474627B (en) Driving device for totem pole circuit
US11271558B2 (en) Smart electronic switch
CN109477862B (en) Vehicle-mounted control device
JP5838776B2 (en) Ignition device for internal combustion engine
CN108337922B (en) Semiconductor device drive circuit and inverter device
US7327157B2 (en) Switch device
JP4618164B2 (en) Switch circuit
CN113315501A (en) Intelligent semiconductor switch
JP4736569B2 (en) Inductive load abnormality detection device
US10284192B2 (en) Semiconductor device
CN109039130B (en) Semiconductor device with a plurality of semiconductor chips
US20170248645A1 (en) Method and Device for Short Circuit Detection in Power Semiconductor Switches
JP2019017128A (en) State detection circuit of reverse connection protection device
CN112840289B (en) Electronic control device
US7068486B2 (en) Half-bridge circuit and method for driving the half-bridge circuit
JP5500107B2 (en) Switching element drive circuit
US20110316619A1 (en) Power supply voltage monitor circuit
KR20200061669A (en) Relay diagnosis circuit and diagnosis method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141013

R151 Written notification of patent or utility model registration

Ref document number: 5640718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250