JP2019017128A

JP2019017128A - State detection circuit of reverse connection protection device

Info

Publication number: JP2019017128A
Application number: JP2017130511A
Authority: JP
Inventors: 宏光藤井; Mitsuhiro Fujii; 一憲 ▲高▼木; Kazunori Takagi; 孝紀尾嶋; Koki Ojima
Original assignee: Aisin Seiki Co Ltd
Current assignee: Aisin Corp
Priority date: 2017-07-03
Filing date: 2017-07-03
Publication date: 2019-01-31

Abstract

To precisely detect a fault of a protection circuit for protecting a device connected to an external power source with a simpler structure when the external power source is reversely connected.SOLUTION: In a reverse connection protection device for interrupting power supply to an electric circuit device 10 when an external power source 20 is reversely connected, a reverse connection protection device state detection circuit 1 which has a field effect transistor 5 arranged in a state where a path between a drain and a source becomes a path connecting a positive electrode power source terminal 11 and a circuit part 8 and a direction from a side of the positive electrode power source terminal 11 toward the circuit part 8 becomes a forward direction of a parasitic diode 52 and detects an operation state of the reverse connection protection device comprises a determination circuit 1 for determining the operation state of the field effect transistor 5 on the basis of voltage between the drain and the source of the field effect transistor 5. The determination circuit 1 comprises a series circuit of a bipolar transistor 2 connected to the side of the positive electrode power source terminal 11 and a current voltage conversion circuit 3 connected to the side of a negative electrode power source terminal 12.SELECTED DRAWING: Figure 1

Description

本発明は、外部電源の極性が正負逆に接続された場合に外部電源から電気回路装置への電力供給を遮断する逆接続保護装置の動作状態を検出する技術に関する。 The present invention relates to a technique for detecting an operating state of a reverse connection protection device that cuts off power supply from an external power source to an electric circuit device when the polarity of the external power source is connected in positive and negative directions.

電子制御装置等にバッテリなどの外部電源の極性が正負逆に接続された場合のフェールセーフ技術が種々実現されている。例えば、特開２０１７−４２０１５号公報（特許文献１）には、負荷とグラウンドとの間に逆接続防止素子としてＦＥＴ（Field Effect Transistor）を備えることが記載されている。このＦＥＴは、バッテリが正負逆に接続された場合には、負荷への電力供給を遮断し、正負正しく接続された場合には、負荷へ電力を供給する。ＦＥＴが、正常に機能している場合には、バッテリの接続方向が正しくない場合でも、負荷に逆電圧が印加されることを抑制し、負荷を保護することができる。 Various fail-safe techniques have been realized when the polarity of an external power source such as a battery is connected to an electronic control device or the like in a positive or negative direction. For example, Japanese Patent Laying-Open No. 2017-42015 (Patent Document 1) describes that a FET (Field Effect Transistor) is provided as a reverse connection prevention element between a load and a ground. This FET cuts off the power supply to the load when the battery is connected in the positive and negative directions, and supplies the power to the load when the battery is correctly connected. When the FET is functioning normally, even when the battery connection direction is not correct, application of a reverse voltage to the load can be suppressed and the load can be protected.

一般的にＦＥＴは、ドレイン−ソース間に寄生ダイオードを有しており、ＦＥＴは、バッテリが正しく接続された場合に電流の流れる方向がこの寄生ダイオードの順方向となるように配置されている。初期状態でＦＥＴはオフ状態に制御されており、バッテリが正負逆に接続された場合には、寄生ダイオードによって電流が遮断される。バッテリが正負正しく接続された場合には、寄生ダイオードの順方向電圧降下を伴って順方向に電流が流れる。その後、ＦＥＴがオン状態に制御されると、電流は、よりインピーダンスの小さいドレイン−ソース間を流れ、寄生ダイオードによる順方向電圧降下もなくなる。 In general, an FET has a parasitic diode between a drain and a source, and the FET is arranged so that a current flows in a forward direction of the parasitic diode when the battery is correctly connected. In the initial state, the FET is controlled to be in an off state. When the battery is connected in the positive and negative directions, the current is cut off by the parasitic diode. When the batteries are correctly connected, current flows in the forward direction with a forward voltage drop of the parasitic diode. Thereafter, when the FET is controlled to be turned on, the current flows between the drain and the source having a smaller impedance, and the forward voltage drop due to the parasitic diode is also eliminated.

しかし、ＦＥＴが故障している場合には、負荷を充分に保護することができない。例えば、ＦＥＴがショート故障（オフ状態とならない故障）をしている場合には、バッテリが正負逆に接続されていても電流を充分に遮断することができない可能性がある。また、ＦＥＴがオープン故障（オン状態とならない故障）している場合には、バッテリが正負正しく接続されており、ＦＥＴがオン状態となるように制御してもドレイン−ソース間に電流が流れず、寄生ダイオードによる電圧降下が残ることになる。このため、特許文献１では、このＦＥＴが故障しているか否かを診断する機能が設けられている。 However, when the FET fails, the load cannot be sufficiently protected. For example, when the FET has a short fault (a fault that does not turn off), there is a possibility that the current cannot be sufficiently cut off even if the battery is connected in positive and negative directions. Also, if the FET has an open failure (a failure that does not turn on), the battery is connected correctly, and no current flows between the drain and source even if the FET is turned on. As a result, a voltage drop due to the parasitic diode remains. For this reason, in Patent Document 1, a function for diagnosing whether or not this FET is faulty is provided.

特許文献１では、寄生ダイオードによる順方向電圧降下を監視し、そのモニタ電圧の違いによって、故障を診断している。具体的には、モニタ電圧をマイクロコンピュータ等に内蔵されたＡ／Ｄコンバータによりデジタル値に変換し、マイクロコンピュータ等により構成された故障診断部において基準値と比較することによって故障を診断している（特許文献１の図３、図４等）。しかし、この場合の電圧の差はＡ／Ｄコンバータのダイナミックレンジ等と比べると大きいものではなく、ノイズや温度などの動作環境によって誤診断を招いたり、精度が低下したりする可能性がある。また、Ａ／Ｄコンバータを用い、変換後の値に基づいて診断の演算を行うため、マイクロコンピュータの規模や演算負荷を増大させる可能性もある。 In Patent Document 1, a forward voltage drop due to a parasitic diode is monitored, and a failure is diagnosed by a difference in the monitor voltage. Specifically, the monitor voltage is converted into a digital value by an A / D converter built in the microcomputer or the like, and a failure diagnosis unit configured by the microcomputer or the like compares with a reference value to diagnose the failure. (FIG. 3, FIG. 4 etc. of patent document 1). However, the voltage difference in this case is not large compared to the dynamic range of the A / D converter, and there is a possibility that erroneous diagnosis may be caused or the accuracy may be lowered depending on the operating environment such as noise and temperature. In addition, since the diagnosis calculation is performed based on the converted value using the A / D converter, there is a possibility that the scale of the microcomputer and the calculation load are increased.

特開２０１７−４２０１５号公報Japanese Patent Laid-Open No. 2017-42015

上記背景に鑑みて、外部電源が正負逆に接続された場合に、外部電源に接続される装置を保護する保護回路の故障を、より簡潔な構成で精度よく検出することができる技術が望まれる。 In view of the above background, there is a demand for a technique that can accurately detect a failure of a protection circuit that protects a device connected to an external power supply with a simpler configuration when the external power supply is connected in positive and negative directions. .

上記に鑑みた、電気回路装置に電力を供給する外部電源が正負逆に接続された場合に前記電気回路装置への電力供給を遮断する逆接続保護装置の動作状態を検出する逆接続保護装置の状態検出回路は、１つの態様として、前記電気回路装置が、共に前記外部電源に接続される正極電源端子及び負極電源端子と、回路部とを有し、前記逆接続保護装置は、ドレイン−ソース間が前記正極電源端子と前記回路部とを結ぶ経路となり、前記正極電源端子の側から前記回路部へ向かう方向がドレイン−ソース間に並列に接続された寄生ダイオードの順方向となる状態で配置された電界効果トランジスタを有し、前記正極電源端子の側に接続されたバイポーラトランジスタと、前記負極電源端子の側に接続された電流電圧変換回路との直列回路を含み、前記電界効果トランジスタのドレイン−ソース間電圧に基づいて前記電界効果トランジスタの動作状態を判定する判定回路を備える。 In view of the above, there is provided a reverse connection protection device that detects an operating state of a reverse connection protection device that cuts off power supply to the electric circuit device when an external power supply that supplies power to the electric circuit device is connected in positive and negative directions According to one aspect of the state detection circuit, the electric circuit device includes a positive power supply terminal and a negative power supply terminal both connected to the external power supply, and a circuit unit, and the reverse connection protection device includes a drain-source Between the positive power supply terminal and the circuit portion, and the direction from the positive power supply terminal side to the circuit portion is the forward direction of the parasitic diode connected in parallel between the drain and source A series circuit of a bipolar transistor connected to the positive power supply terminal side and a current-voltage conversion circuit connected to the negative power supply terminal side, The drain of the serial field effect transistor - comprising a determination circuit for determining the operating state of the field effect transistor based on the voltage between the source.

この構成によれば、バイポーラトランジスタと電流電圧変換回路を有する判定回路が、逆接続保護装置の電界効果トランジスタのドレイン−ソース間電圧に基づいて電界効果トランジスタの動作状態を判定する。つまり、ドレイン−ソース間電圧が、寄生ダイオードによる電圧降下を生じている場合と、生じていない場合とを、判定回路によって判定することができる。つまり、Ａ／Ｄコンバータや、マイクロコンピュータによる演算を要せず、判定回路によって、電界効果トランジスタの動作状態を簡潔に精度よく判定することができる。このように、本構成によれば、外部電源が正負逆に接続された場合に、外部電源に接続される装置を保護する保護回路の故障を、より簡潔な構成で精度よく検出することができる。 According to this configuration, the determination circuit having the bipolar transistor and the current-voltage conversion circuit determines the operation state of the field effect transistor based on the drain-source voltage of the field effect transistor of the reverse connection protection device. That is, the determination circuit can determine whether or not the drain-source voltage has a voltage drop due to a parasitic diode. In other words, the operation state of the field-effect transistor can be simply and accurately determined by the determination circuit without requiring an operation by an A / D converter or a microcomputer. As described above, according to this configuration, when an external power supply is connected in positive and negative directions, a failure of a protection circuit that protects a device connected to the external power supply can be accurately detected with a simpler configuration. .

ここで、前記電界効果トランジスタは、前記判定回路による判定結果を受け取る制御装置によってスイッチング制御され、前記判定回路は、前記電気回路装置に前記外部電源が接続され、前記電界効果トランジスタがオフ状態において、前記電界効果トランジスタが正常である場合には予め規定された有効電圧以上の電圧で前記判定結果を出力し、前記電界効果トランジスタが正常ではない場合には前記有効電圧未満の電圧で前記判定結果を出力し、前記電気回路装置に前記外部電源が接続され、前記電界効果トランジスタがオン状態において、前記電界効果トランジスタが正常である場合には前記有効電圧未満の電圧で前記判定結果を出力し、前記電界効果トランジスタが正常ではない場合には前記有効電圧以上の電圧で前記判定結果を出力すると好適である。 Here, the field effect transistor is subjected to switching control by a control device that receives a determination result by the determination circuit, and the determination circuit is connected to the electric circuit device and the external power source is in an off state. When the field effect transistor is normal, the determination result is output at a voltage equal to or higher than a predetermined effective voltage. When the field effect transistor is not normal, the determination result is output at a voltage lower than the effective voltage. And when the external power source is connected to the electric circuit device, the field effect transistor is in an on state, and the field effect transistor is normal, the determination result is output at a voltage lower than the effective voltage, If the field effect transistor is not normal, the determination result is output at a voltage higher than the effective voltage. Then, it is preferable.

上述したように、外部電源が正しい極性で接続されている場合、逆接続保護装置の電界効果トランジスタのドレイン−ソース間電圧は、電界効果トランジスタの被制御状態（オン／オフの状態）によって異なる。また、電界効果トランジスタの故障には、例えば、ショート故障（オフ状態とならない故障）と、オープン故障（オン状態とならない故障）とがあるが、これらは、電界効果トランジスタの被制御状態によって検出できない場合がある。例えば、電界効果トランジスタがオン状態に制御されている場合には、故障していてもしていなくてもドレイン−ソース間電圧はほぼゼロのため、ショート故障を検出することは困難である。同様に、電界効果トランジスタがオフ状態に制御されている場合には、故障していてもしていなくてもドレイン−ソース間電圧は寄生ダイオードによる電圧降下分の電圧となるため、オープン故障を検出することは困難である。従って、電界効果トランジスタが故障しているか否かの診断は、電界効果トランジスタの被制御状態も加味して行われると好適である。 As described above, when the external power supply is connected with the correct polarity, the drain-source voltage of the field effect transistor of the reverse connection protection device differs depending on the controlled state (ON / OFF state) of the field effect transistor. Further, the failure of the field effect transistor includes, for example, a short-circuit failure (failure that does not turn off) and an open failure (failure that does not turn on), but these cannot be detected depending on the controlled state of the field effect transistor. There is a case. For example, when the field effect transistor is controlled to be in an ON state, it is difficult to detect a short-circuit failure because the drain-source voltage is almost zero, regardless of whether or not it has failed. Similarly, when the field-effect transistor is controlled to be in an off state, an open failure is detected because the drain-source voltage is equal to the voltage drop due to the parasitic diode, whether or not it has failed. It is difficult. Therefore, it is preferable that the diagnosis as to whether or not the field effect transistor is broken is performed in consideration of the controlled state of the field effect transistor.

ここで、前記電界効果トランジスタと前記バイポーラトランジスタとは、素子の動作温度が予め規定された温度範囲以内となるように実装されていることが好ましい。 Here, it is preferable that the field effect transistor and the bipolar transistor are mounted so that the operating temperature of the element is within a predetermined temperature range.

半導体素子の電気的特性は、動作温度によって変動することが知られている。つまり、寄生ダイオードによる電圧降下は電界効果トランジスタの動作温度の影響を受け、バイポーラトランジスタのベース−エミッタ間電圧はバイポーラトランジスタの動作温度の影響を受ける。電界効果トランジスタの動作温度と、バイポーラトランジスタの動作温度とが大きく異なっていると、判定回路による判定結果に影響を与え、判定精度を低下させる可能性がある。従って、電界効果トランジスタとバイポーラトランジスタとは、素子の動作温度が近い温度となるように実装されていると好ましい。例えば、電界効果トランジスタとバイポーラトランジスタとを近傍に実装することや、熱伝導率の高い材質の基板（例えば銅など）に両者を実装することなどによって、両者の動作温度が近くなるようにすることが好ましい。 It is known that the electrical characteristics of semiconductor elements vary depending on the operating temperature. That is, the voltage drop due to the parasitic diode is affected by the operating temperature of the field effect transistor, and the base-emitter voltage of the bipolar transistor is affected by the operating temperature of the bipolar transistor. If the operating temperature of the field effect transistor and the operating temperature of the bipolar transistor are greatly different, the determination result by the determination circuit is affected, and the determination accuracy may be lowered. Therefore, it is preferable that the field effect transistor and the bipolar transistor are mounted so that the operating temperatures of the elements are close to each other. For example, by mounting a field effect transistor and a bipolar transistor in the vicinity, or by mounting both on a substrate with a high thermal conductivity (for example, copper), the operating temperature of the two should be close. Is preferred.

さらに、前記電界効果トランジスタと前記バイポーラトランジスタとが、同一のパッケージに収容された集積回路であると好適である。 Further, it is preferable that the field effect transistor and the bipolar transistor are integrated circuits accommodated in the same package.

上述したように、電界効果トランジスタの動作温度と、バイポーラトランジスタの動作温度との差は、小さい方が好ましい。電界効果トランジスタとバイポーラトランジスタとを同一のパッケージ内に集積することによって、電界効果トランジスタの動作温度と、バイポーラトランジスタの動作温度とをほぼ同等とすることができる。 As described above, the difference between the operating temperature of the field effect transistor and the operating temperature of the bipolar transistor is preferably small. By integrating the field effect transistor and the bipolar transistor in the same package, the operating temperature of the field effect transistor and the operating temperature of the bipolar transistor can be made substantially equal.

逆接続保護装置の状態検出回路さらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。 Further features and advantages of the reverse connection protection device state detection circuit will become apparent from the following description of the embodiments described with reference to the drawings.

逆接続保護回路及び状態検出回路を含むシステムの模式的回路ブロック図Schematic circuit block diagram of a system including a reverse connection protection circuit and a state detection circuit 逆接続保護回路の状態を診断する条件の一例を示すフローチャートFlow chart showing an example of conditions for diagnosing the state of the reverse connection protection circuit 順方向電圧及びベース−エミッタ間電圧の温度特性の一例を示す図The figure which shows an example of the temperature characteristic of a forward voltage and a base-emitter voltage

以下、逆接続保護装置の状態検出回路の実施形態を図面に基づいて説明する。図１は、例えば車両などのＥＣＵ（Electronic Control Unit）１０に備えられた逆接続保護回路（５，７）、及びその状態検出回路（１）を含むシステム構成を模式的に示している。状態検出回路（１）は、電気回路装置に電力を供給する外部電源が正負逆に接続された場合に電気回路装置への電力供給を遮断する逆接続保護装置の動作状態を検出する回路である。本実施形態において、電気回路装置には、ＥＣＵ１０が対応し、電気回路装置に含まれる回路部には、負荷回路８（ELE）が対応する。 Hereinafter, an embodiment of a state detection circuit of a reverse connection protection device will be described with reference to the drawings. FIG. 1 schematically shows a system configuration including a reverse connection protection circuit (5, 7) provided in an ECU (Electronic Control Unit) 10 such as a vehicle and a state detection circuit (1) thereof. The state detection circuit (1) is a circuit that detects the operating state of the reverse connection protection device that cuts off the power supply to the electric circuit device when an external power supply that supplies electric power to the electric circuit device is connected in positive and negative directions. . In the present embodiment, the ECU 10 corresponds to the electric circuit device, and the load circuit 8 (ELE) corresponds to the circuit unit included in the electric circuit device.

また、外部電源には、バッテリ２０が対応し、逆接続保護回路には、ＦＥＴ（電界効果トランジスタ：Field Effect Transistor）５が対応する。逆接続保護回路には、ＦＥＴ５に加えて、ＦＥＴ５のスイッチング制御を行う電源管理装置７（PCTRL）が含まれていてもよい。状態検出回路には、バイポーラトランジスタ２と電流電圧変換回路３とを含む判定回路１が対応する。電源管理装置７は、判定回路１の判定結果に基づいてＦＥＴ５が故障しているか否かを診断することができるため、逆接続保護回路と同様に、状態検出回路には、判定回路１に加えて電源管理装置７が含まれていてもよい。尚、ここでは機能上、電源管理装置７と負荷回路８とを分けて記載しているが、これらは、一部又は全てが同一の回路（例えばマイクロコンピュータ）によって構成されていてもよい。負荷回路８は、例えば、車載の種々のモータやソレノイド等のアクチュエータを駆動する駆動制御回路を適用することができる。尚、コンデンサＣ１，Ｃ２、コイルＬ１などを用いた平滑回路やフィルタ回路も負荷回路８と共に回路部に含めることができる（負荷回路８０）。 The battery 20 corresponds to the external power source, and the FET (Field Effect Transistor) 5 corresponds to the reverse connection protection circuit. In addition to the FET 5, the reverse connection protection circuit may include a power management device 7 (PCTRL) that performs switching control of the FET 5. A determination circuit 1 including a bipolar transistor 2 and a current-voltage conversion circuit 3 corresponds to the state detection circuit. Since the power management device 7 can diagnose whether or not the FET 5 has failed based on the determination result of the determination circuit 1, the state detection circuit includes the determination circuit 1 in addition to the reverse connection protection circuit. The power management device 7 may be included. Here, although the power management device 7 and the load circuit 8 are described separately in terms of function, some or all of these may be configured by the same circuit (for example, a microcomputer). As the load circuit 8, for example, a drive control circuit that drives various on-vehicle motors and actuators such as solenoids can be applied. A smoothing circuit and a filter circuit using capacitors C1, C2, a coil L1, and the like can be included in the circuit unit together with the load circuit 8 (load circuit 80).

ＥＣＵ１０は、好ましくは１つのユニットとして構成されている。図１に示すように、ＥＣＵ１０は、共にバッテリ２０に接続される正極電源端子１１及び負極電源端子１２と、負荷回路８とを有している。ＥＣＵ１０には、逆接続保護装置としてＦＥＴ５が備えられている。本実施形態では、ＦＥＴ５はｐチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）であるが、ｎチャネル型を用いる形態を妨げるものではない。ＦＥＴ５は、素子本体部５１と、素子本体部５１に並列に接続された寄生ダイオード５２とを有している。ＦＥＴ５は、ドレイン−ソース間が正極電源端子１１と負荷回路８とを結ぶ経路となり、正極電源端子１１の側から負荷回路８へ向かう方向がドレイン−ソース間に並列に接続された寄生ダイオード５２の順方向となる状態で配置されている。 The ECU 10 is preferably configured as one unit. As shown in FIG. 1, the ECU 10 includes a positive power supply terminal 11 and a negative power supply terminal 12 that are both connected to a battery 20, and a load circuit 8. The ECU 10 includes an FET 5 as a reverse connection protection device. In the present embodiment, the FET 5 is a p-channel type MOSFET (Metal Oxide Semiconductor FET), but this does not hinder the form using the n-channel type. The FET 5 includes an element body 51 and a parasitic diode 52 connected in parallel to the element body 51. The FET 5 has a drain-source connection between the positive power supply terminal 11 and the load circuit 8, and a direction from the positive power supply terminal 11 toward the load circuit 8 is connected in parallel between the drain-source. They are arranged in the forward direction.

ゲート抵抗Ｒ２は、ゲート駆動信号ＶＧによりＦＥＴ５をオン／オフ制御する場合に、ソース−ゲート間電圧を適切に設定するための抵抗器である。ゲート駆動信号ＶＧは、非有効状態では、バッテリ２０の正極側の電位に相当する電位や、ハイインピーダンスであり、有効状態では、例えばバッテリ２０の負極側の電位に相当する電位や、バッテリ２０の正極側の電位よりも、ＦＥＴ５をオンすることが可能な所定の電位以上低い電位である。ゲート駆動信号ＶＧが非有効状態であり、ｐチャネル型のＦＥＴ５がオフ状態に制御される場合には、ゲート抵抗Ｒ２は、ゲート（Ｇ）の電圧をソース（Ｓ）の電圧に吊り上げ、ゲート駆動信号ＶＧが有効状態であり、ＦＥＴ５がオン状態に制御される場合には、ソース−ゲート間に駆動のための適切な電圧を生じさせる。 The gate resistor R2 is a resistor for appropriately setting the source-gate voltage when the FET 5 is on / off controlled by the gate drive signal VG. The gate drive signal VG has a potential corresponding to the potential on the positive electrode side of the battery 20 or a high impedance in the invalid state, and in a valid state, for example, a potential corresponding to the potential on the negative electrode side of the battery 20, This is a potential that is lower than the potential on the positive electrode side by a predetermined potential or more that can turn on the FET 5. When the gate drive signal VG is in an invalid state and the p-channel FET 5 is controlled to be in an off state, the gate resistor R2 raises the voltage of the gate (G) to the voltage of the source (S), and drives the gate. When the signal VG is in a valid state and the FET 5 is controlled to be in an on state, an appropriate voltage for driving is generated between the source and the gate.

正極電源端子１１及び負極電源端子１２に正しい極性でバッテリ２０が接続されると、寄生ダイオード５２を介してバッテリ２０から負荷回路８に電流が流れる。図示は省略しているが、電源管理装置７にもレギュレータ回路などを介してバッテリ２０から電力が供給される。バッテリ２０が接続される前には、電源管理装置７に電力が供給されておらず、ＦＥＴ５をオン状態に制御することができないため、バッテリ２０がＥＣＵ１０に接続された時点では、ＦＥＴ５はオフ状態である。従って、正極電源端子１１及び負極電源端子１２に正しい極性でバッテリ２０が接続された場合でも、電流は素子本体部５１を流れず、寄生ダイオード５２を通って負荷回路８に供給される。 When the battery 20 is connected to the positive power supply terminal 11 and the negative power supply terminal 12 with the correct polarity, a current flows from the battery 20 to the load circuit 8 via the parasitic diode 52. Although not shown, power is supplied from the battery 20 to the power management device 7 via a regulator circuit or the like. Before the battery 20 is connected, power is not supplied to the power management device 7 and the FET 5 cannot be controlled to be in an ON state. Therefore, when the battery 20 is connected to the ECU 10, the FET 5 is in an OFF state. It is. Therefore, even when the battery 20 is connected to the positive power supply terminal 11 and the negative power supply terminal 12 with the correct polarity, the current does not flow through the element body 51 but is supplied to the load circuit 8 through the parasitic diode 52.

バッテリ２０が正しい極性でＥＣＵ１０に接続されると、マイクロコンピュータを中核として構成された電源管理装置７にも電力が供給される。電源管理装置７が、ＦＥＴ５がオン状態となるように有効状態のゲート駆動信号ＶＧを出力すると、ＦＥＴ５がオン状態となる。ＦＥＴ５がオン状態となると、寄生ダイオード５２よりもインピーダンスの低い素子本体部５１を通って、バッテリ２０から負荷回路８に電流が流れる。 When the battery 20 is connected to the ECU 10 with the correct polarity, power is also supplied to the power management device 7 configured with the microcomputer as a core. When the power management device 7 outputs the gate drive signal VG in an effective state so that the FET 5 is turned on, the FET 5 is turned on. When the FET 5 is turned on, a current flows from the battery 20 to the load circuit 8 through the element body 51 having a lower impedance than the parasitic diode 52.

一方、正極電源端子１１及び負極電源端子１２に逆極性でバッテリ２０が接続された場合には、寄生ダイオード５２には逆方向電圧が印加されることになり、寄生ダイオード５２には電流は流れない。また、上述したようにＦＥＴ５の素子本体部５１はオフ状態であるから、素子本体部５１にも電流は流れない。即ち、バッテリ２０から負荷回路８への電流は遮断される。これにより、負荷回路８を保護することができる。 On the other hand, when the battery 20 is connected to the positive power supply terminal 11 and the negative power supply terminal 12 with the reverse polarity, a reverse voltage is applied to the parasitic diode 52, and no current flows through the parasitic diode 52. . Further, as described above, since the element body 51 of the FET 5 is in the off state, no current flows through the element body 51. That is, the current from the battery 20 to the load circuit 8 is cut off. Thereby, the load circuit 8 can be protected.

このように、逆接続保護回路としてＦＥＴ５を備えることによって、バッテリ２０を取り付ける際に、極性を誤ってもＥＣＵ１０への影響を抑制することができる。つまり、ＦＥＴ５によってバッテリ２０の取り付け時におけるフェールセーフが実現できる。しかし、このＦＥＴ５が故障しているような場合には、フェールセーフが充分に機能しない可能性がある。例えば、ＦＥＴ５がショート故障（オフ状態とならない故障）の場合には、常に導通状態となるため、バッテリ２０が逆接続されていてもＦＥＴ５によって電流を充分に遮断することができない。また、ＦＥＴがオープン故障（オン状態とならない故障）の場合には、バッテリ２０が正しく接続された状態でＦＥＴ５がオン状態に制御されても、ＦＥＴ５のドレイン−ソース間に電流が流れず、電流は寄生ダイオード５２を介して流れることになる。寄生ダイオード５２に順電流が流れると０．６〜０．７ボルトの順方向電圧（Ｖｆ）に相当する電圧降下が生じてしまうため、損失が増加したり、負荷回路８の動作が不安定となったりする可能性がある。 Thus, by providing the FET 5 as the reverse connection protection circuit, the influence on the ECU 10 can be suppressed even if the polarity is wrong when the battery 20 is attached. That is, the fail safe when the battery 20 is attached can be realized by the FET 5. However, when this FET 5 is in failure, fail-safe may not function sufficiently. For example, when the FET 5 is short-circuited (failed not to be turned off), the FET 5 is always in a conductive state, so that the current cannot be sufficiently cut off by the FET 5 even when the battery 20 is reversely connected. Further, in the case of an open failure (failure that does not turn on) of the FET, even if the FET 5 is controlled to be turned on with the battery 20 properly connected, no current flows between the drain and source of the FET 5, Flows through the parasitic diode 52. When a forward current flows through the parasitic diode 52, a voltage drop corresponding to a forward voltage (Vf) of 0.6 to 0.7 volts is generated, so that the loss increases or the operation of the load circuit 8 becomes unstable. There is a possibility of becoming.

このため、本実施形態では、ＥＣＵ１０は、さらに、ＦＥＴ５のドレイン−ソース間電圧に基づいてＦＥＴ５の動作状態を判定する判定回路１を備えている。判定回路１は、正極電源端子１１の側に接続されたバイポーラトランジスタ２と、負極電源端子１２の側に接続された電流電圧変換回路３との直列回路を含んで構成されている。本実施形態では、バイポーラトランジスタ２は、ＰＮＰ型のバイポーラトランジスタである。 Therefore, in the present embodiment, the ECU 10 further includes a determination circuit 1 that determines the operation state of the FET 5 based on the drain-source voltage of the FET 5. The determination circuit 1 includes a series circuit of a bipolar transistor 2 connected to the positive power supply terminal 11 side and a current-voltage conversion circuit 3 connected to the negative power supply terminal 12 side. In the present embodiment, the bipolar transistor 2 is a PNP type bipolar transistor.

バッテリ２０が正しく接続され、ＦＥＴ５の素子本体部５１がオフ状態であると、ＦＥＴ５のドレイン−ソース間電圧は、寄生ダイオード５２の順方向電圧（Ｖｆ）となる。バイポーラトランジスタ２のエミッタ端子（Ｅ）は、ＦＥＴ５のソース端子（Ｓ）の側（バッテリ２０の側及び寄生ダイオード５２のアノード端子（Ａ）の側）に接続されており、バイポーラトランジスタ２のベース端子（Ｂ）には、電流制限抵抗Ｒ１を介してＦＥＴ５のドレイン端子（Ｄ）の側（寄生ダイオード５２のカソード端子（Ｋ）の側）に接続されている。つまり、バイポーラトランジスタ２のベース−エミッタ間電圧（Ｖｂｅ）がこの順方向電圧（Ｖｆ）となり、順方向電圧（Ｖｆ）に応じた電流がバイポーラトランジスタ２のエミッタからコレクタへ向かって流れる。 When the battery 20 is correctly connected and the element body 51 of the FET 5 is in the OFF state, the drain-source voltage of the FET 5 becomes the forward voltage (Vf) of the parasitic diode 52. The emitter terminal (E) of the bipolar transistor 2 is connected to the source terminal (S) side of the FET 5 (the battery 20 side and the anode terminal (A) side of the parasitic diode 52), and the base terminal of the bipolar transistor 2 (B) is connected to the drain terminal (D) side of the FET 5 (the cathode terminal (K) side of the parasitic diode 52) via the current limiting resistor R1. That is, the base-emitter voltage (Vbe) of the bipolar transistor 2 becomes the forward voltage (Vf), and a current corresponding to the forward voltage (Vf) flows from the emitter of the bipolar transistor 2 toward the collector.

バイポーラトランジスタ２のエミッタとグラウンド（負極電源端子１２の側）との間には、バイポーラトランジスタ２に流れる電流を電圧値に変換する電流電圧変換回路３が設けられている。ここでは、電流電圧変換回路３が第１抵抗器３１及び第２抵抗器３２による分圧回路である形態を例示している。しかし、電流電圧変換回路３は、第１抵抗器３１のみを有して構成されていてもよいし、ツェナーダイオードを用いて構成されていてもよい。 Between the emitter of the bipolar transistor 2 and the ground (on the negative power supply terminal 12 side), a current-voltage conversion circuit 3 that converts a current flowing through the bipolar transistor 2 into a voltage value is provided. Here, an example in which the current-voltage conversion circuit 3 is a voltage dividing circuit including the first resistor 31 and the second resistor 32 is illustrated. However, the current-voltage conversion circuit 3 may be configured to include only the first resistor 31 or may be configured using a Zener diode.

電圧変換された信号は、判定回路１による判定結果を示す出力信号ＯＵＴとして電源管理装置７に出力される。上述したように、電源管理装置７はマイクロコンピュータを中核として構成されており、出力信号ＯＵＴは例えばマイクロコンピュータのポート端子に接続される。ポート端子は、入力される信号の信号レベル（電圧レベル）に応じて当該信号が“Ｈｉ”又は“Ｌｏ”の何れの状態（論理レベル）であるかを選別して取得する。つまり、ポート端子は、出力信号ＯＵＴの電圧レベルが予め規定された入力しきい値電圧（有効電圧）以上の場合には、出力信号ＯＵＴの倫理レベルが“Ｈｉ”であるとして出力信号ＯＵＴを受け取り、入力しきい値電圧未満の場合には、出力信号ＯＵＴの論理レベルが“Ｌｏ”であるとして出力信号ＯＵＴを受け取る。 The voltage-converted signal is output to the power management device 7 as an output signal OUT indicating a determination result by the determination circuit 1. As described above, the power management device 7 is configured with the microcomputer as the core, and the output signal OUT is connected to, for example, a port terminal of the microcomputer. The port terminal selects and acquires whether the signal is in a “Hi” or “Lo” state (logic level) according to the signal level (voltage level) of the input signal. That is, when the voltage level of the output signal OUT is equal to or higher than a predetermined input threshold voltage (effective voltage), the port terminal receives the output signal OUT as the ethical level of the output signal OUT is “Hi”. If it is lower than the input threshold voltage, the output signal OUT is received assuming that the logic level of the output signal OUT is “Lo”.

電流電圧変換回路３における第１抵抗器３１及び第２抵抗器３２の値は、順方向電圧（Ｖｆ）に応じてバイポーラトランジスタ２に流れる電流が電圧に変換された値が、上述した入力しきい値電圧（有効電圧）を超えるように設定されている。この条件は、電流電圧変換回路３が１つの抵抗器（第１抵抗器３１）のみで構成される場合や、ツェナーダイオードを用いて構成される場合においても同様である。つまり、電源管理装置７は、例えば順方向電圧（Ｖｆ）等をＡ／Ｄ変換する必要もなく、また、順方向電圧（Ｖｆ）と判定しきい値との比較演算等を行う必要もなく、判定回路１からの出力信号ＯＵＴを受け取るだけでＦＥＴ５の状態を知ることができる。 The values of the first resistor 31 and the second resistor 32 in the current-voltage conversion circuit 3 are the values obtained by converting the current flowing through the bipolar transistor 2 into voltage according to the forward voltage (Vf), and the above-described input threshold. It is set to exceed the value voltage (effective voltage). This condition is the same when the current-voltage conversion circuit 3 is configured by only one resistor (first resistor 31) or when it is configured by using a Zener diode. That is, the power management device 7 does not need to A / D convert the forward voltage (Vf), for example, and does not need to perform a comparison operation between the forward voltage (Vf) and the determination threshold value. The state of the FET 5 can be known only by receiving the output signal OUT from the determination circuit 1.

バッテリ２０が正しく接続され、ＦＥＴ５の素子本体部５１がオン状態であると、ＦＥＴ５のオン抵抗は非常に小さいため、ＦＥＴ５のドレイン−ソース間電圧は、ほぼゼロとなる。従って、バイポーラトランジスタ２のベース−エミッタ間電圧（Ｖｂｅ）の電圧もほぼゼロとなり、バイポーラトランジスタ２には電流は流れない。その結果、電流電圧変換回路３からの出力信号ＯＵＴもほぼゼロとなる。マイクロコンピュータのポート端子に入力される信号は、入力しきい値電圧未満となるため、ポート端子は、出力信号ＯＵＴの論理レベルが“Ｌｏ”であるとして出力信号ＯＵＴを受け取る。 When the battery 20 is correctly connected and the element body 51 of the FET 5 is in the on state, the on-resistance of the FET 5 is very small, so that the drain-source voltage of the FET 5 is almost zero. Therefore, the voltage of the base-emitter voltage (Vbe) of the bipolar transistor 2 becomes almost zero, and no current flows through the bipolar transistor 2. As a result, the output signal OUT from the current-voltage conversion circuit 3 is also substantially zero. Since the signal input to the port terminal of the microcomputer is less than the input threshold voltage, the port terminal receives the output signal OUT on the assumption that the logic level of the output signal OUT is “Lo”.

図１に示すように、電源管理装置７は、ＦＥＴ５の制御も行っている。つまり、ＦＥＴ５は、判定回路１による判定結果を受け取る制御装置によってスイッチング制御されている。従って、電源管理装置７は、ＦＥＴ５のオン／オフ状態（電源管理装置７による制御状態）と、出力信号ＯＵＴの論理レベルとに基づいて、ＦＥＴ５の状態を検出することができる。以下、図２のフローチャートも参照して説明する。尚、電源管理装置７も動作電力が必要であるため、ＦＥＴ５の状態検出処理は、バッテリ２０が正しい極性で接続されている場合に実行される。 As shown in FIG. 1, the power management device 7 also controls the FET 5. That is, the FET 5 is switching-controlled by the control device that receives the determination result by the determination circuit 1. Therefore, the power management device 7 can detect the state of the FET 5 based on the on / off state of the FET 5 (control state by the power management device 7) and the logic level of the output signal OUT. Hereinafter, description will be made with reference to the flowchart of FIG. Since the power management device 7 also requires operating power, the state detection process of the FET 5 is executed when the battery 20 is connected with the correct polarity.

上述したように、電源管理装置７は、ＦＥＴ５の制御も行っているので、ＦＥＴ５がオン状態又はオフ状態の何れの状態に制御されているかを判定する（＃１）。本実施形態では、ＦＥＴ５がｎチャネル型のＦＥＴであるため、電源管理装置７が出力しているゲート駆動信号ＶＧの論理レベルにより判定される。ステップ＃１では、ゲート駆動信号ＶＧの論理レベルが“Ｌｏ”であるか否か、つまり、ＦＥＴ５がオフ状態であるか否かが判定される。 As described above, since the power management device 7 also controls the FET 5, it determines whether the FET 5 is controlled to be in an on state or an off state (# 1). In the present embodiment, since the FET 5 is an n-channel FET, the determination is made based on the logic level of the gate drive signal VG output from the power management device 7. In Step # 1, it is determined whether or not the logic level of the gate drive signal VG is “Lo”, that is, whether or not the FET 5 is in an OFF state.

ゲート駆動信号ＶＧの論理レベルが“Ｌｏ”である（ＦＥＴ５がオフ状態である）場合には、次に、ステップ＃２において、出力信号ＯＵＴの論理レベルが判定される。上述したように、ＦＥＴ５がオフ状態の場合には、寄生ダイオード５２の順方向電圧（Ｖｆ）により、出力信号ＯＵＴの論理レベルは“Ｈｉ”となる。従って、ステップ＃２において出力信号ＯＵＴの論理レベルが“Ｈｉ”であると判定されると、ＦＥＴ５が正常（NORMAL）であると検出される（＃４）。 If the logic level of the gate drive signal VG is “Lo” (the FET 5 is in the OFF state), next, in step # 2, the logic level of the output signal OUT is determined. As described above, when the FET 5 is in the OFF state, the logic level of the output signal OUT becomes “Hi” due to the forward voltage (Vf) of the parasitic diode 52. Therefore, if it is determined in step # 2 that the logic level of the output signal OUT is “Hi”, it is detected that the FET 5 is normal (NORMAL) (# 4).

一方、ＦＥＴ５がショート故障しているような場合には、ＦＥＴ５がオフ状態となるように制御していても、ＦＥＴ５に電流が流れるため、ドレイン−ソース間電圧はほぼゼロとなって出力信号ＯＵＴの論理レベルは“Ｌｏ”となる。従って、ステップ＃２において出力信号ＯＵＴの論理レベルが“Ｌｏ”であると判定されると、ＦＥＴ５が故障（FAIL）であると検出される（＃５）。 On the other hand, when the FET 5 is short-circuited, the drain-source voltage becomes almost zero because the current flows through the FET 5 even if the FET 5 is controlled to be in the OFF state, and the output signal OUT The logic level of is “Lo”. Accordingly, when it is determined in step # 2 that the logic level of the output signal OUT is “Lo”, it is detected that the FET 5 is in failure (FAIL) (# 5).

ゲート駆動信号ＶＧの論理レベルが“Ｈｉ”である（ＦＥＴ５がオン状態である）場合には、ステップ＃３において出力信号ＯＵＴの論理レベルが判定される。上述したように、ＦＥＴ５がオン状態の場合には、ドレイン−ソース間電圧はほぼゼロとなって出力信号ＯＵＴの論理レベルは“Ｌｏ”となる。従って、ステップ＃３において出力信号ＯＵＴの論理レベルが“Ｌｏ”であると判定されると、ＦＥＴ５が正常（NORMAL）であると検出される（＃４）。 When the logic level of the gate drive signal VG is “Hi” (the FET 5 is in the on state), the logic level of the output signal OUT is determined in step # 3. As described above, when the FET 5 is in the ON state, the drain-source voltage is almost zero, and the logic level of the output signal OUT is “Lo”. Accordingly, when it is determined in step # 3 that the logic level of the output signal OUT is “Lo”, it is detected that the FET 5 is normal (NORMAL) (# 4).

一方、ＦＥＴ５がオープン故障しているような場合には、ＦＥＴ５がオン状態となるように制御していても、ＦＥＴ５がオン状態とならないため、寄生ダイオード５２の順方向電圧（Ｖｆ）により、出力信号ＯＵＴの論理レベルは“Ｈｉ”となる。従って、ステップ＃３において出力信号ＯＵＴの論理レベルが“Ｈｉ”であると判定されると、ＦＥＴ５が故障（FAIL）であると検出される（＃５）。 On the other hand, in the case where the FET 5 has an open failure, the FET 5 is not turned on even if the FET 5 is controlled to be turned on, so that the output is generated by the forward voltage (Vf) of the parasitic diode 52. The logic level of the signal OUT is “Hi”. Therefore, if it is determined in step # 3 that the logic level of the output signal OUT is “Hi”, it is detected that the FET 5 is in failure (FAIL) (# 5).

このように、電源管理装置７は、ＦＥＴ５のオン／オフ状態（ゲート駆動信号ＶＧの論理レベル）と、出力信号ＯＵＴの論理レベルとに基づいて、ＦＥＴ５の状態を検出することができる。判定回路１から見れば、判定回路１は、ＥＣＵ１０にバッテリ２０が接続され、ＦＥＴ５がオフ状態において、ＦＥＴ５が正常である場合には予め規定された有効電圧（例えばポート端子の入力しきい値電圧）以上の電圧で判定結果（出力信号ＯＵＴ）を出力し、ＦＥＴ５が正常ではない場合には有効電圧未満の電圧で判定結果（出力信号ＯＵＴ）を出力する。また、判定回路１は、ＥＣＵ１０にバッテリ２０が接続され、ＦＥＴ５がオン状態において、ＦＥＴ５が正常である場合には有効電圧未満の電圧で判定結果（出力信号ＯＵＴ）を出力し、ＦＥＴ５が正常ではない場合には有効電圧以上の電圧で判定結果（出力信号ＯＵＴ）を出力する。 As described above, the power management device 7 can detect the state of the FET 5 based on the on / off state of the FET 5 (the logic level of the gate drive signal VG) and the logic level of the output signal OUT. From the viewpoint of the determination circuit 1, the determination circuit 1 is connected to the ECU 10 when the battery 20 is connected, the FET 5 is in an off state, and the FET 5 is normal. ) The determination result (output signal OUT) is output at the above voltage, and if the FET 5 is not normal, the determination result (output signal OUT) is output at a voltage lower than the effective voltage. The determination circuit 1 outputs a determination result (output signal OUT) at a voltage lower than the effective voltage when the battery 20 is connected to the ECU 10 and the FET 5 is in an on state, and the FET 5 is normal. If not, the determination result (output signal OUT) is output at a voltage higher than the effective voltage.

ところで、半導体素子の電気的特性は、動作温度によって変動することが知られている。例えば、ＦＥＴ５の寄生ダイオード５２による電圧降下（順方向電圧（Ｖｆ））は、ＦＥＴ５の動作温度の影響を受け、バイポーラトランジスタ２のベース−エミッタ間電圧（Ｖｂｅ）はバイポーラトランジスタ２の動作温度の影響を受ける。図３は、寄生ダイオード５２の順方向電圧（Ｖｆ）、及びバイポーラトランジスタ２のベース−エミッタ間電圧（Ｖｂｅ）の温度特性の一例を模式的に示している。 Incidentally, it is known that the electrical characteristics of a semiconductor element vary depending on the operating temperature. For example, the voltage drop (forward voltage (Vf)) due to the parasitic diode 52 of the FET 5 is affected by the operating temperature of the FET 5, and the base-emitter voltage (Vbe) of the bipolar transistor 2 is affected by the operating temperature of the bipolar transistor 2. Receive. FIG. 3 schematically shows an example of the temperature characteristics of the forward voltage (Vf) of the parasitic diode 52 and the base-emitter voltage (Vbe) of the bipolar transistor 2.

図３に示すように、ＦＥＴ５の動作温度とバイポーラトランジスタ２の動作温度とが同じ場合には、寄生ダイオード５２の順方向電圧（Ｖｆ）と、バイポーラトランジスタ２のベース−エミッタ間電圧（Ｖｂｅ）との差はほぼ一定である。しかし、両者の動作温度が異なっていると、寄生ダイオード５２の順方向電圧（Ｖｆ）と、バイポーラトランジスタ２のベース−エミッタ間電圧（Ｖｂｅ）との差が、一義的に定まらなくなる。 As shown in FIG. 3, when the operating temperature of the FET 5 and the operating temperature of the bipolar transistor 2 are the same, the forward voltage (Vf) of the parasitic diode 52 and the base-emitter voltage (Vbe) of the bipolar transistor 2 The difference is almost constant. However, if the operating temperatures of the two are different, the difference between the forward voltage (Vf) of the parasitic diode 52 and the base-emitter voltage (Vbe) of the bipolar transistor 2 cannot be uniquely determined.

例えば、相対的にＦＥＴ５の動作温度が高い温度（Ｔ２）であり、バイポーラトランジスタ２の動作温度が低い温度（Ｔ１）の場合、寄生ダイオード５２の順方向電圧（Ｖｆ）は低くなり、バイポーラトランジスタ２のベース−エミッタ間電圧（Ｖｂｅ）は高くなる。その結果、寄生ダイオード５２の順方向電圧（Ｖｆ）が、バイポーラトランジスタ２のベース−エミッタ間に印加されても、バイポーラトランジスタ２に流れる電流が小さくなる。その結果、電流電圧変換回路３からの出力信号ＯＵＴの電圧も低くなり、電源管理装置７が論理レベル“Ｌｏ”の出力信号ＯＵＴを受け取る可能性がある。ここでは、寄生ダイオード５２に順方向電圧（Ｖｆ）が生じており、出力信号ＯＵＴは“Ｈｉ”となるべきであるので、誤検出及び誤診断を招く可能性がある。 For example, when the operating temperature of the FET 5 is relatively high (T2) and the operating temperature of the bipolar transistor 2 is low (T1), the forward voltage (Vf) of the parasitic diode 52 becomes low, and the bipolar transistor 2 The base-emitter voltage (Vbe) becomes higher. As a result, even if the forward voltage (Vf) of the parasitic diode 52 is applied between the base and the emitter of the bipolar transistor 2, the current flowing through the bipolar transistor 2 is reduced. As a result, the voltage of the output signal OUT from the current-voltage conversion circuit 3 also decreases, and the power management device 7 may receive the output signal OUT of the logic level “Lo”. Here, since the forward voltage (Vf) is generated in the parasitic diode 52 and the output signal OUT should be “Hi”, there is a possibility of erroneous detection and erroneous diagnosis.

このように、ＦＥＴ５の動作温度と、バイポーラトランジスタ２の動作温度とが大きく異なっていると、判定回路１による判定結果に影響を与え、判定精度を低下さる可能性がある。従って、ＦＥＴ５とバイポーラトランジスタ２とは、素子の動作温度が近い温度となるように実装されていると好ましい。例えば、ＦＥＴ５とバイポーラトランジスタ２とは、同一のパッケージに収容された集積回路６（図１参照）であると好適である。この際、集積回路６には、バイポーラトランジスタ２のベース端子（Ｂ）に接続される電流制限抵抗Ｒ１を含むと好適である。ＦＥＴ５とバイポーラトランジスタ２とを同一のパッケージ内に集積することによって、ＦＥＴ５の動作温度と、バイポーラトランジスタ２の動作温度とをほぼ同等とすることができる。また、逆接続保護装置（５）及びその状態検出回路（１）を小型化することができる。また、集積回路６として１つにまとまっているため、ＥＣＵ１０の構成（部品の配置や基板の材料）に拘わらず、動作温度を考慮した状態で、ＦＥＴ５及びバイポーラトランジスタ２の配置の自由度が向上する。 Thus, if the operating temperature of the FET 5 and the operating temperature of the bipolar transistor 2 are greatly different, the determination result by the determination circuit 1 may be affected, and the determination accuracy may be reduced. Therefore, it is preferable that the FET 5 and the bipolar transistor 2 are mounted so that the operating temperatures of the elements are close to each other. For example, the FET 5 and the bipolar transistor 2 are preferably an integrated circuit 6 (see FIG. 1) housed in the same package. At this time, the integrated circuit 6 preferably includes a current limiting resistor R1 connected to the base terminal (B) of the bipolar transistor 2. By integrating the FET 5 and the bipolar transistor 2 in the same package, the operating temperature of the FET 5 and the operating temperature of the bipolar transistor 2 can be made substantially equal. Further, the reverse connection protection device (5) and its state detection circuit (1) can be reduced in size. Further, since the integrated circuit 6 is integrated into one, the degree of freedom in the arrangement of the FET 5 and the bipolar transistor 2 is improved in consideration of the operating temperature regardless of the configuration of the ECU 10 (component arrangement and board material). To do.

尚、電流電圧変換回路３は、出力信号ＯＵＴを受け取る回路（マイクロコンピュータなど）の電気的仕様に応じて調整可能であることが好ましい。このため、本実施形態では、電流電圧変換回路３を集積回路６の外部に設ける形態を例示している。しかし、電流電圧変換回路３も含めて集積回路を構成することを妨げるものではない。 The current-voltage conversion circuit 3 is preferably adjustable according to the electrical specifications of a circuit (such as a microcomputer) that receives the output signal OUT. For this reason, in this embodiment, the form which provides the current-voltage conversion circuit 3 in the exterior of the integrated circuit 6 is illustrated. However, this does not prevent the integrated circuit including the current-voltage conversion circuit 3 from being configured.

尚、ＦＥＴ５とバイポーラトランジスタ２との動作温度が近くなるようにすることができればよいので、これらを１つの集積回路６として構成する形態には限定されない。例えば、ＦＥＴ５とバイポーラトランジスタ２とを近傍に実装することや、熱伝導率の高い材質の基板（例えば銅など）に両者を実装することなどによって、両者の動作温度が近くなるようにしてもよい。 Note that it is only necessary that the operating temperatures of the FET 5 and the bipolar transistor 2 be close to each other, and therefore, the present invention is not limited to a configuration in which these are configured as one integrated circuit 6. For example, the operation temperature of the FET 5 and the bipolar transistor 2 may be close to each other, or both may be mounted on a substrate having a high thermal conductivity (for example, copper or the like), so that the operating temperatures of both are made close. .

１：判定回路
２：バイポーラトランジスタ
３：電流電圧変換回路
５：ＦＥＴ（電界効果トランジスタ）
６：集積回路
７：電源管理装置
８：負荷回路（回路部）
１０：ＥＣＵ（電気回路装置）
１１：正極電源端子
１２：負極電源端子
２０：バッテリ（外部電源）
５２：寄生ダイオード
８０：負荷回路（回路部）
ＯＵＴ：出力信号 1: Judgment circuit 2: Bipolar transistor 3: Current-voltage conversion circuit 5: FET (field effect transistor)
6: Integrated circuit 7: Power management device 8: Load circuit (circuit unit)
10: ECU (electric circuit device)
11: Positive power supply terminal 12: Negative power supply terminal 20: Battery (external power supply)
52: Parasitic diode 80: Load circuit (circuit part)
OUT: Output signal

Claims

A state detection circuit for a reverse connection protection device that detects an operating state of a reverse connection protection device that cuts off the power supply to the electric circuit device when an external power source that supplies power to the electric circuit device is connected in positive and negative directions. And
The electrical circuit device has a positive power supply terminal and a negative power supply terminal both connected to the external power supply, and a circuit unit.
In the reverse connection protection device, a drain-source path is a path connecting the positive power supply terminal and the circuit unit, and a direction from the positive power supply terminal side toward the circuit unit is connected in parallel between the drain-source. Having field effect transistors arranged in the forward direction of the parasitic diode,
A series circuit of a bipolar transistor connected to the positive power supply terminal side and a current-voltage conversion circuit connected to the negative power supply terminal side, and the electric field based on the drain-source voltage of the field effect transistor A state detection circuit for a reverse connection protection device comprising a determination circuit for determining an operation state of an effect transistor.

The field effect transistor is switching-controlled by a control device that receives a determination result by the determination circuit,
The determination circuit includes:
When the external power supply is connected to the electrical circuit device, and the field effect transistor is in an off state, the determination result is output at a voltage equal to or higher than a predetermined effective voltage when the field effect transistor is normal, When the field effect transistor is not normal, the determination result is output at a voltage lower than the effective voltage,
When the external power supply is connected to the electric circuit device, and the field effect transistor is in an on state, the determination result is output at a voltage lower than the effective voltage when the field effect transistor is normal, and the field effect transistor The state detection circuit of the reverse connection protection device according to claim 1, wherein when the value is not normal, the determination result is output at a voltage equal to or higher than the effective voltage.

The state detection circuit of the reverse connection protection device according to claim 1, wherein the field effect transistor and the bipolar transistor are mounted so that an operating temperature of the element is within a predetermined temperature range.

The state detection circuit of the reverse connection protection device according to any one of claims 1 to 3, wherein the field effect transistor and the bipolar transistor are integrated circuits housed in the same package.