JP5627533B2 - Test apparatus and test method - Google Patents
Test apparatus and test method Download PDFInfo
- Publication number
- JP5627533B2 JP5627533B2 JP2011091648A JP2011091648A JP5627533B2 JP 5627533 B2 JP5627533 B2 JP 5627533B2 JP 2011091648 A JP2011091648 A JP 2011091648A JP 2011091648 A JP2011091648 A JP 2011091648A JP 5627533 B2 JP5627533 B2 JP 5627533B2
- Authority
- JP
- Japan
- Prior art keywords
- prbs
- test
- unit
- header
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
本発明は、各種の回路や装置を試験対象部として試験を行う為の試験装置及び試験方法に関する。 The present invention relates to a test apparatus and a test method for performing a test using various circuits and apparatuses as a test target unit.
各種構成の半導体集積回路(IC)や大規模半導体集積回路(LSI)、又はそれらの回路を搭載した通信装置等の各種装置を試験対象部とし、この試験対象部に対して試験パターン発生部からの試験パターンを入力し、試験対象部からの出力信号を検査することにより、試験対象部の主信号疎通試験を行う手段は、既に、各種の構成や方法が提案されている。例えば、擬似ランダムパターン信号(PRBS;Pseudo Random Bit Sequence)を試験信号として試験対象部に入力し、その試験対象部の出力信号を検出し、誤りの有無を検査して試験対象部の主信号疎通の正常性試験を行う手段が適用されている。 Various devices such as semiconductor integrated circuits (ICs) of various configurations, large-scale semiconductor integrated circuits (LSIs), or communication devices on which these circuits are mounted are used as test target parts. Various configurations and methods have already been proposed as means for performing the main signal communication test of the test target unit by inputting the test pattern and inspecting the output signal from the test target unit. For example, a pseudo random pattern signal (PRBS; Pseudo Random Bit Sequence) is input as a test signal to a test target unit, an output signal of the test target unit is detected, and the presence of an error is inspected to communicate main signal of the test target unit Means for performing normality tests are applied.
その場合の試験信号として使用される前述のPRBS信号は、例えば、CCITT勧告による生成多項式X15+X+1に従って発生させた擬似ランダムパターンを適用することができる。この試験信号をLSI等の試験対象部に入力し、この試験対象部からの出力信号に位相同期させて、入力試験信号と同一パターンの信号を比較信号として発生させ、この比較信号と出力信号とを比較して、比較一致により試験対象部は正常に動作するものと判定する。その場合の試験対象部からの出力信号に位相同期したPRBS信号を発生させて、そのPRBS信号と試験対象部からの出力信号とを比較する手段が知られている。その場合、PRBS信号出力用の複数のフリップフロップに対して、被試験データとしてのPRBS信号をシフトレジスタ構成の複数のフリップフロップにより順次シフトしてセットし、そのシフトレジスタ構成の各フリップフロップの出力信号を、PRBS信号出力用の複数のフリップフロップに並列的に一斉にセットして、PRBS信号を出力させることにより、逐次比較による構成に対して時間短縮を図る手段が提案されている(例えば、特許文献1参照)。 For the PRBS signal used as the test signal in that case, for example, a pseudo random pattern generated according to the generator polynomial X 15 + X + 1 according to the CCITT recommendation can be applied. This test signal is input to a test target unit such as an LSI, phase-synchronized with the output signal from the test target unit, and a signal having the same pattern as the input test signal is generated as a comparison signal. Are compared, and it is determined that the test target unit operates normally due to the comparison match. A means for generating a PRBS signal that is phase-synchronized with the output signal from the test target unit in that case and comparing the PRBS signal with the output signal from the test target unit is known. In that case, a PRBS signal as data to be tested is sequentially shifted and set by a plurality of flip-flops having a shift register configuration with respect to a plurality of flip-flops for PRBS signal output, and the output of each flip-flop having the shift register configuration Means have been proposed for shortening the time with respect to the configuration by successive comparison by simultaneously setting signals in a plurality of flip-flops for PRBS signal output in parallel and outputting the PRBS signal (for example, Patent Document 1).
PRBS信号を試験信号としてLSI等の試験対象部に入力し、その試験対象部の出力信号と入力PRBS信号とを照合し、照合一致検出により、LSI等の試験対象部の主信号疎通正常性を確認する場合、試験対象部の内部構成が大規模となるに伴って、試験に要する時間が長くなる問題がある。又PRBS信号を試験信号として試験対象部に入力し、その試験対象部の出力信号位相を、パターン比較を行う為のPRBS信号位相と一致させ、即ち、位相同期状態として、試験対象部に入力する試験信号のPRBS信号と、試験対象部からの出力信号のPRBS信号との照合を行うことにより、試験対象部の疎通試験を行う構成は、前述の先行技術文献に開示されており、シフトレジスタを構成する各フリップフロップから試験信号発生部の各フリップフロップに対して一斉にセットすることによって、試験過程の迅速化を図るものである。しかし、シフトレジスタを構成する各フリップフロップのセット出力信号の“1”,“0”が正しい試験信号パターンである保証がない問題がある。即ち、試験対象部からの出力試験データに対して、照合用試験データのパターンの正常性が保証されていないので、試験結果の信頼性が充分でない問題がある。 The PRBS signal is input as a test signal to a test target part such as an LSI, the output signal of the test target part is compared with the input PRBS signal, and the main signal communication normality of the test target part such as an LSI is determined by verification matching detection. In the case of confirmation, there is a problem that the time required for the test becomes longer as the internal configuration of the test object portion becomes larger. Also, the PRBS signal is input as a test signal to the test target unit, and the output signal phase of the test target unit is matched with the PRBS signal phase for pattern comparison, that is, input to the test target unit as a phase synchronization state. The configuration for conducting the communication test of the test target part by comparing the PRBS signal of the test signal with the PRBS signal of the output signal from the test target part is disclosed in the above-mentioned prior art document, and the shift register is provided. The test process is speeded up by setting all the flip-flops in the configuration to the flip-flops of the test signal generator. However, there is a problem that there is no guarantee that the set output signals “1” and “0” of the flip-flops constituting the shift register are correct test signal patterns. That is, since the normality of the pattern of the test data for verification is not guaranteed for the output test data from the test target part, there is a problem that the reliability of the test result is not sufficient.
本発明は、前述の従来の問題点を解決することを目的とし、試験対象部に対する疎通試験等の試験を正確且つ迅速に実行可能とするものである。 An object of the present invention is to solve the above-mentioned conventional problems, and to enable a test such as a communication test on a test target part to be performed accurately and quickly.
本発明の試験装置は、測定制御部により制御されるPRBS発生部と、該PRBS発生部からのPRBS信号を試験信号として試験対象部に入力し、該試験対象部から出力されたPRBS信号の正常性を検査するPRBS検出部とを備え、前記PRBS発生部は、PRBSパターン信号にPRBSパターンのヘッダーを付加した試験信号を前記試験対象部に入力する構成を有し、前記PRBS検出部は、前記試験対象部から出力された前記試験信号の前記ヘッダーを検出し、該ヘッダーのパターンによるPRBS比較パターンを発生して、前記試験対象部から出力された前記試験信号と照合する構成を有し、前記PRBS発生部は、PRBSパターン生成部と、該PRBSパターン生成部を構成する各フリップフロップの出力信号をヘッダー制御イネーブル信号のタイミングにヘッダーとするヘッダー生成部と、前記PRBSパターン生成部からのPRBSパターン信号に前記ヘッダー生成部からのヘッダーを付加して、前記試験対象部に入力する試験信号とするヘッダー付加部とを備えている。 The test apparatus of the present invention inputs a PRBS generation unit controlled by a measurement control unit and a PRBS signal from the PRBS generation unit to a test target unit as a test signal, and normalizes the PRBS signal output from the test target unit A PRBS detection unit for inspecting sex, and the PRBS generation unit has a configuration for inputting a test signal obtained by adding a PRBS pattern header to a PRBS pattern signal to the test target unit, and the PRBS detection unit Detecting the header of the test signal output from the test target unit, generating a PRBS comparison pattern based on the pattern of the header, and collating with the test signal output from the test target unit , The PRBS generator includes a PRBS pattern generator and a header that outputs the output signal of each flip-flop constituting the PRBS pattern generator. A header generation unit that uses a header at the timing of the control enable signal, and a header addition that adds a header from the header generation unit to the PRBS pattern signal from the PRBS pattern generation unit and serves as a test signal to be input to the test target unit Department.
測定制御部により制御されるPRBS発生部と、該PRBS発生部からのPRBS信号を試験信号として試験対象部に入力し、該試験対象部から出力されたPRBS信号の正常性を検査するPRBS検出部とを備えた試験装置に於いて、前記PRBS発生部は、PRBSパターン信号にPRBSパターンのヘッダーを付加した試験信号を前記試験対象部に入力する構成を有し、前記PRBS検出部は、前記試験対象部から出力された前記試験信号の前記ヘッダーを検出し、該ヘッダーのパターンによるPRBS比較パターンを発生して、前記試験対象部から出力された前記試験信号と照合する構成を有し、前記PRBS検出部は、前記試験対象部から出力されたPRBSパターン信号を入力して前記ヘッダーを検出するヘッダー検出部と、該ヘッダー検出部により検出した前記ヘッダーのPRBSパターンを並列的に設定する複数のフリップフロップ構成のPRBS比較パターン生成部と、該PRBS比較パターン生成部からのPRBS比較パターンと前記ヘッダー検出部を介した前記PRBSパターン信号とを比較する比較部と、該比較部による比較不一致をエラーとしてカウントするエラーカウンタとを備えている。 A PRBS generation unit controlled by a measurement control unit, and a PRBS detection unit that inputs the PRBS signal from the PRBS generation unit as a test signal to the test target unit and checks the normality of the PRBS signal output from the test target unit The PRBS generator has a configuration in which a test signal obtained by adding a PRBS pattern header to a PRBS pattern signal is input to the test target unit, and the PRBS detector Detecting the header of the test signal output from the target unit, generating a PRBS comparison pattern based on the pattern of the header, and collating the PRBS with the test signal output from the test target unit; The detection unit receives a PRBS pattern signal output from the test target unit and detects the header, and a header detection unit A PRBS comparison pattern generation unit having a plurality of flip-flops configured to set in parallel the PRBS pattern of the header detected by the header detection unit, the PRBS comparison pattern from the PRBS comparison pattern generation unit, and the header detection unit via the header detection unit A comparison unit that compares the PRBS pattern signal and an error counter that counts a comparison mismatch by the comparison unit as an error are provided.
本発明の試験方法は、測定制御部により制御されるPRBS発生部からのPRBS信号を試験信号として試験対象部に入力し、該試験対象部から出力されるPRBS信号の正常性をPRBS検出部により検査する試験方法であって、前記PRBS発生部のPRBSパターン生成部を構成する各フリップフロップの出力信号をヘッダー制御イネーブル信号のタイミングにヘッダーとし、該ヘッダーを該PRBS発生部からのPRBSパターンの先頭に付加して試験信号とし、該試験信号を前記試験対象部に入力し、該試験対象部から出力された前記PRBSパターンのヘッダーを検出して、該ヘッダーのPRBSパターンに従ったPRBS比較パターンを発生させて、前記試験対象部から出力された前記試験信号と照合する処理過程を含むものである。 In the test method of the present invention, the PRBS signal from the PRBS generation unit controlled by the measurement control unit is input to the test target unit as a test signal, and the normality of the PRBS signal output from the test target unit is determined by the PRBS detection unit. A test method for inspecting, wherein an output signal of each flip-flop constituting the PRBS pattern generation unit of the PRBS generation unit is used as a header at the timing of a header control enable signal, and the header is a head of a PRBS pattern from the PRBS generation unit The test signal is input to the test target unit, the header of the PRBS pattern output from the test target unit is detected, and a PRBS comparison pattern according to the PRBS pattern of the header is obtained. Including a process of generating and verifying with the test signal output from the test target unit A.
PRBSパターン信号をヘッダーとして付加した試験信号をLSI等の試験対象部に入力し、この試験対象部から出力された試験信号のヘッダーを検出して、そのヘッダーのPRBSパターンを比較パターンとして発生させ、試験対象部から出力された試験信号と照合を行うことにより、PRBS発生部からの試験信号位相に同期し、且つ試験信号パターンと同一のPRBS比較パターンを直ちに発生させて試験を行うことができる。従って、試験対象部に対して、迅速且つ正確な試験が可能となる利点がある。 A test signal added with a PRBS pattern signal as a header is input to a test target unit such as an LSI, the header of the test signal output from the test target unit is detected, and the PRBS pattern of the header is generated as a comparison pattern. By performing verification with the test signal output from the test target unit, it is possible to perform the test by immediately generating a PRBS comparison pattern that is synchronized with the test signal phase from the PRBS generation unit and that is the same as the test signal pattern. Therefore, there is an advantage that a quick and accurate test can be performed on the test target portion.
本発明の試験装置は、図1を参照すると、測定制御部3により制御されるPRBS発生部1と、該PRBS発生部1からのPRBS信号を試験信号として試験対象部4に入力し、この試験対象部4から出力されたPRBS信号の正常性を検査するPRBS検出部2とを備え、前記PRBS発生部1は、PRBSパターン信号にPRBSパターンのヘッダーを付加した試験信号を前記試験対象部4に入力する構成を有し、前記PRBS検出部2は、前記試験対象部4から出力された前記試験信号の前記ヘッダーを検出し、該ヘッダーのパターンによるPRBS比較パターンを発生して、前記試験対象部4から出力された前記試験信号と照合する構成を有する。
Referring to FIG. 1, the test apparatus of the present invention inputs a PRBS generator 1 controlled by a measurement controller 3 and a PRBS signal from the PRBS generator 1 to a
本発明の試験方法は、図1を参照して説明すると、測定制御部3により制御されるPRBS発生部1からのPRBS信号を試験信号として試験対象部4に入力し、この試験対象部4から出力されるPRBS信号の正常性をPRBS検出部2により検査する試験方法であって、前記PRBS発生部1のPRBSパターン生成部からのPRBSパターンをヘッダーとして、該PRBS発生部1からのPRBSパターンの先頭に付加して前記試験対象部4に入力し、該試験対象部4から出力された前記PRBSパターンのヘッダーを検出して、該PRBSパターンに従ったPRBS比較パターンを発生させて、前記試験対象部4から出力された前記試験信号と照合する処理過程を含むものである。
The test method of the present invention will be described with reference to FIG. 1. A PRBS signal from the PRBS generation unit 1 controlled by the measurement control unit 3 is input to the
図1は、本発明の実施例の試験装置の説明図であり、1は擬似ランダム(PRBS;Pseudo Random bit Sequence)信号を発生するPRBS発生部、2はPRBS検出部、3は測定制御部、4はLSIや各種装置等の試験対象部を示す。試験対象部4は、前述のように、半導体集積回路やこれらを含む装置等であり、PRBS発生部1とPRBS検出部2との間に試験対象部4を接続する。測定制御部3は、PRBS発生部1を制御してPRBS信号を発生させ、そのPRBS信号にヘッダー部を付加した試験信号を試験対象部4に入力し、その試験対象部4の出力信号をPRBS検出部2に入力する。PRBS検出部2は、試験対象部4の出力PRBS信号に付加したヘッダー部を検出して、試験信号に位相同期したPRBS信号を発生し、試験対象部4の出力PRBS信号と照合し、試験対象部4の正常性の試験を行う。その場合、ヘッダー部は、PRBS信号により形成されている。
FIG. 1 is an explanatory diagram of a test apparatus according to an embodiment of the present invention, in which 1 is a PRBS generator that generates a pseudo-random (PRBS) signal, 2 is a PRBS detector, 3 is a measurement controller,
図2は、本発明の実施例のPRBS発生部の説明図であり、11はレジスタ、12はヘッダー制御イネーブル生成部、13はヘッダー付加部、14はヘッダー生成部、15はPRBSパターン生成部を示す。PRBS発生部1のレジスタ11に対するパラメータ設定は、例えば、測定制御部3(図1参照)から行い、それによってヘッダー制御イネーブル生成部12とヘッダー付加部13とにPRBSイネーブル信号を入力する。それによって、ヘッダー制御イネーブル生成部12は、ヘッダー生成部14にヘッダー制御イネーブル信号を入力する。PRBSパターン生成部15は、例えば、前述の生成多項式X15+X+1に従ったPRBSパターンを出力する複数のフリップフロップFFと排他的オア回路とを含む構成を備えており、排他的オア回路からの出力信号をPRBSパターンとしてヘッダー付加部13に入力し、且つ各フリップフロップFFの出力信号をヘッダー生成部14へ入力して試験信号のPRBSパターンのヘッダーとする。それにより、ヘッダー付加部13は、PRBSパターンの先頭にヘッダーを付加して出力し、試験対象部4(図1参照)に入力する。
FIG. 2 is an explanatory diagram of a PRBS generation unit according to an embodiment of the present invention, in which 11 is a register, 12 is a header control enable generation unit, 13 is a header addition unit, 14 is a header generation unit, and 15 is a PRBS pattern generation unit. Show. The parameter setting for the
図3は、本発明の実施例のPRBS検出部の説明図であり、21はヘッダー検出部、22は比較部、23はPRBS比較パターン生成部、24はエラーカウンタを示す。PRBS比較パターン生成部23は、PRBS発生部1(図2参照)のPRBSパターン生成部15と同様な構成を有し、又PRBS検出部2のヘッダー検出部21には、試験対象部4(図1参照)から出力されたPRBSパターンとヘッダーと、測定制御部3(図1参照)からのヘッダー制御イネーブル信号とが入力される。ヘッダー検出部21は、PRBSパターンの先頭に付加されたヘッダーを検出し、PRBS比較パターン生成部23の各フリップフロップFFにヘッダー内容をセットする。それによって、PRBS比較パターン生成部23により生成されたPRBS比較パターンが比較部22に入力される。この比較部22による比較不一致のビットをエラーカウンタ24によりカウントして、エラーレートを求めることができる。この場合、ヘッダー検出部21により検出したヘッダー内容が、PRBSパターンであって、そのPRBSパターンがPRBS比較パターン生成部23に設定されるから、エラーを含まないPRBS比較パターンを即座に発生することが可能となる。更に、比較部22によるPRBSパターンの比較結果の信頼性が高いものとなる。
FIG. 3 is an explanatory diagram of a PRBS detection unit according to an embodiment of the present invention, in which 21 is a header detection unit, 22 is a comparison unit, 23 is a PRBS comparison pattern generation unit, and 24 is an error counter. The PRBS comparison
図4は、本発明の実施例のPRBS発生部の動作説明フローチャートであり、図1及び図2を参照すると、PRBS発生部1は、測定制御部3からのヘッダー制御イネーブル信号の受信により(A1)、レジスタ値を取得してヘッダー生成処理を行い、既定パターン(PRBSパターン)の前にヘッダーを付加し、そのヘッダーとPRBSパターンとを送信、即ち、試験対象部4に入力する(A2)。又測定制御部3からヘッダー制御イネーブルを受信していない場合は、自走生成パターンを送出する(A3)。この自走生成パターンは、任意パターンとすることができる。 FIG. 4 is a flowchart illustrating the operation of the PRBS generation unit according to the embodiment of the present invention. Referring to FIGS. 1 and 2, the PRBS generation unit 1 receives (A1) a header control enable signal from the measurement control unit 3. ), A register value is acquired, header generation processing is performed, a header is added before a predetermined pattern (PRBS pattern), and the header and the PRBS pattern are transmitted, that is, input to the test target unit 4 (A2). If the header control enable is not received from the measurement control unit 3, a self-running generation pattern is transmitted (A3). This free-running generation pattern can be an arbitrary pattern.
図5は、本発明の実施例のPRBS検出部の動作説明フローチャートであり、図1及び図3を参照すると、PRBS検出部2のヘッダー検出部21によりヘッダー受信検出か否かを判定し(B1)、ヘッダー受信判定の場合は、そのヘッダー情報をレジスタにロード(B2)、即ち、ヘッダー抽出部21から、抽出したヘッダー情報をPRBS比較パターン生成部23の各フリップフロップFFに設定する。そして、PRBSパターンとPRBS比較パターンとの比較結果が一致するか否かを判定し(B3)、一致した場合、正常なヘッダー受信の場合であるから、比較部22に於ける比較結果をエラーカウンタ24に入力し、エラー検出時は、エラーカウントを行う(B4)。又ステップ(B1)に於けるヘッダー未受信判定の場合、エラーカウントリセット、即ち、エラーカウンタ24をリセットする(B5)。又ステップ(B3)に於いて、PRBSパターンとPRBS比較パターンとの比較結果、不一致の場合は、同期状態ではないから、エラーカウントリセットとし、ステップ(B1)に移行する。従って、エラーカウンタ24のカウント内容は、試験対象部から出力された試験信号のビット誤りを正確にカウントしたものとなり、試験の信頼性の向上を図ることができる。
FIG. 5 is a flowchart for explaining the operation of the PRBS detection unit according to the embodiment of the present invention. Referring to FIGS. 1 and 3, the
1 PRBS発生部
2 PRBS検出部
3 測定制御部
4 試験対象部
11 レジスタ
12 ヘッダー制御イネーブル生成部
13 ヘッダー付加部
14 ヘッダー生成部
15 PRBSパターン生成部
21 ヘッダー検出部
22 比較部
23 PRBSパターン生成部
24 エラーカウンタ
DESCRIPTION OF SYMBOLS 1
Claims (3)
前記PRBS発生部は、PRBSパターン信号にPRBSパターンのヘッダーを付加した試験信号を前記試験対象部に入力する構成を有し、
前記PRBS検出部は、前記試験対象部から出力された前記試験信号の前記ヘッダーを検出し、該ヘッダーのパターンによるPRBS比較パターンを発生して、前記試験対象部から出力された前記試験信号と照合する構成を有し、
前記PRBS発生部は、PRBSパターン生成部と、該PRBSパターン生成部を構成する各フリップフロップの出力信号をヘッダー制御イネーブル信号のタイミングにヘッダーとするヘッダー生成部と、前記PRBSパターン生成部からのPRBSパターン信号に前記ヘッダー生成部からのヘッダーを付加して、前記試験対象部に入力する試験信号とするヘッダー付加部とを備えたことを特徴とする試験装置。 A PRBS generation unit controlled by a measurement control unit, and a PRBS detection unit that inputs the PRBS signal from the PRBS generation unit as a test signal to the test target unit and checks the normality of the PRBS signal output from the test target unit In a test apparatus equipped with
The PRBS generator has a configuration in which a test signal obtained by adding a PRBS pattern header to a PRBS pattern signal is input to the test target unit.
The PRBS detection unit detects the header of the test signal output from the test target unit, generates a PRBS comparison pattern based on the pattern of the header, and collates with the test signal output from the test target unit Having a configuration to
The PRBS generation unit includes a PRBS pattern generation unit, a header generation unit that uses an output signal of each flip-flop constituting the PRBS pattern generation unit as a header at a header control enable signal timing, and a PRBS pattern from the PRBS pattern generation unit A test apparatus comprising: a header addition unit that adds a header from the header generation unit to a pattern signal and serves as a test signal to be input to the test target unit.
前記PRBS発生部は、PRBSパターン信号にPRBSパターンのヘッダーを付加した試験信号を前記試験対象部に入力する構成を有し、
前記PRBS検出部は、前記試験対象部から出力された前記試験信号の前記ヘッダーを検出し、該ヘッダーのパターンによるPRBS比較パターンを発生して、前記試験対象部から出力された前記試験信号と照合する構成を有し、
前記PRBS検出部は、前記試験対象部から出力されたPRBSパターン信号を入力して前記ヘッダーを検出するヘッダー検出部と、該ヘッダー検出部により検出した前記ヘッダーのPRBSパターンを並列的に設定する複数のフリップフロップ構成のPRBS比較パターン生成部と、該PRBS比較パターン生成部からのPRBS比較パターンと前記ヘッダー検出部を介した前記PRBSパターン信号とを比較する比較部と、該比較部による比較不一致をエラーとしてカウントするエラーカウンタとを備えたことを特徴とする試験装置。 A PRBS generation unit controlled by a measurement control unit, and a PRBS detection unit that inputs the PRBS signal from the PRBS generation unit as a test signal to the test target unit and checks the normality of the PRBS signal output from the test target unit In a test apparatus equipped with
The PRBS generator has a configuration in which a test signal obtained by adding a PRBS pattern header to a PRBS pattern signal is input to the test target unit.
The PRBS detection unit detects the header of the test signal output from the test target unit, generates a PRBS comparison pattern based on the pattern of the header, and collates with the test signal output from the test target unit Having a configuration to
The PRBS detection unit receives a PRBS pattern signal output from the test target unit and detects the header, and a plurality of the PRBS patterns of the header detected by the header detection unit are set in parallel. A flip-flop configuration PRBS comparison pattern generation unit, a comparison unit that compares the PRBS comparison pattern from the PRBS comparison pattern generation unit with the PRBS pattern signal via the header detection unit, and a comparison mismatch by the comparison unit A test apparatus comprising an error counter that counts as an error.
前記PRBS発生部のPRBSパターン生成部を構成する各フリップフロップの出力信号をヘッダー制御イネーブル信号のタイミングにヘッダーとし、該ヘッダーを該PRBS発生部からのPRBSパターンの先頭に付加して試験信号とし、該試験信号を前記試験対象部に入力し、該試験対象部から出力された前記PRBSパターンのヘッダーを検出して、該ヘッダーのPRBSパターンに従ったPRBS比較パターンを発生させて、前記試験対象部から出力された前記試験信号と照合する処理過程を含むことを特徴とする試験方法。 In a test method in which a PRBS signal from a PRBS generation unit controlled by a measurement control unit is input as a test signal to a test target unit, and the normality of the PRBS signal output from the test target unit is checked by a PRBS detection unit. ,
The output signal of each flip-flop constituting the PRBS pattern generation unit of the PRBS generation unit is used as a header at the timing of the header control enable signal, and the header is added to the head of the PRBS pattern from the PRBS generation unit as a test signal. The test signal is input to the test target unit, the header of the PRBS pattern output from the test target unit is detected, a PRBS comparison pattern according to the PRBS pattern of the header is generated, and the test target unit A test method comprising a process of collating with the test signal output from the test signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011091648A JP5627533B2 (en) | 2011-04-18 | 2011-04-18 | Test apparatus and test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011091648A JP5627533B2 (en) | 2011-04-18 | 2011-04-18 | Test apparatus and test method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012225695A JP2012225695A (en) | 2012-11-15 |
JP5627533B2 true JP5627533B2 (en) | 2014-11-19 |
Family
ID=47276035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011091648A Expired - Fee Related JP5627533B2 (en) | 2011-04-18 | 2011-04-18 | Test apparatus and test method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5627533B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2920778B2 (en) * | 1990-07-09 | 1999-07-19 | アンリツ株式会社 | Error measurement device |
JP2758983B2 (en) * | 1990-11-27 | 1998-05-28 | アンリツ株式会社 | Testing equipment |
JPH07118697B2 (en) * | 1993-07-09 | 1995-12-18 | 日本電気株式会社 | PN code inspection circuit |
JP3989816B2 (en) * | 2002-10-31 | 2007-10-10 | 三菱電機株式会社 | Pattern synchronous pull-in device |
JP4575348B2 (en) * | 2006-12-15 | 2010-11-04 | アンリツ株式会社 | Packet error measuring device |
JP2010010793A (en) * | 2008-06-24 | 2010-01-14 | Yokogawa Electric Corp | Network test system |
-
2011
- 2011-04-18 JP JP2011091648A patent/JP5627533B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012225695A (en) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060168483A1 (en) | On-chip circuitry for bus validation | |
US20070101216A1 (en) | Method to locate logic errors and defects in digital circuits | |
CN104598342B (en) | The detection method and device of memory | |
JP4941868B2 (en) | Semiconductor device, semiconductor device design method, design device, and failure detection method | |
JP6096930B2 (en) | Unique and non-clonal platform identifier using data-dependent circuit path response | |
US7260493B2 (en) | Testing a device under test by sampling its clock and data signal | |
JP2014174131A (en) | Receiving circuit, semiconductor integrated circuit, and test method | |
Zheng et al. | DScanPUF: A delay-based physical unclonable function built into scan chain | |
US11408937B2 (en) | Enhanced fault detection of latched data | |
JP5179726B2 (en) | Semiconductor device | |
CN105372577A (en) | Method for providing an on-chip variation determination and integrated circuit utilizing the same | |
US9043662B2 (en) | Double data rate memory physical interface high speed testing using self checking loopback | |
JP2003233639A5 (en) | ||
US8543368B1 (en) | Method and system for testing | |
Karimi et al. | Testing of clock-domain crossing faults in multi-core system-on-chip | |
JP5627533B2 (en) | Test apparatus and test method | |
JP2006292646A (en) | Method for testing lsi | |
JPWO2008152695A1 (en) | Electronic device, test method for electronic device | |
JPWO2009069496A1 (en) | Semiconductor device analysis method and adjustment method, and semiconductor system | |
US7844875B2 (en) | Programmable test clock generation responsive to clock signal characterization | |
Robertson et al. | Testing high-speed, large scale implementation of SerDes I/Os on chips used in throughput computing systems | |
US7401272B1 (en) | Apparatus and method for high speed sampling or testing of data signals using automated testing equipment | |
JP2017059185A (en) | Scan test circuit and scan test device | |
JP3169930B2 (en) | Automatic test pattern generation device and automatic test pattern generation method | |
US20100153056A1 (en) | Method of generating a restricted inline resistive fault pattern and a test pattern generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5627533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |