JP5627316B2 - Power conversion device and control circuit for semiconductor switching element - Google Patents
Power conversion device and control circuit for semiconductor switching element Download PDFInfo
- Publication number
- JP5627316B2 JP5627316B2 JP2010146939A JP2010146939A JP5627316B2 JP 5627316 B2 JP5627316 B2 JP 5627316B2 JP 2010146939 A JP2010146939 A JP 2010146939A JP 2010146939 A JP2010146939 A JP 2010146939A JP 5627316 B2 JP5627316 B2 JP 5627316B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage signal
- voltage
- semiconductor switching
- switching element
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、電力変換装置および半導体スイッチング素子の制御回路に関する。 The present invention relates to a power conversion device and a control circuit for a semiconductor switching element .
半導体スイッチング素子を用いた電力変換装置において、スイッチング素子の損失を低減するにはスイッチング速度を高めることが必要である。一方、スイッチング速度を高めると、スイッチング素子のターンオンあるいはターンオフ時のサージ電圧による素子の破壊やサージ電流に起因する電磁ノイズの発生という問題がしばしば起きる。 In a power converter using a semiconductor switching element, it is necessary to increase the switching speed in order to reduce the loss of the switching element. On the other hand, when the switching speed is increased, problems such as destruction of the element due to a surge voltage when the switching element is turned on or turned off and generation of electromagnetic noise due to a surge current often occur.
こうした問題に対する解決策として、スイッチング時にゲート駆動電圧源とゲート端子との間に挿入されるゲート抵抗の値を切り替えるか、または、ゲート駆動電流を調整する方法が提案されている。このような発明の例として、「電圧駆動型素子のゲート駆動回路」において、コレクタ電圧に応じてゲート駆動パラメータを調整する駆動回路がある。以下、図 6を参照してその構成を説明する。 As a solution to such a problem, a method of switching the value of the gate resistance inserted between the gate drive voltage source and the gate terminal at the time of switching or adjusting the gate drive current has been proposed. As an example of such an invention, there is a drive circuit that adjusts a gate drive parameter in accordance with a collector voltage in the “gate drive circuit of a voltage-driven element”. The configuration will be described below with reference to FIG.
図 6において、IGBT Q1のゲート端子Gは、抵抗(R3)とNPNトランジスタ(Q3)とからなる第一のゲート電荷充電回路と、抵抗(R1)とNPNトランジスタ(Q2)による第二のゲート電荷充電回路とに接続されている。 In FIG. 6, the gate terminal G of the IGBT Q1 includes a first gate charge charging circuit including a resistor (R3) and an NPN transistor (Q3), and a second gate charge generated by the resistor (R1) and the NPN transistor (Q2). Connected to the charging circuit.
ゲート信号(VG)の立ち上がると、NPNトランジスタ(Q3)がオンし、抵抗(R3)を介して、ゲート電流(Ig0)が、IGBT(Q1)のゲート(G)端子に流れる。同時に、NPNトランジスタ(Q2)も、オンして、抵抗(R1)を介して、ゲート電流(Ig1)が、IGBT(Q1)のゲート(G)端子に流れる。 When the gate signal (VG) rises, the NPN transistor (Q3) is turned on, and the gate current (Ig0) flows to the gate (G) terminal of the IGBT (Q1) via the resistor (R3). At the same time, the NPN transistor (Q2) is also turned on, and the gate current (Ig1) flows to the gate (G) terminal of the IGBT (Q1) via the resistor (R1).
これにより、IGBT(Q1)のゲート・エミッタ間電圧Vgeが上昇し、ターンオン電圧閾値に達すると、IGBT(Q1)がターンオン動作を開始し、コレクタ電流(Ic)が流れ出すとともに、IGBT(Q1)のコレクタ・エミッタ電圧(Vce)は低下し始める。 As a result, when the gate-emitter voltage Vge of the IGBT (Q1) rises and reaches the turn-on voltage threshold, the IGBT (Q1) starts the turn-on operation, and the collector current (Ic) flows and the IGBT (Q1) The collector-emitter voltage (Vce) begins to drop.
このとき、コレクタ・エミッタ間電圧(Vce)としては、負の時間変化量(dVce/dt)が発生し、コンデンサ(C1)には、IGBT(Q1)のコレクタ端子(C)に向かって、負の時間変化量(dVce/dt)に比例する微分電流(Idiff)が流れ出す。微分電流(Idiff)は、NPNトランジスタ(Q2)のベース電流(Ib)は減少させる働きがあるので、ゲート電流(Ig1)も減少し始める。 At this time, as the collector-emitter voltage (Vce), a negative time variation (dVce / dt) is generated, and the capacitor (C1) is negatively directed toward the collector terminal (C) of the IGBT (Q1). The differential current (Idiff) proportional to the time change amount (dVce / dt) of the current flows out. Since the differential current (Idiff) serves to reduce the base current (Ib) of the NPN transistor (Q2), the gate current (Ig1) also starts to decrease.
この結果、第二のゲート電荷充電回路がIGBT(Q1)のゲート電荷の充電速度に支配的な影響を及ぼすように設定されている場合には、IGBT(Q1)のコレクタ・エミッタ電圧(Vce)の時間変化量(dVce/dt)は小さく抑えられるようになり、IGBT(Q1)のコレクタ(C)に流れるコレクタ電流(Ic)も急増せずに平坦な小さい値に抑えられる。 As a result, when the second gate charge charging circuit is set to have a dominant influence on the charge rate of the gate charge of the IGBT (Q1), the collector-emitter voltage (Vce) of the IGBT (Q1). The time change amount (dVce / dt) of the IGBT (Q1) is suppressed to a small value, and the collector current (Ic) flowing through the collector (C) of the IGBT (Q1) is also suppressed to a small flat value without increasing rapidly.
このように、IGBT Q1のコレクタ電圧変化率は一定の値となるようにフィードバック制御されることになる。 Thus, feedback control is performed so that the collector voltage change rate of the IGBT Q1 becomes a constant value.
しかしながら、従来の発明においては、IGBT Q1のコレクタ・エミッタ間電圧Vceの時間変化量dVce/dtに比例する電流を、直接ゲート駆動回路のトランジスタQ2のベース電流より差し引いているために弊害が生じる。IGBT Q1のVceは、Q1自身のスイッチング動作のみならず、並列に接続されるフライホイールダイオードの動作や直流電源電圧などにも左右され、多くのノイズ成分を含んでいる。また、ノイズ成分は観測するべきVceの波形に対してより高い周波数域に含まれることが知られている。しかるに、Vceの時間変化量とは微分操作であり、周波数領域で考えれば高周波数領域ほどゲインが高くなる一種の高域通過フィルタを通すのと同じである。そのため、dVce/dtには非常に多くのノイズ成分が含まれるのであり、特許文献1の発明におけるように、dVce/dtに比例する電流Idiffをそのまま制御に用いると、ノイズによる誤動作の危険性が高まるのである。そのため、ノイズによる誤動作の危険が大きいという課題があった。 However, in the conventional invention, an adverse effect occurs because the current proportional to the time variation dVce / dt of the collector-emitter voltage Vce of the IGBT Q1 is directly subtracted from the base current of the transistor Q2 of the gate drive circuit. The Vce of the IGBT Q1 depends on not only the switching operation of the Q1 itself but also the operation of the flywheel diode connected in parallel, the DC power supply voltage, and the like, and includes many noise components. Further, it is known that the noise component is included in a higher frequency range than the waveform of Vce to be observed. However, the time change amount of Vce is a differential operation, and is the same as passing through a kind of high-pass filter in which the gain becomes higher in the high frequency region when considered in the frequency region. For this reason, dVce / dt contains a large amount of noise components, and if current Idiff proportional to dVce / dt is used for control as it is in the invention of Patent Document 1, there is a risk of malfunction due to noise. It will increase. For this reason, there is a problem that the risk of malfunction due to noise is great.
本発明は上述した課題を解決するためになされたものであり、安定した高い信頼性のゲート駆動回路とこれを用いた電力変換装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a stable and highly reliable gate drive circuit and a power converter using the same.
上記を解決するために、本発明による電力変換装置は、複数の半導体スイッチング素子
によって構成される電力変換装置において、電力変換装置を構成するそれぞれの前記半導
体スイッチング素子が有する制御電極を制御する制御回路が、前記半導体スイッチング素
子の主電極間に印加される電圧に比例する第一の電圧信号を生成する電圧検出手段と、前
記第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過フィルタと
、前記第一の電圧信号と前記第二の電圧信号との差分を第三の電圧信号として得る減算手
段とを有し、前記第三の電圧信号に応じて前記半導体スイッチング素子の前記制御電極に
印加する電圧を調整することを特徴としている。
また、本発明による半導体スイッチング素子の制御回路は、半導体スイッチング素子が
有する制御電極を制御する半導体スイッチング素子の制御回路において、前記半導体スイ
ッチング素子の主電極間に印加される電圧に比例する第一の電圧信号を生成する電圧検出
手段と、前記第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過
フィルタと、前記第一の電圧信号と前記第二の電圧信号との差分を第三の電圧信号として
得る減算手段とを有し、前記第三の電圧信号に応じて前記半導体スイッチング素子の前記
制御電極に印加する電圧を調整することを特徴としている。
In order to solve the above-described problem, a power conversion device according to the present invention is a power conversion device including a plurality of semiconductor switching elements, and a control circuit that controls a control electrode included in each of the semiconductor switching elements constituting the power conversion device. A voltage detecting means for generating a first voltage signal proportional to a voltage applied between the main electrodes of the semiconductor switching element, and a low-frequency signal of the first voltage signal is extracted to obtain a second voltage signal. It has a resulting low-pass filter and a subtraction means for obtaining a difference between the first voltage signal and the second voltage signal as a third voltage signal, the semiconductor in response to the third voltage signal The voltage applied to the control electrode of the switching element is adjusted.
The semiconductor switching element control circuit according to the present invention includes a semiconductor switching element.
In a control circuit for a semiconductor switching element for controlling a control electrode having the semiconductor switch, the semiconductor switch
Voltage detection that generates a first voltage signal proportional to the voltage applied across the main electrodes of the etching element
Means and a low pass for extracting a low frequency signal of the first voltage signal and generating a second voltage signal
The difference between the filter and the first voltage signal and the second voltage signal is the third voltage signal.
Subtracting means to obtain, the semiconductor switching element of the semiconductor switching element according to the third voltage signal
The voltage applied to the control electrode is adjusted.
本発明によれば、安定した高い信頼性のゲート駆動回路を有する電力変換装置および半
導体スイッチング素子の制御回路を提供することができる。
According to the present invention, a power conversion has a gate driving circuit of the stable and reliable devices and semi
A control circuit for the conductor switching element can be provided.
以下、本発明に係る電力変換装置の実施形態について、図面を参照して説明する。 Hereinafter, embodiments of a power conversion device according to the present invention will be described with reference to the drawings.
(第1の実施形態)
まず、図 1を用いて実施形態1を説明する。図 1において、IGBT 10が駆動されるIGBTであり、並列に入るフライホイールダイオード(FWD) 11は、逆方向に電流が流れる際に通電する。IGBT 10のコレクタ・エミッタ間電圧(Vce)は分圧器21によって分圧された後に、低域通過フィルタ(LPF)22の入力端子および減算器23の一つの入力端子に供給される。LPF 22によってフィルタされたVceは減算器23の他方の入力端子に供給される。減算器23の出力は減算器24の一つの入力端子に接続され、減算器24の他方の入力端子はオンゲート電圧源26の出力に接続される。また、ゲート信号25はオンゲート電圧源26とオフゲート電圧源27のそれぞれの入力端子に接続されており、オフゲート電圧源27の出力と減算器24との出力は結合されてゲート抵抗12を介してIGBT 10のゲート端子に接続される。
(First embodiment)
First, Embodiment 1 will be described with reference to FIG. In FIG. 1, an IGBT 10 is driven, and a flywheel diode (FWD) 11 entering in parallel is energized when a current flows in the reverse direction. The collector-emitter voltage (Vce) of the IGBT 10 is divided by the voltage divider 21 and then supplied to the input terminal of the low-pass filter (LPF) 22 and one input terminal of the subtractor 23. Vce filtered by the LPF 22 is supplied to the other input terminal of the subtractor 23. The output of the subtracter 23 is connected to one input terminal of the subtractor 24, and the other input terminal of the subtracter 24 is connected to the output of the on-gate voltage source 26. The gate signal 25 is connected to the input terminals of the on-gate voltage source 26 and the off-gate voltage source 27, and the output of the off-gate voltage source 27 and the output of the subtractor 24 are combined and connected via the gate resistor 12 to the IGBT. 10 gate terminals.
こうした構成を持つ図 1に示す本発明の第1の実施形態の動作を、図 2の波形図を参照して説明する。図 2において、オンゲート電圧源26およびオフゲート電圧源27は、ゲート信号25に応じてそれぞれ正および負の電圧パルスを発生させる。一方VceはIGBT10のゲート電圧がある一定の閾値を越えると、ゲート抵抗12によって決まるスイッチング速度によって下降し、ゲート電圧が閾値を下回ると上昇する。LPF22の出力はVceの波形の低域分を取り出したものであるから、時間域波形で見ると時間変化率が低下した、鈍った波形となる。減算器23は、Vceの分圧信号から、LPF22によって取り出された低域信号を減算した信号が得られる。すなわち、Vceの分圧信号中の高域成分が減算器23から出力される。時間領域で見ると、減算器23の出力波形は、元のVceの波形の高域成分に相当する時間変化率が大きな部分が取り出される。さらに、減算器24によって、オンゲート信号から減算器23の出力を減算することで、Vceの時間変換率が大きい時にはオンゲート信号の立ち上がり部分のレベルが小さくなり、Vceの時間変化率が小さければオンゲート信号の立ち上がり部分のレベルが大きくなる。 The operation of the first embodiment of the present invention shown in FIG. 1 having such a configuration will be described with reference to the waveform diagram of FIG. In FIG. 2, an on-gate voltage source 26 and an off-gate voltage source 27 generate positive and negative voltage pulses in response to the gate signal 25, respectively. On the other hand, Vce decreases at a switching speed determined by the gate resistance 12 when the gate voltage of the IGBT 10 exceeds a certain threshold value, and increases when the gate voltage falls below the threshold value. Since the output of the LPF 22 is obtained by extracting the low frequency portion of the Vce waveform, when viewed in the time domain waveform, it becomes a dull waveform with a reduced rate of time change. The subtracter 23 obtains a signal obtained by subtracting the low frequency signal extracted by the LPF 22 from the divided voltage signal of Vce. That is, the high frequency component in the divided Vce signal is output from the subtracter 23. When viewed in the time domain, the output waveform of the subtracter 23 has a portion with a large time change rate corresponding to the high frequency component of the original Vce waveform. Further, by subtracting the output of the subtractor 23 from the on-gate signal by the subtracter 24, the level of the rising portion of the on-gate signal is reduced when the time conversion rate of Vce is large, and the on-gate signal is reduced when the time change rate of Vce is small The level of the rising part of becomes larger.
このような動作により、図 1に示す本発明の第1の実施形態は、ノイズによる動作が懸念される微分回路を用いずに、高周波数領域に多く含まれるノイズ成分をフィルタするLPFと減算回路とによって、Vceの時間変換率を所望の値に調整する機能を有するものである。 With such an operation, the first embodiment of the present invention shown in FIG. 1 uses an LPF and a subtractor circuit that filter noise components contained in a high frequency region without using a differentiating circuit that is likely to be affected by noise. And has a function of adjusting the time conversion rate of Vce to a desired value.
図 1に示す本発明の第1の実施形態を実際の回路で構成した一例を図 3に示す。LPF、減算器などはいずれも演算増幅器(OPアンプ)によって容易に構成される。また、オンゲート電圧源26、オフゲート電圧源27はいずれもトランジスタと固定電圧源によって構成しているが、これらもMOSFETやOPアンプなどの同様の機能を有する素子や集積回路で置き換えることが可能であることは言うまでもない。 FIG. 3 shows an example in which the first embodiment of the present invention shown in FIG. 1 is configured by an actual circuit. The LPF, the subtractor, etc. are all easily configured by an operational amplifier (OP amplifier). Each of the on-gate voltage source 26 and the off-gate voltage source 27 is composed of a transistor and a fixed voltage source, but these can be replaced by elements or integrated circuits having similar functions such as MOSFETs and OP amplifiers. Needless to say.
(第2の実施形態)
本発明の第1の実施形態では、スイッチング素子のゲート電極に印加される電圧をゲート抵抗を介して制御している。これに対して、ゲート抵抗を介さずに制御電流源でゲート電極を駆動することもできる。IGBTのような電圧制御型素子ではゲートに加える電圧によってスイッチングを制御するが、スイッチングスピードそのものは電圧ではなくスイッチング過渡時のゲート電流によって制御される。そこで、図 4に示す本発明の第2の実施形態では、スイッチングスピードを電流源によって制御するものである。
(Second Embodiment)
In the first embodiment of the present invention, the voltage applied to the gate electrode of the switching element is controlled via the gate resistance. On the other hand, the gate electrode can be driven by the control current source without going through the gate resistance. In a voltage controlled element such as an IGBT, switching is controlled by a voltage applied to the gate, but the switching speed itself is controlled not by the voltage but by the gate current at the time of switching transient. Therefore, in the second embodiment of the present invention shown in FIG. 4, the switching speed is controlled by a current source.
図 4において、IGBT 10のゲート端子はオンゲート電流源30およびオフゲート電流源31の出力に接続されている。オンゲート電流源30の入力は減算器24の出力に接続されているので、本発明の第1の実施形態と同様に、IGBT 10をターンオンさせる際にはVceの時間変化率を所望の値となるようにフィードバック制御がなされる。一方オフゲート電流源31の入力にはゲート信号25が接続されていて、オフゲート指令が出されるとオフゲート電流源31により一定の電流がゲート電極より引き出されて、IGBT 10はターンオフする。なお、ゲート端子の電圧はオンゲート電圧検出器32およびオフゲート電圧検出器33に接続され、それぞれターンオン時およびターンオフ時のゲート電圧を監視している。ゲート電圧が定常オン状態として規定される電圧に到達すると、オンゲート電圧検出器32がこれを検出し、オンゲート電流源30の動作を停止させる。ターンオフ時には同様に、オフゲート電圧検出器33がゲート電圧が定常オフ状態として規定される電圧に到達したことを検出して、オフゲート電流源31の動作を停止させる。 In FIG. 4, the gate terminal of the IGBT 10 is connected to the outputs of the on-gate current source 30 and the off-gate current source 31. Since the input of the on-gate current source 30 is connected to the output of the subtractor 24, when the IGBT 10 is turned on, the time change rate of Vce becomes a desired value, as in the first embodiment of the present invention. Thus, feedback control is performed. On the other hand, the gate signal 25 is connected to the input of the off-gate current source 31, and when an off-gate command is issued, a constant current is drawn from the gate electrode by the off-gate current source 31, and the IGBT 10 is turned off. The voltage at the gate terminal is connected to the on-gate voltage detector 32 and the off-gate voltage detector 33 to monitor the gate voltage at turn-on and turn-off, respectively. When the gate voltage reaches a voltage defined as a steady on state, the on gate voltage detector 32 detects this and stops the operation of the on gate current source 30. Similarly, at the time of turn-off, the off-gate voltage detector 33 detects that the gate voltage has reached a voltage defined as a steady off state, and stops the operation of the off-gate current source 31.
(第3の実施形態)
ここまでの本発明の実施形態では、ゲート駆動電圧や電流を連続的に可変することで、Vceの時間変化率を制御していた。しかし、Vceの時間変化率を段階的に変化させるだけで十分な用途もある。図 5に示す本発明の第3の実施形態ではこうした用途に好適なゲート駆動回路を示している。図 5において、減算器23の出力はコンパレータ40に入力され、Vceの時間変換率がある値以下であるか否かによって、コンパレータ40の出力は論理値真または偽を取る。ここで、ゲート信号25によって制御される2つのゲート駆動回路、高速ゲート駆動回路41と低速ゲート駆動回路43とを備えるものとする。これらのゲート駆動回路には、出力の駆動の可否を制御するためのイネーブル入力が設けられ、高速ゲート駆動回路41のイネーブル入力はコンパレータ40の出力に、低速ゲート駆動回路43のイネーブル入力はNOTロジック42を介してコンパレータ40の出力にそれぞれ接続される。こうした構成を取ることにより、Vceの時間変化率が大なる時にはコンパレータ40の出力が偽となり、低速ゲート駆動回路43が動作し、Vceの時間変化率が小なるときには、コンパレータ出力40の出力が真となり、高速ゲート駆動回路41が動作する。これにより、Vceの時間変化率を所望の値の範囲に調整することが可能になる。
(Third embodiment)
In the embodiments of the present invention thus far, the time change rate of Vce is controlled by continuously changing the gate drive voltage and current. However, there are some applications where it is sufficient to change the Vce time change rate stepwise. A third embodiment of the present invention shown in FIG. 5 shows a gate drive circuit suitable for such an application. In FIG. 5, the output of the subtractor 23 is input to the comparator 40, and the output of the comparator 40 takes the logical value true or false depending on whether or not the time conversion rate of Vce is below a certain value. Here, it is assumed that two gate drive circuits controlled by the gate signal 25, a high-speed gate drive circuit 41 and a low-speed gate drive circuit 43 are provided. These gate drive circuits are provided with an enable input for controlling whether to drive the output. The enable input of the high-speed gate drive circuit 41 is the output of the comparator 40, and the enable input of the low-speed gate drive circuit 43 is the NOT logic. 42 to the output of the comparator 40. By adopting such a configuration, when the time change rate of Vce is large, the output of the comparator 40 is false, and when the low speed gate drive circuit 43 is operated and the time change rate of Vce is small, the output of the comparator output 40 is true. Thus, the high-speed gate drive circuit 41 operates. This makes it possible to adjust the time change rate of Vce to a desired value range.
なお、ここでは高速ゲート駆動回路41および低速ゲート駆動回路43の2段階で切り替えているが、駆動回路の数を増やし、コンパレータを多数個用意すれば、スイッチングスピードの切替は何段階にでも調整することが可能になる。さらに、ゲート駆動回路はIGBT10にゲート電流を供給するための回路であるのだから、同時に2つのゲート駆動回路を動作させることもまた可能である。この場合、スイッチングスピードを高速にするには複数のゲート駆動回路を同時に動作させ、スイッチングスピードを低速にするには、一つのゲート駆動回路のみを動作させるようにすればよい。 Here, the switching is performed in two stages of the high-speed gate driving circuit 41 and the low-speed gate driving circuit 43. However, if the number of driving circuits is increased and a large number of comparators are prepared, switching of switching speed is adjusted in any number of stages. It becomes possible. Furthermore, since the gate driving circuit is a circuit for supplying a gate current to the IGBT 10, it is also possible to operate two gate driving circuits at the same time. In this case, a plurality of gate driving circuits may be operated simultaneously to increase the switching speed, and only one gate driving circuit may be operated to decrease the switching speed.
10… IGBT
11… FWD
12… ゲート抵抗
21… 電圧検出器
22… LPF
23… 減算器
24… 減算器
25… ゲート信号
26… オンゲート電圧源
27… オフゲート電圧源
30… オンゲート電流源
31… オフゲート電流源
32… オンゲート電圧検出器
33… オフゲート電圧検出器
40… コンパレータ
41… 高速ゲート駆動回路
42… NOTロジック
43… 低速ゲート駆動回路
10 ... IGBT
11 ... FWD
12 ... Gate resistance 21 ... Voltage detector 22 ... LPF
23 ... Subtractor 24 ... Subtractor 25 ... Gate signal 26 ... On-gate voltage source 27 ... Off-gate voltage source 30 ... On-gate current source 31 ... Off-gate current source 32 ... On-gate voltage detector 33 ... Off-gate voltage detector 40 ... Comparator 41 ... High speed Gate drive circuit 42 ... NOT logic 43 ... Low speed gate drive circuit
Claims (8)
電力変換装置を構成するそれぞれの前記半導体スイッチング素子が有する制御電極を制
御する制御回路が、
前記半導体スイッチング素子の主電極間に印加される電圧に比例する第一の電圧信号を
生成する電圧検出手段と、
前記第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過フィル
タと、
前記第一の電圧信号と前記第二の電圧信号との差分を第三の電圧信号として得る減算手
段とを有し、
前記第三の電圧信号に応じて前記半導体スイッチング素子の前記制御電極に印加する電
圧を調整することを特徴とする電力変換装置。 In a power conversion device constituted by a plurality of semiconductor switching elements,
A control circuit for controlling the control electrodes of the each of the semiconductor switching elements constituting the power converter,
Voltage detecting means for generating a first voltage signal proportional to the voltage applied between the main electrodes of the semiconductor switching element;
A low-pass filter that extracts a low-frequency signal of the first voltage signal and generates a second voltage signal;
Subtracting means for obtaining a difference between the first voltage signal and the second voltage signal as a third voltage signal ;
A power conversion device that adjusts a voltage applied to the control electrode of the semiconductor switching element in accordance with the third voltage signal .
電力変換装置を構成するそれぞれの前記半導体スイッチング素子が有する制御電極を制
御する制御回路が、
前記半導体スイッチング素子の主電極間に印加される電圧に比例する第一の電圧信号を
生成する電圧検出手段と、
前記第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過フィル
タと、
前記第一の電圧信号と第二の電圧信号との差分を第三の電圧信号として得る減算手段と
を有し、
第三の電圧信号に応じて前記半導体スイッチング素子の制御電極に流入する電流を調整
することを特徴とする電力変換装置。 In a power conversion device constituted by a plurality of semiconductor switching elements,
A control circuit for controlling the control electrodes of the each of the semiconductor switching elements constituting the power converter,
Voltage detecting means for generating a first voltage signal proportional to the voltage applied between the main electrodes of the semiconductor switching element;
A low-pass filter that extracts a low-frequency signal of the first voltage signal and generates a second voltage signal;
Subtracting means for obtaining a difference between the first voltage signal and the second voltage signal as a third voltage signal;
A power converter that adjusts a current flowing into a control electrode of the semiconductor switching element according to a third voltage signal .
電力変換装置を構成するそれぞれの前記半導体スイッチング素子が有する制御電極を制
御する制御回路が、
前記半導体スイッチング素子の主電極間に印加される電圧に比例する第一の電圧信号を
生成する電圧検出手段と、
前記第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過フィル
タと、
前記第一の電圧信号と第二の電圧信号との差分を第三の電圧信号として得る減算手段と
、
前記制御電極に接続された第一のゲート駆動回路と第二のゲート駆動回路との二つのゲ
ート駆動回路を有し、
前記第三の電圧信号に応じて前記第一のゲート駆動回路と第二のゲート駆動回路のどち
らかを動作させることを特徴とする電力変換装置。 In a power conversion device constituted by a plurality of semiconductor switching elements,
A control circuit for controlling the control electrodes of the each of the semiconductor switching elements constituting the power converter,
Voltage detecting means for generating a first voltage signal proportional to the voltage applied between the main electrodes of the semiconductor switching element;
A low-pass filter that extracts a low-frequency signal of the first voltage signal and generates a second voltage signal;
Subtracting means for obtaining a difference between the first voltage signal and the second voltage signal as a third voltage signal;
Two gate drive circuits, a first gate drive circuit and a second gate drive circuit connected to the control electrode,
One of the first gate driving circuit and the second gate driving circuit is operated in accordance with the third voltage signal .
を動作させるモードと前記第一および第二のゲート駆動回路を同時に動作させるモードと
を切り替えることを特徴とする請求項3記載の電力変換装置。 The control circuit switches between a mode in which only the first gate driving circuit is operated and a mode in which the first and second gate driving circuits are simultaneously operated in accordance with the third voltage signal. The power conversion device according to claim 3 .
電力変換装置を構成するそれぞれの前記半導体スイッチング素子が有する制御電極を制
御する制御回路が、
前記半導体スイッチング素子の主電極間に印加される電圧に比例する第一の電圧信号を
生成する電圧検出手段と、
前記第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過フィル
タと、
前記第一の電圧信号と第二の電圧信号との差分を第三の電圧信号として得る減算手段と
、
前記制御電極に接続された複数のゲート駆動回路を有し、前記第三の電圧信号に応じて
前記ゲート駆動回路のいずれかを選択的に動作させることを特徴とする電力変換装置。 In a power conversion device constituted by a plurality of semiconductor switching elements,
A control circuit for controlling the control electrodes of the each of the semiconductor switching elements constituting the power converter,
Voltage detecting means for generating a first voltage signal proportional to the voltage applied between the main electrodes of the semiconductor switching element;
A low-pass filter that extracts a low-frequency signal of the first voltage signal and generates a second voltage signal;
Subtracting means for obtaining a difference between the first voltage signal and the second voltage signal as a third voltage signal;
A power conversion device comprising a plurality of gate drive circuits connected to the control electrode and selectively operating one of the gate drive circuits according to the third voltage signal .
電力変換装置を構成するそれぞれの前記半導体スイッチング素子が有する制御電極を制
御する制御回路が、
前記半導体スイッチング素子の主電極間に印加される電圧に比例する第一の電圧信号を
生成する電圧検出手段と、
前記第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過フィル
タと、
前記第一の電圧信号と第二の電圧信号との差分を第三の電圧信号として得る減算手段と
、
前記制御電極に電圧を印加するゲート電圧源と前記ゲート電圧源と制御電極の間に接続
されたゲート抵抗とを有し、
前記第三の電圧信号に応じて前記ゲート電圧源の電圧を調整することを特徴とする電力
変換装置。 In a power conversion device constituted by a plurality of semiconductor switching elements,
A control circuit for controlling the control electrodes of the each of the semiconductor switching elements constituting the power converter,
Voltage detecting means for generating a first voltage signal proportional to the voltage applied between the main electrodes of the semiconductor switching element;
A low-pass filter that extracts a low-frequency signal of the first voltage signal and generates a second voltage signal;
Subtracting means for obtaining a difference between the first voltage signal and the second voltage signal as a third voltage signal;
A gate voltage source for applying a voltage to the control electrode, and a gate resistor connected between the gate voltage source and the control electrode,
A power conversion device that adjusts a voltage of the gate voltage source in accordance with the third voltage signal .
路において、On the road
前記半導体スイッチング素子の主電極間に印加される電圧に比例する第一の電圧信号をA first voltage signal proportional to the voltage applied between the main electrodes of the semiconductor switching element;
生成する電圧検出手段と、Voltage detection means to generate,
前記第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過フィルA low-pass filter that extracts a low-frequency signal of the first voltage signal and generates a second voltage signal
タと、And
前記第一の電圧信号と前記第二の電圧信号との差分を第三の電圧信号として得る減算手A subtractor that obtains a difference between the first voltage signal and the second voltage signal as a third voltage signal.
段とを有し、Having a step,
前記第三の電圧信号に応じて前記半導体スイッチング素子の前記制御電極に印加する電A voltage applied to the control electrode of the semiconductor switching element in response to the third voltage signal.
圧を調整することを特徴とする半導体スイッチング素子の制御回路。A control circuit for a semiconductor switching element, wherein the pressure is adjusted.
路において、On the road
前記半導体スイッチング素子の主電極間に印加される電圧に比例する第一の電圧信号をA first voltage signal proportional to the voltage applied between the main electrodes of the semiconductor switching element;
生成する電圧検出手段と、Voltage detection means to generate,
前記第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過フィルA low-pass filter that extracts a low-frequency signal of the first voltage signal and generates a second voltage signal
タと、And
前記第一の電圧信号と第二の電圧信号との差分を第三の電圧信号として得る減算手段とSubtracting means for obtaining a difference between the first voltage signal and the second voltage signal as a third voltage signal;
を有し、Have
第三の電圧信号に応じて前記半導体スイッチング素子の制御電極に流入する電流を調整Adjust the current flowing into the control electrode of the semiconductor switching element according to the third voltage signal
することを特徴とする半導体スイッチング素子の制御回路。A control circuit for a semiconductor switching element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146939A JP5627316B2 (en) | 2010-06-28 | 2010-06-28 | Power conversion device and control circuit for semiconductor switching element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146939A JP5627316B2 (en) | 2010-06-28 | 2010-06-28 | Power conversion device and control circuit for semiconductor switching element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012010566A JP2012010566A (en) | 2012-01-12 |
JP5627316B2 true JP5627316B2 (en) | 2014-11-19 |
Family
ID=45540446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010146939A Active JP5627316B2 (en) | 2010-06-28 | 2010-06-28 | Power conversion device and control circuit for semiconductor switching element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5627316B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI11389U1 (en) * | 2015-06-25 | 2016-09-26 | Vacon Oy | Control of a power semiconductor coupler |
KR101927716B1 (en) | 2017-10-26 | 2018-12-11 | 주식회사 만도 | Switching device driver and power supply apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3770008B2 (en) * | 1999-11-05 | 2006-04-26 | 株式会社日立製作所 | Semiconductor power converter |
JP2004228768A (en) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | Gate driving circuit |
JP4967568B2 (en) * | 2006-09-26 | 2012-07-04 | 日産自動車株式会社 | Gate drive circuit for voltage driven element |
JP4762929B2 (en) * | 2007-02-14 | 2011-08-31 | トヨタ自動車株式会社 | Semiconductor power converter |
JP2011030361A (en) * | 2009-07-24 | 2011-02-10 | Denso Corp | Driver of power switching element |
-
2010
- 2010-06-28 JP JP2010146939A patent/JP5627316B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012010566A (en) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197685B2 (en) | Gate drive circuit | |
US8537515B2 (en) | Driving circuit and semiconductor device with the driving circuit | |
JP5675190B2 (en) | Device for controlling power transistors | |
EP2216905B1 (en) | Method of controlling an IGBT and a gate driver | |
JP2018117457A (en) | Power semiconductor module | |
EP2178211B1 (en) | Method and arrangement for controlling semiconductor component | |
JP5831528B2 (en) | Semiconductor device | |
JP2005269446A (en) | Drive circuit for voltage-driven semiconductor device | |
JP2007228769A (en) | Drive circuit of power semiconductor switching element | |
JP4967568B2 (en) | Gate drive circuit for voltage driven element | |
CN105281729B (en) | Method and circuit for controlling a power semiconductor switch | |
JP4342251B2 (en) | Gate drive circuit | |
TWI442678B (en) | A system and method for driving a bipolar junction transistor by adjusting a base current | |
JP2007221473A (en) | Drive circuit for switching circuit, and switching circuit | |
JP2017079534A (en) | Gate control circuit | |
JP2006121840A (en) | Driving device | |
WO2015033444A1 (en) | Buffer circuit | |
WO2015064206A1 (en) | Semiconductor device | |
KR20080021560A (en) | High voltage gate driver ic with ramp driver | |
JP6164183B2 (en) | Current control circuit | |
JP5627316B2 (en) | Power conversion device and control circuit for semiconductor switching element | |
US6084760A (en) | Device for driving self arc-extinguishing type power element | |
JP3650264B2 (en) | Semiconductor device drive circuit | |
CN108476018B (en) | Buffer circuit and semiconductor device | |
JP2018078533A (en) | Power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140930 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5627316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |