JP5617280B2 - Field effect transistor and manufacturing method thereof - Google Patents
Field effect transistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP5617280B2 JP5617280B2 JP2010047546A JP2010047546A JP5617280B2 JP 5617280 B2 JP5617280 B2 JP 5617280B2 JP 2010047546 A JP2010047546 A JP 2010047546A JP 2010047546 A JP2010047546 A JP 2010047546A JP 5617280 B2 JP5617280 B2 JP 5617280B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- insulating film
- gate insulating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 230000005669 field effect Effects 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 44
- 229920005989 resin Polymers 0.000 claims description 31
- 239000011347 resin Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 24
- -1 polytetrafluoroethylene, tetrafluoroethylene-ethylene copolymer Polymers 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000001816 cooling Methods 0.000 claims description 13
- 230000009477 glass transition Effects 0.000 claims description 12
- 230000003746 surface roughness Effects 0.000 claims description 12
- 238000001035 drying Methods 0.000 claims description 9
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 8
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 8
- 229920002050 silicone resin Polymers 0.000 claims description 6
- 229920001577 copolymer Polymers 0.000 claims description 4
- 229920002620 polyvinyl fluoride Polymers 0.000 claims description 2
- 239000010408 film Substances 0.000 description 82
- 230000008569 process Effects 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000011521 glass Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000011737 fluorine Substances 0.000 description 7
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003431 cross linking reagent Substances 0.000 description 2
- 239000012153 distilled water Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229920006393 polyether sulfone Polymers 0.000 description 2
- 229920000128 polypyrrole Polymers 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910000976 Electrical steel Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229920002367 Polyisobutene Polymers 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229920001002 functional polymer Polymers 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000012860 organic pigment Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 150000004032 porphyrins Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
Description
本発明は、電界効果型トランジスタ及び電界効果型トランジスタの製造方法に関する。 The present invention relates to a field effect transistor and a method for manufacturing the field effect transistor.
近年、有機半導体材料を利用した電界効果型トランジスタの研究開発が盛んに行われている。この有機半導体材料は、従来より半導体素子に用いられてきたシリコンに代表される無機半導体材料と比較して、印刷法による室温での薄膜形成が容易であり、製造プロセスを簡便化及び低温化できるという利点を有している。このため、電界効果型トランジスタは、従来困難であったプラスチック基板上への半導体素子の形成を容易にし、更に大面積に低コストで製造可能なものとして期待されている。 In recent years, field-effect transistors using organic semiconductor materials have been actively researched and developed. Compared to inorganic semiconductor materials typified by silicon conventionally used for semiconductor elements, this organic semiconductor material can easily form a thin film at room temperature by a printing method, and can simplify and lower the manufacturing process. Has the advantage. For this reason, the field effect transistor is expected to facilitate the formation of a semiconductor element on a plastic substrate, which has been difficult in the past, and can be manufactured in a large area at a low cost.
このような電界効果型トランジスタにおいては、有機半導体自体の特性のみならず、ゲート絶縁膜の特性及び形状が重要となる。このゲート絶縁膜に求められる特性としては高い絶縁性が挙げられる。前記電界効果型トランジスタを安定に動作させるためには、膜厚の均一性及び平滑性の確保が非常に重要となる。しかし、前記印刷法では、電極等が形成されて凹凸形状を有する基板上に均一なゲート絶縁膜を形成することは困難であった。
このような課題を解決する手段としては、平滑な基材上に形成したゲート絶縁膜を、該絶縁膜を形成する目的の基板上に転写する方法が考えられる。しかし、この転写方法ではゲート絶縁膜の材質によっては基材からのゲート絶縁膜の剥離が困難であるという問題がある。更に、目的とする基板上への転写が困難であり、ゲート絶縁膜材料の特性を保ったままの均一なゲート絶縁膜を形成できていなかった。
In such a field effect transistor, not only the characteristics of the organic semiconductor itself but also the characteristics and shape of the gate insulating film are important. A characteristic required for this gate insulating film is high insulation. In order to stably operate the field effect transistor, it is very important to ensure uniformity of film thickness and smoothness. However, in the printing method, it has been difficult to form a uniform gate insulating film on a substrate having an uneven shape formed with electrodes and the like.
As a means for solving such a problem, a method of transferring a gate insulating film formed on a smooth base material onto a substrate on which the insulating film is formed can be considered. However, this transfer method has a problem that it is difficult to remove the gate insulating film from the base material depending on the material of the gate insulating film. Furthermore, transfer onto the target substrate is difficult, and a uniform gate insulating film having the characteristics of the gate insulating film material cannot be formed.
高い絶縁性を有するゲート絶縁膜材料としては、フッ素系樹脂が知られており、有機半導体を用いた電子素子への応用が試みられている(特許文献1参照)。このフッ素系樹脂からなるゲート絶縁膜の形成方法としては、例えば蒸着法、スパッタリング法のような真空プロセスが主であった。また近年、塗布法によるフッ素系樹脂の製膜についても報告されているが、塗布法においては上記と同様な問題があるのが現状である。 A fluorine-based resin is known as a highly insulating gate insulating film material, and an application to an electronic device using an organic semiconductor has been attempted (see Patent Document 1). As a method for forming the gate insulating film made of this fluororesin, a vacuum process such as a vapor deposition method or a sputtering method has been mainly used. In recent years, film formation of a fluororesin by a coating method has also been reported, but the current situation is that the coating method has the same problems as described above.
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、絶縁性が高く、かつ均一な膜厚を有するゲート絶縁膜を効率よく形成することができる電界効果型トランジスタの製造方法、及び該電界効果型トランジスタの製造方法により製造され、安定した特性を有する高性能な電界効果型トランジスタを提供することを目的とする。 An object of the present invention is to solve the above-described problems and achieve the following objects. That is, the present invention is manufactured by a method of manufacturing a field effect transistor capable of efficiently forming a gate insulating film having a high insulating property and a uniform film thickness, and a method of manufacturing the field effect transistor. It is an object of the present invention to provide a high-performance field effect transistor having stable characteristics.
前記課題を解決するための手段としては、以下の通りである。即ち、
<1> 第一の基材上に、少なくともゲート電極、ソース電極、ドレイン電極、半導体層、及びゲート絶縁膜を有する電界効果型トランジスタを製造する方法であって、
前記第一の基材上にゲート電極を形成するゲート電極形成工程と、
第二の基材上にゲート絶縁膜形成用樹脂溶液を塗布し、ゲート絶縁膜を形成する塗布工程と、
前記ゲート絶縁膜表面の流動性が消失するまで乾燥する乾燥工程と、
前記第一の基材及びゲート電極と、前記ゲート絶縁膜表面とを接触させて接触体を形成する接触工程と、
前記接触体に対し、ゲート絶縁膜形成用樹脂のガラス転移温度以上の熱を加える加熱工程と、
前記接触体から前記第二の基材を剥離し、第一の基材上にゲート絶縁膜を形成する剥離工程と、
を少なくとも含むことを特徴とする電界効果型トランジスタの製造方法である。
<2> ゲート絶縁膜形成用樹脂がフッ素系樹脂である前記<1>に記載の電界効果型トランジスタの製造方法である。
<3> 加熱工程後に、接触体をゲート絶縁膜形成用樹脂のガラス転移温度以下の温度まで冷却する冷却工程を含む前記<1>から<2>のいずれかに記載の電界効果型トランジスタの製造方法である。
<4> 加熱工程において、熱と共に0.1MPa以上の圧力を加える前記<1>から<3>のいずれかに記載の電界効果型トランジスタの製造方法である。
<5> 第二の基材が、シリコーン樹脂を含有する前記<1>から<4>のいずれかに記載の電界効果型トランジスタの製造方法である。
<6> 第二の基材が、ポリジメチルシロキサンを含有する前記<5>に記載の電界効果型トランジスタの製造方法である。
<7> 第二の基材の表面粗さRaが10nm以下である前記<1>から<6>のいずれかに記載の電界効果型トランジスタの製造方法である。
<8> 第二の基材が、表面粗さRaが10nm以下の鋳型上で形成される前記<1>から<7>のいずれかに記載の電界効果型トランジスタの製造方法である。
<9> 第二の基材が、表面に凹凸パターンを有する前記<1>から<8>のいずれかに記載の電界効果型トランジスタの製造方法である。
<10> 前記<1>から<9>のいずれかに記載の電界効果型トランジスタの製造方法により製造されたことを特徴とする電界効果型トランジスタである。
Means for solving the problems are as follows. That is,
<1> A method for producing a field effect transistor having at least a gate electrode, a source electrode, a drain electrode, a semiconductor layer, and a gate insulating film on a first substrate,
Forming a gate electrode on the first base material; and
Applying a resin solution for forming a gate insulating film on the second substrate, forming a gate insulating film,
A drying step of drying until the fluidity of the gate insulating film surface disappears;
A contact step of bringing the first base material and the gate electrode into contact with the gate insulating film surface to form a contact body;
A heating step of applying heat above the glass transition temperature of the resin for forming a gate insulating film to the contact body;
A peeling step of peeling the second base material from the contact body and forming a gate insulating film on the first base material;
A field effect transistor manufacturing method characterized by comprising at least
<2> The method for producing a field effect transistor according to <1>, wherein the gate insulating film forming resin is a fluorine-based resin.
<3> Manufacture of a field effect transistor according to any one of <1> to <2>, further including a cooling step of cooling the contact body to a temperature not higher than a glass transition temperature of the resin for forming a gate insulating film after the heating step. Is the method.
<4> The method for producing a field effect transistor according to any one of <1> to <3>, wherein a pressure of 0.1 MPa or more is applied together with heat in the heating step.
<5> The method for producing a field effect transistor according to any one of <1> to <4>, wherein the second base material contains a silicone resin.
<6> The method for producing a field effect transistor according to <5>, wherein the second base material contains polydimethylsiloxane.
<7> The method for producing a field effect transistor according to any one of <1> to <6>, wherein the surface roughness Ra of the second base material is 10 nm or less.
<8> The method for producing a field effect transistor according to any one of <1> to <7>, wherein the second substrate is formed on a mold having a surface roughness Ra of 10 nm or less.
<9> The method for producing a field effect transistor according to any one of <1> to <8>, wherein the second base material has an uneven pattern on a surface.
<10> A field effect transistor manufactured by the method for manufacturing a field effect transistor according to any one of <1> to <9>.
本発明によると、従来における前記諸問題を解決し、前記目的を達成することができ、絶縁性が高く、かつ均一な膜厚を有するゲート絶縁膜を効率よく形成することができる電界効果型トランジスタの製造方法、及び該電界効果型トランジスタの製造方法により製造され、安定した特性を有する高性能な電界効果型トランジスタを提供することができる。 According to the present invention, a field effect transistor capable of solving the above-described problems and achieving the object, and efficiently forming a gate insulating film having high insulation and a uniform film thickness. It is possible to provide a high-performance field-effect transistor having stable characteristics, which is manufactured by the manufacturing method and the method for manufacturing the field-effect transistor.
(電界効果型トランジスタ及び電界効果型トランジスタの製造方法)
本発明の電界効果型トランジスタの製造方法は、第一の基材上に、少なくともゲート電極、ソース電極、ドレイン電極、半導体層、及びゲート絶縁膜を有する電界効果型トランジスタを製造する方法であって、
ゲート電極形成工程と、塗布工程と、乾燥工程と、接触工程と、加熱工程と、剥離工程とを少なくとも含み、冷却工程、更に必要に応じてその他の工程を含んでなる。
本発明の電界効果型トランジスタの製造方法は、少なくとも上記の工程を含んでいればよく、その他の工程を絶縁膜形成前後あるいは形成中に含んでいてもよい。また、これらの工程は基材全面を同時に処理してもよいし、部分的な処理を連続的に繰り返して所望の領域にゲート絶縁膜を形成してもよい。
本発明の電界効果型トランジスタは、本発明の電界効果型トランジスタの製造方法により製造される。
以下、本発明の電界効果型トランジスタの製造方法の説明を通じて、本発明の電界効果型トランジスタの詳細についても明らかにする。
(Field Effect Transistor and Field Effect Transistor Manufacturing Method)
The method for producing a field effect transistor of the present invention is a method for producing a field effect transistor having at least a gate electrode, a source electrode, a drain electrode, a semiconductor layer, and a gate insulating film on a first substrate. ,
It includes at least a gate electrode formation process, a coating process, a drying process, a contact process, a heating process, and a peeling process, and includes a cooling process and, if necessary, other processes.
The manufacturing method of the field effect transistor of the present invention only needs to include at least the above-described steps, and may include other steps before, during, or during the formation of the insulating film. In these steps, the entire surface of the substrate may be processed simultaneously, or a partial process may be repeated continuously to form a gate insulating film in a desired region.
The field effect transistor of the present invention is manufactured by the method for manufacturing a field effect transistor of the present invention.
Hereinafter, the details of the field effect transistor of the present invention will be clarified through the description of the method of manufacturing the field effect transistor of the present invention.
<ゲート電極形成工程>
前記ゲート電極形成工程は、前記第一の基材上にゲート電極を形成する工程である。
<Gate electrode formation process>
The gate electrode forming step is a step of forming a gate electrode on the first base material.
−第一の基材−
前記第一の基材としては、電界効果型トランジスタを形成可能な基材であれば特に制限はなく、目的に応じて適宜選択することができ、例えばガラス;ポリカーボネート、ポリエチレンナフタレート、ポリアリレート、ポリエーテルスルホン、ポリエステル等のプラスチック;シリコン、ステンレス等の金属類、などが挙げられる。これらの中でも、耐熱性及び耐久性の点から、ポリカーボネート、ポリエチレンナフタレートが特に好ましい。
-First substrate-
The first substrate is not particularly limited as long as it is a substrate capable of forming a field effect transistor, and can be appropriately selected according to the purpose. For example, glass; polycarbonate, polyethylene naphthalate, polyarylate, Examples thereof include plastics such as polyethersulfone and polyester; metals such as silicon and stainless steel. Among these, polycarbonate and polyethylene naphthalate are particularly preferable from the viewpoints of heat resistance and durability.
−ゲート電極−
前記ゲート電極としては、半導体素子の駆動に十分な電流を流すことができるものであれば特に制限はなく、目的に応じて適宜選択することができ、例えば、白金、金、銀、ニッケル、クロム、銅、鉄、亜鉛、スズ、タンタル、アルミニウム、インジウム、タングステン等の金属;ATO、ITO、IZO、FTO等の酸化物;導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、PEDOT/PSS等の導電性高分子;カーボン、などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。これらの中でも、白金、金、銀、銅、アルミニウム、インジウム、ITO、IZO、PEDOT/PSS、カーボンが特に好ましい。
-Gate electrode-
The gate electrode is not particularly limited as long as it can flow a current sufficient for driving a semiconductor element, and can be appropriately selected according to the purpose. For example, platinum, gold, silver, nickel, chromium Metals such as copper, iron, zinc, tin, tantalum, aluminum, indium, and tungsten; oxides such as ATO, ITO, IZO, and FTO; conductive materials such as conductive polyaniline, conductive polypyrrole, conductive polythiophene, and PEDOT / PSS Functional polymer; carbon and the like. These may be used individually by 1 type and may use 2 or more types together. Among these, platinum, gold, silver, copper, aluminum, indium, ITO, IZO, PEDOT / PSS, and carbon are particularly preferable.
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば蒸着法、スパッタ法、印刷法などが挙げられる。これらの中でも、プロセスの簡便性の点から、印刷法が特に好ましい。 There is no restriction | limiting in particular as a formation method of the said gate electrode, According to the objective, it can select suitably, For example, a vapor deposition method, a sputtering method, a printing method etc. are mentioned. Among these, the printing method is particularly preferable from the viewpoint of process simplicity.
<塗布工程>
前記塗布工程は、第二の基材上にゲート絶縁膜形成用樹脂溶液を塗布し、ゲート絶縁膜を形成する工程である。
<Application process>
The coating step is a step of coating the second base material with a resin solution for forming a gate insulating film to form a gate insulating film.
−第二の基材−
前記第二の基材としては、特に制限はなく、目的に応じて適宜選択することができるが、転写先である第一の基材及びゲート電極への密着性が向上する点で、弾性体であることが好ましい。
前記第二の基材としては、シリコーン樹脂が柔軟性、耐久性等の面から好ましく用いられる。これらの中でも、ポリジメチルシロキサンが特に好ましい。
前記第二の基材としてポリジメチルシロキサンを用いると、本発明の電界効果型トランジスタの製造方法は、絶縁膜の転写性に優れたものとなり、より安定に電界効果型トランジスタを製造することが可能となる。前記シリコーン樹脂(又はポリジメチルシロキサン)は、第二の基材中に主成分(90質量%以上)として含まれていることが好ましい。
前記シリコーン樹脂(又はポリジメチルシロキサン)は、耐久性の点で架橋剤により架橋されていることが好ましい。
また、第一の基材へのゲート絶縁膜の転写性を向上させるため、第二の基材の表面は撥水性を有することが好ましい。前記第二の基材の表面における蒸留水の接触角は、90度以上であることが好ましく、110度以上であることがより好ましい。
前記蒸留水の接触角は、例えば水平に置かれた第二の基材の上に1μLの水を滴下し、接触角計を用いて測定することができる。
-Second base material-
There is no restriction | limiting in particular as said 2nd base material, Although it can select suitably according to the objective, It is an elastic body at the point which the adhesiveness to the 1st base material which is a transfer destination, and a gate electrode improves. It is preferable that
As the second substrate, a silicone resin is preferably used from the viewpoints of flexibility and durability. Among these, polydimethylsiloxane is particularly preferable.
When polydimethylsiloxane is used as the second substrate, the method for producing a field effect transistor of the present invention has excellent transferability of the insulating film, and the field effect transistor can be produced more stably. It becomes. The silicone resin (or polydimethylsiloxane) is preferably contained as a main component (90% by mass or more) in the second base material.
The silicone resin (or polydimethylsiloxane) is preferably crosslinked with a crosslinking agent in terms of durability.
In order to improve transferability of the gate insulating film to the first substrate, the surface of the second substrate preferably has water repellency. The contact angle of distilled water on the surface of the second substrate is preferably 90 degrees or more, and more preferably 110 degrees or more.
The contact angle of the distilled water can be measured, for example, by dropping 1 μL of water onto a second substrate placed horizontally and using a contact angle meter.
前記第二の基材の表面粗さRaは、10nm以下であることが好ましく、1nm〜5nmであることがより好ましい。前記第二の基材の表面粗さRaが10nm以下であれば、形成されるゲート絶縁膜の表面がより平滑となり、結果として特性の安定した電界効果型トランジスタの提供が可能となる。
前記表面粗さRaは、例えば原子間力顕微鏡(AFM)により測定することができる。
The surface roughness Ra of the second base material is preferably 10 nm or less, and more preferably 1 nm to 5 nm. When the surface roughness Ra of the second substrate is 10 nm or less, the surface of the formed gate insulating film becomes smoother, and as a result, a field effect transistor having stable characteristics can be provided.
The surface roughness Ra can be measured by, for example, an atomic force microscope (AFM).
前記第二の基材は、シリコーン樹脂を任意の形状の鋳型上で硬化することにより作製することができる。この場合、鋳型表面の表面粗さRaが10nm以下であれば、平滑な表面を有する第二の基材を容易に得ることができる。
また、鋳型の表面に凹凸パターンを有すればその形状に合わせて第二の基材上に凹凸パターンを形成することができる。
前記鋳型に用いる材料としては、離型処理や成形加工の容易さの点から、ガラスやシリコン等が好適であり、ガラス等の基材の上にレジスト材料を任意の形状に硬化させることでも更に容易に作製することができる。これらの中でも、平滑な表面の鋳型を得るためには、石英ガラスが好ましく、更に平滑な表面を得るためにはシリコン基板が特に好ましい。
The second substrate can be produced by curing a silicone resin on a mold having an arbitrary shape. In this case, if the surface roughness Ra of the mold surface is 10 nm or less, a second substrate having a smooth surface can be easily obtained.
Moreover, if there is an uneven pattern on the surface of the mold, the uneven pattern can be formed on the second substrate in accordance with the shape.
As the material used for the mold, glass, silicon, or the like is preferable from the viewpoint of ease of mold release processing or molding, and it is further possible to cure the resist material to an arbitrary shape on a substrate such as glass. It can be easily manufactured. Among these, quartz glass is preferable for obtaining a mold having a smooth surface, and a silicon substrate is particularly preferable for obtaining a smooth surface.
前記第二の基材上でフッ素系樹脂を必要な部分のみパターニングすることにより、転写先である第一の基材上の必要な部分のみにゲート絶縁膜を形成することが可能となる。
前記パターニング方法としては、特に制限はなく、目的に応じて適宜選択することができ、インクジェット、オフセット印刷などが挙げられる。また、光、熱又は化学修飾等により第二の基材表面にパターニングを行い、得られたパターン上にフッ素系樹脂を選択的に形成する方法がある。このように第二の基材表面に凹凸パターンを形成する方法であれば、より簡便なプロセスでゲート絶縁膜をパターニングすることが可能となる。
By patterning only the necessary part of the fluororesin on the second substrate, it is possible to form the gate insulating film only on the necessary part on the first substrate as the transfer destination.
There is no restriction | limiting in particular as said patterning method, According to the objective, it can select suitably, An inkjet, offset printing, etc. are mentioned. In addition, there is a method in which patterning is performed on the surface of the second substrate by light, heat, chemical modification, or the like, and a fluororesin is selectively formed on the obtained pattern. Thus, if it is a method of forming an uneven | corrugated pattern in the 2nd base material surface, it will become possible to pattern a gate insulating film with a simpler process.
−ゲート絶縁膜形成用樹脂溶液−
前記ゲート絶縁膜形成用樹脂溶液は、絶縁膜形成用樹脂が有機溶媒中に溶解された状態又は樹脂粒子が有機溶媒あるいは水中に分散された状態にある溶液である。これらの中でも、得られるゲート絶縁膜の均一性や溶液の安定性の点から、絶縁膜形成用樹脂が有機溶媒中に溶解された状態にある溶液が好ましい。
前記絶縁膜形成用樹脂は、前記第一の基材上に形成した後に光又は熱等のエネルギーを加えて硬化させることが可能なものであることが耐久性の面から好ましい。
また、前記絶縁膜形成用樹脂は、該樹脂と架橋反応する架橋剤を含んでいてもよい。
-Resin solution for gate insulating film formation-
The gate insulating film forming resin solution is a solution in which an insulating film forming resin is dissolved in an organic solvent or in which resin particles are dispersed in an organic solvent or water. Among these, from the viewpoint of the uniformity of the obtained gate insulating film and the stability of the solution, a solution in which the insulating film forming resin is dissolved in an organic solvent is preferable.
It is preferable from the viewpoint of durability that the resin for forming an insulating film can be cured by applying energy such as light or heat after being formed on the first substrate.
The insulating film forming resin may contain a crosslinking agent that undergoes a crosslinking reaction with the resin.
前記絶縁膜形成用樹脂としては、ゲート絶縁膜として機能する絶縁性を有していれば特に制限はなく、目的に応じて適宜選択することができ、例えばポリエチレン、ポリプロピレン、ポリスチレン、ポリイソブチレン、ポリ塩化ビニル、フェノール樹脂、ポリアミド、ポリカーボネート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、エポキシ樹脂、ポリフェニレンサルファイド、ポリエーテルイミド、ポリエチレンナフラレート、ポリエーテルスルホン、ポリイミド等の汎用樹脂、フッ素系樹脂などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。これらの中でも、電気的特性の点からフッ素系樹脂が特に好ましい。 The insulating film forming resin is not particularly limited as long as it has an insulating property that functions as a gate insulating film, and can be appropriately selected according to the purpose. For example, polyethylene, polypropylene, polystyrene, polyisobutylene, poly Examples include vinyl chloride, phenol resin, polyamide, polycarbonate, polyethylene terephthalate, polybutylene terephthalate, epoxy resin, polyphenylene sulfide, polyetherimide, polyethylene naphthalate, polyethersulfone, polyimide, and other general-purpose resins, fluorine-based resins, and the like. These may be used individually by 1 type and may use 2 or more types together. Among these, a fluorine-based resin is particularly preferable from the viewpoint of electrical characteristics.
前記フッ素系樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えばテトラフルオロエチレン−ヘキサフルオロプロピレン共重合体、ポリテトラフルオロエチレン、テトラフルオロエチレン−エチレン共重合体、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体、ポリビニルフルオライド、などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。これらの中でも、有機溶媒中に溶解させることが可能なフッ素系樹脂が好ましく、ゼッフルGK−500(ダイキン工業株式会社製)、サイトップ(旭硝子株式会社製)が特に好ましい。 There is no restriction | limiting in particular as said fluororesin, According to the objective, it can select suitably, For example, tetrafluoroethylene-hexafluoropropylene copolymer, polytetrafluoroethylene, tetrafluoroethylene-ethylene copolymer, tetra Fluoroethylene-perfluoroalkyl vinyl ether copolymer, polyvinyl fluoride, and the like. These may be used individually by 1 type and may use 2 or more types together. Among these, fluorine resins that can be dissolved in an organic solvent are preferable, and Zeffle GK-500 (manufactured by Daikin Industries, Ltd.) and Cytop (manufactured by Asahi Glass Co., Ltd.) are particularly preferable.
前記ゲート絶縁膜形成用樹脂溶液の塗布方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えばスピンコーター、スリットコーター、ダイコーター、スプレーコーター、バーコーター等を用いる塗布方法などが挙げられる。 The coating method of the gate insulating film forming resin solution is not particularly limited and may be appropriately selected depending on the intended purpose. For example, a coating method using a spin coater, a slit coater, a die coater, a spray coater, a bar coater, or the like. Etc.
<乾燥工程>
前記乾燥工程は、前記ゲート絶縁膜表面の流動性が消失するまで乾燥する工程である。
<Drying process>
The drying step is a step of drying until the fluidity of the gate insulating film surface disappears.
前記ゲート絶縁膜表面が流動性を保持した状態で転写を行った場合、転写時に加わる力によって第二の基材が所望の位置からずれてしまうという問題が生じるが、流動性が消失するまで乾燥させることにより上記問題を回避することが可能となる。また、ゲート絶縁膜が完全に乾燥する以前に転写を行うことが、転写性向上のために好ましい。
前記ゲート絶縁膜表面の流動性が消失するまでの判定は、例えば表面の粘着性の経時変化を測定することにより行うことができる。
When transfer is performed with the gate insulating film surface maintaining fluidity, there is a problem that the second substrate is displaced from a desired position due to the force applied at the time of transfer, but drying is performed until the fluidity disappears. This makes it possible to avoid the above problem. In addition, it is preferable to perform transfer before the gate insulating film is completely dried in order to improve transferability.
The determination until the fluidity of the surface of the gate insulating film disappears can be made by measuring, for example, a change with time of the adhesiveness of the surface.
<接触工程>
前記接触工程は、前記第一の基材及びゲート電極と、前記ゲート絶縁膜表面とを接触させて接触体を形成する工程である。
前記接触の際には、圧力を加えることが好ましい。
<Contact process>
The contact step is a step of forming a contact body by bringing the first base material and the gate electrode into contact with the surface of the gate insulating film.
It is preferable to apply pressure during the contact.
<加熱工程>
前記加熱工程は、前記接触体に対し、ゲート絶縁膜形成用樹脂のガラス転移温度以上の熱を加える工程である。
前記接触工程と前記加熱工程は順次行ってもよいが、前記接触工程と前記加熱工程とは同時に行ってもよい。
<Heating process>
The heating step is a step of applying heat above the glass transition temperature of the resin for forming a gate insulating film to the contact body.
The contact step and the heating step may be performed sequentially, but the contact step and the heating step may be performed simultaneously.
前記ゲート絶縁膜形成用樹脂のガラス転移温度以上の熱を加えることで、該樹脂の転写性を向上させることが可能となる。
前記ゲート絶縁膜形成用樹脂のガラス転移温度は、50℃〜200℃であることが好ましい。
前記加熱工程では、加熱と共に0.1MPa以上(好ましくは0.2〜0.5MPa)の圧力を加えることで、より転写性を向上させることが可能となるので好ましい。
前記加熱方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ヒートローラー、ホットプレート、サーマルヘッド、赤外線ヒーター等による加熱が挙げられる。
By applying heat equal to or higher than the glass transition temperature of the resin for forming the gate insulating film, the transferability of the resin can be improved.
The glass transition temperature of the resin for forming a gate insulating film is preferably 50 ° C. to 200 ° C.
In the heating step, it is preferable to apply a pressure of 0.1 MPa or more (preferably 0.2 to 0.5 MPa) together with the heating because transferability can be further improved.
There is no restriction | limiting in particular as said heating method, According to the objective, it can select suitably, For example, the heating by a heat roller, a hot plate, a thermal head, an infrared heater etc. is mentioned.
<剥離工程>
前記剥離工程は、前記接触体から前記第二の基材を剥離し、第一の基材上にゲート絶縁膜を形成する工程である。
形成されたゲート絶縁膜の膜厚(チャネル部)は、100nm〜1,500nmであることが好ましく、300nm〜1,000nmであることがより好ましい。
前記ゲート絶縁膜(チャネル部)の膜厚は、例えば触針式段差計(ET4000L、小坂研究所製)により測定することができる。
<Peeling process>
The peeling step is a step of peeling the second base material from the contact body and forming a gate insulating film on the first base material.
The film thickness (channel portion) of the formed gate insulating film is preferably 100 nm to 1,500 nm, and more preferably 300 nm to 1,000 nm.
The film thickness of the gate insulating film (channel portion) can be measured by, for example, a stylus type step gauge (ET4000L, manufactured by Kosaka Laboratory).
<冷却工程>
前記冷却工程は、前記加熱工程後に、接触体をゲート絶縁膜形成用樹脂のガラス転移温度以下の温度まで冷却する工程である。
前記剥離工程と前記冷却工程は順次行ってもよいが、前記剥離工程と前記冷却工程とは同時に行ってもよい。
<Cooling process>
The said cooling process is a process of cooling a contact body to the temperature below the glass transition temperature of resin for gate insulating film formation after the said heating process.
The peeling step and the cooling step may be performed sequentially, but the peeling step and the cooling step may be performed simultaneously.
前記冷却工程では、加熱後にゲート絶縁膜形成用樹脂のガラス転移温度以下の温度、好ましくは室温(25℃)まで冷却することにより、第一の基材への転写性を向上させることが可能となる。 In the cooling step, it is possible to improve transferability to the first substrate by cooling to a temperature not higher than the glass transition temperature of the gate insulating film-forming resin after heating, preferably to room temperature (25 ° C.). Become.
<その他の工程>
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができるが、ソース電極形成工程、ドレイン電極形成工程、半導体層形成工程などが挙げられる。
<Other processes>
There is no restriction | limiting in particular as said other process, Although it can select suitably according to the objective, A source electrode formation process, a drain electrode formation process, a semiconductor layer formation process, etc. are mentioned.
前記ソース電極形成工程及び前記ドレイン電極形成工程としては、前記ゲート電極工程と同様の材料を用いて、同様の方法により形成することができる。 The source electrode formation step and the drain electrode formation step can be formed by the same method using the same material as the gate electrode step.
前記半導体層形成工程において、半導体材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えばペンタセン、アントラセン、テトラセン、ポルフィリン類又はそれらの誘導体等の低分子有機半導体;フタロシアニン類等の有機顔料;有機ケイ素化合物、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレン、ポリフェニレンビニレン、又はそれらの誘導体等の共役系高分子、一般的な有機半導体材料などが挙げられる。 In the semiconductor layer forming step, the semiconductor material is not particularly limited and may be appropriately selected depending on the purpose. For example, low molecular organic semiconductors such as pentacene, anthracene, tetracene, porphyrins or derivatives thereof; Organic pigments such as organic silicon compounds, conjugated polymers such as polythiophene, polypyrrole, polyaniline, polyphenylene, polyphenylene vinylene, or derivatives thereof, and general organic semiconductor materials.
前記半導体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、印刷法、蒸着法、スパッタ法などが挙げられる。これらの中でも、プロセスの簡便性の点から、印刷法が特に好ましい。 There is no restriction | limiting in particular as a formation method of the said semiconductor layer, According to the objective, it can select suitably, For example, a printing method, a vapor deposition method, a sputtering method etc. are mentioned. Among these, the printing method is particularly preferable from the viewpoint of process simplicity.
本発明の電界効果型トランジスタの製造方法により製造される電界効果型トランジスタとしては、特に制限はなく、目的に応じて適宜選択することができ、一般的には、ガラスやプラスチック等の支持体基板、ゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、及び有機半導体層の構成からなる。
ゲート電圧を変化させることで、ゲート絶縁膜と有機半導体層の界面の電荷量を制御し、ドレイン電極とソース電極との間を流れるドレイン電流の大きさを変化させ、スイッチングを行う。
ゲート絶縁膜を転写する第一の基材上には、電界効果型トランジスタを構成する他の部材が先に形成されていても構わない。
There is no restriction | limiting in particular as a field effect transistor manufactured by the manufacturing method of the field effect transistor of this invention, It can select suitably according to the objective, Generally, support substrates, such as glass and a plastics , A gate electrode, a source electrode, a drain electrode, a gate insulating film, and an organic semiconductor layer.
By changing the gate voltage, the charge amount at the interface between the gate insulating film and the organic semiconductor layer is controlled, and the magnitude of the drain current flowing between the drain electrode and the source electrode is changed to perform switching.
On the first substrate to which the gate insulating film is transferred, other members constituting the field effect transistor may be formed first.
ここで、電界効果型トランジスタの構成として、図1に示したように、第一の基材1上に、ゲート電極2を形成し、該ゲート電極2を覆う形でゲート絶縁膜3を形成し、該ゲート絶縁膜3上にソース電極5及びドレイン電極6を形成した上に、有機半導体層4を形成して電界効果型トランジスタとする構成がある。
また、図2に示したように、第一の基材11上に、ゲート電極12を形成し、該ゲート電極12を覆う形でゲート絶縁膜13を形成し、該ゲート絶縁膜13上に有機半導体層14を形成した後、更にソース電極15及びドレイン電極16を形成して、電界効果型トランジスタとする構成がある。
前記電界効果型トランジスタの構成は、プロセスの適性等により最適な構成を選ぶことができ、本発明はこれらの構成に限るものではない。
Here, as a configuration of the field effect transistor, as shown in FIG. 1, a gate electrode 2 is formed on a first base material 1, and a gate insulating film 3 is formed so as to cover the gate electrode 2. In addition, the source electrode 5 and the drain electrode 6 are formed on the gate insulating film 3 and the organic semiconductor layer 4 is formed to form a field effect transistor.
Further, as shown in FIG. 2, a gate electrode 12 is formed on the first base material 11, a gate insulating film 13 is formed so as to cover the gate electrode 12, and an organic material is formed on the gate insulating film 13. After the semiconductor layer 14 is formed, a source electrode 15 and a drain electrode 16 are further formed to form a field effect transistor.
As the configuration of the field effect transistor, an optimal configuration can be selected depending on the suitability of the process, and the present invention is not limited to these configurations.
本発明の電界効果型トランジスタの製造方法は、特に制限はなく、目的に応じて適宜選択することができるが、アクティブマトリクス基板の製造方法として好適である。この場合、前記第一の基材上に電界効果型トランジスタを薄膜デバイスとして、薄膜トランジスタ(TFT)をマトリクス状に形成して、該薄膜トランジスタをマトリクス状に有するアクティブマトリクス基板を製造する。
また、前記第一の基材上に、前記薄膜デバイスとして、駆動回路用の薄膜トランジスタ(TFT)を形成して、該薄膜トランジスタを備える駆動回路を有するアクティブマトリクス基板を製造することもできる。
The method for producing the field effect transistor of the present invention is not particularly limited and can be appropriately selected according to the purpose, but is suitable as a method for producing an active matrix substrate. In this case, a field effect transistor is used as a thin film device on the first base material, thin film transistors (TFTs) are formed in a matrix, and an active matrix substrate having the thin film transistors in a matrix is manufactured.
In addition, a thin film transistor (TFT) for a driving circuit is formed as the thin film device on the first base material, and an active matrix substrate having a driving circuit including the thin film transistor can be manufactured.
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。 Examples of the present invention will be described below, but the present invention is not limited to these examples.
(実施例1)
<電界効果型トランジスタの作製>
ガラス基板上に所定の間隔を設けて、以下の(1)〜(5)で述べる手法により電界効果型トランジスタを5個作製した。これらを実施例1のロットNo.1〜ロットNo.5とした。
Example 1
<Fabrication of field effect transistor>
Five field-effect transistors were produced by a method described in the following (1) to (5) with a predetermined interval on a glass substrate. These are the lot numbers of Example 1. 1 to lot no. It was set to 5.
(1)ゲート電極の形成
ガラス基板(第一の基材)上に、ナノ銀溶液をスピンコート法により塗布し、膜厚500nmのナノ銀薄膜を形成した。このナノ銀薄膜を焼成後、フォトレジスト(東京応化株式会社製、TSMR8800BE)をスピンコート法により塗布し、厚み1μmのフォトレジスト層を形成し、90℃で30分間プレアニールした。
次に、前記フォトレジスト層に対しフォトマスクを介して露光し、現像及びポストベークを120℃で20分間実施した。
次に、ナノ銀薄膜をエッチング液(関東化学株式会社製、SEA−5)でエッチングし、レジスト層剥離及び洗浄リンスすることで、長さ500μm、幅100μm、及び高さ500nmのゲート電極及び走査線を形成した。
(1) Formation of gate electrode A nano silver solution was applied on a glass substrate (first base material) by a spin coating method to form a nano silver thin film having a thickness of 500 nm. After baking this nano silver thin film, a photoresist (TSMR8800BE, manufactured by Tokyo Ohka Kogyo Co., Ltd.) was applied by a spin coating method to form a 1 μm thick photoresist layer, and pre-annealed at 90 ° C. for 30 minutes.
Next, the photoresist layer was exposed through a photomask and developed and post-baked at 120 ° C. for 20 minutes.
Next, the nano silver thin film is etched with an etching solution (SEA-5, manufactured by Kanto Chemical Co., Inc.), and the resist layer is peeled off and rinsed, so that the gate electrode and the scanning are 500 μm in length, 100 μm in width, and 500 nm in height. A line was formed.
(2)第二の基材の作製
ポリジメチルシロキサン(商品名:KE−106、信越化学工業株式会社製)100質量部に対し、硬化剤(商品名:Cat−RG、信越化学工業株式会社製)10質量部を混合し、離型処理を施したガラス基板(表面粗さRa=12nm)上に展開して、120℃で60分間加熱した後ガラス基板から剥離し、厚み2mmの第二の基材とした。
得られた第二の基材の表面粗さRaを原子間力顕微鏡(AFM)(島津製作所製、SFT−3500)により測定したところ、15nmであった。
(2) Production of Second Base Material For 100 parts by mass of polydimethylsiloxane (trade name: KE-106, manufactured by Shin-Etsu Chemical Co., Ltd.), a curing agent (trade name: Cat-RG, manufactured by Shin-Etsu Chemical Co., Ltd.). ) 10 parts by mass are mixed, developed on a release-treated glass substrate (surface roughness Ra = 12 nm), heated at 120 ° C. for 60 minutes, peeled off from the glass substrate, and a second 2 mm thick second A substrate was used.
The surface roughness Ra of the obtained second substrate was measured with an atomic force microscope (AFM) (SFT-3500, manufactured by Shimadzu Corporation), and found to be 15 nm.
(3)ゲート絶縁膜の形成
第二の基材上に、スピンコーターを用いて、フッ素系樹脂溶液(商品名:サイトップCTL−809M、旭硝子株式会社製、ガラス転移温度108℃)を塗布し、ホットプレート上で60℃に加温し、表面の流動性が無くなったところで、ゲート電極が形成されたガラス基板(第一の基材)上に、該ゲート電極を覆い尽くすように接触させた。その状態のまま120℃のホットプレート上で1分間加熱した後、ガラス基板を室温(25℃)まで冷却し、第二の基材のみをガラス基板上から剥離することで、ゲート絶縁膜を形成した。
(3) Formation of gate insulating film On a second base material, a fluorine-based resin solution (trade name: Cytop CTL-809M, manufactured by Asahi Glass Co., Ltd., glass transition temperature 108 ° C.) is applied using a spin coater. When heated to 60 ° C. on a hot plate and the fluidity of the surface was lost, the glass substrate (first base material) on which the gate electrode was formed was contacted so as to cover the gate electrode. . After heating for 1 minute on a 120 ° C hot plate in that state, the glass substrate is cooled to room temperature (25 ° C), and only the second substrate is peeled off from the glass substrate to form a gate insulating film. did.
(4)ソース・ドレイン電極の作製
ナノ銀溶液をスクリーン印刷法により前記ゲート絶縁膜上にゲート電極と重なる位置に印刷し、長さ600μm、幅100μm、高さ1μmのソース電極、及び同形状のドレイン電極とそれぞれの走査線を形成し、焼成を行いソース・ドレイン電極を作製した。ここで、ソース・ドレイン電極間のチャネル長は50μmとした(図3参照)。
(4) Production of Source / Drain Electrode A nano silver solution is printed on the gate insulating film by a screen printing method at a position overlapping the gate electrode, the source electrode having a length of 600 μm, a width of 100 μm, a height of 1 μm, and the same shape A drain electrode and respective scanning lines were formed and baked to produce a source / drain electrode. Here, the channel length between the source and drain electrodes was 50 μm (see FIG. 3).
(5)有機半導体層の作製
ポリ−3−ヘキシルチオフェンのクロロホルム溶液を、前記チャネル上に滴下し、乾燥させ、有機半導体層を形成した。
(5) Preparation of organic semiconductor layer A chloroform solution of poly-3-hexylthiophene was dropped onto the channel and dried to form an organic semiconductor layer.
(実施例2)
実施例1において、第二の基材として、以下のように作製したものを用いた以外は、実施例1と同様にして、5個の電界効果型トランジスタを作製した。これらを実施例2のロットNo.1〜ロットNo.5とした。
(2)第二の基材の作製
ポリジメチルシロキサン(商品名:KE−106、信越化学工業株式会社製)100質量部に対し、硬化剤(Cat−RG、信越化学工業株式会社製)10質量部を混合し、離型処理を施したシリコン基板(表面粗さRa=1nm)上に展開して、120℃で60分間加熱した後シリコン基板から剥離し、厚み2mmの第二の基材とした。
得られた第二の基材の表面粗さRaを、実施例1と同様にして測定したところ、3nmであった。
(Example 2)
In Example 1, five field effect transistors were produced in the same manner as in Example 1 except that the second substrate was used as described below. These are designated as lot No. 2 in Example 2. 1 to lot no. It was set to 5.
(2) Production of second substrate 10 parts by mass of curing agent (Cat-RG, manufactured by Shin-Etsu Chemical Co., Ltd.) with respect to 100 parts by mass of polydimethylsiloxane (trade name: KE-106, manufactured by Shin-Etsu Chemical Co., Ltd.) Parts are mixed, developed on a release-treated silicon substrate (surface roughness Ra = 1 nm), heated at 120 ° C. for 60 minutes, peeled off from the silicon substrate, did.
The surface roughness Ra of the obtained second substrate was measured in the same manner as in Example 1 and found to be 3 nm.
(比較例1)
実施例1において、ゲート絶縁膜を下記の方法で作製した以外は、実施例1と同様にして、5個の電界効果型トランジスタを作製した。これらを比較例1のロットNo.1〜ロットNo.5とした。
(3)ゲート絶縁膜の形成
上記(2)で作製したゲート電極上に、スピンコーター法により、フッ素系樹脂溶液(商品名:サイトップCTL−809M、旭硝子株式会社製、ガラス転移温度108℃)を塗布し、乾燥して絶縁膜を形成した。
(Comparative Example 1)
In Example 1, five field effect transistors were produced in the same manner as in Example 1 except that the gate insulating film was produced by the following method. These were designated as lot Nos. 1 to lot no. It was set to 5.
(3) Formation of gate insulating film A fluorine-based resin solution (trade name: Cytop CTL-809M, manufactured by Asahi Glass Co., Ltd., glass transition temperature 108 ° C.) is formed on the gate electrode produced in (2) above by a spin coater method. Was applied and dried to form an insulating film.
次に、作製した実施例1〜2及び比較例1について、室温、窒素雰囲気下の条件で、以下のようにして、トランジスタの特性を評価し、ゲート絶縁膜の膜厚を測定した。結果を表1に示す。 Next, with respect to the produced Examples 1 and 2 and Comparative Example 1, the characteristics of the transistor were evaluated and the film thickness of the gate insulating film was measured under the conditions of room temperature and nitrogen atmosphere as follows. The results are shown in Table 1.
<ドレイン電流(Id−on、Vg=−80V)の特性>
ゲート電極に−80Vの電圧を印加した状態で、ソース電極をグラウンドとしてソース・ドレイン電極間に40Vの電圧を印加し、ドレイン電極に流れる電流を測定した。
<Characteristics of drain current (Id-on, Vg = -80V)>
With a voltage of −80 V applied to the gate electrode, a voltage of 40 V was applied between the source and drain electrodes with the source electrode as the ground, and the current flowing through the drain electrode was measured.
<ゲート絶縁膜の膜厚>
ゲート絶縁膜(チャネル部)の膜厚は、トランジスタ特性の評価後に触針式段差計(ET4000L、小坂研究所製)を用いて測定した。
<Gate insulating film thickness>
The film thickness of the gate insulating film (channel portion) was measured using a stylus-type step gauge (ET4000L, manufactured by Kosaka Laboratory) after evaluation of transistor characteristics.
また、実施例1〜2に比べて比較例1では、ドレイン電流(Id−on、Vg=−80V)の特性のばらつきが大きい結果となった。これは、ゲート絶縁膜(チャネル部)の膜厚のばらつきが大きいことが原因であると考えられる。
Further, compared to Examples 1 and 2, in Comparative Example 1, the variation in the characteristics of the drain current (Id-on, Vg = -80 V) was large. This is considered to be caused by a large variation in the film thickness of the gate insulating film (channel portion).
本発明の電界効果型トランジスタの製造方法により製造された電界効果型トランジスタは、絶縁性が高く、かつ均一な膜厚のゲート絶縁膜を有し、ばらつきのない安定した特性を備えており、特にアクティブマトリクス(AFT)基板などに好適である。 The field effect transistor manufactured by the method of manufacturing a field effect transistor according to the present invention has a highly insulating and uniform gate insulating film and has stable characteristics without variations. It is suitable for an active matrix (AFT) substrate.
1、11 基板
2、12、21 ゲート電極
3、13 ゲート絶縁膜
4、14 半導体層
5、15、22 ソース電極
6、16、23 ドレイン電極
7、17 チャンネル領域
1, 11 Substrate 2, 12, 21 Gate electrode 3, 13 Gate insulating film 4, 14 Semiconductor layer 5, 15, 22 Source electrode 6, 16, 23 Drain electrode 7, 17 Channel region
Claims (10)
前記第一の基材上にゲート電極を形成するゲート電極形成工程と、
第二の基材上にゲート絶縁膜形成用樹脂溶液を塗布し、ゲート絶縁膜を形成する塗布工程と、
前記ゲート絶縁膜表面の流動性が消失するまで乾燥する乾燥工程と、
前記第一の基材及びゲート電極と、前記ゲート絶縁膜表面とを接触させて接触体を形成する接触工程と、
前記接触体に対し、ゲート絶縁膜形成用樹脂であるフッ素系樹脂のガラス転移温度以上の熱を加える加熱工程と、
前記加熱工程後に、接触体を前記フッ素系樹脂のガラス転移温度以下の温度まで冷却する冷却工程と、
前記接触体から前記第二の基材を剥離し、第一の基材上にゲート絶縁膜を形成する剥離工程と、
を少なくとも含むことを特徴とする電界効果型トランジスタの製造方法。 A method of manufacturing a field effect transistor having at least a gate electrode, a source electrode, a drain electrode, a semiconductor layer, and a gate insulating film on a first substrate,
Forming a gate electrode on the first base material; and
Applying a resin solution for forming a gate insulating film on the second substrate, forming a gate insulating film,
A drying step of drying until the fluidity of the gate insulating film surface disappears;
A contact step of bringing the first base material and the gate electrode into contact with the gate insulating film surface to form a contact body;
A heating step of applying heat above the glass transition temperature of a fluororesin that is a resin for forming a gate insulating film to the contact body;
After the heating step, a cooling step for cooling the contact body to a temperature not higher than the glass transition temperature of the fluororesin,
A peeling step of peeling the second base material from the contact body and forming a gate insulating film on the first base material;
A method for producing a field-effect transistor characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047546A JP5617280B2 (en) | 2010-03-04 | 2010-03-04 | Field effect transistor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047546A JP5617280B2 (en) | 2010-03-04 | 2010-03-04 | Field effect transistor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011181871A JP2011181871A (en) | 2011-09-15 |
JP5617280B2 true JP5617280B2 (en) | 2014-11-05 |
Family
ID=44693041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010047546A Expired - Fee Related JP5617280B2 (en) | 2010-03-04 | 2010-03-04 | Field effect transistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5617280B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113809234B (en) * | 2021-09-18 | 2024-01-19 | 东北师范大学 | Flexible liquid phase organic thin film field effect transistor and preparation method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3537631B2 (en) * | 1997-05-09 | 2004-06-14 | 日本電信電話株式会社 | Micro-mechanical device and manufacturing method thereof |
JP5261746B2 (en) * | 2008-02-01 | 2013-08-14 | コニカミノルタ株式会社 | Method for producing organic thin film transistor |
JP4760844B2 (en) * | 2008-03-18 | 2011-08-31 | Dic株式会社 | Electronic component manufacturing method and electronic component manufactured by the method |
-
2010
- 2010-03-04 JP JP2010047546A patent/JP5617280B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011181871A (en) | 2011-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chabinyc et al. | Lamination method for the study of interfaces in polymeric thin film transistors | |
US20110117695A1 (en) | Fabrication method of organic thin-film transistors | |
US10707079B2 (en) | Orthogonal patterning method | |
JP6887806B2 (en) | Thin film transistor and its manufacturing method | |
US20180197927A1 (en) | Organic electronic devices with fluoropolymer bank structures | |
JP2008258608A (en) | Bipolar transistor design | |
JP5565038B2 (en) | FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE | |
TWI677104B (en) | Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor | |
Lee et al. | Self-organization characteristics of soluble pentacene on wettability-controlled patterned substrate for organic field-effect transistors | |
Ouyang et al. | Photolithographic patterning of highly conductive PEDOT: PSS and its application in organic light‐emitting diodes | |
JP2009200479A (en) | Method for manufacturing organic semiconductor element | |
JP6393936B2 (en) | THIN FILM TRANSISTOR, TRANSISTOR ARRAY, THIN FILM TRANSISTOR MANUFACTURING METHOD, AND TRANSISTOR ARRAY MANUFACTURING METHOD | |
TW201205913A (en) | Organic semiconductor film and method for manufacturing the same, and stamp for contact printing | |
JP5617280B2 (en) | Field effect transistor and manufacturing method thereof | |
Shi et al. | Adhesive-free transfer of gold patterns to PDMS-based nanocomposite dielectric for printed high-performance organic thin-film transistors | |
JP6393937B2 (en) | Thin film transistor manufacturing method, thin film transistor, and transistor array | |
JP2007201056A (en) | Thin-film transistor and manufacturing method thereof | |
Lee et al. | Optimized ink-jet printing condition for stable and reproducible performance of organic thin film transistor | |
JP2013021189A (en) | Manufacturing method of organic semiconductor element and organic semiconductor element | |
JP5891625B2 (en) | Organic semiconductor device manufacturing method and organic semiconductor device | |
US20120049173A1 (en) | Organic Field Effect Transistor with Block Copolymer Layer | |
JP2007134629A (en) | Film forming method of semiconductor layer and manufacturing apparatus for forming film of semiconductor | |
Wong et al. | Materials and novel patterning methods for flexible electronics | |
Yu et al. | Micropatterning and transferring of polymeric semiconductor thin films by hot lift-off and polymer bonding lithography in fabrication of organic field effect transistors (OFETs) on flexible substrate | |
JP2018037486A (en) | Thin film transistor manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5617280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |