JP2018037486A - Thin film transistor manufacturing method - Google Patents

Thin film transistor manufacturing method Download PDF

Info

Publication number
JP2018037486A
JP2018037486A JP2016168122A JP2016168122A JP2018037486A JP 2018037486 A JP2018037486 A JP 2018037486A JP 2016168122 A JP2016168122 A JP 2016168122A JP 2016168122 A JP2016168122 A JP 2016168122A JP 2018037486 A JP2018037486 A JP 2018037486A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
semiconductor layer
drain electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016168122A
Other languages
Japanese (ja)
Inventor
朋子 岡本
Tomoko Okamoto
朋子 岡本
亮太 山口
Ryota Yamaguchi
亮太 山口
嘉則 片山
Yoshinori Katayama
嘉則 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DIC Corp
Original Assignee
DIC Corp
Dainippon Ink and Chemicals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DIC Corp, Dainippon Ink and Chemicals Co Ltd filed Critical DIC Corp
Priority to JP2016168122A priority Critical patent/JP2018037486A/en
Publication of JP2018037486A publication Critical patent/JP2018037486A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an optimum manufacturing method of a top-contact thin film transistor which achieves easy manufacturing and excellent productivity.SOLUTION: A manufacturing method of a thin film transistor having a source electrode and a drain electrode, a semiconductor layer, an insulator layer and a gate electrode comprises the steps of: forming on a transferred member having a mold release property, an ink drawing line part for forming a source electrode and a drain electrode; dehydrating the ink drawing line part on the transferred member; and performing transfer printing of the ink drawing line part on a printed base material where a semiconductor layer is deposited by using the transferred member as a support medium.SELECTED DRAWING: Figure 1

Description

本発明は、薄膜トランジスタの製造方法に関する。   The present invention relates to a method for manufacturing a thin film transistor.

ソース電極およびドレイン電極と、半導体層、絶縁体層および導電体からなるゲート電極とが積層されたトランジスタは、液晶ディスプレイ、電子ペーパー、エレクトロルミネッセンス(EL)表示装置、RF−IDタグ等への活用が期待されている。   A transistor in which a source electrode and a drain electrode and a gate electrode made of a semiconductor layer, an insulator layer, and a conductor are stacked is used for a liquid crystal display, electronic paper, an electroluminescence (EL) display device, an RF-ID tag, and the like. Is expected.

これら用途に向けたトランジスタは、従来、電極や半導体層を、蒸着やスパッタリングの様なドライプロセスの形成工程を経て製造されてきた。近年、トランジスタの高密度化、小型化、生産性向上がより強く求められる様になっており、蒸着法等を採用した場合に必須となる、大掛かりで高価な真空設備が不要なトランジスタの製造方法が検討されてきた。最近では、より低温で作業が可能であるためエネルギー消費を抑制し、生産性を高めることもでき、かつ、より高密度化および小型化が可能な、印刷法等のウエットプロセスが注目を浴びている。   Transistors for these applications have conventionally been produced by forming electrodes and semiconductor layers through a dry process forming process such as vapor deposition and sputtering. In recent years, there has been a strong demand for higher density, smaller size, and improved productivity of transistors, and a method for manufacturing transistors that does not require large-scale and expensive vacuum equipment, which is essential when vapor deposition is used. Has been studied. Recently, wet processes such as printing methods have attracted attention because they can work at lower temperatures, thereby reducing energy consumption, increasing productivity, and enabling higher density and miniaturization. Yes.

この様なウエットプロセスとしては、例えば、ボトムゲートボトムコンタクト型(BGBC型)構造を有するトランジスタの製造方法として、ポリカーボネートフィルム上に、ナノ銀インキをスピンコート塗布し焼成してゲート電極を形成し;ゲート電極上にゲート絶縁層を形成し;ゲート絶縁層上にナノ銀インキを凸版反転印刷して、ソース電極およびドレイン電極に対応する画線部を形成し;該画線部を焼成してソース電極およびドレイン電極を形成し;更にソース電極およびドレイン電極上に半導体層を形成する方法が知られている(特許文献1参照)。   As such a wet process, for example, as a method for manufacturing a transistor having a bottom gate bottom contact type (BGBC type) structure, nano silver ink is spin-coated on a polycarbonate film and baked to form a gate electrode; Forming a gate insulating layer on the gate electrode; forming a line portion corresponding to the source electrode and the drain electrode on the gate insulating layer by performing reverse printing with nano silver ink; firing the line portion to source A method of forming an electrode and a drain electrode; and further forming a semiconductor layer on the source electrode and the drain electrode is known (see Patent Document 1).

しかしながら、特許文献1に記載された、ウエットプロセスで得た薄膜トランジスタは、チャネル形成部におけるソース電極・ドレイン電極と半導体との接触部分における、電荷注入効率が悪く電気特性が不十分であるため実用性が低い問題があった。   However, the thin film transistor obtained by the wet process described in Patent Document 1 has a low charge injection efficiency and insufficient electrical characteristics at the contact portion between the source / drain electrode and the semiconductor in the channel formation portion. There was a low problem.

また上記の電荷注入効率を改善させるために、ソース電極・ドレイン電極の表面を自己組織化単分子膜で処理して、半導体材料のHOMO準位またはLUMO準位と電極の仕事関数を合わせることが知られているが、プロセスが煩雑になり生産性にかける問題があった。   In order to improve the charge injection efficiency, the surface of the source electrode / drain electrode may be treated with a self-assembled monolayer so that the HOMO level or LUMO level of the semiconductor material matches the work function of the electrode. As is known, there is a problem that the process becomes complicated and the productivity is increased.

一方で、トランジスタの構造をソース電極・ドレイン電極の上に半導体層を形成するボトムコンタクト型から、ソース電極・ドレイン電極の下に半導体層形成するトップコンタクト型に変更することで、ソース電極・ドレイン電極と半導体との接触抵抗に起因する電荷注入効率を改善できることが知られている。   On the other hand, by changing the structure of the transistor from the bottom contact type in which the semiconductor layer is formed on the source electrode / drain electrode to the top contact type in which the semiconductor layer is formed under the source electrode / drain electrode, the source electrode / drain is changed. It is known that the charge injection efficiency due to the contact resistance between the electrode and the semiconductor can be improved.

ところが、トップコンタクト型は電極形成に伴う物理的・化学的ストレスによって下層の半導体層が劣化しやすい問題があり、ウエットプロセスでソース電極・ドレイン電極を形成することが困難であるため、印刷法でトップコンタクト型薄膜トランジスタを製造する具体的な方法は知られていない。(特許文献2参照)   However, the top contact type has a problem that the underlying semiconductor layer is likely to deteriorate due to physical and chemical stress accompanying the electrode formation, and it is difficult to form the source electrode and the drain electrode by a wet process. A specific method for manufacturing a top contact type thin film transistor is not known. (See Patent Document 2)

WO2010/010791公報WO2010 / 010791 特許第5135073号Japanese Patent No. 5135073

したがって、本発明が解決しようとする課題は、製造が容易で生産性に優れたトップコンタクト型薄膜トランジスタの、最適な製造方法を提供することにある。   Therefore, the problem to be solved by the present invention is to provide an optimum manufacturing method of a top contact thin film transistor that is easy to manufacture and excellent in productivity.

本発明者らは上記課題を解決すべく、鋭意研究の結果、ソース電極およびドレイン電極を半導体層上に形成する際に、転写印刷を用いて物理的・化学的ストレスによる半導体層の劣化を抑制することで、上記課題を解決できることを見出し、本発明を完成するに至った。   As a result of earnest research, the present inventors have suppressed the deterioration of the semiconductor layer due to physical and chemical stress using transfer printing when forming the source electrode and the drain electrode on the semiconductor layer. As a result, the present inventors have found that the above problems can be solved, and have completed the present invention.

即ち、本発明は、ソース電極およびドレイン電極と、半導体層、絶縁体層、ゲート電極を具備する薄膜トランジスタの製造方法において、離型性を有する被転写部材上にソース電極およびドレイン電極を形成するためのインク画線部を形成する工程と、被転写部材上で該インク画線部を乾燥する工程と、被転写部材を支持体にして該インク画線部を半導体層が成膜された被印刷基材上に転写印刷する工程とを備えることを特徴とする薄膜トランジスタの製造方法。   That is, according to the present invention, in a method of manufacturing a thin film transistor including a source electrode and a drain electrode, a semiconductor layer, an insulator layer, and a gate electrode, the source electrode and the drain electrode are formed on a transferred member having releasability. Forming the ink image line portion, drying the ink image line portion on the transferred member, and printing to which the ink image line portion is formed with the semiconductor layer formed on the transfer member as a support And a step of transfer printing on a substrate.

ソース電極およびドレイン電極を形成するためのインク画線部が設けられた、離型性を有する被転写部材が、ソース電極およびドレイン電極の画線に対応する凸部が形成された凸版と、離型性を有する被転写部材とを用い、導電性インクを被転写部材の表面全面に塗布する工程と、凸版を当該被転写部材上の塗布された導電性インク面に押圧する工程から得られる、凸版で押圧された非画線部が除去された、ソース電極およびドレイン電極に対応する画線が形成された被転写部材である前記薄膜トランジスタの製造方法。   A releasable transfer member provided with an ink image line portion for forming a source electrode and a drain electrode has a relief plate formed with a convex portion corresponding to the image line of the source electrode and the drain electrode. Using a transferred member having moldability, obtained from a step of applying conductive ink to the entire surface of the transferred member, and a step of pressing the relief plate onto the applied conductive ink surface on the transferred member. The method of manufacturing the thin film transistor, which is a member to be transferred from which a non-image area pressed by a relief plate is removed and an image line corresponding to a source electrode and a drain electrode is formed.

半導体層が有機半導体からなり、半導体層の形成をウエットプロセスで行う前記薄膜トランジスタの製造方法。   The method for manufacturing the thin film transistor, wherein the semiconductor layer is made of an organic semiconductor, and the semiconductor layer is formed by a wet process.

半導体層をインクジェット法、スピンコート法、エッジキャスト法、ディップコート法またはブレードコート法で成膜することを特徴とする前記薄膜トランジスタの製造方法。   The method for producing a thin film transistor, wherein the semiconductor layer is formed by an inkjet method, a spin coating method, an edge casting method, a dip coating method, or a blade coating method.

半導体層表面の算術平均粗さをRaとしたときに、Raが50nm以下で、且つ半導体層の膜厚が100nm以下であることを特徴とする前記薄膜トランジスタの製造方法。   The manufacturing method of the thin film transistor, wherein Ra is 50 nm or less and the thickness of the semiconductor layer is 100 nm or less, where Ra is the arithmetic average roughness of the semiconductor layer surface.

被転写部材表面の算術平均粗さRaが10nm以下であることを特徴とする前記薄膜トランジスタの製造方法。   The method for producing a thin film transistor, wherein an arithmetic average roughness Ra of a surface of a member to be transferred is 10 nm or less.

被転写部材上のインク画線部を半導体層が成膜された被印刷基材上に転写印刷する際の圧力が1MPa以下であることを特徴とする前記薄膜トランジスタの製造方法。   The method for producing a thin film transistor according to claim 1, wherein the pressure at the time of transferring and printing the ink image portion on the transferred member onto the substrate to be printed on which the semiconductor layer is formed is 1 MPa or less.

被転写部材上のインク画線部が、水またはアルコール系溶剤を含有する導電性インクを用いて形成されることを特徴とする前記薄膜トランジスタの製造方法。   The method for producing a thin film transistor, wherein an ink image line portion on a member to be transferred is formed using a conductive ink containing water or an alcohol solvent.

ソース電極およびドレイン電極の膜厚が50nm以上であることを特徴とする前記薄膜トランジスタの製造方法を提供する。 The method of manufacturing the thin film transistor is characterized in that the thickness of the source electrode and the drain electrode is 50 nm or more.

薄膜トランジスタの製造方法によれば、ソース電極および同ドレイン電極と、半導体層、絶縁体層、導電体からなるゲート電極とを積層する薄膜トランジスタの製造方法において、離型性を有する被転写部材上にソース電極およびドレイン電極を形成するためのインク画線部を形成する工程と、被転写部材上で該インク画線部を乾燥する工程と、被転写部材を支持体にして該インク画線部を半導体層が成膜された被印刷基材上に転写印刷する工程とを備えることで、電荷注入効率に優れるトップコンタクト型の薄膜トランジスタを生産性高く製造できるという格別顕著な技術的効果を奏する。 According to a method for manufacturing a thin film transistor, in a method for manufacturing a thin film transistor in which a source electrode and a drain electrode are stacked with a gate electrode made of a semiconductor layer, an insulator layer, and a conductor, a source is formed on a transferred member having releasability. A step of forming an ink image portion for forming an electrode and a drain electrode, a step of drying the ink image portion on a member to be transferred, and a semiconductor using the member to be transferred as a support. And a step of performing transfer printing on the substrate to be printed on which the layer is formed, thereby producing a particularly remarkable technical effect that a top contact type thin film transistor excellent in charge injection efficiency can be manufactured with high productivity.

BGTC型トランジスタの断面図である。It is sectional drawing of a BGTC type transistor.

ソース電極および同ドレイン電極と、半導体層、絶縁体層、導電体からなるゲート電極とを積層する薄膜トランジスタの製造方法において、離型性を有する被転写部材上にソース電極およびドレイン電極を形成するためのインク画線部を形成する工程と、被転写部材上で該インク画線部を乾燥する工程と、被転写部材を支持体にして該インク画線部を半導体層が成膜された被印刷基材上に転写印刷する工程とを備えることを特徴とする薄膜トランジスタの製造方法に関する。 In a method of manufacturing a thin film transistor in which a source electrode and a drain electrode and a gate electrode made of a semiconductor layer, an insulator layer, and a conductor are stacked, the source electrode and the drain electrode are formed on a member to be transferred having releasability Forming the ink image line portion, drying the ink image line portion on the transferred member, and printing to which the ink image line portion is formed with the semiconductor layer formed on the transfer member as a support And a step of transfer printing on a substrate.

本発明において薄膜トランジスタとは、少なくともソース電極および同ドレイン電極と、半導体層、絶縁体層および導電体からなるゲート電極が、基板上に積層されたトランジスタである。薄膜トランジスタは、通常、支持体となる基板を含めない厚さが0.1〜3μmである。   In the present invention, a thin film transistor is a transistor in which at least a source electrode and a drain electrode, and a gate electrode made of a semiconductor layer, an insulator layer, and a conductor are stacked on a substrate. The thin film transistor usually has a thickness of 0.1 to 3 μm excluding the substrate serving as a support.

本発明における薄膜トランジスタとしては、例えば、ボトムゲートトップコンタクト構造(BGTC型)およびトップゲートトップコンタクト構造(TGTC型)のどちらの薄膜トランジスタであっても良い。図1に、BGTC型トランジスタの断面図を示す。   The thin film transistor in the present invention may be, for example, a thin film transistor having a bottom gate top contact structure (BGTC type) or a top gate top contact structure (TGTC type). FIG. 1 shows a cross-sectional view of a BGTC transistor.

上記の薄膜トランジスタ構造はチャネル形成部におけるソース電極・ドレイン電極と半導体との接触面積を広げ、電荷注入効率を向上させることができるため、ボトムコンタクト型構造では難しかった、例えば、電界効果移動度の様なトランジスタ特性の向上が期待できる。なかでもBGTC型構造は、半導体層よりも下層にゲート電極層や絶縁膜層を形成する構造であるため、半導体層の劣化が防ぎやすい点で好ましい。   Since the above thin film transistor structure can increase the contact area between the source / drain electrodes and the semiconductor in the channel formation portion and improve the charge injection efficiency, the bottom contact type structure is difficult. Can be expected to improve transistor characteristics. In particular, the BGTC structure is a structure in which a gate electrode layer and an insulating film layer are formed below the semiconductor layer, and thus is preferable in that deterioration of the semiconductor layer is easily prevented.

本発明における薄膜トランジスタは、導電体からなるソース電極およびドレイン電極と、半導体層と、絶縁体層と、導電体からなるゲート電極とを、トランジスタの機能が発現する様に、基板上に、積層することで容易に製造することができる。   In the thin film transistor of the present invention, a source electrode and a drain electrode made of a conductor, a semiconductor layer, an insulator layer, and a gate electrode made of a conductor are stacked on a substrate so that the function of the transistor is exhibited. It can be manufactured easily.

本発明の特徴は、薄膜トランジスタにおけるソース電極およびドレイン電極を特定の製造方法で製造することにある。この特定の製造方法とは、蒸着の様な乾式法でソース電極やドレイン電極を形成するのではなく、湿式(ウエット)にて製造する方法である。   A feature of the present invention is that a source electrode and a drain electrode in a thin film transistor are manufactured by a specific manufacturing method. This specific manufacturing method is a method in which the source electrode and the drain electrode are not formed by a dry method such as vapor deposition but manufactured by a wet method.

本発明の薄膜トランジスタに適用できる基板に制限は無く、例えば、シリコン、絶縁層となるよう表面を酸化シリコン化した熱酸化膜シリコン、ガラス、絶縁層を形成したステンレス等の金属薄板;ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)、ポリイミド(PI)、ポリエーテルスルフォン(PES)、ポリエチレンナフタレート(PEN)、液晶ポリマー(LCP)、ポリパラキシリレン、セルロース等のプラスチックフィルム;これらプラスチックフィルムにガスバリヤー層、ハードコート層等を付与した複合フィルム等が使用できる。なかでも、トランジスタのフレキシブル化の観点から、基板としてはプラスチックフィルムを好適に使用できる。また上記基板の厚みに制限はないが、柔軟性や軽量化の点で、厚さが150μm未満であることが好ましい。   There are no limitations on the substrate applicable to the thin film transistor of the present invention. For example, silicon, a thermal oxide film silicon whose surface is oxidized to be an insulating layer, glass, a thin metal plate such as stainless steel on which an insulating layer is formed; polycarbonate (PC) , Polyethylene terephthalate (PET), polyimide (PI), polyethersulfone (PES), polyethylene naphthalate (PEN), liquid crystal polymer (LCP), polyparaxylylene, cellulose and other plastic films; gas barrier layer on these plastic films A composite film or the like provided with a hard coat layer or the like can be used. Among these, a plastic film can be suitably used as the substrate from the viewpoint of making the transistor flexible. Moreover, although there is no restriction | limiting in the thickness of the said board | substrate, it is preferable that thickness is less than 150 micrometers from the point of a softness | flexibility or weight reduction.

を離形性を有する被転写部材上に形成し、被転写部材上で該インク画線部を乾燥させた後に、被転写部材を支持体にして該インク画線部を半導体層が成膜された被印刷基材上に転写印刷する工程が、必須工程として含まれる。 以下、「ソース電極およびドレイン電極を形成するために、それらに対応するインキ画線部が設けられた、離形性を有する被転写部材」を「インキ画線部形設被転写部材」と言い、「ソース電極およびドレイン電極を形成するための、それらに対応するインキ画線部」を、「電極形成用インキ画線部」と言うことがある。 Is formed on a member to be transferred having a releasability, and the ink image portion is dried on the member to be transferred, and then the semiconductor layer is formed on the ink image portion using the member to be transferred as a support. The step of transfer printing on the substrate to be printed is included as an essential step. Hereinafter, “a member to be transferred having a releasability provided with ink line portions corresponding to the source electrode and the drain electrode” is referred to as “a member to be transferred having an ink image line portion”. , “The ink line portion corresponding to them for forming the source electrode and the drain electrode” may be referred to as “ink line portion for electrode formation”.

上記した印刷によりソース電極およびドレイン電極を形成する方法は、蒸着等の乾式によりソース電極およびドレイン電極を得る方法に比べて、高価な真空装置が必要なく、設備投資も含めた生産コストの劇的な低減が可能となる。また、プロセスの低温化が可能であり、また基板としてプラスチック基板を用いることができることから、ユビキタス時代の必須アイテム、すなわち、フレキシブル性および低コストの実現の上で好ましい。   The method of forming the source electrode and the drain electrode by the printing described above does not require an expensive vacuum device and drastically reduces the production cost including capital investment, compared to the method of obtaining the source electrode and the drain electrode by a dry method such as vapor deposition. Reduction is possible. In addition, the process can be lowered in temperature, and a plastic substrate can be used as the substrate. Therefore, it is preferable for realizing an essential item in the ubiquitous era, that is, flexibility and low cost.

本発明の上記した様な印刷方法に代表される、湿式でソース電極およびドレイン電極を形成する薄膜トランジスタの製造方法では、上記画線部は、焼成することで導電体を形成するインク(以下、「導電性インク」という)から形成される。本発明で用いる導電性インクとしては、公知慣用のインクがいずれも使用できるが、例えば、導電性金属粒子や導電性高分子などの導電性材料を溶媒(分散媒)に溶解又は分散させたインクを用いることができる。   In the method for manufacturing a thin film transistor in which the source electrode and the drain electrode are formed by a wet process, represented by the printing method as described above of the present invention, the image area is formed by firing ink that forms a conductor (hereinafter, “ The conductive ink is referred to as “conductive ink”. As the conductive ink used in the present invention, any known and commonly used ink can be used. For example, an ink in which a conductive material such as conductive metal particles or a conductive polymer is dissolved or dispersed in a solvent (dispersion medium). Can be used.

導電性金属粒子としては、例えば、金、銀、銅、ニッケル、亜鉛、アルミニウム、カルシウム、マグネシウム、鉄、白金、パラジウム、スズ、クロム、鉛、等の金属粒子や、銀/パラジウム等のこれら金属の合金;酸化銀、有機銀、有機金等の比較的低温で熱分化して導電性金属を与える熱分解性金属化合物;酸化亜鉛(ZnO)、酸化インジュウムスズ(ITO)等の導電性金属酸化物粒子等を用いることができる。
導電性高分子としては、例えば、ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸(PEDOT/PSS)、ポリアニリン等を用いることができる。さらにカーボンナノチューブ等の炭素系の導電材料も用いることができる。
Examples of the conductive metal particles include metal particles such as gold, silver, copper, nickel, zinc, aluminum, calcium, magnesium, iron, platinum, palladium, tin, chromium and lead, and these metals such as silver / palladium. Alloys: Thermally decomposable metal compounds that thermally differentiate at relatively low temperatures to give conductive metals such as silver oxide, organic silver, and organic gold; Conductive metal oxides such as zinc oxide (ZnO) and indium tin oxide (ITO) Particles or the like can be used.
As the conductive polymer, for example, polyethylene dioxythiophene / polystyrene sulfonic acid (PEDOT / PSS), polyaniline, or the like can be used. Furthermore, carbon-based conductive materials such as carbon nanotubes can also be used.

溶媒(分散媒)の種類は、特に制限はないが、導電性材料を溶解または分散できる水又は有機溶剤を適宜選択できる。具体的には、例えば、水;脂肪族炭化水素系、芳香族炭化水素系、アルコール系、ケトン系、エーテル系、エステル系などの各種有機溶剤およびこれら分子内水素の一部又は全部をフッ素化したものが使用できる。なかでも、電極形成用インキ画線部に含まれる残留溶媒が、転写時に半導体層の劣化に影響しにくい点で、水またはアルコール系溶媒が好ましい。またこれら溶媒は、一種のみで用いてもよく、二種以上を併用することもできる。   The type of the solvent (dispersion medium) is not particularly limited, but water or an organic solvent capable of dissolving or dispersing the conductive material can be appropriately selected. Specifically, for example, water; various organic solvents such as aliphatic hydrocarbons, aromatic hydrocarbons, alcohols, ketones, ethers, esters, and some or all of these intramolecular hydrogens are fluorinated. Can be used. Among these, water or an alcohol-based solvent is preferable in that the residual solvent contained in the electrode forming ink image area hardly affects the deterioration of the semiconductor layer during transfer. These solvents may be used alone or in combination of two or more.

導電性インクには、前記導電性材料や溶媒(分散媒)の他、必要に応じて、樹脂等のバインダー成分、酸化防止剤、皮膜形成促進のための各種触媒、シリコーン系界面活性剤、フッ素系界面活性剤の様な各種界面活性剤、レベリング剤、離型促進剤等を添加できる。   In addition to the conductive material and solvent (dispersion medium), the conductive ink includes a binder component such as a resin, an antioxidant, various catalysts for promoting film formation, a silicone surfactant, and fluorine as necessary. Various surfactants such as system surfactants, leveling agents, mold release accelerators and the like can be added.

導電性インクは、オキセタン化合物、エポキシ化合物、ビニルエーテル化合物の様なカチオン重合性化合物や、ビニル基や(メタ)アクリロイル基を含有する化合物の様なラジカル重合性化合物を混合して、熱硬化性インクとすることもでき、紫外線や電子線の様な活性エネルギー線硬化性インクとすることもできる。しかしながら、この様な重合性化合物は、重合後に膨張収縮して体積変化を起こしうることから、非重合性化合物を用いることが好ましい。   The conductive ink is a thermosetting ink prepared by mixing a cationic polymerizable compound such as an oxetane compound, an epoxy compound or a vinyl ether compound, or a radical polymerizable compound such as a compound containing a vinyl group or a (meth) acryloyl group. Or an active energy ray-curable ink such as an ultraviolet ray or an electron beam. However, since such a polymerizable compound can expand and contract after polymerization to cause a volume change, it is preferable to use a non-polymerizable compound.

上記導電性材料としては、より狭い線幅で任意の画線を形成でき、かつ、より低温での焼成で導電体を形成できることから、nmオーダーの導電性材料の粒子を用いることが好ましい。   As the conductive material, an arbitrary image line can be formed with a narrower line width, and a conductor can be formed by firing at a lower temperature. Therefore, it is preferable to use particles of a conductive material on the order of nm.

この様なnmオーダーの導電性金属粒子を用いてインクを調製するに当たっては、室温付近では比較的安定であるが、150℃以下といった比較的低温での焼成で導電体を形成できる、バインダー成分で被覆された導電性金属粒子を用いることが好ましい。バインダー成分は導電性金属粒子の保護剤または分散剤として機能するものであっても良い。この様なバインダー成分として用いることができる材料としては、上記した様な硬化性が無い熱可塑性樹脂が好ましく、例えば、直鎖状又は分岐状のポリエチレンイミン、同ポリエチレンイミン−ポリアルキレングリコール共重合体、これらのN−オキシド化誘導体、これらのN−アセチル化誘導体、ポリビニル−2−ピロリドンの様なカチオン系樹脂や、ポリアルキレングルコールモノ(メタ)アクリレート/(メタ)アクリロイルオキシアルキルアシッドホスフェート共重合体の様なアニオン系樹脂、アルカンチオール類、アルキルアミン類を挙げることができる。   In preparing inks using such conductive metal particles of the order of nm, a binder component that is relatively stable near room temperature but can form a conductor by firing at a relatively low temperature such as 150 ° C. or less. It is preferred to use coated conductive metal particles. The binder component may function as a protective agent or dispersant for the conductive metal particles. The material that can be used as such a binder component is preferably a thermoplastic resin having no curability as described above, for example, linear or branched polyethyleneimine, polyethyleneimine-polyalkylene glycol copolymer. , These N-oxidized derivatives, these N-acetylated derivatives, cationic resins such as polyvinyl-2-pyrrolidone, polyalkylene glycol mono (meth) acrylate / (meth) acryloyloxyalkyl acid phosphate copolymer Examples include anionic resins such as coalescence, alkanethiols, and alkylamines.

電極形成用インキ画線部は、被転写部材上で乾燥することで、導電性インクに含有された揮発性成分の一部が除去され半固形化し、転写時に半導体層を劣化させにくい膜質となる。 The electrode forming ink image area is dried on the transfer member, so that a part of the volatile component contained in the conductive ink is removed and becomes semi-solid, and the film quality becomes difficult to deteriorate the semiconductor layer during transfer. .

これら乾燥方法には特に制限はなく、公知慣用の任意の方法を選択可能であるが、例えば室温乾燥、吸引乾燥、温風乾燥、赤外線による乾燥、キセノンランプ等のフラッシュランプによる乾燥、UV乾燥の一つまたは複数の組み合わせの方法を適用できる。なかでも、インキ画線部を形成する導電性インクに含まれる溶媒成分を効率よく揮発させることができ、転写時に半導体層を劣化させにくい点で吸引乾燥、温風乾燥が好ましい。 These drying methods are not particularly limited, and any known and commonly used method can be selected. For example, room temperature drying, suction drying, hot air drying, infrared drying, drying with a flash lamp such as a xenon lamp, UV drying, etc. One or a combination of methods can be applied. Among these, suction drying and hot air drying are preferable because the solvent component contained in the conductive ink forming the ink image line portion can be efficiently volatilized and the semiconductor layer is hardly deteriorated during transfer.

インキ画線部形設被転写部材を用いて、支持体に転写印刷する方法としては、例えば、グラビアオフセット印刷法、マイクロコンタクト法、凸版反転印刷法とが挙げられる。なかでも凸版反転印刷法は、グラビアオフセット印刷法よりも高精細なインキ画線部が形成でき、マイクロコンタクト法よりも大面積化が可能で生産性に優れることから好ましい。 Examples of the method for transferring and printing on the support using the ink image line-shaped member to be transferred include a gravure offset printing method, a microcontact method, and a letterpress reverse printing method. Among these, the letterpress reverse printing method is preferable because it can form a higher-definition ink image area than the gravure offset printing method, can have a larger area than the microcontact method, and is excellent in productivity.

凸版反転印刷法は、ソース電極およびドレイン電極の反転パターンに対応する凸部が形成された凸版と、離形性を有する被転写部材とが用いられる。導電性インクを該被転写部材の表面全面に塗布する工程と、当該凸版を、当該被転写部材上の塗布された導電性インク面に押圧して、ソース電極およびドレイン電極の反転パターンに対応するインキ部分を凸版上に転移・除去する工程と、凸版で押圧された反転パターンが除去されることにより、ソース電極およびドレイン電極に対応するインキ画線部が形成された被転写部材を用いて、基板等の支持体上に転写印刷をする工程と、を備えた印刷方法である。
ソース電極およびドレイン電極の反転パターンに対応するインキ部分を凸版上に転移することで、凸版で押圧されなかった、ソース電極およびドレイン電極に対応する画線部が被転写部材上に残留する。被転写部材は離形性を有していることから、ソース電極およびドレイン電極に対応する画線が設けられた、離形性を有している被転写部材を、予め半導体層が形成された支持体と接触させることで、半導体層上に当該画線部が転写される。
In the relief printing method, a relief plate having projections corresponding to the inversion patterns of the source electrode and the drain electrode and a member to be transferred having a releasability are used. Applying conductive ink to the entire surface of the member to be transferred, and pressing the relief plate against the applied conductive ink surface on the member to be transferred, corresponding to the reverse pattern of the source electrode and drain electrode Using the transferred member in which the ink image line portion corresponding to the source electrode and the drain electrode is formed by removing the reversal pattern pressed by the relief plate, the step of transferring and removing the ink portion on the relief plate, And a step of performing transfer printing on a support such as a substrate.
By transferring the ink portion corresponding to the reversal pattern of the source electrode and the drain electrode onto the relief plate, the image line portions corresponding to the source electrode and the drain electrode that are not pressed by the relief plate remain on the transferred member. Since the member to be transferred has releasability, a semiconductor layer was previously formed on the member to be transferred having releasability provided with image lines corresponding to the source electrode and the drain electrode. By making contact with the support, the image area is transferred onto the semiconductor layer.

ソース電極およびドレイン電極に対応した導電性インクによる画線部は、支持体上で例えば、熱風オーブンで加熱する、赤外線を照射して焼成する等により、導電体からなるソース電極および同ドレイン電極を形成する。この焼成により導電性インクに含有された揮発性成分は、導電体から完全に除去される。また、バインダー成分が分解する場合には、バインダー成分も形成された導電体中から消失する。しかしながら、導電性材料に比べてバインダー成分が極少量である場合には、焼成前後で、導電性インクの画線部と、焼成後に得られる導電体の画線部とで、画線部の膜厚や形状には変化が起こらない。焼成前後で、画線部の膜厚減少や形状変化が大きいと見込まれる場合には、これらの変化を見込んで、インキ画線部をより厚膜で形成する、版形状を変更する等することで、導電体として意図した膜厚かつ形状のソース電極およびドレイン電極を得ることができる。   The image line portion of the conductive ink corresponding to the source electrode and the drain electrode is obtained by heating the source electrode and the drain electrode made of the conductor on the support by, for example, heating in a hot air oven or firing by irradiating with infrared rays. Form. The volatile component contained in the conductive ink is completely removed from the conductor by this baking. Further, when the binder component is decomposed, the binder component also disappears from the formed conductor. However, when the amount of the binder component is extremely small compared to the conductive material, the film of the image area is composed of the image area of the conductive ink and the image area of the conductor obtained after baking before and after baking. No change in thickness or shape. If it is expected that there will be a significant decrease in the film thickness or shape change in the image area before and after firing, the ink image line area should be formed with a thicker film, or the plate shape should be changed in anticipation of these changes. Thus, a source electrode and a drain electrode having a thickness and shape intended as a conductor can be obtained.

また、インキ画線形設被転写部材を用いて半導体層を有する支持体に転写印刷し、電極形成用インキ画線部を形成する上記方法によれば、転写異常のない、矩形の電極形状を持ったソース電極およびドレイン電極が得られる。このようなソース電極およびドレイン電極を有する薄膜トランジスタは、駆動した際に、移動度や閾値電圧のバラツキがより少ない薄膜トランジスタとなる。   In addition, according to the above method of forming an ink image line portion for electrode formation by transfer printing on a support having a semiconductor layer using an ink image linear transfer member, it has a rectangular electrode shape with no transfer abnormality. A source electrode and a drain electrode are obtained. A thin film transistor having such a source electrode and a drain electrode becomes a thin film transistor with less variation in mobility and threshold voltage when driven.

具体的には、ソース電極およびドレイン電極の電極厚みが同一であり、そのいずれもが50nm以上、好ましくは100〜200nmといった極めて均一な導電体からなり、凹型、凸型といった異常のない、適正な電極形状のソース電極およびドレイン電極が容易に得られる。その結果、このようなトランジスタはトランジスタアレイや集積回路等を得るのに最適であるばかりでなく、安定したチャネル形状が得られるため、薄膜トランジスタとして駆動した際に、移動度や閾値電圧のバラツキがより少ない薄膜トランジスタとなる。この様な優れた特徴は、スクリーン印刷法やインクジェット印刷法の様な、従来の印刷方法では到底達し得ない、上記した転写印刷の特徴である。   Specifically, the source electrode and the drain electrode have the same electrode thickness, both of which are made of a very uniform conductor of 50 nm or more, preferably 100 to 200 nm, and have no abnormalities such as concave and convex shapes. Electrode-shaped source and drain electrodes can be easily obtained. As a result, such a transistor is not only optimal for obtaining a transistor array, an integrated circuit, etc., but also has a stable channel shape. The number of thin film transistors is reduced. Such excellent features are the features of transfer printing described above, which cannot be achieved by conventional printing methods such as screen printing and ink jet printing.

移動度や閾値電圧のバラツキがより少ない薄膜トランジスタを得るためには、上記と合わせて、下地である半導体層の厚みを薄く均一に成膜することも重要である。具体的には、半導体表面の算術平均粗さRaが50nm以下で、半導体層の厚みが100nm以下、好ましくは10〜60nmのときに、上層に積層される電極形成用インキ画線部の塗膜が破断することなく均一な積層印刷が可能となるため好ましい。   In order to obtain a thin film transistor with less variation in mobility and threshold voltage, it is also important to form a thin semiconductor layer that is a base uniformly in combination with the above. Specifically, when the arithmetic mean roughness Ra of the semiconductor surface is 50 nm or less and the thickness of the semiconductor layer is 100 nm or less, preferably 10 to 60 nm, the coating film of the ink forming portion for electrode formation laminated on the upper layer Is preferable because uniform layered printing can be performed without breaking.

算術平均粗さRaとは、粗さ曲線からその平均線の方向に基準長さだけを抜き取り、この抜取り部分の平均線の方向にX軸を、縦倍率の方向にY軸を取り、粗さ曲線をy=f(χ)で表したときに、以下の特定式によって求められる値をナノメートル(nm)で表したものをいう。このRaは、JIS B 0601(1994)、JIS B 0031(1994)に詳細に規定されている。   Arithmetic average roughness Ra is a roughness curve with the reference length extracted in the direction of the average line, the X-axis in the direction of the average line and the Y axis in the direction of the vertical magnification. When the curve is expressed by y = f (χ), it means a value obtained by the following specific formula expressed in nanometers (nm). This Ra is defined in detail in JIS B 0601 (1994) and JIS B 0031 (1994).

この様な算術平均粗さは、当該ソース電極又はドレイン電極の半導体層を積層する側の表面を対象に、例えば、原子間力顕微鏡(Atomic Force Microscope;通称AFM)、例えば、日本ビーコ株式会社製Nano Scope IIIaといった装置を用いて、容易に求めることができる。この算術平均粗さは、例えば、1×1μm角の範囲を設定して、その範囲で測定することで求めることが出来る。   Such arithmetic average roughness is, for example, an atomic force microscope (commonly known as AFM), for example, manufactured by Nippon Biko Co., Ltd., on the surface of the source electrode or drain electrode on the side where the semiconductor layers are stacked. It can be easily determined using a device such as Nano Scope IIIa. The arithmetic average roughness can be obtained by setting a 1 × 1 μm square range and measuring within that range, for example.

薄膜トランジスタの半導体層に用いられる半導体材料としては、有機、無機の半導体材料が適用できる。有機半導体材料としては、例えば、低分子有機半導体して、フタロシアニン誘導体、ポリフィリン誘導体、ナフタレンテトラカルボン酸ジイミド誘導体、フラーレン誘導体、ペンタセンおよびペンタセントリイソプロピルシリル(TIPS)ペンタセン等のアセン系化合物、各種ペンタセン前駆体、アントラセン、ペリレン、ピレン、フェナントレン、コロネン等の多環芳香族化合物およびその誘導体、オリゴチオフェンおよびその誘導体、チアゾール誘導体、フラーレン誘導体、ジナフトチオフェン系化合物、カーボンナノチューブ等の炭素系化合物、その他、ベンゾチエノベンゾチオフェン等のチオフェン、フェニレン、ビニレン等を組み合わせた各種低分子半導体の一種以上およびこれら共重合体が好適に使用できる。 As a semiconductor material used for the semiconductor layer of the thin film transistor, an organic or inorganic semiconductor material can be applied. Examples of organic semiconductor materials include low-molecular organic semiconductors such as phthalocyanine derivatives, porphyrin derivatives, naphthalene tetracarboxylic acid diimide derivatives, fullerene derivatives, pentacene and pentacentriisopropylsilyl (TIPS) pentacene, and various pentacene precursors. Body, anthracene, perylene, pyrene, phenanthrene, coronene and other polycyclic aromatic compounds and derivatives thereof, oligothiophene and derivatives thereof, thiazole derivatives, fullerene derivatives, dinaphthothiophene compounds, carbon nanotubes and other carbon compounds, etc. One or more kinds of various low-molecular semiconductors combined with thiophene such as benzothienobenzothiophene, phenylene, vinylene, and the like, and copolymers thereof can be suitably used.

また、高分子化合物として、ポリチオフェン、ポリ(3−ヘキシルチオフェン)(P3HT)、PQT−12等のポリチオフェン系高分子、B10TTT、PB12TTT、PB14TTT等のチオフェン−チエノチオフェン共重合体、F8T2等のフルオレン系高分子、その他、パラフェニレンビニレン等のフェニレンビニレン系高分子、ポリトリアリールアミン等のアリールアミン系高分子等が好適に使用できる。また、これら有機半導体材料に加え、加熱処理やEB、Xeフラッシュランプ等のエネルギー線照射により無機半導体へと改質可能な溶液溶解性のSi半導体前駆体、IGZO、YGZO,ZnO等の酸化物半導体の前駆対等が適用できる。 In addition, as a polymer compound, polythiophene, poly (3-hexylthiophene) (P3HT), polythiophene polymers such as PQT-12, thiophene-thienothiophene copolymers such as B10TTT, PB12TTT, PB14TTT, and fluorenes such as F8T2 Polymers, phenylene vinylene polymers such as paraphenylene vinylene, arylamine polymers such as polytriarylamine, and the like can be suitably used. In addition to these organic semiconductor materials, solution-soluble Si semiconductor precursors that can be modified into inorganic semiconductors by heat treatment, energy beam irradiation such as EB and Xe flash lamps, and oxide semiconductors such as IGZO, YGZO, and ZnO The precursor pair of etc. is applicable.

薄膜トランジスタの半導体層に用いられる半導体材料としては、より低温かつ簡便に半導体層を形成することができ、取扱いが容易であることから、無機半導体よりも有機半導体の方が好ましい。有機半導体の中でも、自己凝集性が高く、結晶構造を取り易いものが、より優れたトランジスタ特性を発揮することができるので好ましい。 As a semiconductor material used for the semiconductor layer of the thin film transistor, an organic semiconductor is preferable to an inorganic semiconductor because the semiconductor layer can be easily formed at a lower temperature and is easy to handle. Among organic semiconductors, those having a high self-aggregation property and easy to take a crystal structure are preferable because more excellent transistor characteristics can be exhibited.

有機および無機半導体材料のインク化に適用可能な溶剤は、常温もしくは多少の加熱で該半導体材料を溶解でき、適度の揮発性を有し、溶剤揮発後に有機半導体薄膜を形成できればよく、例えば、トルエン、キシレン、クロロホルム、クロロベンゼン類、シクロヘキシルベンゼン、テトラリン、N−メチル−2−ピロリドン、ジメチルスルホキシド、イソホロン、スルホラン、テトラヒドロフラン、メシチレン、アニソール、ナフタレン誘導体、ベンゾニトリル、アミルベンゼン、γブチルラクトン、アセトン、メチルエチルケトン等の有機溶剤を用いることができる。   Solvents that can be applied to inks of organic and inorganic semiconductor materials only need to be able to dissolve the semiconductor materials at room temperature or slightly heated, have appropriate volatility, and form an organic semiconductor thin film after volatilization of the solvent. , Xylene, chloroform, chlorobenzenes, cyclohexylbenzene, tetralin, N-methyl-2-pyrrolidone, dimethyl sulfoxide, isophorone, sulfolane, tetrahydrofuran, mesitylene, anisole, naphthalene derivatives, benzonitrile, amylbenzene, γ-butyllactone, acetone, methyl ethyl ketone An organic solvent such as can be used.

また、これら溶液にインク特性の向上を目的として、ポリスチレン、ポリメチルメタクリレート等のポリマーやシリコーン系やフッ素系の界面活性剤等の表面エネルギー調整剤を添加することもできる。特に結晶性半導体溶液へのフッ素系界面活性剤は、インク特性の向上効果のみならず、インクの乾燥により形成した半導体膜の特性、例えば薄膜トランジスタの移動度の向上等が期待できることから、好適に使用できる。   In addition, for the purpose of improving ink characteristics, a surface energy adjusting agent such as a polymer such as polystyrene or polymethylmethacrylate or a silicone-based or fluorine-based surfactant can be added to these solutions. In particular, a fluorosurfactant for a crystalline semiconductor solution is preferably used because it can be expected not only to improve the ink characteristics but also to improve the characteristics of the semiconductor film formed by drying the ink, for example, the mobility of the thin film transistor. it can.

薄膜トランジスタの半導体層の成膜方法としては、特に制限はなく、公知慣用の、乾式、湿式のいずれのプロセスでも形成させることができる。具体的には、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、イオンプレーティング法、スパッタリング法、大気圧プラズマ法、CVD法に代表されるドライプロセスや、以下に例示する様な印刷法等のウエットプロセスが適用できる。特に、ウエットプロセスは、製造コストの劇的な低減が期待できることから本発明の好ましい実施形態である。ウエットプロセスとして、例えば、インクジェット法、スクリーン印刷法、スピンコート法、ブレードコート法、バーコート法、スリットコート法、エッジキャスト法、ディップコート法、スプレーコート法、グラビア印刷法、フレキソ印刷法、グラビアオフセット印刷法、凸版オフセット印刷法、凸版反転印刷法等が用いられる。ウエットプロセスの中では、材料使用効率に優れる点で、インクジェット法、スピンコート法、エッジキャスト法、ディップコート法、ブレードコート法が好ましい。   The method for forming the semiconductor layer of the thin film transistor is not particularly limited, and the thin film transistor can be formed by any known and commonly used dry or wet process. Specifically, the vacuum deposition method, molecular beam epitaxial growth method, ion cluster beam method, ion plating method, sputtering method, atmospheric pressure plasma method, dry process represented by CVD method, and printing method as exemplified below A wet process such as the above can be applied. In particular, the wet process is a preferred embodiment of the present invention because a dramatic reduction in manufacturing cost can be expected. Examples of the wet process include an inkjet method, a screen printing method, a spin coating method, a blade coating method, a bar coating method, a slit coating method, an edge casting method, a dip coating method, a spray coating method, a gravure printing method, a flexographic printing method, and a gravure method. An offset printing method, a letterpress offset printing method, a letterpress reverse printing method, and the like are used. Among the wet processes, an inkjet method, a spin coating method, an edge casting method, a dip coating method, and a blade coating method are preferable in terms of excellent material use efficiency.

本発明の薄膜トランジスタの製造方法において、インキ画線部形設被転写部材を、予め半導体層が形成された支持体に押圧接触させ、電極形成用インキ画線部を半導体層上に転移させることで、薄膜トランジスタの一部を構成する積層体が形成されるが、押圧時の圧力は1MPa以下であることが好ましく、より好ましくは100〜500kPaである。転写印刷時に過度な圧力がかかると、半導体層に電極形成用インキ画線部が食い込んでしまったり、半導体層を突き破ってしまったりして適切にトランジスタが駆動せずに、移動度や閾値電圧のバラツキも大きくなる。また転写圧力が低すぎると、転写ムラが大きくなり、同様にトランジスタ特性のバラツキが大きくなる。   In the method for producing a thin film transistor of the present invention, the ink image line-shaped transfer target member is pressed and brought into contact with a support on which a semiconductor layer has been formed in advance, and the electrode image forming ink image area is transferred onto the semiconductor layer. A laminate constituting a part of the thin film transistor is formed, and the pressure during pressing is preferably 1 MPa or less, and more preferably 100 to 500 kPa. If an excessive pressure is applied during transfer printing, the ink image forming area of the electrode formation bites into the semiconductor layer or breaks through the semiconductor layer, causing the transistor to not drive properly, and the mobility and threshold voltage. The variation also increases. On the other hand, when the transfer pressure is too low, transfer unevenness increases, and the variation in transistor characteristics also increases.

さらにトランジスタ特性のバラツキを抑制させるためには、上記被転写部材が接触する支持体面全体にわたり均一な転写圧力が加わることが好ましく、被転写部材の表面の平滑性が高い方が好ましい。具体的には被転写部材表面の算術平均粗さRaが10nm以下で、より好ましくはRaが2nm以下の場合、被転写部材表面の突起物に起因する電極形成用インキ画線部の部分的な転写ムラを防ぐことができる。 Further, in order to suppress variations in transistor characteristics, it is preferable to apply a uniform transfer pressure over the entire support surface with which the member to be transferred contacts, and it is preferable that the surface of the member to be transferred has high smoothness. Specifically, when the arithmetic average roughness Ra of the surface of the transferred member is 10 nm or less, and more preferably Ra is 2 nm or less, a partial area of the ink image forming portion for electrode formation caused by the protrusion on the surface of the transferred member Uneven transfer can be prevented.

本発明の薄膜トランジスタの絶縁体層に用いられる絶縁体材料としては、絶縁性を有する材料を含んでいれば制限はなく、例えば、ポリパラキシリレン樹脂、ポリスチレン樹脂、ポリカーボネート樹脂、ポリビニルアルコール樹脂、ポリ酢酸ビニル樹脂、ポリスルホン樹脂、ポリアクリロニトリル系樹脂、メタクリル系樹脂、ポリ塩化ビニリデン系樹脂、フッ素系樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリビニルピロリドン系樹脂、ポリシアネート樹脂、ポリオレフィン樹脂、ポリテルペン樹脂、ポリフッ化ビニリデン、ポリテトラフルオロエチレン等のフッ素系樹脂、(メタ)アクリル樹脂、ジアリルフタレート樹脂、メラミン樹脂、ウレタン樹脂、ポリエステル樹脂、アルキッド樹脂等の有機膜を形成する樹脂や、加水分解および必要に応じて加熱処理により無機皮膜を形成する、シラン化合物、シラザン化合物、マグネシウムアルコキシド化合物、アルミニウムアルコキシド化合物、タンタルアルコキシド化合物、イオン性液体、イオン性ゲルが使用できる。又、これら単体又は2種類以上を併用してもよく、必要に応じてジルコニア、二酸化珪素、酸化アルミニウム、酸化チタン、酸化タンタル等の酸化物、SrTiO、BaTiO等の強誘電性酸化物、窒化珪素、窒化アルミニウム等の窒化物、硫化物、フッ化物等の誘電体微粒子を分散させることができる。 The insulator material used for the insulator layer of the thin film transistor of the present invention is not limited as long as it includes an insulating material. For example, polyparaxylene resin, polystyrene resin, polycarbonate resin, polyvinyl alcohol resin, Vinyl acetate resin, polysulfone resin, polyacrylonitrile resin, methacrylic resin, polyvinylidene chloride resin, fluorine resin, epoxy resin, polyimide resin, polyamide resin, polyamideimide resin, polyvinylpyrrolidone resin, polycyanate resin, polyolefin resin , Fluorine resin such as polyterpene resin, polyvinylidene fluoride, polytetrafluoroethylene, organic such as (meth) acrylic resin, diallyl phthalate resin, melamine resin, urethane resin, polyester resin, alkyd resin A silane compound, a silazane compound, a magnesium alkoxide compound, an aluminum alkoxide compound, a tantalum alkoxide compound, an ionic liquid, or an ionic gel that forms an inorganic film by hydrolysis and heat treatment as necessary can be used. . These may be used alone or in combination of two or more. If necessary, oxides such as zirconia, silicon dioxide, aluminum oxide, titanium oxide, and tantalum oxide, ferroelectric oxides such as SrTiO 3 and BaTiO 3 , Dielectric fine particles such as nitrides such as silicon nitride and aluminum nitride, sulfides and fluorides can be dispersed.

絶縁体材料のインク化に適用可能な溶剤に制限はなく、例えば水、炭化水素系、アルコール系、ケトン系、エーテル系、エステル系、グリコールエーテル系、フッ素系などの各種有機溶剤が使用できる。また必要に応じて、酸化防止剤、レベリング剤、離型促進剤、皮膜形成促進のための各種触媒を使用することができる。 There is no limitation on the solvent that can be applied to the ink of the insulating material, and various organic solvents such as water, hydrocarbon, alcohol, ketone, ether, ester, glycol ether, and fluorine can be used. Moreover, antioxidants, leveling agents, mold release accelerators, and various catalysts for promoting film formation can be used as necessary.

本発明の薄膜トランジスタのゲート電極に用いられる導電材料としては、導電性を有する材料を含んでいれば特に制限はなく、例えば、金、銀、銅、ニッケル、亜鉛、アルミニウム、カルシウム、マグネシウム、鉄、白金、パラジウム、スズ、クロム、鉛、等の金属や、銀/パラジウム等のこれら金属の合金;酸化銀、有機銀、有機金等の比較的低温で熱分化して導電性金属を与える熱分解性金属化合物;酸化亜鉛(ZnO)、酸化インジュウムスズ(ITO)等の導電性金属酸化物等を用いることができる。また導電性高分子としては、例えば、ポリエチレンジオキシチオフェン/ポリスチレンスルホン酸(PEDOT/PSS)、ポリアニリン等を用いることができる。さらにカーボンナノチューブ等の炭素系の導電材料も用いることができる。 The conductive material used for the gate electrode of the thin film transistor of the present invention is not particularly limited as long as it includes a conductive material. For example, gold, silver, copper, nickel, zinc, aluminum, calcium, magnesium, iron, Metals such as platinum, palladium, tin, chromium, lead, etc., and alloys of these metals such as silver / palladium; thermal decomposition that thermally differentiates at relatively low temperatures, such as silver oxide, organic silver, and organic gold, to give conductive metals Conductive metal compounds; conductive metal oxides such as zinc oxide (ZnO) and indium tin oxide (ITO) can be used. As the conductive polymer, for example, polyethylene dioxythiophene / polystyrene sulfonic acid (PEDOT / PSS), polyaniline, or the like can be used. Furthermore, carbon-based conductive materials such as carbon nanotubes can also be used.

この絶縁体層、およびゲート電極層は、公知慣用の、乾式、湿式のいずれのプロセスでも形成させることができる。具体的には、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、イオンプレーティング法、スパッタリング法、大気圧プラズマ法、CVD法に代表されるドライプロセスや、以下に例示する様な印刷法等のウエットプロセスが適用できる。特に、ウエットプロセスは、製造コストの劇的な低減が期待できることから本発明の好ましい実施形態である。ウエットプロセスとして、例えば、インクジェット印刷法、スクリーン印刷法、スピンコート法、バーコート法、スリットコート法、ディップコート法、スプレーコート法、グラビア印刷法、フレキソ印刷法、グラビアオフセット印刷法、凸版オフセット印刷法、凸版反転印刷法等が用いられる。   The insulator layer and the gate electrode layer can be formed by any known and commonly used dry or wet processes. Specifically, the vacuum deposition method, molecular beam epitaxial growth method, ion cluster beam method, ion plating method, sputtering method, atmospheric pressure plasma method, dry process represented by CVD method, and printing method as exemplified below A wet process such as the above can be applied. In particular, the wet process is a preferred embodiment of the present invention because a dramatic reduction in manufacturing cost can be expected. Examples of wet processes include inkjet printing, screen printing, spin coating, bar coating, slit coating, dip coating, spray coating, gravure printing, flexographic printing, gravure offset printing, letterpress offset printing. And letterpress reverse printing are used.

印刷法により、ゲート絶縁膜の様な絶縁体層を形成させる場合、それに用いる絶縁体インクは、公知慣用の各種絶縁体材料を溶媒に溶解又は分散させることにより調製することができる。   When an insulating layer such as a gate insulating film is formed by a printing method, the insulating ink used for the insulating layer can be prepared by dissolving or dispersing various known and usual insulating materials in a solvent.

絶縁体層表面は、トランジスタ特性の向上のために、例えば、ヘキサメチルジシラザン(HMDS)、オクチルトリクロロシラン(OTS−8)、オクタデシルトリクロロシラン、(OTS−18)、ドデシルトリクロロシラン(DTS)、フッ素置換オクタトリクロロシラン(PFOTS)、β−フェネチルトリクロロシラン等の各種シランカップリング剤でSAM(自己組織膜)処理を行うことができる。   In order to improve the transistor characteristics, the surface of the insulator layer is formed, for example, by hexamethyldisilazane (HMDS), octyltrichlorosilane (OTS-8), octadecyltrichlorosilane, (OTS-18), dodecyltrichlorosilane (DTS), SAM (self-organized film) treatment can be performed with various silane coupling agents such as fluorine-substituted octatrichlorosilane (PFOTS) and β-phenethyltrichlorosilane.

また、上記SAM処理を行った絶縁体層と半導体層との界面の親和性が不充分である場合には、それを良好にし、かつトランジスタ特性を向上させるために、必要であれば、フッ素系界面活性剤等を用いることができる。   In addition, when the affinity of the interface between the insulator layer and the semiconductor layer subjected to the SAM treatment is insufficient, if necessary, in order to improve it and improve the transistor characteristics, a fluorine-based material is used. A surfactant or the like can be used.

印刷法により、ゲート電極を形成する場合、それに用いる導電性インクとしては、ソース電極およびドレイン電極を形成するために用いることができる、上記各種の導電性材料を含有する導電性インクをいずれも使用できる。ゲート電極と、ソース電極やドレイン電極とは、電極の形成に当たって、異なる導電性材料を用いた導電性インクを組み合わせて使用することもできる。   When forming a gate electrode by printing, any conductive ink containing the above various conductive materials that can be used to form a source electrode and a drain electrode is used as the conductive ink used for the gate electrode. it can. The gate electrode, the source electrode, and the drain electrode can be used in combination with conductive inks using different conductive materials in forming the electrodes.

本発明の薄膜トランジスタの絶縁層、ゲート電極の厚みは、特に制限されるものではないが、絶縁層の厚みはON/OFF値のバラツキを抑えられる点で5〜1000nmが好ましい。ゲート電極の厚みは、フレキシブル基材への追従性が良い点で20〜1000nmが好ましい。   The thicknesses of the insulating layer and the gate electrode of the thin film transistor of the present invention are not particularly limited, but the thickness of the insulating layer is preferably 5 to 1000 nm from the viewpoint of suppressing variation in the ON / OFF value. The thickness of the gate electrode is preferably 20 to 1000 nm in terms of good followability to a flexible substrate.

本発明の薄膜トランジスタは必要であれば最上層に保護膜層を形成することができる。保護膜層を設けることで外気の影響を最小限にでき、薄膜トランジスタの電気的特性を安定化することができる。保護膜層に用いられる保護膜材料としては、加熱、光、電子線等により改質処理により、光、酸素、水、イオン等のバリヤー性に優れた膜が形成できるものであれば良く、例えば、上記絶縁体材料と同様の材料が使用できる。保護膜層をウエットプロセスで形成する場合、適用できる溶剤に制限は無く、上記した樹脂を溶解又は分散させるものであれば良い。また必要に応じて、保護膜材料には、シリコーン系およびフッ素系の各種界面活性剤を添加することができる。 In the thin film transistor of the present invention, a protective film layer can be formed on the uppermost layer if necessary. By providing the protective film layer, the influence of outside air can be minimized, and the electrical characteristics of the thin film transistor can be stabilized. The protective film material used for the protective film layer may be any material that can form a film having excellent barrier properties such as light, oxygen, water, ions, etc. by modification treatment by heating, light, electron beam, etc. The same material as the insulator material can be used. When the protective film layer is formed by a wet process, there is no limitation on the applicable solvent as long as it dissolves or disperses the above-described resin. If necessary, various surfactants such as silicone and fluorine can be added to the protective film material.

本発明の薄膜トランジスタは、任意の製造方法で製造することができるが、例えば、インキ画線部形設被転写部材を用いて、支持体に転写印刷して得られたインキ画線部を焼成して、導電体からなるソース電極および同ドレイン電極を形成するが、さらに、薄膜トランジスタを形成する各層、即ち、半導体層、絶縁体層およびゲート電極の形成をいずれも印刷で行うことにより、より生産性が高く、かつ均一性に優れた薄膜トランジスタを容易に製造できる薄膜トランジスタが得られる。更に、こうして得られた薄膜トランジスタは、複数個を集積化することでトランジスタアレイや集積回路とすることが出来る。   The thin film transistor of the present invention can be manufactured by an arbitrary manufacturing method. For example, an ink image line portion obtained by transfer printing on a support is baked using an ink image line shape forming transfer member. Thus, the source electrode and the drain electrode made of a conductor are formed. Further, by forming each layer forming the thin film transistor, that is, the semiconductor layer, the insulator layer, and the gate electrode by printing, the productivity is increased. A thin film transistor that is easy to manufacture a thin film transistor that is high in uniformity and excellent in uniformity can be obtained. Further, the thin film transistors thus obtained can be integrated into a transistor array or an integrated circuit.

(凸版反転印刷法によるソース電極およびドレイン電極の作製)
平均粒子径がナノメートルオーダーの銀粒子が均一に液媒体に分散させられた、エタノール溶媒を含む導電性インク(DIC株式会社製RAGT−28、以下、「ナノ粒子銀インク」という)を、フィルム上にシリコーンゴム層を形成した透明ブランケットのシリコーンゴム面にスリットコーターにより均一に塗布し、タックが残る程度に乾燥させた後、ソース電極およびドレイン電極やゲート電極等の所望するパターンのネガパターンを形成した、凸状の鋭角部分(エッジ)の精度に優れた、ガラスのウエットエッチングにより得たガラス凸版を、該ナノ粒子銀インク均一塗布面に押し当てて不要な部分を除去した。ブランケット上に残存したパターンを、さらに乾燥させ導電性インク中の溶媒が十分に揮発した後に、基材上に150kPaの圧力で押し当てて、所望するパターンを基材上に転写した。尚、透明ブランケットのシリコーンゴム面全面を対象に、1×1μm角の範囲を任意に10箇所設けて、それらの算術平均粗さを測定したところ、その平均値は0.8nmであった。
(Production of source and drain electrodes by letterpress reverse printing)
A conductive ink containing ethanol solvent (RAGT-28 manufactured by DIC Corporation, hereinafter referred to as “nanoparticle silver ink”) in which silver particles having an average particle diameter of nanometer order are uniformly dispersed in a liquid medium is used as a film. Apply uniformly to the silicone rubber surface of a transparent blanket with a silicone rubber layer on it using a slit coater and dry it to the extent that tack remains, and then apply a negative pattern of the desired pattern such as the source electrode, drain electrode and gate electrode. The formed glass relief printing plate obtained by wet etching of glass, which was excellent in the precision of the convex acute angle portion (edge), was pressed against the uniform surface of the nanoparticle silver ink to remove unnecessary portions. After the pattern remaining on the blanket was further dried and the solvent in the conductive ink was sufficiently evaporated, the pattern was pressed onto the substrate at a pressure of 150 kPa to transfer the desired pattern onto the substrate. In addition, when the 10 × 1 μm square range was arbitrarily provided over the entire silicone rubber surface of the transparent blanket and the arithmetic average roughness thereof was measured, the average value was 0.8 nm.

(半導体パラメータ特性評価)
以下に示す薄膜トランジスタのテスト素子を作成し、その特性評価を行った。Id−Vg、Id−Vd特性を半導体パラメータ測定装置(ケースレー社製4200)を用いて測定し、電界効果移動度、ON/OFF値を周知の方法より算出した。
(Semiconductor parameter characteristic evaluation)
Thin film transistor test elements shown below were prepared and their characteristics were evaluated. Id-Vg and Id-Vd characteristics were measured using a semiconductor parameter measuring apparatus (4200 manufactured by Keithley), and field effect mobility and ON / OFF value were calculated by known methods.

(実施例1)
BGTC構造を有する薄膜トランジスタのテスト素子を以下の手順で作成し評価した。
(1)ゲート電極の形成:厚さ0.7mmの無アルカリガラス上に膜厚100nmのCr膜をスパッタリング法により成膜した後、フォトレジストを塗布して露光・現像し、ウエットエッチングでCr膜をパターニングすることでゲート電極を形成した。
(2)絶縁層の形成:ポリパラキシリレン樹脂(日本パリレン社製、商品名パリレン−C)をソース電極およびドレイン電極、半導体層が形成された支持体上にCVD法により化学蒸着し、厚さ1000nmの絶縁層を形成した。
(3)半導体層の形成:有機半導体2,7−ジオクチル[1]ベンゾチエノ[3,2−b][1]ベンゾチオフェン(C8−BTBT)のメシチレン0.5wt%溶液を用いて、ブレードコート法により先に形成した絶縁層上に半導体層を形成した。半導体層の1×1μm角の範囲を任意に5箇所設けて、それらの算術平均粗さRaを測定したところ、その平均値は20nmであった。
(4)ソース電極およびドレイン電極の形成:先に形成した半導体層上に、上記ナノ粒子銀インクを用い、凸版反転印刷法によるソース電極およびドレイン電極の作製に従って、チャネル長20μm、チャネル幅500μm、電極幅20μmとなる様にソース電極およびドレイン電極パターンを形成し、クリーンオーブン中で80℃30分焼成し、厚さ100nmの銀電極を形成した。
Example 1
A thin film transistor test element having a BGTC structure was prepared and evaluated by the following procedure.
(1) Formation of gate electrode: After a Cr film having a film thickness of 100 nm is formed on a non-alkali glass having a thickness of 0.7 mm by sputtering, a photoresist is applied, exposed and developed, and Cr film is formed by wet etching. Was patterned to form a gate electrode.
(2) Formation of insulating layer: Polyparaxylylene resin (trade name: Parylene-C, manufactured by Japan Parylene Co., Ltd.) is chemically deposited by CVD on the support on which the source and drain electrodes and the semiconductor layer are formed. An insulating layer having a thickness of 1000 nm was formed.
(3) Formation of semiconductor layer: Blade coating method using a 0.5 wt% mesitylene solution of organic semiconductor 2,7-dioctyl [1] benzothieno [3,2-b] [1] benzothiophene (C8-BTBT) A semiconductor layer was formed on the previously formed insulating layer. Arbitrary five 1 × 1 μm square ranges of the semiconductor layer were provided and their arithmetic average roughness Ra was measured. The average value was 20 nm.
(4) Formation of source electrode and drain electrode: Using the above nanoparticle silver ink on the previously formed semiconductor layer, according to the preparation of the source electrode and the drain electrode by the relief printing method, the channel length is 20 μm, the channel width is 500 μm, A source electrode and a drain electrode pattern were formed so as to have an electrode width of 20 μm, and baked at 80 ° C. for 30 minutes in a clean oven to form a silver electrode having a thickness of 100 nm.

(比較例1)
ソース電極およびドレイン電極の形成方法を以下に変更した以外は実施例1と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
ソース電極およびドレイン電極の形成:市販のスクリーン印刷用銀インクを用いてスクリーン印刷法にて、先に形成した半導体層上にチャネル長100μm、チャネル幅500μm、電極幅100μmとなる様に電極パターンを形成した以外は実施例1と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
(Comparative Example 1)
A thin film transistor test element was prepared and evaluated in the same manner as in Example 1 except that the method for forming the source electrode and the drain electrode was changed as follows.
Formation of source electrode and drain electrode: An electrode pattern is formed on a previously formed semiconductor layer with a channel length of 100 μm, a channel width of 500 μm, and an electrode width of 100 μm by screen printing using commercially available silver ink for screen printing. A thin film transistor test element was prepared and evaluated in the same manner as in Example 1 except that it was formed.

(比較例2)
ソース電極およびドレイン電極の形成方法を以下に変更した以外は実施例1と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
ソース電極およびドレイン電極の形成:市販のインクジェット用銀インクを用いてインクジェット印刷法にて、先に形成した半導体層上にチャネル長150μm、チャネル幅500μm、電極幅150μmとなる様に電極パターンを形成した以外は実施例1と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
(Comparative Example 2)
A thin film transistor test element was prepared and evaluated in the same manner as in Example 1 except that the method for forming the source electrode and the drain electrode was changed as follows.
Formation of source electrode and drain electrode: An electrode pattern is formed on a previously formed semiconductor layer using a commercially available silver ink for ink jet so that the channel length is 150 μm, the channel width is 500 μm, and the electrode width is 150 μm. A thin film transistor test element was prepared and evaluated in the same manner as in Example 1 except that.

(実施例2)
ゲート電極の形成方法を以下に変更した以外は実施例1と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
(Example 2)
A thin film transistor test element was prepared and evaluated in the same manner as in Example 1 except that the method for forming the gate electrode was changed as follows.

ゲート電極の形成:上記のナノ粒子銀インクを用い、凸版反転印刷法によりゲート電極パターンを形成し、クリーンオーブン中で120℃30分焼成し、厚さ100nmの銀電極を形成した。   Formation of gate electrode: Using the above nanoparticle silver ink, a gate electrode pattern was formed by a letterpress reverse printing method, and baked in a clean oven at 120 ° C. for 30 minutes to form a silver electrode having a thickness of 100 nm.

(実施例3)
半導体層の形成方法とソース電極およびドレイン電極の形成方法を以下に変更した以外は実施例1と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
半導体層の形成:有機半導体を用いて、真空蒸着法により先に形成した絶縁層上に半導体層を形成した。半導体層の1×1μm角の範囲を任意に5箇所設けて、それらの算術平均粗さRaを測定したところ、その平均値は10nmであった。
ソース電極およびドレイン電極の形成:先に形成した絶縁層上に、上記ナノ粒子銀インクを用い、凸版反転印刷法によるソース電極およびドレイン電極の作製に従って、チャネル長20μm、チャネル幅500μm、電極幅20μmとなる様にソース電極およびドレイン電極パターンを形成し、クリーンオーブン中で150℃30分焼成し、厚さ100nmの銀電極を形成した。
(Example 3)
A thin film transistor test element was prepared and evaluated in the same manner as in Example 1 except that the method for forming the semiconductor layer and the method for forming the source and drain electrodes were changed as follows.
Formation of semiconductor layer: An organic semiconductor was used to form a semiconductor layer on the insulating layer previously formed by vacuum deposition. Arbitrary five 1 × 1 μm square ranges of the semiconductor layer were provided and their arithmetic average roughness Ra was measured. The average value was 10 nm.
Formation of source electrode and drain electrode: on the insulating layer formed earlier, the nanoparticle silver ink is used, and according to the preparation of the source electrode and the drain electrode by the relief printing method, the channel length is 20 μm, the channel width is 500 μm, and the electrode width is 20 μm. A source electrode and a drain electrode pattern were formed so as to be and fired in a clean oven at 150 ° C. for 30 minutes to form a silver electrode having a thickness of 100 nm.

(比較例3)
BGBC型構造を有する薄膜トランジスタのテスト素子を以下の手順で作成し評価した。
(1)ゲート電極の形成:厚さ0.7mmの無アルカリガラス上に膜厚100nmのCr膜をスパッタリング法により成膜した後、フォトレジストを塗布して露光・現像し、ウェットエッチングでCr膜をパターニングすることでゲート電極を形成した。
(2)絶縁層の形成:ポリパラキシリレン樹脂(日本パリレン社製、商品名パリレン−C)をソース電極およびドレイン電極、半導体層が形成された支持体上にCVD法により化学蒸着し、厚さ1000nmの絶縁層を形成した。
(3)ソース電極およびドレイン電極の形成:先に形成した絶縁層上に、上記ナノ粒子銀インクを用い、凸版反転印刷法によるソース電極およびドレイン電極の作製に従って、チャネル長20μm、チャネル幅500μm、電極幅20μmとなる様にソース電極およびドレイン電極パターンを形成し、クリーンオーブン中で150℃30分焼成し、厚さ100nmの銀電極を形成した。
(4)半導体層の形成:有機半導体ジナフト[2,3−b:2’,3’−f]チエノ[3,2−b]チオフェンを用いて、真空蒸着法により先に形成したソース電極およびドレイン電極上に半導体層を形成した。
(Comparative Example 3)
A thin film transistor test element having a BGBC structure was prepared and evaluated by the following procedure.
(1) Formation of gate electrode: After a Cr film having a thickness of 100 nm is formed on a non-alkali glass having a thickness of 0.7 mm by a sputtering method, a photoresist is applied, exposed and developed, and Cr film is formed by wet etching. Was patterned to form a gate electrode.
(2) Formation of insulating layer: Polyparaxylylene resin (trade name: Parylene-C, manufactured by Japan Parylene Co., Ltd.) is chemically deposited by CVD on the support on which the source and drain electrodes and the semiconductor layer are formed. An insulating layer having a thickness of 1000 nm was formed.
(3) Formation of source electrode and drain electrode: On the insulating layer formed earlier, the nanoparticle silver ink was used, and according to the preparation of the source electrode and the drain electrode by the relief printing method, the channel length was 20 μm, the channel width was 500 μm, A source electrode and a drain electrode pattern were formed so as to have an electrode width of 20 μm, and baked in a clean oven at 150 ° C. for 30 minutes to form a silver electrode having a thickness of 100 nm.
(4) Formation of a semiconductor layer: a source electrode previously formed by vacuum evaporation using organic semiconductor dinaphtho [2,3-b: 2 ′, 3′-f] thieno [3,2-b] thiophene and A semiconductor layer was formed on the drain electrode.

各テスト素子にて測定した、トランジスタ特性を表1に示す。   Table 1 shows the transistor characteristics measured with each test element.

Figure 2018037486
Figure 2018037486

実施例1と比較例1および2の対比からわかる通り、ソース電極およびドレイン電極を形成する工程において、転写印刷法を用いて被転写部材上でインク画線部を乾燥してから半導体層上に転写すると、トップコンタクト型の薄膜トランジスタでもトランジスタが駆動し、一方でスクリーン印刷法やインクジェット法のように乾燥工程を経ないで、導電インクを直接半導体層上に成膜して電極パターンを形成するとトランジスタが駆動せずに電界効果移動度が得られないことが明らかである。また実施例3と比較例3との対比からわかる通り、BGBC型薄膜トランジスタではやはり優れた電界効果移動度が得られないことが明らかである。   As can be seen from the comparison between Example 1 and Comparative Examples 1 and 2, in the step of forming the source electrode and the drain electrode, the ink image area is dried on the transfer member using the transfer printing method, and then the semiconductor electrode is formed on the semiconductor layer. When transferred, the transistor is driven even by the top contact type thin film transistor. On the other hand, when the electrode pattern is formed by forming the conductive ink directly on the semiconductor layer without passing through the drying process like the screen printing method or the ink jet method, the transistor is formed. It is clear that field effect mobility cannot be obtained without driving. Further, as can be seen from the comparison between Example 3 and Comparative Example 3, it is clear that excellent field effect mobility cannot be obtained with the BGBC type thin film transistor.

本発明の薄膜トランジスタの製造方法によれば、生産性に優れたウェットプロセスによるトップコンタクト型薄膜トランジスタが容易に得られるので、例えば、画像表示デバイスのバックプレーンや集積回路を容易に製造することができる。   According to the method for manufacturing a thin film transistor of the present invention, a top contact type thin film transistor by a wet process excellent in productivity can be easily obtained. For example, a backplane or an integrated circuit of an image display device can be easily manufactured.

1 基板、2 絶縁体層、3、G ゲート電極、4 ソース電極・ドレイン電極、5 半導体層、S ソース電極、D ドレイン電極、L チャネル長 1 substrate, 2 insulator layer, 3 G gate electrode, 4 source electrode / drain electrode, 5 semiconductor layer, S source electrode, D drain electrode, L channel length

Claims (9)

ソース電極およびドレイン電極と、半導体層、絶縁体層、ゲート電極を具備する薄膜トランジスタの製造方法において、離型性を有する被転写部材上にソース電極およびドレイン電極を形成するためのインク画線部を形成する工程と、被転写部材上で該インク画線部を乾燥する工程と、被転写部材を支持体にして該インク画線部を半導体層が成膜された被印刷基材上に転写印刷する工程とを備えることを特徴とする薄膜トランジスタの製造方法。   In a method for manufacturing a thin film transistor including a source electrode and a drain electrode, and a semiconductor layer, an insulator layer, and a gate electrode, an ink image line portion for forming the source electrode and the drain electrode on a transfer member having releasability A step of forming, a step of drying the ink image area on the transferred member, and a transfer printing of the ink image area on the substrate to be printed on which the semiconductor layer is formed by using the transferred member as a support. And a process for manufacturing the thin film transistor. ソース電極およびドレイン電極を形成するためのインク画線部が設けられた、離型性を有する被転写部材が、ソース電極およびドレイン電極の画線に対応する凸部が形成された凸版と、離型性を有する被転写部材とを用い、導電性インクを被転写部材の表面全面に塗布する工程と、凸版を当該被転写部材上の塗布された導電性インク面に押圧する工程から得られる、凸版で押圧された非画線部が除去された、ソース電極およびドレイン電極に対応する画線が形成された被転写部材である請求項1記載の薄膜トランジスタの製造方法。   A releasable transfer member provided with an ink image line portion for forming a source electrode and a drain electrode has a relief plate formed with a convex portion corresponding to the image line of the source electrode and the drain electrode. Using a transferred member having moldability, obtained from a step of applying conductive ink to the entire surface of the transferred member, and a step of pressing the relief plate onto the applied conductive ink surface on the transferred member. 2. The method for manufacturing a thin film transistor according to claim 1, wherein the thin film transistor is a member to be transferred from which a non-image area pressed by a relief plate is removed and an image line corresponding to a source electrode and a drain electrode is formed. 半導体層が有機半導体からなり、半導体層の形成をウエットプロセスで行う請求項1または2記載の薄膜トランジスタの製造方法。   3. The method of manufacturing a thin film transistor according to claim 1, wherein the semiconductor layer is made of an organic semiconductor, and the semiconductor layer is formed by a wet process. 半導体層をインクジェット法、スピンコート法、エッジキャスト法、ディップコート法、またはブレードコート法で成膜することを特徴とする請求項1〜3いずれか一項記載の薄膜トランジスタの製造方法。   4. The method for producing a thin film transistor according to claim 1, wherein the semiconductor layer is formed by an ink jet method, a spin coat method, an edge cast method, a dip coat method, or a blade coat method. 半導体層表面の算術平均粗さをRaとしたときに、Raが50nm以下で、且つ半導体層の膜厚が100nm以下であることを特徴とする請求項1〜4いずれか一項に記載の薄膜トランジスタの製造方法。   The thin film transistor according to any one of claims 1 to 4, wherein Ra is 50 nm or less and the thickness of the semiconductor layer is 100 nm or less when the arithmetic average roughness of the surface of the semiconductor layer is Ra. Manufacturing method. 被転写部材表面の算術平均粗さRaが10nm以下であることを特徴とする請求項1〜5いずれか一項記載の薄膜トランジスタの製造方法。   6. The method of manufacturing a thin film transistor according to claim 1, wherein an arithmetic average roughness Ra of the surface of the member to be transferred is 10 nm or less. 被転写部材上のインク画線部を半導体層が成膜された被印刷基材上に転写印刷する際の圧力が1MPa以下であることを特徴とする請求項1〜6いずれか一項に記載の薄膜トランジスタの製造方法。   The pressure at the time of transferring and printing the ink image area on the transferred member onto the substrate to be printed on which the semiconductor layer is formed is 1 MPa or less. Manufacturing method of the thin film transistor. 被転写部材上のインク画線部が、水またはアルコール系溶剤を含有する導電性インクを用いて形成されることを特徴とする請求項1〜7いずれか一項記載の薄膜トランジスタの製造方法。   The method for producing a thin film transistor according to any one of claims 1 to 7, wherein the ink image area on the transferred member is formed using a conductive ink containing water or an alcohol solvent. ソース電極およびドレイン電極の膜厚が50nm以上であることを特徴とする請求項1〜8いずれか一項記載の薄膜トランジスタの製造方法。 The method of manufacturing a thin film transistor according to any one of claims 1 to 8, wherein the film thickness of the source electrode and the drain electrode is 50 nm or more.
JP2016168122A 2016-08-30 2016-08-30 Thin film transistor manufacturing method Pending JP2018037486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016168122A JP2018037486A (en) 2016-08-30 2016-08-30 Thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016168122A JP2018037486A (en) 2016-08-30 2016-08-30 Thin film transistor manufacturing method

Publications (1)

Publication Number Publication Date
JP2018037486A true JP2018037486A (en) 2018-03-08

Family

ID=61566018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016168122A Pending JP2018037486A (en) 2016-08-30 2016-08-30 Thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP2018037486A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970308A (en) * 2018-09-30 2020-04-07 中国科学院苏州纳米技术与纳米仿生研究所 Thin film transistor and manufacturing method of heterojunction active layer thereof
WO2021044705A1 (en) * 2019-09-03 2021-03-11 国立大学法人東京大学 Source/drain electrode for organic semiconductor device, organic semiconductor device using same, and production method for source/drain electrode and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970308A (en) * 2018-09-30 2020-04-07 中国科学院苏州纳米技术与纳米仿生研究所 Thin film transistor and manufacturing method of heterojunction active layer thereof
CN110970308B (en) * 2018-09-30 2023-07-21 中国科学院苏州纳米技术与纳米仿生研究所 Thin film transistor and manufacturing method of heterojunction active layer thereof
WO2021044705A1 (en) * 2019-09-03 2021-03-11 国立大学法人東京大学 Source/drain electrode for organic semiconductor device, organic semiconductor device using same, and production method for source/drain electrode and semiconductor device

Similar Documents

Publication Publication Date Title
US8623478B2 (en) Organic semiconductor ink composition and method for forming organic semiconductor pattern using the same
US7271098B2 (en) Method of fabricating a desired pattern of electronically functional material
JP6393936B2 (en) THIN FILM TRANSISTOR, TRANSISTOR ARRAY, THIN FILM TRANSISTOR MANUFACTURING METHOD, AND TRANSISTOR ARRAY MANUFACTURING METHOD
KR20070092663A (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
JP6252017B2 (en) Organic semiconductor layer forming solution, organic semiconductor layer, and organic thin film transistor
WO2010010791A1 (en) Organic transistor and method for manufacturing the same
US20110117695A1 (en) Fabrication method of organic thin-film transistors
TWI677104B (en) Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor
JP6887806B2 (en) Thin film transistor and its manufacturing method
US9263686B2 (en) Method of manufacturing organic thin film transistor having organic polymer insulating layer
JP2009246342A (en) Field-effect transistor, method of manufacturing the same, and image display apparatus
JP6393937B2 (en) Thin film transistor manufacturing method, thin film transistor, and transistor array
WO2011142267A1 (en) Organic semiconductor film and method for manufacturing the same, and stamp for contact printing
JP2018037486A (en) Thin film transistor manufacturing method
JP2007095777A (en) Organic semiconductor thin film, manufacturing method thereof, and field effect transistor
WO2014136436A1 (en) Organic thin film transistor and method for manufacturing same
JP2009239033A (en) Method of manufacturing organic thin-film transistor and/or organic thin-film transistor array, organic thin-film transistor, and organic thin-film transistor array
JP5071643B2 (en) Manufacturing method of electronic device
KR20100021975A (en) Device and process involving pinhole undercut area
JP2010219447A (en) Ink for organic transistor, electrode of organic transistor and method of forming the same, and organic transistor
JP2012169404A (en) Method for manufacturing thin film transistor
KR101588287B1 (en) Method for fabrication pattern of nano material
JP5103982B2 (en) Method for manufacturing organic semiconductor element
JP7145243B2 (en) Organic thin film transistor and method for manufacturing organic thin film transistor
Kim et al. Characterization of 6, 13-bis (triisopropylsilylethynyl) pentacene organic thin film transistors fabricated using pattern-induced confined structure

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20180220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190624