JP5614896B2 - ターボ符号化方法及びターボ符号化方法を具現するための装置 - Google Patents
ターボ符号化方法及びターボ符号化方法を具現するための装置 Download PDFInfo
- Publication number
- JP5614896B2 JP5614896B2 JP2011543433A JP2011543433A JP5614896B2 JP 5614896 B2 JP5614896 B2 JP 5614896B2 JP 2011543433 A JP2011543433 A JP 2011543433A JP 2011543433 A JP2011543433 A JP 2011543433A JP 5614896 B2 JP5614896 B2 JP 5614896B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- bit
- block
- interleaved
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/258—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with turbo codes, e.g. Turbo Trellis Coded Modulation [TTCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3988—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for rate k/n convolutional codes, with k>1, obtained by convolutional encoders with k inputs and n outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
- H04L1/006—Trellis-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
Description
図1に示すように、前記CTC符号化器は、1/3符号化器101、インターリーバ102、パンクチャリング(puncturing)103を備えて構成される。
前記図2に示すように、シンボル分離モジュールは、符号化されたビットをサブブロックA,B,Y1,Y2,W1及びW2に分離する(ステップ201)。
前記図3に示すように、ビットのマッピング順序は、i1i2q1q2で、ここで、i1=0及びi1=1に対しては、信号点配置図上において右側半分プレーン及び左側半分プレーンでの各々のポイントに該当する。そして、i2=0及びi2=1に対しては、信号点配置図上において中間及び両側サイドに該当する。
前記図4に示すように、入力ビットAi 401及びBi 402は、1/3CTC符号化器に対する入力集合として使用される。そして、パリティビット(Yi及びWi)は、情報ビットAiとBiの併合情報を統合(embody)する。
インターリーブされた情報サブブロックB(ここで、情報サブブロックAとBとは、バイパスされる(by−passed))と、インターリーブされたY1及びY2サブブロックシーケンスのビット単位(bit by bit)で多重化(multiplex)されたパリティシーケンスと(ここで、前記インターリーブされたY1及びY2サブブロックシーケンスのビット単位で多重化されたパリティシーケンスは、Y1サブブロックインターリーバからの第1出力ビット、Y2サブブロックインターリーバからの第1出力ビット、Y1サブブロックインターリーバからの第2出力ビット、及びY2サブブロックインターリーバからの第2出力ビットを含む。)、インターリーブされたW2及びW1サブブロックシーケンスのビット単位(bit by bit)で多重化されたパリティシーケンスとを備え、前記インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたパリティシーケンスは、W2サブブロックインターリーバからの第1出力ビット、W1サブブロックインターリーバからの第1出力ビット、W2サブブロックインターリーバからの第2出力ビット、及びW1サブブロックインターリーバからの第2出力ビットを含むことを特徴とする装置。
前記図5において、インターリーバにおいてサブブロックインターリーブモジュールからの出力は、シーケンスA´,B´,Y´1,Y´2,W´1,W´2と仮定する。
前記図6に示すように、シーケンスY´1が第1番目にマッピングされる。IEEE 802.16e標準において、Y´1,iと共に同時に符号化器から出力されるパリティビットは、W´1,iである。以後、W´1がマッピングされる。
前記図7に示すように、シーケンスA´が第1番目にマッピングされる。A´iと共に同時にCTC符号化器に入力されるシーケンスB´での該当ビットは、B´iである。以後、シーケンスB´がマッピングされる。
102 インターリーバ
103 パンクチャリング
104 構成符号化器
105 CTCインターリーバ
Claims (20)
- コーディング方法において、
(a)CTC(Convolutional Turbo Coding)インターリーバを利用して、構成符号化器(constituent encoder)を利用して情報ビットA及びBをインタリーブして、インターリーブした情報ビットC及びDをそれぞれ出力する過程と、
(b)構成符号化器(constituent encoder)を利用して、前記情報ビットA及びBと前記インターリーブした情報ビットC及びDを符号化し、パリティシーケンスY1及びW1、Y2及びW2をそれぞれ出力する過程と、
(c)前記情報ビットA及びB、前記パリティシーケンスY1及びY2、前記パリティシーケンスW2及びW1をそれぞれインターリーブする過程と、
(d)インターリーブされた情報サブブロックA、インターリーブされた情報サブブロックB、インターリーブされたY1及びY2サブブロックシーケンスのビット単位(bit by bit)で多重化(multiplexed)されたシーケンス、インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスを出力する過程と、を含み、
前記インターリーブされたY1及びY2サブブロックシーケンスのビット単位で多重化されたシーケンスは、Y1サブブロックインターリーバからの第1出力ビット、Y2サブブロックインターリーバからの第1出力ビット、Y1サブブロックインターリーバからの第2出力ビット、Y2サブブロックインターリーバからの第2出力ビットの順番に応じて、前記Y1サブブロックインターリーバからの第1出力ビット、前記Y2サブブロックインターリーバからの第1出力ビット、前記Y1サブブロックインターリーバからの第2出力ビット、前記Y2サブブロックインターリーバからの第2出力ビットを含み、
前記インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスは、W2サブブロックインターリーバからの第1出力ビット、W1サブブロックインターリーバからの第1出力ビット、W2サブブロックインターリーバからの第2出力ビット、W1サブブロックインターリーバからの第2出力ビットの順番に応じて、前記W2サブブロックインターリーバからの第1出力ビット、前記W1サブブロックインターリーバからの第1出力ビット、前記W2サブブロックインターリーバからの第2出力ビット、前記W1サブブロックインターリーバからの第2出力ビットを含む方法。 - インターリーブされたY2サブブロックシーケンスのビットが高い信頼度を有する信号点配置図ポイント(constellation points)のビットにマッピングされると、インターリーブされたW2サブブロックシーケンスの該当ビットは低い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY2サブブロックシーケンスのビットが低い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW2サブブロックシーケンスの該当ビットは高い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY1サブブロックシーケンスのビットが高い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW1サブブロックシーケンスの該当ビットは低い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY1サブブロックシーケンスのビットが低い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW1サブブロックシーケンスの該当ビットは高い信頼度を有する信号点配置図ポイントのビットにマッピングされる請求項1に記載の方法。 - 装置において、
情報ビットA及びBをインタリーブして、インターリーブした情報ビットC及びDをそれぞれ出力するCTC(Convolutional Turbo Coding)インターリーバと、
前記情報ビットA及びBと前記インターリーブした情報ビットC及びDを符号化し、パリティシーケンスY1及びW1、Y2及びW2をそれぞれ出力する構成符号化器(constituent encoder)と、
前記情報ビットA及びB、前記パリティシーケンスY1及びY2、前記パリティシーケンスW2及びW1をそれぞれインターリーブし、インターリーブされた情報サブブロックA、インターリーブされた情報サブブロックB、インターリーブされたY1及びY2サブブロックシーケンスのビット単位(bit by bit)で多重化(multiplexed)されたシーケンス、インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスを出力する多数のインターリーバと、を含み、
前記インターリーブされたY1及びY2サブブロックシーケンスのビット単位で多重化されたシーケンスは、Y1サブブロックインターリーバからの第1出力ビット、Y2サブブロックインターリーバからの第1出力ビット、Y1サブブロックインターリーバからの第2出力ビット、Y2サブブロックインターリーバからの第2出力ビットの順番に応じて、前記Y1サブブロックインターリーバからの第1出力ビット、前記Y2サブブロックインターリーバからの第1出力ビット、前記Y1サブブロックインターリーバからの第2出力ビット、前記Y2サブブロックインターリーバからの第2出力ビットを含み、
前記インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスは、W2サブブロックインターリーバからの第1出力ビット、W1サブブロックインターリーバからの第1出力ビット、W2サブブロックインターリーバからの第2出力ビット、W1サブブロックインターリーバからの第2出力ビットの順番に応じて、前記W2サブブロックインターリーバからの第1出力ビット、前記W1サブブロックインターリーバからの第1出力ビット、 前記W2サブブロックインターリーバからの第2出力ビット、前記W1サブブロックインターリーバからの第2出力ビットを含む装置。 - インターリーブされたY2サブブロックシーケンスのビットが高い信頼度を有する信号点配置図ポイント(constellation points)のビットにマッピングされると、インターリーブされたW2サブブロックシーケンスの該当ビットは低い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY2サブブロックシーケンスのビットが低い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW2サブブロックシーケンスの該当ビットは高い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY1サブブロックシーケンスのビットが高い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW1サブブロックシーケンスの該当ビットは低い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY1サブブロックシーケンスのビットが低い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW1サブブロックシーケンスの該当ビットは高い信頼度を有する信号点配置図ポイントのビットにマッピングされる請求項3に記載の装置。 - 装置において、
情報サブブロックA、情報サブブロックB、Y1サブブロックのパリティシーケンス、Y2サブブロックのパリティシーケンス、W2サブブロックのパリティシーケンス、W1サブブロックのパリティシーケンスを受信し、
インターリーブされた情報サブブロックA、インターリーブされた情報サブブロックB、インターリーブされたY1及びY2サブブロックシーケンスのビット単位(bit by bit)で多重化(multiplexed)されたシーケンス、インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスを出力する多数のサブブロックインターリーバを含み、
前記インターリーブされたY1及びY2サブブロックシーケンスのビット単位で多重化されたシーケンスは、Y1サブブロックインターリーバからの第1出力ビット、Y2サブブロックインターリーバからの第1出力ビット、Y1サブブロックインターリーバからの第2出力ビット、Y2サブブロックインターリーバからの第2出力ビットの順番に応じて、前記Y1サブブロックインターリーバからの第1出力ビット、前記Y2サブブロックインターリーバからの第1出力ビット、前記Y1サブブロックインターリーバからの第2出力ビット、前記Y2サブブロックインターリーバからの第2出力ビットを含み、
前記インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスは、W2サブブロックインターリーバからの第1出力ビット、W1サブブロックインターリーバからの第1出力ビット、W2サブブロックインターリーバからの第2出力ビット、W1サブブロックインターリーバからの第2出力ビットの順番に応じて、前記W2サブブロックインターリーバからの第1出力ビット、前記W1サブブロックインターリーバからの第1出力ビット、 前記W2サブブロックインターリーバからの第2出力ビット、前記W1サブブロックインターリーバからの第2出力ビットを含む装置。 - インターリーブされたY2サブブロックシーケンスのビットが高い信頼度を有する信号点配置図ポイント(constellation points)のビットにマッピングされると、インターリーブされたW2サブブロックシーケンスの該当ビットは低い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY2サブブロックシーケンスのビットが低い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW2サブブロックシーケンスの該当ビットは高い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY1サブブロックシーケンスのビットが高い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW1サブブロックシーケンスの該当ビットは低い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY1サブブロックシーケンスのビットが低い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW1サブブロックシーケンスの該当ビットは高い信頼度を有する信号点配置図ポイントのビットにマッピングされる請求項5に記載の装置。 - 方法において、
多数のサブブロックインターリーバが、情報サブブロックA、情報サブブロックB、Y1サブブロックのパリティシーケンス、Y2サブブロックのパリティシーケンス、W2サブブロックのパリティシーケンス、W1サブブロックのパリティシーケンスを受信する過程と、
前記多数のサブブロックインターリーバがインターリーブされた情報サブブロックA、インターリーブされた情報サブブロックB、インターリーブされたY1及びY2サブブロックシーケンスのビット単位(bit by bit)で多重化(multiplexed)されたシーケンス、インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスを出力する過程と、を含み、
前記インターリーブされたY1及びY2サブブロックシーケンスのビット単位で多重化されたシーケンスは、Y1サブブロックインターリーバからの第1出力ビット、Y2サブブロックインターリーバからの第1出力ビット、Y1サブブロックインターリーバからの第2出力ビット、Y2サブブロックインターリーバからの第2出力ビットの順番に応じて、前記Y1サブブロックインターリーバからの第1出力ビット、 前記 Y2サブブロックインターリーバからの第1出力ビット、前記Y1サブブロックインターリーバからの第2出力ビット、前記Y2サブブロックインターリーバからの第2出力ビットを含み、
前記インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスは、W2サブブロックインターリーバからの第1出力ビット、W1サブブロックインターリーバからの第1出力ビット、W2サブブロックインターリーバからの第2出力ビット、W1サブブロックインターリーバからの第2出力ビットの順番に応じて、前記W2サブブロックインターリーバからの第1出力ビット、前記W1サブブロックインターリーバからの第1出力ビット、 前記W2サブブロックインターリーバからの第2出力ビット、前記W1サブブロックインターリーバからの第2出力ビットを含む方法。 - インターリーブされたY2サブブロックシーケンスのビットが高い信頼度を有する信号点配置図ポイント(constellation points)のビットにマッピングされると、インターリーブされたW2サブブロックシーケンスの該当ビットは低い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY2サブブロックシーケンスのビットが低い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW2サブブロックシーケンスの該当ビットは高い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY1サブブロックシーケンスのビットが高い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW1サブブロックシーケンスの該当ビットは低い信頼度を有する信号点配置図ポイントのビットにマッピングされ、
インターリーブされたY1サブブロックシーケンスのビットが低い信頼度を有する信号点配置図ポイントのビットにマッピングされると、インターリーブされたW1サブブロックシーケンスの該当ビットは高い信頼度を有する信号点配置図ポイントのビットにマッピングされる請求項7に記載の方法。 - パリティシーケンスがビット単位で多重化されると、前記インターリーブされた情報サブブロックA及びBはバイパスされる請求項7に記載の方法。
- 前記インターリーブされたY1及びY2サブブロックシーケンスのビット単位で多重化されたシーケンスは、Yと呼ばれる請求項7に記載の方法。
- 前記インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスは、Wと呼ばれる請求項7に記載の方法。
- パリティシーケンスがビット単位で多重化されると、インターリーブされた情報サブブロックA及びBはバイパスされる請求項1に記載の方法。
- 前記インターリーブされたY1及びY2サブブロックシーケンスのビット単位で多重化されたシーケンスは、Yと呼ばれる請求項1に記載の方法。
- 前記インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスは、Wと呼ばれる請求項1に記載の方法。
- パリティシーケンスがビット単位で多重化されると、インターリーブされた情報サブブロックA及びBはバイパスされる請求項3に記載の装置。
- 前記インターリーブされたY1及びY2サブブロックシーケンスのビット単位で多重化されたシーケンスは、Yと呼ばれる請求項3に記載の装置。
- 前記インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスは、Wと呼ばれる請求項3に記載の装置。
- パリティシーケンスがビット単位で多重化されると、前記インターリーブされた情報サブブロックA及びBはバイパスされる請求項5に記載の装置。
- 前記インターリーブされたY1及びY2サブブロックシーケンスのビット単位で多重化されたシーケンスは、Yと呼ばれる請求項5に記載の装置。
- 前記インターリーブされたW2及びW1サブブロックシーケンスのビット単位で多重化されたシーケンスは、Wと呼ばれる請求項5に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810189684.9 | 2008-12-26 | ||
CN2008101896849A CN101710850B (zh) | 2008-12-26 | 2008-12-26 | 卷积Turbo编码方法及实现编码方法的设备 |
PCT/KR2009/007791 WO2010074537A2 (en) | 2008-12-26 | 2009-12-24 | Convolutional turbo coding method and device for implementing the coding method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012514373A JP2012514373A (ja) | 2012-06-21 |
JP2012514373A5 JP2012514373A5 (ja) | 2013-02-14 |
JP5614896B2 true JP5614896B2 (ja) | 2014-10-29 |
Family
ID=41718480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011543433A Active JP5614896B2 (ja) | 2008-12-26 | 2009-12-24 | ターボ符号化方法及びターボ符号化方法を具現するための装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8788919B2 (ja) |
EP (2) | EP2683087A3 (ja) |
JP (1) | JP5614896B2 (ja) |
KR (1) | KR20100076893A (ja) |
CN (1) | CN101710850B (ja) |
HK (1) | HK1140066A1 (ja) |
MY (1) | MY161322A (ja) |
RU (1) | RU2514088C2 (ja) |
WO (1) | WO2010074537A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8526454B2 (en) * | 2009-03-27 | 2013-09-03 | Nokia Corporation | Apparatus and method for bit remapping in a relay enhanced communication system |
EP2477335B1 (en) * | 2011-01-18 | 2019-05-29 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and reveiving data in communication/broadcasting system |
EP2579468B1 (en) | 2011-10-05 | 2020-05-06 | Telefonaktiebolaget LM Ericsson (publ) | Method and device for decoding a transport block of a communication signal |
US9058880B2 (en) * | 2013-02-04 | 2015-06-16 | National Tsing Hua University | Unequal bit reliability information storage method for communication and storage systems |
KR102453474B1 (ko) | 2015-02-27 | 2022-10-14 | 한국전자통신연구원 | 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법 |
WO2016137204A1 (ko) | 2015-02-27 | 2016-09-01 | 한국전자통신연구원 | 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법 |
KR102453476B1 (ko) | 2015-02-27 | 2022-10-14 | 한국전자통신연구원 | 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법 |
WO2016137254A1 (ko) | 2015-02-27 | 2016-09-01 | 한국전자통신연구원 | 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법 |
RU2616180C1 (ru) * | 2015-11-30 | 2017-04-12 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) | Способ диагностики сверточных кодов |
US11349598B2 (en) * | 2016-09-30 | 2022-05-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Spatially coupled polar codes |
CN109547158B (zh) * | 2018-11-07 | 2022-03-22 | 中国电子科技集团公司第七研究所 | 一种Turbo码的编码方法及译码方法 |
CN112436843B (zh) * | 2020-11-27 | 2024-03-15 | 西安空间无线电技术研究所 | 一种Turbo码信道外交织器的设计方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6430722B1 (en) * | 1998-01-23 | 2002-08-06 | Hughes Electronics Corporation | Forward error correction scheme for data channels using universal turbo codes |
CA2742096C (en) * | 1999-04-13 | 2015-01-06 | Ericsson Ab | Rate matching and channel interleaving for a communications system |
US6476734B2 (en) * | 2000-09-14 | 2002-11-05 | Texas Instruments Incorporated | Method and apparatus for prioritizing information protection in high order modulation symbol mapping |
KR100689551B1 (ko) * | 2001-06-18 | 2007-03-09 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 데이터 송신 및수신장치 및 방법 |
KR100526525B1 (ko) * | 2001-10-17 | 2005-11-08 | 삼성전자주식회사 | 이동통신시스템에서 패킷 재전송을 위한 송수신 장치 및 방법 |
KR100474682B1 (ko) * | 2001-10-31 | 2005-03-08 | 삼성전자주식회사 | 무선통신시스템에서 패킷 재전송을 위한 송수신 장치 및 방법 |
KR100860660B1 (ko) * | 2002-01-09 | 2008-09-26 | 삼성전자주식회사 | 통신시스템의 인터리빙 장치 및 방법 |
KR20030097358A (ko) * | 2002-06-20 | 2003-12-31 | 삼성전자주식회사 | 성상도에 따라 설정된 펑처링 패턴을 기초로 컨볼루셔널엔코더 및 터보 코더를 이용한 신호의 부호화 방법 |
KR100770902B1 (ko) * | 2004-01-20 | 2007-10-26 | 삼성전자주식회사 | 고속 무선 데이터 시스템을 위한 가변 부호율의 오류 정정부호 생성 및 복호 장치 및 방법 |
EP2613466A3 (en) * | 2004-07-07 | 2014-03-26 | Samsung Electronics Co., Ltd | Apparatus and method for transmitting a pilot signal in a BWA communication system using transmit antennas |
KR100656982B1 (ko) * | 2004-12-21 | 2006-12-13 | 한국전자통신연구원 | 휴대 인터넷 단말기의 복호 장치 및 방법 |
KR100739182B1 (ko) * | 2005-12-08 | 2007-07-13 | 엘지전자 주식회사 | 시공간 harq 기법을 제공하는 이동 통신 단말기 및 그방법 |
KR20070080921A (ko) * | 2006-02-09 | 2007-08-14 | 삼성전자주식회사 | 통신시스템에서 인터리빙 장치 및 방법 |
KR101283862B1 (ko) * | 2006-08-16 | 2013-07-08 | 엘지전자 주식회사 | 터보 부호의 부호화 장치 및 방법 |
KR101407172B1 (ko) * | 2007-08-06 | 2014-06-12 | 엘지전자 주식회사 | 터보 코드를 이용한 데이터 전송 방법 |
US8225165B2 (en) * | 2007-10-12 | 2012-07-17 | Industrial Technology Research Institute | Methods and devices for encoding data in communication systems |
US8386903B2 (en) * | 2007-10-31 | 2013-02-26 | Futurewei Technologies, Inc. | Bit reverse interleaving methods for QAM modulation in a wireless communication system |
KR101558562B1 (ko) * | 2008-05-26 | 2015-10-07 | 엘지전자 주식회사 | 터보코드를 이용한 데이터 전송장치 및 방법 |
US8446811B2 (en) * | 2009-04-24 | 2013-05-21 | Nec Laboratories America, Inc. | Constellation re-arrangement and bit grouping |
-
2008
- 2008-12-26 CN CN2008101896849A patent/CN101710850B/zh active Active
-
2009
- 2009-12-23 KR KR1020090129663A patent/KR20100076893A/ko active Search and Examination
- 2009-12-24 RU RU2011126117/08A patent/RU2514088C2/ru active
- 2009-12-24 MY MYPI2011002887A patent/MY161322A/en unknown
- 2009-12-24 JP JP2011543433A patent/JP5614896B2/ja active Active
- 2009-12-24 WO PCT/KR2009/007791 patent/WO2010074537A2/en active Application Filing
- 2009-12-24 EP EP20130183205 patent/EP2683087A3/en not_active Ceased
- 2009-12-24 EP EP09180770A patent/EP2202887A1/en not_active Ceased
- 2009-12-28 US US12/647,866 patent/US8788919B2/en active Active
-
2010
- 2010-06-21 HK HK10106104.8A patent/HK1140066A1/xx unknown
Also Published As
Publication number | Publication date |
---|---|
US8788919B2 (en) | 2014-07-22 |
CN101710850A (zh) | 2010-05-19 |
EP2683087A3 (en) | 2014-04-30 |
HK1140066A1 (en) | 2010-09-30 |
US20100169748A1 (en) | 2010-07-01 |
KR20100076893A (ko) | 2010-07-06 |
WO2010074537A3 (en) | 2010-10-07 |
MY161322A (en) | 2017-04-14 |
CN101710850B (zh) | 2013-10-30 |
EP2202887A1 (en) | 2010-06-30 |
EP2683087A2 (en) | 2014-01-08 |
RU2514088C2 (ru) | 2014-04-27 |
WO2010074537A2 (en) | 2010-07-01 |
JP2012514373A (ja) | 2012-06-21 |
RU2011126117A (ru) | 2013-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5614896B2 (ja) | ターボ符号化方法及びターボ符号化方法を具現するための装置 | |
CN107026709B (zh) | 一种数据包编码处理方法及装置、基站及用户设备 | |
US9467176B2 (en) | Computationally efficient convolutional coding with rate-matching | |
US8316286B2 (en) | System and method for rate matching to enhance system throughput based on packet size | |
RU2481702C2 (ru) | Многоуровневый код циклической проверки избыточностью в системе беспроводной связи | |
JP4992900B2 (ja) | 受信装置及びその復号方法 | |
CN1275278A (zh) | 利用不带有交织的并行编码的通信系统和方法 | |
US9154165B2 (en) | Apparatus and method for transmitting data using a CTC (convolutional turbo code) encoder in a mobile communication system | |
WO2014029425A9 (en) | Soft metrics compressing method | |
US7873897B2 (en) | Devices and methods for bit-level coding and decoding of turbo codes | |
JP2006094048A (ja) | 無線通信装置およびそのインタリーブ方法ならびにデインタリーブ方法 | |
KR20090091254A (ko) | 터보 디코더 장치 및 방법 | |
JP2001251199A (ja) | 送信装置、通信システム及びその方法 | |
KR100653232B1 (ko) | 케이블 다운스트림 전송을 위한 qam 심볼 매핑 방법 및장치 | |
CN102301604B (zh) | 无线通信装置 | |
KR101049947B1 (ko) | 컨볼루셔널 터보 코드 부호화 장치 및 컨볼루셔널 터보 코드를 사용하는 부호화 방법 | |
JP3514213B2 (ja) | 直接連接畳込み符号器、及び、直接連接畳込み符号化方法 | |
CN117240401A (zh) | 编码传输方法、解码方法和通信装置 | |
JP2000031837A (ja) | 符号化方法 | |
KR20090086730A (ko) | 무선통신 시스템에서 인터리빙 방법 | |
KR20120071511A (ko) | 이동통신 시스템의 데이터 레이트 매칭 방법 및 장치 | |
KR20100105222A (ko) | 통신시스템에서 인터리빙을 위한 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5614896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |