JP5610508B2 - 演算装置、演算方法及びプログラム - Google Patents
演算装置、演算方法及びプログラム Download PDFInfo
- Publication number
- JP5610508B2 JP5610508B2 JP2009245484A JP2009245484A JP5610508B2 JP 5610508 B2 JP5610508 B2 JP 5610508B2 JP 2009245484 A JP2009245484 A JP 2009245484A JP 2009245484 A JP2009245484 A JP 2009245484A JP 5610508 B2 JP5610508 B2 JP 5610508B2
- Authority
- JP
- Japan
- Prior art keywords
- operands
- unit
- floating
- operand
- point format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
減算する組み合わせで無効演算例外を発する場合は”0”を、qNANと通常数との組み合わせの場合は”0”を、∞同士、0同士で一致と見なす場合は”0”を、∞と0の組み合わせでは正しい符号を持った∞の符号を、比較情報として生成する。
101 オペランド保持部
110 形式分解部
120 指数差算出部
130 桁合わせ部
140 絶対値加算部
150 比較部
152 オペランド選択部
190 形式整列部
Claims (3)
- 2つのオペランドを保持する機能を有するオペランド保持部と、
固定小数点形式の2つのオペランドを固定小数点加減算する機能と、
浮動小数点形式の2つのオペランドを固定小数点形式とみなして減算する機能と、
浮動小数点形式の2つのオペランドの桁合わせ後の仮数部を絶対値減算する機能と
を有する絶対値加算部と、
浮動小数点形式の2つのオペランドの指数部および符号部の値に応じた比較情報を生成する機能を有する比較部と、
前記比較部によって生成された比較情報に基づいて、前記オペランド保持部によって保持された2つのオペランドのうち一方を選択する機能を有するオペランド選択部と
を備え、
前記オペランド保持部は、
前記絶対値加算部によって前記減算がなされるタイミングで、2つのオペランドを保持し、
前記比較部は、
前記指数部の値がともに所定の範囲内であって、かつ、前記符号部の値が同一であるときは、絶対値加算部による減算結果の符号値を比較情報として生成し、2つのオペランドの指数部の値が所定の範囲内であって、かつ、2つのオペランドの符号部の値が異なるときは、予め定めた規則に従って比較情報を生成し、
前記絶対値加算部は、
浮動小数点形式のオペランドを固定小数点形式の2進整数とすることによって、浮動小数点形式の2つのオペランドを固定小数点形式とみなして減算することを特徴とする演算装置。 - 浮動小数点形式の2つのオペランドを固定小数点形式として減算する減算手段と、
前記減算手段によって前記減算がなされるタイミングで、2つのオペランドを保持する保持手段と、
浮動小数点形式の2つのオペランドの指数部および符号部の値に応じた比較情報を生成する比較情報生成手段と、
前記比較情報生成手段によって生成された前記比較情報に基づいて、前記保持手段によって保持された2つのオペランドのうち一方を選択するオペランド選択手段と
を有し、
前記比較情報生成手段は、
前記指数部の値がともに所定の範囲内であって、かつ、前記符号部の値が同一であるときは、前記減算手段による減算結果の符号値を比較情報として生成し、
前記減算手段は、
浮動小数点形式のオペランドを固定小数点形式の2進整数とすることによって、浮動小数点形式の2つのオペランドを固定小数点形式として減算することを特徴とする演算方法。 - 演算装置のコンピュータに、
浮動小数点形式の2つのオペランドを固定小数点形式として減算する減算ステップと、
前記減算ステップによって前記減算がなされるタイミングで、2つのオペランドをオペランド保持部に保持する保持ステップと、
浮動小数点形式の2つのオペランドの指数部および符号部の値に応じた比較情報を生成する比較情報生成ステップと、
前記比較情報生成ステップによって生成された前記比較情報に基づいて、前記オペランド保持部によって保持された2つのオペランドのうち一方を選択するオペランド選択ステップと
を実行させるプログラムであって、
前記比較情報生成ステップは、
前記指数部の値がともに所定の範囲内であって、かつ、前記符号部の値が同一であるときは、前記減算ステップによる減算結果の符号値を比較情報として生成し、
前記減算ステップは、
浮動小数点形式のオペランドを固定小数点形式の2進整数とすることによって、浮動小数点形式の2つのオペランドを固定小数点形式として減算することを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009245484A JP5610508B2 (ja) | 2009-10-26 | 2009-10-26 | 演算装置、演算方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009245484A JP5610508B2 (ja) | 2009-10-26 | 2009-10-26 | 演算装置、演算方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011090623A JP2011090623A (ja) | 2011-05-06 |
JP5610508B2 true JP5610508B2 (ja) | 2014-10-22 |
Family
ID=44108796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009245484A Expired - Fee Related JP5610508B2 (ja) | 2009-10-26 | 2009-10-26 | 演算装置、演算方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5610508B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62128331A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 情報処理装置 |
JPS63158626A (ja) * | 1986-12-23 | 1988-07-01 | Nec Corp | 演算処理装置 |
JPS6442732A (en) * | 1987-08-10 | 1989-02-15 | Hitachi Ltd | Information processor |
JPH05107281A (ja) * | 1991-10-16 | 1993-04-27 | Matsushita Electric Ind Co Ltd | 周波数測定回路 |
JPH0635671A (ja) * | 1992-07-14 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 浮動小数点加減算装置 |
-
2009
- 2009-10-26 JP JP2009245484A patent/JP5610508B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011090623A (ja) | 2011-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6853777B2 (ja) | プログラム可能な有効度データを使用するデータ処理装置および方法 | |
US9841948B2 (en) | Microarchitecture for floating point fused multiply-add with exponent scaling | |
JP4990977B2 (ja) | 命令に応じた丸め処理の実行 | |
US7546328B2 (en) | Decimal floating-point adder | |
JP6360450B2 (ja) | 浮動小数点オペランドを乗算するためのデータ処理装置及び方法 | |
US9608662B2 (en) | Apparatus and method for converting floating-point operand into a value having a different format | |
US9722629B2 (en) | Method and apparatus for converting from floating point to integer representation | |
US9317251B2 (en) | Efficient correction of normalizer shift amount errors in fused multiply add operations | |
KR102358013B1 (ko) | 3-경로 단일 곱셈-누산기 설계에서 고속 근경로 증분합 | |
Fasi et al. | Numerical behavior of NVIDIA tensor cores | |
US20180052660A1 (en) | Apparatus and method for fixed point to floating point conversion and negative power of two detector | |
JPWO2007096982A1 (ja) | 演算処理装置および演算処理方法 | |
US10489115B2 (en) | Shift amount correction for multiply-add | |
CN108694037B (zh) | 用于在执行浮点减法时估计移位量的装置和方法 | |
Gueron et al. | Accelerating big integer arithmetic using intel ifma extensions | |
CN106997284B (zh) | 实现浮点运算操作的方法和装置 | |
JP7285966B2 (ja) | 多入力浮動小数点加算器 | |
US20170293467A1 (en) | Apparatus and method for supporting a conversion instruction | |
JP5610508B2 (ja) | 演算装置、演算方法及びプログラム | |
JPH04355827A (ja) | 開平演算装置 | |
US10846053B2 (en) | Underflow/overflow detection prior to normalization | |
CN106528050B (zh) | 尾随或前导数字预测器 | |
CN116166217A (zh) | 执行浮点操作的系统和方法 | |
JP2018097864A (ja) | リーディングゼロ予想 | |
US10275218B1 (en) | Apparatus and method for subtracting significand values of floating-point operands |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131025 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140424 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140519 |
|
TRDD | Decision of grant or rejection written | ||
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20140804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5610508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |