JP5603090B2 - レーダ信号処理装置 - Google Patents
レーダ信号処理装置 Download PDFInfo
- Publication number
- JP5603090B2 JP5603090B2 JP2010016432A JP2010016432A JP5603090B2 JP 5603090 B2 JP5603090 B2 JP 5603090B2 JP 2010016432 A JP2010016432 A JP 2010016432A JP 2010016432 A JP2010016432 A JP 2010016432A JP 5603090 B2 JP5603090 B2 JP 5603090B2
- Authority
- JP
- Japan
- Prior art keywords
- doppler
- peak
- order
- bank
- detection means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
このような技術の概要は、以下の通りである。
アンテナにはビーム幅があるので、レーダのアンテナが回転していたとしても、一般に、一つの物標には複数スイープ分の送信パルスが照射される。それらの複数スイープの信号が同一レンジ上で積分されることにより、信号対雑音比の改善が図られる。
ドップラ効果の影響はビーム幅に相当するスイープにおける受信信号の位相の変化を調べることによって抽出でき、ターゲットやクラッタの相対速度に対応したドップラ周波数成分に分離すれば、クラッタを除去できるくらいしきい値を大きく設定したとしても、異なるドップラ周波数成分に存在するターゲットに対するしきい値は増大しないので、ターゲットがクラッタによってマスクされる事態を回避できる。
しかも、ターゲットの速度は、上記範囲外の値である場合には、発生するエリアシング(周波数軸上における折り返し歪み)に阻まれて正常に識別すること(例えば、ターゲットの速度39.84(=19.92×2)m/sと0m/sとの峻別)は困難であった。
本発明では、ハードウェアの規模が削減されるにもかかわらず、精度が低下することなくクラッタに埋もれた小さな物識が柔軟に実現される。
本発明では、性能が低下することなく、ハードウェアの規模の削減が図られる。
本発明では、信号処理の精度が許容される範囲において、ハードウェアの規模の削減が可能となる。
本実施例は、図1に示すように、以下の要素から構成される。
(1) 初段に配置され、かつ後述する受信信号が入力されるドップラ解析部10
(2) そのドップラ解析部10が有する複数(=N2)の出力に個別に縦属接続された物標探知部20-0〜20-(N2-1)
(3) これらの物標探知部20-1〜20-(N2-1)の出力に個別に接続された複数(=N2)の入力を有し、かつ最終段に配置されたピーク探知部30
(1) 初段に配置されたスイープメモリ11-0〜11-(N+N1-1)
(2) これらのスイープメモリ11-0〜11-(N+N1-1)の内、隣接するN個のスイープメレーの「N1通りの組み合わせ」の何れかの出力に切り替え可能に接続され、かつ複数N2の出力を有するフーリエ変換回路12
(1) 初段に配置された直並列変換回路21-0
(2) この直並列変換回路21-0の並列出力の内、「注目セル」および注目セル以外のセルに対応する出力に個別に接続された複数の入力を有する加算回路22-0
(4) 直並列変換回路21-0の並列出力の内、上記「注目セル」に対応する並列出力と、乗算機23-0の出力とにそれぞれ接続された2つの入力を有し、かつ最終段として配置された選択回路24-0
(1) 初段に配置され、物標探知部20-0〜20-(N2-1)の出力にそれぞれ接続された複数N2の入力を有する最大値選択回路31p
(2) その最大値選択回路31pの後段に配置されたメモリ選択回路32
(4) これらのバンクメモリ33-1〜33-(N1-1)の出力に個別に接続された複数N1の入力を有し、かつ最終段として配置された最大値選択回路31s
以下、図1および図2を参照して本実施例の動作を説明する。
なお、以下では、既述の複数N、N1、N2は以下の通りであると仮定する。
N=32
N1=4
N2=8
このような受信信号は、以下のような一連の処理に基づいて生成される。
(1) レーダの受信波をディジタル信号に変換するA/D変換
(2) 上記A/D変換によって得られたディジタル信号の位相情報を抽出する直交検波
(3) その直交検波により得られた信号から、各レンジに存在する物標からの反射強度に応じた振幅と、詳細な距離に対応する位相情報とを得るパルス圧縮
(1) これらのスイープメモリ11-0〜11-(N+N1-1) をサイクリックに示すポインタptr(=0〜(N+N1−1)、0、…)
(2) 時系列の順に行われた4(=N1)回毎のスイープをサイクリックに示す添え番号j(0≦j≦3)
また、本実施例では、隣接するスイープ間におけるレーダ受信信号の高い相関性が有効に活用されることにより、8(=N2<N(=32))個の物標探知部20-0〜20-(N2-1)が全てのドップラバンクの算出に共用される。
したがって、本実施例によれば、ハードウェアの規模の大幅な増加や構成の複雑化を伴うことなく、受信信号のトップラ成分が全てのレンジに亘って精度よく求められる。
図において、図1に示す要素と機能および構成が同じ要素については、同じ符号を付与し、ここでは説明を省略する。
(1) ドップラ解析部10には、フーリエ変換回路12に代えてフーリエ変換回路12Aが備えられる。
(2) 物標探知部20-0〜20-(N2-1)に代えて、物標探知部20A-0〜20A-(N2-1)が備えられる。
(3) ピーク探知部30に代えてピーク探知部30Aが備えられる。
(1) 直並列変換回路20-Cに代えて直並列変換回路20A-Cが備えられる。
(2) このような直並列変換回路20A-Cの段数は図1に示す直並列変換回路20-Cの段数の4(=N1)倍であり、これらの段は、既述の注目セル、ガードセルおよび参照セルの全てにそれぞれ対応して縦属接続された4(=N1)段ずつからなる。
(3) 直並列変換回路20A-Cの段の内、既述の参照セルのみにそれぞれ対応して従属接続された4段の末尾は加算回路22-Cの対応する入力に接続される。
(1) 最大値選択回路31p、31sに代えて最大値選択回路31Ap、31Asが備えられる。
(2) メモリ選択回路32およびバンクメモリ33-0〜33-(N1-1)に代えて、シフトシフトレジスタ34が備えられる。
本実施例では、フーリエ変換回路12Aは、図1に示すフーリエ変換回路12と同様にフーリエ変換を行うが、既述の実施例1とは異なり、レンジより優先して(あるいはレンジ毎に)添え番号jをサイクリックに更新することによって、そのフーリエ変換の対象が高速に切り替えられる。
最大値選択回路31Asは、その直並列変換の下で並行して得られる4(=N1)つのドップラバンクの値の内、最大のドップラバンクの値を出力する。
(1) 受信信号が受信波の直交検波によって得られるパルスレーダ
(2) 受信信号が受信波の直交検波とパルス圧縮処理とによって得られるパルス圧縮レーダ
(3) 受信信号が受信波のレンジ方向におけるフーリエ変換によって得られるFMCWレーダ
First-Out) で構成されなくてもよく、例えば、BIOS、ファイルシステム等のソフトウェアの下でファーストイン・ファーストアウト方式のアドレッシングが実現される主記憶あるいは外部記憶装置で代替されてもよい。
(1) Nは、フーリエ変換回路12で行われる周波数分析がFFTで行われない場合には、「2」のべき乗値でなくてもよい。
(2) Nは、定数でなくてもよく、例えば、本発明が適用されたレーダ装置により測距や測位が行われるべきレンジその他の稼働条件に応じて、適宜切り替えられてもよい。
(3) N1(搭載されるべきバンクメモリ33-0〜33-(N1-1)、バンクメモリ33A-0〜33A-(N1-1)の台数)、N2(搭載されるべき物標探知部20-0〜20-(N2-1)、20A-0〜20A-(N2-1)の台数)の双方または何れか一方は、両者の積N1・N2が上記N未満となる所望の値に設定されてもよい。
さらに、上述した各実施例では、フーリエ変換の対象となる受信信号を与える時系列順の8(=N)回ずつのスイープの4(=N1)通りは、最先に行われたスイープに代えて最新のスイープを含む組み合わせとして順次与えられている。
しかし、このような4(=N1)通りのスイープの組み合わせは、所望の測距や測位の精度および応答性が確保されるならば、相関性が高いと見なし得る如何なるスイープの組み合わせであってもよい。
また、スイープメモリ11-0〜11-(N+N1-1)にサイクリックに書き込まれる受信信号は、時系列の順に行われる個々のスイープによって得られた受信信号でなくてもよく、所望の測距や測位の精度および応答性が確保されるならば、これらのスイープによって得られた受信信号の内、所望の頻度や周期でスイープ単位に間引かれた残りのスイープによって得られた受信信号であってもよい。
さらに、本発明は、上述した実施形態に限定されず、本発明の範囲において多様な実施形態の構成が可能であり、構成要素の全てまたは一部に如何なる改良が施されてもよい。
11 スイープメモリ
12,12A フーリエ変換回路
20,20A 物標探知部
21,21A 直並列変換回路
22 加算回路
23 乗算器
24 選択回路
30,30A ピーク探知部
31p,31s,31Ap,31As 最大値選択回路
32 メモリ選択回路
33 バンクメモリ
34 シフトレジスタ
Claims (3)
- 時系列i(0≦i≦(N−1))の順に連なる複数N(=N1・N2)回のスイープの異なる組み合わせ毎に得られた複数N2個のレーダ信号を共通のレンジの順に周波数分析し、前記周波数分析の下で得られるべきN個のドップラバンクを((k・N1+i)番目(k=0,1,…(N2−1))以降のN2個ずつ得る部分ドップラ解析手段と、
前記(k・N1+i)番目以降のN2個のドップラバンク毎に不要波の抑圧を図り、N2個の信号を個別に生成する物標探知手段と、
前記時系列iの順に前記物標探知手段によってN1回に亘って生成されたN(=N1・N2)個の信号の瞬時値のピークを前記レンジ毎に検出するピーク検出手段と
を備えたことを特徴とするレーダ信号処理装置。 - 時系列i(0≦i≦(N−1))の順に連なる複数N(=N1・N2)回のスイープの異なる組み合わせ毎に得られた複数N2個のレーダ信号を共通のレンジ毎に周波数分析し、前記周波数分析の下で得られるべきN個のドップラバンクを((k・N1+i)番目(k=0,1,…(N2−1))以降のN2個ずつ得る部分ドップラ解析手段と、
前記(k・N1+i)番目以降のN2個のドップラバンク毎に前記共通のレンジの順に不要波の抑圧を図り、N2個の信号を個別に生成する物標探知手段と、
前記時系列iの順に前記物標探知手段によってN1回に亘って生成されたN(=N1・N2)個の信号の瞬時値のピークを前記レンジ毎に検出するピーク検出手段と
を備えたことを特徴とするレーダ信号処理装置。 - 請求項1または請求項2に記載のレーダ信号処理装置において、
前記ピーク検出手段は、
前記物標探知手段によって生成されたN2個の信号毎に、前記瞬時値のピークを検出する
ことを特徴とするレーダ信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010016432A JP5603090B2 (ja) | 2010-01-28 | 2010-01-28 | レーダ信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010016432A JP5603090B2 (ja) | 2010-01-28 | 2010-01-28 | レーダ信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011153958A JP2011153958A (ja) | 2011-08-11 |
JP5603090B2 true JP5603090B2 (ja) | 2014-10-08 |
Family
ID=44540034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010016432A Active JP5603090B2 (ja) | 2010-01-28 | 2010-01-28 | レーダ信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5603090B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6215543B2 (ja) * | 2013-03-08 | 2017-10-18 | 日本無線株式会社 | レーダ装置 |
JP7064401B2 (ja) * | 2018-07-25 | 2022-05-10 | 日本無線株式会社 | 速度測定装置、レーダシステム及び速度測定プログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63163473U (ja) * | 1987-02-18 | 1988-10-25 | ||
JPH03248076A (ja) * | 1990-02-27 | 1991-11-06 | Fujitsu Ltd | Cfar回路 |
JP2584523B2 (ja) * | 1990-03-10 | 1997-02-26 | 三菱電機株式会社 | レーダ装置 |
JPH0449886U (ja) * | 1990-08-31 | 1992-04-27 |
-
2010
- 2010-01-28 JP JP2010016432A patent/JP5603090B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011153958A (ja) | 2011-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1672379B1 (en) | System and method for reducing a radar interference signal | |
CN107683422B (zh) | 车辆雷达系统 | |
EP3015880B1 (en) | Ambiguity resolution in a doppler radar system | |
EP2097769B1 (en) | System and method for reducing the effect of a radar interference signal | |
US7679545B2 (en) | Suppressing motion interference in a radar detection system | |
CN101184443B (zh) | 速度测量方法及采用该方法的速度测量装置 | |
US10054668B2 (en) | Probabilistic signal, detection, and track processing architecture and system | |
EP3244229A1 (en) | A vehicle radar system arranged for interference reduction | |
US6380887B1 (en) | Method of reducing clutter and mutual interference in a coherent doppler radar system | |
CN114217315A (zh) | 一种毫米波雷达动态目标快速检测方法 | |
US20200064457A1 (en) | Radar range accuracy improvement method | |
JP5603090B2 (ja) | レーダ信号処理装置 | |
EP0709694A1 (en) | Radar apparatus | |
JP4369427B2 (ja) | ドプラ速度検出装置及びそれを用いた超音波診断装置 | |
JP3799337B2 (ja) | Fm−cwレーダ装置および該装置における妨害波除去方法 | |
EP3306342A1 (en) | Target detection device and target detection method | |
JP2021099244A (ja) | レーダ装置及びそのレーダ信号処理方法 | |
RU2657462C1 (ru) | Устройство цифровой обработки сигналов в импульсно-доплеровской рлс с компенсацией чм доплеровских сигналов | |
CN116520285A (zh) | 激光雷达的回波数据的降噪方法、装置及激光雷达 | |
Reznicek | Doppler CW radar signal processing, implementation and analysis | |
Waqar et al. | Reconfigurable monopulse radar tracking processor | |
Metwally et al. | Real time design and implementation of MTD-SWVD using FPGA | |
RU2782249C1 (ru) | Устройство цифровой обработки сигналов в импульсно-доплеровской рлс с компенсацией миграции целей по дальности за один период излучения и приема пачки радиоимпульсов | |
CN112630738B (zh) | 一种多普勒雷达目标检测方法及系统 | |
JPH0727857A (ja) | レーダ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140821 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5603090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |