JP5602367B2 - 画像およびビデオ処理のためのスケーラ構造 - Google Patents

Description

本出願は画像および／またはビデオ処理に関し、より詳しくは、画像および／またはビデオ処理のためのスケーラ構造に関する。

ビデオアプリケーションの画像センサは、センサの表面に配列された色フィルターアレイ（ＣＦＡ）を用いて、シーンをサンプリングする。さまざまなＣＦＡパターンが用いられうる。ディジタル信号プロセッサ（ＤＳＰ）は、各フォトサイトに３つの色値を得ることができる。画像処理技術は、高品質のカラービデオ画像を得るために用いられうる。これらの画像処理技術は、一般に、ビデオコーディングユニットによる他のビデオコーディングまたは画像圧縮に先行するので、「フロントエンド」（"front-end"）画像処理と称されうる。あるいは、これらの画像処理技術は、画像センサによって画像が獲得された後に処理が起こるため、「後処理」（"post processing"）と称されうる。

画像センサから生じたビデオシーケンスの画像フレームは、１つまたは複数の画像処理技術によって処理されうる。画像処理技術の例は、色補正およびモザイク除去を含む。画像処理は、たとえば色調復元、彩度、色彩復元および鮮明さのような、視覚画像品質特性を向上しうる。

複数のビデオ処理およびビデオコーディング技術が、ディジタルビデオシーケンスの通信に用いられてきた。たとえば、ムービング・ピクチャ・エクスパーツ・グループ（ＭＰＥＧ）は、たとえばＭＰＥＧ−１、ＭＰＥＧ−２およびＭＰＥＧ−４のような、複数のビデオコーディング規格を作成してきた。他の規格は、ＩＴＵ Ｈ．２６３およびＩＴＵ Ｈ．２６４を含む。

いくつかのビデオコーディング技術および規格は、データを圧縮するためにグラフィックおよびビデオ圧縮アルゴリズムを用いうる。いくつかの圧縮アルゴリズムは、時間的またはフレーム間相関関係を利用し、フレーム間圧縮を提供する。フレーム間圧縮技術は、画素ベースの画像フレーム表現を動画表示に変換することによって、フレームにわたるデータ冗長を利用する。いくつかのビデオ圧縮技術は、画像フレーム内の類似性、すなわち、空間的またはフレーム内相関関係を用いて、画像フレーム内の動画表示を更に圧縮可能なフレーム内圧縮を提供することができる。フレーム内圧縮は、たとえば離散余弦変換（ＤＣＴ）変換のような、静止画像を圧縮するための処理を用いうる。

（３５Ｕ．Ｓ．Ｃ．１１９条の下の優先権主張）
本特許出願は、参照によってその全体が本明細書に組み込まれた、２００５年１１月３０日出願の“POWER AND AREA EFFICIENT SCALAR ARCHITECTURE FOR EMBEDDED VIDEO PROCESSING APPLICATIONS”と題された米国仮出願６０／７４１，３４７号に対する優先権を主張する。

発明の概要

画像処理には、リアルタイムのビデオテレフォニ（ＶＴ）アプリケーション内でのリアルタイムのビデオ符号化の問題がある。たとえば、ビデオシーケンスのリアルタイム送信を確実にするために、全ての画像処理ステップは迅速に行われる必要がある。したがって、リアルタイム画像処理は、大量の画像処理を、特にいくつかの異なる画像処理モジュールによって実行するために、高バンド幅メモリおよび大きなメモリ容量を必要としうる。メモリバンド幅およびメモリスペースは、たとえば携帯電話のような、いくつかのビデオコーディングデバイスでは限られうる。

ある局面は、画像処理ユニット、メモリ、およびコーダを備える装置に関する。メモリは、画像処理ユニットからの処理された画像データを記憶するように構成される。コーダは、メモリから、処理され記憶された画像データを取り出すように構成される。コーダは、メモリから取り出した画像データを拡大するように構成されたスケーラを備える。コーダは、拡大された画像データを符号化するように構成される。

別の局面は、画像データを処理することと、処理された画像データを記憶することと、記憶された画像データを取り出すことと、取り出された画像データを拡大縮小することと、拡大縮小された画像データを符号化することとを備える方法に関する。

１つまたは複数の実施形態の詳細は、以下に添付の図面および説明に記載されている。他の特徴、目的、および利点は、説明および図面、および請求項によって明らかになるであろう。

詳細な説明

ディジタルビデオ機能は、たとえばディジタルテレビ、ディジタルカメラ、ディジタル直接衛星放送システム、無線通信デバイス、携帯端末（ＰＤＡｓ）、ラップトップコンピュータ、デスクトップコンピュータ、直接双方向通信デバイス（「ウォーキー・トーキー」（"walkie-talkies"）とも称される）、および、たとえばセルラー、サテライト、および地上波ベースの無線電話のような無線電話といった広範囲のデバイスに組み込まれうる。これらのデバイスは、フルモーションビデオシーケンスを、生成、修正、送信、記憶、および再生する。

図１は、ディジタル画像および／またはディジタルビデオを処理するように構成されたデバイス２を示す。デバイス２は、ディジタルテレビ、ディジタル直接衛星放送システム、無線通信デバイス、携帯端末（ＰＤＡ）、ラップトップコンピュータ、デスクトップコンピュータ、ディジタルカメラ、ディジタル記録デバイス、ネットワークイネーブルディジタルテレビ、セルラーまたはサテライト無線電話、またはビデオテレフィニ（ＶＴ）機能を有するあらゆる電気通信デバイスを示し、またはそれらに実装されうる。

デバイス２は、画像および／またはビデオデータを、処理、符号化、復号、送信および／または受信しうる。ビデオデータは、たとえばビデオキャプチャユニット（または画像センサ）１２のようなビデオカメラで取得されるか、ビデオアーカイブから取り出されるか、または別の方式で得られる。デバイス２内のビデオコーディングユニット１９は、たとえばＭＰＥＧ−４、ＩＴＵ−Ｔ Ｈ．２６３、ＩＴＵ−Ｔ Ｈ．２６４、またはその他の任意のビデオコーディング規格を用いうる。ビデオコーディングユニット１９は、たとえば動作検出および動作補償のようなフレーム間コーディング技術、および、たとえば空間検出および予測内コーディング技術のようなフレーム内コーディング技術をサポートしうる。

デバイス２は、画像またはビデオシーケンスを取得し、取得した画像またはビデオシーケンスをメモリ１４内に記憶するために、たとえばカメラまたはビデオカメラのような、画像／ビデオキャプチャデバイス１２を含みうる。画像／ビデオ処理ユニット４は、画像および／またはビデオシーケンスを処理しうる。メモリ１４は、このような処理の前後に、画像および／またはビデオシーケンスを記憶しうる。

トランシーバ１６は、コードされたビデオシーケンスを受信するか、あるいは又はそれに加えて、別のデバイスへ送信することができる。トランシーバ１６は、たとえば符号分割多元接続（ＣＤＭＡ）のような無線通信規格を用いうる。ＣＤＭＡ規格の例は、ＣＤＭＡ １ｘＥＶ−ＤＯ、ＷＣＤＭＡ等がある。

デバイス２の１つまたは複数の要素が、通信バス１５を経由して、通信可能に接続されうる。図１に示した要素に加えて、またはその代わりに、他の要素がデバイス１０に含まれうる。図１に示した構造は単なる一例にすぎない。本明細書で説明される技術は、他のさまざまな構造で実現されうる。

メモリ１４は、比較的大きなメモリスペースを有しうる。メモリ１４は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、またはフラッシュメモリを備えうる。メモリ１４は、"ＮＯＲ"または"ＮＡＮＤ"ゲートメモリ技術、または他のあらゆる記憶技術を備えうる。他の例では、メモリ１４は、不揮発性メモリまたは他のあらゆるタイプのデータ記憶ユニットを備えうる。

画像／ビデオ処理ユニット４は、ハードウェア、ソフトウェア、ファームウェア、および／または１つまたは複数のマイクロプロセッサ、ディジタル信号プロセッサ（ＤＳＰｓ）、特定用途向け集積回路（ＡＳＩＣｓ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）、またはこれらのさまざまな組み合わせを含む、モバイル無線電話のチップセットを備えうる。処理ユニット４は、フロントエンド画像／ビデオ処理ユニット１８、および画像／ビデオコーディングユニット１９を含む。コーディングユニット１９と接続されたローカルメモリ８は、ディジタルビデオデータを符号化（または圧縮）および復号（または解凍）するための符号器／復号器（ＣＯＤＥＣ）を備える。

ローカルメモリ８は、メモリ１４と比較して、より小さくより高速なメモリを備えうる。たとえば、ローカルメモリ８は、同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）を備えうる。ローカルメモリ８は、プロセッサ集約コーディング処理の間、データへの高速なアクセスを提供するために、処理ユニット４のその他の構成要素と統合された「オンチップ」メモリを備えうる。しかし、メモリ１４およびメモリ８は、１つのメモリとして結合される。またはその他の多くの構成で実現される。メモリコントローラ１０は、ローカルメモリ８へのライトバックおよびメモリフェッチを制御しうる。

フロントエンド画像／ビデオ処理ユニット１８は、画質を高めるために、ビデオシーケンスのフレームに１つまたは複数の画像処理技術を施し、それによってビデオシーケンスの品質を高める。たとえば、フロントエンド画像／ビデオ処理ユニット１８は、たとえばモザイク除去、レンズロールオフ補正、拡大縮小、色補正、色変換、および空間フィルタリングのような技法を実行することができる。フロントエンド画像／ビデオ処理ユニット１８は、他の技法も実行することができる。一般に、ユニット１８によって実行される技法は、画像／ビデオコーディングユニット１９によるコーディングに先行するため、「フロントエンド」画像処理技術と称される。

画像／ビデオキャプチャユニット１２は、センサの表面に配列された色フィルターアレイ（ＣＦＡｓ）を含む画像センサを備えうる。ユニット１８によって行われるフロントエンド画像処理は、キャプチャユニット１２によって取得されるビデオシーケンスの品質を高めうる。たとえば、フロントエンド処理ユニット１８および／またはコーディングユニット１９は、キャプチャユニット１２によって取得される画像を処理するようにプログラムされたＤＳＰを備えうる。メモリ８（またはメモリ１４）における同じ領域が、フロントエンド画像処理目的および他の記憶目的の両方のために用いられうる。

画像／ビデオコーディングユニット１９は、たとえばフレーム間圧縮および／またはフレーム内圧縮のような１つまたは複数のビデオ圧縮技術を含みうる画像および／またはビデオコーディングを実行しうる。たとえば、コーディングユニット１９は、フレーム間圧縮を提供するために、時間的またはフレーム間データ相関関係を利用するために、動作検出および動作補償技術を実現しうる。あるいは、または加えて、コーディングユニット１９は、空間検出および予測内技術を実行し、空間的またはフレーム内データ相互関係を利用し、フレーム内圧縮を提供する。動作補償（またはイントラ予測）は「残余」（"residual"）と称され、コードされるカレントビデオブロックと、動作検出または空間検出によって識別される予測ブロックとの間の差異を示すデータのブロックを備えうる。

コーディングユニット１９は、残余を生成するために動き補正（またはイントラ予測）を行い、一連の追加ステップは、更に残余をコードし、更にデータを圧縮するように実行される。追加ステップは、一般には「残余コーディング」と称されるが、用いられているコーディング規格に依存する。コーディングユニット１９は、トランシーバ１６経由で別のデバイスへビデオシーケンスを通信するために必要とされるデータの量を縮小するために、これらのビデオ圧縮技術のうちの１または複数を実行することができる。

図２は、図１のデバイス２に実装されうる構成要素を示す。図２は、画像処理ユニットまたはエンジン２０、メモリまたはバッファ２４、およびコーダ２６（符号器／復号器、コーデック、圧縮エンジンまたはバックエンドプロセッサとも呼ばれる）を示す。ビデオ処理システムは通常、たとえば画像処理ユニット２０のような、リアルタイム画像を取得するフロントエンドプロセッサ、およびたとえばコーダ２６のような、ビデオ／画像符号化を実行するバックエンドプロセッサを含む。

図２の画像処理ユニット２０は、あらゆる数の画像処理モジュール２２（２２Ａ、２２Ｂおよび２２Ｃと付され、集合的に「モジュール２２」と称される）を含みうる。モジュール２２は、画像センサインタフェース、モザイク除去モジュール、レンズロールオフ補正モジュール、拡大縮小モジュール、色補正モジュール、色変換モジュール、および空間フィルタリングモジュール、または他のフロントエンド画像処理モジュールを含みうる。

モジュール２２によるフロントエンド画像処理は、連続的である。第１の処理は、次の処理が、与えられた画像に対して実行されることができる前に、全てが行われる。いくつかの処理は、いくつかの異なるシーケンスの画像に対して、同時に行われる。いくつかのモジュール２２は、同じ機能を実行することができる。これによって、異なる画像に対し同時に実行されるようになる。

第１の構成では、画像処理ユニット２０は、画像を縮小（すなわち、ダウンサンプルまたはデシメーション）または拡大（すなわち、アップサンプルまたは補間）するためのスケーラを含む。拡大縮小することは、他の画像処理技術と関連している。アップサンプリング（または拡大）は、（ａ）アップサンプリングは画像にいかなる新たな情報も付加せず、（ｂ）ラインバッファ内のエリアおよび電力の節約のために、他の画像処理モジュール２２で実行されるデータ処理量を低減することが望ましいので、画像処理ユニット２０内のパイプラインの最後または終わり付近で実行されうる。

アップサンプリングは、適切な表示またはディジタルズーム目的の何れかのために、画像のサイズを変えるために行われる。２ｘアップサンプリングの単純な形式は、各画素が４ｘ４ブロックに複写され、出力画像を再現するために用いられるボックスフィルタを用いる。

フロントエンド画像処理ユニット２０は、画像マクロブロックベースで動作しうる、コーダ２６によるジョイント・フォトグラフィック・エクスパーツ・グループ（ＪＰＥＧ）符号化またはＭＰＥＧ符号化の何れかのためにデータが更に処理されることができるまで、記憶のために、メモリ２４（たとえば、外部メモリ）へ、処理されたデータを送る。コーダ２６は、ＭＰＥＧ規格またはＪＰＥＧ規格または他の規格に準拠して、データを符号化および／または復号しうる。この第１の構成では、コーダ２６内にスケーラはない。

第２の構成では、図２に示すように、コーダ２６は、設定可能なアップスケーラおよび／またはダウンスケーラでありうるスケーラ２８を含む。コーダ２６は、ＪＰＥＧまたはＭＰＥＧ符号器のあらゆる実現形態でありうる。コーダ２６は、処理された画像データをマクロブロックごとにフェッチし、マクロブロックを処理する。コーダ２６にスケーラ２８を組み込むことによって、最終的に求められる出力サイズが、画像処理ユニット２０からの元々の入力サイズ（解像度）よりも大きい場合いつでも、メモリ２４で必要とされるスペースは小さい。画像が、拡張または拡大された場合、処理または記憶されるデータの量は、たとえばＮがアップサンプリング係数である係数２Ｎ倍に増加する。もしスケーラ２８が、コーダのメモリ２４からの読取操作の一部として、すなわちコーダ２６が、処理された画像データをメモリ２４からフェッチする間、画像をアップサンプルする場合、メモリ２４で必要なサイズ、外部バンド幅、領域および電力は、品質を損なうことなく低減されうる。

図２の構成要素は、電力が低減されたビデオ処理デバイスで用いられうる。

コーダ２６は、メモリ２４から読み取ったマクロブロックデータを記憶するための内部バッファを有しうる。コーダ２６は二重バッファを用いることができるので、コーダ２６は、１つのマクロブロックを、次のマクロブロックをフェッチする間に処理することができる。もしスケーラ２８が、コーダのメモリ２４からの読取動作の一部としてアップサンプルすれば、アップサンプルされていないもとの画像だけがメモリ２４からフェッチされるので、上述した第１の構成と比べて、メモリ２４に対して１／４のみのフェッチ（２ｘアップサンプリングの割合）しか要求されないだろう。メモリ２４に対するフェッチの回数を低減することによって、電力を著しく節約することができる。（画像処理ユニット２０内の最後の段階としてアップサンプルする）第１の構成と比較して、品質が損なわれることはない。

コーダ２６にアップサンプリングをさせる利点は、画像処理ユニット２０からの出力を格納するために必要なメモリ２４の量を、（２ｘアップサンプリングの場合）４倍低減することができることである。

もしアップサンプリングが、（第１の構成におけるように）画像処理ユニット２０内で実行され、画像が画像センサからリアルタイムで処理されれば、モジュール２２のパイプラインは、追従するために、アップサンプルされたデータレートで動作されなければならない。これは、ハードウェアが、より多くの並列動作を組み込むためか、あるいは、より速いクロック速度で動作するかの何れかのために、大型化を要することを意味する。アップサンプリング係数が増加するにつれ、これは直ちに実現不可能となる。

もしコーダ２６が（第２の配置において）アップサンプリングを実行すれば、画像処理ユニット２０は、画像センサから来るデータレートによって指定されたような、最小クロックレートで動作することができる。

画像処理ユニット２０でアップサンプルすることは、画像が垂直方向にアップサンプルされる場合、ラインバッファも必要とする。ラインバッファサイズは、処理されている画像の横幅によって規定されうる。高ＤＳＣ解像度をサポートするために、このラインバッファは著しく大きくなりうる。４ＭＰ画像センサは２２７２ピクセルの幅を有し、ラインバッファごとに２２７２ｘ１０ビットのＲＡＭサイズを用いうる。要求されるラインバッファの数は、垂直フィルタで用いられるタップの数によって決定されうる。

もしコーダ２６がアップサンプリングを実行すれば、ラインバッファはまだ用いられうる。しかし、コーダ２６は、１６ｘ１６ピクセルをベースとするマクロブロックについてしか処理しないので、これらのラインバッファのサイズは著しく低減される。これは、エリアおよび電力の低減をもたらす。

コーダ２６へのアップサンプリングを動機付ける別の潜在的利点は、ユニット２０の出力においてサポートされることを必要とする最大データレートが４倍低減されるために、（画像処理ユニット２０の出力におけるバスレイテンシを説明するために用いられる）ＲＡＭバッファのサイズを低減できることである。

図２において提案されたスケーラ構造は、たとえば加算器および乗算器等のようないくつかのハードウェアが、円滑な拡大および縮小の両方のために用いられ共有されうる。これは、画像効率の良い設定可能な構造をもたらす。

画像処理プロセッサがビデオ／画像符号器と統合されているシステム内では、フロントエンドプロセッサおよびビデオ／画像符号器は、ビデオ処理を実現するために必要とされるメモリバンド幅、エリアおよび電力の全体が低減されうるように、区分化されることができる。

コーダ２６が、フェッチをパイプライン化しマクロブロックを処理するために二重バッファを用いれば、コーダ２６はマクロブロックを処理する時間内で、メモリ２４からマクロブロックを読み取り、かつアップサンプルできなければならず、そうでなければ、コーダパイプライン中で処理停止が生じうる。もしアップサンプリングが、マクロブロック処理時間よりも長くかかれば、全体のビデオ性能がわずかに低下する。これは、このレイテンシを補うために、より多くの内部バッファを追加することによって解決される。

図３は、図２に示した構成要素を用いる方法を示す。ブロック３０で、画像データが処理される。ブロック３２で、処理された画像データが記憶される。ブロック３４で、記憶された画像データが取り出される。ブロック３６で、取り出された画像データが拡大縮小される。ブロック３８で、拡大縮小された画像データが符号化および／または圧縮される。

情報および信号は、あらゆる種類の異なる技術および技法を用いて示されうる。たとえば、上記にわたって参照されたデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁粒子、光場または光粒子、またはあらゆるこれらの組み合わせによって示されうる。

本明細書に開示された局面に関連して記載されたさまざまな例示的論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子工学的ハードウェア、コンピュータソフトウェア、または２つの組み合わせとして実現されうる。ハードウェアとソフトウェアとの相互置換性を明確に説明するために、さまざまな実例となる構成要素、ブロック、モジュール、回路、およびステップが、それらの機能観点から一般的に説明された。このような機能が、ハードウェアとして実現されるかソフトウェアとして実現されるかは、システム全体に課された設計制約および特定のアプリケーションによる。当業者は、各特定のアプリケーションのために上述した機能をさまざまな方法で実装することができるが、このような実現の決定は、限定して解釈されてはならない。

本明細書に開示された局面に関連して記載されたさまざまな例示的論理ブロック、モジュール、および回路は、汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡあるいはその他のプログラマブル論理デバイス、ディスクリートゲートあるいはトランジスタロジック、ディスクリートハードウェア部品、または上述された機能を実現するために設計された上記何れかの組み合わせを用いて実現または実行されうる。汎用プロセッサとしてマイクロプロセッサを用いることが可能であるが、代わりに、従来技術によるプロセッサ、コントローラ、マイクロコントローラ、あるいは状態機器を用いることも可能である。プロセッサは、たとえばＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに接続された１または複数のマイクロプロセッサ、またはこのような任意の構成である計算デバイスの組み合わせとして実現することも可能である。

本明細書で開示された例に関連して記述された方法やアルゴリズムの実行は、ハードウェアによって直接的に、プロセッサによって実行されるソフトウェアモジュールによって、または、これらの組み合わせによって具現化される。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、あるいはその他の形式の記憶媒体に収納されうる。記憶媒体は、プロセッサがそこから情報を読み取り、またそこに情報を書き込むことができるようにプロセッサに結合される。または、記憶媒体はプロセッサに統合されうる。このプロセッサと記憶媒体は、ＡＳＩＣ内に存在することができる。ＡＳＩＣは、ユーザ端末内に存在することもできる。あるいは、このプロセッサと記憶媒体は、ユーザ端末内のディスクリート部品として存在することができる。

上述した局面へのさまざまな変形例が、当業者には明らかであって、本明細書で定義された包括的な原理は、本開示の主旨または範囲から逸脱することなくその他の実施例にも適用されうる。したがって、本開示は、本明細書で示された実施例に限定されることは意図されず、本明細書に開示された原理および新たな特徴と矛盾しない最大範囲に一致するよう意図される。

図１は、ディジタル画像および／またはディジタルビデオを処理するように構成されたデバイスを示す。 図２は、図１のデバイスに実装されうる構成要素を示す。 図３は、図１のデバイスを用いる方法を示す。

Claims (16)

1. 画像処理ユニットと、
   前記画像処理ユニットからの処理された画像データを記憶するように構成されたメモリであって、前記記憶される画像データは拡大されていない、メモリと、
   前記メモリから、前記記憶された画像データを取り出すように構成されたコーダとを備え、
   前記コーダは、前記メモリから取り出された画像データを、複数の異なる寸法に拡大するように構成されたスケーラを備え、前記コーダは、前記拡大された画像データを符号化するように構成され、
   前記コーダは、画像データを取り出すことと拡大することとが、ほぼ同時に起こることを可能にする二重バッファを備え、
   前記画像処理ユニットおよび前記コーダは、共通の通信バスによって、前記処理された画像データを前記メモリと通信するように構成される、装置。
2. 前記画像処理ユニットは、拡大縮小と、色補正と、色変換とのうち少なくとも１つを実行するように構成された請求項１に記載の装置。
3. 前記メモリは、前記画像処理ユニットおよびコーダに外付けされている請求項１に記載の装置。
4. 前記コーダは、前記取り出された画像データを圧縮するように構成された請求項１に記載の装置。
5. 前記コーダは、ＭＰＥＧ規格と、ＪＰＥＧ規格と、ＩＴＵ Ｈ．２６３規格と、ＩＴＵＨ．２６４規格とのうち少なくとも１つに準拠して画像データを圧縮するように構成された請求項４に記載の装置。
6. 前記装置は携帯通信デバイスであり、前記装置は、前記符号化された画像データを無線通信チャネル上で送信するように構成された送信機を更に備える請求項１に記載の装置。
7. 前記スケーラは、取り出された画像データを拡大および縮小するように構成された請求項１に記載の装置。
8. 前記コーダはビデオコーダを備える請求項１に記載の装置。
9. 第１の処理ユニットを用いて画像データを処理することと、
   前記第１の処理ユニットから、通信バスを介して、メモリ内に、前記画像データを記憶することであって、前記記憶される画像データは、拡大されていないことと、
   前記第１および第２の処理ユニットに共通の通信バスを介して、前記第１の処理ユニットとデータを通信するように構成された第２の処理ユニットを用いて、前記メモリから、前記記憶された画像データを取り出すことと、
   前記第２の処理ユニットを用いて前記取り出された画像データを、複数の異なる寸法に拡大することと、
   前記第２の処理ユニットを用いて、前記拡大された画像データを符号化することとを備え、
   前記画像データを取り出すことと拡大することとが、コーダに含まれる二重バッファによって、ほぼ同時に行われる方法。
10. 符号化することは、ＭＰＥＧ規格と、ＪＰＥＧ規格と、ＩＴＵ Ｈ．２６３規格と、ＩＴＵ Ｈ．２６４規格とのうち少なくとも１つに準拠して、前記取り出された画像データを圧縮することを備える請求項９に記載の方法。
11. 符号化することは、ビデオ符号化することを備える請求項９に記載の方法。
12. 前記画像データを処理することは、拡大縮小と、色補正と、色変換とのうち少なくとも１つを備える請求項９に記載の方法。
13. 前記取り出された画像データをバッファすることを更に備える請求項９に記載の方法。
14. 前記符号化された画像データを、無線通信チャネル上で送信することを更に備える請求項９に記載の方法。
15. 画像を処理する第１の手段と、
    前記処理された画像を記憶する第２の手段と、
    （ａ）前記処理され記憶された画像を取り出し、（ｂ）前記取り出された画像を拡大し、（ｃ）前記拡大された画像を符号化する第３の手段とを備え、
    前記第３の手段は、コーダに含まれる二重バッファが、前記画像の取り出しと、前記取り出された画像の拡大とをほぼ同時に行うように構成され、前記第３の手段は、前記取り出された画像を、複数の異なる寸法に拡大するように構成された、装置。
16. 前記画像を処理する手段は、拡大縮小と、色補正と、色変換とのうち少なくとも１つを実行するように構成された請求項１５に記載の装置。

Images