JP5599334B2

JP5599334B2 - 横断回路

Info

Publication number: JP5599334B2
Application number: JP2011021900A
Authority: JP
Inventors: 毅大島; 崇 ▲柳▼; 徹深沢; 裕章宮下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-02-03
Filing date: 2011-02-03
Publication date: 2014-10-01
Anticipated expiration: 2031-02-03
Also published as: JP2012165060A

Description

この発明は、一対の伝送線路を互いに交差させるための横断回路に関する。

まず、横断回路の原理について簡単に説明する。図５は、横断回路の原理を説明するための説明図である。図５において、符号１０１〜１０４は、第１〜第４の入出力端子を表し、符号１５０は、９０度ずつの角度で回転させても同形となる可逆無損失回路を表す。この可逆無損失回路とは、伝送線路や、インダクタや、キャパシタといった可逆でかつ無損失あるいはごく小さい損失の素子で構成される回路網である。また、このような可逆無損失回路１５０の散乱行列は、次の式（１）のように表される。

但し、この式（１）において、Ｓ_１１は反射係数、Ｓ_２１、Ｓ_３１は通過係数を表す。
可逆無損失回路１５０は、可逆無損失の素子で構成されることから、上記式（１）の散乱行列はユニタリ条件を満たす必要がある。この条件から次の式（２）が得られる。

但し、式（２）において、添え字＊は複素共役を表す。
ここで、反射係数Ｓ_１１が零、即ち第１〜第４の入出力端子１０１〜１０４が整合されれば、式（２）から通過係数Ｓ_２１は零となり、Ｓ_３１の大きさ｜Ｓ_３１｜は１となる。通過係数Ｓ_３１の位相をθとすれば、散乱行列は、次の式（３）のように表される。

つまり、第１の入出力端子１０１に入力された電力は、第３の入出力端子１０３にのみ伝送され、第２の入出力端子１０２に入力された電力は、第４の入出力端子１０４にのみ伝送される。また、第３の入出力端子１０３に入力された電力は、第１の入出力端子１０１にのみ伝送され、第４の入出力端子１０４に入力された電力は、第２の入出力端子１０２にのみ伝送される。

このように、９０度ずつの角度で回転させても同形となる可逆無損失回路１５０は、整合されれば、互いに対向する第１及び第３入出力端子１０１，１０３間にのみ、あるいは第２及び第４入出力端子１０２，１０４間にのみ電力が伝送される横断回路として動作するようになる。

次に、例えば、特許文献１に示すような従来の横断回路（平面交差回路）について説明する。従来の横断回路は、第１〜第４の入出力端子と、所定の高周波信号の中心周波数において半波長の長さをもつ第１〜第６の伝送線路とを有している。具体的に、第１の入出力端子に第１及び第４の伝送線路の一端が接続され、第２の入出力端子に第１の伝送線路の他端と第２の伝送線路の一端とが接続され、第３の入出力端子に第２の伝送線路の他端と第３の伝送線路の一端が接続され、第４の入出力端子に第３及び第４の伝送線路の他端が接続されている。

また、第１の伝送線路の中点に第５の伝送線路の一端が接続され、第３の伝送線路の中点に第５の伝送線路の他端が接続され、第２の伝送線路の中点に第６の伝送線路の一端が接続され、第４の伝送線路の中点に第６の伝送線路の他端が接続され、第５及び第６の伝送線路の中点同士が互いに接続されている。ここで、第１〜第４の伝送線路の特性インピーダンスはいずれも同一の値であり、第５及び第６の伝送線路の特性インピーダンスは互いに同一の値である。

このように構成された従来の横断回路では、９０度ずつの角度で回転させても同形であり、第１〜第６の伝送線路の長さを半波長に設定することによって、第１〜第４の入出力端子における反射係数は零となる。このため、第１〜第４の入出力端子のいずれかに入力された電力は、その入出力端子に対向する入出力端子にのみ伝送される。

特開昭６３−７６５０２号公報

上記のような従来の横断回路では、所定の高周波信号の中心周波数において半波長の長さをもつ伝送線路により構成される。このため、利用する周波数に応じて回路の大きさを変える必要があった。特に、低周波数帯では、波長が長くなるため、回路の面積が大きくなるという問題点があった。

この発明は、上記のような課題を解決するためになされたものであり、インダクタとキャパシタといった集中定数素子により回路を構成することができ、回路の小型化を図ることができる横断回路を得ることを目的とする。

この発明の横断回路は、第１〜第４の入出力端子と、第１〜第８のインダクタと、一端が接地された第１〜第８のキャパシタとを備え、前記第１の入出力端子には、前記第１のキャパシタの他端と、前記第１、第５及び第８のインダクタの一端とが接続され、前記第２の入出力端子には、前記第２のキャパシタの他端と、前記第５のインダクタの他端と、前記第２及び第６のインダクタの一端とが接続され、前記第３の入出力端子には、前記第３のキャパシタの他端と、前記第６のインダクタの他端と、前記第３及び第７のインダクタの一端とが接続され、前記第４の入出力端子には、前記第４のキャパシタの他端と、前記第７及び第８のインダクタの他端と、前記第４のインダクタの一端とが接続され、前記第５〜第８のキャパシタと、前記第１〜第４のインダクタとの他端同士は、互いに接続され、前記第１〜第４のインダクタのインダクタンスの値は、いずれも同一の値となるように予め設定され、前記第５〜第８のインダクタのインダクタンスの値は、いずれも同一の値となるように予め設定され、前記第１〜第４のキャパシタのキャパシタンスの値は、いずれも同一の値となるように予め設定され、前記第５〜第８のキャパシタのキャパシタンスの値は、いずれも同一の値となるように予め設定されたものである。

この発明の横断回路によれば、所定の高周波信号の中心周波数において半波長の長さをもつ伝送線路が不要となり、インダクタとキャパシタといった集中定数素子により回路を構成することができ、回路の小型化を図ることができる。

この発明の実施の形態１による横断回路を示す構成図である。図１の横断回路の伝送特性（Ｓパラメータの周波数特性）の一例を説明するための説明図である。この発明の実施の形態２による横断回路を示す構成図である。図３の横断回路の伝送特性（Ｓパラメータの周波数特性）の一例を説明するための説明図である。横断回路の原理を説明するための説明図である。

以下、この発明を実施するための形態について、図面を参照して説明する。
実施の形態１．
図１は、この発明の実施の形態１による横断回路を示す構成図である。
図１において、実施の形態１の横断回路５０は、第１〜第４の入出力端子１〜４と、第１〜第８のインダクタ５〜１２と、第１〜第８のキャパシタ１３〜２０とを有している。第１〜第８のキャパシタ１３〜２０のそれぞれの一端は、接地されている。

第１の入出力端子１には、第１のキャパシタ１３の他端と、第１、第５及び第８のインダクタ５，９，１２の一端とが接続されている。第２の入出力端子２には、第２のキャパシタ１４の他端と、第５のインダクタ９の他端と、第２及び第６のインダクタ６，１０の一端とが接続されている。

第３の入出力端子３には、第３のキャパシタ１５の他端と、第６のインダクタ１０の他端と、第３及び第７のインダクタ７，１１の一端とが接続されている。第４の入出力端子４には、第４のキャパシタ１６の他端と、第７及び第８のインダクタ１１，１２の他端と、第４のインダクタ８の一端とが接続されている。第５〜第８のキャパシタ１７〜２０の他端と、第１〜第４のインダクタ５〜８の他端とは、全体として１つの接続点をなすように接続されている。

第１〜第４のインダクタ５〜８のインダクタンスは、いずれも同一の値となるように予め設定されている。第５〜第８のインダクタ９〜１２のインダクタンスも、いずれも同一の値となるように予め設定されている。第１〜第４のキャパシタ１３〜１６のキャパシタンスも、いずれも同一の値となるように予め設定されている。第５〜第８のキャパシタ１７〜２０のキャパシタンスも、いずれも同一の値となるように予め設定されている。このような構成により、横断回路５０は、９０度ずつの角度で回転させても同形となる。

ここで、第１〜第４のインダクタ５〜８のインダクタンスをＬ_１とし、第５〜第８のインダクタ９〜１２のインダクタンスをＬ_２とし、第１〜第４のキャパシタ１３〜１６のキャパシタンスをＣ_１とし、第５〜第８のキャパシタ１７〜２０のキャパシタンスをＣ_２とし、第１〜第４の入出力端子１〜４に接続される電源あるいは負荷のインピーダンスをＺ_０とし、所定の高周波信号の中心角周波数をω_０とする。このとき、これらのインダクタンスＬ_１、インダクタンスＬ_２、キャパシタンスＣ_１、及びキャパシタンスＣ_２は、第１〜第４の入出力端子１〜４における反射係数Ｓ_１１が零になるよう、次の式（４）を満たすように与えられる。

次に、動作について説明する。なお、説明の便宜上、中心周波数を２ＧＨｚとし、第１〜第４の入出力端子１〜４に接続される電源あるいは負荷のインピーダンスＺ_０を５０Ωとした場合を一例として挙げる。ここでは、インダクタンスＬ_１を２ｎＨ、インダクタンスＬ_２を３ｎＨとする。これらの値を式（４）に代入すると、キャパシタンスＣ_１は８．１ｐＦと求まり、キャパシタンスＣ_２は４．３５ｐＦと求まる。

このようにインダクタンスＬ_１，Ｌ_２、及びキャパシタンスＣ_１，Ｃ_２の値を与えた横断回路５０のＳパラメータの周波数特性（計算値）を図２に示す。なお、図２（ａ）〜（ｃ）の横軸は、周波数を表す。図２（ａ）には、第１〜第４の入出力端子１〜４のいずれか１つから高周波信号を入力したときに、その入出力端子で反射される高周波信号の大きさの割合、即ち反射振幅｜Ｓ_１１｜を示す。

図２（ｂ）には、第１〜第４の入出力端子１〜４のいずれか１つから高周波信号を入力したときに、対向する入出力端子に伝送される高周波信号の大きさの割合、即ち通過振幅｜Ｓ_３１｜を示す。図２（ｃ）には、第１〜第４の入出力端子１〜４のいずれか１つから高周波信号を入力したときに、その隣の入出力端子に伝送される高周波信号の大きさの割合、即ちアイソレーション｜Ｓ_２１｜及び｜Ｓ_４１｜を示す。

図２に示すＳパラメータの周波数特性から、２ＧＨｚ及びその近傍においては、低反射振幅になるとともに、対向する入出力端子にのみ電力が伝送され、隣の入出力端子には電力が伝送されず、横断回路として動作することがわかる。

以上のように、実施の形態１によれば、９０度ずつ回転させても同形となる回路をインダクタ及びキャパシタにより構成し、第１〜第４の入出力端子１〜４の反射係数が零となるようにインダクタンス及びキャパシタンスの値を予め設定する。これにより、伝送信号の波長に応じた長さの伝送線路が不要となり、インダクタとキャパシタといった集中定数素子により回路を構成することができ、回路の小型化を図ることができる。

なお、実施の形態１の横断回路５０を、おもて面に第１の導体パターンが形成され、裏面に第１の接地導体が形成され、第１の導体パターンと第１の接地導体とを接続する第１〜第８のスルーホールが設けられた第１の誘電体基板と、チップ部品によってそれぞれ構成された第１〜第８のインダクタ及び第１〜第８のキャパシタとを用いて構成することができる。具体的に、第１の誘電体基板のおもて面に第１〜第８のインダクタ及び第１〜第８のキャパシタを配置して、第１〜第８のインダクタの両端と、第１〜第８のキャパシタの一端とを第１の導体パターンに接続し、第１〜第８のキャパシタの他端をそれぞれ第１〜第８のスルーホールを介して第１の接地導体に接続することによって構成できる。

また、実施の形態１において、第５〜第８のキャパシタは並列に接続されていることから、第５〜第８のキャパシタのキャパシタンスＣ_２の４倍の値をもつ１つのキャパシタで、第５〜第８のキャパシタをまとめて構成しても、実施の形態１と同様に横断回路として動作する。

実施の形態２．
実施の形態２では、実施の形態１における回路構成のキャパシタとインダクタとを互いに置き換えた構成について説明する。図３は、この発明の実施の形態２による横断回路を示す構成図である。図３において、実施の形態２の横断回路５０は、第１〜第４の入出力端子１〜４と、第９〜第１６のキャパシタ２５〜３２と、第９〜第１６のインダクタ３３〜４０とを有している。第９〜第１６のインダクタ３３〜４０の一端は、接地されている。

第１の入出力端子１には、第９のインダクタ３３の他端と、第９、第１３及び第１６のキャパシタ２５，２９，３２の一端とが接続されている。第２の入出力端子２には、第１０のインダクタ３４の他端と、第１３のキャパシタ２９の他端と、第１０及び第１４のキャパシタ２６，３０の一端とが接続されている。

第３の入出力端子３には、第１１のインダクタ３５の他端と、第１４のキャパシタ３０の他端と、第１１及び第１５のキャパシタ２７，３１の一端とが接続されている。第４の入出力端子４には、第１２のインダクタ３６の他端と、第１５及び第１６のキャパシタ３１，３２の他端と、第１２のキャパシタ２８の一端とが接続されている。第１３〜第１６のインダクタ３７〜４０の他端と、第９〜第１２のキャパシタ２５〜２８の他端とは、全体として１つの接続点をなすように接続されている。

また、第９〜第１２のキャパシタ２５〜２８のキャパシタンスは、いずれも同一の値となるように予め設定されている。第１３〜第１６のキャパシタ２９〜３２のキャパシタンスも、いずれも同一の値となるように予め設定されている。第９〜第１２のインダクタ３３〜３６のインダクタンスも、いずれも同一の値となるように予め設定されている。第１３〜第１６のインダクタ３７〜４０のインダクタンスも、いずれも同一の値となるように予め設定されている。このような構成により、横断回路５０は、９０度ずつの角度で回転させても同形となる。

ここで、第９〜第１２のキャパシタ２５〜２８のキャパシタンスをＣ_３とし、第１３〜第１６のキャパシタ２９〜３２のキャパシタンスをＣ_４とし、第９〜第１２のインダクタ３３〜３６のインダクタンスをＬ_３とし、第１３〜第１６のインダクタ３７〜４０のインダクタンスをＬ_４とし、第１〜第４の入出力端子１〜４に接続される電源あるいは負荷のインピーダンスをＺ_０とし、所定の高周波信号の中心角周波数をω_０とする。このとき、これらのキャパシタンスＣ_３、キャパシタンスＣ_４、インダクタンスＬ_３、及びインダクタンスＬ_４は、第１〜第４の入出力端子１〜４における反射係数Ｓ_１１が零になるよう、次の式（５）を満たすように与えられる。

次に、動作について説明する。なお、説明の便宜上、中心周波数を２ＧＨｚとし、第１〜第４の入出力端子１〜４に接続される電源あるいは負荷のインピーダンスＺ_０を５０Ωとした場合を一例として挙げる。ここでは、キャパシタンスＣ_３を３．７ｐＦ、キャパシタンスＣ_４を１．６ｐＦとする。これら値を式（５）に代入すると、インダクタンスＬ_３は０．７６ｎＨと求まり、インダクタンスＬ_４は１．０８ｎＨと求まる。

このようにキャパシタンスＣ_３，Ｃ_４、及びインダクタンスＬ_３，Ｌ_４の値を与えた横断回路５０のＳパラメータの周波数特性（計算値）を図４に示す。図４（ａ）〜（ｃ）に示す各伝送特性は、実施の形態１における図２（ａ）〜（ｃ）に示す各伝送特性と同様である。従って、図４に示すＳパラメータの周波数特性から、２ＧＨｚ及びその近傍においては、低反射振幅になるとともに、対向する入出力端子にのみ電力が伝送され、隣の入出力端子には電力が伝送されず、横断回路として動作することがわかる。

以上のように、実施の形態２によれば、９０度ずつ回転させても同形となる回路をキャパシタ及びインダクタにより構成し、第１〜第４の入出力端子の反射係数が零となるようにキャパシタンス及びインダクタンスの値を予め設定する。これにより、実施の形態１と同様に、伝送信号の波長に応じた長さの伝送線路が不要となり、インダクタとキャパシタといった集中定数素子により回路を構成することができ、回路の小型化を図ることができる。

なお、実施の形態２の横断回路５０を、おもて面に第２の導体パターンが形成され、裏面に第２の接地導体が形成され、第２の導体パターンと第２の接地導体とを接続する第９〜第１６のスルーホールが設けられた第２の誘電体基板と、チップ部品によってそれぞれ構成された第９〜第１６のキャパシタ及び第９〜第１６のインダクタとを用いて、構成することができる。具体的に、第２の誘電体基板のおもて面に第９〜第１２のキャパシタ及び第９〜第１６のインダクタを配置して、第９〜第１６のキャパシタの両端と、第９〜第１６のインダクタの一端とを第２の導体パターンに接続し、第９〜第１６のインダクタの他端をそれぞれ第９〜第１６のスルーホールを介して第２の接地導体に接続することによって構成できる。

また、実施の形態２において、第１３〜第１６のインダクタは並列に接続されることから、第１３〜第１６のインダクタのインダクタンスＬ_４の１／４の値をもつ１つのインダクタで、第１３〜第１６のインダクタをまとめて構成しても、実施の形態２と同様に横断回路として動作する。

１〜４第１〜４の入出力端子、５〜１２第１〜第８のインダクタ、１３〜２０第１〜第８のキャパシタ、２５〜３２第９〜第１６のキャパシタ、３３〜４０第９〜第１６のインダクタ、５０横断回路。

Claims

第１〜第４の入出力端子と、
第１〜第８のインダクタと、
一端が接地された第１〜第８のキャパシタと
を備え、
前記第１の入出力端子には、前記第１のキャパシタの他端と、前記第１、第５及び第８のインダクタの一端とが接続され、
前記第２の入出力端子には、前記第２のキャパシタの他端と、前記第５のインダクタの他端と、前記第２及び第６のインダクタの一端とが接続され、
前記第３の入出力端子には、前記第３のキャパシタの他端と、前記第６のインダクタの他端と、前記第３及び第７のインダクタの一端とが接続され、
前記第４の入出力端子には、前記第４のキャパシタの他端と、前記第７及び第８のインダクタの他端と、前記第４のインダクタの一端とが接続され、
前記第５〜第８のキャパシタと、前記第１〜第４のインダクタとの他端同士は、互いに接続され、
前記第１〜第４のインダクタのインダクタンスの値は、いずれも同一の値となるように予め設定され、
前記第５〜第８のインダクタのインダクタンスの値は、いずれも同一の値となるように予め設定され、
前記第１〜第４のキャパシタのキャパシタンスの値は、いずれも同一の値となるように予め設定され、
前記第５〜第８のキャパシタのキャパシタンスの値は、いずれも同一の値となるように予め設定された
ことを特徴とする横断回路。
前記第１〜第４のインダクタのインダクタンスＬ_１、前記第５〜第８のインダクタのインダクタンスＬ_２、前記第１〜第４のキャパシタのキャパシタンスＣ_１、及び前記第５〜第８のキャパシタのキャパシタンスＣ_２のそれぞれの値は、前記第１〜第４の入出力端子に接続される電源あるいは負荷のインピーダンスをＺ_０とし、所定の高周波信号の中心角周波数をω_０としたときに、次の式を満たすように予め設定された
ことを特徴とする請求項１記載の横断回路。
おもて面に第１の導体パターンが形成され、裏面に第１の接地導体が形成され、前記第１の導体パターンと前記第１の接地導体とを繋ぐ第１〜第８のスルーホールが設けられた第１の誘電体基板と、
チップ部品によってそれぞれ構成された前記第１〜第８のインダクタ及び前記第１〜第８のキャパシタと
を備え、
前記第１〜第８のインダクタ、及び前記第１〜第８のキャパシタは、前記第１の誘電体基板のおもて面に配置され、
前記第１〜第８のインダクタの両端と、前記第１〜第８のキャパシタの一端とは、前記第１の導体パターンに接続され、
前記第１〜第８のキャパシタの他端のそれぞれは、前記第１〜第８のスルーホールを介して前記第１の接地導体に接続された
ことを特徴とする請求項１又は請求項２に記載の横断回路。
前記第５〜第８のキャパシタは、一端が接地された１つのキャパシタによってまとめて構成された
ことを特徴とする請求項１から請求項３までのいずれか１項に記載の横断回路。
前記第１〜第８のキャパシタは、それぞれ第９〜第１６のインダクタに置き換えられ、
前記第１〜第８のインダクタは、それぞれ第９〜第１６のキャパシタに置き換えられ、
前記第９〜第１２のインダクタのインダクタンスの値は、いずれも同一の値となるように予め設定され、
前記第１３〜第１６のインダクタのインダクタンスの値は、いずれも同一の値となるように予め設定され、
前記第９〜第１２のキャパシタのキャパシタンスの値は、いずれも同一の値となるように予め設定され、
前記第１３〜第１６のキャパシタのキャパシタンスの値は、いずれも同一の値となるように予め設定された
ことを特徴とする請求項１記載の横断回路。
前記第９〜第１２のキャパシタのキャパシタンスＣ_３、前記第１３〜第１６のキャパシタのキャパシタンスＣ_４、前記第９〜第１２のインダクタのインダクタンスＬ_３、及び前記第１３〜第１６のインダクタのインダクタンスＬ_４のそれぞれの値は、前記第１〜第４の入出力端子に接続される電源あるいは負荷のインピーダンスをＺ_０、高周波信号の中心角周波数をω_０としたときに、次の式を満たすように予め設定された
ことを特徴とする請求項５記載の横断回路。
おもて面に第２の導体パターンが形成され、裏面に第２の接地導体が形成され、前記第２の導体パターンと前記第２の接地導体とを接続する第９〜第１６のスルーホールが設けられた第２の誘電体基板と、
チップ部品によってそれぞれ構成された前記第９〜第１６のキャパシタ、及び前記第９〜第１６のインダクタと
を備え、
前記第９〜第１６のキャパシタ、及び前記第９〜第１６のインダクタは、前記第２の誘電体基板のおもて面に配置され、
前記第９〜第１２のキャパシタの両端と、前記第９〜第１６のインダクタの一端とは、前記第２の導体パターンに接続され、
前記第９〜第１６のインダクタの他端は、それぞれ前記第９〜第１６のスルーホールを介して前記第２の接地導体に接続された
ことを特徴とする請求項５又は請求項６に記載の横断回路。
前記第１３〜第１６のインダクタは、一端が接地された１つのインダクタによってまとめて構成された
ことを特徴とする請求項５から請求項７までのいずれか１項に記載の横断回路。