JP5595234B2 - Multilayer circuit board and layer displacement measurement system - Google Patents

Multilayer circuit board and layer displacement measurement system Download PDF

Info

Publication number
JP5595234B2
JP5595234B2 JP2010251719A JP2010251719A JP5595234B2 JP 5595234 B2 JP5595234 B2 JP 5595234B2 JP 2010251719 A JP2010251719 A JP 2010251719A JP 2010251719 A JP2010251719 A JP 2010251719A JP 5595234 B2 JP5595234 B2 JP 5595234B2
Authority
JP
Japan
Prior art keywords
conductor pattern
layer
circuit board
multilayer circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010251719A
Other languages
Japanese (ja)
Other versions
JP2012104646A (en
Inventor
幸司 澁谷
弘敬 上馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010251719A priority Critical patent/JP5595234B2/en
Publication of JP2012104646A publication Critical patent/JP2012104646A/en
Application granted granted Critical
Publication of JP5595234B2 publication Critical patent/JP5595234B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路基板が多層構造でなる多層回路基板に関するもので、特に、層ずれを検出するための導体パターンを有する多層回路基板、および層ずれ測定システムに関する。   The present invention relates to a multilayer circuit board having a multilayer structure, and more particularly to a multilayer circuit board having a conductor pattern for detecting a layer shift, and a layer shift measurement system.

従来の多層回路基板の層ずれを検出する方法としては、多層回路基板に層ずれを検出するための導体パターンを作り込み、外部の測定器により、層ずれによる平板間の容量変化を測定する方式、あるいは容量変化に伴う共振周波数の変化を測定する方式が用いられている(例えば、特許文献1参照)。   A conventional method of detecting layer misalignment in a multilayer circuit board is to create a conductor pattern on the multilayer circuit board to detect the layer misalignment and measure the capacitance change between flat plates due to layer misalignment using an external measuring instrument. Alternatively, a method of measuring a change in resonance frequency accompanying a change in capacitance is used (for example, see Patent Document 1).

特許第4451208号公報Japanese Patent No. 4451208

しかしながら、従来技術には、以下のような課題がある。
樹脂基板では、製造プロセス、湿度、経年変化等により、誘電率の再現性が悪い。このため、容量や共振周波数の変化をそのまま用いる方法では、誤差が大きくなるという課題があった。
However, the prior art has the following problems.
Resin substrates have poor dielectric constant reproducibility due to manufacturing processes, humidity, aging, and the like. For this reason, there is a problem that the error increases in the method using the change in the capacitance and the resonance frequency as it is.

本発明は、前記のような課題を解決するためになされたものであり、基板材料の誘電率に左右されず、高精度にずれ量を測定することのできる多層回路基板および層ずれ測定システムを得ることを目的とする。   The present invention has been made to solve the above-described problems, and provides a multilayer circuit board and a layer displacement measuring system capable of measuring the amount of displacement with high accuracy regardless of the dielectric constant of the substrate material. The purpose is to obtain.

本発明に係る多層回路基板は、多層構造の特定の第1層に設けられた第1導体パターンと、多層構造の第1層とは異なる特定の第2層に設けられた第2導体パターンとを備えた多層回路基板であって、第1導体パターンは、第2導体パターンに対向して配置され、第2導体パターンよりも面積が小さく、第1層と第2層との積層において最大の位置ずれが発生した場合にも、第2導体パターンからはみ出さないように設計されており、第2導体パターンは、スリットにより複数の導体パターンに分割されており、第1導体パターンおよび分割された複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられており、第2導体パターンは、1本のスリットにより2分割されているものである。 A multilayer circuit board according to the present invention includes a first conductor pattern provided on a specific first layer of a multilayer structure, and a second conductor pattern provided on a specific second layer different from the first layer of the multilayer structure. The first conductor pattern is disposed opposite to the second conductor pattern, has a smaller area than the second conductor pattern, and is the largest in the stacking of the first layer and the second layer. It is designed not to protrude from the second conductor pattern even when misalignment occurs. The second conductor pattern is divided into a plurality of conductor patterns by slits, and the first conductor pattern and the divided conductor pattern are divided. Each of the plurality of conductor patterns is provided with a terminal for measuring the capacitance between the conductor patterns , and the second conductor pattern is divided into two by one slit .

また、本発明に係る層ずれ測定システムは、多層回路基板と、多層回路基板の第1導体パターンに設けられた端子と、分割された複数の導体パターンに設けられたそれぞれの端子とに接続され、第1導体パターンと複数の導体パターンとの間のそれぞれの容量値を測定し、測定した1つの容量値を基準として他の容量値との比率に変換した基板の誘電率に依存しない値を用いて第1層と第2層の積層によるずれ量を算出するずれ量検出器とを備えたものである。 The layer misalignment measurement system according to the present invention is connected to the multilayer circuit board, the terminals provided in the first conductor pattern of the multilayer circuit board, and the respective terminals provided in the plurality of divided conductor patterns. Each capacitance value between the first conductor pattern and the plurality of conductor patterns is measured, and a value that does not depend on the dielectric constant of the substrate is converted to a ratio with the other capacitance value based on the measured one capacitance value. And a displacement amount detector for calculating a displacement amount due to the lamination of the first layer and the second layer.

また、本発明に係る層ずれ測定システムは、多層回路基板と、多層回路基板の第1導体パターンとインダクタを介して接続されるとともに、分割された複数の導体パターンに設けられたそれぞれの端子に接続され、第1導体パターンと複数の導体パターンとの間のそれぞれの共振周波数を測定し、測定した1つの共振周波数を基準として他の共振周波数との比率に変換した基板の誘電率に依存しない値を用いて第1層と第2層の積層によるずれ量を算出するずれ量検出器とを備えたものである。 In addition, the layer misalignment measurement system according to the present invention is connected to the multilayer circuit board, the first conductor pattern of the multilayer circuit board, and the inductor, and to each terminal provided in the plurality of divided conductor patterns. It is connected and does not depend on the dielectric constant of the substrate measured for each resonance frequency between the first conductor pattern and the plurality of conductor patterns, and converted into a ratio to the other resonance frequency based on the measured one resonance frequency. A displacement amount detector that calculates a displacement amount due to the lamination of the first layer and the second layer using the value is provided.

本発明の多層回路基板および層ずれ測定システムによれば、多層構造の回路基板における第1層に第1導体パターンを設け、第2層にスリットにより分割された第2導体パターンを設け、複数の容量あるいは共振周波数の計測結果をもとに、比率を算出して層ずれを測定することにより、基板材料の誘電率に左右されず、高精度にずれ量を測定することのできる多層回路基板および層ずれ測定システムを得ることができる。   According to the multilayer circuit board and the layer misalignment measuring system of the present invention, the first conductor pattern is provided on the first layer in the multilayer circuit board, the second conductor pattern divided by the slit is provided on the second layer, A multilayer circuit board capable of measuring the amount of deviation with high accuracy regardless of the dielectric constant of the substrate material by calculating the ratio and measuring the layer deviation based on the measurement result of the capacitance or the resonance frequency, and A layer displacement measurement system can be obtained.

本発明の実施の形態1に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図である。It is a top view of the conductor pattern provided in the specific 1st layer and 2nd layer of the multilayer circuit board which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの側面図である。It is a side view of the conductor pattern provided in the specific 1st layer and 2nd layer of the multilayer circuit board which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る多層回路基板で層ずれが発生した場合の上面図である。It is a top view when a layer shift occurs in the multilayer circuit board according to Embodiment 1 of the present invention. 本発明の実施の形態1に係る多層回路基板で層ずれが発生した場合の側面図である。It is a side view when a layer shift has occurred in the multilayer circuit board according to Embodiment 1 of the present invention. 本発明の実施の形態1に係る多層回路基板に適用される層ずれ測定システムの模式図である。1 is a schematic diagram of a layer displacement measurement system applied to a multilayer circuit board according to Embodiment 1 of the present invention. 本発明の実施の形態2に係る多層回路基板に適用される層ずれ測定システムの模式図である。It is a schematic diagram of the layer shift measuring system applied to the multilayer circuit board according to Embodiment 2 of the present invention. 本発明の実施の形態3に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図である。It is a top view of the conductor pattern provided in the specific 1st layer and 2nd layer of the multilayer circuit board which concerns on Embodiment 3 of this invention. 本発明の実施の形態3に係る多層回路基板で層ずれが発生した場合の上面図である。図7の層ずれが発生した場合の上面図である。It is a top view when a layer shift occurs in the multilayer circuit board according to Embodiment 3 of the present invention. FIG. 8 is a top view when the layer shift of FIG. 7 occurs.

以下、本発明の多層回路基板および層ずれ測定システムの好適な実施の形態につき図面を用いて説明する。   Hereinafter, preferred embodiments of a multilayer circuit board and a layer displacement measuring system of the present invention will be described with reference to the drawings.

実施の形態1.
図1、図2は、本発明の実施の形態1に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図、および側面図である。また、図3、図4は、本発明の実施の形態1に係る多層回路基板で層ずれが発生した場合の上面図および側面図である。図3では、導体パターン1が、導体パターン2a、2bに対して図面上で左方向にずれた状態を例示している。
Embodiment 1 FIG.
1 and 2 are a top view and a side view of conductor patterns provided on a specific first layer and a second layer of the multilayer circuit board according to Embodiment 1 of the present invention. 3 and 4 are a top view and a side view when a layer shift occurs in the multilayer circuit board according to Embodiment 1 of the present invention. FIG. 3 illustrates a state in which the conductor pattern 1 is shifted leftward in the drawing with respect to the conductor patterns 2a and 2b.

本実施の形態1における多層回路基板は、第1層に設けられた導体パターン1、第2層に設けられた導体パターン2a、2b、およびスリット3aを備えて構成されている。導体パターン1は、多層回路基板のある層(特定の第1層に相当)に設けられた導体パターンであり、導体パターン2a、2bは、導体パターン1とは別の層(特定の第2層に相当)に設けられた導体パターンであり、スリット3aにより2分割されている。   The multilayer circuit board according to the first embodiment includes a conductor pattern 1 provided on the first layer, conductor patterns 2a and 2b provided on the second layer, and a slit 3a. The conductor pattern 1 is a conductor pattern provided in a certain layer (corresponding to a specific first layer) of the multilayer circuit board, and the conductor patterns 2a and 2b are layers different from the conductor pattern 1 (specific second layer). The conductor pattern is divided into two by the slit 3a.

本実施の形態1における導体パターン1の大きさは、導体パターン2a、2bを合わせた大きさよりも小さい。そして、第1層と第2層との間で層ずれが生じた場合にも、上面図として見た際に、導体パターン1が、導体パターン2a、2bからはみ出さないように設計されている。   The size of the conductor pattern 1 in the first embodiment is smaller than the combined size of the conductor patterns 2a and 2b. Even when a layer shift occurs between the first layer and the second layer, the conductor pattern 1 is designed not to protrude from the conductor patterns 2a and 2b when viewed as a top view. .

以上の構成により、導体パターン1と導体パターン2a、2bとの間で、導体パターン1を共通の電極として、2つのキャパシタが形成されることとなる。図5は、本発明の実施の形態1に係る多層回路基板に適用される層ずれ測定システムの模式図である。この図5に示されたずれ量検出器4aは、2つのキャパシタの容量を測定し、その比を算出し、ずれ量に換算する機能を有する。   With the above configuration, two capacitors are formed between the conductor pattern 1 and the conductor patterns 2a and 2b using the conductor pattern 1 as a common electrode. FIG. 5 is a schematic diagram of a layer displacement measurement system applied to the multilayer circuit board according to Embodiment 1 of the present invention. The deviation amount detector 4a shown in FIG. 5 has a function of measuring the capacitances of the two capacitors, calculating the ratio thereof, and converting it to the deviation amount.

なお、図5には図示されていないが、導体パターン1および2分割された導体パターン2a、2bのそれぞれには、ずれ量検出器4aにより容量を測定するための入出力端子が設けられている。   Although not shown in FIG. 5, each of the conductor pattern 1 and the two-divided conductor patterns 2a and 2b is provided with an input / output terminal for measuring the capacitance by the deviation amount detector 4a. .

次に、本発明の実施の形態1における図5に示した層ずれ測定システムの具体的な動作について説明する。層ずれがおこると、図3、図4に示すように、導体パターン2aと2bの間のスリット3aの位置が、図1、図2の状態から変位する。これにより、導体パターン1と導体パターン2a、2bとが対向するそれぞれの面積が変化する。この結果、図5の測定システムのずれ量検出器4aで測定される2つのキャパシタの容量値も、面積変化に対応して変化する。   Next, a specific operation of the layer displacement measuring system shown in FIG. 5 in Embodiment 1 of the present invention will be described. When the layer shift occurs, as shown in FIGS. 3 and 4, the position of the slit 3a between the conductor patterns 2a and 2b is displaced from the state shown in FIGS. Thereby, each area which the conductor pattern 1 and the conductor patterns 2a and 2b oppose changes. As a result, the capacitance values of the two capacitors measured by the deviation amount detector 4a of the measurement system of FIG. 5 also change corresponding to the area change.

ここで、導体パターン1と導体パターン2a間の容量、および導体パターン1と導体パターン2b間の容量は、ともに基板の誘電率に比例している。一般的に用いられているFR4等の樹脂基板では、製造プロセス、湿度、経年変化等により、誘電率の再現性が悪いため、測定された容量値自体も再現性が悪い。しかしながら、2つのキャパシタに関して測定された容量値の比をとることで、誘電率の影響はキャンセルされ、基板の誘電率に依存しない値とすることができる。   Here, the capacitance between the conductor pattern 1 and the conductor pattern 2a and the capacitance between the conductor pattern 1 and the conductor pattern 2b are both proportional to the dielectric constant of the substrate. Generally used resin substrates such as FR4 have poor reproducibility of the dielectric constant due to the manufacturing process, humidity, aging, etc., and therefore the measured capacitance value itself has poor reproducibility. However, by taking the ratio of the capacitance values measured for the two capacitors, the influence of the dielectric constant is canceled, and the value can be made independent of the dielectric constant of the substrate.

容量値が対向する面積に比例しているとすれば、容量比と面積比が等しくなる。従って、導体パターン1に対するスリット3aの位置は、導体パターン1の面積を容量比と同じ比に分割される位置にスリットがあるというように幾何的に決定できる。これにより、多層回路基板の特定の第1層と第2層の位置関係が決定できる。すなわち、図3において、スリット3aにより分割された導体パターン2a、2bのそれぞれに対する導体パターン1の面積の比から、スリット3aの方向と直交する方向(図3の紙面上で左右方向に相当)の層ずれ量が決定できる。   If the capacitance value is proportional to the opposing area, the capacitance ratio and the area ratio are equal. Therefore, the position of the slit 3a with respect to the conductor pattern 1 can be geometrically determined such that the slit is at a position where the area of the conductor pattern 1 is divided into the same ratio as the capacitance ratio. Thereby, the positional relationship between the specific first layer and the second layer of the multilayer circuit board can be determined. That is, in FIG. 3, from the ratio of the area of the conductor pattern 1 to each of the conductor patterns 2a and 2b divided by the slit 3a, the direction orthogonal to the direction of the slit 3a (corresponding to the left and right direction on the paper surface of FIG. 3). The amount of layer shift can be determined.

以上のように、実施の形態1によれば、容量そのものではなく、容量比を用いて層ずれを測定している。この結果、基板の誘電率に依存しない層ずれ測定を実現できる多層回路基板および層ずれ測定システムを得ることができる。   As described above, according to the first embodiment, the layer shift is measured using the capacitance ratio, not the capacitance itself. As a result, it is possible to obtain a multilayer circuit board and a layer displacement measurement system that can realize layer displacement measurement independent of the dielectric constant of the substrate.

なお、上述した実施の形態1では、容量比が面積比と等しいとして、ずれ量を算出する方法を述べたが、本発明は、このような方法に限定されるものではない。電磁界シミュレーションや実測により、容量比とずれ量の関係を、ずれ量特定データとしてあらかじめデータベース化しておき、測定された容量比と照らし合わせて、ずれ量を決定するという方法でも、実現可能なのは言うまでもない。この場合は、導体パターンのフリンジ容量等の誤差要因も含めてデータベース化されるので、ずれ量測定の高精度化が見込める。   In Embodiment 1 described above, the method of calculating the shift amount is described assuming that the capacitance ratio is equal to the area ratio, but the present invention is not limited to such a method. Needless to say, this method can be realized by a method in which the relationship between the capacity ratio and the deviation amount is created in advance as a database as deviation amount specifying data by electromagnetic field simulation and actual measurement, and the deviation amount is determined by comparing with the measured capacitance ratio. Yes. In this case, since the database including the error factors such as the fringe capacity of the conductor pattern is created, it is possible to increase the accuracy of the deviation measurement.

また、上述した実施の形態1では、基板の特定の方向のずれ量(すなわち、スリットの方向と直交する方向のずれ量)のみを決定する方法を述べたが、本発明は、このような方法に限定されるものではない。1つの多層回路基板に、先の図1に示したパターンを2つ以上、方向を異ならせて備えるようにすれば、別の方向のずれ量も決定できる。すなわち、2方向のずれ量を計測することで、平面上でどの方向にどの程度ずれたかが完全に決定することができる。   In the first embodiment described above, the method for determining only the deviation amount in a specific direction of the substrate (that is, the deviation amount in the direction orthogonal to the slit direction) has been described. It is not limited to. If one multilayer circuit board is provided with two or more patterns shown in FIG. 1 in different directions, a deviation amount in another direction can also be determined. That is, by measuring the amount of deviation in two directions, it is possible to completely determine in which direction and how much the deviation has occurred on the plane.

実施の形態2.
先の実施の形態1では、容量測定機能に基づいたずれ量検出器4aによりずれ量を測定する場合について説明した。これに対して、本実施の形態2では、ずれ量検出器4aの代わりに共振周波数測定機能に基づいてずれ量を測定するずれ量検出器4bを用いる場合について説明する。
Embodiment 2. FIG.
In the first embodiment, the case where the deviation amount is measured by the deviation amount detector 4a based on the capacity measurement function has been described. In contrast, in the second embodiment, a case will be described in which a shift amount detector 4b that measures a shift amount based on the resonance frequency measurement function is used instead of the shift amount detector 4a.

図6は、本発明の実施の形態2に係る多層回路基板に適用される層ずれ測定システムの模式図である。先の実施の形態1における図5の構成と比較すると、本実施の形態2における図6では、導体パターン1とずれ量検出器4b間にインダクタ5が直列に追加された構成となっている。なお、このインダクタ5は、多層回路基板に導体パターンで実現してもよいし、外付けで追加してもよい。   FIG. 6 is a schematic diagram of a layer displacement measurement system applied to the multilayer circuit board according to Embodiment 2 of the present invention. Compared with the configuration of FIG. 5 in the first embodiment, FIG. 6 in the second embodiment has a configuration in which an inductor 5 is added in series between the conductor pattern 1 and the deviation amount detector 4b. The inductor 5 may be realized as a conductor pattern on the multilayer circuit board or may be added externally.

次に、本発明の実施の形態2における図6に示した層ずれ測定システムの具体的な動作について説明する。先の実施の形態1とほとんど同じ動作であるが、ずれ量検出器4bが測定するのは、導体パターン1と2a間の容量とインダクタ5による共振周波数、および導体パターン1と2b間の容量とインダクタ5による共振周波数となる。層ずれが生じると、先の実施の形態1で説明したように、容量が変化する。   Next, a specific operation of the layer displacement measuring system shown in FIG. 6 in Embodiment 2 of the present invention will be described. Although the operation is almost the same as in the first embodiment, the deviation amount detector 4b measures the capacitance between the conductor patterns 1 and 2a, the resonance frequency by the inductor 5, and the capacitance between the conductor patterns 1 and 2b. The resonance frequency by the inductor 5 is obtained. When the layer shift occurs, the capacity changes as described in the first embodiment.

容量とインダクタの直列接続の共振周波数は、容量の平方根の逆数に比例する。従って、容量の変化は、共振周波数に反映される。ここで、2つの共振周波数の比をとると、誘電率および2つの共振回路に共用されているインダクタの影響は、キャンセルされ、共振周波数比は、基板の誘電率に依存しない値となる。共振周波数比の平方の逆数が容量比となるので、容量値が対向する面積に比例しているとすれば、先の実施の形態1と同様に、層ずれ量の算出が実現できる。   The resonance frequency of the series connection of the capacitor and the inductor is proportional to the reciprocal of the square root of the capacitor. Therefore, the change in capacitance is reflected in the resonance frequency. Here, when the ratio of the two resonance frequencies is taken, the influence of the dielectric constant and the inductor shared by the two resonance circuits is canceled, and the resonance frequency ratio becomes a value that does not depend on the dielectric constant of the substrate. Since the reciprocal of the square of the resonance frequency ratio is the capacitance ratio, if the capacitance value is proportional to the opposing area, the calculation of the layer shift amount can be realized as in the first embodiment.

以上のように、実施の形態2によれば、共振周波数そのものではなく、共振周波数比を用いて層ずれを測定している。この結果、基板の誘電率およびインダクタに依存しない層ずれ測定を実現できる多層回路基板および層ずれ測定システムを得ることができる。   As described above, according to the second embodiment, the layer shift is measured using the resonance frequency ratio instead of the resonance frequency itself. As a result, it is possible to obtain a multilayer circuit board and a layer displacement measurement system that can realize layer displacement measurement independent of the dielectric constant of the substrate and the inductor.

なお、上述した実施の形態2では、共振周波数比の平方の逆数が面積比と等しいとして、ずれ量を算出する方法を述べたが、本発明は、このような方法に限定されるものではない。電磁界シミュレーションや実測により、共振周波数比とずれ量の関係を、ずれ量特定データとしてあらかじめデータベース化しておき、測定された共振周波数比と照らし合わせて、ずれ量を決定するという方法でも、実現可能なのは言うまでもない。この場合は、導体パターンのフリンジ容量等の誤差要因も含めてデータベース化されるので、ずれ量測定の高精度化が見込める。   In the second embodiment described above, the method of calculating the shift amount is described assuming that the reciprocal of the square of the resonance frequency ratio is equal to the area ratio. However, the present invention is not limited to such a method. . It is also possible to create a database of the relationship between the resonance frequency ratio and the deviation amount as deviation amount identification data in advance by electromagnetic field simulation or actual measurement, and to determine the deviation amount by comparing it with the measured resonance frequency ratio. Needless to say. In this case, since the database including the error factors such as the fringe capacity of the conductor pattern is created, it is possible to increase the accuracy of the deviation measurement.

また、上述した実施の形態2では、基板の特定の方向のずれ量(すなわち、スリットの方向と直交する方向のずれ量)のみを決定する方法を述べたが、本発明は、このような方法に限定されるものではない。1つの多層回路基板に、先の図1に示したパターンを2つ以上、方向を異ならせて備えるようにすれば、別の方向のずれ量も決定できる。すなわち、2方向のずれ量を計測することで、平面上でどの方向にどの程度ずれたかが完全に決定することができる。   Further, in the above-described second embodiment, the method of determining only the shift amount in a specific direction of the substrate (that is, the shift amount in the direction orthogonal to the direction of the slit) has been described. It is not limited to. If one multilayer circuit board is provided with two or more patterns shown in FIG. 1 in different directions, a deviation amount in another direction can also be determined. That is, by measuring the amount of deviation in two directions, it is possible to completely determine in which direction and how much the deviation has occurred on the plane.

実施の形態3.
本実施の形態3では、回転ずれを含むずれ量を測定する場合について説明する。図7は、本発明の実施の形態3に係る多層回路基板の特定の第1層と第2層に設けられた導体パターンの上面図である。また、図8は、本発明の実施の形態3に係る多層回路基板で層ずれが発生した場合の上面図である。図8では、導体パターン1が、導体パターン2a〜2dに対して図面上で左方向に、かつ反時計方向にずれた状態を例示している。
Embodiment 3 FIG.
In the third embodiment, a case where a deviation amount including a rotational deviation is measured will be described. FIG. 7 is a top view of conductor patterns provided on specific first and second layers of the multilayer circuit board according to Embodiment 3 of the present invention. FIG. 8 is a top view when a layer shift occurs in the multilayer circuit board according to Embodiment 3 of the present invention. FIG. 8 illustrates a state in which the conductor pattern 1 is shifted leftward and counterclockwise in the drawing with respect to the conductor patterns 2a to 2d.

本実施の形態3における多層回路基板は、第1層に設けられた導体パターン1、第2層に設けられた導体パターン2a〜2d、およびスリット3a、3bを備えて構成されている。導体パターン1は、多層回路基板のある層(特定の第1層に相当)に設けられた導体パターンであり、導体パターン2a〜2dは、導体パターン1とは別の層(特定の第2層に相当)に設けられた導体パターンであり、スリット3a、3bにより4分割されている。   The multilayer circuit board according to the third embodiment includes a conductor pattern 1 provided on the first layer, conductor patterns 2a to 2d provided on the second layer, and slits 3a and 3b. The conductor pattern 1 is a conductor pattern provided in a certain layer (corresponding to a specific first layer) of the multilayer circuit board, and the conductor patterns 2a to 2d are layers different from the conductor pattern 1 (specific second layer). The conductor pattern is divided into four by the slits 3a and 3b.

本実施の形態1における導体パターン1の大きさは、導体パターン2a、2b、2c、2dを合わせた大きさより小さい。そして、第1層と第2層との間で層ずれが生じた場合にも、上面図として見た際に、導体パターン1が、導体パターン2a、2b、2c、2dからはみ出さないように設計されている。   The size of the conductor pattern 1 in the first embodiment is smaller than the combined size of the conductor patterns 2a, 2b, 2c, and 2d. Even when a layer shift occurs between the first layer and the second layer, when viewed as a top view, the conductor pattern 1 does not protrude from the conductor patterns 2a, 2b, 2c, and 2d. Designed.

また、スリット3a、3bは、導体パターン1の下部で交点を持ち、第1層と第2層との間で層ずれが生じた場合にも、この交点が導体パターン1からはみ出さないように設計されている。   In addition, the slits 3a and 3b have an intersection at the lower part of the conductor pattern 1 so that the intersection does not protrude from the conductor pattern 1 even when a layer shift occurs between the first layer and the second layer. Designed.

以上の構成により、導体パターン1と導体パターン2a、2b、2c、2dとの間で、導体パターン1を共通の電極として、4つのキャパシタが形成されることとなる。そして、先の図5に示されたずれ量検出器4aと同様の回路を用いることで、4つのキャパシタの容量を測定し、その比を算出し、ずれ量に換算する。   With the above configuration, four capacitors are formed between the conductor pattern 1 and the conductor patterns 2a, 2b, 2c, and 2d using the conductor pattern 1 as a common electrode. Then, by using a circuit similar to the deviation amount detector 4a shown in FIG. 5, the capacitances of the four capacitors are measured, the ratios thereof are calculated, and converted into deviation amounts.

次に、本発明の実施の形態3における図5に示した層ずれ測定システムの具体的な動作について説明する。回転ずれを含む層ずれがおこると、図8に示すように、スリット3a、3bの位置が図7の状態から変位する。これにより、導体パターン1と導体パターン2a、2b、2c、2dとが対向するそれぞれの面積が変化する。この結果、測定される容量値も面積変化に対応して変化する。   Next, a specific operation of the layer displacement measurement system shown in FIG. 5 in Embodiment 3 of the present invention will be described. When a layer shift including a rotation shift occurs, the positions of the slits 3a and 3b are displaced from the state shown in FIG. 7 as shown in FIG. Thereby, each area which the conductor pattern 1 and the conductor patterns 2a, 2b, 2c, and 2d oppose changes. As a result, the measured capacitance value also changes corresponding to the area change.

ここで、導体パターン1と2a間の容量、導体パターン1と2b間の容量、導体パターン1と2c間の容量、および導体パターン1と2d間の容量は、全て基板の誘電率に比例している。   Here, the capacitance between the conductor patterns 1 and 2a, the capacitance between the conductor patterns 1 and 2b, the capacitance between the conductor patterns 1 and 2c, and the capacitance between the conductor patterns 1 and 2d are all proportional to the dielectric constant of the substrate. Yes.

そこで、4つの測定された容量値のうちの1つを基準に、残りの3つの容量値との比をとると、誘電率の影響はキャンセルされ、3つの容量比は、基板の誘電率に依存しない値とすることができる。   Therefore, if one of the four measured capacitance values is used as a reference and the ratio to the remaining three capacitance values is taken, the influence of the dielectric constant is canceled, and the three capacitance ratios are related to the dielectric constant of the substrate. It can be an independent value.

容量値が対向する面積に比例しているとすれば、容量比と面積比が等しくなる。回転ずれを含む層ずれのパラメータは、x方向のずれ量、y方向のずれ量、回転すれの角度の3つなので、上記3つの容量比を用いて、導体パターン1に対するスリット3a、3bの位置が、導体パターン1の面積を容量比と同じ比に分割される位置にスリットがあるというように幾何的に決定できる。これにより、多層回路基板の特定の第1層と第2層の位置関係が決定できる。すなわち、図8において、スリット3a、3bにより分割された導体パターン2a〜2dのそれぞれに対する導体パターン1の面積の比から、回転ずれをふくむ層ずれ量が決定できる。   If the capacitance value is proportional to the opposing area, the capacitance ratio and the area ratio are equal. Since there are three parameters for the layer shift including the rotation shift: the shift amount in the x direction, the shift amount in the y direction, and the angle of the rotation shift, the positions of the slits 3a and 3b with respect to the conductor pattern 1 using the above three capacitance ratios. However, it can be geometrically determined such that there is a slit at a position where the area of the conductor pattern 1 is divided into the same ratio as the capacitance ratio. Thereby, the positional relationship between the specific first layer and the second layer of the multilayer circuit board can be determined. That is, in FIG. 8, the amount of layer displacement including rotational displacement can be determined from the ratio of the area of the conductor pattern 1 to each of the conductor patterns 2a to 2d divided by the slits 3a and 3b.

以上のように、実施の形態3によれば、容量そのものではなく、4つの容量値を3つの容量比に変換した値を用いて層ずれを測定している。この結果、先の実施の形態1と同様に、基板の誘電率に依存せず、さらに回転ずれを含む層ずれ測定を実現できる多層回路基板および層ずれ測定システムを得ることができる。   As described above, according to the third embodiment, the layer shift is measured using a value obtained by converting four capacitance values into three capacitance ratios, not the capacitance itself. As a result, as in the first embodiment, it is possible to obtain a multilayer circuit board and a layer displacement measurement system that can realize layer displacement measurement including rotation displacement without depending on the dielectric constant of the substrate.

なお、上述した実施の形態3では、容量比が面積比と等しいとして、ずれ量を算出する方法を述べたが、本発明は、このような方法に限定されるものではない。電磁界シミュレーションや実測により、容量比とずれ量の関係を、ずれ量特定データとしてあらかじめデータベース化しておき、測定された容量比と照らし合わせて、ずれ量を決定するという方法でも、実現可能なのは言うまでもない。この場合は、導体パターンのフリンジ容量等の誤差要因も含めてデータベース化されるので、ずれ量測定の高精度化が見込める。   In Embodiment 3 described above, the method of calculating the shift amount is described assuming that the capacitance ratio is equal to the area ratio, but the present invention is not limited to such a method. Needless to say, this method can be realized by a method in which the relationship between the capacity ratio and the deviation amount is created in advance as a database as deviation amount specifying data by electromagnetic field simulation and actual measurement, and the deviation amount is determined by comparing with the measured capacitance ratio. Yes. In this case, since the database including the error factors such as the fringe capacity of the conductor pattern is created, it is possible to increase the accuracy of the deviation measurement.

また、上述した実施の形態3では、先の実施の形態1と同様の容量測定による方法を述べたが、先の実施の形態2と同様に、共振周波数測定による方法でも実現可能であることは言うまでもない。   Further, in the above-described third embodiment, the method by capacitance measurement similar to that in the first embodiment has been described. However, as in the second embodiment, it can also be realized by a method by resonance frequency measurement. Needless to say.

1 導体パターン(第1導体パターン)、2a、2b 導体パターン(第2導体パターン)、3a、3b スリット、4a、4b ずれ量検出器、5 インダクタ。   DESCRIPTION OF SYMBOLS 1 Conductor pattern (1st conductor pattern), 2a, 2b Conductor pattern (2nd conductor pattern), 3a, 3b Slit, 4a, 4b Deviation amount detector, 5 Inductor.

Claims (9)

多層構造の特定の第1層に設けられた第1導体パターンと、
多層構造の前記第1層とは異なる特定の第2層に設けられた第2導体パターンと
を備えた多層回路基板であって、
前記第1導体パターンは、前記第2導体パターンに対向して配置され、前記第2導体パターンよりも面積が小さく、前記第1層と前記第2層との積層において最大の位置ずれが発生した場合にも、前記第2導体パターンからはみ出さないように設計されており、
前記第2導体パターンは、スリットにより複数の導体パターンに分割されており、
前記第1導体パターンおよび分割された前記複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられており、
前記第2導体パターンは、1本の前記スリットにより2分割されている
ことを特徴とする多層回路基板。
A first conductor pattern provided on a specific first layer of a multilayer structure;
A multilayer circuit board comprising: a second conductor pattern provided on a specific second layer different from the first layer of the multilayer structure;
The first conductor pattern is disposed opposite to the second conductor pattern, has a smaller area than the second conductor pattern, and has a maximum positional shift in the stack of the first layer and the second layer. Even in this case, it is designed not to protrude from the second conductor pattern,
The second conductor pattern is divided into a plurality of conductor patterns by slits,
Each of the first conductor pattern and the plurality of divided conductor patterns is provided with a terminal for measuring a capacitance between the conductor patterns ,
The multilayer circuit board, wherein the second conductor pattern is divided into two by one slit .
多層構造の特定の第1層に設けられた第1導体パターンと、
多層構造の前記第1層とは異なる特定の第2層に設けられた第2導体パターンと
を備えた多層回路基板であって、
前記第1導体パターンは、前記第2導体パターンに対向して配置され、前記第2導体パターンよりも面積が小さく、前記第1層と前記第2層との積層において最大の位置ずれが発生した場合にも、前記第2導体パターンからはみ出さないように設計されており、
前記第2導体パターンは、スリットにより複数の導体パターンに分割されており、
前記第1導体パターンおよび分割された前記複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられており、
前記第1導体パターンおよび前記第2導体パターンからなる1組のずれ量測定用パターンを、前記スリットの方向を異ならせて2組以上設ける
ことを特徴とする多層回路基板。
A first conductor pattern provided on a specific first layer of a multilayer structure;
A multilayer circuit board comprising: a second conductor pattern provided on a specific second layer different from the first layer of the multilayer structure;
The first conductor pattern is disposed opposite to the second conductor pattern, has a smaller area than the second conductor pattern, and has a maximum positional shift in the stack of the first layer and the second layer. Even in this case, it is designed not to protrude from the second conductor pattern,
The second conductor pattern is divided into a plurality of conductor patterns by slits,
Each of the first conductor pattern and the plurality of divided conductor patterns is provided with a terminal for measuring a capacitance between the conductor patterns ,
2. A multilayer circuit board , wherein two or more sets of deviation measurement patterns each including the first conductor pattern and the second conductor pattern are provided with different slit directions .
請求項に記載の多層回路基板において、
前記第1導体パターンおよび前記第2導体パターンからなる1組のずれ量測定用パターンを、前記スリットの方向を異ならせて2組以上設ける
ことを特徴とする多層回路基板。
The multilayer circuit board according to claim 1 ,
A multilayer circuit board, wherein two or more sets of deviation measurement patterns each including the first conductor pattern and the second conductor pattern are provided with different slit directions.
多層構造の特定の第1層に設けられた第1導体パターンと、
多層構造の前記第1層とは異なる特定の第2層に設けられた第2導体パターンと
を備えた多層回路基板であって、
前記第1導体パターンは、前記第2導体パターンに対向して配置され、前記第2導体パターンよりも面積が小さく、前記第1層と前記第2層との積層において最大の位置ずれが発生した場合にも、前記第2導体パターンからはみ出さないように設計されており、
前記第2導体パターンは、スリットにより複数の導体パターンに分割されており、
前記第1導体パターンおよび分割された前記複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられており、
前記第2導体パターンは、前記第1導体パターンの下部に交点を有する2本の前記スリットにより4分割されており、前記交点は、前記第1層と前記第2層との積層において最大の位置ずれが発生した場合にも、前記第1導体パターンからはみ出さないように設計されている
ことを特徴とする多層回路基板。
A first conductor pattern provided on a specific first layer of a multilayer structure;
A multilayer circuit board comprising: a second conductor pattern provided on a specific second layer different from the first layer of the multilayer structure;
The first conductor pattern is disposed opposite to the second conductor pattern, has a smaller area than the second conductor pattern, and has a maximum positional shift in the stack of the first layer and the second layer. Even in this case, it is designed not to protrude from the second conductor pattern,
The second conductor pattern is divided into a plurality of conductor patterns by slits,
Each of the first conductor pattern and the plurality of divided conductor patterns is provided with a terminal for measuring a capacitance between the conductor patterns ,
The second conductor pattern is divided into four by the two slits having an intersection at the lower part of the first conductor pattern, and the intersection is a maximum position in the stack of the first layer and the second layer. A multilayer circuit board, which is designed not to protrude from the first conductor pattern even when a deviation occurs .
請求項1ないし4のいずれか1項に記載の多層回路基板において、
前記第1層において、前記第1導体パターンと前記第1導体パターンに設けられた端子との間に、導体パターンとして設けられたインダクタをさらに備える
ことを特徴とする多層回路基板。
The multilayer circuit board according to any one of claims 1 to 4,
The multilayer circuit board according to claim 1, further comprising: an inductor provided as a conductor pattern between the first conductor pattern and a terminal provided in the first conductor pattern in the first layer.
請求項1ないし4のいずれか1項に記載の多層回路基板において、
前記第1導体パターンに設けられた端子にインダクタを外付け可能な構成を備える
ことを特徴とする多層回路基板。
The multilayer circuit board according to any one of claims 1 to 4,
A multilayer circuit board comprising a configuration in which an inductor can be externally attached to a terminal provided in the first conductor pattern.
請求項1ないし4のいずれか1項に記載の多層回路基板と、
前記多層回路基板の前記第1導体パターンに設けられた端子と、分割された前記複数の導体パターンに設けられたそれぞれの端子とに接続され、前記第1導体パターンと前記複数の導体パターンとの間のそれぞれの容量値を測定し、測定した1つの容量値を基準として他の容量値との比率に変換した基板の誘電率に依存しない値を用いて前記第1層と前記第2層の積層によるずれ量を算出するずれ量検出器と
を備えたことを特徴とする層ずれ測定システム。
A multilayer circuit board according to any one of claims 1 to 4,
Connected to the terminals provided in the first conductor pattern of the multilayer circuit board and the respective terminals provided in the plurality of divided conductor patterns, the first conductor pattern and the plurality of conductor patterns Each capacitance value between the first layer and the second layer is measured using a value that does not depend on the dielectric constant of the substrate, which is converted into a ratio with the other capacitance value based on one measured capacitance value. A layer displacement measuring system comprising: a displacement amount detector for calculating a displacement amount due to stacking.
請求項5または6に記載の多層回路基板と、
前記多層回路基板の前記第1導体パターンと前記インダクタを介して接続されるとともに、分割された前記複数の導体パターンに設けられたそれぞれの端子に接続され、前記第1導体パターンと前記複数の導体パターンとの間のそれぞれの共振周波数を測定し、測定した1つの共振周波数を基準として他の共振周波数との比率に変換した基板の誘電率に依存しない値を用いて前記第1層と前記第2層の積層によるずれ量を算出するずれ量検出器と
を備えたことを特徴とする層ずれ測定システム。
A multilayer circuit board according to claim 5 or 6,
The first conductor pattern and the plurality of conductors are connected to the first conductor pattern of the multilayer circuit board via the inductor, and are connected to respective terminals provided in the divided conductor patterns. The first layer and the first layer are measured using a value that does not depend on the dielectric constant of the substrate , measured for each resonance frequency between the patterns and converted into a ratio to the other resonance frequency based on the measured one resonance frequency. A layer displacement measuring system comprising: a displacement amount detector that calculates a displacement amount due to the lamination of two layers.
請求項7または8に記載の層ずれ測定システムにおいて、
前記ずれ量検出器は、算出した前記比率とずれ量との関係を規定するずれ量特定データがあらかじめ格納された記憶部を有し、前記ずれ量特定データに基づいて、前記比率に対応するずれ量を算出する
ことを特徴とする層ずれ測定システム。
The layer displacement measuring system according to claim 7 or 8,
The deviation amount detector includes a storage unit in which deviation amount specifying data defining a relationship between the calculated ratio and the deviation amount is stored in advance, and a deviation corresponding to the ratio is based on the deviation amount specifying data. A layer displacement measurement system characterized by calculating a quantity.
JP2010251719A 2010-11-10 2010-11-10 Multilayer circuit board and layer displacement measurement system Expired - Fee Related JP5595234B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010251719A JP5595234B2 (en) 2010-11-10 2010-11-10 Multilayer circuit board and layer displacement measurement system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010251719A JP5595234B2 (en) 2010-11-10 2010-11-10 Multilayer circuit board and layer displacement measurement system

Publications (2)

Publication Number Publication Date
JP2012104646A JP2012104646A (en) 2012-05-31
JP5595234B2 true JP5595234B2 (en) 2014-09-24

Family

ID=46394708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010251719A Expired - Fee Related JP5595234B2 (en) 2010-11-10 2010-11-10 Multilayer circuit board and layer displacement measurement system

Country Status (1)

Country Link
JP (1) JP5595234B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6432939B2 (en) * 2015-02-06 2018-12-05 株式会社伸光製作所 Printed board
CN114174411A (en) * 2019-08-07 2022-03-11 松下知识产权经营株式会社 Resin composition, prepreg, film with resin, metal foil with resin, metal-foil-clad laminate, and wiring board

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273795A (en) * 1985-09-27 1987-04-04 株式会社日立製作所 Measuring method for interlayer displacement of multilayer printed board
JP4451208B2 (en) * 2004-05-12 2010-04-14 三菱電機株式会社 Multilayer circuit board
JP2006351751A (en) * 2005-06-15 2006-12-28 Tokyo Electron Ltd Apparatus and method for processing substrate

Also Published As

Publication number Publication date
JP2012104646A (en) 2012-05-31

Similar Documents

Publication Publication Date Title
EP2257821B1 (en) Capacitive sensor having cyclic and absolute electrode sets
US20130042702A1 (en) Force sensor and measuring method of resistance variation thereof
JPH0626221U (en) Laminated coil
CN104142117A (en) Method and apparatus for measuring thickness of layer in printed circuit board
JP5595234B2 (en) Multilayer circuit board and layer displacement measurement system
JP6692459B2 (en) Linear displacement sensor with tilt tolerance
JP6414649B2 (en) Multilayer substrate and manufacturing method thereof
CN103026169B (en) Measure method and the device of production of the thickness of layer in multiple device
JP5703518B2 (en) Current sensor
JP5057245B2 (en) Current sensor
US11762520B2 (en) Electrostatic capacitance sensor and input device
JP2007298362A (en) Capacitance type liquid level sensor
US11467703B2 (en) Projective capacitive touch panel with suppressed capacitance coupling in corners
CN108387784B (en) Magnetic film inductive sensor
US7308377B2 (en) Test method of embedded capacitor and test system thereof
CN104204834A (en) Magnetic field probe
JP2014126454A (en) Capacitance type detection device
JP7276284B2 (en) Multilayer Capacitor Simulation Model Generation Method and Multilayer Capacitor Simulation Method
KR101676288B1 (en) Method for calculating capacitance, simulation apparatus perfoming the same, storage medium storing the same
JP5706774B2 (en) Measurement system and planar stage
JP2012037327A (en) Magnetic field probe
JP4451208B2 (en) Multilayer circuit board
US11482781B2 (en) Electromagnetic wave adjusting device
JP3791233B2 (en) Printed circuit board and measuring device for this printed circuit board
CN117654019A (en) Rocker device and handle

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140805

R150 Certificate of patent or registration of utility model

Ref document number: 5595234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees