JP5585818B2 - Printed wiring board and semiconductor package using the same - Google Patents
Printed wiring board and semiconductor package using the same Download PDFInfo
- Publication number
- JP5585818B2 JP5585818B2 JP2010060661A JP2010060661A JP5585818B2 JP 5585818 B2 JP5585818 B2 JP 5585818B2 JP 2010060661 A JP2010060661 A JP 2010060661A JP 2010060661 A JP2010060661 A JP 2010060661A JP 5585818 B2 JP5585818 B2 JP 5585818B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- hole
- plating
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Description
本発明は、プリント配線板およびそれを使用した半導体パッケージに関するものである。特に、半導体素子を基板上に実装するためのプリント配線板およびそれを使用した半導体パッケージに関するものである。 The present invention relates to a printed wiring board and a semiconductor package using the printed wiring board. In particular, the present invention relates to a printed wiring board for mounting a semiconductor element on a substrate and a semiconductor package using the printed wiring board.
半導体素子を基板上に実装するためのプリント配線板には、半導体素子を実装するインターポーザー基板や、半導体素子を含めひとつの機能単位にまとめたモジュール基板が含まれる。
これらのプリント配線板に通常の下面電極のほか、端面電極を設けると、電極の高密度化が得られる。そのため、特許文献１には、直径が３００μｍ程度のスルーホールタイプの端面電極を付加したインターポーザ基板が記載されている。また、特許文献２には、レーザ加工機を使用して片面を銅箔でふさいだスルーホールタイプの端面電極を付加したインターポーザ基板が記載されている。
A printed wiring board for mounting a semiconductor element on a substrate includes an interposer substrate on which the semiconductor element is mounted and a module substrate integrated into one functional unit including the semiconductor element.
If these printed wiring boards are provided with an end face electrode in addition to a normal lower face electrode, higher density of the electrode can be obtained. Therefore,
年々半導体素子が高密度化しその電極も高密度化してきている。それによって、その半導体素子を基板上に実装するためのプリント配線板の電極も小径化する必要が生じてきている。そのため、この小径化した電極のプリント配線板に端面電極を付加するのに、切断工具で電極を切り分けて行うときに、端面電極に欠けや断線などが発生することは好ましくはない。 The density of semiconductor elements is increasing year by year, and the electrodes are also increasing in density. Accordingly, it is necessary to reduce the diameter of an electrode of a printed wiring board for mounting the semiconductor element on a substrate. For this reason, it is not preferable that the end face electrode is chipped or disconnected when the end face electrode is added to the printed wiring board of the reduced diameter electrode by cutting the electrode with a cutting tool.
本発明は、端面電極を付加した半導体素子を基板上に実装するためのプリント配線板を作製する際、端面電極に欠けや断線などの不具合の発生を防止するプリント配線板およびそれを使用した半導体パッケージの提供することを目的としている。
The present invention relates to a printed wiring board for preventing occurrence of defects such as chipping or disconnection in the end face electrode when a printed wiring board for mounting a semiconductor element to which an end face electrode is added on a substrate, and a semiconductor using the printed wiring board. The purpose is to provide packages.
本発明は、上記の課題を解決するために、下記のプリント配線板を提供することである。
（１）半導体素子を基板上に実装するためのプリント配線板にあって、非貫通穴を電解フィルドめっき液によりめっきした前記プリント配線板の外周部の端面電極及びプリント配線板の内側の下面電極を有し、前記端面電極は前記非貫通穴の中間までめっきを充填しへこみ部を有しており、前記プリント配線板の内側の下面電極は前記非貫通穴内の底面からの高さを非貫通穴の上層面の高さと同じにしたプリント配線板。
（２）上記（１）において、プリント配線板の内側の下面電極の非貫通穴径より、プリント配線板の外周部の端面電極の非貫通穴径を大きくしたプリント配線板。
（３）上記（１）又は（２）において、プリント配線板を端面電極となる非貫通穴のところで切り分けて端面電極を形成したプリント配線板。
（４）上記（１）から（３）の何れかのプリント配線板を使用した半導体パッケージ。
In order to solve the above-mentioned problems, the present invention provides the following printed wiring board.
(1) In a printed wiring board for mounting a semiconductor element on a substrate, an end face electrode on the outer peripheral portion of the printed wiring board, in which non-through holes are plated with an electrolytic filled plating solution, and a lower face electrode on the inner side of the printed wiring board have a, the end surface electrode is the have the filled recess plating to an intermediate non-through hole, the lower electrode inside of the printed wiring board is non-through height from the bottom surface of the non-through hole A printed wiring board with the same height as the upper surface of the hole .
(2) The printed wiring board according to (1), wherein the diameter of the non-through hole of the end face electrode on the outer peripheral portion of the printed wiring board is larger than the diameter of the non-through hole of the lower surface electrode inside the printed wiring board.
(3) The printed wiring board according to (1) or (2), wherein the printed wiring board is cut at a non-through hole to be an end face electrode to form an end face electrode.
(4) A semiconductor package using the printed wiring board according to any one of (1) to (3) above.
本発明は、半導体素子を基板上に実装するためのプリント配線板にあって、非貫通穴の端面電極を、電解フィルドめっき液により形成するので、端面電極の接続強度が向上し、端面電極に欠けや断線などの不具合の発生を防止するプリント配線板およびそれを使用した半導体パッケージの提供することができる。
The present invention is a printed wiring board for mounting a semiconductor element on a substrate, and the end face electrode of the non-through hole is formed by electrolytic filled plating solution, so that the connection strength of the end face electrode is improved and the end face electrode is formed. It is possible to provide a printed wiring board that prevents the occurrence of defects such as chipping and disconnection, and a semiconductor package using the printed wiring board.
本発明に述べるプリント配線板は、半導体素子を基板上に実装するための板材で、半導体素子を実装するインターポーザー基板や、半導体素子を含めひとつの機能単位にまとめたモジュール基板が含まれる。 The printed wiring board described in the present invention is a plate material for mounting a semiconductor element on a substrate, and includes an interposer substrate on which the semiconductor element is mounted and a module substrate integrated into one functional unit including the semiconductor element.
本発明に述べる非貫通穴は、導電層間の穴で、一方の導電層で閉塞していて、もう片方の導電層に開口部がある。切り分けて本発明に述べるプリント配線板となる切断線上の非貫通穴は、導電処理後端面電極となることができる。 The non-through hole described in the present invention is a hole between conductive layers, which is closed by one conductive layer, and has an opening in the other conductive layer. A non-through hole on a cutting line that is cut and becomes a printed wiring board described in the present invention can serve as an end face electrode after conductive treatment.
本発明に述べる電解フィルドめっき液によるめっきは、電解フィルドめっき液を使用し、非貫通穴内とその非貫通穴の上層面にしためっきをさし、めっき層の厚さは、非貫通穴の上層面の厚さより非貫通穴内の底面からの厚さのほうが厚くなる。
非貫通穴内の底面からの高さは、上層面の高さと同じか、またはそれより低くなるが、できるだけ平坦であることが好ましい。そのほうが切断工具で切り分けを行うときに、端面電極に欠けや断線などが発生を防止できる。
電解フィルドめっき液は、一般に硫酸銅めっき浴中にめっき成長を抑制する抑制剤と、めっき成長を促進する促進剤とを添加したものである。
めっき抑制剤は、物質の拡散則に伴い、非貫通穴内部には吸着し難く、基板表面には吸着し易いことを応用して、非貫通穴内部と比較して基板表面のめっき成長速度を遅くすることで、非貫通穴内部を銅によって充填させ、非貫通穴直上部分と非貫通穴直上部分以外の部分とで、基板表面を平滑に電解めっきする効果があると言われている。めっき抑制剤としては、ポリアルキレングリコールなどのポリエーテル化合物、ポリビニルイミダゾリウム４級化物、ビニルピロリドンとビニルイミダゾリウム４級化物との共重合体などの窒素含有化合物などを用いることができる。
めっき促進剤は、非貫通穴の底面、側面、基板表面に、一様に吸着し、続いて、非貫通穴内部ではめっきの成長に伴い、表面積が減少していき、非貫通穴内の促進剤の分布が密になることを利用して、非貫通穴内部のめっき速度が基板表面のめっき速度より速くなり、非貫通穴内部を銅によって充填させ、非貫通穴直上部分と非貫通穴直上部分以外の部分とで、基板表面を平滑に電解めっきする効果があると言われている。めっき促進剤としては、３−メルカプト−１−プロパンスルホン酸ナトリウムもしくは２−メルカプトエタンスルホン酸ナトリウムで表される硫黄化合物、もしくはビス−（３−スルフォプロピル）−ジスルファイドジソディウム等で表される硫黄化合物を用いることができる。これらめっき促進剤は、ブライトナー（光沢剤）と呼ばれる銅めっき液に添加する添加物の一種でもある。
上記めっき抑制剤やめっき促進剤は、１種、もしくは２種以上を混合して用いる。これらの水溶液の濃度は特に限定されないが、数質量ｐｐｍ〜数質量％の濃度で用いることができる。
The plating with the electrolytic filled plating solution described in the present invention uses an electrolytic filled plating solution, which is plated in the non-through hole and on the upper surface of the non-through hole, and the thickness of the plating layer is above the non-through hole. The thickness from the bottom surface in the non-through hole is thicker than the thickness of the layer surface.
The height from the bottom surface in the non-through hole is equal to or lower than the height of the upper layer surface, but is preferably as flat as possible. In this case, when the cutting tool is used for cutting, the end face electrode can be prevented from being chipped or disconnected.
The electrolytic filled plating solution is generally prepared by adding an inhibitor for suppressing plating growth and an accelerator for promoting plating growth to a copper sulfate plating bath.
Plating inhibitors apply the fact that, due to the diffusion law of substances, it is difficult to adsorb inside the non-through hole, and easily adsorbs to the substrate surface. By slowing down, the inside of the non-through hole is filled with copper, and it is said that there is an effect of smooth electrolytic plating of the substrate surface at the portion directly above the non-through hole and the portion directly above the non-through hole. As the plating inhibitor, a nitrogen-containing compound such as a polyether compound such as polyalkylene glycol, polyvinyl imidazolium quaternized product, a copolymer of vinyl pyrrolidone and vinyl imidazolium quaternized product, and the like can be used.
The plating accelerator is uniformly adsorbed on the bottom surface, side surface, and substrate surface of the non-through hole. Subsequently, the surface area of the non-through hole decreases as the plating grows. By utilizing the fact that the distribution of the metal becomes dense, the plating speed inside the non-through hole becomes faster than the plating speed on the surface of the substrate, the inside of the non-through hole is filled with copper, and the portion directly above the non-through hole and the portion directly above the non-through hole It is said that there is an effect that the surface of the substrate is smoothly electroplated with other portions. The plating accelerator is represented by a sulfur compound represented by sodium 3-mercapto-1-propanesulfonate or sodium 2-mercaptoethanesulfonate, or bis- (3-sulfopropyl) -disulfide disodium. Sulfur compounds to be used can be used. These plating accelerators are also a kind of additive added to a copper plating solution called brightener (brightener).
The said plating inhibitor and plating promoter are used 1 type or in mixture of 2 or more types. Although the density | concentration of these aqueous solution is not specifically limited, It can use by the density | concentration of several mass ppm-several mass%.
本発明に述べる端面電極は、電解フィルドめっき液によるめっきにより形成する端面電極で、たとえば、切断してプリント配線板となる元基板に、複数の非貫通穴を形成し、電解フィルドめっき液によるめっきによりこの非貫通穴をめっきし、その後必要な箇所のめっきした非貫通穴のところで、ダイシング等により切断することにより得られる。非貫通穴の断面形状は、円のほか、楕円、長円など長穴またはそれらの組み合わせにすればよい。 The end face electrode described in the present invention is an end face electrode formed by plating with an electrolytic filled plating solution. For example, a plurality of non-through holes are formed in an original substrate that is cut to form a printed wiring board, and plated with an electrolytic filled plating solution. This is obtained by plating the non-through hole, and then cutting it by dicing or the like at the plated non-through hole where necessary. The cross-sectional shape of the non-through hole may be a circle, a long hole such as an ellipse or an ellipse, or a combination thereof.
非貫通穴内の底面からの高さの調節は、電解フィルドめっき液組成と、非貫通穴の径により調節することができる。電解フィルドめっき液組成により、非貫通穴内の底面からの高さを非貫通穴の上層面の高さよりも低くするには、非貫通穴内の底面からの高さと非貫通穴の上層面の高さを同じにできるめっき液組成より、めっき成長を抑制する抑制剤を少し減らし、めっき成長を促進する促進剤を少し増加させる。
また、ひとつのプリント配線板中に、非貫通穴内の底面からの高さを非貫通穴の上層面の高さと同じにしたものと、それより低くへこみがあるようにしたものとを同時に設ける場合、たとえばプリント配線板の内側の下面電極は非貫通穴内の底面の高さを上層面の高さと同じにしたものにし、このプリント配線板の端面電極は非貫通穴内の底面からの高さを非貫通穴の上層面の高さより低くしたもの（つまりめっきで中間まで充填）にする場合には、下面内側電極の非貫通穴径より端面電極の非貫通穴径を大きくするか、または楕円、長円など長穴またはそれらの組み合わせにすればよい。
The height from the bottom surface in the non-through hole can be adjusted by the electrolytic filled plating solution composition and the diameter of the non-through hole. To make the height from the bottom surface in the non-through hole lower than the height of the upper layer surface in the non-through hole by the electrolytic filled plating solution composition, the height from the bottom surface in the non-through hole and the height of the upper layer surface in the non-through hole From the composition of the plating solution that can be made the same, the inhibitor that suppresses plating growth is slightly reduced, and the promoter that promotes plating growth is slightly increased.
In the case where a printed wiring board is provided with the same height from the bottom surface in the non-through hole as the height of the upper layer of the non-through hole and a dent that is lower than that. For example, the bottom electrode inside the printed wiring board has the bottom surface in the non-through hole made the same as the height of the upper layer surface, and the end surface electrode of this printed wiring board does not have the height from the bottom surface in the non-through hole. When making the hole lower than the height of the upper layer surface of the through hole (that is, filling up to the middle by plating), the non-through hole diameter of the end face electrode is made larger than the non-through hole diameter of the lower inner electrode, or A long hole such as a circle or a combination thereof may be used.
以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は、本発明のプリント配線板を示している。
プリント配線板の外周部には複数の端面電極１と、片方の表面には導体回路パターン２と、もう片方の表面には実装用のランド３とを有している。端面電極１は、導体回路パターン２によりふさがれた非貫通穴を電解フィルドめっき液によるめっきにより全部充填することにより形成している。なお、プリント配線板は両面板のほか多層板も特に限定なく使用できる。
FIG. 1 shows a printed wiring board of the present invention.
The printed wiring board has a plurality of
図２は、本発明の別のプリント配線板を示している。
プリント配線板の外周部には複数の端面電極１と、片方の表面には導体回路パターン２と、もう片方の表面には実装用のランド３とを有している。端面電極１は、導体回路パターン２によりふさがれた非貫通穴を電解フィルドめっき液によるめっきにより、非貫通穴の中間まで充填しへこみ部４を形成している。
非貫通穴を中間まで充填しへこみ部４を形成することにより、このプリント配線板と実装基板とをはんだ接続するときの接続状況を確認することができる。
FIG. 2 shows another printed wiring board of the present invention.
The printed wiring board has a plurality of
By filling the non-through hole to the middle and forming the indented
図３は、本発明のプリント配線板を使用した半導体パッケージを示している。
図２で示したプリント配線板の表面に、半導体チップ５を搭載し、半導体チップ５と、プリント配線板の表面に設けた導体回路パターン上のランド６との間でワイヤ７でボンデングしている。ワイヤボンデング実装のかわりに半導体チップに設けたバンプにより実装する方法も採用できる。
また、一点鎖線で示したように、半導体チップ５を含むプリント配線板の表面には、樹脂８で被覆した樹脂モールドを設けている。
FIG. 3 shows a semiconductor package using the printed wiring board of the present invention.
A
Further, as indicated by a one-dot chain line, a resin mold covered with a
図４は、本発明のプリント配線板の製造方法を示している。
まず、図４（ａ）に示すように、両面板の片面のほうの金属箔９ａ（図３では上側面）を穴形状にパターニングする。
次に、図４（ｂ）に示すように、パターニングした部分にレーザーにより非貫通穴１０を設ける。
非貫通穴１０の形成に用いることが出来るレーザーとしては、ＣＯ２やＣＯ、エキシマ等の気体レーザーやＹＡＧ等の固体レーザーがある。ＣＯ２レーザーが容易に大出力を得られる事からφ５０μｍ以上の非貫通穴１０の加工に適している。φ５０μｍ以下の微細な非貫通穴１０を加工する場合は、より短波長で集光性のよいＹＡＧレーザーが適しているが、反対側の銅箔を貫通しないよう注意する必要がある。
次に、図４（ｃ）に示すように、加工した両面板の表面に無電解めっき層１１を形成後、電解フィルドめっき液による電解めっき層１２を形成する。
まず、金属箔上及び非貫通穴１０内部に触媒核を付与後、無電解めっき層１１を形成する。たとえば、触媒核の付与には、パラジウムイオン触媒であるアクチベーターネオガント（アトテック・ジャパン株式会社製、商品名）やパラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成工業株式会社製、商品名）を使用する。本発明における上記パラジウム触媒の銅箔上への吸着量は０．０３〜０．６μｇ／ｃｍ２の範囲であり、更に望ましくは０．０５〜０．３μｇ／ｃｍ２の範囲である。パラジウム触媒を吸着させる際の処理温度は１０〜４０℃が好ましい。処理時間をコントロールすることにより、パラジウム触媒の銅箔上への吸着量をコントロールすることができる。
また、無電解めっきには、ＣＵＳＴ２０００（日立化成工業株式会社製、商品名）やＣＵＳＴ２０１（日立化成工業株式会社製、商品名）等の市販の無電解銅めっきが使用できる。これらの無電解銅めっきは硫酸銅、ホルマリン、錯化剤、水酸化ナトリウムを主成分とする。めっきの厚さは次の電気めっきが行うことができる厚さであればよく、０．１〜５μｍの範囲である。しかし後述するように無電解めっき層に付着する非貫通穴内めっきレジスト残渣やその他の汚れをエッチングで除去するため、より好ましくは０．５〜２．０μｍの範囲である。
次に、無電解めっきを行った上に、電解フィルドめっき液による電解めっき層１２を形成する。めっき層の高さは、めっきへこみがないように、非貫通穴１０内の底面からの高さと上層面の高さとを同じになるようにする。
次に、図４（ｄ）に示すように、エッチングレジストを使用してエッチングにより導体回路パターン２と実装用のランド３を形成する。
まず、電解フィルドめっき液による電解めっき層１２の上にエッチングレジストを形成する。エッチングレジストに使用できる樹脂には、ＰＭＥＲ Ｐ−ＬＡ９００ＰＭ（東京応化株式会社製、商品名）のような液状レジストや、ＨＷ−４２５（日立化成工業株式会社、商品名）、ＲＹ−３０２５（日立化成工業株式会社、商品名）等のドライフィルムがある。非貫通穴１０上と導体回路パターン２となるべき個所はめっきレジストを形成しない。
次に、塩化鉄第二鉄水溶液や過硫酸アンモニウム、１０〜３００ｇ／Ｌの硫酸と、１０〜２００ｇ／Ｌの過酸化水素水との混合水溶液などのエッチング液により、エッチングし、次に、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いてエッチングレジストの剥離を行こない、導体回路パターン２と実装用のランド３を形成する。また、必要なところに、５μｍ程度のニッケルめっき後、０．０５μｍから０．３μｍ程度の金めっきを設ける。
次に、図４（ｅ）に示すように、両面板を端面電極１となるところで切り分けて、本発明に述べるプリント配線板を得る。
FIG. 4 shows a method for manufacturing a printed wiring board according to the present invention.
First, as shown to Fig.4 (a), the
Next, as shown in FIG.4 (b), the non-through-
As a laser that can be used to form a
Next, as shown in FIG.4 (c), after forming the electroless-
First, after providing a catalyst nucleus on the metal foil and inside the
For electroless plating, commercially available electroless copper plating such as CUST2000 (trade name, manufactured by Hitachi Chemical Co., Ltd.) or CUST201 (trade name, manufactured by Hitachi Chemical Co., Ltd.) can be used. These electroless copper platings are mainly composed of copper sulfate, formalin, complexing agent and sodium hydroxide. The thickness of plating should just be the thickness which can perform the following electroplating, and is the range of 0.1-5 micrometers. However, as will be described later, in order to remove the non-through-hole plating resist residue and other dirt adhering to the electroless plating layer by etching, the thickness is more preferably in the range of 0.5 to 2.0 μm.
Next, after performing electroless plating, an
Next, as shown in FIG. 4D, the
First, an etching resist is formed on the
Next, etching is performed with an etching solution such as a ferric chloride aqueous solution, ammonium persulfate, a mixed aqueous solution of 10 to 300 g / L sulfuric acid and 10 to 200 g / L hydrogen peroxide, and then alkaline stripping. The etching resist is stripped using a solution, sulfuric acid, or a commercially available resist stripper to form the
Next, as shown in FIG. 4 (e), the double-sided board is cut into the
図５は、本発明のプリント配線板を使用した半導体パッケージの製造方法を示している。
まず、図５（ａ）に示すように、両面板の片面のほうの金属箔９ｂ（図５では下側面）を穴形状にパターニングする。このとき、下面内側電極となる非貫通穴径形状より端面電極となる非貫通穴径形状を大きくする。
次に、図５（ｂ）に示すように、パターニングした部分にレーザーにより非貫通穴１０を設ける。
次に、図５（ｃ）に示すように、無電解めっき層１１を形成後、電解フィルドめっき液による電解めっき層１２を形成する。
まず、金属箔上及び非貫通穴内部に触媒核を付与後、無電解めっき層１１を形成する。
次に、無電解めっきを行った上に電解フィルドめっき液による電解めっき層１２を形成する。端面電極となる非貫通穴１０部分のめっき層の高さは、非貫通穴１０内の底面からの高さが上層面の高さの中間になり、へこみ部４を形成している。
次に、図５（ｄ）に示すように、めっきレジストを使用してエッチングにより導体回路パターン２と実装用のランド３を形成し、半導体チップ５を搭載し、樹脂８でモールドする。
まず、電解フィルドめっき液によるめっき層の上にめっきレジストを形成する。非貫通穴１０上と導体回路パターン２と実装用のランド３となるべき個所はめっきレジストを形成しない。
次に、エッチング液により、エッチングし、次に、エッチングレジストの剥離を行こない、導体回路パターン２と実装用のランド３を形成する。
次に、半導体チップ５を搭載し、半導体チップ５とプリント配線板の表面に設けた導体回路パターン上のランド６との間でワイヤ７でワイヤボンデングする。
次に、半導体チップ５とワイヤ７の部分を樹脂８でモールドする。
次に、樹脂モールドしたプリント配線板を端面電極１のところで切り分けて、本発明のプリント配線板を使用した半導体パッケージを得る。
FIG. 5 shows a method for manufacturing a semiconductor package using the printed wiring board of the present invention.
First, as shown in FIG. 5A, the
Next, as shown in FIG.5 (b), the non-through-
Next, as shown in FIG.5 (c), after forming the electroless-
First, after providing a catalyst nucleus on the metal foil and inside the non-through hole, the
Next, after performing electroless plating, an
Next, as shown in FIG. 5D, the
First, a plating resist is formed on a plating layer made of an electrolytic filled plating solution. Plating resist is not formed on the
Next, etching is performed with an etching solution, and then the etching resist is peeled off to form the
Next, the
Next, the
Next, the resin-molded printed wiring board is cut at the
１…端面電極、２…導体回路パターン、３…実装用のランド、４…へこみ部、５…半導体チップ、６…導体回路パターン上のランド、７…ワイヤ、８…樹脂、９、９ａ、９ｂ…金属箔、１０…非貫通穴、１１…無電解めっき層、１２…電解フィルドめっき液による電解めっき層
DESCRIPTION OF
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010060661A JP5585818B2 (en) | 2010-03-17 | 2010-03-17 | Printed wiring board and semiconductor package using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010060661A JP5585818B2 (en) | 2010-03-17 | 2010-03-17 | Printed wiring board and semiconductor package using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011198798A JP2011198798A (en) | 2011-10-06 |
| JP5585818B2 true JP5585818B2 (en) | 2014-09-10 |
Family
ID=44876685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010060661A Expired - Fee Related JP5585818B2 (en) | 2010-03-17 | 2010-03-17 | Printed wiring board and semiconductor package using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5585818B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002064164A (en) * | 2000-08-21 | 2002-02-28 | New Japan Radio Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2003224356A (en) * | 2002-01-28 | 2003-08-08 | Cmk Corp | Printed wiring board with edge face cut through-hole and electronic component |
| JP3835614B2 (en) * | 2003-06-02 | 2006-10-18 | 日立エーアイシー株式会社 | WIRING BOARD HAVING NON-THROUGH CONDUCTIVE HOLE AND ITS MANUFACTURING METHOD |
| JP2005251883A (en) * | 2004-03-03 | 2005-09-15 | Hitachi Aic Inc | Printed wiring board |
| US20100288550A1 (en) * | 2007-09-28 | 2010-11-18 | Masayuki Nagamatsu | ELEMENT MOUNTING SUBSTRATE AND METHOD OF FABRICATING THE SAME, CIRCUIT DEVICE AND METHOD OF FABRICATING THE SAME, AND MOBILE APPLIANCE ( as amended |
-
2010
- 2010-03-17 JP JP2010060661A patent/JP5585818B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011198798A (en) | 2011-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101088584B1 (en) | Multilayer wiring board and method for manufacturing same | |
| CN102124826B (en) | Method for manufacturing printed wiring board and printed wiring board | |
| US8931168B2 (en) | Method for manufacturing multilayer printed wiring board | |
| KR101882530B1 (en) | Method for producing printed wiring board, and printed wiring board | |
| JP6711509B2 (en) | Printed circuit board, semiconductor package and manufacturing method thereof | |
| CN103491732A (en) | Method for manufacturing circuit board layer-adding structure | |
| US10134666B2 (en) | Package substrate, method for fabricating the same, and package device including the package substrate | |
| TWI384925B (en) | Structure of embedded-trace substrate and method of manufacturing the same | |
| CN101102648B (en) | Through hole forming method and wiring circuit board manufacturing method | |
| JP2009177153A (en) | Wiring substrate and its manufacturing method | |
| JP2010062517A (en) | Nickel-gold plating method and printed circuit board | |
| KR20130032529A (en) | Printed circuit board and method for manufacturing the same | |
| JP2006339219A (en) | Wiring board | |
| KR100772432B1 (en) | Method of manufacturing printed circuit board | |
| TW201206296A (en) | Multilayer wiring substrate and method of manufacturing the same | |
| JP5585818B2 (en) | Printed wiring board and semiconductor package using the same | |
| KR101124784B1 (en) | core substrate and method for fabricating the same | |
| KR101034089B1 (en) | core substrate and method for fabricating the same | |
| KR102004795B1 (en) | Semiconductor Package and Method of Manufacturing the same | |
| JPWO2014024754A1 (en) | Circuit board for semiconductor package and manufacturing method thereof | |
| KR101523840B1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP2005333050A (en) | Printed wiring board and method for forming via hole using via-fill plating | |
| KR101009118B1 (en) | A method for manufacturing of landless printed circuit board | |
| US20140060905A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP2005251883A (en) | Printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140709 |
|
| LAPS | Cancellation because of no payment of annual fees |