JP5580660B2 - 情報処理装置、回路、情報処理方法、及びプログラム - Google Patents
情報処理装置、回路、情報処理方法、及びプログラム Download PDFInfo
- Publication number
- JP5580660B2 JP5580660B2 JP2010116699A JP2010116699A JP5580660B2 JP 5580660 B2 JP5580660 B2 JP 5580660B2 JP 2010116699 A JP2010116699 A JP 2010116699A JP 2010116699 A JP2010116699 A JP 2010116699A JP 5580660 B2 JP5580660 B2 JP 5580660B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pipeline
- node
- information processing
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Image Processing (AREA)
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
複数の第1ノードを有し、当該第1ノードの保持する第1データを第1方向に位置する隣のノードへ移動させる第1パイプラインと、
前記第1パイプラインの第1ノードの各々に対応する複数の第2ノードを有し、当該第2ノードの保持する第2データを前記第1方向と逆の第2方向に位置する隣のノードへ移動させる第2パイプラインと、
前記第1パイプラインの第1ノードの1つを着目ノードとして、当該着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードに保持されている第2データと、を比較する第1比較手段と、
前記着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードより前記第2方向について1つ上手又は下手の第2ノードに保持されている第2データと、を比較する第2比較手段とを備えることを特徴とする情報処理装置が提供される。
複数の第1ノードを順に流れる第1データと前記第1データと逆方向の順で複数の第2ノードを流れる第2データとを扱うカウンターフロー・パイプライン構成の回路であって、
前記第1ノードの保持するデータと当該第1ノードに対応する第2ノードの保持するデータと少なくとも当該第2ノードの前及び後の第2ノードの保持するデータとを参照する参照手段を有することを特徴とする回路が提供される。
(基本構成)
図1は、第1実施形態による情報処理装置(以降、データ処理装置と称す)の基本構成の一例を示すブロック図である。第1パイプライン100は複数のノード(第1ノード)を有し、第1ノードの夫々は自身から第1方向へ1つ下手の第1ノードへ自身の保持するデータ要素(第1データ)を移動させる。また、第1パイプライン100には、外部から、
・データ要素の有効信号である「valid[l−1]」112。
・データ信号である「data[l−1]」114。
・データ信号の処理結果である処理結果信号「tag_id[l−1]」116。
が入力される。この一連の入力信号は、種々のデータ処理を行うデータ処理回路120で処理された後、パイプライン・レジスタ110にて一時記憶される。
・データ要素の有効信号「valid[l]」132。
・データ信号「data[l]」134。
・処理結果信号「tag_id[l]」136。
が出力され、第1ステージと同様にデータ処理回路140で種々のデータ処理が行われる。そして処理後のデータ要素が第2パイプライン・レジスタ130にて一時記憶されるが、この記憶動作は第1ステージと同様である。パイプライン・レジスタ110からのデータ要素がパイプライン・レジスタ130に一時記憶されるまでの区間を第2ステージと呼ぶ。
・有効信号「valid[l+1]」152。
・データ信号「data[l+1]」154。
・処理結果信号「tag_id[l+1]」156。
が出力される。このような動作により、第1パイプライン100では、データ要素(有効信号「valid」とデータ信号「data」と処理結果信号「tag_id」)が「上手」である図面上の左側から「下手」である図面上の右側に移動する。
・有効信号「tag_valid[i+2]」172。
・データ信号「tag_data[i+2]」174。
を一時記憶し、以前に記憶したデータ要素を更新する。一方、駆動信号「shift」162が無効(ディアサート状態)であるときは、一連の入力信号を記憶せずに、以前に記憶したデータ要素をそのまま保持し、データ要素を更新しない。入力からパイプライン・レジスタ170に一時記憶されるまでの区間をステージ(第1ステージ)と呼ぶ。
次にデータ処理回路120および140について詳細を説明する。本実施形態のデータ処理では、
・第1パイプラインの第1ノードの1つを着目ノードとして、当該着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードに保持されている第2データと、を比較する第1比較処理。
・着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードより第2方向について1つ上手の第2ノードに保持されている第2データと、を比較する第2比較処理。
を実行する。具体的には、2方向のデータ要素の「data」と「tag_data」を比較し、もし等しければ、そのときの「tag_data」の格納番号(前述の“[i]”、“[i+1]”、“[i+2]”)を「tag_id」として記憶する。そして「tag_id」は、第1パイプラインのデータ処理結果として、「data」と同期して「上手」である図面上の左側から「下手」である図面上の右側に移動する。このようにして、「tag_id[l]」136には、第1パイプライン100のl番目のデータ要素「data[l]」134と値が等しい第2パイプライン160のデータ要素の格納番号が設定されることになる。
図3は、第2実施形態によるデータ処理装置の基本構成の一例を示すブロック図である。図3において、第1パイプライン300は図の「上手」である左側から「下手」である図面上の右側に向けてデータが移動する。また第2パイプライン360は「上手」である図面上の右側から「下手」である図面上の左側に向けてデータが移動しており、第1実施形態と同様に第1パイプライン300とはデータ要素の移動する向きが逆である。なお、図3における各種の信号の名称や意味は、図1を用いて説明した第1実施形態と同様であり、その説明をここでは割愛する。第2実施形態では、データ処理回路が第1実施形態と異なるため、データ処理回路について詳細説明する。なお図1のデータ処理回路とそこに含まれる回路要素が、図3では、比較回路321〜329と選択および減算回路320(セレクタ346とデクリメンタ328を含む)とに分かれている。
・有効信号「tag_valid[i]」とデータ信号「tag_data[i]」の組。
・有効信号「tag_valid[i+1]」とデータ信号「tag_data[i+1]」の組。
・有効信号「tag_valid[i+2]」とデータ信号「tag_data[i+2]」の組。
・有効信号「tag_valid[i+3]」とデータ信号「tag_data[i+3]」の組。
・有効信号「tag_valid[i+4]」とデータ信号「tag_data[i+4]」の組。
・有効信号「tag_valid[i+5]」とデータ信号「tag_data[i+5]」の組。
・有効信号「tag_valid[i+6]」とデータ信号「tag_data[i+6]」の組。
・有効信号「tag_valid[i+7]」とデータ信号「tag_data[i+7]」の組。
・有効信号「tag_valid[i+8]」とデータ信号「tag_data[i+8]」の組。
(画像処理装置)
図5は、第3実施形態による画像処理装置の全体構成の一例を示すブロック図である。本実施形態の画像処理装置は、第1実施形態(図2)や第2実施形態(図4)で説明したデータ処理装置をフルアソシアティブ方式のキャッシュ判定装置として応用している。
アクセス調停部530は接続される3つのFIFOである、アドレス送信FIFO550、テクスチャデータ受信FIFO570、Tag_idFIFO540のすべてに格納領域の空きがあるかどうかを判断する。この判断は、各FIFOから入力される信号「full」552、「full」542、「full」572をもとに行う。
キャッシュ・メモリ調停部580は、Tag_idFIFO540に格納されたmiss_hit_flagを参照して、キャッシュがヒットしているか否かに応じて、次の処理を行う。
・キャッシュされているデータはキャッシュ・メモリ(FIFO)590から読み出して出力する(585)。
・キャッシュされていないデータはテクスチャデータ受信FIFO570から読み出して、キャッシュ・メモリ590へ書き込むとともに、テクスチャデータとして出力する(585)。
さらに図6を用いて図5記載の画像処理装置のキャッシュ判定部520の回路構成の一例について詳細説明する。キャッシュ判定部520は、比較結果とキャッシュ・タグ数の大小関係を調べて、キャッシュのヒットを判定する。キャッシュ判定部520は第1実施形態(図2)の複数接続されたデータ処理装置200とキャッシュ判定装置600とを有するように構成される。またデータ処理装置200の替わりに第2実施形態(図4)のデータ処理装置を用いても構わない。
次に、キャッシュのヒット/ミスヒット判定の手順を説明する。ヒット/ミスヒット判定はキャッシュ判定装置600で行われる。キャッシュがミスヒットしたかどうかは、データ処理装置200から出力される処理結果信号「tag_id」(2の補数表記)の1ビットの符号ビットを調べることで判定する。データ処理装置200の出力である有効信号「valid」が有効(アサート状態)であり、かつ符号ビットが1であるとき、「tag_id」は負の値であり、キャッシュ判定はミスヒットとする。また符号ビットが0であるとき、「tag_id」は正の値であり、キャッシュ判定はヒットとする。
また、図10は、演算処理として、第1実施形態のような比較演算ではなく、ALUを用いて演算処理するときの基本回路の一例を示している。図10では第1実施形態の図1と異なり、第1パイプラインには「data2」が、第2パイプラインには「tag_data2」が追加されている。第1実施形態と同様に「data[l−1]」と「tag_data[i]」が等しいときには「tag_data2[i]」を選択し、「data2[l−1]」と演算処理して結果を「tag_id[l]」に記憶する。「data[l−1]」と「tag_data[i+1]」が等しいときには「tag_data2[i+1]」を選択し、「data2[l−1]」と演算処理して結果を「tag_id[l]」に記憶する。また「tag_data[i]」と「tag_data[i+1]」のいずれも等しくない場合は、演算処理を行わず入力されたtag_id[l−1]を選択して「tag_id[l]」に記憶する。このように第1パイプラインと第2パイプラインのデータとデータ処理1100の構成により、様々な演算処理(四則演算や大小比較)を実現することができる。
120 データ処理回路
122 比較回路
124 比較回路
126 セレクタ
128 デクリメンタ
Claims (19)
- 複数の第1ノードを有し、当該第1ノードの保持する第1データを第1方向に位置する隣のノードへ移動させる第1パイプラインと、
前記第1パイプラインの第1ノードの各々に対応する複数の第2ノードを有し、当該第2ノードの保持する第2データを前記第1方向と逆の第2方向に位置する隣のノードへ移動させる第2パイプラインと、
前記第1パイプラインの第1ノードの1つを着目ノードとして、当該着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードに保持されている第2データと、を比較する第1比較手段と、
前記着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードより前記第2方向について1つ上手又は下手の第2ノードに保持されている第2データと、を比較する第2比較手段とを備えることを特徴とする情報処理装置。 - 駆動信号が有効である場合に、前記第2パイプラインは複数の第2ノードが保持する夫々の第2データを前記第2方向に1つ下手にある第2ノードへ移動させ、
前記第2比較手段は、前記駆動信号が有効である場合に比較処理を実行し、前記駆動信号が無効である場合に比較処理を実行しないことを特徴とする請求項1に記載の情報処理装置。 - 前記第1、第2比較手段は、前記第1パイプラインを移動する前記第1データと、前記第2パイプラインを移動する前記第2データとの一致を判定することを特徴とする請求項1又は2に記載の情報処理装置。
- キャッシュデータを管理する情報処理装置であって、
前記第1パイプラインは、アドレスを前記第1データとして移動させ、前記第2パイプラインは、前記キャッシュデータのキャッシュ・タグを前記第2データとして移動させ、
前記第1、第2比較手段は前記第1パイプラインを移動する前記アドレスと前記第2パイプラインを移動する前記キャッシュ・タグとの一致を判定することを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。 - 前記第1パイプラインと前記第2パイプラインとがカウンターフロー・パイプラインであることを特徴とする請求項1乃至4のいずれか1項に記載の情報処理装置。
- 処理装置から要求されたデータのキャッシュヒットを判定する情報処理装置であって、
複数の第1ノードを有し、当該第1ノードに対して第1方向に位置する隣のノードへ当該第1ノードが保持する前記要求されたデータのアドレスを移動させる第1パイプライン手段と、
前記第1パイプラインの第1ノードの各々に対応する複数の第2ノードを有し、当該第2ノードに対して前記第1方向と逆の第2方向に位置する隣のノードへ当該第2ノードが保持するキャッシュ・タグを移動させる第2パイプラインと、
前記第1パイプラインの第1ノードの1つを着目ノードとして、当該着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードに保持されている第2データと、を比較する第1比較手段と、
前記着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードより前記第2方向について1つ上手の第2ノードに保持されている第2データと、を比較する第2比較手段と、
前記第1比較手段と前記第2比較手段の結果に基づいて前記要求されたデータのキャッシュがヒットしたか否かを判定する判定手段と
を有することを特徴とする情報処理装置。 - 前記要求されたデータのキャッシュがヒットしなかったと前記判定手段が判定した場合、前記第1データのアドレスを前記キャッシュ・タグとして入力する入力手段をさらに備えることを特徴とする請求項6に記載の情報処理装置。
- 前記第1パイプラインと前記第2パイプラインは複数のフリップフロップを有し、夫々のフリップフロップには同一の駆動信号が供給されることを特徴とする請求項1乃至7のいずれか1項に記載の情報処理装置。
- 前記第1ノードと前記第2ノードは1対1の関係で対応していることを特徴とする請求項1乃至8のいずれか1項に記載の情報処理装置。
- 前記第1ノードと前記第2ノードは1対複数の関係で対応していることを特徴とする請求項1乃至8のいずれか1項に記載の情報処理装置。
- 前記第1パイプラインと前記第2パイプラインは夫々の保持するデータを同時にシフトさせることを特徴とする請求項1乃至10のいずれか1項に記載の情報処理装置。
- 第1方向へデータを流す複数のフリップフロップを有する第1パイプラインと、
第2方向へデータを流す複数のフリップフロップを有する第2パイプラインと、
前記第1パイプラインのフリップフロップの少なくとも1つについて、当該フリップフロップに入力されるデータと当該フリップフロップに対応する前記第2パイプラインのフリップフロップに入力されるデータ及び当該フリップフロップから出力されるデータとを参照する参照手段と
を有することを特徴とする情報処理装置。 - 前記フリップフロップの夫々は同一の駆動信号を参照して動作することを特徴とする請求項12の情報処理装置。
- 前記第2パイプラインのフリップフロップに供給するクロックを停止させることで前記第2パイプラインのデータの流れを停止させることを特徴とする請求項13に記載の情報処理装置。
- 複数の第1ノードを順に流れる第1データと前記第1データと逆方向の順で複数の第2ノードを流れる第2データとを扱うカウンターフロー・パイプライン構成の回路であって、
前記第1ノードの保持するデータと当該第1ノードに対応する第2ノードの保持するデータと少なくとも当該第2ノードの前及び後の第2ノードの保持するデータとを参照する参照手段を有することを特徴とする回路。 - 複数の第1ノードについて、当該第1ノードの保持する第1データを第1方向に位置する隣のノードへ移動させる第1パイプライン工程と、
前記第1パイプラインの第1ノードの各々に対応する複数の第2ノードについて、当該第2ノードの保持する第2データを前記第1方向と逆の第2方向に位置する隣のノードへ移動させる第2パイプライン工程と、
前記第1パイプラインの第1ノードの1つを着目ノードとして、当該着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードに保持されている第2データと、を比較する第1比較工程と、
前記着目ノードに保持されている第1データと、当該着目ノードに対応する第2ノードより前記第2方向について1つ上手又は下手の第2ノードに保持されている第2データと、を比較する第2比較工程と
を備えることを特徴とする情報処理方法。 - 複数の第1ノードを順に流れる第1データと前記第1データと逆方向の順で複数の第2ノードを流れる第2データとを扱うカウンターフロー・パイプライン構成の回路による情報処理方法であって、
前記第1ノードの保持するデータと当該第1ノードに対応する第2ノードの保持するデータと少なくとも当該第2ノードの前及び後の第2ノードの保持するデータとを参照する参照工程を有することを特徴とする情報処理方法。 - 第1方向へデータを流す複数のフリップフロップを有する第1パイプラインと、第2方向へデータを流す複数のフリップフロップを有する第2パイプラインとを有するカウンターフロー・パイプライン構成の回路を有する情報処理装置を用いる情報処理方法であって、
前記第1パイプラインのフリップフロップの少なくとも1つについて、当該フリップフロップに入力されるデータと当該フリップフロップに対応する第2パイプラインのフリップフロップに入力されるデータ及び当該フリップフロップから出力されるデータとを参照する参照工程を有することを特徴とする情報処理方法。 - コンピュータを、請求項1乃至14のいずれか1項に記載の情報処理装置の有する各手段として機能させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010116699A JP5580660B2 (ja) | 2009-05-22 | 2010-05-20 | 情報処理装置、回路、情報処理方法、及びプログラム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009124723 | 2009-05-22 | ||
JP2009124723 | 2009-05-22 | ||
JP2010116699A JP5580660B2 (ja) | 2009-05-22 | 2010-05-20 | 情報処理装置、回路、情報処理方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011008773A JP2011008773A (ja) | 2011-01-13 |
JP5580660B2 true JP5580660B2 (ja) | 2014-08-27 |
Family
ID=42394991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010116699A Active JP5580660B2 (ja) | 2009-05-22 | 2010-05-20 | 情報処理装置、回路、情報処理方法、及びプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8452944B2 (ja) |
EP (1) | EP2254040B1 (ja) |
JP (1) | JP5580660B2 (ja) |
CN (1) | CN101894012B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5650441B2 (ja) * | 2010-06-07 | 2015-01-07 | キヤノン株式会社 | 演算装置、キャッシュ装置、その制御方法及びコンピュータプログラム |
JP5627330B2 (ja) | 2010-08-02 | 2014-11-19 | キヤノン株式会社 | 情報処理装置、キャッシュ装置およびデータ処理方法 |
KR102061069B1 (ko) | 2013-02-28 | 2020-01-02 | 삼성전자주식회사 | 텍스쳐 맵핑 파이프라인을 위한 논블로킹 방식의 텍스쳐 캐쉬 메모리 시스템 및 논블로킹 방식의 텍스쳐 캐쉬 메모리의 동작 방법 |
US9715461B2 (en) * | 2014-03-03 | 2017-07-25 | Kabushiki Kaisha Toshiba | Cache memory control circuit and processor |
JP6979777B2 (ja) | 2017-03-22 | 2021-12-15 | キヤノン株式会社 | インターフェース装置およびその制御方法 |
JP7278067B2 (ja) | 2018-12-20 | 2023-05-19 | キヤノン株式会社 | データ処理装置及びその制御方法及びプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04178755A (ja) * | 1990-11-13 | 1992-06-25 | Toshiba Corp | データ統合装置 |
EP0650116B1 (en) * | 1993-10-21 | 1998-12-09 | Sun Microsystems, Inc. | Counterflow pipeline processor |
DE69430352T2 (de) | 1993-10-21 | 2003-01-30 | Sun Microsystems Inc., Mountain View | Gegenflusspipeline |
US5713025A (en) * | 1993-10-21 | 1998-01-27 | Sun Microsystems, Inc. | Asynchronous arbiter using multiple arbiter elements to enhance speed |
US6205538B1 (en) * | 1994-08-24 | 2001-03-20 | Sun Microsystems, Inc. | Instruction result labeling in a counterflow pipeline processor |
US6085316A (en) * | 1998-07-28 | 2000-07-04 | Sun Microsystems, Inc. | Layered counterflow pipeline processor with anticipatory control |
US6862670B2 (en) * | 2001-10-23 | 2005-03-01 | Ip-First, Llc | Tagged address stack and microprocessor using same |
JP2010039625A (ja) * | 2008-08-01 | 2010-02-18 | Renesas Technology Corp | 並列演算装置 |
-
2010
- 2010-04-27 US US12/768,148 patent/US8452944B2/en active Active
- 2010-05-19 EP EP10163311.3A patent/EP2254040B1/en active Active
- 2010-05-20 JP JP2010116699A patent/JP5580660B2/ja active Active
- 2010-05-21 CN CN201010182894.2A patent/CN101894012B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
EP2254040A2 (en) | 2010-11-24 |
CN101894012A (zh) | 2010-11-24 |
CN101894012B (zh) | 2014-02-19 |
EP2254040A3 (en) | 2011-04-27 |
US8452944B2 (en) | 2013-05-28 |
US20100299498A1 (en) | 2010-11-25 |
JP2011008773A (ja) | 2011-01-13 |
EP2254040B1 (en) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5580660B2 (ja) | 情報処理装置、回路、情報処理方法、及びプログラム | |
US9417875B2 (en) | Cooperative thread array reduction and scan operations | |
US8868838B1 (en) | Multi-class data cache policies | |
US8405670B2 (en) | Rolling texture context data structure for maintaining texture data in a multithreaded image processing pipeline | |
US8244984B1 (en) | System and method for cleaning dirty data in an intermediate cache using a data class dependent eviction policy | |
US6831653B2 (en) | Graphics pixel packing for improved fill rate performance | |
US6426753B1 (en) | Cache memory for high latency and out-of-order return of texture data | |
US8135926B1 (en) | Cache-based control of atomic operations in conjunction with an external ALU block | |
TWI474279B (zh) | 繪圖處理系統、快取系統以及資料處理方法 | |
US8108610B1 (en) | Cache-based control of atomic operations in conjunction with an external ALU block | |
US8595437B1 (en) | Compression status bit cache with deterministic isochronous latency | |
US8949541B2 (en) | Techniques for evicting dirty data from a cache using a notification sorter and count thresholds | |
US8060700B1 (en) | System, method and frame buffer logic for evicting dirty data from a cache using counters and data types | |
TW200933524A (en) | Memory systems, memory accessing methods and graphic processing systems | |
US20110320719A1 (en) | Propagating shared state changes to multiple threads within a multithreaded processing environment | |
US8131931B1 (en) | Configurable cache occupancy policy | |
JP5627330B2 (ja) | 情報処理装置、キャッシュ装置およびデータ処理方法 | |
TW201337750A (zh) | 多層指令快取預先擷取 | |
JP4545242B2 (ja) | ノンブロッキング・パイプライン・キャッシュ | |
US8539130B2 (en) | Virtual channels for effective packet transfer | |
US8504773B1 (en) | Storing dynamically sized buffers within a cache | |
US8234478B1 (en) | Using a data cache array as a DRAM load/store buffer | |
JP5650441B2 (ja) | 演算装置、キャッシュ装置、その制御方法及びコンピュータプログラム | |
US8321618B1 (en) | Managing conflicts on shared L2 bus | |
US8656093B1 (en) | Supporting late DRAM bank hits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140711 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5580660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |