JP5575444B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5575444B2 JP5575444B2 JP2009225619A JP2009225619A JP5575444B2 JP 5575444 B2 JP5575444 B2 JP 5575444B2 JP 2009225619 A JP2009225619 A JP 2009225619A JP 2009225619 A JP2009225619 A JP 2009225619A JP 5575444 B2 JP5575444 B2 JP 5575444B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- manufacturing
- semiconductor device
- temperature
- oxygen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 40
- 239000001301 oxygen Substances 0.000 claims description 40
- 229910052760 oxygen Inorganic materials 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 21
- 238000005245 sintering Methods 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000007772 electroless plating Methods 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000007747 plating Methods 0.000 description 19
- 239000011800 void material Substances 0.000 description 9
- 238000001556 precipitation Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- 239000011701 zinc Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000007858 starting material Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical group [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
この発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
従来、シリコン(Si)等の半導体基板に、アルミニウム(Al)電極を形成する場合、スパッタリングによってAl膜を形成する方法が提案されている。また、Si基板とAl膜とのコンタクト抵抗をできるだけ小さくするため、Al膜を成膜する前にフッ化水素(HF)処理を行い、Si基板の表面を洗浄する方法が提案されている。 Conventionally, when an aluminum (Al) electrode is formed on a semiconductor substrate such as silicon (Si), a method of forming an Al film by sputtering has been proposed. In order to reduce the contact resistance between the Si substrate and the Al film as much as possible, a method has been proposed in which the surface of the Si substrate is cleaned by performing hydrogen fluoride (HF) treatment before forming the Al film.
さらに、デバイスを製造する際にSi基板が反らないように、Si基板のおもて面の表面に、Al電極と、ニッケル(Ni)めっき層と、金(Au)めっき層とをこの順に積層し、裏面の表面に、おもて面側のNiめっき層の膜応力の3倍以上となるようにNi膜を形成する方法が提案されている(例えば、下記特許文献1参照。)。
Furthermore, an Al electrode, a nickel (Ni) plating layer, and a gold (Au) plating layer are arranged in this order on the front surface of the Si substrate so that the Si substrate does not warp when manufacturing a device. There has been proposed a method of laminating and forming a Ni film on the surface of the back surface so as to be 3 times or more the film stress of the Ni plating layer on the front surface side (see, for example,
しかしながら、従来の技術においては、Si基板の表面に、多くのダングリングボンドが存在する。ダングリングボンドは、原子の未結合手であり、ダングリングボンド上では電子が不安定なため、化学的に活性となる。したがって、スパッタリングによってSi基板の表面に、Al粒子をスパッタした際に、このSi基板の表面のダングリングボンドと、スパッタされたAl粒子のダングリングボンドとが結合する。このとき、軌道のひずみ等、Si原子の格子定数とAl原子の格子定数との相違によって界面エネルギーが生じ、Si基板の界面に蓄積される。さらに、この系において、例えば基板温度が高い等、結晶再配列に必要なエネルギーを有している場合、Si基板の界面に蓄積された界面エネルギーが開放されるため、スパッタ中にAl原子の再配列が起きる。このため、面方位が(100)面のSi基板に、例えば面積が数mm2以上の大面積で、例えば厚さが3μm以上の厚いAl膜を、スパッタリングによって成膜した際には、Si基板の表面に、例えば数mm〜数cmの間隔で、(111)面、(101)面、(001)面等の異なる面方位の結晶面がモザイク状に共存するAl膜が形成される。 However, in the prior art, many dangling bonds exist on the surface of the Si substrate. A dangling bond is a dangling bond of an atom, and an electron is unstable on the dangling bond, so that it is chemically active. Therefore, when Al particles are sputtered onto the surface of the Si substrate by sputtering, the dangling bonds on the surface of the Si substrate and the dangling bonds of the sputtered Al particles are combined. At this time, interfacial energy is generated due to the difference between the lattice constant of Si atoms and the lattice constant of Al atoms, such as orbital distortion, and is accumulated at the interface of the Si substrate. Further, in this system, when the energy necessary for crystal rearrangement is obtained, for example, when the substrate temperature is high, the interfacial energy accumulated at the interface of the Si substrate is released. Array occurs. For this reason, when a thick Al film having an area of, for example, several mm 2 or more, for example, a thickness of 3 μm or more is formed on a Si substrate having a (100) plane orientation by sputtering, the Si substrate An Al film in which crystal planes with different plane orientations such as the (111) plane, the (101) plane, and the (001) plane coexist in a mosaic pattern is formed on the surface of, for example, at intervals of several mm to several cm.
図7は、従来の製造方法によってSi基板の表面に形成されたAl膜の面方位を示す平面図である。また、図8は、図7の一部を拡大した拡大図である。なお、図8においては、図7の一部を50倍に拡大している。図7においては、最も色の薄い領域が(111)面であり、つぎに色の薄い領域が(001)面であり、最も色の濃い領域が(101)面である。図7および図8に示すように、従来の方法によれば、Si基板1の表面に形成されたAl膜2には、(111)面と、(001)面と、(101)面と、が混在している。
FIG. 7 is a plan view showing the plane orientation of the Al film formed on the surface of the Si substrate by the conventional manufacturing method. FIG. 8 is an enlarged view of a part of FIG. In FIG. 8, a part of FIG. 7 is enlarged 50 times. In FIG. 7, the lightest color area is the (111) plane, the lightest color area is the (001) plane, and the darkest area is the (101) plane. As shown in FIGS. 7 and 8, according to the conventional method, the
また、図9は、従来の製造方法によってAl膜の表面に形成されたNiめっき層の構造を示す拡大図である。図9においては、図7に示すSi基板にAl膜とNiめっき層とをこの順に形成した後に、その一部を50倍に拡大している。図9においては、最も色の濃い領域が(111)面であり、つぎに色の濃い領域が(001)面であり、最も色の薄い領域が(101)面である。ここで、Niめっき層の密度は、(111)面が最も大きく、ついで(101)面、(001)面の順に小さくなる。 FIG. 9 is an enlarged view showing the structure of the Ni plating layer formed on the surface of the Al film by the conventional manufacturing method. In FIG. 9, after an Al film and a Ni plating layer are formed in this order on the Si substrate shown in FIG. 7, a part thereof is enlarged 50 times. In FIG. 9, the darkest area is the (111) plane, the darkest area is the (001) plane, and the lightest area is the (101) plane. Here, the density of the Ni plating layer is the largest in the (111) plane, and then decreases in the order of the (101) plane and the (001) plane.
このように、従来の方法によって形成されたAl膜の表面に、例えば無電解めっき処理によってNiめっき層を成長させた場合、Niめっき層の厚さや密度が不均質になる。その理由は、以下の通りである。すなわち、Al膜の表面にNiめっき層を成長させる場合、一般的に薬液処理によってAl原子を亜鉛(Zn)原子で置換した析出核をAl膜の表面に形成して、この析出核をスターターとしてNiを成長させる。このとき、Zn原子の析出核の密度が、Al膜の面方位に依存するため、例えばAl膜の面方位が(111)面の領域において、Niの成長率が最も大きくなり、形成されるNiめっき層の密度が最も大きくなる。しかしながら、Al膜に複数の面方位が混在する場合、異なる面方位の領域でNiの成長率が異なるため、形成されるNiめっき層の厚さや密度が不均質になるからである。そして、Niめっき層の厚さや密度が異なると、デバイスの特性が変動するという問題がある。 Thus, when a Ni plating layer is grown on the surface of an Al film formed by a conventional method, for example, by electroless plating, the thickness and density of the Ni plating layer become inhomogeneous. The reason is as follows. That is, when a Ni plating layer is grown on the surface of an Al film, a precipitation nucleus in which Al atoms are substituted with zinc (Zn) atoms is generally formed on the surface of the Al film by chemical treatment, and this precipitation nucleus is used as a starter. Ni is grown. At this time, since the density of precipitation nuclei of Zn atoms depends on the plane orientation of the Al film, for example, in the region where the plane orientation of the Al film is the (111) plane, the growth rate of Ni becomes the largest and Ni formed The density of the plating layer is maximized. However, when a plurality of plane orientations coexist in the Al film, the growth rate of Ni is different in regions having different plane orientations, so that the thickness and density of the formed Ni plating layer are not uniform. And when the thickness and density of the Ni plating layer are different, there is a problem that the characteristics of the device fluctuate.
このような問題を解消するため、基板の温度やスパッタリングのレート等を調整して、スパッタされるAl粒子のエネルギーを低くする方法が提案されている。しかしながら、Al粒子のエネルギーは、Alのスパッタターゲットに蓄積された熱等の影響を受けるため、安定した条件でAl膜を成膜することが困難であった。 In order to solve such a problem, a method has been proposed in which the temperature of the substrate, the sputtering rate, and the like are adjusted to lower the energy of the Al particles to be sputtered. However, since the energy of Al particles is affected by heat accumulated in the Al sputtering target, it is difficult to form an Al film under stable conditions.
さらに、Al膜をスパッタした後に、Siとのシンタリングや応力緩和等のために、例えば400℃程度の温度で熱処理を行うことが一般的である。しかしながら、熱処理の際に、Al膜の中に空洞(ボイド)が生じるという問題がある。 Further, after sputtering the Al film, heat treatment is generally performed at a temperature of about 400 ° C. for sintering with Si, stress relaxation, and the like. However, there is a problem that voids are generated in the Al film during the heat treatment.
ここで、ボイドは、Alが酸化するときに生じるAlの結晶欠陥が、熱ストレスによる推進力によって、系のエネルギーを最小化するように移動し、集積し、成長するために生じると考えられている。通常、Al膜上に吸着された酸素は、表面拡散長が短いため、相対的に、小さく、密集した島として存在する。しかしながら、高温下でAl膜上に吸着された酸素分子は熱エネルギーを有しているため、Al膜の表面で長い拡散長を持ち、相対的に、大きく、分散した島となって存在することとなる。このような酸素による島の大きさが臨界点を超えると熱処理の間にボイドとして成長すると考えられる。このボイドは、酸素濃度が高く、熱処理温度が高いほど大きくなる。 Here, it is considered that voids are generated because Al crystal defects generated when Al is oxidized move, accumulate, and grow so as to minimize the energy of the system by the driving force due to thermal stress. Yes. Usually, oxygen adsorbed on the Al film is relatively small and exists as a dense island due to its short surface diffusion length. However, oxygen molecules adsorbed on the Al film at high temperatures have thermal energy, so they have a long diffusion length on the surface of the Al film and exist as relatively large and dispersed islands. It becomes. It is considered that when the size of such an oxygen island exceeds a critical point, it grows as a void during the heat treatment. This void becomes larger as the oxygen concentration is higher and the heat treatment temperature is higher.
図10は、ボイドについて示す断面図である。図10に示すように、従来の方法によれば、Si基板1の表面に形成されたAl膜2の中に、ボイド4が形成される。このようなボイド4は、Niの無電解めっき処理を行う際に、エッチングされることで欠陥となる。また、このとき、ボイド4にNiが進入して、局部ストレスの発生源になる。これによって、製品の品質に悪影響を及ぼすという問題がある。また、ボイド4がSi基板1に接すると、ボイド4の中にNiが入った際に、デバイスの特性が変動してしまうという問題がある。
FIG. 10 is a cross-sectional view showing a void. As shown in FIG. 10, according to the conventional method, the
この発明は、上述した従来技術による問題点を解消するため、素子の特性の変動を抑えることのできる半導体装置の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that can suppress fluctuations in element characteristics in order to eliminate the above-described problems caused by the prior art.
上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、シリコン基板の表面に、アルミニウム電極を形成する電極形成工程と、前記アルミニウム電極の形成された前記シリコン基板を炉入れした後に、外気酸素の巻き込みが生じた当該炉内の酸素濃度を大気の酸素濃度から下げ、かつ当該炉内の温度を当該炉内の酸素濃度に応じた温度に上げて、シンタリングのための熱処理を行う熱処理工程と、を含み、前記熱処理工程においては、前記炉内の酸素濃度が15原子%以上の場合に、温度を300℃未満とし、前記炉内の酸素濃度が15原子%未満の場合に、温度を380℃未満とし、前記炉内の酸素濃度が4原子%未満の場合に、温度を420℃未満とすることを特徴とする。 To solve the above problems and achieve an object, a method of manufacturing a semiconductor device according to this invention, the surface of the silicon substrate, and the electrode forming step of forming an aluminum electrode, the silicon formed in the aluminum electrode After the substrate is placed in the furnace, the oxygen concentration in the furnace where the ambient oxygen is involved is lowered from the oxygen concentration in the atmosphere , and the temperature in the furnace is increased to a temperature corresponding to the oxygen concentration in the furnace. It is seen including a heat treatment step of performing heat treatment for the ring, and in the heat treatment step, when the oxygen concentration in the furnace is more than 15 atomic%, and the temperature lower than 300 ° C., the oxygen concentration in the furnace When it is less than 15 atomic%, the temperature is less than 380 ° C., and when the oxygen concentration in the furnace is less than 4 atomic%, the temperature is less than 420 ° C.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理工程においては、前記炉内の酸素濃度が15原子%未満になった後に、温度を300℃以上380℃未満に上げて、シンタリングのための熱処理を行うことを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, in the heat treatment step, after the oxygen concentration in the furnace is less than 15 atomic%, the 380 lower than ° C. 300 ° C. or higher temperature And performing heat treatment for sintering.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理工程においては、前記炉内の酸素濃度が15原子%未満になった後に、好ましくは温度を350℃以上380℃未満に上げて、シンタリングのための熱処理を行うことを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, in the heat treatment step, after the oxygen concentration in the furnace is less than 15 atomic%, preferably 380 ° C. The temperature 350 ° C. or higher It is characterized by performing heat treatment for sintering.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理工程においては、前記炉内の酸素濃度が4原子%未満になった後に、温度を380℃以上420℃未満に上げて、シンタリングのための熱処理を行うことを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, in the heat treatment step, after the oxygen concentration in the furnace is less than 4 atomic%, to 420 below ° C. 380 ° C. or higher temperature And performing heat treatment for sintering.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理工程においては、前記炉内の酸素濃度が0.1原子%未満になった後に、温度を420℃以上に上げて、シンタリングのための熱処理を行うことを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, in the heat treatment step, after the oxygen concentration in the furnace is less than 0.1 atomic%, the temperature was raised to 420 ° C. or higher Then, heat treatment for sintering is performed.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理工程の後に、前記アルミニウム電極の表面に、ニッケル膜を形成するニッケル膜形成工程を含むことを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, after the heat treatment step, the surface of the aluminum electrode, characterized in that it comprises a nickel film forming step of forming a nickel film.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ニッケル膜形成工程においては、前記ニッケル膜を、無電解めっき処理により形成することを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, in the nickel film forming step, the nickel film, and forming by the electroless plating process.
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記電極形成工程においては、前記アルミニウム電極を、スパッタリングまたは蒸着によってアルミニウム膜を成膜することで形成することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記電極形成工程においては、前記シリコン基板の(100)面に、(111)面に配向した前記アルミニウム電極を形成することを特徴とする。 A method of manufacturing a semiconductor device according to this invention is the invention described above, in the electrode forming step, the aluminum electrode, and forming by an aluminum film by sputtering or vapor deposition . In the semiconductor device manufacturing method according to the present invention, in the above-described invention, in the electrode forming step, the aluminum electrode oriented in the (111) plane is formed on the (100) plane of the silicon substrate. Features.
上述した発明によれば、シリコン基板の表面に形成されたアルミニウム膜の中にボイドが生じるのを抑えることができる。 According to inventions described above, it is possible to suppress the voids caused in an aluminum film formed on the surface of the silicon substrate.
また、上述した発明によれば、シリコン基板の表面に形成されたアルミニウム膜を安定化させることができる。 Further, according to the above-described invention, the aluminum film formed on the surface of the silicon substrate can be stabilized.
本発明にかかる半導体装置の製造方法によれば、素子の特性の変動を抑えることができるという効果を奏する。 According to the method for manufacturing a semiconductor device according to the present invention, it is possible to suppress fluctuations in element characteristics.
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。 Exemplary embodiments of a method for manufacturing a semiconductor device according to the present invention will be explained below in detail with reference to the accompanying drawings. Note that, in the following description of the embodiments and all the attached drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.
(実施の形態1)
図1または図2は、実施の形態1にかかる半導体装置の製造方法について順に示す断面図である。実施の形態1においては、大きさが例えば6インチで、面方位が(100)面のSi基板を用いている。まず、図1に示すように、Al膜2と、Si基板1とをシンタリングする。ここでシンタリングは、例えば石英管熱処理炉によって、例えば420℃の温度で、60分間の熱処理を行う。シンタリングの際の熱処理によって、酸化膜がAl膜2に溶け込むこととなる。
(Embodiment 1)
FIG. 1 or FIG. 2 is a cross-sectional view sequentially illustrating the semiconductor device manufacturing method according to the first embodiment. In the first embodiment, a Si substrate having a size of, for example, 6 inches and a plane orientation of (100) is used. First, as shown in FIG. 1, the
ついで、Al原子をZn原子で置換した析出核をAl膜2の表面に形成する。このとき、Al膜2の全面が均質な(111)面であるため、Zn原子の析出核の密度が全面で均一となる。ついで、図2に示すように、Zn原子をスターターとして、無電解めっき処理によってNiめっき層3を成長させる。
Next, precipitation nuclei in which Al atoms are substituted with Zn atoms are formed on the surface of the
ここで、図3は、実施の形態1にかかる半導体装置の製造方法によって形成されたAl膜の面方位について示す平面図である。また、図4は、図3の一部を拡大した拡大図である。なお、図4においては、図3の一部を50倍に拡大している。実施の形態1によれば、図3または図4に示すように、面方位が(100)面のSi基板1に、面方位が(111)面のAl膜2が形成される。
Here, FIG. 3 is a plan view showing the plane orientation of the Al film formed by the method of manufacturing a semiconductor device according to the first embodiment. FIG. 4 is an enlarged view of a part of FIG. In FIG. 4, a part of FIG. 3 is enlarged 50 times. According to the first embodiment, as shown in FIG. 3 or FIG. 4, the
その理由は、Si基板1のダングリングボンドと、スパッタされたAl粒子のダングリングボンドとの間の相互作用が無いからである。したがって、図3または図4に示すように、Si基板1の表面に、Al単独で表面エネルギーが最も小さい(111)面に配向したAl膜2が形成されることとなる。
This is because there is no interaction between the dangling bonds of the
さらに、図5は、実施の形態1にかかる半導体装置の製造方法によって形成されたNiめっき層の構造について示す拡大図である。実施の形態1によれば、図5に示すように、Niめっき層3の密度および厚さが全面で均一となる。その理由は、Al膜2の全面が均質な(111)面であるため、Niめっき層3を成長させるスターターとなるZn原子の析出核の密度が全面で均一だからである。
FIG. 5 is an enlarged view showing the structure of the Ni plating layer formed by the semiconductor device manufacturing method according to the first embodiment. According to the first embodiment, as shown in FIG. 5, the density and thickness of the
このように実施の形態1によれば、Niめっき層3の密度および厚さが全面で均一となるため、素子の特性の変動を抑えることができる。
As described above, according to the first embodiment, the density and thickness of the
(実施の形態2)
つぎに、実施の形態2にかかる半導体装置の製造方法について説明する。実施の形態2においては、Si基板の表面に形成されたAl膜と、Si基板とをシンタリングする際に、炉内の酸素濃度に応じて、熱処理の温度を変化させる。
(Embodiment 2)
Next, a method for manufacturing the semiconductor device according to the second embodiment will be described. In the second embodiment, when the Al film formed on the surface of the Si substrate and the Si substrate are sintered, the temperature of the heat treatment is changed according to the oxygen concentration in the furnace.
図6は、酸素濃度と熱処理温度との関係について示す説明図である。図6に示すように、炉内の酸素濃度が15原子%未満の場合、シンタリングの温度を、300℃以上380℃未満とする。このとき、Al膜の安定化のためには、シンタリングの温度を、350℃以上380℃未満とするのがよい。また、炉内の酸素濃度が4原子%未満の場合、シンタリングの温度を380℃以上420℃未満にする。さらに、炉内の酸素濃度が0.1原子%未満の場合、シンタリングの温度を420℃以上とする。 FIG. 6 is an explanatory diagram showing the relationship between the oxygen concentration and the heat treatment temperature. As shown in FIG. 6, when the oxygen concentration in the furnace is less than 15 atomic%, the sintering temperature is set to 300 ° C. or more and less than 380 ° C. At this time, in order to stabilize the Al film, the sintering temperature is preferably 350 ° C. or higher and lower than 380 ° C. When the oxygen concentration in the furnace is less than 4 atomic%, the sintering temperature is set to 380 ° C. or higher and lower than 420 ° C. Furthermore, when the oxygen concentration in the furnace is less than 0.1 atomic%, the sintering temperature is set to 420 ° C. or higher.
具体的には、例えば外気酸素の巻き込みが生じる炉入れの際には、酸素濃度が高いため、温度を例えば280℃程度とする。そして、炉内の酸素濃度が下がるのを待って、酸素濃度が15原子%未満では、温度を280℃より高い温度(300℃以上380℃未満、より好ましくは350℃以上380℃未満)とする。そして、さらに炉内の酸素濃度が0.1原子%未満になった後に、シンタリングの温度を420℃以上まで昇温し、60分間の熱処理を行う。なお、シンタリングの温度は420℃以上ではなくてもよい。例えば、図6に示すように、炉内の酸素濃度に合わせて、熱処理温度を調整すればよい。 Specifically, for example, at the time of furnace introduction in which outside air oxygen is involved, the temperature is set to, for example, about 280 ° C. because the oxygen concentration is high. Then, waiting for the oxygen concentration in the furnace to decrease, if the oxygen concentration is less than 15 atomic%, the temperature is set to a temperature higher than 280 ° C. (300 ° C. or higher and lower than 380 ° C., more preferably 350 ° C. or higher and lower than 380 ° C.). . Further, after the oxygen concentration in the furnace becomes less than 0.1 atomic%, the sintering temperature is raised to 420 ° C. or higher and heat treatment is performed for 60 minutes. The sintering temperature may not be 420 ° C. or higher. For example, as shown in FIG. 6, the heat treatment temperature may be adjusted in accordance with the oxygen concentration in the furnace.
上述したように、実施の形態2によれば、Si基板とAl膜とのシンタリングの際に、炉内の酸素濃度に合わせて熱処理温度を調整することで、Al膜の中にボイドが生じるのを防ぐことができる。 As described above, according to the second embodiment, when sintering the Si substrate and the Al film, voids are generated in the Al film by adjusting the heat treatment temperature according to the oxygen concentration in the furnace. Can be prevented.
(実施の形態3)
つぎに、実施の形態3にかかる半導体装置の製造方法について説明する。実施の形態3においては、実施の形態1に実施の形態2を適用する。すなわち、実施の形態1において、Si基板とAl膜とのシンタリングを行う際に、実施の形態2に示すように、酸素濃度に合わせて熱処理温度を調整する。
(Embodiment 3)
Next, a method for manufacturing the semiconductor device according to the third embodiment will be described. In the third embodiment, the second embodiment is applied to the first embodiment. That is, in the first embodiment, when sintering the Si substrate and the Al film, the heat treatment temperature is adjusted in accordance with the oxygen concentration as shown in the second embodiment.
上述した実施の形態3によれば、実施の形態1および実施の形態2と同様の効果を得ることができる。 According to the third embodiment described above, the same effects as those of the first and second embodiments can be obtained.
以上のように、本発明にかかる半導体装置の製造方法は、半導体基板に電極を形成するのに有用であり、特に、表面積の大きい電極を形成するのに適している。 As described above, the method for manufacturing a semiconductor device according to the present invention is useful for forming an electrode on a semiconductor substrate, and is particularly suitable for forming an electrode having a large surface area.
1 シリコン基板
2 アルミニウム膜
1
Claims (9)
前記アルミニウム電極の形成された前記シリコン基板を炉入れした後に、外気酸素の巻き込みが生じた当該炉内の酸素濃度を大気の酸素濃度から下げ、かつ当該炉内の温度を当該炉内の酸素濃度に応じた温度に上げて、シンタリングのための熱処理を行う熱処理工程と、
を含み、
前記熱処理工程においては、
前記炉内の酸素濃度が15原子%以上の場合に、温度を300℃未満とし、
前記炉内の酸素濃度が15原子%未満の場合に、温度を380℃未満とし、
前記炉内の酸素濃度が4原子%未満の場合に、温度を420℃未満とすることを特徴とする半導体装置の製造方法。 An electrode forming step of forming an aluminum electrode on the surface of the silicon substrate;
After putting the silicon substrate on which the aluminum electrode is formed into the furnace, the oxygen concentration in the furnace in which outside oxygen has been involved is lowered from the oxygen concentration in the atmosphere , and the temperature in the furnace is reduced to the oxygen concentration in the furnace. A heat treatment process for raising the temperature according to the temperature and performing a heat treatment for sintering,
Only including,
In the heat treatment step,
When the oxygen concentration in the furnace is 15 atomic% or more, the temperature is less than 300 ° C.,
When the oxygen concentration in the furnace is less than 15 atomic%, the temperature is less than 380 ° C.,
A method of manufacturing a semiconductor device, wherein the temperature is set to less than 420 ° C. when the oxygen concentration in the furnace is less than 4 atomic% .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225619A JP5575444B2 (en) | 2009-09-29 | 2009-09-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009225619A JP5575444B2 (en) | 2009-09-29 | 2009-09-29 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077203A JP2011077203A (en) | 2011-04-14 |
JP5575444B2 true JP5575444B2 (en) | 2014-08-20 |
Family
ID=44020900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009225619A Active JP5575444B2 (en) | 2009-09-29 | 2009-09-29 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5575444B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02299237A (en) * | 1989-05-15 | 1990-12-11 | Matsushita Electron Corp | Heat treatment of al film |
JPH07201857A (en) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | Method for manufacturing al series thin film |
JPH0837185A (en) * | 1994-07-21 | 1996-02-06 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH09320983A (en) * | 1996-06-01 | 1997-12-12 | Nissan Motor Co Ltd | Manufacture of semiconductor device |
JP3938437B2 (en) * | 1998-06-11 | 2007-06-27 | 株式会社アルバック | Thin film formation method |
JP3767585B2 (en) * | 2003-07-11 | 2006-04-19 | 株式会社デンソー | Semiconductor device |
-
2009
- 2009-09-29 JP JP2009225619A patent/JP5575444B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011077203A (en) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5498163B2 (en) | Multilayer semiconductor wafer, method of manufacturing the same, and element | |
JPH07249749A (en) | Production of soi board | |
JP2001274090A (en) | Manufacturing method of semiconductor substrate | |
JP2006191073A (en) | Method for manufacturing epitaxial wafer | |
TW201724179A (en) | Production of SiC composite substrate | |
JPWO2007023911A1 (en) | Semiconductor substrate manufacturing method | |
JP2004111848A (en) | Sapphire substrate, epitaxial substrate using it, and its manufacturing method | |
US20100012949A1 (en) | Substrate, in particular made of silicon carbide, coated with a thin stoichiometric film of silicon nitride, for making electronic components, and method for obtaining such a film | |
JP2007142291A (en) | Semiconductor structure and its growing method | |
WO2006008957A1 (en) | Silicon epitaxial wafer and process for producing the same | |
JP6818964B1 (en) | Composite substrate, manufacturing method of composite substrate, semiconductor device and manufacturing method of semiconductor device | |
WO2002049091A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
JP5097332B2 (en) | Method for producing single crystal silicon wafer, silicon wafer of this kind and use thereof | |
JP5575444B2 (en) | Manufacturing method of semiconductor device | |
JP2002299267A (en) | Manufacturing method for semiconductor wafer | |
JP5672685B2 (en) | Manufacturing method of semiconductor device | |
JPS60247935A (en) | Manufacture of semiconductor wafer | |
JP2000277525A (en) | Silicon wafer for semiconductor and its manufacture | |
TW202206656A (en) | Nitride semiconductor wafer and method for producing nitride semiconductor wafer | |
JP2762183B2 (en) | Method for manufacturing silicon substrate | |
JPH09266212A (en) | Silicon wafer | |
JP2725460B2 (en) | Manufacturing method of epitaxial wafer | |
JP2004039766A (en) | 3C-SiC SEMICONDUCTOR OR GaN SEMICONDUCTOR AND ITS MANUFACTURING METHOD | |
JPH10229218A (en) | Manufacture of nitride semiconductor substrate and nitride semiconductor substrate | |
JP4529065B2 (en) | Manufacturing method of silicon single crystal wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5575444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |