JP5573043B2

JP5573043B2 - 半導体装置の製造方法及び露光装置

Info

Publication number: JP5573043B2
Application number: JP2009186878A
Authority: JP
Inventors: 雄二説田
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2009-08-11
Filing date: 2009-08-11
Publication date: 2014-08-20
Anticipated expiration: 2029-08-11
Also published as: JP2011040583A

Description

本発明は、照明光の透過状態を制御する露光装置及び半導体装置の製造方法に関する。

半導体装置の微細化が進むにつれて、多重露光技術、露光光源の最適化等の適用が検討されている。
いわゆる３２ｎｍ世代と呼ばれるテクノロジー世代以降になると、半導体装置の製造に用いる露光装置の開口率ＮＡが十分ではなくなり、用途に見合った特殊照明が望まれる。例えば、特許文献１では、領域によって光強度分布の異なるフィルタを用いて、露光時の照明光を制御する技術が開示されている。

特開２００７−２８７７１９号公報

近時では、半導体装置の微細化の要求は益々進行しており、ＬＳＩの分野では、３２ｎｍ世代に対応して、ＭＯＳトランジスタ等のゲート電極の幅も極めて狭くなり、しかもゲート電極が縦横に複雑に延在する。このような幅狭で縦横に延びる複雑な形状のゲート電極は、例えば特許文献１の技術では最早対応することはできないという現況にある。

本発明は、上記の課題に鑑みてなされたものであり、幅狭で縦横に延びる複雑な形状の微細パターンでも、その形状の特殊性に適合して十分に満足できる程度に容易且つ確実に実現することを可能とする露光装置及び半導体装置の製造方法を提供することを目的とする。

半導体装置の製造方法の一態様は、半導体基板上のレジスト層を露光及び現像してレジストパターンを形成する工程と、前記レジストパターンを用いてエッチングを行う工程とを含み、前記レジスト層を露光する際に、輪帯形状の第１の光透過領域と、前記輪帯内で左右の部分に設けられ、前記第１の光透過領域の幅より狭い幅を有し、互いに離間して位置する一対の第２の光透過領域とを有し、前記第２の光透過領域は前記第１の光透過領域よりも照明光の透過率が高いフィルタ機構を用いて、前記フィルタ機構を介して前記レジスト層に前記照明光を照射する。

露光装置の一態様は、照明光を出射する光源と、前記照明光を集光する集光光学系とを含み、前記集光光学系は、前記照明光の透過状態を制御するフィルタ機構を有しており、前記フィルタ機構は、輪帯形状の第１の光透過領域と、前記輪帯内で左右の部分に設けられ、前記第１の光透過領域の幅より狭い幅を有し、互いに離間して位置する一対の第２の光透過領域とを有し、前記第２の光透過領域は前記第１の光透過領域よりも前記照明光の透過率が高い。

上記した諸態様によれば、幅狭で縦横に複雑な形状の微細パターンでも、その形状の特殊性に適合して十分に満足できる程度に容易且つ確実に実現することが可能となる。

本実施形態の露光装置におけるフィルタ機構の構成を模式的に示す概略平面図である。ゲート電極のレイアウトを示す概略平面図である。輪帯照明及び２重極照明の一例を示す概略平面図である。第１の実施形態による露光装置を模式的に示す構成図である。第１の実施形態の露光装置におけるフィルタ機構の構成を模式的に示す概略平面図である。第１の実施形態の露光装置におけるフィルタ機構の諸特性を示す特性図である。第１の実施形態の変形例による露光装置のフィルタ機構を模式的に示す概略平面図である第１の実施形態及びその変形例の露光装置におけるフィルタ機構の諸特性を示す特性図である。第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図９（ｃ）に引き続き、第２の実施形態による半導体装置の製造方法において、ゲート電極のレジストパターンを形成する様子の概略平面及び概略断面を示す図である。図１０に引き続き、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図１１（ｄ）に引き続き、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図１２（ｄ）に引き続き、第２の実施形態による半導体装置の製造方法を示す概略断面図である。

本実施形態では、所定の幅狭の微細パターン、例えば縦横方向に延在するゲート電極を形成する際に、露光装置の集光光学系に、例えば図１のような照明光の透過状態を制御するフィルタ機構１を適用する。このフィルタ機構１は、輪帯形状の第１の光透過領域２と、輪帯内で左右の部分に設けられた一対の第２の光透過領域３ａ，３ｂとを有し、第２の光透過領域３ａ，３ｂが第１の光透過領域２よりも露光光の透過率が高いものである。第１の光透過領域２の周囲は遮光領域４とされている。

ＭＯＳトランジスタ等のゲート電極では、微細化が進むことにより幅狭で縦横（Ｙ方向及びＸ方向）に複雑な形状の微細パターンではあるが、図２（ａ）に示すように、主に縦方向に延在するレイアウトのゲート電極１１１が要求されているという特殊な事情がある。この縦方向に延在するレイアウトの微細パターンであれば、例えば図３（ｂ）に示すように、２重極照明となる光透過率１００％の一対の輪帯部分１０４ａ，１０４ｂを有するフィルタ機構１０３を用いれば良い。フィルタ機構１０３は、図３（ａ）に示す露光装置の輪帯照明を実現する輪帯領域１０２を有するフィルタ機構１０１において、輪帯領域１０２の左右の一対の輪帯部分１０４，１０４ｂのみを残したものである。ここで、フィルタ機構１０１の輪帯領域１０２の周囲、及びフィルタ機構１０３の輪帯部分１０４，１０４ｂの周囲は、それぞれ遮光領域とされている。

しかしながら、ゲート電極では、図１（ｂ）に示すように、縦方向に延在するレイアウトよりは少ないものの、横方向に延在するレイアウトのゲート電極１１２も形成する必要がある。従って、図３（ｂ）のように特定の方向のみに着目した照明形状を用いることは避けたい。

そこで本実施形態では、以下の２つの事項（１），（２）を共に実現するフィルタ機構１を開示する。事項（１）は、フィルタ機構１０１を第１の光透過領域２として実質的に温存して横方向に延在するレイアウトの微細パターンにも配慮することである。事項（２）は、縦方向に延在するレイアウトの微細パターンに対応するように、第１の光透過領域２よりも照明光の透過率の高い第２の光透過領域３ａ，３ｂを設けることである。
この構成により、上記したようなゲート電極等のレイアウトの特殊性に適合して、縦方向に延在するレイアウトの微細パターンは適度な精度で形成すると共に、縦方向に延在するレイアウトの微細パターンを十分精緻に形成することができる。

ところで、ＭＯＳトランジスタ等のＬＳＩの分野では、接続部（例えばコンタクトプラグ）をそのコンタクテッドピッチが製造バラツキなく形成することが重要である。デバイス間における性能バラツキを低減する面からも同様に、コンタクテッドピッチの正確性が望まれる。コンタクテッドピッチとは、複数のゲート電極が並列して形成されている状況において、隣り合うゲート電極間に形成された接続部間のピッチであり、隣り合うゲート電極間のピッチと同等である。

しかしながら従来の技術、例えば特許文献１の技術では、未だコンタクテッドピッチも考慮されておらず、近時における半導体装置の微細化の要求に十分応えることはできない。
本実施形態では、一対の第２の光透過領域３ａ，３ｂをコンタクテッドピッチに対応するように互いの離間距離が規定して配置する。この構成により、縦方向に延在するレイアウトのゲート電極に対応して一意に配列したコンタクテッドピッチのレイアウトを素性良く形成することができる。

以下、諸実施形態について、図面を参照しながら詳細に説明する。

（第１の実施形態）
以下、本実施形態による露光装置について説明する。露光装置として、いわゆるＡｒＦ縮小投影露光装置を開示する。ＡｒＦ縮小投影露光装置は液浸タイプのものでも良い。
図４は、第１の本実施形態による露光装置の概略構成を示す模式図である。
この露光装置は、いわゆる縮小投影露光を行うものであり、照明光源１１、集光光学系１３、レチクルステージ１４、投影光学系１５、及びウェーハステージ１６を備えて構成される。

照明光源１１は、照明光である露光光（例えば、光波長１９３ｎｍのＡｒＦエキシマレーザ光）を出射するものである。集光光学系１３は、照明光源１１から出射された露光光をレチクル１０の所望部位へ集光する。レチクルステージ１４は、レチクル１０が載置固定される載置台である。投影光学系１５は、レチクル１０のマスクパターンを通過した露光光を被転写体（半導体基板等）の所望部位へ投影する。ウェーハステージ１６は、被転写体である例えば半導体基板（例えば、シリコン半導体ウェーハ）２０が載置固定される載置台である。

集光光学系１３は、照明光源１１から出射された露光光の透過状態を制御するフィルタ機構１と、フィルタ機構１を透過した露光光を集光するコンデンサレンズ１２とを有している。集光光学系１３には更に、露光光の照度を均一化するフライアイレンズ（不図示）を設けるようにしても良い。

フィルタ機構１は、図５に示すように、輪帯形状の第１の光透過領域２と、輪帯内で左右の部分に設けられた一対の第２の光透過領域３ａ，３ｂとを有し、第２の光透過領域３ａ，３ｂが第１の光透過領域２よりも照明光の透過率が高いものである。第１の光透過領域２の周囲は遮光領域４とされている。第１の光透過領域２では、通常の無偏光状態、即ち露光光のＴＥ波（Transverse Electric wave）及びＴＭ波（Transverse Magnetic wave）が混在した状態で透過する。一方、第２の光透過領域３ａ，３ｂでは、より高い解像度を得るべく、解像に関与するＴＥ波のみを透過させる偏光状態とされており、偏光の向きはいわゆる斜め偏光（Azimuthally Polarization）とされている。

ここで、第２の光透過領域３ａ，３ｂ間の離間距離は、当該露光装置によるリソグラフィーで形成予定の半導体装置におけるコンタクテッドピッチに対応している。
具体的に、特定のコンタクテッドピッチに対するフィルタ機構の開口部の最適位置、即ち第２の光透過領域３ａ，３ｂの離間距離ｄは、下記の数式（１）で表される。
ｄ＝λ／（２Ｐ・ＮＡ）・・・（１）
ここで、λは露光装置の露光光の波長、Ｐはコンタクテッドピッチ、ＮＡは露光装置の光学系における開口数を示す。
形成予定の半導体装置のコンタクテッドピッチが例えば１２０ｎｍ〜１３０ｎｍとされている場合、このときのコンタクテッドピッチＰに見合う離間距離ｄが数式（１）より決定される。第２の光透過領域３ａ，３ｂの外周部分同士の離間距離ｄ１がコンタクテッドピッチの適用範囲の最小値である１２０ｎｍに、第２の光透過領域３ａ，３ｂの内周部分同士の離間距離ｄ２がコンタクテッドピッチの適用範囲の最大値である１３０ｎｍに、それぞれ対応している。

フィルタ機構１を実現するには、照明絞り板を用いる場合、複数のプリズム機構を用いる場合等が考えられる。
照明絞り板を用いる場合には、露光光に対して透明な（光透過率が略１００％）の透明基板上に、所期の光強度分布の第１の光透過領域２及び第２の光透過領域３ａ，３ｂを適宜形成し、これらの周囲を遮光する（光透過率が略０％）ように、照明絞り板を形成する。ここで、光透過率が適宜に異なるように、第１の光透過領域２及び第２の光透過領域３ａ，３ｂを形成した複数の照明絞り板を用意し、これらの照明絞り板を例えばターレット状に設けた環状部材を、フィルタ機構１として配置するようにしても好適である。図４では図示の便宜上、フィルタ機構１を照明絞り板の如く描いている。
複数のプリズム機構を用いる場合には、位置等を適宜可変とした複数のプリズム機構を含む光学系をフィルタ機構１として設置し、所定の位置に設置された各プリズム機構を駆使して、図５の照明状態を合成的に実現する。
その他、いわゆる計算機ホログラム素子と呼ばれる、透明石英基板に階段状のパターンをエッチングで形成し、第１の光透過領域２及び第２の光透過領域３ａ，３ｂを適宜実現する回折光学素子を、フィルタ機構１として設置することも考えられる。

フィルタ機構１について、マスク誤差増大因子（ＭＥＥＦ：Mask Error Enhancement Factor）のコンタクテッドピッチとの関係、焦点深度(ＤＯＦ：Depth Of Focus)のコンタクテッドピッチとの関係について、第１の光透過領域２の光透過率を変えて調べた。その結果について、前者を図６（ａ）に、後者を図６（ｂ）にそれぞれ示す。ここでは、第２の光透過領域３ａ，３ｂの光透過領域の光透過率を９０％〜１００％内の所定値で固定し、第１の光透過領域２の光透過率を０％、５％、１０％、５０％、１００％としている。図６（ａ），（ｂ）では共に、縦方向に延在するゲート電極の露光を行う場合に対応したＭＥＥＦ及びＤＯＦを示している。

ＭＥＥＦとは、下記の数式（１）で算出される値であり、マスク寸法変化量（ΔMask CD）に対する半導体基板上のパターン寸法変化量（ΔWafer CD）の比で示される。
ＭＥＥＦ＝ΔWafer CD／（ΔMask CD／４）・・・（１）
ＣＤ（Critical Dimension）は、レチクル及び半導体基板における重要なパターン寸法を示す。数式（１）の数値４はレチクルの縮小比であり、４倍マスクを用いた場合を例示している。数式（１）で示されるように、ＭＥＥＦの値は小さいほど（１付近）、マスクパターンがより忠実に転写されることになり、半導体装置の製造歩留りが向上する。

ＤＯＦとは、露光装置による露光光が半導体基板上で合焦した際に、満足できる鮮明度が得られるような光学系と被転写体表面との間の距離を言う。ＤＯＦの値は大きい程、忠実なマスクパターンの転写がより容易且つ確実に得られることになり、半導体装置の製造歩留りが向上する。

例えば、上記した図３（ａ）に示す輪帯領域１０２を有するフィルタ機構１０１では、横方向に延在するゲート電極及び縦方向に延在するゲート電極の双方を忠実に形成することができる。しかしながら、光強度の大きなコントラストを得ることができず、ＭＥＥＦの値も相対的に大きい。一方、上記した図３（ｂ）に示す一対の輪帯部分１０４ａ，１０４ｂを有するフィルタ機構１０３では、縦方向に延在するゲート電極については大きなコントラストが得られ、ＭＥＥＦの値も相対的に小さく抑えることができる。しかしながら、横方向に延在するゲート電極については、これを満足に露光することはできない。

これに対して本実施形態のフィルタ機構１では、図６（ａ），（ｂ）に示すように、第１の光透過領域２の光透過率を５％〜５０％の範囲内の値とすることにより、縦方向に延在するゲート電極の露光についてはＭＥＥＦの値が十分に小さくなると共に十分に大きなＤＯＦを得られる。しかも、横方向に延在するゲート電極の露光についても適度な精度で行うことができることが判る。ここで、第１の光透過領域２の光透過率が５％より小値では横方向に延在するゲート電極の露光を十分に精度良く行うことができず、５０％より大値では縦方向に延在するゲート電極の露光に要求される精緻性が得られない。従って、第２の光透過領域３ａ，３ｂの光透過領域の光透過率を９０％〜１００％内の所定値とした場合の第１の光透過領域２の光透過率は、５％〜５０％の範囲内の値が適正値であると言える。
ここで、第１の光透過領域２の光透過率の最適値は１０％程度である。この場合、ＭＥＥＦの値が目標値の５％以下となり、十分なＤＯＦの値も得られる。従って、第２の光透過領域３ａ，３ｂの光透過領域の光透過率を９０％〜１００％内の所定値とした場合の第１の光透過領域２の光透過率のより適正な範囲は、５％〜１０％であると結論付けることができる。

以上説明したように、本実施形態によれば、幅狭で縦横に複雑な形状の微細パターンでも、その形状の特殊性に適合して十分に満足できる程度に容易且つ確実に実現する露光装置が実現する。

（変形例）
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様に露光装置を開示するが、第１の実施形態とはフィルタ機構の構成が相違する。
図７は、第１の実施形態の変形例による露光装置のフィルタ機構を模式的に示す概略平面図である。

上記した図５に示すフィルタ機構１の構成に加え、一対の第２の光透過領域３ａ，３ｂの中心間を結んで延在する仮想線上に位置整合する左右の部分に、第１の光透過領域２よりも露光光の透過率が高い一対の第３の光透過領域が設けられる。本例では、一対の第３の光透過領域を有するフィルタ機構２１，２３の２例を開示する。

図７（ａ）に示すフィルタ機構２１は、図５に示すフィルタ機構１と同様に、第１の光透過領域２及び第２の光透過領域３ａ，３ｂを有している。フィルタ機構２１では更に、一対の第２の光透過領域３ａ，３ｂの中心間を結んで延在する仮想線ｌ上に位置整合する第１の光透過領域２の輪帯内で、第２の光透過領域３ａ，３ｂよりも外側に、第１の光透過領域２よりも光透過率が高い一対の第３の光透過領域２２ａ，２２ｂが設けられる。第１の光透過領域２の周囲は遮光領域４とされている。

図７（ｂ）に示すフィルタ機構２３は、図５に示すフィルタ機構１と同様に、第１の光透過領域２及び第２の光透過領域３ａ，３ｂを有している。フィルタ機構２３では更に、一対の第２の光透過領域３ａ，３ｂの中心間を結んで延在する仮想線ｌ上に位置整合して、第２の光透過領域３ａ，３ｂよりも内側に、第１の光透過領域２よりも光透過率が高い一対の第３の光透過領域２４ａ，２４ｂが設けられる。第１の光透過領域２及び第３の光透過領域２４ａ，２４ｂの周囲は遮光領域４とされている。

第３の光透過領域２２ａ，２２ｂ又は２４ａ，２４ｂは、第２の光透過領域３ａ，３ｂによる露光を補助する機能を有する。即ち、第３の光透過領域２２ａ，２２ｂ又は２４ａ，２４ｂを設けることにより、縦方向に延在するゲート電極等の微細パターン形成時の露光を補助し、縦方向に延在する微細パターンのより忠実な転写が実現する。

フィルタ機構２１について、ＭＥＥＦのコンタクテッドピッチとの関係、光強度のコントラストのコンタクテッドピッチとの関係について、第１の光透過領域２の光透過率を変えて調べた。その結果について前者を図８（ａ）に、後者を図８（ｂ）にそれぞれ示す。ここでは比較のため、第１の実施形態のフィルタ機構１の結果についても併記する。ここでは、第２の光透過領域３ａ，３ｂ及び第３の光透過領域２２ａ，２２ｂの光透過領域の光透過率を９０％〜１００％内の所定値で固定している。第１の光透過領域２の光透過率を１０％（フィルタ機構１が１０Ｙ１、フィルタ機構２１が１０Ｙ２）、２０％（フィルタ機構１が２０Ｙ１、フィルタ機構２１が２０Ｙ２）、１００％（フィルタ機構１，２１共に１００）としている。図８（ａ），（ｂ）では共に、縦方向に延在するゲート電極の露光を行う場合に対応したＭＥＥＦ及びコントラストを示している。

本例のフィルタ機構２１では、ＭＥＥＦの値は十分に抑えられ、極めて高いコントラストが得られることが判る。第１の実施形態のフィルタ機構１でも同様に、十分に小さいＭＥＥＦ及び高コントラストが得られるが、フィルタ機構２１の方が幾分か優れていると言える。

以上説明したように、本例によれば、幅狭で縦横に複雑な形状の微細パターンでも、その形状の特殊性に適合して十分に満足できる程度に容易且つ確実に実現する露光装置が実現する。

（第２の実施形態）
本実施形態では、第１の実施形態又はその変形例による露光装置を用いた、半導体装置の製造方法について説明する。本実施形態では、半導体装置として、機能素子としてＣＭＯＳトランジスタを含む半導体装置を例示する。なお、本実施形態の対象となる半導体装置は、ＣＭＯＳトランジスタを含む半導体装置に限定されるものではなく、情報記憶用のキャパシタ又は他の各種トランジスタ等を含む半導体装置に適用することができる。

先ず、ＭＯＳトランジスタの各層に対応した各レチクル（フォトマスク）を形成する。
レチクルを作製する際には、先ず、例えば石英ガラス基板の一方の主面上を覆ってクロム（Ｃｒ）層を堆積する。
続いて、当該クロム層上にレジストを塗布し、当該レジスト層に、対応する層のマスクパターンのマスクパターンデータに従って、マスクパターンの潜像を、例えば電子線露光装置を用いて描画する。

続いて、当該レジストの現像処理等を行って、レジストパターンを形成し、当該レジストパターンをマスクとして、クロム層を選択エッチングし、石英ガラス基板上にマスクパターンを形成する。
以上により、石英ガラス基板の一方の主面に、マスク層として、マスクパターンを含むクロム層が選択的に配されたレチクルが形成される。いわゆる３２ｎｍ世代では、クロム層の代わりにＭｏＳｉ等の金属薄膜を用いてハーフトン型位相シフトマスクとして、これを使用することもできる。

上記のように作製したレチクルを用いて、半導体基板上に、機能素子としてＣＭＯＳトランジスタを含む半導体装置を形成する。
第３の実施形態による半導体装置の製造方法を工程順に示すフローを図９〜図１３に示す。図９，図１１〜図１３は半導体装置の工程順の概略断面図、図１０は概略平面図及びこれに対応した概略断面図をそれぞれ示す。

初めに、図９（ａ）に示すように、シリコン（Ｓｉ）半導体基板３１の一方の主面に、ＳＴＩ素子分離構造３２を形成し、素子領域を画定する。
詳細には先ず、半導体基板の素子分離領域をリソグラフィー及びドライエッチングにより加工して、ＳＴＩ素子分離用溝３２ａを形成する。用いられたレジストパターンは灰化処理又は所定の薬液を用いた処理等により除去される。

次に、化学気相成長（ＣＶＤ）法等により、素子分離用溝を埋め込む絶縁膜（例えばシリコン酸化膜等）を堆積し、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法等により平坦化して、素子分離用溝３２ａ内が絶縁物により充填されたＳＴＩ素子分離構造３２を形成する。画定された素子領域Ａ〜Ｄのうち、素子領域Ａ，Ｃが例えばＰ型ＭＯＳトランジスタの形成領域、素子領域Ｂ，Ｄが例えばＮ型ＭＯＳトランジスタの形成領域となる。

続いて、図９（ｂ）に示すように、例えば素子領域Ｂ，Ｄにウェル３４を形成する。
詳細には先ず、リソグラフィーにより、半導体基板３１の素子領域Ａ，Ｃを覆い素子領域Ｂ，Ｄを開口する形状のレジストパターン３３を形成する。
次に、レジストパターン３３をマスクとして、ホウ素（Ｂ⁺）等のＰ型不純物をイオン注入し、ウェル３４を形成する。

続いて、図９（ｃ）に示すように、シリコン酸化膜３５及び多結晶シリコン膜３６を順次積層形成した後、多結晶シリコン膜３６上にレジスト層３７を形成する。
詳細には先ず、熱酸化法等により、半導体基板３１の表面に、絶縁膜として例えばシリコン酸化膜３６を形成した後、シリコン酸化膜３６上にＣＶＤ法等により多結晶シリコン膜３６を堆積する。シリコン酸化膜３５はＭＯＳトランジスタのゲート絶縁膜を、多結晶シリコン膜３６は、ＭＯＳトランジスタのゲート電極をそれぞれ形成するものである。
次に、多結晶シリコン膜３６上にレジストを塗布し、レジスト層３７を形成する。

続いて、図１０に示すように、リソグラフィーによりレジスト層３７を加工し、ゲート電極形状のレジストパターン３８を形成する。図１０では、上側が平面図、下側が当該平面図の破線Ｉ−Ｉ'に沿った断面図を示している。
詳細には、第１の実施形態のフィルタ機構１、或いは変形例のフィルタ機構２１又は２３を備えた縮小投影露光装置を用いて、レチクルに形成されたゲート電極のマスクパターンをレジスト層３７に露光する。そして、現像等の諸工程を経て、多結晶シリコン膜３６上にレジストパターン３８を形成する。レジストパターン３８のうち、横方向に延在する部分を横方向部分３８ａ，縦方向に延在するに延在する部分を縦方向部分３８ｂとする。
上記の縮小投影露光装置を用いることにより、レジストパターン３８の縦方向部分３８ｂがマスクパターンに十分忠実に形成されると共に、横方向部分３８ａも要求精度を満たす状態に形成される。

続いて、図１１（ａ）に示すように、ゲート絶縁膜３９及びゲート電極４１を形成する。
詳細には、レジストパターン３８をマスクとして、多結晶シリコン膜３６及びシリコン酸化膜３５を一括してドライエッチングする。これにより、半導体基板３１上にゲート絶縁膜３５を介したゲート電極３６が形成される。本実施形態では、幅狭、例えば３０ｎｍ〜３５ｎｍ程度の幅寸法の複数のゲート電極３６を、所期のピッチ（例えば、後述するコンタクテッドピッチと等しい１２０ｎｍ〜１３０ｎｍ程度）に極めて精緻に形成される。
その後、レジストパターン３８を、灰化処理又は所定の薬液を用いた処理等により除去する。

続いて、図１１（ｂ）に示すように、素子領域Ａ，ＣにＰ型のエクステンション領域４３を形成する。
詳細には先ず、リソグラフィーにより、半導体基板３１の素子領域Ｂ，Ｄを覆い素子領域Ａ，Ｃを開口する形状のレジストパターン４２を形成する。
次に、レジストパターン４２をマスクとして、ホウ素（Ｂ⁺）等のＰ型不純物をイオン注入する。これにより、素子領域Ａ，Ｃのゲート電極４１の両側部位にＰ型のエクステンション領域４３が形成される。
その後、レジストパターン４２を、灰化処理又は所定の薬液を用いた処理等により除去する。

続いて、図１１（ｃ）に示すように、素子領域Ｂ，ＤにＰ型のエクステンション領域４５を形成する。
詳細には先ず、リソグラフィーにより、半導体基板３１の素子領域Ａ，Ｃを覆い素子領域Ｂ，Ｄを開口する形状のレジストパターン４４を形成する。
次に、レジストパターン４４をマスクとして、リン（Ｐ⁺）又は砒素（Ａｓ⁺）等のＮ型不純物をイオン注入する。これにより、素子領域Ｂ，Ｄのゲート電極４１の両側部位にＮ型のエクステンション領域４５が形成される。
その後、レジストパターン４４を、灰化処理又は所定の薬液を用いた処理等により除去する。

続いて、図１１（ｄ）に示すように、サイドウォール絶縁膜４７を形成した後、素子領域Ａ，Ｃにソース／ドレイン領域４８を形成する。
詳細には先ず、ＣＶＤ法等により、ゲート電極４１を含む半導体基板３１の全面に絶縁皮膜（例えばシリコン酸化膜）を堆積する。
次に、当該絶縁皮膜に対して全面に異方性ドライエッチング（エッチバック）処理を施す。これにより、ゲート電極４１及びゲート絶縁膜３９の両側面にのみ絶縁皮膜が残り、サイドウォール絶縁膜４７が形成される。

次に、半導体基板３１の素子領域Ｂ，Ｄを覆い素子領域Ａ，Ｃを開口する形状のレジストパターン４６を形成する。
次に、レジストパターン４６をマスクとして、ホウ素（Ｂ⁺）等のＰ型不純物をイオン注入する。これにより、素子領域Ａ，Ｃのゲート電極４１の両側部位でエクステンション領域４３と一部重畳するように、Ｐ型のソース／ドレイン領域４８が形成される。
その後、レジストパターン４６を、灰化処理又は所定の薬液を用いた処理等により除去する。

続いて、図１２（ａ）に示すように、素子領域Ｂ，Ｄにソース／ドレイン領域５１を形成する。
詳細には先ず、リソグラフィーにより、半導体基板３１の素子領域Ａ，Ｃを覆い素子領域Ｂ，Ｄを開口する形状のレジストパターン４９を形成する。
次に、レジストパターン４９をマスクとして、リン（Ｐ⁺）又は砒素（Ａｓ⁺）等のＮ型不純物をイオン注入する。これにより、素子領域Ｂ，Ｄのゲート電極４１の両側部位でエクステンション領域４５と一部重畳するように、Ｎ型のソース／ドレイン領域５１が形成される。
その後、レジストパターン４９を、灰化処理又は所定の薬液を用いた処理等により除去する。

続いて、図１２（ｂ）に示すように、ＣＶＤ法等により、半導体基板３１上の全面に、ゲート電極４１を埋め込む膜厚を有する絶縁膜を堆積して、層間絶縁膜５２を形成する。
層間絶縁膜５２を形成する絶縁物としては、酸化シリコンが適用される。

続いて、図１２（ｃ）に示すように、層間絶縁膜５２にコンタクトプラグ５３を形成する。
詳細には先ず、層間絶縁膜５２をリソグラフィー及びドライエッチングで加工し、ゲート電極４１の表面の一部、ソース／ドレイン領域４８，５１の表面の一部を露出させるコンタクト孔を形成する。用いられたレジストパターンは灰化処理又は所定の薬液を用いた処理等により除去される。
次に、所定のグルー膜等を介してコンタクト孔内を埋め込むように、例えばタングステン（Ｗ）からなる導電材料を、ＣＶＤ法等により層間絶縁膜５２上に堆積する。
次に、当該導電材料をＣＭＰ法等により平坦化する。これにより、コンタクト孔内が導電材料により充填されたコンタクトプラグ５３が形成される。図１２（ｃ）には、並列する複数のコンタクトプラグ５３について、コンタクテッドピッチをＣＰとして図示する。本実施形態では、コンタクテッドピッチＣＰは１２０ｎｍ〜１３０ｎｍ程度である。

続いて、図１２（ｄ）に示すように、第１配線層５５を形成する。ここでは、いわゆるシングルダマシン法を用いる。
先ず、層間絶縁膜５２上に、ＣＶＤ法等により絶縁膜を堆積して、層間絶縁膜５４を形成する。層間絶縁膜５４を形成する絶縁物としては、酸化シリコン等が適用される。
次に、層間絶縁膜５４をリソグラフィー及びドライエッチングにより加工し、底面にコンタクトプラグ２３の表面の少なくとも一部が露出する配線溝を形成する。用いられたレジストパターンは灰化処理又は所定の薬液を用いた処理等により除去される。
次に、例えばメッキ法により、所定のグルー膜等を介して配線溝を埋め込むように、銅（Ｃｕ）を主体とする導電材料を層間絶縁膜５４上に被着する。
次に、当該導電材料をＣＭＰ法等により平坦化する。これにより、配線溝内が導電材料により充填された第１配線層５５が形成される。

続いて、図１３に示すように、第２配線層５７を形成する。ここでは、いわゆるデュアルダマシン法を用いる。
先ず、層間絶縁膜５４上に、ＣＶＤ法等により絶縁膜を堆積して、層間絶縁膜５６を形成する。層間絶縁膜５６を形成する絶縁物としては、酸化シリコン等が適用される。
次に、層間絶縁膜５６をリソグラフィー及びドライエッチングにより適宜加工し、底面に第１配線層５５の表面の少なくとも一部が露出するビア孔と、その上部の配線溝とが一体形成されてなる配線構造溝を形成する。用いられたレジストパターンは灰化処理又は所定の薬液を用いた処理等により除去される。
次に、例えばメッキ法により、所定のグルー膜等を介して配線構造溝を埋め込むように、銅（Ｃｕ）を主体とする導電材料を層間絶縁膜５６上に被着する。
次に、当該導電材料をＣＭＰ法等により平坦化する。これにより、配線構造溝内が導電材料により充填された第２配線層５７が形成される。

しかる後、必要に応じて、より上層の配線層を、層間絶縁膜を介して形成し、更に窒化シリコンからなる安定化層（パッシベーション層）、外部接続用端子などを形成して、半導体基板の一方の主面に、ＣＭＯＳトランジスタを含む半導体装置を形成する。

以上説明したように、本実施形態によれば、第１の実施形態又は変形例による縮小投影露光装置を適用することにより、信頼性の高い半導体装置が実現する。

以下、諸態様を付記としてまとめて記載する。

（付記１）半導体基板上のレジスト層を露光及び現像してレジストパターンを形成する工程と、
前記レジストパターンを用いてエッチングを行う工程と
を含み、
前記レジスト層を露光する際に、輪帯形状の第１の光透過領域と、前記輪帯内で左右の部分に設けられた一対の第２の光透過領域とを有し、前記第２の光透過領域は前記第１の光透過領域よりも照明光の透過率が高いフィルタ機構を用いて、前記フィルタ機構を介して前記レジスト層に前記照明光を照射することを特徴とする半導体装置の製造方法。

（付記２）前記第１の光透過領域における前記照明光の透過率は、５％以上５０％以下の範囲内の値であることを特徴とする付記１に記載の半導体装置の製造方法。

（付記３）一対の前記第２の光透過領域は、コンタクテッドピッチに対応するように互いの離間距離が規定されていることを特徴とする付記１又は２に記載の半導体装置の製造方法。

（付記４）一対の前記第２の光透過領域は、内周部分同士の離間距離が前記コンタクテッドピッチの適用範囲の最大値に、外周部分同士の離間距離が前記コンタクテッドピッチの適用範囲の最小値にそれぞれ対応していることを特徴とする付記３に記載の半導体装置の製造方法。

（付記５）前記第２の光透過領域は、前記照明光のＴＥ波及びＴＭ波のうちＴＥ波のみを透過させることを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。

（付記６）前記フィルタ機構は、一対の前記第２の光透過領域の中心間を結んで延在する仮想線上に位置整合する左右の部分に、前記第１の光透過領域よりも前記照明光の透過率が高い一対の第３の光透過領域を有することを特徴とする付記１〜５のいずれか１項に記載の半導体装置の製造方法。

（付記７）前記第３の光透過領域は、前記輪帯内で前記第２の光透過領域よりも外側に設けられていることを特徴とする付記６に記載の半導体装置の製造方法。

（付記８）前記第３の光透過領域は、前記照明光のＴＥ波及びＴＭ波のうちＴＥ波のみを透過させることを特徴とする付記６又は７に記載の半導体装置の製造方法。

（付記９）照明光を出射する光源と、
前記照明光を集光する集光光学系と
を含み、
前記集光光学系は、前記照明光の透過状態を制御するフィルタ機構を有しており、
前記フィルタ機構は、輪帯形状の第１の光透過領域と、前記輪帯内で左右の部分に設けられた一対の第２の光透過領域とを有し、前記第２の光透過領域は前記第１の光透過領域よりも前記照明光の透過率が高いことを特徴とする露光装置。

（付記１０）前記第２の光透過領域は、前記照明光のＴＥ波及びＴＭ波のうちＴＥ波のみを透過させることを特徴とする付記９に記載の露光装置。

１，２１，２３，１０１，１０３フィルタ機構
２第１の光透過領域
３ａ，３ｂ第２の光透過領域
４遮光領域
１０レチクル
１１照明光源
１２コンデンサレンズ
１３集光光学系
１４レチクルステージ
１５投影光学系
１６ウェーハステージ
２２ａ，２２ｂ，２４ａ，２４ｂ第３の光透過領域
３１半導体基板
３２ＳＴＩ素子分離構造
３２ａ分離溝
３３，３８，４２，４４，４６レジストパターン
３４ウェル
３５シリコン酸化膜
３６多結晶シリコン膜
３７レジスト層
３８ａ横延在部分
３８ｂ縦延在部分
３９ゲート絶縁膜
４１，１１１，１１２ゲート電極
４３，４５エクステンション領域
４７サイドウォール絶縁膜
４８，５１ソース／ドレイン領域
５２，５４，５６層間絶縁膜
５３コンタクトプラグ
５５第１配線層
５７第２配線層
１０２輪帯領域
１０４ａ，１０４ｂ輪帯部分

Claims

半導体基板上のレジスト層を露光及び現像してレジストパターンを形成する工程と、
前記レジストパターンを用いてエッチングを行う工程と
を含み、
前記レジスト層を露光する際に、輪帯形状の第１の光透過領域と、前記輪帯内で左右の部分に設けられ、前記第１の光透過領域の幅より狭い幅を有し、互いに離間して位置する一対の第２の光透過領域とを有し、前記第２の光透過領域は前記第１の光透過領域よりも照明光の透過率が高いフィルタ機構を用いて、前記フィルタ機構を介して前記レジスト層に前記照明光を照射することを特徴とする半導体装置の製造方法。
一対の前記第２の光透過領域は、コンタクテッドピッチに対応するように互いの離間距離が規定されていることを特徴とする請求項１に記載の半導体装置の製造方法。
前記第２の光透過領域は、前記照明光のＴＥ波及びＴＭ波のうちＴＥ波のみを透過させることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
前記フィルタ機構は、一対の前記第２の光透過領域の中心間を結んで延在する仮想線上に位置整合する左右の部分に、前記第１の光透過領域よりも前記照明光の透過率が高い一対の第３の光透過領域を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
照明光を出射する光源と、
前記照明光を集光する集光光学系と
を含み、
前記集光光学系は、前記照明光の透過状態を制御するフィルタ機構を有しており、
前記フィルタ機構は、輪帯形状の第１の光透過領域と、前記輪帯内で左右の部分に設けられ、前記第１の光透過領域の幅より狭い幅を有し、互いに離間して位置する一対の第２の光透過領域とを有し、前記第２の光透過領域は前記第１の光透過領域よりも前記照明光の透過率が高いことを特徴とする露光装置。
前記第２の光透過領域は、前記照明光のＴＥ波及びＴＭ波のうちＴＥ波のみを透過させることを特徴とする請求項５に記載の露光装置。