JP5561057B2 - Electronic component and manufacturing method thereof - Google Patents

Electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP5561057B2
JP5561057B2 JP2010206713A JP2010206713A JP5561057B2 JP 5561057 B2 JP5561057 B2 JP 5561057B2 JP 2010206713 A JP2010206713 A JP 2010206713A JP 2010206713 A JP2010206713 A JP 2010206713A JP 5561057 B2 JP5561057 B2 JP 5561057B2
Authority
JP
Japan
Prior art keywords
electrode
electrode layer
film
electronic component
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010206713A
Other languages
Japanese (ja)
Other versions
JP2012065092A (en
Inventor
基嗣 津田
央 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010206713A priority Critical patent/JP5561057B2/en
Publication of JP2012065092A publication Critical patent/JP2012065092A/en
Application granted granted Critical
Publication of JP5561057B2 publication Critical patent/JP5561057B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、例えば弾性波装置のような基板上に電極が形成されている構造を有する電子部品に関し、特に複数の電極層が積層されてなる電極を有する電子部品及びその製造方法に関する。   The present invention relates to an electronic component having a structure in which an electrode is formed on a substrate, such as an acoustic wave device, and more particularly to an electronic component having an electrode in which a plurality of electrode layers are laminated and a method for manufacturing the same.

電子部品では、基板上に様々な電極が形成されている。例えば、弾性表面波装置では、IDT電極のような電子部品として機能させる機能電極のほかに、配線電極、アンダーバンプメタル電極やパッド電極などが形成されている。   In an electronic component, various electrodes are formed on a substrate. For example, in a surface acoustic wave device, a wiring electrode, an under bump metal electrode, a pad electrode, and the like are formed in addition to a functional electrode that functions as an electronic component such as an IDT electrode.

下記の特許文献1には、このような電子部品の一例としての弾性表面波素子が開示されている。   The following Patent Document 1 discloses a surface acoustic wave element as an example of such an electronic component.

図13は、特許文献1に記載の弾性表面波素子の電極構造を説明するための部分切欠正面図である。弾性表面波素子1001では、基板1002上に、配線電極1003が形成されている。配線電極1003は、図示されていない部分で、破線で示すIDT電極1004に電気的に接続されている。また、配線電極1003の一端が、パッド電極1005に接続されている。配線電極1003は、Alからなる。パッド電極1005は、第1〜第3の電極層1005a〜1005cを有する。第1の電極層1005aは、Alからなり、配線電極1003と同一工程において一体に形成されている。第1の電極層1005a上にTiまたはCuからなる第2の電極層1005bが積層されており、第2の電極層1005b上にAuからなる第3の電極層1005cが積層されている。すなわち、上から、Au/Ti/AlまたはAu/Cu/Alの順にこれらの金属膜が積層されて、パッド電極1005が形成されている。   FIG. 13 is a partially cutaway front view for explaining the electrode structure of the surface acoustic wave element described in Patent Document 1. FIG. In the surface acoustic wave element 1001, a wiring electrode 1003 is formed on a substrate 1002. The wiring electrode 1003 is electrically connected to the IDT electrode 1004 indicated by a broken line at a portion not shown. One end of the wiring electrode 1003 is connected to the pad electrode 1005. The wiring electrode 1003 is made of Al. The pad electrode 1005 includes first to third electrode layers 1005a to 1005c. The first electrode layer 1005a is made of Al, and is integrally formed in the same process as the wiring electrode 1003. A second electrode layer 1005b made of Ti or Cu is laminated on the first electrode layer 1005a, and a third electrode layer 1005c made of Au is laminated on the second electrode layer 1005b. That is, from the top, these metal films are laminated in the order of Au / Ti / Al or Au / Cu / Al, and the pad electrode 1005 is formed.

特開2004−356671JP 2004-356671 A

特許文献1に記載の弾性表面波素子1001のように、従来、機能電極以外のパッド電極や配線電極等においても、複数の金属膜を積層してなる積層金属膜により電極が形成されていることが多い。これは、金属材料を選択することにより導電性、ボンディング性、はんだ濡れ性などを改善するためである。   As in the surface acoustic wave element 1001 described in Patent Document 1, conventionally, in a pad electrode or a wiring electrode other than the functional electrode, an electrode is formed by a laminated metal film formed by laminating a plurality of metal films. There are many. This is to improve conductivity, bonding property, solder wettability and the like by selecting a metal material.

他方、弾性表面波素子1001のような電子部品の製造工程では、170℃以上の高温に晒されることがある。例えば、電極層同士の接触抵抗を低めるために、270℃以上でアニールすることがある。あるいは、電子部品に熱硬化性樹脂を用いてパッケージングする場合、熱硬化性樹脂の硬化に際し、200℃以上の温度に電子部品が晒されることがある。   On the other hand, in the manufacturing process of an electronic component such as the surface acoustic wave element 1001, it may be exposed to a high temperature of 170 ° C or higher. For example, in order to reduce the contact resistance between the electrode layers, annealing may be performed at 270 ° C. or higher. Alternatively, when packaging an electronic component using a thermosetting resin, the electronic component may be exposed to a temperature of 200 ° C. or higher when the thermosetting resin is cured.

このような高温に晒されると、Au/Ti/AlまたはAu/Cu/Alからなる積層金属膜では、Auからなる電極層と、Alからなる電極層との間でのAu及びAlが拡散しがちであった。そのため、配線電極の抵抗が高くなったり、ばらついたりすることがあった。また、パッド電極上にバンプなどの外部端子を形成する場合に、パッド電極と外部端子との密着性が悪化しがちであった。   When exposed to such a high temperature, in a laminated metal film made of Au / Ti / Al or Au / Cu / Al, Au and Al diffuse between the electrode layer made of Au and the electrode layer made of Al. It was apt. For this reason, the resistance of the wiring electrode may increase or vary. In addition, when an external terminal such as a bump is formed on the pad electrode, the adhesion between the pad electrode and the external terminal tends to deteriorate.

本発明の目的は、上述した従来技術の欠点を解消し、複数の電極層間における金属の拡散を抑制することが可能とされている電子部品及びその製造方法を提供することにある。   An object of the present invention is to provide an electronic component that eliminates the above-described drawbacks of the prior art and suppresses metal diffusion between a plurality of electrode layers, and a method for manufacturing the same.

願の第1の発明にかかる電子部品は、基板と、前記基板上に形成された電極とを備え、該電極が、AlもしくはAl合金からなる第1の電極層と、第1の電極層に積層されており、Cuからなる第2の電極層と、第2の電極層の第1の電極層とは反対側の面に積層されており、かつTiからなる第3の電極層と、第3の電極層の第2の電極層とは反対側の面に積層されておりかつTi以外の金属からなる第4の電極層とを有し、前記第4の電極層を構成している金属が、Pt、Au、Ag、W、Ta、Pd、Mo、Ni及びCuからなる群から選択された1種の金属または該金属を主体とする合金である。 Electronic component according to the first aspect of the present gun includes a substrate and, and an electrode formed on said substrate, said electrodes includes a first electrode layer made of Al or Al alloy, the first electrode layer A second electrode layer made of Cu, a third electrode layer made of Ti, laminated on a surface of the second electrode layer opposite to the first electrode layer, and and the third electrode layer and the second electrode layer have a fourth electrode layer made of a metal other than laminated and and Ti on a surface opposite to constitute the fourth electrode layer The metal is one metal selected from the group consisting of Pt, Au, Ag, W, Ta, Pd, Mo, Ni, and Cu, or an alloy mainly composed of the metal.

本発明にかかる電子部品の他の特定の局面では、前記Al合金が、Alを主体とし、Cu、Ti、Ni、Si、Mg、Ag、Au、Zn及びCrからなる群から選択された少なくとも1種の金属を含む。   In another specific aspect of the electronic component according to the present invention, the Al alloy is at least one selected from the group consisting of Al, Cu, Ti, Ni, Si, Mg, Ag, Au, Zn, and Cr. Contains seed metals.

本発明にかかる電子部品のさらに他の特定の局面では、前記Cuからなる第2の電極層の膜厚が10nm〜100nmの範囲にある。   In still another specific aspect of the electronic component according to the present invention, the thickness of the second electrode layer made of Cu is in the range of 10 nm to 100 nm.

本発明にかかる電子部品のさらに別の特定の局面では、前記Tiからなる第3の電極層の膜厚が10nm〜100nmの範囲にある。   In still another specific aspect of the electronic component according to the present invention, the thickness of the third electrode layer made of Ti is in the range of 10 nm to 100 nm.

願の第2の発明にかかる電子部品は基板と、前記基板上に形成された電極とを備え、該電極が、AlもしくはAl合金からなる第1の電極層と、第1の電極層に積層されており、Cuからなる第2の電極層と、第2の電極層の第1の電極層とは反対側の面に積層されており、かつTiからなる第3の電極層と、第3の電極層の第2の電極層とは反対側の面に積層されておりかつTi以外の金属からなる第4の電極層とを有し、前記電極が、基板上に形成されたパッド電極、アンダーバンプメタル層または配線電極であり、前記基板上に、パッド電極、アンダーバンプメタル層または配線層を構成している前記電極以外に、電子部品として機能する機能電極が形成されている。この場合には、パッド電極、アンダーバンプメタル層または配線電極においてAlとCuとの拡散を確実に抑制することができる。 The second electronic components according to the invention of the present gun includes a substrate and, and an electrode formed on said substrate, said electrodes includes a first electrode layer made of Al or Al alloy, the first electrode A second electrode layer made of Cu, and a third electrode layer made of Ti, laminated on a surface of the second electrode layer opposite to the first electrode layer, And a fourth electrode layer made of a metal other than Ti, which is laminated on a surface of the third electrode layer opposite to the second electrode layer, and the electrode is formed on the substrate. It is a pad electrode, an under bump metal layer or a wiring electrode, and a functional electrode which functions as an electronic component is formed on the substrate in addition to the electrode constituting the pad electrode, the under bump metal layer or the wiring layer. . In this case, diffusion of Al and Cu can be reliably suppressed in the pad electrode, the under bump metal layer, or the wiring electrode.

本発明にかかる電子部品のさらに他の特定の局面では、前記機能電極がIDT電極であり、IDT電極により弾性波が励振される。   In still another specific aspect of the electronic component according to the present invention, the functional electrode is an IDT electrode, and an elastic wave is excited by the IDT electrode.

本発明にかかる電子部品及びその製造方法によれば、AlもしくはAl合金からなる第1の電極層/Cuからなる第2の電極層/Tiからなる第3の電極層/Ti以外の金属からなる第4の電極層が上からもしくは下からこの順序で積層されているので、Alと第4の電極層を構成しているTi以外の金属との拡散を、確実に抑制することができる。すなわち、加熱によるエージングや熱硬化性樹脂を硬化させる加熱を施したとしても、Cuからなる第2の電極層とTiからなる第3の電極層とからなる積層構造がAlもしくはAl合金からなる第1の電極層と、Ti以外の金属からなる第4の電極層との間に存在しているため、AlとTi以外の金属との拡散を確実に抑制することができる。   According to the electronic component and the manufacturing method thereof according to the present invention, the first electrode layer made of Al or an Al alloy / the second electrode layer made of Cu / the third electrode layer made of Ti / made of a metal other than Ti Since the fourth electrode layer is laminated in this order from the top or the bottom, it is possible to reliably suppress the diffusion of Al and a metal other than Ti constituting the fourth electrode layer. That is, even if aging by heating or heating to cure the thermosetting resin is performed, the laminated structure composed of the second electrode layer made of Cu and the third electrode layer made of Ti is the first made of Al or Al alloy. Since it exists between the 1st electrode layer and the 4th electrode layer which consists of metals other than Ti, the spreading | diffusion with metals other than Al and Ti can be suppressed reliably.

よって、電極層間の接触抵抗が低くかつ安定化でき、電極層間の接合の信頼性に優れた電子部品を提供することができる。   Therefore, the contact resistance between the electrode layers can be lowered and stabilized, and an electronic component excellent in the bonding reliability between the electrode layers can be provided.

本発明の第1の実施形態の電子部品の電極構造の要部を説明するための正面断面図である。It is front sectional drawing for demonstrating the principal part of the electrode structure of the electronic component of the 1st Embodiment of this invention. (a)〜(c)は、本発明の第1の実施形態の電子部品の製造方法を説明するための各正面断面図である。(A)-(c) is each front sectional drawing for demonstrating the manufacturing method of the electronic component of the 1st Embodiment of this invention. (a)〜(c)は、本発明の第1の実施形態の電子部品の製造方法を説明するための各正面断面図である。(A)-(c) is each front sectional drawing for demonstrating the manufacturing method of the electronic component of the 1st Embodiment of this invention. 第1の実施形態における加熱によるエージングに際してのエージング温度と、電極層間の接触抵抗との関係を示す図である。It is a figure which shows the relationship between the aging temperature at the time of the aging by heating in 1st Embodiment, and the contact resistance between electrode layers. (a)及び(b)は、本発明の第1の実施形態において、300℃の温度でエージングしたあとの電極拡散状態を説明するための光学顕微鏡写真及び(a)の断面構造を示す模式的断面図である。(A) And (b) is the optical microscope photograph for demonstrating the electrode diffusion state after aging at the temperature of 300 degreeC in the 1st Embodiment of this invention, and the typical which shows the cross-section of (a) It is sectional drawing. (a)及び(b)は、本発明の第1の比較例において、300℃の温度でエージングしたあとの電極拡散状態を説明するための光学顕微鏡写真及び(a)の断面構造を示す模式的断面図である。(A) And (b) is an optical micrograph for demonstrating the electrode diffusion state after aging at the temperature of 300 degreeC in the 1st comparative example of this invention, and the typical which shows the cross-section of (a) It is sectional drawing. (a)及び(b)は、本発明の第2の比較例において、300℃の温度でエージングしたあとの電極拡散状態を説明するための光学顕微鏡写真及び(a)の断面構造を示す模式的断面図である。(A) And (b) is the typical example which shows the optical microscope photograph for demonstrating the electrode diffusion state after aging at the temperature of 300 degreeC in the 2nd comparative example of this invention, and the cross-section of (a). It is sectional drawing. (a)〜(c)は、本発明の第2の実施形態にかかる電子部品の製造方法を説明するための各正面断面図である。(A)-(c) is each front sectional drawing for demonstrating the manufacturing method of the electronic component concerning the 2nd Embodiment of this invention. (a)〜(d)は、本発明の第2の実施形態にかかる電子部品の製造方法を説明するための各正面断面図である。(A)-(d) is each front sectional drawing for demonstrating the manufacturing method of the electronic component concerning the 2nd Embodiment of this invention. (a)〜(c)は、本発明の第3の実施形態にかかる電子部品の製造方法を説明するための各正面断面図である。(A)-(c) is each front sectional drawing for demonstrating the manufacturing method of the electronic component concerning the 3rd Embodiment of this invention. (a)及び(b)は、第3の実施形態の電子部品の製造方法を説明するための各正面断面図である。(A) And (b) is each front sectional drawing for demonstrating the manufacturing method of the electronic component of 3rd Embodiment. (a)及び(b)は、第3の実施形態の電子部品の製造方法を説明するための各正面断面図である。(A) And (b) is each front sectional drawing for demonstrating the manufacturing method of the electronic component of 3rd Embodiment. 従来の電子部品の電極構造を示す模式的断面図である。It is typical sectional drawing which shows the electrode structure of the conventional electronic component.

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。   Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention with reference to the drawings.

(第1の実施形態)
本発明の第1の実施形態にかかる電子部品としての弾性表面波素子の製造方法を説明する。
(First embodiment)
A method for manufacturing a surface acoustic wave element as an electronic component according to the first embodiment of the present invention will be described.

図2(a)に示すように、圧電基板2上に膜厚10nmのTi膜11と膜厚150nmのAlCu膜を順次成膜し、パターニングする。それによって、Ti膜11上に、AlCu膜12が積層されている積層金属膜からなるIDT電極3を形成する。同時にAlCu膜からなる第1の電極層12Aが、配線電極形成部分AにおいてTi膜11上に積層される。   As shown in FIG. 2A, a 10 nm thick Ti film 11 and a 150 nm thick AlCu film are sequentially formed on the piezoelectric substrate 2 and patterned. Thereby, the IDT electrode 3 made of a laminated metal film in which the AlCu film 12 is laminated is formed on the Ti film 11. At the same time, a first electrode layer 12A made of an AlCu film is laminated on the Ti film 11 in the wiring electrode formation portion A.

なお、第1の電極層12AにおけるAlCu合金中のCu濃度は1重量%である。   The Cu concentration in the AlCu alloy in the first electrode layer 12A is 1% by weight.

上記Ti膜11及びAlCu合金膜は、本実施形態では、蒸着−リフトオフ法により成膜し、パターニングするが、スパッタリング−ドライエッチング法などの他のフォトリソグラフィ法を用いてもよい。   In the present embodiment, the Ti film 11 and the AlCu alloy film are formed and patterned by a vapor deposition-lift-off method, but other photolithography methods such as a sputtering-dry etching method may be used.

IDT電極3と、上記配線電極を形成するTi膜11及び第1の電極層12Aとは、本実施形態のように、同一工程で成膜することが望ましい。それによって、製造工程を簡略化することができる。もっとも、IDT電極3と、上記配線電極を形成するためのTi膜11及び第1の電極層12Aとを別工程で形成してもよい。   The IDT electrode 3 and the Ti film 11 and the first electrode layer 12A that form the wiring electrode are desirably formed in the same process as in this embodiment. Thereby, the manufacturing process can be simplified. However, the IDT electrode 3, the Ti film 11 for forming the wiring electrode, and the first electrode layer 12A may be formed in separate steps.

次に、第1の電極層12A上に、絶縁膜13を形成する。絶縁膜13は、交差している上下の電極間の短絡を防止するために設けられている。   Next, the insulating film 13 is formed over the first electrode layer 12A. The insulating film 13 is provided to prevent a short circuit between the intersecting upper and lower electrodes.

絶縁膜13は、本実施形態ではポリイミドからなるが、他の有機材料または無機材料により形成してもよい。本実施形態では、ポリイミドからなる絶縁膜13の膜厚は2μmである。   The insulating film 13 is made of polyimide in this embodiment, but may be formed of other organic material or inorganic material. In the present embodiment, the film thickness of the insulating film 13 made of polyimide is 2 μm.

また、絶縁膜13の形成に際しては、ポリイミドを塗布し硬化させる。もっとも、絶縁膜13の形成方法は塗布方法以外であってもよい。   In forming the insulating film 13, polyimide is applied and cured. But the formation method of the insulating film 13 may be other than the coating method.

次に、図2(c)に示すように、蒸着−リフトオフ法により、膜厚10nmのCu膜、膜厚250nmのTi膜及び膜厚550nmのAu膜を順次成膜し、パターニングする。このようにして、配線電極形成部分Aにおいて、Cu膜からなる第2の電極層14A、Ti膜からなる第3の電極層15A及びAu膜からなる第4の電極層16Aを積層する。また、絶縁膜13上においても、Cu膜からなる電極層14B、Tiからなる電極層15B及びAu膜からなる電極層16Bを積層する。同時に、パッド電極を形成する領域Bにも、Cu膜からなる電極層14C、Tiからなる電極層15C及びAu膜からなる電極層16Cを積層する。   Next, as shown in FIG. 2C, a Cu film having a thickness of 10 nm, a Ti film having a thickness of 250 nm, and an Au film having a thickness of 550 nm are sequentially formed and patterned by an evaporation-lift-off method. In this way, in the wiring electrode formation portion A, the second electrode layer 14A made of a Cu film, the third electrode layer 15A made of a Ti film, and the fourth electrode layer 16A made of an Au film are laminated. Also on the insulating film 13, an electrode layer 14B made of a Cu film, an electrode layer 15B made of Ti, and an electrode layer 16B made of an Au film are laminated. At the same time, an electrode layer 14C made of a Cu film, an electrode layer 15C made of Ti, and an electrode layer 16C made of an Au film are also laminated in the region B where the pad electrode is formed.

このようにして、図1に示した本発明の第1の実施形態として、第1〜第4の電極層12A,14A,15A,16Aが積層されている構造を有する配線電極4が形成される。   Thus, the wiring electrode 4 having a structure in which the first to fourth electrode layers 12A, 14A, 15A, and 16A are laminated is formed as the first embodiment of the present invention shown in FIG. .

他方、絶縁膜13が形成されている部分においては、第1の電極層12Aと、絶縁膜13上に形成されている上記第2〜第4の電極層14B〜16Bからなる電極との短絡が防止されている。また、電極層14C〜16Cからなる積層金属膜により、パッド電極が形成される。   On the other hand, in the portion where the insulating film 13 is formed, there is a short circuit between the first electrode layer 12A and the electrodes formed on the insulating film 13 and composed of the second to fourth electrode layers 14B to 16B. It is prevented. Moreover, a pad electrode is formed by the laminated metal film composed of the electrode layers 14C to 16C.

なお、Cu膜、Ti膜及びAu膜の成膜及びパターニングは、蒸着−リフトオフ法に限らず、スパッタリング−ドライエッチング法などの他のフォトリソグラフィ法を用いてもよい。   The deposition and patterning of the Cu film, Ti film, and Au film are not limited to the vapor deposition-lift-off method, and other photolithography methods such as a sputtering-dry etching method may be used.

次に、図3(a)に示すように、誘電体薄膜17を形成する。誘電体薄膜17は、IDT電極3を保護するために設けられている。すなわち、誘電体薄膜17は保護膜である。本実施形態では、誘電体薄膜17として膜厚20nmのSiO膜をスパッタリング−ドライエッチング法により形成する。もっとも、誘電体薄膜17を構成する材料はSiOに限定されるものではない。また、スパッタリング−ドライエッチング法以外の方法により誘電体薄膜17を形成してもよい。 Next, as shown in FIG. 3A, a dielectric thin film 17 is formed. The dielectric thin film 17 is provided to protect the IDT electrode 3. That is, the dielectric thin film 17 is a protective film. In this embodiment, a SiO 2 film having a thickness of 20 nm is formed as the dielectric thin film 17 by a sputtering-dry etching method. However, the material constituting the dielectric thin film 17 is not limited to SiO 2 . Further, the dielectric thin film 17 may be formed by a method other than the sputtering-dry etching method.

次に、配線電極において、第1〜第4の電極層12A,14A〜16A間の接触抵抗を低減するために、エージングを行う。Ti膜とAlCu合金膜との接触部分の接触抵抗を低減するためには、270℃以上の加熱温度でエージングを行う必要がある。エージングによって第1〜第4の電極層12A,14A〜16A間の接触抵抗を安定化させることができる。このエージングにより、図3(b)に矢印で示すように、第1〜第4の電極層12A、14A〜16Aが積層されている部分において、AlとAuとの拡散が進行しようとするが,後述するように拡散は抑制される。   Next, in the wiring electrode, aging is performed to reduce the contact resistance between the first to fourth electrode layers 12A and 14A to 16A. In order to reduce the contact resistance of the contact portion between the Ti film and the AlCu alloy film, it is necessary to perform aging at a heating temperature of 270 ° C. or higher. The contact resistance between the first to fourth electrode layers 12A and 14A to 16A can be stabilized by aging. As a result of this aging, as indicated by arrows in FIG. 3B, diffusion of Al and Au tends to proceed in the portion where the first to fourth electrode layers 12A and 14A to 16A are laminated. As will be described later, diffusion is suppressed.

次に、図3(c)に示すように、パッド電極19上に、Auからなるバンプ18を形成する。   Next, as shown in FIG. 3C, bumps 18 made of Au are formed on the pad electrode 19.

上記のようにして、基板2上に弾性表面波素子1の各種電極を形成することができる。   As described above, various electrodes of the surface acoustic wave element 1 can be formed on the substrate 2.

図4は、上記エージング温度と接触抵抗との関係を示す図である。上記エージング温度すなわち加熱温度が270℃以上であれば、接触抵抗が低くなることがわかる。好ましくは、エージング温度を300℃以上とすることにより、接触抵抗を十分に低くすることができ、また、温度のばらつきによる接触抵抗のばらつきも小さくし得ることがわかる。   FIG. 4 is a diagram showing the relationship between the aging temperature and the contact resistance. It can be seen that when the aging temperature, that is, the heating temperature is 270 ° C. or higher, the contact resistance is lowered. Preferably, it can be seen that by setting the aging temperature to 300 ° C. or higher, the contact resistance can be sufficiently lowered, and the variation in contact resistance due to the variation in temperature can be reduced.

本実施形態の弾性表面波素子1の特徴は、配線電極4の構造にある。すなわち、図1に拡大して示すように、配線電極4においてはTi膜11上に、AlCu合金からなる第1の電極層12A、Cuからなる第2の電極層14A、Tiからなる第3の電極層15A及びAuからなる第4の電極層16Aが下から順にこの順序で積層されている。従って、接触抵抗を低めるために、270℃以上の温度でエージングを施したとしても、AlとAuとの拡散を防止することができ、AuAl合金が存在しない良質な配線電極を形成することができる。これを、図5〜図7を参照して説明する。   The surface acoustic wave element 1 according to this embodiment is characterized by the structure of the wiring electrode 4. That is, as shown in an enlarged view in FIG. 1, in the wiring electrode 4, on the Ti film 11, the first electrode layer 12A made of AlCu alloy, the second electrode layer 14A made of Cu, and the third electrode made of Ti. The electrode layer 15A and the fourth electrode layer 16A made of Au are laminated in this order from the bottom. Therefore, even if aging is performed at a temperature of 270 ° C. or higher in order to reduce the contact resistance, diffusion of Al and Au can be prevented, and a high-quality wiring electrode free from an AuAl alloy can be formed. . This will be described with reference to FIGS.

図5(a)は、上記実施形態により得られた弾性表面波素子の上記配線電極4部分を示す光学顕微鏡写真である。図5(b)は、この配線電極4の積層構造を模式的に示し、図1と同様の構造を示す。   FIG. 5A is an optical micrograph showing the wiring electrode 4 portion of the surface acoustic wave element obtained by the embodiment. FIG. 5B schematically shows a laminated structure of the wiring electrode 4 and shows the same structure as FIG.

上記実施形態と対比するために、図6(b)に示す積層構造を有する第2の比較例と、図7(b)に示す積層構造を有する第3の比較例とを用意した。   For comparison with the above embodiment, a second comparative example having a stacked structure shown in FIG. 6B and a third comparative example having a stacked structure shown in FIG. 7B were prepared.

図6(b)に示す第2の比較例では、AlCu合金からなる第1の電極層と、Tiからなる第3の電極層との間に、Cu膜から第2の電極層を形成していないことを除いては、上記実施形態と同様とした。   In the second comparative example shown in FIG. 6B, the second electrode layer is formed from the Cu film between the first electrode layer made of AlCu alloy and the third electrode layer made of Ti. Except for the absence, it was the same as the above embodiment.

また、図7(b)に示す第3の実施形態では、Auに代えて、Pt膜からなる第4の電極層39を積層したこと、第1の電極層12Aを形成していないことを除いては、第1の実施形態と同様とした。   In the third embodiment shown in FIG. 7B, the fourth electrode layer 39 made of a Pt film is laminated instead of Au, and the first electrode layer 12A is not formed. This is the same as in the first embodiment.

上記第1及び第2の比較例の配線電極の光学顕微鏡写真を図6(a)及び図7(a)にそれぞれ示す。図5(a)、図6(a)及び図7(a)は、配線電極4を300℃の温度でエージングしたあとに配線電極4の上方から見た光学顕微鏡写真(100倍)である。   Optical micrographs of the wiring electrodes of the first and second comparative examples are shown in FIGS. 6 (a) and 7 (a), respectively. FIGS. 5A, 6A, and 7A are optical micrographs (100 times) viewed from above the wiring electrode 4 after aging the wiring electrode 4 at a temperature of 300.degree.

図6(a)から明らかなように、配線電極において、AuとAlとの拡散に起因するAuAl合金が点在していることがわかる。これに対して、図5(a)に示した上記実施形態では、このようなAuAl合金が存在せず、従って均質な構造の配線電極を形成し得ることがわかる。   As is clear from FIG. 6A, it can be seen that AuAl alloys due to the diffusion of Au and Al are scattered in the wiring electrode. On the other hand, in the above-described embodiment shown in FIG. 5A, it can be seen that such an AuAl alloy does not exist, and thus a wiring electrode having a homogeneous structure can be formed.

また、図7(a)に示すように、第4の電極層がPtからなる場合にも、AlとPtとの拡散により、多くのPtAl合金が生じていることがわかる。   Moreover, as shown to Fig.7 (a), when a 4th electrode layer consists of Pt, it turns out that many PtAl alloys have arisen by the diffusion of Al and Pt.

上記のように、第4の電極層がPtである第2の比較例においても、PtとAlとの拡散によるPtAl合金が配線電極にかなりの割合で生じていることがわかる。   As described above, also in the second comparative example in which the fourth electrode layer is Pt, it can be seen that the PtAl alloy due to the diffusion of Pt and Al is generated in the wiring electrode in a considerable ratio.

これに対して、上記実施形態では、図5(a)に示したように、上記のような金属の拡散による合金は存在しない。   On the other hand, in the above embodiment, as shown in FIG. 5A, there is no alloy due to metal diffusion as described above.

これは、Alと、AuまたはPtとの拡散が、第1,第4の電極層12A,16A間に、Cu膜からなる第2の電極層14A及びTiからなる第3の電極層15Aを介在させたことにより抑制されたためだと考えられる。   This is because the diffusion of Al and Au or Pt interposes the second electrode layer 14A made of Cu film and the third electrode layer 15A made of Ti between the first and fourth electrode layers 12A and 16A. It is thought that it was because it was suppressed by doing.

なお、上記実施形態では、第4の電極層16Aは、Auにより形成されていたが、Auに限定されない。第4の電極層16Aは、Au、Pt、Ag、W、Ta、Pd、Mo、Ni及びCuからなる群から選択された1種の金属もしくは該金属を主体とする合金であれば、上記実施形態と同様の効果を得ることができる。   In the above embodiment, the fourth electrode layer 16A is made of Au, but is not limited to Au. If the fourth electrode layer 16A is one kind of metal selected from the group consisting of Au, Pt, Ag, W, Ta, Pd, Mo, Ni, and Cu or an alloy mainly composed of the metal, the above-described implementation is performed. The same effect as the form can be obtained.

また、第1の電極層12Aは、AlCu合金により形成したが、Alからなるものであってもよい。AlCu合金の場合でAlが主体であれば、すなわち50重量%以上Alを含むのであれば、特に限定されるものではない。さらにパッド電極を形成する領域にBにTi膜11と第1の電極層12Aが形成され、パッド電極が配線電極4と同様の積層構造を有してもよい。   The first electrode layer 12A is made of an AlCu alloy, but may be made of Al. In the case of an AlCu alloy, if Al is the main component, that is, if it contains 50% by weight or more of Al, it is not particularly limited. Further, the Ti film 11 and the first electrode layer 12 </ b> A may be formed on B in the region where the pad electrode is to be formed, and the pad electrode may have the same stacked structure as the wiring electrode 4.

(第2の実施形態)
図8(a)〜(c)及び図9(a)〜(d)を参照して、本発明の第2の実施形態の弾性表面波素子の製造方法を説明する。
(Second Embodiment)
With reference to FIGS. 8A to 8C and FIGS. 9A to 9D, a method for manufacturing a surface acoustic wave device according to the second embodiment of the present invention will be described.

本実施形態では、第1の実施形態の場合と同様に、図8(a)に示すように、圧電基板20上に、IDT電極3を形成するために、膜厚10nmのTi膜21及びCu濃度が1重量%である膜厚150nmのAlCu合金膜22を蒸着−リフトオフ法により成膜し、パターニングする。第2の実施形態においても、配線電極形成部分Aにおいても、AlCu合金膜からなる第1の電極層22Aが形成される。   In the present embodiment, as in the case of the first embodiment, as shown in FIG. 8A, in order to form the IDT electrode 3 on the piezoelectric substrate 20, the Ti film 21 having a thickness of 10 nm and the Cu film 21 are formed. A 150 nm thick AlCu alloy film 22 having a concentration of 1% by weight is formed by evaporation-lift-off and patterned. In the second embodiment as well, in the wiring electrode formation portion A, the first electrode layer 22A made of an AlCu alloy film is formed.

次に、第1の実施形態と同様にして、膜厚2μmのポリイミドからなる絶縁膜23を形成する。図8(b)に示すように、絶縁膜23は、第1の電極層22Aの一部上に形成されている。   Next, as in the first embodiment, an insulating film 23 made of polyimide having a thickness of 2 μm is formed. As shown in FIG. 8B, the insulating film 23 is formed on a part of the first electrode layer 22A.

次に図8(c)に示すように、膜厚10nmのCu膜、膜厚250nmのTi膜及び膜厚150nmのPt膜をこの順序で蒸着−リフトオフ法により成膜し、パターニングする。それによって、図2(c)に示した構造と同様に配線電極4が形成される部分において第1の電極層22A上に、Cuからなる第2の電極層24A、Tiからなる第3の電極層25A及びPtからなる第4の電極層26Aが形成される。すなわち、第4の電極層26Aが、Auでなく、Ptからなり、膜厚100nmとされていることを除いては、第1の実施形態の配線電極4と同様にして、第2〜第4の電極層24A〜26Aを形成する。   Next, as shown in FIG. 8C, a Cu film having a thickness of 10 nm, a Ti film having a thickness of 250 nm, and a Pt film having a thickness of 150 nm are formed in this order by the evaporation-lift-off method and patterned. Thereby, the second electrode layer 24A made of Cu and the third electrode made of Ti are formed on the first electrode layer 22A in the portion where the wiring electrode 4 is formed in the same manner as the structure shown in FIG. A fourth electrode layer 26A composed of the layers 25A and Pt is formed. That is, the second to fourth layers are the same as the wiring electrodes 4 of the first embodiment except that the fourth electrode layer 26A is made of Pt instead of Au and has a thickness of 100 nm. Electrode layers 24A to 26A are formed.

本実施形態においても、絶縁膜23上にCuからなる電極層24B、Tiからなる電極層25B及びPtからなる電極層26Bが積層される。また、パッド電極が形成される部分Bにおいても、Cuからなる電極層24C、Tiからなる電極層25C及びPtからなる電極層26Cが積層されている。   Also in this embodiment, the electrode layer 24B made of Cu, the electrode layer 25B made of Ti, and the electrode layer 26B made of Pt are laminated on the insulating film 23. Also in the portion B where the pad electrode is formed, the electrode layer 24C made of Cu, the electrode layer 25C made of Ti, and the electrode layer 26C made of Pt are laminated.

しかる後、パッド電極が形成される部分Bの電極層26Cの上面の中央を露出させ、他の領域を覆うようにSiOからなる膜厚20nmの誘電体膜27をスパッタリング−ドライエッチング法により形成する。 Thereafter, the center of the upper surface of the electrode layer 26C of the portion B where the pad electrode is to be formed is exposed, and a 20 nm thick dielectric film 27 made of SiO 2 is formed by sputtering-dry etching so as to cover other regions. To do.

しかる後、300℃の温度で、2時間維持することによりエージングを行う。このエージングにより、図9(b)に矢印で示すように、第1〜第4の電極層22A、24A、25A及び26Aが積層されている部分において、PtとAlとの拡散が進行しようとするが、該拡散が、Cuからなる第2の電極層24A及びTiからなる第3の電極層25Aの存在により確実に抑制される。   Thereafter, aging is performed by maintaining the temperature at 300 ° C. for 2 hours. Due to this aging, as indicated by arrows in FIG. 9B, diffusion of Pt and Al tends to proceed in the portion where the first to fourth electrode layers 22A, 24A, 25A and 26A are laminated. However, the diffusion is reliably suppressed by the presence of the second electrode layer 24A made of Cu and the third electrode layer 25A made of Ti.

次に、図9(c)に示すように、パッド電極Bが形成される部分において、電極層26C上に、アンダーバンプメタル層28を形成する。アンダーバンプメタル層として、本実施形態では、膜厚100nmのNi膜を蒸着−リフトオフ法により形成する。もっとも、他の金属を用いてもよく、また蒸着−リフトオフ法以外のスパッタリング−ドライエッチング法などの他のフォトグラフィ法を用いてもよい。   Next, as shown in FIG. 9C, an under bump metal layer 28 is formed on the electrode layer 26C in a portion where the pad electrode B is formed. In this embodiment, as the under bump metal layer, a Ni film having a thickness of 100 nm is formed by a vapor deposition-lift-off method. But other metals may be used and other photography methods, such as sputtering-dry etching methods other than a vapor deposition-lift-off method, may be used.

しかる後、図9(d)に示すように、半田からなるバンプ29を、アンダーバンプメタル層28上に形成する。本実施形態では、Sn−Ag−Cu系半田を用いてバンプ29を形成したが、バンプを構成する金属はこれに限定されるものではない。   Thereafter, as shown in FIG. 9D, bumps 29 made of solder are formed on the under bump metal layer 28. In this embodiment, the bumps 29 are formed using Sn—Ag—Cu solder, but the metal constituting the bumps is not limited to this.

本実施形態においても、PtとAlとの拡散が、上記Cuからなる第2の電極層24AとTiからなる第3の電極層25Aの存在により確実に抑制される。   Also in this embodiment, the diffusion of Pt and Al is reliably suppressed by the presence of the second electrode layer 24A made of Cu and the third electrode layer 25A made of Ti.

(第3の実施形態)
第3の実施形態は、熱硬化性樹脂を用いたパッケージ構成部分を有する弾性表面波素子に関する。
(Third embodiment)
The third embodiment relates to a surface acoustic wave element having a package component using a thermosetting resin.

図10(a)に示すように、圧電基板30を用意する。圧電基板30上に、膜厚10nmのTi膜33と、膜厚150nmのAl膜とを蒸着−リフトオフ法により順次成膜し、パターニングすることにより、図10(a)に示す電極構造を得る。ここでは、IDT電極31Aが、Ti膜33及びAl膜34からなる。また、IDT電極31Aの両側に配線電極が形成されるが、この配線電極の形成位置において、それぞれTiからなる電極層33A,33Aと、電極層33A,33A上に積層されたAlからなる第1の電極層34A,34Aとが形成される。   As shown in FIG. 10A, a piezoelectric substrate 30 is prepared. A 10 nm thick Ti film 33 and a 150 nm thick Al film are sequentially formed on the piezoelectric substrate 30 by a vapor deposition-lift-off method and patterned to obtain the electrode structure shown in FIG. Here, the IDT electrode 31 </ b> A includes a Ti film 33 and an Al film 34. In addition, wiring electrodes are formed on both sides of the IDT electrode 31A. At the positions where the wiring electrodes are formed, the electrode layers 33A and 33A made of Ti, and the first made of Al stacked on the electrode layers 33A and 33A, respectively. Electrode layers 34A, 34A are formed.

しかる後、図10(b)に示すように、第1の電極層34A,34A上に、さらにCuからなる膜厚10nmの第2の電極層35A,35A、Tiからなる 膜厚250nmの第3の電極層36A,36A及びAuからなる膜厚500nmである第4の電極層37A,37Aを、同様に蒸着−リフトオフ法により積層する。次に、配線電極31B,31Bにおける電極層間の接触抵抗を低めるために、300℃の温度で2時間維持し、エージングを行う。このエージングを行った場合においても、第1,第2の実施形態と同様に、AlとAuとの拡散が確実に抑制される。従って、接触抵抗を十分に低くすることができる。また、拡散によるAuAl合金も生じ難い。   Thereafter, as shown in FIG. 10B, a second electrode layer 35A, 35A made of Cu and a third electrode layer made of Ti is formed on the first electrode layers 34A and 34A, and a third film made of Ti is made of Ti. The electrode layers 36A and 36A and the fourth electrode layers 37A and 37A made of Au and having a thickness of 500 nm are similarly laminated by the vapor deposition-lift-off method. Next, in order to reduce the contact resistance between the electrode layers in the wiring electrodes 31B and 31B, aging is performed at a temperature of 300 ° C. for 2 hours. Even when this aging is performed, the diffusion of Al and Au is reliably suppressed as in the first and second embodiments. Therefore, the contact resistance can be made sufficiently low. Also, AuAl alloy due to diffusion hardly occurs.

次に、図10(c)に示すように、パッケージ材を形成する外装樹脂として、エポキシ樹脂をIDT電極31Aが形成されている領域を囲むようにして塗布し、硬化させる。このようにして、図10(c)に示す熱硬化性樹脂層38を形成する。使用したエポキシ樹脂の硬化温度は280℃である。この硬化温度に2時間維持することにより、エポキシ樹脂を硬化させる。この場合においても、上記第1〜第4の電極層34A〜37A間におけるAlとAuとの拡散は確実に抑制される。   Next, as shown in FIG. 10C, as an exterior resin for forming the package material, an epoxy resin is applied so as to surround the region where the IDT electrode 31A is formed and cured. In this way, the thermosetting resin layer 38 shown in FIG. 10C is formed. The curing temperature of the epoxy resin used is 280 ° C. The epoxy resin is cured by maintaining this curing temperature for 2 hours. Even in this case, the diffusion of Al and Au between the first to fourth electrode layers 34A to 37A is reliably suppressed.

次に、図11(a)に示すように、熱硬化性樹脂層38の開口を閉成するように、ポリイミドからなるカバー部材40を接着し、300℃の温度に加熱することによりエージングを施す。この加熱工程においても、第1〜第4の電極層34A〜37Aが高温に晒されるが、上記拡散は生じ難い。   Next, as shown in FIG. 11A, aging is performed by bonding a cover member 40 made of polyimide so as to close the opening of the thermosetting resin layer 38 and heating to a temperature of 300 ° C. . Also in this heating step, the first to fourth electrode layers 34A to 37A are exposed to a high temperature, but the diffusion is difficult to occur.

次に、図11(b)に示すように、カバー部材40及び熱硬化性樹脂層38を貫き、配線電極31B,31Bの上面を露出させるように、穴41,41を形成する。   Next, as shown in FIG. 11B, holes 41 and 41 are formed so as to penetrate the cover member 40 and the thermosetting resin layer 38 and expose the upper surfaces of the wiring electrodes 31B and 31B.

次に、図12(a)に示すように、穴41,41内に、NiまたはAuからなるアンダーバンプメタル層42,42を形成する。最後に、図12(b)に示すように、アンダーバンプメタル層42,42上に、Sn−Ag−Cu系半田からなるバンプ43,43を形成する。   Next, as shown in FIG. 12A, under bump metal layers 42 and 42 made of Ni or Au are formed in the holes 41 and 41. Finally, as shown in FIG. 12B, bumps 43 and 43 made of Sn—Ag—Cu solder are formed on the under bump metal layers 42 and 42.

このように、配線電極31B,31Bだけでなく、アンダーバンプメタル層42,42を含むアンダーバンプメタル電極を構成している複数の電極層においても、本発明の電極構造を用いることにより、AlとAuとの拡散を確実に抑制することができる。   In this way, not only the wiring electrodes 31B and 31B but also a plurality of electrode layers constituting the under bump metal layers including the under bump metal layers 42 and 42, by using the electrode structure of the present invention, Al and Diffusion with Au can be reliably suppressed.

また、電極層間の接触抵抗を低めるための加熱によるエージングの際だけでなく、熱硬化性樹脂を硬化させるための加熱処理や、上記カバー部材を接着し硬化させるための加熱工程の際にも、上記第1〜第4の電極層間におけるAlとAuとの拡散を確実に防止することができる。   Moreover, not only during aging by heating to reduce the contact resistance between the electrode layers, but also during the heating process for curing the thermosetting resin and the heating process for bonding and curing the cover member, Diffusion of Al and Au between the first to fourth electrode layers can be reliably prevented.

第3の実施形態においても、第4の電極層を構成する金属としては、Auに代えて、第1の実施形態と同様に、Ptなどの他の金属を用いてもよい。   Also in the third embodiment, as the metal constituting the fourth electrode layer, other metals such as Pt may be used instead of Au as in the first embodiment.

また、第1〜第3の実施形態では、第1の電極層の第2の電極層とは反対側の面に、Ti膜が形成されていたが、Ti膜が形成されておらずともよく、また他の金属膜が積層されていてもよい。すなわち、第1の電極層〜第4の電極層を積層した構造を有する限り、第1の電極層の外側面及び第4の電極層の外側面に、他の金属膜からなる金属膜が積層されていてもよい。   In the first to third embodiments, the Ti film is formed on the surface of the first electrode layer opposite to the second electrode layer. However, the Ti film may not be formed. Further, other metal films may be laminated. That is, as long as it has a structure in which the first electrode layer to the fourth electrode layer are stacked, a metal film made of another metal film is stacked on the outer surface of the first electrode layer and the outer surface of the fourth electrode layer. May be.

さらに、第1〜第3の実施形態では、第1の電極層が下方に、第4の電極層が上方に位置していたが、逆にAlもしくはAl合金からなる第1の電極層が上方に、第4の電極層が下方に位置していてもよい。その場合には、第1の電極層に接する第2の電極層が、Cu膜であればよい。   Furthermore, in the first to third embodiments, the first electrode layer is located below and the fourth electrode layer is located above. Conversely, the first electrode layer made of Al or Al alloy is located above. In addition, the fourth electrode layer may be positioned below. In that case, the second electrode layer in contact with the first electrode layer may be a Cu film.

また、第1〜第3の実施形態では、弾性表面波素子の製造方法につき説明したが、本発明は、上記のように、第1〜第4の電極層の積層構造に特徴を有するものであるため、電子部品は特に限定されるものではない。従って、基板は、圧電基板である必要はなく、絶縁性基板や半導体基板であってもよい。   In the first to third embodiments, the method for manufacturing the surface acoustic wave element has been described. However, as described above, the present invention is characterized by the laminated structure of the first to fourth electrode layers. Therefore, the electronic component is not particularly limited. Therefore, the substrate does not have to be a piezoelectric substrate, and may be an insulating substrate or a semiconductor substrate.

また、基板上に形成される電極の平面形状についても、電極の種類に応じて適宜変形することができる。もっとも、IDT電極のような機能させる電極以外の配線電極、アンダーバンプメタル電極またはパッド電極が上記特定の電極構造を有しておればよい。   Also, the planar shape of the electrode formed on the substrate can be appropriately modified according to the type of electrode. However, the wiring electrode, the under bump metal electrode, or the pad electrode other than the functioning electrode such as the IDT electrode may have the specific electrode structure.

1…弾性表面波素子
2…圧電基板
3…IDT電極
4…配線電極
5,9…パッド電極
11…Ti膜
12…AlCu膜
12A…第1の電極層
13…絶縁膜
14A〜16A…第2〜第4の電極層
14B〜16B,14C〜16C…電極層
17…誘電体薄膜
18…バンプ
20…基板
21…Ti膜
22…AlCu合金膜
22A…第1の電極層
23…絶縁膜
24A〜26A…第2〜第4の電極層
24B〜26B,24C〜26C…電極層
27…誘電体膜
28…アンダーバンプメタル層
29…バンプ
30…圧電基板
31A…IDT電極
31B…配線電極
33…Ti膜
33A…電極層
34…Al膜
34A〜37A…第1〜第4の電極層
38…熱硬化性樹脂層
39…第4の電極層
40…カバー部材
41…穴
42…アンダーバンプメタル層
43…バンプ
DESCRIPTION OF SYMBOLS 1 ... Surface acoustic wave element 2 ... Piezoelectric substrate 3 ... IDT electrode 4 ... Wiring electrode 5, 9 ... Pad electrode 11 ... Ti film 12 ... AlCu film 12A ... 1st electrode layer 13 ... Insulating film 14A-16A ... 2nd 4th electrode layer 14B-16B, 14C-16C ... Electrode layer 17 ... Dielectric thin film 18 ... Bump 20 ... Substrate 21 ... Ti film 22 ... AlCu alloy film 22A ... 1st electrode layer 23 ... Insulating film 24A-26A ... 2nd-4th electrode layer 24B-26B, 24C-26C ... Electrode layer 27 ... Dielectric film 28 ... Under bump metal layer 29 ... Bump 30 ... Piezoelectric substrate 31A ... IDT electrode 31B ... Wiring electrode 33 ... Ti film 33A ... Electrode layer 34 ... Al film 34A-37A ... 1st-4th electrode layer 38 ... Thermosetting resin layer 39 ... 4th electrode layer 40 ... Cover member 41 ... Hole 42 ... Under bump metal layer 43 ... Bump

Claims (6)

基板と、
前記基板上に形成された電極とを備え、
該電極が、AlもしくはAl合金からなる第1の電極層と、第1の電極層に積層されており、Cuからなる第2の電極層と、第2の電極層の第1の電極層とは反対側の面に積層されており、かつTiからなる第3の電極層と、第3の電極層の第2の電極層とは反対側の面に積層されており、かつTi以外の金属からなる第4の電極層とを有し、前記第4の電極層を構成している金属が、Pt、Au、Ag、W、Ta、Pd、Mo、Ni及びCuからなる群から選択された1種の金属または該金属を主体とする合金である、電子部品。
A substrate,
An electrode formed on the substrate,
The electrode is laminated on the first electrode layer made of Al or Al alloy, the first electrode layer, the second electrode layer made of Cu, the first electrode layer of the second electrode layer, Is laminated on the opposite surface and is laminated on the third electrode layer made of Ti and the second electrode layer of the third electrode layer opposite to the second electrode layer, and a metal other than Ti possess fourth and an electrode layer made of a metal constituting the fourth electrode layer has been selected Pt, Au, Ag, W, Ta, Pd, Mo, from the group consisting of Ni and Cu An electronic component which is a kind of metal or an alloy mainly composed of the metal .
基板と、A substrate,
前記基板上に形成された電極とを備え、An electrode formed on the substrate,
該電極が、AlもしくはAl合金からなる第1の電極層と、第1の電極層に積層されており、Cuからなる第2の電極層と、第2の電極層の第1の電極層とは反対側の面に積層されており、かつTiからなる第3の電極層と、第3の電極層の第2の電極層とは反対側の面に積層されており、かつTi以外の金属からなる第4の電極層とを有し、The electrode is laminated on the first electrode layer made of Al or Al alloy, the first electrode layer, the second electrode layer made of Cu, the first electrode layer of the second electrode layer, Is laminated on the opposite surface and is laminated on the third electrode layer made of Ti and the second electrode layer of the third electrode layer opposite to the second electrode layer, and a metal other than Ti A fourth electrode layer comprising:
前記電極が、基板上に形成されたパッド電極、アンダーバンプメタル層または配線電極であり、前記基板上に、パッド電極、アンダーバンプメタル層または配線層を構成している前記電極以外に、電子部品として機能する機能電極が形成されている、電子部品。The electrode is a pad electrode, an under bump metal layer or a wiring electrode formed on a substrate, and an electronic component other than the electrode constituting the pad electrode, the under bump metal layer or the wiring layer on the substrate An electronic component in which a functional electrode that functions as an electrode is formed.
前記Al合金が、Alを主体とし、Cu、Ti、Ni、Si、Mg、Ag、Au、Zn及びCrからなる群から選択された少なくとも1種の金属を含む、請求項1または2に記載の電子部品。   The Al alloy according to claim 1 or 2, wherein the Al alloy contains at least one metal selected from the group consisting of Cu, Ti, Ni, Si, Mg, Ag, Au, Zn, and Cr. Electronic components. 前記Cuからなる第2の電極層の膜厚が10nm〜100nmの範囲にある、請求項1〜3のいずれか1項に記載の電子部品。   The electronic component according to any one of claims 1 to 3, wherein a film thickness of the second electrode layer made of Cu is in a range of 10 nm to 100 nm. 前記Tiからなる第3の電極層の膜厚が10nm〜100nmの範囲にある、請求項1〜4のいずれか1項に記載の電子部品。   The electronic component according to any one of claims 1 to 4, wherein a film thickness of the third electrode layer made of Ti is in a range of 10 nm to 100 nm. 前記機能電極がIDT電極であり、IDT電極により弾性波が励振される、請求項に記載の電子部品。 The electronic component according to claim 2 , wherein the functional electrode is an IDT electrode, and an elastic wave is excited by the IDT electrode.
JP2010206713A 2010-09-15 2010-09-15 Electronic component and manufacturing method thereof Active JP5561057B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010206713A JP5561057B2 (en) 2010-09-15 2010-09-15 Electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010206713A JP5561057B2 (en) 2010-09-15 2010-09-15 Electronic component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012065092A JP2012065092A (en) 2012-03-29
JP5561057B2 true JP5561057B2 (en) 2014-07-30

Family

ID=46060371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010206713A Active JP5561057B2 (en) 2010-09-15 2010-09-15 Electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5561057B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014003731B4 (en) 2013-08-14 2022-07-28 Murata Manufacturing Co., Ltd. Elastic surface wave device and electronic component
KR20220002537A (en) 2019-05-30 2022-01-06 가부시키가이샤 무라타 세이사쿠쇼 wire electrode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058016B4 (en) * 2004-12-01 2014-10-09 Epcos Ag High-bandwidth surface acoustic wave device
EP2728750A1 (en) * 2007-07-30 2014-05-07 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012065092A (en) 2012-03-29

Similar Documents

Publication Publication Date Title
TWI515933B (en) Piezoelectric component and manufacturing method thereof
US6159837A (en) Manufacturing method of semiconductor device
JP5413707B2 (en) Metal-ceramic composite substrate and manufacturing method thereof
JP4327657B2 (en) Semiconductor device
JP4688545B2 (en) Multilayer wiring board
TWI720233B (en) Semiconductor device and manufacturing method thereof
JP4916715B2 (en) Electronic components
TWI335653B (en) Surface structure of package substrate and method of manufacturing the same
JP2006352430A (en) Piezoelectric device and its manufacturing method
TWI338344B (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
WO2015041153A1 (en) Elastic wave device and method for manufacturing same
JP2016225466A (en) Semiconductor device and semiconductor device manufacturing method
JP2007005368A (en) Method of manufacturing semiconductor device
JP5561057B2 (en) Electronic component and manufacturing method thereof
JP6187226B2 (en) Manufacturing method of electronic device
JP2007234660A (en) Wiring board, and production process of wiring board
JP6418755B2 (en) Electrode having UBM structure and manufacturing method thereof
JP2003338729A (en) Electronic part and manufacturing method
JP2006261552A (en) Semiconductor device and its manufacturing method
JP2006074223A (en) Electronic part and its manufacturing method
CN111341743B (en) Electronic component
JP2004128399A (en) Electronic component
JP6819894B2 (en) Electronic components
JP5170227B2 (en) Multilayer wiring board and manufacturing method thereof
US9698092B2 (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130628

A977 Report on retrieval

Effective date: 20140116

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Effective date: 20140526

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5561057