JP5558251B2

JP5558251B2 - Integration circuit and voltage detection device

Info

Publication number: JP5558251B2
Application number: JP2010171261A
Authority: JP
Inventors: 浩一柳沢
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2010-07-30
Filing date: 2010-07-30
Publication date: 2014-07-23
Anticipated expiration: 2030-07-30
Also published as: JP2012034144A

Description

本発明は、低周波数帯域まで入力信号を積分可能としつつ、電源の供給開始時（投入時）などにおける積分信号の振動を回避し得る積分回路、およびこの積分回路を備えた電圧検出装置に関するものである。 The present invention relates to an integration circuit capable of integrating an input signal up to a low frequency band and avoiding oscillation of an integration signal at the start of power supply (at the time of power-on), and a voltage detection device including the integration circuit It is.

低周波数帯域まで入力信号を積分可能な積分回路として、下記の特許文献１に開示されたマイクロフォンの指向特性を制御する装置に使用されている積分回路が知られている。この積分回路６１は、図４に示すように、演算増幅器６２、入力抵抗６３（抵抗値：Ｒ１）、帰還コンデンサ６４（容量値：Ｃ１）、帰還抵抗６５，６６（抵抗値Ｒ２，Ｒ３）および短絡用コンデンサ６７（容量値：Ｃ２）を備え、入力信号Ｖｉｎを積分して出力信号（積分信号）Ｖｏｕｔとして出力するように構成されている。 As an integration circuit capable of integrating an input signal up to a low frequency band, an integration circuit used in a device for controlling a directivity characteristic of a microphone disclosed in Patent Document 1 is known. As shown in FIG. 4, the integrating circuit 61 includes an operational amplifier 62, an input resistor 63 (resistance value: R1), a feedback capacitor 64 (capacitance value: C1), feedback resistors 65 and 66 (resistance values R2, R3), and A short-circuit capacitor 67 (capacitance value: C2) is provided, and the input signal Vin is integrated and output as an output signal (integrated signal) Vout.

この積分回路６１では、帰還コンデンサ６４に帰還抵抗６５，６６からなる直列回路を並列接続して直流の増幅率を制限することで、直流の増幅率が無限大になる事態を防止している。また、この積分回路６１では、この帰還抵抗６５，６６の接続によってカットオフ周波数が高周波数側にシフトする事態を回避すべく、帰還抵抗６５，６６の接続点とグランド電位Ｖｇとの間に短絡用コンデンサ６７を接続して交流的に短絡させる構成を採用し、かつ下記式（１）を満たすように各パラメータ値（Ｃ１，Ｃ２，Ｒ２，Ｒ３）を規定することで実現している。 In this integrating circuit 61, a series circuit composed of feedback resistors 65 and 66 is connected in parallel to the feedback capacitor 64 to limit the direct current amplification factor, thereby preventing the direct current amplification factor from becoming infinite. Further, in this integrating circuit 61, a short circuit is made between the connection point of the feedback resistors 65 and 66 and the ground potential Vg in order to avoid a situation in which the cutoff frequency shifts to the high frequency side due to the connection of the feedback resistors 65 and 66. This is realized by adopting a configuration in which the capacitor 67 is connected and short-circuited in an AC manner, and the parameter values (C1, C2, R2, R3) are defined so as to satisfy the following formula (1).

次に、カットオフ周波数の高周波数側へのシフトの回避について具体的に説明する。帰還抵抗６５，６６の接続点（帰還抵抗６５，６６で構成される帰還抵抗回路の中間点）を短絡用コンデンサ６７を介して交流的にグランド電位Ｖｇに短絡する構成を採用し、その上で、下記式（１）を満たすように各パラメータ値（Ｃ１，Ｃ２，Ｒ２，Ｒ３）を規定する。これにより、図５に示すように、積分特性にピークを生じさせて、この積分特性を下記式（２）で示される理想的な目標とする積分特性（カットオフ周波数ｆｃが入力抵抗６３の抵抗値Ｒ１と帰還コンデンサ６４の容量値Ｃ１とで規定される積分特性）となる。なお、式（１）中のωは、入力信号Ｖｉｎの周波数をｆとしたときに、２πｆを表し、式（２）中の記号ｓはラプラス演算子を示し、ている。
Ｃ２≫１／（ω^２×Ｃ１×Ｒ２×Ｒ３）・・・・・・（１）
Ｖｏｕｔ／Ｖｉｎ＝−１／（ｓ×Ｃ１×Ｒ１）・・・（２） Next, avoidance of the shift of the cutoff frequency to the high frequency side will be specifically described. A configuration is adopted in which the connection point of feedback resistors 65 and 66 (the intermediate point of the feedback resistor circuit composed of feedback resistors 65 and 66) is short-circuited to ground potential Vg via short-circuit capacitor 67. Each parameter value (C1, C2, R2, R3) is defined so as to satisfy the following formula (1). As a result, as shown in FIG. 5, a peak is generated in the integral characteristic, and this integral characteristic is an ideal target characteristic represented by the following formula (2) (the cutoff frequency fc is the resistance of the input resistor 63). Integral characteristic defined by the value R1 and the capacitance value C1 of the feedback capacitor 64). In the equation (1), ω represents 2πf when the frequency of the input signal Vin is f, and the symbol s in the equation (2) represents a Laplace operator.
C2 >> 1 / (ω ² × C1 × R2 × R3) (1)
Vout / Vin = −1 / (s × C1 × R1) (2)

特開平１１−２９８９８８号公報（第８−１２頁、第２５図）Japanese Patent Laid-Open No. 11-298888 (pages 8-12 and 25)

ところが、上記の積分回路には、以下のような問題点がある。すなわち、この積分回路６１では、演算増幅器６２の帰還回路内に、帰還抵抗６５，６６の接続点を交流的にグランド電位Ｖｇに短絡する短絡用コンデンサ６７を含む構成を採用したことにより、上記したように、積分特性にピークが存在している。このため、この積分回路６１では、例えば、積分回路６１への電源の供給開始時に、入力信号Ｖｉｎが演算増幅器６２の入力定格範囲を超えて振れる場合があり、このような場合には、積分信号Ｖｏｕｔに振動が発生し、かつこの振動が長い時間継続するという現象が発生する。したがって、この積分回路６１には、電源の供給開始から短時間で正常な積分動作に移行することが困難であるという解決すべき課題が存在している。 However, the above integration circuit has the following problems. That is, in the integrating circuit 61, the configuration including the short-circuit capacitor 67 for short-circuiting the connection point of the feedback resistors 65 and 66 to the ground potential Vg in the feedback circuit of the operational amplifier 62 is described above. As shown, there is a peak in the integral characteristic. For this reason, in this integration circuit 61, for example, when the supply of power to the integration circuit 61 is started, the input signal Vin may swing beyond the input rated range of the operational amplifier 62. In such a case, the integration signal 61 A phenomenon occurs in which vibration occurs in Vout and this vibration continues for a long time. Therefore, the integration circuit 61 has a problem to be solved that it is difficult to shift to normal integration operation in a short time from the start of power supply.

本発明は、上記の問題点を解決すべくなされたものであり、カットオフ周波数が入力抵抗と帰還コンデンサとで規定される目標とする積分特性を確保しつつ、積分信号の振動を防止し得る積分回路を提供することを主目的とする。また、この積分回路を備えた電圧検出装置を提供することを他の主目的とする。 The present invention has been made to solve the above-described problems, and can prevent the oscillation of the integration signal while ensuring the target integration characteristic whose cutoff frequency is defined by the input resistance and the feedback capacitor. The main purpose is to provide an integration circuit. Another main object of the present invention is to provide a voltage detection device provided with this integration circuit.

上記目的を達成すべく請求項１記載の積分回路は、非反転入力端子が基準電位に規定された演算増幅器と、前記演算増幅器の反転入力端子に接続された入力抵抗と、前記演算増幅器の反転入力端子に一端が接続されると共に当該演算増幅器の出力端子に他端が接続されたコンデンサと、前記演算増幅器の反転入力端子に一端が接続されると共に当該演算増幅器の出力端子に他端が接続され、かつ中間点が交流的に前記基準電位に短絡可能に構成された帰還抵抗回路とを備えた積分回路であって、前記中間点と前記基準電位との間に接続されて、当該中間点の当該基準電位への交流的な短絡をオン・オフさせるスイッチを備えている。 In order to achieve the above object, an integrating circuit according to claim 1, wherein an operational amplifier whose non-inverting input terminal is defined as a reference potential, an input resistor connected to the inverting input terminal of the operational amplifier, and an inverting of the operational amplifier A capacitor having one end connected to the input terminal and the other end connected to the output terminal of the operational amplifier, and one end connected to the inverting input terminal of the operational amplifier and the other end connected to the output terminal of the operational amplifier And an intermediate circuit having a feedback resistor circuit configured such that an intermediate point can be short-circuited to the reference potential in an alternating manner, the intermediate point being connected between the intermediate point and the reference potential Is provided with a switch for turning on and off an AC short circuit to the reference potential.

また、請求項２記載の積分回路は、請求項１記載の積分回路において、前記演算増幅器に供給される電源電圧の立ち上がりに遅延して前記スイッチを作動させて、前記短絡をオフからオンに移行させるスイッチ制御回路を備えている。 Further, the integration circuit according to claim 2 is the integration circuit according to claim 1, wherein the switch is operated with a delay from a rise of a power supply voltage supplied to the operational amplifier, and the short circuit is switched from OFF to ON. A switch control circuit is provided.

また、請求項３記載の電圧検出装置は、検出対象体に生じている検出対象交流電圧を検出するために、当該検出対象体に対向して配設されて当該検出対象体と容量結合する検出電極と、参照信号を出力する参照信号出力部と、前記検出電極に接続されると共に前記参照信号を入力して、前記検出対象交流電圧に起因して流れる電流と前記参照信号の電圧に起因して流れる電流とで構成される検出電流を電圧に変換して検出信号として出力する電流電圧変換回路、および当該検出信号を積分することにより前記検出対象交流電圧および前記参照信号の電圧に応じて振幅が変化する積分信号を生成する請求項１または２記載の積分回路を有する検出部と、前記積分信号を制御に応じた利得で増幅して増幅信号を生成しつつ、前記参照信号出力部から出力される前記参照信号と当該増幅信号との加算によって当該参照信号と当該増幅信号に含まれている前記参照信号の信号成分とを相殺可能に前記利得を制御すると共に、前記検出対象交流電圧の信号成分を当該増幅信号から抽出して出力信号として出力する信号抽出部とを備えている。 According to a third aspect of the present invention, there is provided the voltage detection device according to the first aspect of the present invention, wherein the detection is performed so as to face the detection target and is capacitively coupled to the detection target in order to detect the detection target AC voltage generated in the detection target. and the electrode, and the reference signal output section for outputting a reference signal, said inputting the reference signal is connected to the detection electrode, the voltage of the detection target due to AC voltage and flow Ru current said reference signal due to current-voltage conversion circuit that outputs a detection signal by converting the detected current configured voltage and flow Ru current, and the detected alternating voltage and the voltage of the reference signal by integrating said detection signal A detection unit having an integration circuit according to claim 1 or 2 that generates an integration signal having an amplitude that changes in response to the reference signal, and the reference signal while amplifying the integration signal with a gain according to control to generate an amplified signal. Output part The gain is controlled such that the reference signal and the signal component of the reference signal included in the amplified signal can be canceled by adding the output reference signal and the amplified signal, and the detection target AC voltage A signal extraction unit that extracts a signal component from the amplified signal and outputs the signal component as an output signal.

請求項１記載の積分回路によれば、例えば、積分回路に対する電源の供給開始からの所定期間のように、帰還抵抗回路の中間点を基準電位に交流的に短絡させたままの状態では、積分回路の出力信号（積分信号）に発生する虞れのある振動を、スイッチを制御して帰還抵抗回路の中間点を基準電位に交流的に短絡させない状態に移行させておくことにより、確実に抑制することができる（積分信号の振動を回避することができる）。また、例えば、積分回路に対する電源の供給開始から所定期間が経過した後のように、積分回路の積分信号に振動が発生する虞のないときには、スイッチを制御して帰還抵抗回路の中間点を基準電位に交流的に短絡させる状態に移行させることにより、目標とする積分特性（カットオフ周波数が入力抵抗の抵抗値と帰還用のコンデンサの容量値とで規定される積分特性）で電圧を積分して出力することができる。このため、より周波数の低い交流電圧についても正確に積分して積分信号として出力することができる。 According to the integration circuit of claim 1, for example, in a state in which the intermediate point of the feedback resistance circuit is AC-shorted to the reference potential as in a predetermined period from the start of supply of power to the integration circuit, the integration is performed. Vibration that may occur in the output signal (integrated signal) of the circuit is reliably suppressed by controlling the switch so that the intermediate point of the feedback resistor circuit is not short-circuited to the reference potential in an AC manner. (Integration signal oscillation can be avoided). In addition, for example, when there is no possibility of vibration occurring in the integration signal of the integration circuit, such as after a predetermined period has elapsed since the start of power supply to the integration circuit, the switch is controlled so that the intermediate point of the feedback resistance circuit is used as a reference. The voltage is integrated with the target integration characteristics (integration characteristics where the cut-off frequency is defined by the resistance value of the input resistor and the capacitance value of the feedback capacitor) by shifting to a state where the potential is short-circuited to an AC potential. Can be output. For this reason, even an AC voltage having a lower frequency can be accurately integrated and output as an integration signal.

請求項２記載の積分回路によれば、演算増幅器に供給される電源電圧の立ち上がりに遅延してスイッチをオフ状態からオン状態に移行させるスイッチ制御回路を備えたことにより、帰還抵抗回路の中間点を基準電位に交流的に短絡させたままの状態では、積分回路に対する電源の供給開始からの所定期間において積分回路の積分信号に発生する虞れのある振動を自動的に抑制することができる。 According to the integration circuit of the second aspect, the switch control circuit for shifting the switch from the OFF state to the ON state with a delay from the rise of the power supply voltage supplied to the operational amplifier is provided. In a state in which is short-circuited to the reference potential in an AC manner, vibrations that may occur in the integration signal of the integration circuit during a predetermined period from the start of power supply to the integration circuit can be automatically suppressed.

請求項３記載の電圧検出装置によれば、例えば、電源の供給開始からの所定期間のように積分回路の積分信号に発生する虞れのある振動について、その発生を確実に回避することができるため、発生した振動の減衰を待つ必要がなくなる結果、より短時間で検出対象体に生じている検出対象交流電圧を測定することができる。 According to the voltage detection device of the third aspect, for example, it is possible to reliably avoid the occurrence of vibration that may occur in the integration signal of the integration circuit during a predetermined period from the start of power supply. Therefore, it is not necessary to wait for attenuation of the generated vibration, and as a result, the detection target AC voltage generated in the detection target body can be measured in a shorter time.

電圧検出装置１の構成図である。1 is a configuration diagram of a voltage detection device 1. FIG. 検出部１２の回路図である。3 is a circuit diagram of a detection unit 12. FIG. スイッチ制御回路３５の回路図である。3 is a circuit diagram of a switch control circuit 35. FIG. 従来の積分回路６１の回路図である。FIG. 6 is a circuit diagram of a conventional integrating circuit 61. 積分回路６１の積分特性図である。6 is an integration characteristic diagram of an integration circuit 61. FIG.

以下、添付図面を参照して、積分回路、およびこの積分回路を備えた電圧検出装置の実施の形態について説明する。 Hereinafter, embodiments of an integration circuit and a voltage detection device including the integration circuit will be described with reference to the accompanying drawings.

最初に、電圧検出装置１について、図面を参照して説明する。 First, the voltage detection apparatus 1 will be described with reference to the drawings.

電圧検出装置１は、非接触型の電圧検出装置であって、図１に示すように、検出電極１１、検出部１２、参照信号出力部１３、振幅変更部１４、増幅部１５、加算部１６、同期検波部１７、制御部１８、処理部１９、記憶部２０および出力部２１を備え、基準電位（本例ではグランド電位Ｖｇ）を基準として検出対象体２に生じている交流電圧Ｖ１（検出対象交流電圧）を非接触で検出可能に構成されている。この場合、増幅部１５、加算部１６、同期検波部１７および制御部１８は、信号抽出部ＥＸを構成する。 The voltage detection device 1 is a non-contact type voltage detection device, and as shown in FIG. 1, the detection electrode 11, the detection unit 12, the reference signal output unit 13, the amplitude change unit 14, the amplification unit 15, and the addition unit 16. , A synchronous detection unit 17, a control unit 18, a processing unit 19, a storage unit 20, and an output unit 21, and an AC voltage V1 (detection) generated in the detection object 2 with reference to a reference potential (in this example, a ground potential Vg). The target AC voltage) can be detected without contact. In this case, the amplification unit 15, the addition unit 16, the synchronous detection unit 17, and the control unit 18 constitute a signal extraction unit EX.

検出電極１１は、一例として平板状に形成されて、検出対象体２に生じている交流電圧Ｖ１の検出に際しては、図１に示すように検出対象体２と容量結合（静電容量Ｃ０を介して結合）させられる。 The detection electrode 11 is formed in a flat plate shape as an example, and when detecting the AC voltage V1 generated in the detection target body 2, as shown in FIG. 1, the detection electrode 11 and the detection target body 2 are capacitively coupled (through a capacitance C0). Combined).

検出部１２は、一例として図２に示すように、電流電圧変換回路３１、バッファ回路３２、差動増幅回路３３、積分回路３４およびスイッチ制御回路３５を含んで構成されている。 As shown in FIG. 2 as an example, the detection unit 12 includes a current-voltage conversion circuit 31, a buffer circuit 32, a differential amplifier circuit 33, an integration circuit 34, and a switch control circuit 35.

電流電圧変換回路３１は、図２に示すように、一例として演算増幅器３１ａおよび帰還抵抗３１ｂを備えている。また、演算増幅器３１ａは、反転入力端子が検出電極１１に接続され、非反転入力端子に参照信号Ｓｓ（電圧Ｖｓ）が入力される。このため、演算増幅器３１ａの反転入力端子に接続されている検出電極１１の電圧は、演算増幅器３１ａの反転入力端子と非反転入力端子とがバーチャルショートとなることから、参照信号Ｓｓの電圧Ｖｓと一致した状態となる。 As shown in FIG. 2, the current-voltage conversion circuit 31 includes an operational amplifier 31a and a feedback resistor 31b as an example. The operational amplifier 31a has an inverting input terminal connected to the detection electrode 11, and a reference signal Ss (voltage Vs) input to the non-inverting input terminal. For this reason, since the voltage of the detection electrode 11 connected to the inverting input terminal of the operational amplifier 31a is a virtual short between the inverting input terminal and the non-inverting input terminal of the operational amplifier 31a, the voltage Vs of the reference signal Ss It will be in a consistent state.

この構成により、静電容量Ｃ０の両端間電圧は、図１に示すように、交流電圧Ｖ１と電圧Ｖｓとの間の電位差Ｖｄｉ（＝Ｖ１−Ｖｓ）に等しくなり、静電容量Ｃ０には、この電位差Ｖｄｉの微分成分（交流電圧Ｖ１の微分成分から電圧Ｖｓの微分成分を減算した値）に比例した電流値Ｉａの検出電流Ｉが流れる。したがって、電流電圧変換回路３１は、この検出電流Ｉを帰還抵抗３１ｂ（抵抗値Ｒ１）において電圧（検出信号）Ｖ２ａに変換して出力する。この場合、演算増幅器３１ａの反転入力端子の電圧が電圧Ｖｓであるため、電圧Ｖ２ａは、帰還抵抗３１ｂでの検出電流Ｉに基づく電圧降下（Ｒ１×Ｉａ）をこの電圧Ｖｓから減算した電圧（Ｖｓ−Ｒ１×Ｉａ）となる。 With this configuration, the voltage across the capacitance C0 becomes equal to the potential difference Vdi (= V1-Vs) between the AC voltage V1 and the voltage Vs, as shown in FIG. A detection current I having a current value Ia that is proportional to the differential component of the potential difference Vdi (a value obtained by subtracting the differential component of the voltage Vs from the differential component of the AC voltage V1) flows. Therefore, the current-voltage conversion circuit 31 converts this detection current I into a voltage (detection signal) V2a at the feedback resistor 31b (resistance value R1) and outputs it. In this case, since the voltage at the inverting input terminal of the operational amplifier 31a is the voltage Vs, the voltage V2a is a voltage (Vs) obtained by subtracting a voltage drop (R1 × Ia) based on the detected current I at the feedback resistor 31b from the voltage Vs. −R1 × Ia).

バッファ回路３２は、一例として、演算増幅器３２ａおよび帰還抵抗３２ｂを備え、ボルテージフォロワ回路として構成されている。この構成により、バッファ回路３２は、非反転入力端子に入力されている参照信号Ｓｓを振幅および位相は変えずに、低インピーダンスで電圧Ｖ２ｂとして出力する。 As an example, the buffer circuit 32 includes an operational amplifier 32a and a feedback resistor 32b, and is configured as a voltage follower circuit. With this configuration, the buffer circuit 32 outputs the reference signal Ss input to the non-inverting input terminal as a voltage V2b with low impedance without changing the amplitude and phase.

差動増幅回路３３は、一例として、演算増幅器３３ａ、帰還抵抗３３ｂ、入力抵抗３３ｃ，３３ｄおよび接地抵抗３３ｅを備えている。演算増幅器３３ａの非反転入力端子には、入力抵抗３３ｃを介して電圧Ｖ２ａが入力され、その反転入力端子には、入力抵抗３３ｄを介して電圧Ｖ２ｂが入力される。この場合、入力抵抗３３ｃ，３３ｄの各抵抗値は同一に規定されると共に、帰還抵抗３３ｂおよび接地抵抗３３ｅの各抵抗値についても同一に規定されている。この構成により、差動増幅回路３３は、電圧Ｖ２ａと電圧Ｖ２ｂの差分電圧（Ｖ２ａ−Ｖ２ｂ）に比例した電圧Ｖ３（＝α×（Ｖ２ａ−Ｖ２ｂ））を出力する。この電圧Ｖ３は、−α×Ｒ１×Ｉａ（＝α×（Ｖ２ａ−Ｖ２ｂ）＝α×（Ｖｓ−Ｒ１×Ｉａ−Ｖｓ））で表される。ここで、αは比例定数である。すなわち、差動増幅回路３３は、電流電圧変換回路３１から出力される電圧Ｖ２ａに含まれている参照信号Ｓｓの電圧Ｖｓそのものを除去する機能を有している。 As an example, the differential amplifier circuit 33 includes an operational amplifier 33a, a feedback resistor 33b, input resistors 33c and 33d, and a ground resistor 33e. The voltage V2a is input to the non-inverting input terminal of the operational amplifier 33a via the input resistor 33c, and the voltage V2b is input to the inverting input terminal via the input resistor 33d. In this case, the resistance values of the input resistors 33c and 33d are defined identically, and the resistance values of the feedback resistor 33b and the ground resistor 33e are also defined identically. With this configuration, the differential amplifier circuit 33 outputs a voltage V3 (= α × (V2a−V2b)) proportional to the differential voltage (V2a−V2b) between the voltage V2a and the voltage V2b. This voltage V3 is represented by -α × R1 × Ia (= α × (V2a−V2b) = α × (Vs−R1 × Ia−Vs)). Here, α is a proportionality constant. That is, the differential amplifier circuit 33 has a function of removing the voltage Vs itself of the reference signal Ss included in the voltage V2a output from the current-voltage conversion circuit 31.

積分回路３４は、一例として、演算増幅器３４ａ、入力抵抗３４ｂ、帰還コンデンサ３４ｃ、帰還抵抗３４ｄ，３４ｅ、短絡用コンデンサ３４ｆおよび短絡用スイッチ（スイッチ回路）３４ｇを備えている。具体的には、この積分回路３４は、帰還抵抗３４ｄ，３４ｅの直列回路が帰還コンデンサ３４ｃに並列に接続され、かつ短絡用コンデンサ３４ｆおよび短絡用スイッチ３４ｇの直列回路が帰還抵抗３４ｄ，３４ｅの接続点（帰還抵抗３４ｄ，３４ｅで構成される帰還抵抗回路の中間点）Ｂとグランド電位Ｖｇとの間に接続されて構成されている。短絡用スイッチ３４ｇは、リレーや半導体スイッチ素子（トランジスタ、ＦＥＴ、アナログスイッチなど）で構成されて、制御信号Ｓｃ１の入力時にはオン状態に移行され、制御信号Ｓｃ１の非入力時にはオフ状態に移行される。なお、一例として、各帰還抵抗３４ｄ，３４ｅをそれぞれ１個の抵抗で構成しているが、各帰還抵抗３４ｄ，３４ｅの少なくとも１つを複数の抵抗で構成することもできる。 For example, the integration circuit 34 includes an operational amplifier 34a, an input resistor 34b, a feedback capacitor 34c, feedback resistors 34d and 34e, a short-circuit capacitor 34f, and a short-circuit switch (switch circuit) 34g. Specifically, in this integrating circuit 34, a series circuit of feedback resistors 34d and 34e is connected in parallel to the feedback capacitor 34c, and a series circuit of a shorting capacitor 34f and a shorting switch 34g is connected to the feedback resistors 34d and 34e. It is configured to be connected between a point (intermediate point of the feedback resistor circuit constituted by the feedback resistors 34d and 34e) B and the ground potential Vg. The shorting switch 34g is configured by a relay or a semiconductor switch element (transistor, FET, analog switch, etc.), and is shifted to an on state when the control signal Sc1 is input, and is switched to an off state when the control signal Sc1 is not input. . As an example, each feedback resistor 34d, 34e is constituted by one resistor, but at least one of each feedback resistor 34d, 34e can be constituted by a plurality of resistors.

この構成により、積分回路３４は、短絡用スイッチ３４ｇのオン状態のときには、帰還抵抗３４ｄ，３４ｅの接続点が交流的に短絡（グランド電位Ｖｇに接続）された状態となり、背景技術で説明した積分回路６１と同様の構成となって、上記した式（２）で示される理想的な目標とする積分特性（カットオフ周波数ｆｃが入力抵抗３４ｂの抵抗値と帰還コンデンサ３４ｃの容量値とで規定される積分特性）を有する構成となる。一方、積分回路３４は、短絡用スイッチ３４ｇのオフ状態のときには、カットオフ周波数ｆｃが帰還抵抗３４ｄ，３４ｅの直列合成抵抗と帰還コンデンサ３４ｃの容量値とで規定される積分特性を有する構成となる。 With this configuration, when the shorting switch 34g is in the ON state, the integrating circuit 34 is in a state in which the connection point of the feedback resistors 34d and 34e is short-circuited in an alternating manner (connected to the ground potential Vg). The configuration is the same as that of the circuit 61, and the ideal target integration characteristic (cut-off frequency fc) expressed by the above equation (2) is defined by the resistance value of the input resistor 34b and the capacitance value of the feedback capacitor 34c. Integration characteristic). On the other hand, the integration circuit 34 has an integration characteristic in which the cutoff frequency fc is defined by the series combined resistance of the feedback resistors 34d and 34e and the capacitance value of the feedback capacitor 34c when the shorting switch 34g is in the OFF state. .

また、積分回路３４における演算増幅器３４ａの反転入力端子には、入力抵抗３４ｂを介して電圧Ｖ３が入力される。この構成により、積分回路３４は、この電圧Ｖ３を積分して、つまり、検出電流Ｉの電流値Ｉａに比例する電圧（−α×Ｒ１×Ｉａ）を積分して、積分信号Ｓ１として出力する。この場合、検出電流Ｉは、上記したように、交流電圧Ｖ１の微分成分と電圧Ｖｓの微分成分とで構成され、検出電流Ｉの電流値Ｉａは、交流電圧Ｖ１の微分成分から電圧Ｖｓの微分成分を減算した値に比例する。このため、積分回路３４がこの電圧（−α×Ｒ１×Ｉａ）を積分することにより、積分信号Ｓ１は、交流電圧Ｖ１および電圧Ｖｓの電圧に応じた振幅の電圧信号、具体的には交流電圧Ｖ１から電圧Ｖｓを減算した値に比例する電圧信号（β×（Ｖ１−Ｖｓ））として生成される。ここで、βは比例定数である。 The voltage V3 is input to the inverting input terminal of the operational amplifier 34a in the integrating circuit 34 through the input resistor 34b. With this configuration, the integration circuit 34 integrates the voltage V3, that is, integrates a voltage (−α × R1 × Ia) proportional to the current value Ia of the detection current I, and outputs the integration signal S1. In this case, as described above, the detection current I is composed of the differential component of the AC voltage V1 and the differential component of the voltage Vs, and the current value Ia of the detection current I is the differential of the voltage Vs from the differential component of the AC voltage V1. It is proportional to the value obtained by subtracting the components. For this reason, the integration circuit 34 integrates this voltage (−α × R1 × Ia), whereby the integration signal S1 is a voltage signal having an amplitude corresponding to the voltage of the AC voltage V1 and the voltage Vs, specifically, the AC voltage. A voltage signal (β × (V1−Vs)) proportional to a value obtained by subtracting the voltage Vs from V1 is generated. Here, β is a proportionality constant.

スイッチ制御回路３５は、予め決められたタイミングで制御信号Ｓｃ１を生成して短絡用スイッチ３４ｇに出力することにより、短絡用スイッチ３４ｇをオフ状態からオン状態に、またオン状態からオフ状態に移行させて、帰還抵抗３４ｄ，３４ｅの接続点（中間点）のグランド電位Ｖｇへの交流的な短絡をオン・オフ制御する。本例では、スイッチ制御回路３５は、一例として図３に示すように、抵抗３５ａ、コンデンサ３５ｂ、ダイオード３５ｃおよびシュミットトリガ３５ｄを備えている。 The switch control circuit 35 generates the control signal Sc1 at a predetermined timing and outputs the control signal Sc1 to the shorting switch 34g, thereby shifting the shorting switch 34g from the off state to the on state and from the on state to the off state. Thus, an AC short circuit to the ground potential Vg at the connection point (intermediate point) of the feedback resistors 34d and 34e is controlled on / off. In this example, the switch control circuit 35 includes a resistor 35a, a capacitor 35b, a diode 35c, and a Schmitt trigger 35d as shown in FIG. 3 as an example.

具体的には、スイッチ制御回路３５では、抵抗３５ａおよびコンデンサ３５ｂの直列回路が、電圧検出装置１における検出部１２や処理部１９などの各構成要素の作動用電源電圧（正電源電圧および負電源電圧。例えば、±１５Ｖ）のうちの正電源電圧とグランド電位Ｖｇとの間に、抵抗３５ａが正電源電圧側に位置した状態で接続されている。また、ダイオード３５ｃが、正電源電圧側にカソード端子が位置するように、抵抗３５ａに並列に接続されている。このダイオード３５ｃは、正電源電圧がゼロボルトに移行したときに、コンデンサ３５ｂに充電されている電荷を急速に放電する機能を備えている。また、シュミットトリガ３５ｄは、その入力端子が抵抗３５ａとコンデンサ３５ｂとの接続点に接続されている。 Specifically, in the switch control circuit 35, a series circuit of a resistor 35 a and a capacitor 35 b is used for operating power supply voltages (positive power supply voltage and negative power supply) of each component such as the detection unit 12 and the processing unit 19 in the voltage detection device 1. The resistor 35a is connected between the positive power supply voltage of the voltage (for example, ± 15V) and the ground potential Vg in a state of being located on the positive power supply voltage side. The diode 35c is connected in parallel to the resistor 35a so that the cathode terminal is located on the positive power supply voltage side. The diode 35c has a function of rapidly discharging the charge charged in the capacitor 35b when the positive power supply voltage shifts to zero volts. The Schmitt trigger 35d has an input terminal connected to a connection point between the resistor 35a and the capacitor 35b.

この構成により、スイッチ制御回路３５は、電圧検出装置１における電源供給開始（電源電圧の立ち上がり）のタイミング（正電源の演算増幅器３４ａを含む各構成要素への供給開始のタイミング）から予め規定された時間（例えば、数秒）の経過後に、つまり、上記のタイミングに遅延して、制御信号Ｓｃ１を短絡用スイッチ３４ｇに出力することにより、短絡用スイッチ３４ｇをオフ状態からオン状態に移行させる。また、スイッチ制御回路３５は、電圧検出装置１における電源電圧の停止時には、制御信号Ｓｃ１の短絡用スイッチ３４ｇへの出力を停止することにより、短絡用スイッチ３４ｇをオン状態からオフ状態に移行させる。 With this configuration, the switch control circuit 35 is defined in advance from the timing of power supply start (rise of power supply voltage) in the voltage detection apparatus 1 (timing of supply start to each component including the operational amplifier 34a of the positive power supply). After the elapse of time (for example, several seconds), that is, with a delay to the above timing, the control signal Sc1 is output to the shorting switch 34g, thereby causing the shorting switch 34g to shift from the off state to the on state. The switch control circuit 35 stops the output of the control signal Sc1 to the shorting switch 34g when the power supply voltage in the voltage detection device 1 is stopped, thereby shifting the shorting switch 34g from the on state to the off state.

参照信号出力部１３は、グランド電位Ｖｇを基準として電圧Ｖｓが所定の周期で変化し振幅が一定の参照信号Ｓｓ（周波数および振幅が一定の交流信号。一例として正弦波信号）を生成して、検出部１２および振幅変更部１４に出力する。また、本例では、一例として、参照信号Ｓｓは、その周波数が検出対象体２の交流電圧Ｖ１の周波数よりも高い周波数に規定されている。この場合、参照信号Ｓｓの周波数を検出対象体２の交流電圧Ｖ１の周波数よりも低い周波数に規定することもできる。振幅変更部１４は、アッテネータや増幅器で構成されて、参照信号Ｓｓ（電圧Ｖｓ）を入力すると共に、その振幅のみを変更して（γ倍して）、基準信号Ｓｒ（電圧Ｖｒ＝γ×Ｖｓ）として出力する。本例では、振幅変更部１４は、発明の理解を容易にするため、参照信号Ｓｓに対して遅延のない状態で基準信号Ｓｒを出力するものとする。なお、γ＝１のときには、基準信号Ｓｒは参照信号Ｓｓそのものとなる。この場合には、振幅変更部１４を省略することができ、参照信号Ｓｓを基準信号Ｓｒとして使用することもできる。 The reference signal output unit 13 generates a reference signal Ss (an AC signal having a constant frequency and amplitude. For example, a sine wave signal) having a constant amplitude with the voltage Vs changing at a predetermined cycle with respect to the ground potential Vg. It outputs to the detection part 12 and the amplitude change part 14. Moreover, in this example, as an example, the reference signal Ss is defined to have a frequency that is higher than the frequency of the AC voltage V <b> 1 of the detection object 2. In this case, the frequency of the reference signal Ss can be specified to be lower than the frequency of the AC voltage V1 of the detection object 2. The amplitude changing unit 14 is composed of an attenuator and an amplifier, receives the reference signal Ss (voltage Vs), changes only the amplitude (multiply by γ), and generates a reference signal Sr (voltage Vr = γ × Vs). ). In this example, the amplitude changing unit 14 outputs the reference signal Sr without delay with respect to the reference signal Ss in order to facilitate understanding of the invention. When γ = 1, the reference signal Sr is the reference signal Ss itself. In this case, the amplitude changing unit 14 can be omitted, and the reference signal Ss can be used as the standard signal Sr.

増幅部１５は、検出部１２から出力される積分信号Ｓ１を入力すると共に、制御部１８から出力される制御信号（具体的には制御電圧）Ｓｃ２のレベル（直流電圧レベル）によって規定される増幅率（利得）δ（δは１以上でも１未満でもよい）で積分信号Ｓ１を増幅して、増幅信号Ｓ２（＝δ×β×（Ｖ１−Ｖｓ））を生成して出力する。本例では一例として、増幅部１５は、入力される制御信号Ｓｃ２のレベルが増加したときにはその増幅率δが増加し、制御信号Ｓｃ２のレベルが減少したときには増幅率δが減少する。 The amplifying unit 15 receives the integration signal S1 output from the detecting unit 12, and amplifies specified by the level (DC voltage level) of the control signal (specifically, control voltage) Sc2 output from the control unit 18. The integral signal S1 is amplified at a rate (gain) δ (δ may be greater than or less than 1) to generate and output an amplified signal S2 (= δ × β × (V1−Vs)). In this example, as an example, the amplification unit 15 increases the amplification factor δ when the level of the input control signal Sc2 increases, and decreases the amplification factor δ when the level of the control signal Sc2 decreases.

加算部１６は、増幅信号Ｓ２および基準信号Ｓｒを入力して、両信号Ｓ２，Ｓｒを加算し、加算によって得られた加算信号を出力信号Ｓｏとして出力する。この場合、上記したように、増幅信号Ｓ２は、その電圧が（δ×β×（Ｖ１−Ｖｓ））で表される信号であり、また基準信号Ｓｒは、その電圧Ｖｒが（γ×Ｖｓ）で表される信号である。したがって、加算部１６は、両信号Ｓ２，Ｓｒの加算処理を実行することにより、増幅信号Ｓ２を構成する参照信号Ｓｓについての電圧成分を、参照信号Ｓｓの電圧成分で構成される基準信号Ｓｒで相殺（キャンセル）する処理を実行する。つまり、加算部１６は、相殺回路として機能する。 The adder 16 receives the amplified signal S2 and the reference signal Sr, adds both the signals S2 and Sr, and outputs an addition signal obtained by the addition as the output signal So. In this case, as described above, the amplified signal S2 is a signal whose voltage is represented by (δ × β × (V1−Vs)), and the reference signal Sr has a voltage Vr of (γ × Vs). It is a signal represented by Therefore, the addition unit 16 performs the addition process of both signals S2 and Sr, thereby converting the voltage component of the reference signal Ss constituting the amplified signal S2 into the reference signal Sr constituted by the voltage component of the reference signal Ss. A process of canceling (canceling) is executed. That is, the adding unit 16 functions as a canceling circuit.

同期検波部１７は、出力信号Ｓｏおよび基準信号Ｓｒを入力すると共に、基準信号Ｓｒで出力信号Ｓｏを同期検波することにより、検波信号Ｖｄを生成して出力する。具体的には、同期検波部１７は、同期検波により、出力信号Ｓｏに含まれる参照信号Ｓｓの信号成分（具体的には、参照信号Ｓｓと同一周波数の信号成分。電圧Ｖｓの成分）の振幅の増減に応じて電圧の絶対値が増減し、かつ出力信号Ｓｏに含まれる参照信号Ｓｓの信号成分の位相が参照信号Ｓｓの位相と一致しているとき（同位相のとき）と１８０°ずれているとき（逆位相のとき）とで極性の異なる検波信号Ｖｄを生成して出力する。本例では、一例として、同期検波部１７は、出力信号Ｓｏに含まれている参照信号Ｓｓの信号成分と基準信号Ｓｒとが同位相のときには正極性（正電圧）となり、逆位相のときには負極性（負電圧）となる検波信号Ｖｄを生成して出力する。 The synchronous detection unit 17 receives the output signal So and the reference signal Sr, and generates and outputs a detection signal Vd by synchronously detecting the output signal So with the reference signal Sr. Specifically, the synchronous detection unit 17 detects the amplitude of the signal component of the reference signal Ss included in the output signal So (specifically, the signal component having the same frequency as the reference signal Ss, the component of the voltage Vs) by synchronous detection. The absolute value of the voltage increases / decreases in accordance with the increase / decrease, and the phase of the signal component of the reference signal Ss included in the output signal So coincides with the phase of the reference signal Ss (in the same phase), and is 180 ° off. The detection signal Vd having a different polarity is generated and output when the signal is in the opposite phase (in the opposite phase). In this example, as an example, the synchronous detector 17 has a positive polarity (positive voltage) when the signal component of the reference signal Ss included in the output signal So and the reference signal Sr are in phase, and a negative polarity when in the opposite phase. A detection signal Vd having a characteristic (negative voltage) is generated and output.

制御部１８は、入力した検波信号Ｖｄの極性に基づいて電圧が増減する制御信号Ｓｃ２を生成して、増幅部１５に出力する。本例では、一例として、制御部１８は、入力した検波信号Ｖｄが正極性のときには、制御信号Ｓｃ２の電圧レベルを増加させ、一方、入力した検波信号Ｖｄが負極性のときには、制御信号Ｓｃ２の電圧レベルを減少させる。以上の構成により、増幅部１５の増幅率δに対するフィードバック制御が同期検波部１７および制御部１８によって行われて、制御部１８が、増幅信号Ｓ２を構成する参照信号Ｓｓと同一周波数の信号成分の振幅が一定となるように（本例では加算部１６に入力される基準信号Ｓｒの振幅（γ×Ｖｓ）と同じ振幅で、かつ逆位相となるように）、増幅部１５の増幅率δを検波信号Ｖｄに基づいて制御する。したがって、加算部１６は、増幅信号Ｓ２および基準信号Ｓｒの加算処理を実行して、増幅信号Ｓ２を構成する参照信号Ｓｓの信号成分を基準信号Ｓｒで相殺（キャンセル）させて、検出対象体２の交流電圧Ｖ１と同一周波数の信号成分で構成される出力信号Ｓｏを生成して出力する。 The control unit 18 generates a control signal Sc <b> 2 whose voltage increases or decreases based on the polarity of the input detection signal Vd and outputs the control signal Sc <b> 2 to the amplification unit 15. In this example, as an example, the control unit 18 increases the voltage level of the control signal Sc2 when the input detection signal Vd is positive, while the control signal Sc2 is increased when the input detection signal Vd is negative. Reduce the voltage level. With the above configuration, the feedback control for the amplification factor δ of the amplification unit 15 is performed by the synchronous detection unit 17 and the control unit 18, and the control unit 18 uses the signal component having the same frequency as that of the reference signal Ss constituting the amplified signal S2. The amplification factor δ of the amplification unit 15 is set so that the amplitude is constant (in this example, the amplitude is the same as the amplitude (γ × Vs) of the reference signal Sr input to the addition unit 16 and has an opposite phase). Control is performed based on the detection signal Vd. Therefore, the addition unit 16 executes the addition process of the amplified signal S2 and the reference signal Sr, cancels (cancels) the signal component of the reference signal Ss constituting the amplified signal S2 with the reference signal Sr, and detects the detection object 2 An output signal So composed of signal components having the same frequency as the AC voltage V1 is generated and output.

この場合、検出対象体２と検出電極１１との間に形成される静電容量Ｃ０の大きさに応じて、静電容量Ｃ０に流れる検出電流Ｉを構成する各成分（交流電圧Ｖ１の微分成分（微分成分）および電圧Ｖｓの微分成分（微分成分））が同じ割合で変動し、これに伴い、積分信号Ｓ１を構成する各成分（交流電圧Ｖ１の成分および電圧Ｖｓの成分）も同じ割合で変動する。これに対して、電圧検出装置１の信号抽出部ＥＸでは、増幅部１５が積分信号Ｓ１（積分回路３４の出力信号）を増幅率δ（所定の利得）で増幅して増幅信号Ｓ２を生成している状態において、加算部１６での基準信号Ｓｒおよび増幅信号Ｓ２に対する加算処理によって、基準信号Ｓｒと増幅信号Ｓ２に含まれている参照信号Ｓｓの電圧成分とが相殺されるように、つまり、増幅信号Ｓ２を構成する参照信号Ｓｓと同一周波数の信号成分の振幅が基準信号Ｓｒの振幅（既知）と一致するように、同期検波部１７および制御部１８が、増幅部１５の増幅率δをフィードバック制御する。このため、電圧検出装置１では、出力信号Ｓｏに含まれている交流電圧Ｖ１と同一周波数の信号成分（電圧成分）は、静電容量Ｃ０の大きさに拘わらず、その振幅が検出対象体２に発生している交流電圧Ｖ１の振幅に対応した大きさに、理論的には、その振幅が検出対象体２に発生している交流電圧Ｖ１の振幅と一致した状態となる。 In this case, each component (differential component of the AC voltage V1) constituting the detection current I flowing through the capacitance C0 according to the magnitude of the capacitance C0 formed between the detection object 2 and the detection electrode 11. (Differential component) and differential component of voltage Vs (differential component)) fluctuate at the same rate, and accordingly, each component (component of AC voltage V1 and component of voltage Vs) constituting integrated signal S1 also has the same rate. fluctuate. On the other hand, in the signal extraction unit EX of the voltage detection device 1, the amplification unit 15 amplifies the integration signal S1 (output signal of the integration circuit 34) with an amplification factor δ (predetermined gain) to generate an amplification signal S2. In such a state, the addition process for the reference signal Sr and the amplified signal S2 in the adder 16 cancels the voltage component of the reference signal Ss and the reference signal Ss included in the amplified signal S2, that is, The synchronous detection unit 17 and the control unit 18 set the amplification factor δ of the amplification unit 15 so that the amplitude of the signal component having the same frequency as that of the reference signal Ss constituting the amplification signal S2 matches the amplitude (known) of the reference signal Sr. Feedback control. For this reason, in the voltage detection apparatus 1, the amplitude of the signal component (voltage component) having the same frequency as that of the AC voltage V1 included in the output signal So is detected regardless of the capacitance C0. Theoretically, the amplitude corresponds to the amplitude of the alternating voltage V1 generated in the detection object 2, and the amplitude thereof coincides with the amplitude of the alternating voltage V1 generated in the detection object 2.

処理部１９は、Ａ／Ｄ変換器およびＣＰＵ（いずれも図示せず）を備えて構成されて、出力信号Ｓｏの電圧波形（レベル）を予め規定された周波数（交流電圧Ｖ１の周波数よりも十分に早い周波数）のサンプリングクロックでサンプリングしてデジタルデータＤ１に変換して記憶部２０に記憶させる記憶処理、このデジタルデータＤ１に基づいて交流電圧Ｖ１を算出する電圧算出処理、および算出した交流電圧Ｖ１を出力する出力処理を実行する。記憶部２０は、ＲＯＭやＲＡＭなどで構成されて、処理部１９での電圧算出処理において使用される電圧算出用テーブルＴＢが予め記憶されている。 The processing unit 19 is configured to include an A / D converter and a CPU (both not shown), and the voltage waveform (level) of the output signal So is sufficiently higher than a predetermined frequency (the frequency of the AC voltage V1). A storage process in which the data is sampled with a sampling clock having a frequency that is faster than the frequency and converted into digital data D1 and stored in the storage unit 20, a voltage calculation process for calculating the AC voltage V1 based on the digital data D1, and a calculated AC voltage V1. Execute the output process that outputs. The storage unit 20 is configured by a ROM, a RAM, or the like, and stores a voltage calculation table TB used in the voltage calculation process in the processing unit 19 in advance.

この電圧算出用テーブルＴＢの作成手順についてのその概要を説明する。一例として、既知の電圧Ｖｓ（一定）の参照信号Ｓｓを検出部１２および振幅変更部１４に出力して、同期検波部１７および制御部１８によるフィードバック制御を行っている状態において、検出対象体２に発生させる交流電圧Ｖ１の振幅を所定の電圧ステップで変化させつつデジタルデータＤ１を取得して、その電圧ステップで変化させた交流電圧Ｖ１に対応付けてデジタルデータＤ１を交流電圧Ｖ１の電圧値と共に記憶させることで、電圧算出用テーブルＴＢを作成する。この構成により、処理部１９は、取得したデジタルデータＤ１に対応する交流電圧Ｖ１の電圧値を電圧算出用テーブルＴＢを参照して取得することにより、検出対象体２の交流電圧Ｖ１を算出することが可能となっている。出力部２１は、本例では、一例としてディスプレイ装置で構成されて、処理部１９での出力処理において、交流電圧Ｖ１の波形や算出した電圧パラメータ（振幅や実効値）を表示させる。 An outline of the procedure for creating the voltage calculation table TB will be described. As an example, in the state where the reference signal Ss of the known voltage Vs (constant) is output to the detection unit 12 and the amplitude change unit 14 and feedback control is performed by the synchronous detection unit 17 and the control unit 18, the detection target 2 The digital data D1 is acquired while changing the amplitude of the alternating voltage V1 generated at a predetermined voltage step, and the digital data D1 is associated with the alternating voltage V1 changed at the voltage step together with the voltage value of the alternating voltage V1. The voltage calculation table TB is created by storing them. With this configuration, the processing unit 19 calculates the AC voltage V1 of the detection target body 2 by acquiring the voltage value of the AC voltage V1 corresponding to the acquired digital data D1 with reference to the voltage calculation table TB. Is possible. In this example, the output unit 21 is configured by a display device as an example, and displays the waveform of the AC voltage V1 and the calculated voltage parameter (amplitude and effective value) in the output processing in the processing unit 19.

次いで、電圧検出装置１による検出対象体２の交流電圧Ｖ１に対する検出動作について説明する。 Next, the detection operation for the AC voltage V1 of the detection object 2 by the voltage detection device 1 will be described.

まず、非接触の状態で検出対象体２に対向するように検出電極１１を検出対象体２の近傍に位置させる。これにより、図１に示すように、検出電極１１と検出対象体２との間に静電容量Ｃ０が形成された状態となる。この場合、静電容量Ｃ０の容量値は、検出電極１１と検出対象体２の距離に反比例して変化するが、検出電極１１を一旦配設した後は、温度などの環境が一定の条件下においては一定の（変動しない）値となる。 First, the detection electrode 11 is positioned in the vicinity of the detection target body 2 so as to face the detection target body 2 in a non-contact state. Thereby, as shown in FIG. 1, the capacitance C0 is formed between the detection electrode 11 and the detection target body 2. In this case, the capacitance value of the capacitance C0 changes in inverse proportion to the distance between the detection electrode 11 and the detection object 2. However, after the detection electrode 11 is once disposed, the environment such as temperature is a constant condition. Is a constant (non-fluctuating) value.

また、検出電極１１と検出対象体２とが静電容量Ｃ０を介して交流的に接続されることにより、グランド電位Ｖｇから、検出対象体２、検出電極１１、検出部１２および参照信号出力部１３を介してグランド電位Ｖｇに至る電流経路Ａ（図１中において一点鎖線で示す経路）が形成される。このため、この電流経路Ａには、参照信号Ｓｓの電圧Ｖｓに起因した電流（電圧Ｖｓの微分成分に比例した電流）と、検出対象体２の交流電圧Ｖ１に起因した電流（交流電圧Ｖ１の微分成分に比例した電流）とで構成される検出電流Ｉが流れている。 In addition, the detection electrode 11 and the detection target body 2 are connected in an AC manner via the capacitance C0, so that the detection target body 2, the detection electrode 11, the detection unit 12, and the reference signal output unit are detected from the ground potential Vg. A current path A (path indicated by a one-dot chain line in FIG. 1) reaching the ground potential Vg via 13 is formed. For this reason, in this current path A, the current caused by the voltage Vs of the reference signal Ss (current proportional to the differential component of the voltage Vs) and the current caused by the AC voltage V1 of the detection object 2 (the AC voltage V1 The detection current I is constituted by a current proportional to the differential component.

検出部１２では、図２に示すように、電流電圧変換回路３１が、検出電流Ｉを入力して電圧Ｖ２ａに変換して出力し、バッファ回路３２が参照信号Ｓｓを入力して低インピーダンスで電圧Ｖ２ｂとして出力する。次いで、差動増幅回路３３が、両電圧Ｖ２ａ，Ｖ２ｂ間の電位差を演算して出力することにより、電流電圧変換回路３１から出力される電圧Ｖ２ａに含まれている参照信号Ｓｓの電圧Ｖｓを除去して、電圧Ｖ３（＝α×（Ｖ２ａ−Ｖ２ｂ）として出力する。 In the detection unit 12, as shown in FIG. 2, the current-voltage conversion circuit 31 inputs the detection current I, converts it into the voltage V2a and outputs it, and the buffer circuit 32 inputs the reference signal Ss and outputs the voltage with low impedance. Output as V2b. Next, the differential amplifier circuit 33 calculates and outputs the potential difference between the two voltages V2a and V2b, thereby removing the voltage Vs of the reference signal Ss included in the voltage V2a output from the current-voltage conversion circuit 31. Then, the voltage V3 (= α × (V2a−V2b)) is output.

続いて、積分回路３４が、この電圧Ｖ３を積分することにより、積分信号Ｓ１を生成して出力する。この場合、スイッチ制御回路３５は、電圧検出装置１における電源供給開始のタイミングから予め規定された時間が経過するまで（所定期間が経過するまで）、制御信号Ｓｃ１の出力を停止している。このため、この積分回路３４では、この所定期間中は、短絡用スイッチ３４ｇがオフ状態にあることから、帰還抵抗３４ｄ，３４ｅの接続点は、交流的にグランド電位Ｖｇに短絡されていない状態となっている。したがって、積分回路３４は、この所定期間において、図５において実線で示すような一部にピークを有する積分特性ではなく、一点鎖線で示すようなピークのない目標とする一般的な積分特性で電圧Ｖ３を積分する。これにより、積分回路３４の入力信号である電圧Ｖ３が電源の供給開始の直後に演算増幅器３４ａの入力定格範囲を超えて振れ、これに伴い積分信号Ｓ１が大きく振れたとしても、積分回路３４は、積分信号Ｓ１に振動を発生させることなく、積分信号Ｓ１を速やかに安定させる。したがって、積分回路３４から出力される積分信号Ｓ１が振動し続けるという事態の発生が回避されている。 Subsequently, the integration circuit 34 integrates the voltage V3 to generate and output an integration signal S1. In this case, the switch control circuit 35 stops the output of the control signal Sc1 until a predetermined time elapses (until a predetermined period elapses) from the power supply start timing in the voltage detection device 1. For this reason, in this integration circuit 34, since the short-circuit switch 34g is in the off state during this predetermined period, the connection point of the feedback resistors 34d and 34e is not short-circuited to the ground potential Vg in an alternating manner. It has become. Therefore, the integration circuit 34 does not have the integration characteristic having a peak in a part as shown by a solid line in FIG. 5 but the target integration characteristic having no peak as shown by a one-dot chain line in this predetermined period. Integrate V3. As a result, even if the voltage V3, which is an input signal of the integration circuit 34, fluctuates beyond the input rated range of the operational amplifier 34a immediately after the supply of power is started, and the integration signal S1 greatly fluctuates accordingly, the integration circuit 34 The integration signal S1 is quickly stabilized without causing vibration in the integration signal S1. Therefore, occurrence of a situation in which the integration signal S1 output from the integration circuit 34 continues to vibrate is avoided.

一方、スイッチ制御回路３５は、電圧検出装置１における電源供給開始のタイミングから予め規定された時間が経過した時点（上記の所定期間が終了した時点）で、制御信号Ｓｃ１の出力を開始する。このため、この積分回路３４では、所定期間が経過した以降は、短絡用スイッチ３４ｇがオン状態にあることから、帰還抵抗３４ｄ，３４ｅの接続点は、交流的にグランド電位Ｖｇに短絡された状態となっている。したがって、積分回路３４は、この所定期間の終了以降は、図５において実線で示すような一部にピークを有する積分特性で、すなわち、帰還抵抗３４ｄ，３４ｅの接続点が交流的にグランド電位Ｖｇに短絡されていない状態と比較して、より低い周波数の信号に対しても積分器として機能し得る積分特性で、電圧Ｖ３を積分して積分信号Ｓ１を出力する。 On the other hand, the switch control circuit 35 starts outputting the control signal Sc1 when a predetermined time has elapsed from the timing of starting the power supply in the voltage detection device 1 (when the predetermined period ends). For this reason, in this integrating circuit 34, the short-circuiting switch 34g is in an on state after a predetermined period has elapsed, so that the connection point of the feedback resistors 34d and 34e is AC-shorted to the ground potential Vg. It has become. Therefore, after the end of the predetermined period, the integration circuit 34 has an integral characteristic having a peak as shown by a solid line in FIG. 5, that is, the connection point of the feedback resistors 34d and 34e is AC-ground potential Vg. Compared with a state in which the voltage V3 is not short-circuited, the voltage V3 is integrated and an integrated signal S1 is output with an integration characteristic that can function as an integrator even for a signal having a lower frequency.

次いで、同期検波部１７および制御部１８が、上記したように作動して、加算部１６での増幅信号Ｓ２および基準信号Ｓｒについての加算処理において、増幅信号Ｓ２を構成する参照信号Ｓｓについての電圧成分が基準信号Ｓｒで相殺されるように、増幅部１５における積分信号Ｓ１に対する増幅率δを制御する。これにより、加算部１６は、検出対象体２の交流電圧Ｖ１と同一周波数の信号成分で構成される出力信号Ｓｏを生成して出力する。 Next, the synchronous detection unit 17 and the control unit 18 operate as described above, and in the addition process for the amplified signal S2 and the reference signal Sr in the adding unit 16, the voltage for the reference signal Ss constituting the amplified signal S2 The amplification factor δ for the integral signal S1 in the amplifying unit 15 is controlled so that the component is canceled by the reference signal Sr. Thereby, the addition part 16 produces | generates and outputs the output signal So comprised by the signal component of the same frequency as the alternating voltage V1 of the detection target body 2. FIG.

次いで、処理部１９が、記憶処理を実行して、出力信号Ｓｏを入力すると共にデジタルデータＤ１に変換して記憶部２０に記憶させる。続いて、処理部１９は、電圧算出処理を実行する。この電圧算出処理では、処理部１９は、記憶部２０に記憶されているデジタルデータＤ１を読み出すと共に、電圧算出用テーブルＴＢを参照して、読み出したデジタルデータＤ１に対応する交流電圧Ｖ１を取得する。また、処理部１９は、この取得した交流電圧Ｖ１に基づいて、例えば交流電圧Ｖ１の実効値や振幅などを算出して記憶部２０に記憶させる。最後に、処理部１９は、出力処理を実行して、記憶部２０に記憶されている交流電圧Ｖ１の実効値や振幅などを、ディスプレイ装置で構成された出力部２１に表示させる。これにより、電圧検出装置１による検出対象体２の交流電圧Ｖ１についての検出が完了する。なお、出力処理において、処理部１９が、取得した交流電圧Ｖ１に基づいて、交流電圧Ｖ１の電圧波形を出力部２１に表示させる構成を採用することもできる。 Next, the processing unit 19 executes a storage process, inputs the output signal So, converts it into digital data D1, and stores it in the storage unit 20. Subsequently, the processing unit 19 executes a voltage calculation process. In this voltage calculation process, the processing unit 19 reads the digital data D1 stored in the storage unit 20, and acquires the AC voltage V1 corresponding to the read digital data D1 by referring to the voltage calculation table TB. . Further, the processing unit 19 calculates, for example, an effective value or an amplitude of the AC voltage V1 based on the acquired AC voltage V1, and stores it in the storage unit 20. Finally, the processing unit 19 executes an output process to display the effective value, amplitude, and the like of the AC voltage V1 stored in the storage unit 20 on the output unit 21 configured by a display device. Thereby, the detection about the alternating voltage V1 of the detection target body 2 by the voltage detection apparatus 1 is completed. In the output process, a configuration in which the processing unit 19 displays the voltage waveform of the AC voltage V1 on the output unit 21 based on the acquired AC voltage V1 may be employed.

この電圧検出装置１では、検出部１２を構成する積分回路３４が、演算増幅器３４ａ、その反転入力端子に接続された入力抵抗３４ｂ、演算増幅器３４ａの反転入力端子と出力端子との間に接続された帰還コンデンサ３４ｃ、帰還コンデンサ３４ｃに並列に接続された帰還抵抗３４ｄ，３４ｅで構成される直列回路、並びに帰還抵抗３４ｄ，３４ｅの接続点（中間点）とグランド電位Ｖｇとの間に接続された短絡用コンデンサ３４ｆおよび短絡用スイッチ３４ｇで構成される直列回路を備えて構成されている。 In this voltage detection apparatus 1, an integration circuit 34 constituting the detection unit 12 is connected between an operational amplifier 34a, an input resistor 34b connected to its inverting input terminal, and an inverting input terminal and an output terminal of the operational amplifier 34a. The feedback capacitor 34c, a series circuit composed of feedback resistors 34d and 34e connected in parallel to the feedback capacitor 34c, and the connection point (intermediate point) of the feedback resistors 34d and 34e and the ground potential Vg. A series circuit including a short-circuit capacitor 34f and a short-circuit switch 34g is provided.

したがって、この電圧検出装置１の積分回路３４によれば、積分回路３４に対する電源の供給開始からの所定期間のように、帰還抵抗３４ｄ，３４ｅの接続点をグランド電位Ｖｇに交流的に短絡させたままの状態では、積分回路３４からの積分信号Ｓ１に発生する虞れのある振動を、短絡用スイッチ３４ｇをオフ状態に移行させておくことで確実に抑制することができる（発生を回避することができる）と共に、この所定期間の経過後においては、短絡用スイッチ３４ｇをオン状態に移行することにより、目標とする積分特性（カットオフ周波数ｆｃが入力抵抗３４ｂの抵抗値と帰還コンデンサ３４ｃの容量値とで規定される積分特性）で電圧Ｖ３を積分して、積分信号Ｓ１を生成することができるため、より周波数の低い交流電圧Ｖ１についても正確に積分して積分信号Ｓ１を生成することができる。 Therefore, according to the integration circuit 34 of the voltage detection device 1, the connection point of the feedback resistors 34d and 34e is short-circuited to the ground potential Vg in an alternating manner as in a predetermined period from the start of power supply to the integration circuit 34. In this state, vibration that may occur in the integration signal S1 from the integration circuit 34 can be reliably suppressed by shifting the short-circuit switch 34g to the OFF state (to avoid generation). In addition, after the elapse of the predetermined period, the short-circuiting switch 34g is turned on so that the target integration characteristic (the cutoff frequency fc is the resistance value of the input resistor 34b and the capacitance of the feedback capacitor 34c). The integration signal S1 can be generated by integrating the voltage V3 with the integration characteristic defined by the value), so that the AC voltage V1 having a lower frequency is connected. Even it is possible to produce an integrated signal S1 to accurately integrated.

また、この積分回路３４によれば、演算増幅器３４ａに供給される電源電圧の立ち上がりに遅延して短絡用スイッチ３４ｇをオフ状態からオン状態に移行させるスイッチ制御回路３５を備えたことにより、帰還抵抗３４ｄ，３４ｅの接続点をグランド電位Ｖｇに交流的に短絡させたままの状態では、積分回路３４に対する電源の供給開始からの所定期間において積分回路３４で発生する虞れのある積分信号Ｓ１の振動を、自動的に抑制することができる。 In addition, the integration circuit 34 includes the switch control circuit 35 that shifts the short-circuiting switch 34g from the OFF state to the ON state with a delay from the rise of the power supply voltage supplied to the operational amplifier 34a. In a state where the connection points of 34d and 34e are short-circuited to the ground potential Vg in an AC manner, the oscillation of the integration signal S1 that may occur in the integration circuit 34 in a predetermined period from the start of power supply to the integration circuit 34. Can be automatically suppressed.

また、この積分回路３４を備えた電圧検出装置１によれば、電源の供給開始からの所定期間に積分回路３４において発生する虞れのある積分信号Ｓ１の振動の発生を確実に回避することができるため、発生した振動の減衰を待つ必要がなくなる結果、より短時間で検出対象体２の交流電圧Ｖ１を測定することができる。 In addition, according to the voltage detection device 1 including the integration circuit 34, it is possible to reliably avoid the occurrence of the vibration of the integration signal S1 that may occur in the integration circuit 34 during a predetermined period from the start of power supply. As a result, there is no need to wait for attenuation of the generated vibration, so that the AC voltage V1 of the detection object 2 can be measured in a shorter time.

なお、上記の積分回路３４では、スイッチ制御回路３５として、抵抗３５ａおよびコンデンサ３５ｂの時定数を利用して、制御信号Ｓｃ１の生成を遅延させる構成を採用しているが、ＣＰＵやカウンタなどを使用して、所定期間を計測して、この所定期間の経過後に短絡用スイッチ３４ｇをオフ状態からオン状態に移行させる構成を採用することもできる。また、演算増幅器３４ａに供給される電源電圧の立ち上がりに遅延して短絡用スイッチ３４ｇをオフ状態からオン状態に移行させるスイッチ制御回路３５を備え、積分信号Ｓ１の振動の発生を自動的に回避する好ましい構成を採用しているが、電源電圧の立ち上がりに遅延して短絡用スイッチ３４ｇをオフ状態からオン状態にマニュアルで移行させる構成を採用することもできる。 In the integration circuit 34, the switch control circuit 35 employs a configuration in which the generation of the control signal Sc1 is delayed using the time constant of the resistor 35a and the capacitor 35b. However, a CPU, a counter, or the like is used. Then, it is also possible to employ a configuration in which a predetermined period is measured and the shorting switch 34g is shifted from the off state to the on state after the predetermined period has elapsed. In addition, a switch control circuit 35 is provided that shifts the short-circuiting switch 34g from the OFF state to the ON state with a delay from the rise of the power supply voltage supplied to the operational amplifier 34a, and automatically avoids the occurrence of vibration of the integration signal S1. Although a preferred configuration is employed, a configuration in which the short-circuit switch 34g is manually shifted from the off state to the on state with a delay from the rise of the power supply voltage may be employed.

また、スイッチ制御回路３５による短絡用スイッチ３４ｇのオフ状態からオン状態への移行を、電源電圧の供給開始のタイミングから遅延させて実行する構成について上記したが、さらに遅いタイミングで実行することもできる。例えば、電圧検出装置１の動作中であっても、検出電極１１が検出対象体２と静電容量Ｃ０を介して結合していない状態から、静電容量Ｃ０を介して結合している状態に移行したときには、検査電流Ｉが急激に増加するため、これに起因して、積分回路３４の入力信号である電圧Ｖ３が演算増幅器３４ａの入力定格範囲を超えて振れる場合がある。一方、検出部１２が、検査電流Ｉを検出して積分信号Ｓ１を出力しているときには、同期検波部１７および制御部１８が上記したように、増幅部１５の増幅率δに対するフィードバック制御を実行しているため、増幅信号Ｓ２の振幅、出力信号Ｓｏの振幅および検波信号Ｖｄの振幅が、検出部１２が検査電流Ｉを検出していないときの振幅と相違したものとなる。このため、これらの信号のいずれかと、それに対して予め規定した基準値とを比較する回路構成をスイッチ制御回路として採用して構成することで、スイッチ制御回路が、検出電極１１が検出対象体２と静電容量Ｃ０を介して結合した状態を検出したときに制御信号Ｓｃ１を出力して、短絡用スイッチ３４ｇをオフ状態からオン状態へ移行させる構成を採用することもできる。 Further, although the above description has been made on the configuration in which the switch control circuit 35 performs the transition from the OFF state to the ON state of the short-circuit switch 34g with a delay from the supply voltage supply start timing, it can also be executed at a later timing. . For example, even when the voltage detection device 1 is in operation, the detection electrode 11 is not coupled to the detection target body 2 via the capacitance C0, but is coupled to the detection target body 2 via the capacitance C0. When the transition is made, the inspection current I rapidly increases, and as a result, the voltage V3 that is the input signal of the integration circuit 34 may swing beyond the input rated range of the operational amplifier 34a. On the other hand, when the detection unit 12 detects the inspection current I and outputs the integration signal S1, the synchronous detection unit 17 and the control unit 18 perform feedback control on the amplification factor δ of the amplification unit 15 as described above. Therefore, the amplitude of the amplified signal S2, the amplitude of the output signal So, and the amplitude of the detection signal Vd are different from the amplitude when the detection unit 12 does not detect the inspection current I. For this reason, by adopting a circuit configuration for comparing any of these signals with a reference value defined in advance as the switch control circuit, the switch control circuit can detect the detection electrode 11 with the detection object 2. It is also possible to employ a configuration in which the control signal Sc1 is output when the state of being coupled via the capacitance C0 is detected and the shorting switch 34g is shifted from the off state to the on state.

この構成によれば、検出電極１１が検出対象体２と静電容量Ｃ０を介して結合し終えた後に、積分回路３４を低周波数まで正確に積分可能な構成とすることができるため、検出電極１１が検出対象体２と静電容量Ｃ０を介して結合する時点で、積分回路３４の入力信号である電圧Ｖ３が演算増幅器３４ａの入力定格範囲を超えて振れるという状態が発生したとしても、これに起因して積分信号Ｓ１が振動する事態を回避することができる。 According to this configuration, the integration circuit 34 can be configured to be able to accurately integrate up to a low frequency after the detection electrode 11 has been coupled to the detection target body 2 via the capacitance C0. Even when the voltage V3, which is the input signal of the integration circuit 34, fluctuates beyond the input rated range of the operational amplifier 34a at the time when 11 is coupled to the detection object 2 via the capacitance C0, It is possible to avoid the situation where the integration signal S1 vibrates due to the above.

また、積分回路３４を電圧検出装置１に適用した例を挙げて説明したが、電圧検出装置１以外の電流測定装置や電力測定装置などの各種測定装置に適用することができるのは勿論である。 Further, although the example in which the integration circuit 34 is applied to the voltage detection device 1 has been described, it is needless to say that the integration circuit 34 can be applied to various measurement devices such as a current measurement device and a power measurement device other than the voltage detection device 1. .

１電圧検出装置
１１検出電極
１２検出部
３４積分回路
３４ａ演算増幅器
３４ｂ入力抵抗
３４ｃ帰還コンデンサ
３４ｄ，３４ｅ帰還抵抗
３４ｆ短絡用コンデンサ
３５スイッチ制御回路
ＥＸ信号抽出部 DESCRIPTION OF SYMBOLS 1 Voltage detection apparatus 11 Detection electrode 12 Detection part 34 Integration circuit 34a Operational amplifier 34b Input resistance 34c Feedback capacitor 34d, 34e Feedback resistance 34f Short-circuit capacitor 35 Switch control circuit EX Signal extraction part

Claims

An operational amplifier whose non-inverting input terminal is defined as a reference potential;
An input resistor connected to the inverting input terminal of the operational amplifier;
A capacitor having one end connected to the inverting input terminal of the operational amplifier and the other end connected to the output terminal of the operational amplifier;
A feedback resistor circuit having one end connected to the inverting input terminal of the operational amplifier, the other end connected to the output terminal of the operational amplifier, and an intermediate point capable of being short-circuited to the reference potential in an alternating manner. Integrating circuit,
An integration circuit comprising a switch connected between the intermediate point and the reference potential and configured to turn on and off an AC short circuit to the reference potential at the intermediate point.

2. The integrating circuit according to claim 1, further comprising a switch control circuit that operates the switch with a delay from a rise of a power supply voltage supplied to the operational amplifier to shift the short circuit from off to on.

A detection electrode disposed opposite to the detection target body and capacitively coupled to the detection target body to detect a detection target alternating voltage generated in the detection target body;
A reference signal output unit for outputting a reference signal;
Enter the reference signal is connected to the detection electrode, the detection target detected current formed due to the AC voltage due to the flow Ru current to the voltage of the reference signal in the flow Ru current current-voltage conversion circuit that outputs a detection signal is converted into voltage, and claims that the amplitude in response to the voltage of the detected AC voltage and the reference signal by integrating said detection signal to produce an integrated signal that varies A detection unit having the integration circuit according to 1 or 2;
It is included in the reference signal and the amplified signal by adding the reference signal output from the reference signal output unit and the amplified signal while amplifying the integrated signal with a gain according to control to generate an amplified signal. And a signal extraction unit that controls the gain so as to cancel out the signal component of the reference signal, and extracts the signal component of the detection target AC voltage from the amplified signal and outputs the signal as an output signal. Detection device.